JP2001285086A - Equipment and method for communication - Google Patents

Equipment and method for communication

Info

Publication number
JP2001285086A
JP2001285086A JP2000089532A JP2000089532A JP2001285086A JP 2001285086 A JP2001285086 A JP 2001285086A JP 2000089532 A JP2000089532 A JP 2000089532A JP 2000089532 A JP2000089532 A JP 2000089532A JP 2001285086 A JP2001285086 A JP 2001285086A
Authority
JP
Japan
Prior art keywords
metric value
selection information
metric
value
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000089532A
Other languages
Japanese (ja)
Inventor
Eiichi Kuraishi
栄一 倉石
Hirokazu Kanai
宏和 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000089532A priority Critical patent/JP2001285086A/en
Publication of JP2001285086A publication Critical patent/JP2001285086A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide communications equipment and a communicating method, capable of accelerating processing clock. SOLUTION: An ACS part 2 inputs the 1st and 2nd metric values of each state and generates a 3rd new metric value. The part 2 also calculates selection information from the difference of the metric values. The part 2 further selects and outputs the 3rd metric value, on the basis of the calculated selection information. Thus, the 1st and 2nd metric values of each state are inputted to an operation processor 1, the 3rd new metric value is generated, the selection information is calculated from the difference of the metric values, the metric value is selected and outputted on the basis of the calculated selection information and the processing clock can be accelerated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は演算装置を備えた通
信装置及び通信方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication device having an arithmetic device and a communication method.

【0002】[0002]

【従来の技術】従来から通信回線におけるデータ通信で
は、ビット誤りが頻繁に発生するため、誤り訂正処理を
行う必要がある。誤り訂正の手法には、情報ビットから
生成された畳み込み符号を、受信側でビタビ復号により
復号する方法がある。
2. Description of the Related Art Conventionally, in data communication on a communication line, a bit error frequently occurs, so that it is necessary to perform an error correction process. As a method of error correction, there is a method of decoding a convolutional code generated from information bits by Viterbi decoding on a receiving side.

【0003】このようなビタビ復号を採用している通信
装置では、どの程度確かであるかの情報である軟判定情
報を用いた復号化により復号特性の改善が図れることか
ら、軟出力ビタビ復号による復号化をしている。これに
より、ビタビ復号を用いることにより、加算、比較、選
択という単純な処理の繰り返しと、最終的にデータを復
号化するトレースバックとにより、畳み込み符号の復号
化を実現することができる。
In a communication apparatus employing such Viterbi decoding, decoding characteristics can be improved by decoding using soft decision information, which is information on the degree of certainty. You are decrypting. Thus, by using Viterbi decoding, decoding of a convolutional code can be realized by repeating simple processing of addition, comparison, and selection and finally by traceback for decoding data.

【0004】また近年では、誤り訂正用としてターボ符
号が採用されていることから、復号化をする際にターボ
復号化をしている通信装置もある。ターボ復号の要素復
号器では、軟出力ビタビ復号器や最大事後確率復号をす
るMAP復号器を用いている。
In recent years, since turbo codes have been adopted for error correction, some communication devices perform turbo decoding when decoding. An element decoder for turbo decoding uses a soft-output Viterbi decoder or a MAP decoder that performs maximum a posteriori probability decoding.

【0005】たとえば、通信装置の復号化には、特開平
3−211820号公報(ビタビ復号器)に開示されてい
るものがある。この復号器では、入力データのサンプル
値と期待値との差の二乗演算を行う演算部と、この演算
部の出力を加えるACS回路と、このACS回路におけ
る二乗誤差の小さいものを選択した情報を加えるバスメ
モリと、このバスメモリの最終段の出力を加えるバスセ
レクタと、正規化回路を備えているものがある。この通
信装置では、ACS回路及び正規化回路の二乗誤差を累
算したメトリック値のビット数を、誤り率に影響を及ぼ
さない程度に削減できるようになっている。
For example, there is a method for decoding a communication device disclosed in Japanese Patent Laid-Open Publication No. Hei 3-212820 (Viterbi decoder). In this decoder, an arithmetic unit for performing a square operation of a difference between a sample value and an expected value of input data, an ACS circuit for adding an output of the arithmetic unit, and information obtained by selecting an ACS circuit having a small square error are used. Some include a bus memory to be added, a bus selector to add the output of the last stage of the bus memory, and a normalization circuit. In this communication device, the number of bits of the metric value obtained by accumulating the square errors of the ACS circuit and the normalization circuit can be reduced to such an extent that the error rate is not affected.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
通信装置では、一連の演算処理を1サンプル(1クロッ
ク)内で処理する場合に、各加算器の処理時間の合計以
上の時間が必要になり、そのため、1サンプルであるク
ロックの速度が低下することがある。になる。さらに、
軟判定値のビット数が増加すると、ACS回路及び桁あ
ふれ制御回路における処理遅延が大きくなり、クロック
の速度が低下することがある。
However, in the conventional communication device, when a series of arithmetic processing is performed within one sample (one clock), a time longer than the total processing time of each adder is required. Therefore, the speed of the clock, which is one sample, may decrease. become. further,
When the number of bits of the soft decision value increases, the processing delay in the ACS circuit and the overflow control circuit increases, and the clock speed may decrease.

【0007】本発明はこのような実情に鑑みてなされた
ものであり、処理クロックの高速化を図ることができる
通信装置及び通信方法を提供することを目的としてい
る。
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a communication device and a communication method capable of increasing the processing clock speed.

【0008】[0008]

【課題を解決するための手段】このような目的を達成す
るために本発明の通信装置は、各ステートの第1のメト
リック値と第2のメトリック値を入力して新しい第3の
メトリック値を生成するメトリック値生成手段と、メト
リック値の差分から選択情報を求める選択情報算出手段
と、選択情報算出手段から算出された選択情報に基づい
てメトリック値を選択して出力する選択出力手段と、を
具備するように構成する。
In order to achieve the above object, a communication apparatus according to the present invention inputs a first metric value and a second metric value of each state and sets a new third metric value. Metric value generation means for generating, selection information calculation means for obtaining selection information from a difference between metric values, and selection output means for selecting and outputting a metric value based on the selection information calculated from the selection information calculation means, It is configured to have.

【0009】このように構成することにより、各ステー
トの第1のメトリック値と第2のメトリック値を入力し
て新しい第3のメトリック値を生成し、メトリック値の
差分から選択情報を求め、算出された選択情報に基づい
てメトリック値を選択して出力して、処理クロックの高
速化を図ることができる。
With this configuration, a new third metric value is generated by inputting the first metric value and the second metric value of each state, and selection information is obtained and calculated from a difference between the metric values. The metric value is selected and output based on the selected information, and the processing clock can be speeded up.

【0010】本発明の通信装置用の演算装置は、各ステ
ートの第1のメトリック値と第2のメトリック値を入力
して新しい第3のメトリック値を生成するメトリック値
生成手段と、メトリック値の差分から選択情報を求める
選択情報算出手段と、選択情報算出手段から算出された
選択情報に基づいて第3のメトリック値を選択して出力
する選択出力手段と、を具備する用に構成する。
An arithmetic unit for a communication device according to the present invention includes: a metric value generating means for inputting a first metric value and a second metric value of each state to generate a new third metric value; A selection information calculating means for obtaining selection information from a difference, and a selection output means for selecting and outputting a third metric value based on the selection information calculated by the selection information calculation means are provided.

【0011】このように構成することにより、演算装置
内に各ステートの第1のメトリック値と第2のメトリッ
ク値を入力して新しい第3のメトリック値を生成し、メ
トリック値の差分から選択情報を求め、算出された選択
情報に基づいてメトリック値を選択して出力して、処理
クロックの高速化を図ることができる。
With this configuration, the first metric value and the second metric value of each state are input to the arithmetic unit to generate a new third metric value, and the selection information is obtained from the difference between the metric values. , A metric value is selected and output based on the calculated selection information, and the processing clock can be speeded up.

【0012】本発明の移動局通信装置用の演算装置は、
移動局に各ステートの第1のメトリック値と第2のメト
リック値を入力して新しい第3のメトリック値を生成す
るメトリック値生成手段と、メトリック値の差分から選
択情報を求める選択情報算出手段と、選択情報算出手段
から算出された選択情報に基づいて第3のメトリック値
を選択して出力する選択出力手段と、を具備するように
構成する。
An arithmetic unit for a mobile station communication device according to the present invention comprises:
Metric value generating means for inputting the first metric value and the second metric value of each state to the mobile station to generate a new third metric value; selection information calculating means for obtaining selection information from a difference between the metric values; And a selection output unit that selects and outputs a third metric value based on the selection information calculated by the selection information calculation unit.

【0013】このように構成することにより、移動局に
おいて演算装置内に各ステートの第1のメトリック値と
第2のメトリック値を入力して新しい第3のメトリック
値を生成し、メトリック値の差分から選択情報を求め、
算出された選択情報に基づいてメトリック値を選択して
出力して、処理クロックの高速化を図ることができる。
[0013] With this configuration, the mobile station inputs the first metric value and the second metric value of each state into the arithmetic unit, generates a new third metric value, and generates a difference between the metric values. Request selection information from
A metric value is selected and output based on the calculated selection information, and the processing clock can be sped up.

【0014】本発明の基地局通信装置用の演算装置は、
基地局に各ステートの第1のメトリック値と第2のメト
リック値を入力して新しい第3のメトリック値を生成す
るメトリック値生成手段と、メトリック値の差分から選
択情報を求める選択情報算出手段と、選択情報算出手段
から算出された選択情報に基づいて第3のメトリック値
を選択して出力する選択出力手段と、を具備するように
構成する。
An arithmetic unit for a base station communication device according to the present invention comprises:
Metric value generating means for inputting the first metric value and the second metric value of each state to the base station to generate a new third metric value; selection information calculating means for obtaining selection information from a difference between the metric values; And a selection output unit that selects and outputs a third metric value based on the selection information calculated by the selection information calculation unit.

【0015】このように構成することにより、基地局に
おいて演算装置内に各ステートの第1のメトリック値と
第2のメトリック値を入力して新しい第3のメトリック
値を生成し、メトリック値の差分から選択情報を求め、
算出された選択情報に基づいてメトリック値を選択して
出力して、処理クロックの高速化を図ることができる。
[0015] With this configuration, the base station inputs the first metric value and the second metric value of each state into the arithmetic unit, generates a new third metric value, and calculates the difference between the metric values. Request selection information from
A metric value is selected and output based on the calculated selection information, and the processing clock can be sped up.

【0016】本発明の通信方法は、各ステートの第1の
メトリック値と第2のメトリック値を入力して新しい第
3のメトリック値を生成する工程と、メトリック値の差
分から選択情報を求める工程と、算出された選択情報に
基づいて第3のメトリック値を選択して出力する工程
と、を具備するようにする。
According to the communication method of the present invention, a step of inputting a first metric value and a second metric value of each state to generate a new third metric value, and a step of obtaining selection information from a difference between the metric values And a step of selecting and outputting the third metric value based on the calculated selection information.

【0017】このようにすることにより、各ステートの
第1のメトリック値と第2のメトリック値を入力して新
しい第3のメトリック値を生成し、メトリック値の差分
から選択情報を求め、算出された選択情報に基づいてメ
トリック値を選択して出力して、処理クロックの高速化
を図ることができる。
In this manner, a new third metric value is generated by inputting the first metric value and the second metric value of each state, and selection information is obtained from the difference between the metric values to calculate the selection information. The metric value is selected and output based on the selected information, and the processing clock can be speeded up.

【0018】[0018]

【発明の実施の形態】本発明の主眼は、処理クロックの
高速化を図ることができるようにすることにある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An object of the present invention is to increase the speed of a processing clock.

【0019】(実施の形態1)以下、本発明の実施の形
態について、図を用いて説明する。図1は本発明の実施
の形態1における通信装置用の演算装置のブロック図で
ある。
(Embodiment 1) Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an arithmetic unit for a communication device according to Embodiment 1 of the present invention.

【0020】同図において、演算装置1において、AC
S部2内の加算器Add1は第1のメトリック値(ブラ
ンチメトリック値)を演算するようになっている。加算
器Add2は第2のメトリック値(バスメトリック値)
を演算するようになっている。加算器Add3はACS
演算の一部でパスメトリック値の演算をするようになっ
ている。
Referring to FIG.
The adder Add1 in the S section 2 calculates a first metric value (branch metric value). The adder Add2 has a second metric value (bus metric value)
Is calculated. The adder Add3 is ACS
The path metric value is calculated as part of the calculation.

【0021】セレクタ6は、新しく生成された2つのメ
トリック値の選択をするようになっている。ACS部2
内の加算器Add1,2は、パスメトリック値の差分で
あるデルタ値を求める演算をするようになっている。
The selector 6 selects two newly generated metric values. ACS part 2
The adders Add1 and Add2 perform calculation for obtaining a delta value which is a difference between path metric values.

【0022】図1は、拘束長K=3で、かつ図7に示す
畳み込み符号器に対する受信信号の復号をする場合の、
図4に示す演算装置を含む出力ビタビ復号器を示すブロ
ック図である。
FIG. 1 shows a case where the constraint length K = 3 and the reception signal is decoded by the convolutional encoder shown in FIG.
FIG. 5 is a block diagram illustrating an output Viterbi decoder including the arithmetic device illustrated in FIG. 4.

【0023】図1に示す出力ビタビ復号器において、A
CS部2は、畳込み符号の受信信号のサンプル値(判定
信号)に基づいてブランチメトリック値を算出するブラ
ンチメトリック演算部3の出力、桁あふれ制御回路4の
出力に基づいてブランチメトリック値とメトリック値の
加算をし、パスメトリック値を算出し、それぞれのパス
メトリック値の比較を行い、パスメトリック値の選択を
するようになっている。
In the output Viterbi decoder shown in FIG.
The CS unit 2 outputs a branch metric value and a metric based on an output of the branch metric calculation unit 3 that calculates a branch metric value based on a sample value (judgment signal) of the received signal of the convolutional code and an output of the overflow control circuit 4. The values are added, a path metric value is calculated, each path metric value is compared, and a path metric value is selected.

【0024】パスメトリック値の選択をした後には、パ
スメトリック値が出力されるようになっている。この演
算処理装置1では、演算結果メモリ部8によりACS部
2の出力がトレースバック部5のパスメトリック値の差
分であるデルタ値の選択情報と、メトリック値と、パス
メトリック値の差分であるデルタ値を記憶する。パスセ
レクト部7では、演算結果メモリ部8の出力に基づいて
演算結果メモリ部に記憶された選択情報からパスメトリ
ック値の差分であるデルタ値の選択をするようになって
いる。
After the selection of the path metric value, the path metric value is output. In the arithmetic processing device 1, the output of the ACS unit 2 is output from the arithmetic result memory unit 8 to the delta value selection information, which is the difference between the path metric values of the traceback unit 5, and the delta value, which is the difference between the metric value and the path metric value. Store the value. The path selector 7 selects a delta value, which is a difference between path metric values, from the selection information stored in the operation result memory unit based on the output of the operation result memory unit 8.

【0025】ブランチメトリック演算部3は、受信信号
のサンプル値(判定信号)からブランチメトリック値を
演算してACS部2に出力する。ブランチメトリック値
は畳み込み符号器の推移に対応して演算をする。ACS
部2は4つの演算装置2a〜2dをもち、それぞれ各ス
テートのメトリック値M00からM11と選択情報PS
00からPS11の演算をする。
The branch metric calculation unit 3 calculates a branch metric value from the sample value (judgment signal) of the received signal and outputs it to the ACS unit 2. The branch metric value is calculated according to the transition of the convolutional encoder. ACS
The unit 2 has four arithmetic units 2a to 2d, each of which has metric values M00 to M11 of each state and selection information PS.
The operation of PS11 is performed from 00.

【0026】またACS部2は、内部のそれぞれのAC
S回路にバスメトリック値の差分であるデルタ値D00
〜D11の演算をするための回路を有し、ACS演算に
対応する演算と、並行した処理をする。デルタD00か
らD11までの最上位の符号ビットが選択情報PS00
からPS11となる。
The ACS unit 2 also has a
Delta value D00, which is the difference between the bus metric values, is applied to the S circuit.
And a circuit for performing the operations of D11 to D11, and performs processing in parallel with the operation corresponding to the ACS operation. The most significant code bits from delta D00 to D11 are selection information PS00
To PS11.

【0027】例えば、以下の(1)〜(4)式が成り立
つとして説明する。 D00=(P00+BR00)−(P01+BR11)・・・・・(1) D01=(P11+BR01)−(P01+BR10)・・・・・(2) D10=(P01+BR01)−(P11+BR10)・・・・・(3) D11−(P10+BR01)−(P11+BR01)・・・・・(4)
For example, a description will be given assuming that the following equations (1) to (4) hold. D00 = (P00 + BR00)-(P01 + BR11) (1) D01 = (P11 + BR01)-(P01 + BR10) (2) D10 = (P01 + BR01)-(P11 + BR10) (3) ) D11− (P10 + BR01) − (P11 + BR01) (4)

【0028】これらの式は展開すると、以下の式にな
る。 D00=(M00−M01)+(BR00−BR11)・・・・・(5) D11=(M11−M10)+(BR01−BR10)・・・・・(6) D10=(M01−M00)+(BR00−BR11)・・・・・(7) D11=(M10−M11)+(BR01―BR10)・・・・・(8)
When these equations are expanded, the following equations are obtained. D00 = (M00-M01) + (BR00-BR11) (5) D11 = (M11-M10) + (BR01-BR10) (6) D10 = (M01-M00) + (BR00-BR11) (7) D11 = (M10-M11) + (BR01-BR10) (8)

【0029】(5)〜(8)式は3つの加算器により演
算できる。このように演算装置の内部でパスメトリック
値の差分であるデルタ値D00〜D11及び選択情報P
S00〜PS11の演算を3つの加算器の2段の縦続接
続により演算することにより、処理クロックの高速化を
図ることができる。
Equations (5) to (8) can be operated by three adders. As described above, the delta values D00 to D11, which are the differences between the path metric values, and the selection information P
By performing the operations of S00 to PS11 by cascade connection of three adders in two stages, the processing clock can be speeded up.

【0030】図2に示す畳み込み符号器20では、情報
ビット「1」を「X」にし、情報ビット「0」を「−
X」に変調させると、ブランチメトリック値BR00と
BR01を反転器22,23において反転させたもの
が、それぞれBR11とBR10に対応する。なお、加
算器21,24は入力データの加算をし、加算器24の
出力は出力データとなる。
In the convolutional encoder 20 shown in FIG. 2, the information bit “1” is changed to “X” and the information bit “0” is changed to “−”.
When modulated to “X”, the branch metric values BR00 and BR01 inverted by the inverters 22 and 23 correspond to BR11 and BR10, respectively. The adders 21 and 24 add the input data, and the output of the adder 24 is output data.

【0031】(5)〜(8)の式において、BR11と
BR10の演算を行わずに、それぞれを反転したものを
使用することができる。これは図3のようにモデル化す
ることができる。
In the formulas (5) to (8), BR11 and BR10 can be used without performing the calculation, but by inverting each of them. This can be modeled as in FIG.

【0032】図3において、符号器は、桁あふれ制御回
路37からの出力に基づいて加算器32〜34で加算を
行い、ブランチメトリック値に相当信号に基づいて演算
器31において除算を行いようになっている。
In FIG. 3, the encoder performs addition in adders 32 to 34 based on the output from the overflow control circuit 37, and performs division in the arithmetic unit 31 based on a signal corresponding to the branch metric value. Has become.

【0033】演算器31の出力と加算器32の出力に基
づいて加算器36において加算が行われ、選択情報及び
デルタ値を求めるようになっている。さらにセレクタ3
5では、加算器36の出力、加算器33,34の出力に
基づいてメトリック値の選択をするようになっている。
The addition is performed in the adder 36 based on the output of the arithmetic unit 31 and the output of the adder 32 to obtain the selection information and the delta value. Furthermore, selector 3
In 5, the metric value is selected based on the output of the adder 36 and the outputs of the adders 33 and 34.

【0034】図5は受信信号入力に基づいて要素信号器
51を動作させ、インターリーバ52、要素復号機5
3、デインタリーバ54を順に動作させて復号データを
得る回路50からなる。
FIG. 5 shows the operation of the element signal unit 51 based on the input of the received signal, the interleaver 52 and the element decoder 5.
3. A circuit 50 for operating the deinterleaver 54 in order to obtain decoded data.

【0035】図6は移動局通信装置50の構成、図7は
基地局通信装置の構成である。図6の移動局において
は、アンテナ60、無線部61、ベースバンド処理装置
67,インターフェース部62,表示部63、キー入力
部65、スピーカ64及びマイクロフォン66から構成
されるようになっている。また基地局では、アンテナ7
0、無線部71,ベースバンド処理装置73、ネットワ
ークインターフェース部72から構成されるようになっ
ている。
FIG. 6 shows the configuration of the mobile station communication device 50, and FIG. 7 shows the configuration of the base station communication device. The mobile station in FIG. 6 includes an antenna 60, a radio unit 61, a baseband processing device 67, an interface unit 62, a display unit 63, a key input unit 65, a speaker 64, and a microphone 66. In the base station, the antenna 7
0, a wireless unit 71, a baseband processing device 73, and a network interface unit 72.

【0036】以上に説明した3つの加算器を2段に縦に
接続して、メトリック値の差分であるデルタ値と選択情
報の演算をするか、あるいは1つの除算器と2つの加算
器を2段に縦に接続して、バスメトリック値の差分であ
るデルタ値と選択情報を求めることにより、処理クロッ
クを高速にすることができる。
The three adders described above are vertically connected in two stages to calculate the delta value, which is the difference between the metric values, and the selection information, or one divider and two adders are used. The processing clock can be sped up by connecting the cascade vertically to obtain the delta value which is the difference between the bus metric values and the selection information.

【0037】[0037]

【発明の効果】以上に説明したように本発明によれば、
処理クロックの高速化を図ることができる通信装置及び
通信方法を提供することができる。
According to the present invention as described above,
A communication device and a communication method capable of increasing the processing clock speed can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における演算処理装置の
構成を示すブロック図
FIG. 1 is a block diagram illustrating a configuration of an arithmetic processing device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1の変形実施形態例の構成
を示すブロック図
FIG. 2 is a block diagram showing a configuration of a modified example of the first embodiment of the present invention;

【図3】本発明の実施の形態1の変形実施形態例の構成
を示すブロック図
FIG. 3 is a block diagram showing a configuration of a modified example of the first embodiment of the present invention;

【図4】本発明の実施の形態1の変形実施形態例の構成
を示すブロック図
FIG. 4 is a block diagram showing a configuration of a modified example of the first embodiment of the present invention;

【図5】本発明の実施の形態1の変形実施形態例の構成
を示すブロック図
FIG. 5 is a block diagram showing a configuration of a modified embodiment of the first embodiment of the present invention;

【図6】移動局通信装置の構成を示すブロック図FIG. 6 is a block diagram showing a configuration of a mobile station communication device.

【図7】基地局通信装置の構成を示すブロック図FIG. 7 is a block diagram illustrating a configuration of a base station communication device.

【符号の説明】[Explanation of symbols]

1 演算処理装置(通信装置) 2a〜2d ACS部(メトリック値生成手段,選択情
報算出手段、選択情報算出手段) 3 ブランチメトリック部(ブランチメトリック手段) 4 桁あふれ制御回路 5 トレースバック部 6 セレクタ 7 バスセレクト部 8 演算結果メモリ部
Reference Signs List 1 arithmetic processing device (communication device) 2a to 2d ACS unit (metric value generation unit, selection information calculation unit, selection information calculation unit) 3 branch metric unit (branch metric unit) 4 digit overflow control circuit 5 traceback unit 6 selector 7 Bus select section 8 Operation result memory section

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 各ステートの第1のメトリック値と第2
のメトリック値を入力して新しい第3のメトリック値を
生成するメトリック値生成手段と、前記メトリック値の
差分から選択情報を求める選択情報算出手段と、前記選
択情報算出手段から算出された前記選択情報に基づいて
前記メトリック値を選択して出力する選択出力手段と、
を具備することを特徴とする通信装置。
1. A first metric value and a second metric value for each state.
Metric value generating means for generating a new third metric value by inputting the metric value, selecting information calculating means for obtaining selection information from a difference between the metric values, and the selection information calculated from the selection information calculating means. Selection output means for selecting and outputting the metric value based on
A communication device comprising:
【請求項2】 各ステートの第1のメトリック値と第2
のメトリック値を入力して新しい第3のメトリック値を
生成するメトリック値生成手段と、前記メトリック値の
差分から選択情報を求める選択情報算出手段と、前記選
択情報算出手段から算出された前記選択情報に基づいて
前記第3のメトリック値を選択して出力する選択出力手
段と、を具備することを特徴とする通信装置用の演算装
置。
2. A first metric value and a second metric value for each state.
Metric value generating means for generating a new third metric value by inputting the metric value, selecting information calculating means for obtaining selection information from a difference between the metric values, and the selection information calculated from the selection information calculating means. And a selection output means for selecting and outputting the third metric value based on the metric value.
【請求項3】 移動局に各ステートの第1のメトリック
値と第2のメトリック値を入力して新しい第3のメトリ
ック値を生成するメトリック値生成手段と、前記メトリ
ック値の差分から選択情報を求める選択情報算出手段
と、前記選択情報算出手段から算出された前記選択情報
に基づいて前記第3のメトリック値を選択して出力する
選択出力手段と、を具備することを特徴とする移動局通
信装置用の演算装置。
3. A metric value generating means for inputting a first metric value and a second metric value of each state to a mobile station to generate a new third metric value, and selecting information from a difference between the metric values. Mobile station communication, comprising: selection information calculation means to be obtained; and selection output means for selecting and outputting the third metric value based on the selection information calculated by the selection information calculation means. Arithmetic unit for the device.
【請求項4】 基地局に各ステートの第1のメトリック
値と第2のメトリック値を入力して新しい第3のメトリ
ック値を生成するメトリック値生成手段と、前記メトリ
ック値の差分から選択情報を求める選択情報算出手段
と、前記選択情報算出手段から算出された前記選択情報
に基づいて前記第3のメトリック値を選択して出力する
選択出力手段と、を具備することを特徴とする基地局通
信装置用の演算装置。
4. A metric value generating means for inputting a first metric value and a second metric value of each state to a base station to generate a new third metric value, and selecting information from a difference between the metric values. Base station communication, comprising: selection information calculation means to be obtained; and selection output means for selecting and outputting the third metric value based on the selection information calculated by the selection information calculation means. Arithmetic unit for the device.
【請求項5】 各ステートの第1のメトリック値と第2
のメトリック値を入力して新しい第3のメトリック値を
生成する工程と、メトリック値の差分から選択情報を求
める工程と、算出された前記選択情報に基づいて前記第
3のメトリック値を選択して出力する工程と、を具備す
ることを特徴とする通信方法。
5. A first metric value and a second metric value for each state.
Generating a new third metric value by inputting the metric value of the above, obtaining the selection information from the difference between the metric values, selecting the third metric value based on the calculated selection information, Outputting a communication method.
JP2000089532A 2000-03-28 2000-03-28 Equipment and method for communication Pending JP2001285086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000089532A JP2001285086A (en) 2000-03-28 2000-03-28 Equipment and method for communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000089532A JP2001285086A (en) 2000-03-28 2000-03-28 Equipment and method for communication

Publications (1)

Publication Number Publication Date
JP2001285086A true JP2001285086A (en) 2001-10-12

Family

ID=18605276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000089532A Pending JP2001285086A (en) 2000-03-28 2000-03-28 Equipment and method for communication

Country Status (1)

Country Link
JP (1) JP2001285086A (en)

Similar Documents

Publication Publication Date Title
JP3640924B2 (en) Configuration decoding apparatus and method in mobile communication system
US5784392A (en) Viterbi decoder with l=2 best decoding paths
US20040155802A1 (en) Method of decoding a variable-length codeword sequence
KR20020018643A (en) Method and system for fast maximum a posteriori decoding
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
US7925964B2 (en) High-throughput memory-efficient BI-SOVA decoder architecture
JP2004511162A (en) System and method for channel coding
JPH09232972A (en) Viterbi decoder
US7165210B2 (en) Method and apparatus for producing path metrics in trellis
US7046747B2 (en) Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
KR100387089B1 (en) Viterbi decoder with reduced number of bits in branch metric calculation processing
JP6155959B2 (en) Decoding device and decoding method
US20040044947A1 (en) Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit
JP2003527026A (en) Optimized turbo decoder
US6836516B2 (en) Decoding method and apparatus
JP2001285086A (en) Equipment and method for communication
JP3497399B2 (en) Viterbi decoder
EP1145458A1 (en) Device and method for normalizing metric value of component decoder in mobile communication system
US6912257B1 (en) Apparatus and method for normalizing metric values in a component decoder in a mobile communication system
US20030194025A1 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
JPH11112361A (en) Data decoding device and its method
JPH11500298A (en) Method of forming transition distance and receiver of cellular radio system
JP4521906B2 (en) Encoding device and wireless communication device
JPH08279765A (en) Decoding algorithm for convolved code and trellis code and receiver using the same
JPH1146148A (en) Arithmetic processing unit and its utilizing device