JP2001267874A - Power distribution/composition circuit - Google Patents

Power distribution/composition circuit

Info

Publication number
JP2001267874A
JP2001267874A JP2000073613A JP2000073613A JP2001267874A JP 2001267874 A JP2001267874 A JP 2001267874A JP 2000073613 A JP2000073613 A JP 2000073613A JP 2000073613 A JP2000073613 A JP 2000073613A JP 2001267874 A JP2001267874 A JP 2001267874A
Authority
JP
Japan
Prior art keywords
input
output terminal
power distribution
inductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000073613A
Other languages
Japanese (ja)
Other versions
JP3795295B2 (en
Inventor
Hitoshi Hayashi
等 林
Tadao Nakagawa
匡夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000073613A priority Critical patent/JP3795295B2/en
Publication of JP2001267874A publication Critical patent/JP2001267874A/en
Application granted granted Critical
Publication of JP3795295B2 publication Critical patent/JP3795295B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power distribution/composition circuit which is suitable for applying it to a monolithic microwave integrated circuit to which miniaturization and high integration are requested. SOLUTION: This circuit is provided with a first inductor 6 where one end is connected to a first input/output terminal 1 and the other end is grounded, a first capacitor 4 where one end is connected to the first input/output terminal 1 and the other end is connected to a second input/output terminal 2, a second capacitor 5 where one end is connected to the first input/output terminal 1 and the other end is connected to a third input/output terminal 3 and the series circuit of a first resistance element 8 and a second inductor 7, in which one end is connected to the second input/output terminal 2 and the other end is connected to the third input/output terminal 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電力分配・合成機
能を小型に集積化することが必須のモノリシックマイク
ロ波集積回路への適用に適する電力分配合成回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power distribution / combination circuit suitable for application to a monolithic microwave integrated circuit in which it is essential to integrate power distribution / combination functions in a small size.

【0002】[0002]

【従来の技術】従来より、高周波信号の分配または合成
を行うために使用される電力分配合成回路としては、図
11に示すような分布定数線路を組み合わせた電力分配
合成回路が一般的に使用されている(例えば、R. K. Gu
pta et al. :"Quasi-lumped-e1ement 3- and 4-port ne
tworks for MIC and MMIC app1ications", 1984 IEEE M
TT-S Digest, pp. 409-411. に基本的な動作原理が示さ
れている。)。
2. Description of the Related Art Conventionally, as a power distribution / combination circuit used to distribute or combine a high-frequency signal, a power distribution / combination circuit combining distributed constant lines as shown in FIG. 11 is generally used. (For example, RK Gu
pta et al.:"Quasi-lumped-e1ement 3- and 4-port ne
tworks for MIC and MMIC app1ications ", 1984 IEEE M
The basic operation principle is shown in TT-S Digest, pp. 409-411. ).

【0003】すなわち、図11は分布定数線路を組み合
わせた従来の電力分配合成回路の構成を示す回路図であ
る。
FIG. 11 is a circuit diagram showing a configuration of a conventional power distribution / combination circuit combining distributed constant lines.

【0004】同図において、81、82、83は入出力
端子、84は抵抗値Rの抵抗素子、85、86は周波数
での電気長が90度の分布定数線路である。
[0004] In the figure, 81, 82 and 83 input and output terminals, the resistance element the resistance value R is 84, 85, 86 electrical length at the frequency f 0 is 90 degrees distributed constant line.

【0005】ここで、入出力端子81、82、83に接
続される負荷インピーダンスをZとした場合、周波数
における入出力端子81、82、83での入出力整
合条件を満足させ、かつ、入出力端子81と入出力端子
82間、および入出力端子81と入出力端子83間に対
する分配・合成比を等しくする場合には、高周波伝送線
路85、86の特性インピーダンスは21/2に設
定される。この場合、入出力端子81から高周波信号を
入力すると、1/2ずつに分配された高周波信号が入出
力端子82および入出力端子83から同相で出力され
る。また、周波数fでの入出力端子82と入出力端子
83との間のアイソレーション条件を満足させるため
に、抵抗素子84の抵抗値Rは2Zに設定される。こ
の場合、入出力端子82から高周波信号を入力すると、
入出力端子83では抵抗値Rの抵抗素子84を通過した
高周波信号と、分布定数線路85および分布定数線路8
6を通過した高周波信号が等振幅かつ逆相で合成される
ため、出力されない。
[0005] Here, if the load impedance connected to the input and output terminals 81, 82 and 83 was set to Z 0, to satisfy the input matching condition at output terminals 81, 82 and 83 at a frequency f 0, and When the distribution / combination ratios between the input / output terminal 81 and the input / output terminal 82 and between the input / output terminal 81 and the input / output terminal 83 are made equal, the characteristic impedance of the high-frequency transmission lines 85 and 86 is 2 1/2 Z Set to 0 . In this case, when a high-frequency signal is input from the input / output terminal 81, the high-frequency signal divided into ず つ is output from the input / output terminal 82 and the input / output terminal 83 in the same phase. Further, in order to satisfy the isolation condition between the input and output terminals 83 and input-output terminal 82 of the frequency f 0, the resistance value R of the resistance element 84 is set to 2Z 0. In this case, when a high frequency signal is input from the input / output terminal 82,
At the input / output terminal 83, the high-frequency signal passing through the resistance element 84 having the resistance value R, the distributed constant line 85 and the distributed constant line 8
Since the high-frequency signals passing through 6 are synthesized with equal amplitude and opposite phases, no signal is output.

【0006】次に、回路を小型にするため、分布定数線
路85、86の代わりに集中定数素子を組み合わせた他
の従来の電力分配合成回路の構成を図12に示す。
FIG. 12 shows a configuration of another conventional power distribution / combination circuit in which lumped constant elements are combined in place of the distributed constant lines 85 and 86 in order to reduce the size of the circuit.

【0007】すなわち、図12は集中定数素子を組み合
わせた従来の電力分配合成回路の構成を示す回路図であ
る。
FIG. 12 is a circuit diagram showing a configuration of a conventional power distribution / combination circuit combining lumped constant elements.

【0008】同図において、91、92、93は入出力
端子、94は抵抗値Rの抵抗素子、95、96、97、
98はインダクタ、99、l00はキャパシタである。
In FIG. 1, reference numerals 91, 92, 93 denote input / output terminals, 94 denotes a resistance element having a resistance value R, 95, 96, 97,
98 is an inductor, 99 and 100 are capacitors.

【0009】ここで、入出力端子91、92、93に接
続される負荷インピーダンスをZとした場合、周波数
における入出力端子91、92、93での入出力整
合条件を満足させ、かつ、入出力端子91と入出力端子
92間、および入出力端子91と入出力端子93間に対
する分配・合成比を等しくする場合には、インダクタ9
5、96、97、98のインダクタンスはZ/(2
1/2πf)に、また、キャパシタ99、100の容
量は1/(2・21/2πf)に設定される。こ
の場合、入出力端子91から高周波信号を入力すると、
1/2ずつに分配された高周波信号が入出力端子92お
よび入出力端子93から同相で出力される。また、周波
数fでの入出力端子92と入出力端子93との間のア
イソレーション条件を満足させるために、抵抗素子94
の抵抗値Rは2Zに設定される。この場合、入出力端
子92から高周波信号を入力すると、入出力端子93で
は抵抗値Rの抵抗素子94を通過した高周波信号とイン
ダクタ95、96、97、98を通過した高周波信号が
等振幅かつ逆相で合成されるため、出力されない。
[0009] Here, if the load impedance connected to the input and output terminals 91, 92, 93 and the Z 0, to satisfy the input matching condition at output terminals 91, 92 and 93 at a frequency f 0, and When the distribution / synthesis ratios between the input / output terminal 91 and the input / output terminal 92 and between the input / output terminal 91 and the input / output terminal 93 are made equal, the inductor 9
The inductance of 5, 96, 97, 98 is Z 0 / (2
To 1/2? F 0), The capacitance of the capacitor 99, 100 is set to 1 / (2 · 2 1/2 πf 0 Z 0). In this case, when a high frequency signal is input from the input / output terminal 91,
The high-frequency signals distributed in half are output from the input / output terminal 92 and the input / output terminal 93 in the same phase. Further, in order to satisfy the isolation condition between the input / output terminal 92 and the input / output terminal 93 at the frequency f 0 ,
The resistance value R is set to 2Z 0. In this case, when a high-frequency signal is input from the input / output terminal 92, the high-frequency signal passing through the resistance element 94 having a resistance value R and the high-frequency signal passing through the inductors 95, 96, 97, and 98 have the same amplitude and reverse at the input / output terminal 93. No output because they are combined in phase.

【0010】[0010]

【発明が解決しようとする課題】このように、図11の
ような分布定数線路を組み合わせた従来の電力分配合成
回路では、周波数fでの電気長が90度の大型の分布
定数線路を含んでいる。したがって、小型化・高集積化
が要求されるモノリシックマイクロ波集積回路への適用
には不向きであるという課題がある。
THE INVENTION Problems to be Solved] Thus, the conventional power distribution combining circuit that combines the distributed constant line shown in FIG. 11, the electrical length at the frequency f 0 is contained a large distributed constant lines of 90 degrees In. Therefore, there is a problem that it is not suitable for application to a monolithic microwave integrated circuit that requires miniaturization and high integration.

【0011】また、図12のような集中定数素子を組み
合わせた他の従来の電力分配合成回路では、インダクタ
ンスがZ/(21/2πf)の直列インダクタが4
個含まれている。一般に、モノリシックマイクロ波集積
回路においてインダクタはキャパシタに比較して占有面
積が大きい。そのため、高集積化に適していないという
課題がある。
Further, in another conventional power distribution / combination circuit combining lumped constant elements as shown in FIG. 12, a series inductor having an inductance Z 0 / (2 1/2 πf 0 ) has
Are included. Generally, in a monolithic microwave integrated circuit, an inductor occupies a larger area than a capacitor. Therefore, there is a problem that it is not suitable for high integration.

【0012】本発明の目的は、小型化・高集積化が要求
されるモノリシックマイクロ波集積回路への適用に適す
る電力分配合成回路を提供することにある。
An object of the present invention is to provide a power distribution / combination circuit suitable for application to a monolithic microwave integrated circuit that requires miniaturization and high integration.

【0013】[0013]

【課題を解決するための手段】前記課題を解決するため
に、本発明の電力分配合成回路は、第1の入出力端子に
一端が接続され、他端が接地された第1のインダクタ
と、前記第1の入出力端子に一端が接続され、第2の入
出力端子に他端が接続された第1のキャパシタと、前記
第1の入出力端子に一端が接続され、第3の入出力端子
に他端が接続された第2のキャパシタと、前記第2の入
出力端子に一端が接続され、前記第3の入出力端子に他
端が接続された、第1の抵抗素子と第2のインダクタと
の直列回路とを有することを特徴とする。
To solve the above-mentioned problems, a power distribution / synthesis circuit according to the present invention comprises: a first inductor having one end connected to a first input / output terminal and the other end grounded; A first capacitor having one end connected to the first input / output terminal and the other end connected to the second input / output terminal, a third input / output terminal connected to the first input / output terminal, A second capacitor having the other end connected to the terminal; a first resistance element having one end connected to the second input / output terminal and the other end connected to the third input / output terminal; And a series circuit with the inductor.

【0014】また、本発明の電力分配合成回路は、第1
の入出力端子に一端が接続され、他端が接地された第1
のキャパシタと、前記第1の入出力端子に一端が接続さ
れ、第2の入出力端子に他端が接続された第1のインダ
クタと、前記第1の入出力端子に一端が接続され、第3
の入出力端子に他端が接続された第2のインダクタと、
前記第2の入出力端子に一端が接続され、前記第3の入
出力端子に他端が接続された、第1の抵抗素子と第2の
キャパシタとの直列回路とを有することを特徴とする。
Further, the power distribution / synthesis circuit of the present invention comprises:
One end is connected to the input / output terminal of the first and the other end is grounded.
A first inductor having one end connected to the first input / output terminal and another end connected to the second input / output terminal, and one end connected to the first input / output terminal. 3
A second inductor having the other end connected to the input / output terminal of
It has a series circuit of a first resistance element and a second capacitor, one end of which is connected to the second input / output terminal and the other end of which is connected to the third input / output terminal. .

【0015】本発明では、上記の構成により、電力分配
合成回路を集中定数素子のみで構成し、しかも、インダ
クタとキャパシタの組み合わせ方法を工夫したことによ
り、インダクタのインダクタンスと個数を低減でき、そ
の結果、回路寸法の小型化を達成できる。したがって、
小型化・高集積化が要求されるモノリシックマイクロ波
集積回路への適用に適する電力分配合成回路を提供でき
る。
According to the present invention, the power distribution / synthesizing circuit is composed only of the lumped-constant elements, and the method of combining the inductor and the capacitor is devised, so that the inductance and the number of inductors can be reduced. Thus, miniaturization of the circuit size can be achieved. Therefore,
A power distribution / combination circuit suitable for application to a monolithic microwave integrated circuit requiring miniaturization and high integration can be provided.

【0016】[0016]

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In the drawings described below, those having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0017】実施の形態1 図1は本発明の実施の形態1の電力分配合成回路の構成
を示す回路図であって、請求項1の発明に対応する。
Embodiment 1 FIG. 1 is a circuit diagram showing a configuration of a power distribution / synthesis circuit according to Embodiment 1 of the present invention, and corresponds to the first aspect of the present invention.

【0018】同図において、1、2、3は入出力端子、
4、5は容量Cのキャパシタ、6、7はインダクタンス
Lのインダクタ、8は抵抗値Rの抵抗素子である。
In FIG. 1, reference numerals 1, 2, and 3 denote input / output terminals,
Reference numerals 4 and 5 denote capacitors having a capacitance C, reference numerals 6 and 7 denote inductors having an inductance L, and reference numeral 8 denotes a resistance element having a resistance value R.

【0019】本実施の形態1の電力分配合成回路は、第
1の入出力端子1に一端が接続され、他端が接地された
第1のインダクタ6と、第1の入出力端子1に一端が接
続され、第2の入出力端子2に他端が接続された第1の
キャパシタ4と、第1の入出力端子1に一端が接続さ
れ、第3の入出力端子3に他端が接続された第2のキャ
パシタ5と、第2の入出力端子2に一端が接続され、第
3の入出力端子3に他端が接続された、第1の抵抗素子
8と第2のインダクタ7との直列回路とを有する。
The power distribution / synthesis circuit according to the first embodiment includes a first inductor 6 having one end connected to the first input / output terminal 1 and the other end grounded, and one end connected to the first input / output terminal 1. Are connected to each other, and one end is connected to the first input / output terminal 1 and the other end is connected to the third input / output terminal 3. The first resistor 8 and the second inductor 7, one end of which is connected to the second capacitor 5, the second input / output terminal 2, and the other end of which is connected to the third input / output terminal 3. And a series circuit of

【0020】ここで、周波数fにおける入出力端子
1、2、3での入出力整合条件、入出力端子1と入出力
端子2間、および入出力端子1と入出力端子3間に対す
る分配・合成比を等しくする条件、さらに入出力端子2
と入出力端子3との間のアイソレーション条件を満足す
るための定数を求めることにする。
[0020] Here, input and output matching condition at output terminals 1, 2 and 3 at the frequency f 0, · distribution to between input and output terminals 1 and between input and output terminals 2 and output terminals 1 and output terminal 3 Conditions for equalizing the composition ratio, and input / output terminal 2
A constant for satisfying the isolation condition between the input and output terminals 3 will be determined.

【0021】入出力端子1、2、3に接続される負荷イ
ンピーダンスをZと仮定し、図1の電力分配合成回路
を入出力端子2および入出力端子3から同相励振した場
合の等価回路図を図2に、入出力端子2および入出力端
子3から逆相励振した場合の等価回路図を図3に示す。
[0021] The load impedance connected to the input and output terminals 1, 2 and 3 assume that Z 0, the equivalent circuit diagram in the case where the phase excitation from the power dividing and combining circuit input and output terminals 2 and output terminals 3 of FIG. 1 2 is shown in FIG. 2, and an equivalent circuit diagram in the case where anti-phase excitation is performed from the input / output terminal 2 and the input / output terminal 3 is shown in FIG.

【0022】図2において、11、12は入出力端子、
13はインダクタンス2Lのインダクタ、14は容量C
のキャパシタである。
In FIG. 2, reference numerals 11 and 12 denote input / output terminals,
13 is an inductor having an inductance of 2L, and 14 is a capacitor C
Capacitor.

【0023】また、図3において、22は入出力端子、
23は容量Cのキャパシタ、24は抵抗値R/2の抵抗
素子、25はインダクタンスL/2のインダクタであ
る。
In FIG. 3, reference numeral 22 denotes an input / output terminal,
23 is a capacitor having a capacitance C, 24 is a resistance element having a resistance value R / 2, and 25 is an inductor having an inductance L / 2.

【0024】図2の等価回路図より、周波数fにおけ
る入出力端子1、2、3での入出力整合条件、および入
出力端子1と入出力端子2間、および入出力端子1と入
出力端子3間に対する分配・合成比を等しくする条件と
して、 L=Z/(2πf) (1) C=1/(2πf) (2) が得られる。さらに、図3の等価回路図、および
(1)、(2)式より、入出力端子2と入出力端子3と
の間のアイソレーション条件として、 R=Z (3) が得られる。
[0024] than the equivalent circuit diagram of FIG. 2, input and output matching condition at output terminals 1, 2 and 3 at the frequency f 0, and input and output terminals 1 and between input and output terminals 2, and the input-output terminals 1 O as a condition to equalize the distributing and combining ratio between the terminal 3, L = Z 0 / ( 2πf 0) (1) C = 1 / (2πf 0 Z 0) (2) is obtained. Further, from the equivalent circuit diagram of FIG. 3 and the equations (1) and (2), R = Z 0 (3) is obtained as an isolation condition between the input / output terminal 2 and the input / output terminal 3.

【0025】以上より、インダクタ6、7のインダクタ
ンスLをZ/(2πf)に、キャパシタ4、5の容
量Cを1/(2πf)に、抵抗値RをZに設定
すればよいことがわかる。
As described above, the inductance L of the inductors 6 and 7 is set to Z 0 / (2πf 0 ), the capacitance C of the capacitors 4 and 5 is set to 1 / (2πf 0 Z 0 ), and the resistance value R is set to Z 0. It turns out that it is good.

【0026】この場合、入出力端子1から高周波信号を
入力すると、1/2ずつに分配された高周波信号が入出
力端子2および入出力端子3から同相で出力される。ま
た、入出力端子2から高周波信号を入力すると、入出力
端子3では抵抗値Rの抵抗素子8を通過した高周波信号
と、キャパシタ4、5を通過した高周波信号が等振幅か
つ逆相で合成されるため、出力されない。
In this case, when a high-frequency signal is input from the input / output terminal 1, the high-frequency signal divided in half is output from the input / output terminal 2 and the input / output terminal 3 in the same phase. When a high-frequency signal is input from the input / output terminal 2, the high-frequency signal passing through the resistance element 8 having a resistance value R and the high-frequency signal passing through the capacitors 4 and 5 are combined at the input / output terminal 3 with equal amplitude and opposite phases. Is not output.

【0027】図4は本発明の実施の形態1に基づく電力
分配合成回路の具体例を示す回路図である。
FIG. 4 is a circuit diagram showing a specific example of the power distribution / synthesis circuit according to the first embodiment of the present invention.

【0028】同図において、31、32、33は入出力
端子、34、35は容量Cのキャパシタ、36、37は
インダクタンスLのインダクタ、38は抵抗値Rの抵抗
素子である。
In the figure, 31, 32 and 33 are input / output terminals, 34 and 35 are capacitors having a capacitance C, 36 and 37 are inductors having an inductance L, and 38 is a resistance element having a resistance value R.

【0029】周波数f=1GHzとし、入出力端子3
1、32、33に接続される負荷インピーダンスをZ
=50Ωとし、また、インダクタ36、37のインダク
タンスL=Z/(2πf)=7.96nHとし、ま
た、キャパシタ34、35の容量C=1/(2πf
)=3.18pFとし、さらに、抵抗素子38の抵抗
値R=Z=50Ωとする。
The frequency f 0 = 1 GHz, and the input / output terminal 3
The load impedance connected to 1, 32, 33 is Z 0
= 50Ω, the inductance L of the inductors 36 and 37 = Z 0 / (2πf 0 ) = 7.96 nH, and the capacitance C of the capacitors 34 and 35 = 1 / (2πf 0 Z).
0 ) = 3.18 pF, and the resistance value R = Z 0 = 50Ω of the resistance element 38.

【0030】図5は本実施の形態1の周波数特性とし
て、順方向伝達係数S21、入力反射係数S11、S
22、アイソレーションS32の数値シミュレーション
結果を示す図である。
FIG. 5 shows the frequency characteristics of the first embodiment as a forward transfer coefficient S 21 , an input reflection coefficient S 11 , and an input reflection coefficient S 11 .
22 is a diagram showing the result of a numerical simulation of isolation S 32.

【0031】同図より、周波数f=0.89GHz〜
1.18GHzにおいて、分配損失として(3.05±
0.05)dB、入力反射量として−20dB以下、ア
イソレーションとして20dB以上の特性が得られてい
ることがわかる。
From the figure, it can be seen that the frequency f = 0.89 GHz-
At 1.18 GHz, the distribution loss is (3.05 ±
It can be seen that a characteristic of 0.05) dB and an input reflection amount of −20 dB or less and an isolation of 20 dB or more are obtained.

【0032】実施の形態2 図6は本発明の実施の形態2の電力分配合成回路の構成
を示す回路図であって、請求項2の発明に対応する。
Second Embodiment FIG. 6 is a circuit diagram showing a configuration of a power distribution / synthesis circuit according to a second embodiment of the present invention, and corresponds to the second aspect of the present invention.

【0033】同図において、41、42、43は入出力
端子、44、45はインダクタンスLのインダクタ、4
6、47は容量Cのキャパシタ、48は抵抗値Rの抵抗
素子である。
In the figure, 41, 42 and 43 are input / output terminals, 44 and 45 are inductors having an inductance L, 4
Reference numerals 6 and 47 denote capacitors having a capacitance C, and reference numeral 48 denotes a resistance element having a resistance value R.

【0034】本実施の形態2の電力分配合成回路は、第
1の入出力端子41に一端が接続され、他端が接地され
た第1のキャパシタ46と、第1の入出力端子41に一
端が接続され、第2の入出力端子42に他端が接続され
た第1のインダクタ44と、第1の入出力端子41に一
端が接続され、第3の入出力端子43に他端が接続され
た第2のインダクタ45と、第2の入出力端子42に一
端が接続され、第3の入出力端子43に他端が接続され
た、第1の抵抗素子48と第2のキャパシタ47との直
列回路とを有する。
The power distribution / synthesis circuit according to the second embodiment includes a first capacitor 46 having one end connected to the first input / output terminal 41 and the other end grounded, and one end connected to the first input / output terminal 41. Are connected, the first inductor 44 has the other end connected to the second input / output terminal 42, one end is connected to the first input / output terminal 41, and the other end is connected to the third input / output terminal 43. The first resistor element 48 and the second capacitor 47, one end of which is connected to the second inductor 45, the second input / output terminal 42, and the other end of which is connected to the third input / output terminal 43. And a series circuit of

【0035】ここで、周波数fにおける入出力端子4
1、42、43での入出力整合条件、入出力端子41と
入出力端子42間、および入出力端子41と入出力端子
43間に対する分配・合成比を等しくする条件、さらに
入出力端子42と入出力端子43との間のアイソレーシ
ョン条件を満足するための定数を求めることにする。
[0035] In this case, input and output terminal 4 at the frequency f 0
Input / output matching conditions at 1, 42, and 43; conditions for equalizing the distribution / synthesis ratio between the input / output terminal 41 and the input / output terminal 42 and between the input / output terminal 41 and the input / output terminal 43; A constant for satisfying the isolation condition with the input / output terminal 43 will be determined.

【0036】入出力端子41、42、43に接続される
負荷インピーダンスをZと仮定し、図6の電力分配合
成回路を入出力端子42および入出力端子43から同相
励振した場合の等価回路図を図7に、入出力端子42お
よび入出力端子43から逆相励振した場合の等価回路図
を図8に示す。
[0036] The load impedance connected to the output terminals 41, 42, 43 assuming Z 0, the equivalent circuit diagram in the case where the phase excitation power distribution combining circuit 6 from the input-output terminal 42 and output terminal 43 FIG. 7 shows an equivalent circuit diagram when the input / output terminals 42 and 43 are excited in opposite phases.

【0037】図7において、51、52は入出力端子、
53は容量C/2のキャパシタ、54はインダクタンス
Lのインダクタである。
In FIG. 7, 51 and 52 are input / output terminals,
53 is a capacitor having a capacitance of C / 2, and 54 is an inductor having an inductance L.

【0038】また、図8において、62は入出力端子、
63はインダクタンスLのインダクタ、64は抵抗値R
/2の抵抗素子、65は容量2Cのキャパシタである。
In FIG. 8, 62 is an input / output terminal,
63 is an inductor having an inductance L, 64 is a resistance value R
/ 2 is a resistance element, and 65 is a capacitor having a capacity of 2C.

【0039】図7の等価回路図より、周波数fにおけ
る入出力端子41、42、43での入出力整合条件、お
よび入出力端子41と入出力端子42間、および入出力
端子41と入出力端子43間に対する分配・合成比を等
しくする条件として、 L=Z/(2πf) (4) C=1/(2πf) (5) が得られる。さらに、図8の等価回路図、および
(4)、(5)式より、入出力端子42と入出力端子4
3との間のアイソレーション条件として、 R=Z (6) が得られる。
[0039] than the equivalent circuit diagram of FIG. 7, output matching condition at output terminals 41, 42, 43 at the frequency f 0, and the input-output terminal 41 between input terminal 42 and the input-output terminal 41 O as a condition to equalize the distributing and combining ratio between the terminal 43, L = Z 0 / ( 2πf 0) (4) C = 1 / (2πf 0 Z 0) (5) is obtained. Further, from the equivalent circuit diagram of FIG. 8 and the expressions (4) and (5), the input / output terminal 42 and the input / output terminal 4
R = Z 0 (6) is obtained as an isolation condition between the two.

【0040】以上より、インダクタ44、45のインダ
クタンスLをZ/(2πf)に、キャパシタ46、
47の容量Cを1/(2πf)に、抵抗値RをZ
に設定すればよいことがわかる。
As described above, the inductance L of the inductors 44 and 45 is set to Z 0 / (2πf 0 ),
47, the capacitance C is set to 1 / (2πf 0 Z 0 ), and the resistance R is set to Z
It can be seen that setting to 0 is sufficient.

【0041】この場合、入出力端子41から高周波信号
を入力すると、1/2ずつに分配された高周波信号が入
出力端子42および入出力端子43から同相で出力され
る。また、入出力端子42から高周波信号を入力する
と、入出力端子43では抵抗値Rの抵抗素子48を通過
した高周波信号と、インダクタ44、45を通過した高
周波信号が等振幅かつ逆相で合成されるため、出力され
ない。
In this case, when a high-frequency signal is input from the input / output terminal 41, the high-frequency signal divided in half is output from the input / output terminal 42 and the input / output terminal 43 in the same phase. When a high-frequency signal is input from the input / output terminal 42, the high-frequency signal passing through the resistance element 48 having the resistance value R and the high-frequency signal passing through the inductors 44 and 45 are combined at the input / output terminal 43 with equal amplitude and opposite phases. Is not output.

【0042】図9は本発明の実施の形態2に基づく電力
分配合成回路の具体例を示す回路図である。
FIG. 9 is a circuit diagram showing a specific example of a power distribution / combination circuit according to the second embodiment of the present invention.

【0043】同図において、71、72、73は入出力
端子、74、75はインダクタンスLのインダクタ、7
6、77は容量Cのキャパシタ、78は抵抗値Rの抵抗
素子である。
In the figure, reference numerals 71, 72 and 73 denote input / output terminals, 74 and 75 denote inductors having an inductance L, 7
Reference numerals 6 and 77 denote capacitors having a capacitance C, and reference numeral 78 denotes a resistance element having a resistance value R.

【0044】周波数f=1GHzとし、入出力端子7
1、72、73に接続される負荷インピーダンスをZ
=50Ωとし、また、インダクタ74、75のインダク
タンスL=Z/(2πf)=7.96nHとし、ま
た、キャパシタ76、77の容量C=1/(2πf
)=3.18pFとし、さらに、抵抗素子78の抵抗
値R=Z=50Ωとする。
The frequency f 0 = 1 GHz, and the input / output terminal 7
The load impedance connected to 1, 72, 73 is Z 0
= A 50 [Omega, also the inductance L = Z 0 / (2πf 0 ) of the inductor 74, 75 = the 7.96NH, The capacitance of the capacitor 76,77 C = 1 / (2πf 0 Z
0 ) = 3.18 pF, and the resistance value R of the resistor element 78 is R = Z 0 = 50Ω.

【0045】図10は本実施の形態2の周波数特性とし
て、順方向伝達係数S21、入力反射係数S11、S
22、アイソレーションS32の数値シミュレーション
結果を示す図である。
FIG. 10 shows the frequency characteristics of the second embodiment as forward transfer coefficient S 21 , input reflection coefficient S 11 , S
22 is a diagram showing the result of a numerical simulation of isolation S 32.

【0046】同図より、周波数f=0.85GHz〜
1.13GHzにおいて、分配損失として(3.05±
0.05)dB、入力反射量として−20dB以下、ア
イソレーションとして20dB以上の特性が得られてい
ることがわかる。
From the figure, it can be seen that the frequency f = 0.85 GHz-
At 1.13 GHz, the distribution loss is (3.05 ±
It can be seen that a characteristic of 0.05) dB and an input reflection amount of −20 dB or less and an isolation of 20 dB or more are obtained.

【0047】前記実施の形態1、2においては、図11
に示した分布定数線路を組み合わせた従来の電力分配合
成回路に比べてはもちろんのこと、さらに図12に示し
た集中定数素子を組み合わせた他の従来の電力分配合成
回路に比較しても、小型化を図ることができる。すなわ
ち、図12の従来の電力分配合成回路では、インダクタ
ンスがZ/(21/2πf)のインダクタを4個使
用している。一方、前記実施の形態1、2の電力分配合
成回路ではインダクタを2個使用しており、しかもその
インダクタンスはZ/(2πf)と小さい。そのた
め、1個のインダクタンスが1/(21/2)であり、
しかも個数も半分で済むという二重の面積削減効果があ
る。したがって、前記実施の形態1、2の電力分配合成
回路は、大型のインダクタの使用がチップ面積の小型化
の妨げとなるモノリシックマイクロ波集積回路への適用
に有効である。
In the first and second embodiments, FIG.
In addition to the conventional power distribution / synthesis circuit combining the distributed constant lines shown in FIG. 12, it is smaller than the conventional power distribution / synthesis circuit combining the lumped constant elements shown in FIG. Can be achieved. That is, in the conventional power distribution / synthesis circuit of FIG. 12, four inductors having an inductance Z 0 / (2 1/2 πf 0 ) are used. On the other hand, the power distribution / combination circuits of the first and second embodiments use two inductors, and the inductance is as small as Z 0 / (2πf 0 ). Therefore, one inductance is 1 / (2 1/2 ), and
Moreover, there is a double area reduction effect that only half the number is required. Therefore, the power distribution / synthesis circuits of the first and second embodiments are effective for application to a monolithic microwave integrated circuit in which the use of a large inductor hinders a reduction in chip area.

【0048】なお、以上述べた実施の形態は全て本発明
の実施の形態を例示的に示すものであって、限定的に示
すものではなく、本発明は他の種々の変形態様および変
更態様で実施することができる。したがって、本発明の
範囲は特許請求の範囲およびその均等範囲によってのみ
規定されるものである。
It should be noted that the above-described embodiments all show the embodiments of the present invention by way of example, and do not limit the present invention. The present invention is not limited to the above-described various modifications and changes. Can be implemented. Therefore, the scope of the present invention should be defined only by the appended claims and their equivalents.

【0049】[0049]

【発明の効果】以上説明したように、本発明によれば、
回路寸法の小型化を達成できるので、小型化・高集積化
が要求されるモノリシックマイクロ波集積回路への適用
に適する電力分配合成回路を提供することができる。
As described above, according to the present invention,
Since the circuit size can be reduced, it is possible to provide a power distribution / combination circuit suitable for application to a monolithic microwave integrated circuit requiring a reduction in size and high integration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1の電力分配合成回路の構
成を示す回路図である。
FIG. 1 is a circuit diagram illustrating a configuration of a power distribution and synthesis circuit according to a first embodiment of the present invention.

【図2】図1の電力分配合成回路を入出力端子2および
入出力端子3から同相励振した場合の等価回路図であ
る。
FIG. 2 is an equivalent circuit diagram when the power distribution / synthesis circuit of FIG. 1 is excited in-phase from input / output terminals 2 and 3;

【図3】図1の電力分配合成回路を入出力端子2および
入出力端子3から逆相励振した場合の等価回路図であ
る。
FIG. 3 is an equivalent circuit diagram when the power distribution / synthesis circuit of FIG. 1 is excited in reverse phase from input / output terminals 2 and 3.

【図4】本発明の実施の形態1に基づく電力分配合成回
路の具体例を示す回路図である。
FIG. 4 is a circuit diagram showing a specific example of a power distribution / synthesis circuit according to the first embodiment of the present invention.

【図5】実施の形態1の周波数特性として、順方向伝達
係数S21、入力反射係数S 、S22、アイソレー
ションS32の数値シミュレーション結果を示す図であ
る。
[5] As the frequency characteristic of the first embodiment, the forward transmission coefficient S 21, the input reflection coefficient S 1 1, S 22, is a diagram showing the result of a numerical simulation of isolation S 32.

【図6】本発明の実施の形態2の電力分配合成回路の構
成を示す回路図である。
FIG. 6 is a circuit diagram showing a configuration of a power distribution and synthesis circuit according to a second embodiment of the present invention.

【図7】図6の電力分配合成回路を入出力端子42およ
び入出力端子43から同相励振した場合の等価回路図で
ある。
7 is an equivalent circuit diagram when the power distribution / synthesis circuit of FIG. 6 is excited in-phase from an input / output terminal 42 and an input / output terminal 43.

【図8】図6の電力分配合成回路を入出力端子42およ
び入出力端子43から逆相励振した場合の等価回路図で
ある。
FIG. 8 is an equivalent circuit diagram when the power distribution / synthesis circuit of FIG. 6 is excited in the opposite phase from the input / output terminal 42 and the input / output terminal 43;

【図9】本発明の実施の形態2に基づく電力分配合成回
路の具体例を示す回路図である。
FIG. 9 is a circuit diagram showing a specific example of a power distribution / synthesis circuit based on Embodiment 2 of the present invention.

【図10】実施の形態2の周波数特性として、順方向伝
達係数S21、入力反射係数S 、S22、アイソレ
ーションS32の数値シミュレーション結果を示す図で
ある。
[10] As the frequency characteristic of the second embodiment, the forward transmission coefficient S 21, the input reflection coefficient S 1 1, S 22, is a diagram showing the result of a numerical simulation of isolation S 32.

【図11】分布定数線路を組み合わせた従来の電力分配
合成回路の構成を示す回路図である。
FIG. 11 is a circuit diagram showing a configuration of a conventional power distribution / combination circuit combining distributed constant lines.

【図12】集中定数素子を組み合わせた従来の電力分配
合成回路の構成を示す回路図である。
FIG. 12 is a circuit diagram showing a configuration of a conventional power distribution / combination circuit combining lumped constant elements.

【符号の説明】[Explanation of symbols]

1、2、3…入出力端子、4、5…容量Cのキャパシ
タ、6、7…インダクタンスLのインダクタ、8…抵抗
値Rの抵抗素子、11、12…入出力端子、13…イン
ダクタンス2Lのインダクタ、14…容量Cのキャパシ
タ、22…入出力端子、23…容量Cのキャパシタ、2
4…抵抗値R/2の抵抗素子、25…インダクタンスL
/2のインダクタ、31、32、33…入出力端子、3
4、35…容量Cのキャパシタ、36、37…インダク
タンスLのインダクタ、38…抵抗値Rの抵抗素子、4
1、42、43…入出力端子、44、45…インダクタ
ンスLのインダクタ、46、47…容量Cのキャパシ
タ、48…抵抗値Rの抵抗素子、51、52…入出力端
子、53…容量C/2のキャパシタ、54…インダクタ
ンスLのインダクタ、62…入出力端子、63…インダ
クタンスLのインダクタ、64…抵抗値R/2の抵抗素
子、65…容量2Cのキャパシタ、71、72、73…
入出力端子、74、75…インダクタンスLのインダク
タ、76、77…容量Cのキャパシタ、78…抵抗値R
の抵抗素子、81、82、83…入出力端子、84…抵
抗値Rの抵抗素子、85、86…周波数fでの電気長
が90度の分布定数線路、91、92、93…入出力端
子、94…抵抗値Rの抵抗素子、95、96、97、9
8…インダクタンスLのインダクタ、99、l00…容
量Cのキャパシタ。
1, 2, 3 ... input / output terminals, 4, 5 ... capacitors of capacitance C, 6, 7 ... inductors of inductance L, 8 ... resistance elements of resistance R, 11, 12 ... input / output terminals, 13 ... inductance of 2L Inductor, 14: capacitor of capacitance C, 22: input / output terminal, 23: capacitor of capacitance C, 2
4 ... resistance element with resistance value R / 2, 25 ... inductance L
/ 2 inductors, 31, 32, 33 ... input / output terminals, 3
4, 35... A capacitor having a capacitance C, 36, 37... An inductor having an inductance L, 38.
1, 42, 43 ... input / output terminals, 44, 45 ... inductors of inductance L, 46, 47 ... capacitors of capacitance C, 48 ... resistance elements of resistance R, 51, 52 ... input / output terminals, 53 ... capacitance C / 2, a capacitor 54, an inductor with an inductance L, 62, an input / output terminal, 63, an inductor with an inductance L, 64, a resistance element with a resistance value R / 2, 65, a capacitor with a capacitance 2C, 71, 72, 73,
Input / output terminals, 74, 75: inductor with inductance L, 76, 77: capacitor with capacitance C, 78: resistance value R
Resistive elements, 81, 82, 83 ... output terminal, 84 ... resistance element the resistance value R, 85, 86 ... electrical length at the frequency f 0 is 90 degrees distributed constant line, 91, 92, 93 ... O Terminals, 94: resistance elements of resistance value R, 95, 96, 97, 9
8 ... Inductor of inductance L, 99, 100 ... Capacitor of capacitance C.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】第1の入出力端子に一端が接続され、他端
が接地された第1のインダクタと、 前記第1の入出力端子に一端が接続され、第2の入出力
端子に他端が接続された第1のキャパシタと、 前記第1の入出力端子に一端が接続され、第3の入出力
端子に他端が接続された第2のキャパシタと、 前記第2の入出力端子に一端が接続され、前記第3の入
出力端子に他端が接続された、第1の抵抗素子と第2の
インダクタとの直列回路とを有することを特徴とする電
力分配合成回路。
1. A first inductor having one end connected to a first input / output terminal and the other end grounded, and one end connected to the first input / output terminal and another end connected to a second input / output terminal. A first capacitor having an end connected thereto; a second capacitor having one end connected to the first input / output terminal and the other end connected to a third input / output terminal; and the second input / output terminal And a series circuit of a first resistor and a second inductor, one end of which is connected to the third input / output terminal and the other end of which is connected to the third input / output terminal.
【請求項2】第1の入出力端子に一端が接続され、他端
が接地された第1のキャパシタと、 前記第1の入出力端子に一端が接続され、第2の入出力
端子に他端が接続された第1のインダクタと、 前記第1の入出力端子に一端が接続され、第3の入出力
端子に他端が接続された第2のインダクタと、 前記第2の入出力端子に一端が接続され、前記第3の入
出力端子に他端が接続された、第1の抵抗素子と第2の
キャパシタとの直列回路とを有することを特徴とする電
力分配合成回路。
2. A first capacitor having one end connected to the first input / output terminal and the other end grounded, and one end connected to the first input / output terminal and another end connected to the second input / output terminal. A first inductor having an end connected thereto, a second inductor having one end connected to the first input / output terminal and the other end connected to a third input / output terminal, and the second input / output terminal , One end of which is connected to the third input / output terminal and the other end of which is connected to the third input / output terminal, and a series circuit of a first resistance element and a second capacitor.
JP2000073613A 2000-03-16 2000-03-16 Monolithic microwave power distribution and synthesis circuit Expired - Fee Related JP3795295B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000073613A JP3795295B2 (en) 2000-03-16 2000-03-16 Monolithic microwave power distribution and synthesis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000073613A JP3795295B2 (en) 2000-03-16 2000-03-16 Monolithic microwave power distribution and synthesis circuit

Publications (2)

Publication Number Publication Date
JP2001267874A true JP2001267874A (en) 2001-09-28
JP3795295B2 JP3795295B2 (en) 2006-07-12

Family

ID=18591835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000073613A Expired - Fee Related JP3795295B2 (en) 2000-03-16 2000-03-16 Monolithic microwave power distribution and synthesis circuit

Country Status (1)

Country Link
JP (1) JP3795295B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131622A (en) * 2006-11-27 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> Power distribution/combination circuit
KR20200141775A (en) * 2019-06-11 2020-12-21 한국전자기술연구원 Power distributor circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131622A (en) * 2006-11-27 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> Power distribution/combination circuit
KR20200141775A (en) * 2019-06-11 2020-12-21 한국전자기술연구원 Power distributor circuit device
KR102309922B1 (en) * 2019-06-11 2021-10-07 한국전자기술연구원 Power distributor circuit device

Also Published As

Publication number Publication date
JP3795295B2 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US5304961A (en) Impedance transforming directional coupler
US4851795A (en) Miniature wide-band microwave power divider
JPH07263993A (en) Electric power symthesizer / divider
WO2017128678A1 (en) Capacitive load-based ultra wide band constant value phase shifter
KR101351693B1 (en) Isolation tunable rf power divider employing mmic
JP3795295B2 (en) Monolithic microwave power distribution and synthesis circuit
JP3668150B2 (en) Bias circuit
JP2002064353A (en) Power distributing/combining circuit
JPS6038911A (en) 4-terminal network for matching reactance independent from operating frequency
JP4708317B2 (en) Power distribution and synthesis circuit
CN115967369A (en) Ultra-wideband phase shifter based on band-pass filter network
TW202240970A (en) Phase shifter circuit and power divider
JP2000124712A (en) Concentrated constant type wilkinson circuit
JP2005101946A (en) Power divider/combiner
JPH06216687A (en) Frequency variable directional coupler
JP2943480B2 (en) Semiconductor phase shifter
JP2008054174A (en) 90-degree hybrid circuit
JPH09252228A (en) Distributed amplifier
JP2000307314A (en) Power distributor
JP2001160729A (en) Diplexer
JPH06188611A (en) Microwave signal distributing circuit
CN108281743B (en) On-chip integrated compact broadband power divider
JP3295690B2 (en) Distribution synthesis circuit
JPH06232607A (en) Attenuator
CN117393978A (en) High-integration power divider with filtering function

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees