JP2001267588A - Capacitance-type semiconductor sensor and its manufacturing method - Google Patents

Capacitance-type semiconductor sensor and its manufacturing method

Info

Publication number
JP2001267588A
JP2001267588A JP2000162189A JP2000162189A JP2001267588A JP 2001267588 A JP2001267588 A JP 2001267588A JP 2000162189 A JP2000162189 A JP 2000162189A JP 2000162189 A JP2000162189 A JP 2000162189A JP 2001267588 A JP2001267588 A JP 2001267588A
Authority
JP
Japan
Prior art keywords
diaphragm
wafer
semiconductor sensor
corrugated
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000162189A
Other languages
Japanese (ja)
Other versions
JP4586239B2 (en
Inventor
Hideyo Nakamura
秀世 仲村
Koji Matsushita
浩二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000162189A priority Critical patent/JP4586239B2/en
Publication of JP2001267588A publication Critical patent/JP2001267588A/en
Application granted granted Critical
Publication of JP4586239B2 publication Critical patent/JP4586239B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a capacitance-type semiconductor sensor which is low-cost and small and which is of high sensitivity by improving the shape of a diaphragm to be used as a sensor detection part. SOLUTION: A glass wafer 2 is formed, in such a way that a circular thin- film fixed electrode 2a is formed on the rear surface and that a through-hole 2b is formed in its outer circumferential region. A diaphragm block 1 is formed, in such a way that a low-resistance thin-film diaphragm which faces the fixed electrode by keeping a very small gap is formed on the surface side of the silicon wafer, that a wafer material on the rear surface of the diaphragm is removed, and that the diaphragm block is overlapped with the glass wafer so as to be bonded. A sensor chip is constituted of an assembly which is composed of the glass wafer 2 and the diaphragm block 1. The thin-film diaphragm is formed as a corrugated diaphragm 4, where a low-resistance polysilicon film is used as a structure material, a flat zone in its central part is used as a moving electrode part 4a, a corrugated ring 4b which is arranged in a concentric circle shape is formed in its outer circumferential region, and a dust trap 4c which faces a part directly under the through-hole 2a is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、自動車,産業用に
使われる圧力センサ,加速度センサなどに適用する静電
容量型半導体センサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitance type semiconductor sensor applied to a pressure sensor, an acceleration sensor, and the like used for automobiles and industries.

【0002】[0002]

【従来の技術】昨今における自動車用,産業用の圧力セ
ンサ,加速度センサ,フローセンサなどの各種センサ
は、シリコンを構造材料としてマイクロマシニング手法
により製作した半導体式センサが主流をなしている。す
なわち、シリコンは強度も高く、かつ変形の繰り返し再
現性も高いなど、センサの構造材料として優れた特性を
有し、また半導体プロセスにより小型化,制御回路との
一体化も可能である。
2. Description of the Related Art In recent years, various types of sensors, such as pressure sensors, acceleration sensors, and flow sensors for automobiles and industrial use, are mainly semiconductor type sensors manufactured by a micromachining technique using silicon as a structural material. That is, silicon has excellent properties as a structural material of the sensor, such as high strength and high repetition of deformation repetition, and can be downsized by a semiconductor process and integrated with a control circuit.

【0003】このような半導体式センサについて、圧力
センサ,加速度センサなどの力学的センサ(メカニカル
センサ)は、微小な部分で圧力や加速度による歪み(応
力)を検出するため、その検知要素となるダイヤフラム
を加工するに当たっては、できるだけ肉薄で,かつ残留
応力が残らないように加工する必要がある。そのため、
バルクシリコンに対する加工法として、従来よりアルカ
リ溶液によるウェットエッチング,プラズマエッチング
などのドライエッチングが主に用いられている。
In such a semiconductor sensor, a mechanical sensor (mechanical sensor) such as a pressure sensor or an acceleration sensor detects strain (stress) due to pressure or acceleration in a minute portion, and thus a diaphragm serving as a detecting element thereof. In processing, it is necessary to process as thin as possible and no residual stress remains. for that reason,
Conventionally, dry etching such as wet etching with an alkaline solution and plasma etching has been mainly used as a processing method for bulk silicon.

【0004】次に、静電容量型の半導体式圧力センサを
例に、従来におけるセンサチップの構造を図9(a),(b)
に示す。図において、1はシリコンで作られたダイヤフ
ラムブロック、2は下面中心部に薄膜固定電極2aを設
けたガラスウェハ、3はダイヤフラムブロック1を取付
けたガラス台座である。ここで、ダイヤフラムブロック
1は次記のような構成になる。すなわち、抵抗率が0.
2〜0.3ΩcmのP形シリコンウェハ1aに対して、プ
ラズマエッチング法によりウェハの上面側には2μm程
度の浅い円形の凹部1b,裏面側にはリング状の深溝1
cを加工して肉薄なダイヤフラム,およびリング状の深
溝に囲まれた中心領域に可動電極1dを形成している。
Next, taking a capacitance type semiconductor pressure sensor as an example, the structure of a conventional sensor chip is shown in FIGS. 9 (a) and 9 (b).
Shown in In the figure, 1 is a diaphragm block made of silicon, 2 is a glass wafer provided with a thin film fixed electrode 2a at the center of the lower surface, and 3 is a glass pedestal to which the diaphragm block 1 is attached. Here, the diaphragm block 1 has the following configuration. That is, the resistivity is 0.
For a P-type silicon wafer 1a of 2 to 0.3 .OMEGA.cm, a shallow circular recess 1b of about 2 .mu.m is formed on the upper surface side of the wafer by a plasma etching method, and a ring-shaped deep groove 1 is formed on the back surface side.
The movable electrode 1d is formed in a central region surrounded by a thin diaphragm and a ring-shaped deep groove by processing c.

【0005】また、前記ダイヤフラムブロック1の上面
には、ほうけい酸ガラス(熱膨張係数がシリコンのそれ
に極めて近いガラス)からなるガラスウェハ(基板)2
が静電接合で接合されており、そのガラス基板2の下面
中心部には、前記の可動電極1aと微小ギャップを隔て
て対峙する円形状の薄膜固定電極2aが成膜形成されて
いる。この固定電極2aは膜厚が0.7μm程度である
アルミのスパツタ膜であり、前記凹部1bをギャップと
して可動電極1dと固定電極2aとの間にコンデンサを
形成している。また、ガラスウェハ2の外周コーナー部
にはセンサチップ内に通じるスルーホール2bが形成さ
れており、その内面にはアルミメタライズ層2cを形成
して固定電極2aのリードをガラスウェハ2の上面側に
引き出している。さらに、前記スルーホール2bと反対
側のコーナー部には傾斜形のスルーホールを形成してこ
こにアルミメタライズ層2dを形成し、該メタライズ層
2dを可動電極1dのリード端子としてガラスウェハ2
の上面側に引き出すようにしている。そして、ダイヤフ
ラムブロック1とガラスウェハ2の組立体は、中心に導
圧孔3aを開口したほうけい酸ガラス製のガラス台座3
に静電接合してケース(図示せず)に組み込み、センサ
チップとケース側の端子との間をワイヤボンディングし
て圧力センサを構成している。
A glass wafer (substrate) 2 made of borosilicate glass (glass having a thermal expansion coefficient very close to that of silicon) is provided on the upper surface of the diaphragm block 1.
Are formed by electrostatic bonding, and a circular thin film fixed electrode 2a that faces the movable electrode 1a with a small gap formed in the center of the lower surface of the glass substrate 2. The fixed electrode 2a is an aluminum sputter film having a thickness of about 0.7 μm, and a capacitor is formed between the movable electrode 1d and the fixed electrode 2a with the recess 1b as a gap. Further, a through hole 2b communicating with the inside of the sensor chip is formed at the outer peripheral corner of the glass wafer 2, and an aluminum metallized layer 2c is formed on the inner surface thereof so that the leads of the fixed electrode 2a are placed on the upper surface of the glass wafer 2. I'm pulling out. Further, an inclined through hole is formed in a corner portion opposite to the through hole 2b, and an aluminum metallized layer 2d is formed therein. The metallized layer 2d is used as a lead terminal of the movable electrode 1d and the glass wafer 2 is used as a lead terminal.
To the top side of the The assembly of the diaphragm block 1 and the glass wafer 2 is made of a glass pedestal 3 made of borosilicate glass having a pressure guiding hole 3a opened at the center.
And is assembled in a case (not shown), and the pressure sensor is formed by wire bonding between the sensor chip and the terminal on the case side.

【0006】かかる構成でガラス台座3に形成した導圧
穴3aを通じてシリコンウェハ1aの下面側から測定圧
力を加えると、その圧力の大きさに相応して肉薄なダイ
ヤフラム部が撓んで可動電極1dと固定電極2aとの間
のギャップが変化し、これにより電極間の静電容量が変
わる。
When a measurement pressure is applied from the lower surface side of the silicon wafer 1a through the pressure guiding hole 3a formed in the glass pedestal 3 in such a configuration, the thin diaphragm portion is bent in accordance with the magnitude of the pressure and fixed to the movable electrode 1d. The gap with the electrode 2a changes, which changes the capacitance between the electrodes.

【0007】[0007]

【発明が解決しようとする課題】ところで、前記した従
来構造の静電容量型半導体圧力センサは、製造,機能面
で次記のような解決すべき問題点がある。 (1) センサの小型化,高感度化を押し進める上で、ダイ
ヤフラム部をできるだけ肉薄に形成しようとすると、そ
れだけシリコンウェハ1aの裏面側に施すエッチングに
厳しい加工精度が要求されてその品質管理が難しくな
る。そのため、従来構造のセンサチップではバルクシリ
コンの加工精度は限界に達し、歩留まりを落とさずにセ
ンサの高感度化,小型化の要求に応えることが極めて困
難になっている。また、ドライエッチング法はウェット
エッチング法に比べて応力集中,クラックによるダメー
ジが少ないという利点があって広く利用されているが、
その加工精度はウエットエッチングよりも低く、特にダ
イヤフラム部の薄肉化を進める上でエッチング加工精度
のばらつきが品質管理面での問題となっている。
However, the above-mentioned capacitance type semiconductor pressure sensor having the conventional structure has the following problems to be solved in terms of manufacturing and function. (1) In order to promote the miniaturization and high sensitivity of the sensor, if the diaphragm is formed as thin as possible, strict processing accuracy is required for the etching performed on the back side of the silicon wafer 1a, and quality control is difficult. Become. Therefore, the processing accuracy of bulk silicon reaches the limit in the sensor chip having the conventional structure, and it is extremely difficult to meet the demand for high sensitivity and miniaturization of the sensor without reducing the yield. The dry etching method is widely used because it has the advantages of less stress concentration and less damage due to cracks than the wet etching method.
The processing accuracy is lower than that of wet etching, and in particular, variation in etching processing accuracy is a problem in quality control in making the diaphragm thinner.

【0008】(2) 一方、ガスセンサやフローセンサなど
に代表される熱型の半導体センサでは、その熱応答性を
改善するために、従来より検出素子の搭載部位に肉厚が
サブミクロン〜1μmレベルの薄膜ダイヤフラム部を形
成したものが知られている。この薄膜ダイヤフラム部
は、シリコンウェハの平坦な上面に窒化シリコン膜など
を一様な厚さに成膜した後、シリコンとのエッチングの
選択比の違いを利用して薄膜の下面側のウェハ材料を異
方性エッチングにより除去し、シリコンウェハから解放
してダイヤフラム部を形成する方法が用いられている。
(2) On the other hand, in the case of a thermal semiconductor sensor represented by a gas sensor or a flow sensor, the thickness of a sensing element mounting portion has conventionally been reduced to a submicron to 1 μm level in order to improve its thermal response. A thin film diaphragm is known. The thin film diaphragm is formed by depositing a silicon nitride film or the like to a uniform thickness on the flat upper surface of a silicon wafer and then using the difference in the etching selectivity with silicon to remove the wafer material on the lower surface side of the thin film. A method has been used in which the diaphragm portion is formed by removing the silicon wafer by anisotropic etching and releasing it from the silicon wafer.

【0009】ところで、前記のようにシリコンウェハの
上に窒化シリコン膜などを成膜して形成したダイヤフラ
ムは、その膜厚を薄く形成できる利点がある反面、その
内部に残留応力の生じることが避けられない。このため
に、前記方法で形成した薄膜ダイヤフラムを静電容量型
の圧力センサなどのようにダイヤフラムを変位させて測
定する力学的センサに採用しようとすると、動作面で次
のような問題点が生じる。すなわち、ダイヤフラムに内
部残留応力として引っ張り応力が生じていると、ダイヤ
フラムの変位(ダイヤフラム面と直角方向に圧力を加え
た場合の変位)が極端に小さくなり、圧縮応力が生じて
いる場合はその逆となる。また、温度変化によって薄膜
の内部残留応力が変化すると、ダイヤフラムとしてのば
ね定数やセンサ感度,オフセットが変化してしまう。そ
の結果、力学的センサの出力特性として要求される高い
線形性,安定したセンサ感度,測定精度を確保すること
が難しい。
A diaphragm formed by forming a silicon nitride film or the like on a silicon wafer as described above has the advantage that the film thickness can be reduced, but the generation of residual stress inside the diaphragm is avoided. I can't. For this reason, when the thin film diaphragm formed by the above method is used as a mechanical sensor that measures the displacement of the diaphragm, such as a capacitance type pressure sensor, the following problems occur in the operation aspect. . In other words, when tensile stress is generated as an internal residual stress in the diaphragm, the displacement of the diaphragm (displacement when pressure is applied in a direction perpendicular to the diaphragm surface) becomes extremely small, and vice versa. Becomes When the internal residual stress of the thin film changes due to a temperature change, the spring constant, sensor sensitivity, and offset of the diaphragm change. As a result, it is difficult to ensure high linearity, stable sensor sensitivity, and measurement accuracy required as output characteristics of the mechanical sensor.

【0010】(3) また、静電容量形半導体センサで高い
線形性を得るには、そのダイヤフラムの撓み変形によっ
てダイヤフラムの一部に形成した可動電極が歪まず、固
定電極に対して並行に変位することが必要であり、その
ために可動電極部は一般に図9で示すように肉厚に形成
した構造を採用している。しかしながら、ダイヤフラム
を薄肉化してその感度を高めると、肉厚な可動電極部の
質量の影響が無視できなくなり、その取付け方向,振動
などによりセンサの出力が変動してしまって測定誤差を
引き起こす。
(3) In order to obtain high linearity in the capacitance type semiconductor sensor, the movable electrode formed in a part of the diaphragm is not distorted by the flexural deformation of the diaphragm, and is displaced in parallel with the fixed electrode. Therefore, the movable electrode portion generally adopts a structure formed thick as shown in FIG. However, when the sensitivity is increased by reducing the thickness of the diaphragm, the influence of the mass of the thick movable electrode portion cannot be ignored, and the output of the sensor fluctuates due to its mounting direction, vibration, and the like, causing a measurement error.

【0011】(4) さらに、静電容量形圧力センサなどの
力学的センサでは、ダイヤフラムの径寸法に対する加工
精度がセンサ感度に影響を及ぼす。すなわち、線形理論
で考える範囲では、圧力に対する可動電極の変位w0
次式で表される。
(4) Further, in a mechanical sensor such as a capacitance type pressure sensor, the processing accuracy with respect to the diameter of the diaphragm affects the sensor sensitivity. That is, within the range considered by the linear theory, the displacement w 0 of the movable electrode with respect to the pressure is expressed by the following equation.

【0012】[0012]

【数1】 但し、P:圧力,a:ダイヤフラム外径,b:ダイヤフ
ラム内径,E:ダイヤフラムのヤング率,h:ダイヤフ
ラムの肉厚,ν:ダイヤフラムのポアソン比 上記式から判るように、ダイヤフラムの内径,外径寸法
にバラツキ(加工精度に基づく寸法誤差)があると、そ
のバラツキがセンサ感度のバラツキとなって現れる。こ
の場合に、従来の加工方法ではダイヤフラムの内,外径
の寸法精度がシリコンウェハの裏面側から施す深堀ドラ
イエッチングの加工精度に依存して決まり、しかもドラ
イエッチングの加工精度は先述のようにウエットエッチ
ング法などと比べて低く、このためにダイヤフラムの径
サイズにバラツキが生じ易い。
(Equation 1) Here, P: pressure, a: diaphragm outer diameter, b: diaphragm inner diameter, E: diaphragm Young's modulus, h: diaphragm thickness, ν: diaphragm Poisson's ratio As can be seen from the above equation, the diaphragm inner and outer diameters. If there is a variation in the dimensions (a dimensional error based on the processing accuracy), the variation appears as a variation in the sensor sensitivity. In this case, in the conventional processing method, the dimensional accuracy of the inner and outer diameters of the diaphragm is determined depending on the processing accuracy of the deep dry etching performed from the back side of the silicon wafer, and the processing accuracy of the dry etching is wet as described above. As compared with the etching method or the like, the diameter size of the diaphragm tends to vary.

【0013】(5) また、別な問題として、図9のように
微小なギャップを隔てて対向する固定電極とダイヤフラ
ムの可動電極とで圧力センサの検出部を構成し、かつダ
イヤフラムブロックの上に組合せたガラスウェハに固定
電極のリード引出し用のスルーホールを形成した構造の
静電容量型半導体センサでは、センサの組立工程などで
スルーホールを通して外部から塵埃などの異物がダイヤ
フラムとガラスウェハとの間の空間に侵入し、この異物
が圧力検出部の中心に形成されている固定電極と可動電
極との対向面域に移動すると、可動電極の変位を直接妨
げるのみならず、電極間の静電容量が変化して測定精度
にも影響を及ぼすことになる。
(5) As another problem, as shown in FIG. 9, a detecting portion of a pressure sensor is constituted by a fixed electrode and a movable electrode of a diaphragm which are opposed to each other with a small gap therebetween, and a detecting portion of the pressure sensor is provided on the diaphragm block. In the case of a capacitive semiconductor sensor with a through-hole for leading the lead of the fixed electrode formed on the combined glass wafer, foreign matter such as dust from the outside passes between the diaphragm and the glass wafer through the through-hole during the sensor assembly process etc. When the foreign matter moves into the surface area between the fixed electrode and the movable electrode formed at the center of the pressure detection unit, the foreign matter not only directly disturbs the displacement of the movable electrode, but also causes a capacitance between the electrodes. Will affect the measurement accuracy.

【0014】本発明は上記の点に鑑みなされたものであ
り、その目的はシリコンウェハへの成膜とエッチング加
工により形成した薄膜ダイヤフラムの内部残留応力,お
よび重力変化,振動などの影響を低く抑えるようにダイ
ヤフラムの形状を改良した高感度で測定精度の高い静電
容量型半導体センサ,およびその製作に適した製造方法
を提供することにある。
The present invention has been made in view of the above points, and has as its object to suppress the effects of internal residual stress of a thin film diaphragm formed by film formation and etching on a silicon wafer, and changes in gravity, vibration, and the like. It is an object of the present invention to provide a high-sensitivity, high-precision capacitive semiconductor sensor with improved diaphragm shape and a manufacturing method suitable for manufacturing the same.

【0015】[0015]

【課題を解決するための手段】上記課題を解決するため
に、本発明によれば、下面中心部に薄膜固定電極を形成
したガラスウェハと、シリコンウェハの上面に前記固定
電極と微小ギャップを隔てて対峙する可動電極一体形の
薄膜ダイヤフラムを形成し、かつその裏面側のウェハ材
料を除去してガラスウェハと重ね合わせたダイヤフラム
ブロックとの組立体からなり、しかも前記薄膜ダイヤフ
ラムを、中心部の円形フラットゾーンを可動電極部とし
てその外周域に同心円状に並ぶ複数条の波形リングを形
成した波形ダイヤフラムで構成するものする(請求項
1)。
According to the present invention, there is provided a glass wafer having a thin film fixed electrode formed in the center of a lower surface thereof, and a fine gap formed on the upper surface of a silicon wafer by the fixed electrode. To form a thin film diaphragm integrated with a movable electrode that faces each other, and removes the wafer material on the back side of the thin film diaphragm to form an assembly with a diaphragm block superimposed on a glass wafer. The flat zone is formed as a movable electrode portion by a corrugated diaphragm having a plurality of corrugated rings formed concentrically in the outer peripheral area thereof (claim 1).

【0016】上記構成によれば、ダイヤフラムの成膜時
に生じた残留応力が、撓み性のある波形リングに吸収さ
れてダイヤフラムのばね定数に殆ど影響を与えることが
なく、また温度変化などで内部応力の変化も同様に吸収
されてダイヤフラムのばね定数が殆ど変化することがな
くなり、これにより安定した感度と線形性のセンサ出力
特性を確保できる。
According to the above configuration, the residual stress generated during the film formation of the diaphragm is absorbed by the flexible wave ring and hardly affects the spring constant of the diaphragm. Is also absorbed, so that the spring constant of the diaphragm hardly changes, whereby stable sensitivity and linear sensor output characteristics can be secured.

【0017】また、本発明によれば、前記の各部構造
は、次記のような態様で構成することができる。 (1) ガラスウェハの下面に形成した薄膜固定電極の外径
寸法を、その外径周縁が波形ダイヤフラムの最内周に並
ぶ波形リングの谷部と対峙するように設定する(請求項
2)。
Further, according to the present invention, each of the above-described structures can be configured in the following manner. (1) The outer diameter of the thin-film fixed electrode formed on the lower surface of the glass wafer is set so that the outer peripheral edge thereof faces the valley of the corrugated ring arranged on the innermost periphery of the corrugated diaphragm.

【0018】これにより、ダイヤフラムブロックとガラ
スウェハを組立てた状態で、固定電極を成膜する際にそ
の周縁に生じたバリが微小ギャップを隔てて対向する可
動電極に直接触れるなどする不具合を防止できる。 (2) ガラスウェハの外周部に固定電極のリード引出し用
スルーホールを形成するとともに、該スルーホールの直
下に対峙して、波形ダイヤフラムの外周部に凹状のごみ
トラップを形成する(請求項3)。
Thus, it is possible to prevent the burrs generated on the periphery of the fixed electrode from directly contacting the movable electrode facing the other via a minute gap when forming the fixed electrode in a state where the diaphragm block and the glass wafer are assembled. . (2) A through hole for leading out the lead of the fixed electrode is formed on the outer periphery of the glass wafer, and a concave dust trap is formed on the outer periphery of the corrugated diaphragm so as to face immediately below the through hole (claim 3). .

【0019】これにより、スルーホールを通じて外部か
ら侵入した異物はごみトラップの中に沈降,吸着される
ので、異物が電極間のギャップに移動してセンサ機能を
阻害するのを効果的に防止できる。 (3) 波形ダイヤフラムの波形リングは、その波深さを薄
膜固定電極/可動電極部間のギャップの少なくとも5倍
以上、波ピッチを波深さの1〜2倍に設定する(請求項
4)。
As a result, foreign matter that has entered from the outside through the through-hole is settled and adsorbed in the dust trap, so that it is possible to effectively prevent the foreign matter from moving into the gap between the electrodes and obstructing the sensor function. (3) The wave depth of the wave ring of the wave diaphragm is set to at least five times the gap between the thin film fixed electrode and the movable electrode part, and the wave pitch is set to one to two times the wave depth. .

【0020】このように設定すれば、薄膜ダイヤフラム
のCVD法などによる成膜時に壁面が成長してシリコン
ウェハにあらかじめ形成した溝の谷が埋まったり肉厚が
不均一になることがなくて製品の歩留りが向上する。 (4) 波形ダイヤフラムを不純物元素をドーピングして導
電性を付与したポリシリコンを構造材料として成膜形成
し、このダイヤフラムをそのまま可動電極として使用で
きるようにする(請求項5)。
With this setting, the wall surface does not grow during the film formation of the thin film diaphragm by the CVD method or the like, so that the valleys of the grooves formed in advance in the silicon wafer are not filled or the wall thickness becomes non-uniform. The yield is improved. (4) A corrugated diaphragm is formed as a structural material by using a polysilicon provided with conductivity by doping the corrugated diaphragm with an impurity element, and the diaphragm can be used as a movable electrode as it is (claim 5).

【0021】(5) 波形ダイヤフラムの中心部に形成した
可動電極部の裏面側にリブ状の補強梁を形成し、かつ電
極部裏面側のウェハ材料を除去する(請求項6)。この
構成によれば、可動電極部に大きな質量(可動電極部の
裏面に結合したウェハ材料部分)を持たせことなしにそ
の剛性を高めることかでき、これにより可動電極部の平
行変位を保ちつつ、取付け方向,振動などによるセンサ
出力の変動の影響を低く抑えてセンサ感度,測定精度が
より一層向上する。
(5) A rib-like reinforcing beam is formed on the back side of the movable electrode section formed at the center of the corrugated diaphragm, and the wafer material on the back side of the electrode section is removed. According to this configuration, it is possible to increase the rigidity of the movable electrode portion without giving the movable electrode portion a large mass (the wafer material portion bonded to the back surface of the movable electrode portion), thereby maintaining the parallel displacement of the movable electrode portion. In addition, the influence of fluctuations in the sensor output due to the mounting direction, vibration, and the like is suppressed, and the sensor sensitivity and measurement accuracy are further improved.

【0022】一方、本発明によれば、前記構成のダイヤ
フラムブロックは次記のような方法で製造するものとす
る。すなわち、シリコンウェハの上面に電極間のギャッ
プに相応する凹部,および波形ダイヤフラムの波形リン
グに対応する同心多重溝をエッチングにより形成した上
で、ウェハ上面に酸化シリコン膜,およびダイヤフラム
構造材料を重ねて成膜し、しかる後にシリコンウェハの
裏面側から前記シリコン酸化膜をエッチングストップ層
としてドライエッチング法によりダイヤフラム下面領域
のウェハ材料を除去して波形ダイヤフラムを形成する
(請求項7)。
On the other hand, according to the present invention, the diaphragm block having the above configuration is manufactured by the following method. That is, a concave portion corresponding to a gap between electrodes and a concentric multiple groove corresponding to a corrugated ring of a corrugated diaphragm are formed on the upper surface of a silicon wafer by etching, and a silicon oxide film and a diaphragm structural material are laminated on the upper surface of the wafer. After forming the film, the wafer material in the lower surface region of the diaphragm is removed from the back surface side of the silicon wafer by dry etching using the silicon oxide film as an etching stop layer to form a corrugated diaphragm (claim 7).

【0023】この方法によれば、シリコンウェハの上面
に成膜したダイヤフラム構造材料の薄膜に対し、シリコ
ンウェハの裏面側からドライエッチング加工を施して薄
膜をダイヤフラムとして解放する際に、酸化シリコン膜
がエッチングストップ層として機能するので、肉厚が均
一で,かつ内部応力が殆ど残らない波形ダイヤフラムを
歩留りよく形成ができる。
According to this method, when the thin film of the diaphragm structure material formed on the upper surface of the silicon wafer is subjected to dry etching from the back surface side of the silicon wafer to release the thin film as a diaphragm, the silicon oxide film is formed. Since it functions as an etching stop layer, a corrugated diaphragm having a uniform thickness and almost no internal stress remains can be formed with high yield.

【0024】また、本発明では、前記の製造方法を基本
とした実施態様として、次記の製造方法がある。 (a) シリコンウェハの上面全域に成膜した酸化シリコン
膜に対し、多重溝領域の膜を残して他の領域の膜を除去
した上でダイヤフラム構造材料を成膜するとともに、前
記シリコン酸化膜をエッチングストップ層としてシリコ
ンウェハの裏面側からドライエッチング法によりダイヤ
フラム下面領域のウェハ材料を除去した後に、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
により除去する(請求項8)。
Further, in the present invention, there is the following manufacturing method as an embodiment based on the above manufacturing method. (a) For a silicon oxide film formed over the entire upper surface of a silicon wafer, a film of a diaphragm structure is formed after removing a film of another region while leaving a film of a multi-groove region, and the silicon oxide film is formed. After the wafer material in the lower surface region of the diaphragm is removed from the back surface side of the silicon wafer as an etching stop layer by dry etching, the silicon oxide film remaining on the back surface of the diaphragm is removed by wet etching.

【0025】この方法によれば、シリコンウェハから解
放させた波形ダイヤフラムの内,外径(波形リング形成
領域の内周端と外周端)がドライエッチング法によるシ
リコンウェハの加工精度に依存するとこなく、エッチン
グストップ層として機能させるようにシリコンウェハの
上面に成膜した酸化シリコン膜を加工するフォトリソグ
ラフィ(シリコンウェハの上面に成膜した酸化シリコン
膜の一部を除去する加工は、一般にフォトプロセスによ
るマスキングを利用して行うようにしており、その加工
精度はサブミクロンオーダでドライエッチングよりも加
工精度が高い)の精度によって決まる。これにより、高
い加工精度で波形ダイヤフラムを形成して安定した感度
を確保できる。
According to this method, the inner and outer diameters of the corrugated diaphragm released from the silicon wafer (the inner and outer peripheral edges of the corrugated ring forming region) do not depend on the processing accuracy of the silicon wafer by the dry etching method. Photolithography in which a silicon oxide film formed on an upper surface of a silicon wafer is processed so as to function as an etching stop layer (a process for removing a part of the silicon oxide film formed on an upper surface of a silicon wafer is generally performed by a photo process. The processing is performed using masking, and the processing accuracy is determined by the accuracy of submicron order and higher than dry etching). Thereby, a stable sensitivity can be ensured by forming a waveform diaphragm with high processing accuracy.

【0026】また、前記のようにダイヤフラムの波形リ
ング形成範囲に酸化シリコン膜を残しておくことで、シ
リコンウェハに深堀エッチングを施した後、ダイヤフラ
ムの裏面に残る酸化シリコン膜をふっ酸などのウエット
エッチングで処理すれば、酸化シリコン膜が完全に除去
されるようになるので、シリコンウェハとの線膨張係数
差に起因する歪みの発生を抑える効果も得られる。
Further, by leaving the silicon oxide film in the range of the formation of the corrugated ring of the diaphragm as described above, after the silicon wafer is subjected to deep etching, the silicon oxide film remaining on the back surface of the diaphragm is wetted with a hydrofluoric acid or the like. By performing the etching process, the silicon oxide film is completely removed, so that the effect of suppressing the occurrence of distortion due to the difference in linear expansion coefficient from the silicon wafer can be obtained.

【0027】(b) また、前項(a) においては、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
法により除去した後、エッチング液を常温,常圧でエタ
ノールに置換し、さらに高圧環境で液体二酸化炭素に置
換して乾燥させるようにする(請求項9)。すなわち、
ウエットエッチングで酸化シリコン膜を除去した状態
で、薄膜ダイヤフラム(ポリシリコン膜)とシリコンウ
ェハとの重なり面に生じた隙間(酸化シリコン膜の抜け
跡)に浸入したエッチング液が乾燥する際にスティクシ
ョンと言う表面張力による張り付き現象が発生すること
があるが、前記のようにエッチング液を濡れ性のよいエ
タノールに置換し、さらに高圧環境で表面張力の小さい
液体二酸化炭素に置換して乾燥させることにより、ステ
ィクションの発生を確実に防止できる。
(B) In the above item (a), the silicon oxide film remaining on the back surface of the diaphragm is removed by a wet etching method, and then the etching solution is replaced with ethanol at normal temperature and normal pressure. Drying by replacing with carbon dioxide (claim 9). That is,
In the state where the silicon oxide film is removed by wet etching, stiction occurs when the etchant that has entered the gap (a trace of the silicon oxide film) formed on the overlapping surface between the thin film diaphragm (polysilicon film) and the silicon wafer dries. The sticking phenomenon due to surface tension may occur, but by replacing the etching solution with ethanol having good wettability as described above, and further replacing it with liquid carbon dioxide having a small surface tension in a high pressure environment and drying it. And stiction can be reliably prevented.

【0028】(c) また、本発明では、前記(2) 項に記し
たダイヤフラムブロックのごみトラップを形成する方法
として、シリコンウェハに同心円状に並ぶ多重溝を形成
する工程で、シリコンウェハの上面コーナー部にごみト
ラップとなる凹溝を同時形成するようにする(請求項1
0)。 (d) また、波形ダイヤフラム自身の内部応力を緩和させ
るために、波形ダイヤフラムの形成後にアニール処理を
施す方法がある(請求項11)。
(C) In the present invention, as a method of forming the dirt trap of the diaphragm block described in the above item (2), a step of forming multiple grooves concentrically arranged in the silicon wafer includes the steps of: A concave groove serving as a dust trap is formed at the corner at the same time.
0). (d) In addition, there is a method of performing an annealing treatment after the formation of the corrugated diaphragm in order to alleviate the internal stress of the corrugated diaphragm itself.

【0029】(e) さらに、前記の(6) 項に記した可動電
極部の補強梁を形成する製造方法として、本発明では、
シリコンウェハの電極形成領域に補強梁に対応するスリ
ット状の凹溝をあらかじめ形成しておき、ダイヤフラム
構造材料を成膜する際に前記凹溝を埋めて可動電極部の
補強梁を形成する(請求項12)ようにし、ここで、前
記凹溝の溝幅はウェハ上面に重ねて成膜する酸化シリコ
ン膜およびダイヤフラム構造材料の膜厚(酸化シリコン
膜の膜厚とダイヤフラム構造材料であるポリシリコン膜
厚との合計)の2倍以下に設定するものとする(請求項
13)。
(E) Further, as a manufacturing method for forming a reinforcing beam of the movable electrode portion described in the above item (6), the present invention provides:
A slit-shaped concave groove corresponding to the reinforcing beam is formed in advance in the electrode forming region of the silicon wafer, and when forming the diaphragm structure material, the concave groove is filled to form a reinforcing beam for the movable electrode portion. Item 12), wherein the groove width of the concave groove is determined by the film thickness of the silicon oxide film and the diaphragm structure material formed on the upper surface of the wafer (the film thickness of the silicon oxide film and the polysilicon film as the diaphragm structure material). (Total thickness) is set to twice or less (claim 13).

【0030】この方法により、シリコンウェハの上面に
薄膜ダイヤフラムを成膜形成する際に、同時にダイヤフ
ラム構造材料が前記のスリット状凹溝を埋め、続くシリ
コンウェハの深堀エッチング工程で薄膜ダイヤフラム,
および可動電極部の裏面側のウェハ材料を除去すると、
シリコンウェハから解放された補強梁付きの可動電極部
が形成される。
According to this method, when the thin film diaphragm is formed on the upper surface of the silicon wafer, the diaphragm structure material fills the slit-shaped grooves at the same time, and the thin film diaphragm and the thin film diaphragm are etched in a subsequent deep etching step of the silicon wafer.
And when the wafer material on the back side of the movable electrode part is removed,
A movable electrode part with a reinforcing beam released from the silicon wafer is formed.

【0031】[0031]

【発明の実施の形態】以下、静電容量型圧力センサを例
に、本発明実施例の構造,およびその製造方法を図示の
実施例に基づいて説明する。 〔実施例1〕まず、本発明の請求項1〜5に対応する実
施例を図1〜図3で説明する。なお、図1はセンサチッ
プの構成断面図、図2は図1の要部拡大図、図3(a),
(b) はセンサチップの分解,組立状態の斜視図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of an embodiment of the present invention and a method of manufacturing the same will be described below with reference to the illustrated embodiment, taking a capacitance type pressure sensor as an example. [Embodiment 1] First, an embodiment according to claims 1 to 5 of the present invention will be described with reference to FIGS. 1 is a sectional view of the configuration of the sensor chip, FIG. 2 is an enlarged view of a main part of FIG. 1, and FIGS.
(b) is a perspective view of the disassembled and assembled state of the sensor chip.

【0032】図示実施例のセンサチップは図9に示した
従来構造と基本的に同様であるが、ダイヤフラムブロッ
ク1の上面側に形成したダイヤフラムは、肉厚がサブミ
クロン〜数μmの薄膜ダイヤフラムで、かつその断面が
波形になる波形ダイヤフラム4としてなる。すなわち、
金属材で作られた一般的な波形ダイヤフラムは、平板ダ
イヤフラムと比べて内部応力(ひずみ)の吸収,変位量
の増大効果が高く、また図8の圧力−変位特性図で示す
ように、変位に対する高い線形性の得られる効果がある
ことが知られている。そこで、本発明では半導体プロセ
ス技術によりシリコンウェハ上に波形ダイヤフラムを形
成してセンサチップを構成するようにしている。
The sensor chip of the illustrated embodiment is basically the same as the conventional structure shown in FIG. 9, but the diaphragm formed on the upper surface side of the diaphragm block 1 is a thin film diaphragm having a thickness of submicron to several μm. And a waveform diaphragm 4 whose section becomes a waveform. That is,
A general corrugated diaphragm made of a metal material has a higher effect of absorbing internal stress (strain) and increasing the amount of displacement than a flat diaphragm, and as shown in the pressure-displacement characteristic diagram of FIG. It is known that there is an effect of obtaining high linearity. Therefore, in the present invention, a sensor chip is formed by forming a waveform diaphragm on a silicon wafer by a semiconductor process technique.

【0033】すなわち、図示実施例では、不純物元素を
ドーピングして導電性を付与した低抵抗なポリシリコン
を構造材料としてシリコンウェハ1の上面側に薄膜の波
形ダイヤフラム4を成膜形成したもので、その波形ダイ
ヤフラム4は中心部の円形フラットゾーンを可動電極部
4aとしてその外周域に同心円状に並ぶ複数条の波形リ
ング4bを形成した形状になり、かつその波形リング4
bは、波深さhが薄膜固定電極2aと可動電極部4aと
の間のギャップ長gの少なくとも5倍以上、波と波の間
のピッチpが波深さhの1〜2倍に設定し、さらに波形
ダイヤフラム4の外周コーナー部には、ガラスウェハ2
に形成したスルーホール2bと対峙する直下位置に凹溝
状のごみトラップ4cを形成している。
That is, in the illustrated embodiment, a thin-film corrugated diaphragm 4 is formed on the upper surface side of the silicon wafer 1 by using low-resistance polysilicon doped with an impurity element to impart conductivity to the silicon wafer 1. The corrugated diaphragm 4 has a shape in which a plurality of corrugated rings 4b concentrically arranged are formed in the outer peripheral region of the corrugated diaphragm 4 as a movable electrode portion 4a using a circular flat zone at the center.
b, the wave depth h is set to be at least 5 times or more the gap length g between the thin film fixed electrode 2a and the movable electrode portion 4a, and the pitch p between the waves is set to 1 to 2 times the wave depth h. Further, a glass wafer 2 is provided on the outer peripheral corner of the corrugated diaphragm 4.
A groove-shaped dust trap 4c is formed at a position directly below the through hole 2b.

【0034】また、前記の可動電極部4aに対向してガ
ラスウェハ2の下面側に形成した円形状の薄膜固定電極
2aは、その外周縁が波形ダイヤフラム4の最内周に並
ぶ波形リングの谷部4b-1と対峙するよう外径寸法を設
定している。波形ダイヤフラム4を上記のような形状に
構成することは次のような理由による。すなわち、ガラ
スウェハ2の上面側でスルーホール2bにワイヤーボン
デイングを施すなど、センサの組立て中にスルーホール
2bを通して外部から粉塵などのダスト7がセンサチッ
プの内部に侵入する可能性があるが、図示実施例のよう
にスルーホール2bの直下に対峙してダイヤフラム4の
一角にゴミトラップ4cを形成しておけば、センサチッ
プ内に入り込んだダスト7はゴミトラップ4cの中に沈
降してその溝内底部に吸着し、ダイヤフラム部の中心側
に移動してその変位動作を阻害したり通気を妨げるおそ
れがなくなる。なお、このゴミトラップcは、後記のよ
うに波形ダイヤフラム4を成膜形成する際に同時形成さ
れる。
The circular thin film fixed electrode 2a formed on the lower surface side of the glass wafer 2 opposite to the movable electrode portion 4a has a valley of a corrugated ring whose outer peripheral edge is aligned with the innermost perimeter of the corrugated diaphragm 4. The outer diameter is set so as to face the portion 4b-1. The reason why the waveform diaphragm 4 is formed in the above-described shape is as follows. That is, there is a possibility that dust 7 such as dust may enter the inside of the sensor chip from the outside through the through hole 2b during assembling the sensor, for example, by wire bonding the through hole 2b on the upper surface side of the glass wafer 2. If a dust trap 4c is formed at one corner of the diaphragm 4 so as to face directly below the through hole 2b as in the embodiment, the dust 7 entering the sensor chip will settle in the dust trap 4c and be formed in the groove. There is no danger that it will be adsorbed to the bottom and move toward the center of the diaphragm to hinder its displacement or obstruct ventilation. The dust trap c is formed simultaneously with the formation of the waveform diaphragm 4 as described later.

【0035】また波形リング4bの形状に関しても、波
ピッチpが狭すぎるとCVD法などによる波形ダイヤフ
ラム4の成膜時にその壁面が成長して谷部が埋まった
り、肉厚のムラが大きくなるおそれがあるほか、シリコ
ンウェハ1aの裏面側から施すドライエッチングが難し
くなる。また、逆にピッチpが広すぎると応力吸収効果
が低下するか、もしくはダイヤフラムのサイズが大径に
なる。
Regarding the shape of the corrugated ring 4b, if the corrugated pitch p is too narrow, the wall surface of the corrugated diaphragm 4 grows when the corrugated diaphragm 4 is formed by the CVD method or the like, and the valleys may be buried or the thickness unevenness may increase. In addition, dry etching from the back side of the silicon wafer 1a becomes difficult. On the other hand, if the pitch p is too wide, the stress absorption effect is reduced, or the size of the diaphragm becomes large.

【0036】さらに、図2で示すように、ガラスウェハ
2の下面に形成した薄膜固定電極2aを、その外周縁が
薄膜ダイヤフラム4の最も内側に並ぶ波形リングの谷部
4b-1と対峙するように定めて形成したことにより、薄
膜固定電極2aの成膜時にその周縁に下方に垂れ下がる
ようにバリ2a-1が生じても、このバリ2a-1が微小な
ギャップ(固定/可動電極間のギャップは大きい場合で
も1〜2μm程度である)を隔てて対峙するダイヤフラ
ム4の中心のフラットゾーンに形成した可動電極4aに
接触して干渉するような不具合が防げて製品の歩留りが
向上する。
Further, as shown in FIG. 2, the thin film fixed electrode 2a formed on the lower surface of the glass wafer 2 is arranged such that the outer peripheral edge thereof faces the valley portion 4b-1 of the corrugated ring arranged on the innermost side of the thin film diaphragm 4. When the thin film fixed electrode 2a is formed, even if the burr 2a-1 is formed so as to hang down at the periphery thereof at the time of forming the thin film fixed electrode 2a, the burr 2a-1 forms a small gap (gap between the fixed and movable electrodes). (Even if it is large, it is about 1 to 2 μm). A problem such as contact with the movable electrode 4a formed in the flat zone at the center of the diaphragm 4 opposed to each other can be prevented, and the product yield is improved.

【0037】次に、前記構成になるセンサチップの製造
プロセスを図4で説明する。 (1) まず、工程(a) で、シリコンウェハ(バルク材)1
aの上面側にAl,あるはSiO2などをマスクとして容量型
センサの電極間ギャップに相当する浅い凹部1bをプラ
ズマエッチングにより形成する。 (2) 工程(b) で、凹部1aに同心円状に並ぶ多重の波形
溝1e,およびゴミトラップ4c(図3参照)を形成す
るための凹溝1fをエッチングにより掘る。
Next, a manufacturing process of the sensor chip having the above configuration will be described with reference to FIG. (1) First, in step (a), a silicon wafer (bulk material) 1
Al on the top surface side of a, there is a shallow recess 1b corresponding to the inter-electrode gap of the capacitive sensor and SiO 2 as a mask is formed by plasma etching. (2) In the step (b), a plurality of corrugated grooves 1e concentrically arranged in the recess 1a and a groove 1f for forming the dust trap 4c (see FIG. 3) are dug by etching.

【0038】(3) 工程(c) で、熱酸化炉などによりシリ
コンウェハ1aの表面を熱酸化して酸化シリコン(Si
O2)膜6を形成する。 (4) 工程(d) で、CVD法により例えばSiH4+PH3 エピ
タキシャル成長用ガスとして、シリコンウェハ1aの表
面に低抵抗なリンドープトポリシリコン膜5を成膜す
る。
(3) In the step (c), the surface of the silicon wafer 1a is thermally oxidized by a thermal oxidation furnace or the like, and silicon oxide (Si)
O 2 ) The film 6 is formed. (4) In step (d), a low-resistance phosphorus-doped polysilicon film 5 is formed on the surface of the silicon wafer 1a as a gas for epitaxial growth of, for example, SiH 4 + PH 3 by CVD.

【0039】(5) 工程(e) で、シリコンウェハ1aの表
面に成膜したリンドープトポリシリコン膜5が固定され
ている図4(d) の状態で、1000℃前後の温度に加熱
してアニール処理を施し、ドーパントの活性化と併せて
成膜時に生じた残留応力を緩和させる。 (6) 次の工程(f) では、シリコンウェハ1aに対して、
ポリシリコン膜5の中央フラットゾーン,および外周縁
部を除いた多重波形部の下面領域を裏面側からRIE
(反応イオンエッチング),プラズマエツチヤーなどの
ドライエッチング法によりリング状の深い溝1cを堀っ
てポリシリコン膜5の多重溝部をシリコンウェハ1aか
ら解放する。この場合には工程(c) で形成した酸化シリ
コン膜6がエツチストップ層として働く。
(5) In the state shown in FIG. 4D in which the phosphorus-doped polysilicon film 5 formed on the surface of the silicon wafer 1a is fixed in the step (e), the substrate is heated to a temperature of about 1000 ° C. An annealing treatment is performed to relax the residual stress generated at the time of film formation together with the activation of the dopant. (6) In the next step (f), the silicon wafer 1a is
The lower surface area of the multiplex waveform portion excluding the central flat zone and the outer peripheral edge portion of the polysilicon film 5 is RIE from the back side.
(Reactive ion etching), a ring-shaped deep groove 1c is dug by a dry etching method such as plasma etching to release the multiple grooves of the polysilicon film 5 from the silicon wafer 1a. In this case, the silicon oxide film 6 formed in the step (c) functions as an etch stop layer.

【0040】なお、工程(e) で述べたアニール処理は、
ダイヤフラムの裏面側を深堀エッチングした後の状態で
行うようにしてもよい。 (7) さらに、工程(f) シリコンウェハ1aをふっ酸など
でウエットエッチングし、ポリシリコン膜5の下面側に
露呈している酸化シリコン膜5を除去する。なお、この
酸化シリコン膜を残したままにしておくと、熱膨張係数
差などでダイヤフラムが歪む原因となる。これにより、
シリコンウェハ1aの上面側に可動電極部4a,多重の
波形リング4b,およびごみトラップ4cを有する薄膜
の波形ダイヤフラム4が形成される。
Incidentally, the annealing treatment described in the step (e) is as follows.
It may be performed after the back surface side of the diaphragm is deeply etched. (7) Further, step (f) The silicon wafer 1a is wet-etched with hydrofluoric acid or the like to remove the silicon oxide film 5 exposed on the lower surface side of the polysilicon film 5. If the silicon oxide film is left as it is, the diaphragm may be distorted due to a difference in thermal expansion coefficient or the like. This allows
On the upper surface side of the silicon wafer 1a, a thin-film corrugated diaphragm 4 having a movable electrode portion 4a, multiple corrugated rings 4b, and a dust trap 4c is formed.

【0041】(8) そして、次の工程(g) では、前記工程
を経て製作したダイヤフラムブロックの上面に、別な工
程で固定電極2a,スルーホール2bを形成したガラス
ウェハ2を重ね合わせて陽極接合する。 (9) 最後の工程(h) で、ガラスウェハ2の上面側からス
パッタ装置などを用いてAu,Alなどのメタライズ層
2c,2dを成膜し、スルーホール,ボンディングパッ
ドを完成させる。
(8) In the next step (g), the glass wafer 2 on which the fixed electrode 2a and the through hole 2b are formed in another step is superimposed on the upper surface of the diaphragm block manufactured through the above step, and the anode Join. (9) In the last step (h), metallized layers 2c and 2d of Au, Al, etc. are formed from the upper surface side of the glass wafer 2 by using a sputtering device or the like to complete through holes and bonding pads.

【0042】〔実施例2〕次に、実施例1の製造方法で
シリコンウェハ上に形成した波形ダイヤフラムについ
て、その径サイズの加工精度を高め、さらにダイヤフラ
ムに対するエッチストップ層としてシリコンウェハに形
成しておいた酸化シリコン膜を完全に除去してシリコン
との線膨張係数差による歪み抑えるようにした本発明の
請求項8,9に対応する製造方法を図5により説明す
る。
[Embodiment 2] Next, with respect to the corrugated diaphragm formed on the silicon wafer by the manufacturing method of Embodiment 1, the processing accuracy of the diameter size is increased, and furthermore, the diaphragm is formed on the silicon wafer as an etch stop layer for the diaphragm. A manufacturing method corresponding to claims 8 and 9 of the present invention in which the deposited silicon oxide film is completely removed to suppress distortion due to a difference in linear expansion coefficient from silicon will be described with reference to FIG.

【0043】この実施例では、図示の製造工程(a) 〜
(c) により、図4の方法と同様にシリコンウェハ1aの
上面側に凹部1b,多重の波形溝1e,ゴミトラップ用
の凹溝1fをエッチングした上で、ウェハ全面域に酸化
シリコン膜6を形成した後、続く工程(d) ではシリコン
ウェハ1aの多重波形溝領域Xを残してそれ以外の領域
に形成されている酸化シリコン膜6を除去する。この酸
化シリコン膜6の除去は、フォトプロセスによるマスキ
ングを使用したエッチング法により行う。これにより、
酸化シリコン膜6がサブミクロンオーダの高い精度で加
工される。
In this embodiment, the manufacturing steps (a) to
As shown in FIG. 4C, the concave portion 1b, multiple corrugated grooves 1e, and the concave groove 1f for dust trapping are etched on the upper surface side of the silicon wafer 1a in the same manner as in the method of FIG. After the formation, in a subsequent step (d), the silicon oxide film 6 formed in the other region except the multiple waveform groove region X of the silicon wafer 1a is removed. The removal of the silicon oxide film 6 is performed by an etching method using masking by a photo process. This allows
The silicon oxide film 6 is processed with high precision on the order of submicrons.

【0044】次に、工程(e) でシリコンウェハ1aの表
面全域に、CVD法によりポリシリコン膜5を均等な厚
さで成膜する。この状態で図中に表したA,B部分の拡
大断面図を(J) に示す。続く工程(f) では図4で述べた
製造方法と同様に、酸化シリコン膜6をエッチストップ
層としてシリコンウェハ1aの下面側からドライエッチ
ングを施してリング状の深溝1cを堀る。なお、この状
態での拡大断面図を(k) に示す。その後に、工程(g) で
ふっ酸などのエッチング液に浸漬し、ポリシリコン膜5
の裏面に残っている酸化シリコン膜6をウエットエッチ
ングにより除去する。
Next, in step (e), a polysilicon film 5 is formed with a uniform thickness over the entire surface of the silicon wafer 1a by the CVD method. An enlarged cross-sectional view of the portions A and B shown in the figure in this state is shown in FIG. In the subsequent step (f), as in the manufacturing method described with reference to FIG. 4, the silicon oxide film 6 is used as an etch stop layer to dry-etch the ring-shaped deep groove 1c from the lower surface side of the silicon wafer 1a. An enlarged sectional view in this state is shown in FIG. Thereafter, in step (g), the polysilicon film 5 is immersed in an etching solution such as hydrofluoric acid.
Is removed by wet etching.

【0045】この製造方法によれば、シリコンウェハ1
aから解放させた波形ダイヤフラム4の内,外径(波形
リング形成領域の内周端と外周端)がドライエッチング
法によるシリコンウェハの加工精度に依存するとこな
く、エッチングストップ層として機能させるようにシリ
コンウェハの上面に成膜した酸化シリコン膜5を加工す
るフォトリソグラフィ(シリコンウェハの上面に成膜し
た酸化シリコン膜の一部を除去する加工は、一般にフォ
トプロセスによるマスキングを利用して行うようにして
おり、その加工精度はサブミクロンオーダでドライエッ
チングよりも加工精度が高い)の精度によって決まる。
これにより、高い加工精度で波形ダイヤフラム4を形成
して安定した感度を確保できる。
According to this manufacturing method, the silicon wafer 1
The inner and outer diameters (the inner and outer peripheral edges of the corrugated ring forming region) of the corrugated diaphragm 4 released from a do not depend on the processing accuracy of the silicon wafer by the dry etching method, and function as an etching stop layer. Photolithography for processing the silicon oxide film 5 formed on the upper surface of the silicon wafer (Processing for removing a part of the silicon oxide film formed on the upper surface of the silicon wafer is generally performed using masking by a photo process. The processing accuracy is on the order of submicrons and is higher than dry etching).
As a result, the waveform diaphragm 4 is formed with high processing accuracy, and stable sensitivity can be secured.

【0046】また、前記のようにダイヤフラムの波形リ
ング形成範囲にのみ酸化シリコン膜6を残しておくこと
で、シリコンウェハ1aに裏面側からエッチングを施し
て深溝1cを掘った後、波形ダイヤフラム4の裏面に残
る酸化シリコン膜6をふっ酸などのウエットエッチング
で処理すれば、酸化シリコン膜6が完全に除去されるよ
うになるので、シリコンウェハ1aと酸化シリコン膜6
との線膨張係数差に起因する歪みの発生を抑える効果も
得られる。
By leaving the silicon oxide film 6 only in the area where the diaphragm ring is formed as described above, the silicon wafer 1a is etched from the back side to dig a deep groove 1c, and then the silicon wafer 1a is etched. If the silicon oxide film 6 remaining on the back surface is treated by wet etching such as hydrofluoric acid, the silicon oxide film 6 will be completely removed.
Also, the effect of suppressing the occurrence of distortion due to the difference in linear expansion coefficient from the above can be obtained.

【0047】なお、図5における工程 (g) でウエット
エッチングを施すと、その拡大断面図(l) で表すように
酸化シリコン膜6が完全に除去されるとともに、深溝1
cの内外周縁部では酸化シリコン膜の除去跡としてポリ
シリコン膜5とシリコンウェハ1aの境界にスリット状
の隙間が局部的に残る。ところで、ダイヤフラムブロッ
クをウエットエッチング液から引出して乾燥させる際
に、前記したスリット状の隙間にエッチング液が残って
いると、スティクションという表面張力による張り付き
現象が生じることがある。
When wet etching is performed in step (g) in FIG. 5, the silicon oxide film 6 is completely removed as shown in the enlarged sectional view (l), and the deep groove 1 is formed.
At the inner and outer peripheral edges of c, a slit-shaped gap is left locally at the boundary between the polysilicon film 5 and the silicon wafer 1a as a trace of removal of the silicon oxide film. By the way, when the diaphragm block is pulled out from the wet etching solution and dried, if the etching solution remains in the slit-like gap, a sticking phenomenon due to surface tension called stiction may occur.

【0048】そこで、本発明では、スリット状の隙間に
入り込んでいるエッチング液を常温,常圧で濡れ性のよ
いエタノールに置換し、さらに高圧環境で表面張力の小
さい液体二酸化炭素に置換して乾燥させ、前記したステ
ィクションの発生を防止するようにしている。 〔実施例3〕次に、波形ダイヤフラムの可動電極部に補
強梁を形成した本発明の請求項6に対応する実施例の構
成,およびその製造方法を図6,図7で説明する。
Therefore, in the present invention, the etching solution entering the slit-like gap is replaced with ethanol having good wettability at normal temperature and normal pressure, and further replaced with liquid carbon dioxide having a small surface tension under high pressure environment and dried. Thus, the occurrence of the stiction is prevented. [Embodiment 3] Next, the construction of a third embodiment of the present invention, in which a reinforcing beam is formed on the movable electrode portion of the corrugated diaphragm, and a method of manufacturing the same will be described with reference to FIGS.

【0049】すなわち、図6(a) 〜(c) に示すセンサチ
ップでは、ポリシリコンをダイヤフラムの構造材料とし
てダイヤフラムブロック1のウェハ上面側に成膜形成し
た波形ダイヤフラム4の可動電極部4aに対して、その
裏面側には十文字状に張出したリブ状の補強梁4a-1が
一体に形成されており、かつ可動電極部4aの裏面側の
ウェハ材料が除去されている。
That is, in the sensor chip shown in FIGS. 6A to 6C, the movable electrode portion 4a of the corrugated diaphragm 4 formed by forming a film on the upper surface side of the wafer of the diaphragm block 1 by using polysilicon as a diaphragm structural material. A rib-shaped reinforcing beam 4a-1 which protrudes in a cross shape is integrally formed on the back side, and the wafer material on the back side of the movable electrode portion 4a is removed.

【0050】ここで、補強梁4a-1は、その端部が波形
ダイヤフラム4の最内周に位置する波形リング4bに繋
がっている。この構造により、可動電極部4aの曲げ剛
性が増し、ダイヤフラム4の裏面側から測定圧力を加え
ても可動電極部自身が撓み変形することなく、平板形状
を保ったまま固定電極2aに対して平行に移動する。こ
れにより、測定圧力に対して固定電極/可動電極間の静
電容量が線形的に変化するようになる。しかも、図1に
示した実施例の可動電極部4aと比べて、その裏面側の
ウェハ材料を除去した分だけ可動電極部が軽量となるの
で、重力,振動などに起因するセンサ出力の変動を小さ
く抑えることができる。なお、図示例では補強枠4a-1
の形状が十文字形であるがこれに限定されるものではな
く、補強枠4a-1を格子形,あるいはハニカム形に形成
して実施することもできる。
Here, the reinforcing beam 4a-1 has its end connected to the corrugated ring 4b located at the innermost periphery of the corrugated diaphragm 4. With this structure, the bending rigidity of the movable electrode portion 4a increases, and the movable electrode portion itself does not bend and deform even when a measurement pressure is applied from the back surface side of the diaphragm 4, and is parallel to the fixed electrode 2a while maintaining the flat plate shape. Go to As a result, the capacitance between the fixed electrode and the movable electrode changes linearly with respect to the measurement pressure. Moreover, as compared with the movable electrode portion 4a of the embodiment shown in FIG. 1, the weight of the movable electrode portion is reduced by the amount corresponding to the removal of the wafer material on the back surface side. It can be kept small. In the illustrated example, the reinforcing frame 4a-1 is used.
Is a cross shape, but is not limited to this. The reinforcing frame 4a-1 may be formed in a lattice shape or a honeycomb shape.

【0051】次に、前記した補強梁付き可動電極部4a
を形成する波形ダイヤフラム4の製造プロセスを図7で
説明する。まず、工程(a) で図4で述べた製造プロセス
と同様にシリコンウェハ1aの上面に凹部1bを形成し
た後、次の工程(b) でウェハ上面に多重の波形溝1e、
ゴミトラップとなる凹溝1fをプラズマエッチングによ
り形成する際に、後から可動電極を形成する中心部のフ
ラットゾーン領域にスリット状の凹溝1gを十文字状に
刻印形成しておく。また、この凹溝1gはその溝幅を後
から成膜する酸化シリコン膜6とポリシリコン膜5を含
めた膜厚の2倍以下に設定する。
Next, the above-mentioned movable electrode portion 4a with a reinforcing beam is provided.
7 will be described with reference to FIG. First, in the step (a), a concave portion 1b is formed on the upper surface of the silicon wafer 1a in the same manner as the manufacturing process described with reference to FIG. 4, and then in the next step (b), multiple undulating grooves 1e,
When the concave groove 1f serving as a dust trap is formed by plasma etching, a slit-shaped concave groove 1g is engraved in a cross shape in a flat zone region at the center where a movable electrode is to be formed. The groove width of the concave groove 1g is set to be twice or less the film thickness including the silicon oxide film 6 and the polysilicon film 5 to be formed later.

【0052】続いて、工程(c) でウェハ上面に酸化シリ
コン膜6を形成し、さらに工程(d)で酸化シリコン膜6
の上に低抵抗のリンドープトポリシリコン膜5をCVD
法により成膜する。この成膜工程では、ポリシリコン膜
5が前記したスリット状の凹溝1gを埋め、図中のC部
にはその拡大断面図(i) で表すように可動電極部の裏面
側にリブ状の梁が同時形成される。なお、ポリシリコン
膜5を成膜した状態で、必要に応じて内部応力を緩和さ
せるためにアニール処理を行う。
Subsequently, in step (c), a silicon oxide film 6 is formed on the upper surface of the wafer, and in step (d), the silicon oxide film 6 is formed.
Low-resistance phosphorus-doped polysilicon film 5
The film is formed by a method. In this film forming step, the polysilicon film 5 fills the above-described slit-shaped concave groove 1g, and a portion C in the drawing has a rib-like shape on the back side of the movable electrode portion as shown in the enlarged sectional view (i). Beams are formed simultaneously. In addition, in the state where the polysilicon film 5 is formed, an annealing process is performed as necessary to reduce internal stress.

【0053】次に、工程(e) でシリコンウェハ1aの裏
面側から反応イオンエッチング,プラズマエッチング法
などによりエッチングを施し、酸化シリコン膜5をエッ
チストップ層としてウェハ周縁部を除くポリシリコン膜
5の下面域に深溝1cを堀り、さらに工程(f) でふっ酸
などによるウエットエッチングでポリシリコン膜5 の下
面に残っている酸化シリコン膜6を除去してウェハから
解放された波形ダイヤフラム4を形成する。これによ
り、波形ダイヤフラム4の可動電極部4aの裏面には図
6に示した補強梁4a-1が形成されることになる。
Next, in the step (e), etching is performed from the back side of the silicon wafer 1a by a reactive ion etching, a plasma etching method or the like, and the silicon oxide film 5 is used as an etch stop layer to remove the polysilicon film 5 excluding the peripheral portion of the wafer. A deep groove 1c is dug in the lower surface area, and in step (f), the silicon oxide film 6 remaining on the lower surface of the polysilicon film 5 is removed by wet etching with hydrofluoric acid or the like to form a corrugated diaphragm 4 released from the wafer. I do. Thus, the reinforcing beam 4a-1 shown in FIG. 6 is formed on the back surface of the movable electrode portion 4a of the corrugated diaphragm 4.

【0054】その後に、図4の製造プロセスと同様に、
工程(g) で前記工程を経て作製したダイヤフラムブロッ
ク1とガラスウェハ2を重ね合わせて陽極接合し、続く
工程(h) でガラスウェハ2にスルーホール,ボンディン
グパッドを形成してセンサチップの組立体が完成する。
Thereafter, similar to the manufacturing process of FIG.
In step (g), the diaphragm block 1 produced through the above steps and the glass wafer 2 are overlapped and anodically bonded. In the subsequent step (h), through holes and bonding pads are formed in the glass wafer 2 to assemble the sensor chip. Is completed.

【0055】[0055]

【発明の効果】以上述べたように、本発明によれば次記
の効果を奏する。 (1) 下面中心部に薄膜固定電極を形成したガラスウェハ
と、シリコンウェハの上面に可動電極部を有する低抵抗
な薄膜ダイヤフラム(ポリシリコン膜)を形成してその
裏面側のウェハ材料を除去したダイヤフラムブロックと
の組立体からなり、前記固定電極と可動電極を向かい合
わせに対峙させてダイヤフラムブロックとガラスウェハ
を重ね合わせて接合した構造になる静電容量形半導体セ
ンサにおいて、前記薄膜ダイヤフラムを、中心部の円形
フラットゾーンを可動電極部として、その外周域に同心
円状に並ぶ複数条の波形リングを形成した波形ダイヤフ
ラムとなしたことにより、ダイヤフラムの成膜時に生じ
た残留応力,温度変化に伴う内部応力を波形リングが吸
収してばね定数をほぼ一定に保持きるなど極めて高感
度,かつ小型な静電容量型半導体センサを低コストで実
現できる。
As described above, according to the present invention, the following effects can be obtained. (1) A glass wafer having a thin film fixed electrode formed in the center of the lower surface, and a low-resistance thin film diaphragm (polysilicon film) having a movable electrode portion formed on the upper surface of a silicon wafer, and the wafer material on the back side was removed. A capacitive semiconductor sensor comprising an assembly of a diaphragm block and a structure in which the fixed electrode and the movable electrode face each other and are joined by superimposing and joining a diaphragm block and a glass wafer. The circular flat zone of the part is used as a movable electrode part, and a corrugated diaphragm is formed with a plurality of concentrically arranged wavy rings on the outer peripheral area. Extremely high sensitivity and small capacitance, as the wave ring absorbs stress and keeps the spring constant almost constant The quantity semiconductor sensor can be realized at low cost.

【0056】(2) 前記構成において、波形ダイヤフラム
の形状を請求項2のように設定することにより、CVD
法などで波形ダイヤフラムとして有効に機能する薄膜ダ
イヤフラムが形成できる。また、請求項3により固定電
極の成膜時にその周縁に生じたバリが可動電極に直接触
れるなどして干渉するの確実に防止して製品の歩留りが
向上し、さらに請求項4の構成により、ガラスウェハの
上面に開口するスルーホールを通じて外部から侵入した
異物が電極間のギャップに移動してセンサ機能を阻害す
るのを防止できるなどの実用的効果が得られる。
(2) In the above structure, the shape of the corrugated diaphragm is set as in claim 2 so that CVD can be performed.
A thin film diaphragm that effectively functions as a waveform diaphragm can be formed by a method or the like. According to the third aspect, the burr generated on the periphery of the fixed electrode at the time of film formation is reliably prevented from interfering with the movable electrode by directly touching the movable electrode, so that the product yield is improved. Practical effects are obtained, such as foreign substances that have entered from the outside through the through-holes opened in the upper surface of the glass wafer can be prevented from moving to the gap between the electrodes and obstructing the sensor function.

【0057】(3) また、請求項6のように薄膜ダイヤフ
ラムの可動電極部に対して、その裏面側に補強梁を一体
形成するとにより、可動電極部に大きな質量(可動電極
部の裏面に結合したウェハ材料部分)を持たせることな
しにその剛性を高めることかでき、これにより可動電極
部の平行変位を保ちつつ、取付け方向,振動などによる
センサ出力の変動の影響を低く抑えてセンサ感度,測定
精度がより一層向上する。
(3) Further, the reinforcing electrode is integrally formed on the back surface side of the movable electrode portion of the thin film diaphragm as in claim 6, so that the movable electrode portion has a large mass (coupling with the back surface of the movable electrode portion). The rigidity can be increased without providing the movable electrode part, while maintaining the parallel displacement of the movable electrode part while suppressing the influence of the sensor output fluctuation due to the mounting direction and vibration, etc. Measurement accuracy is further improved.

【0058】(4) さらに、請求項7の製造方法によれ
ば、シリコンウェハの上面に成膜したダイヤフラム構造
材料の薄膜に対し、シリコンウェハの裏面側からドライ
エッチング加工を施して薄膜をダイヤフラムとして解放
する際に、酸化シリコン膜がエッチングストップ層とし
て機能するので、肉厚が均一で,かつ内部応力が殆ど残
らない波形ダイヤフラムを歩留りよく形成ができる (5) また、この場合に請求項8の方法を併用すること
で、波形ダイヤフラムの径サイズをより高い加工精度で
規定してセンサ感度の安定化が図れるほか、ダイヤフラ
ムの裏面に残る酸化シリコン膜を完全に除去して構造材
料の線膨張係数差に起因する歪み発生が防げるなど、セ
ンサ特性,並びに製造で優れた効果を発揮するセンサを
提供することができる。
(4) Further, according to the manufacturing method of the seventh aspect, the thin film of the diaphragm structure material formed on the upper surface of the silicon wafer is subjected to dry etching from the back surface side of the silicon wafer to make the thin film into a diaphragm. When released, the silicon oxide film functions as an etching stop layer, so that a corrugated diaphragm having a uniform thickness and almost no internal stress remains can be formed with a good yield. By using this method in combination, it is possible to stabilize the sensor sensitivity by specifying the diameter size of the waveform diaphragm with higher processing accuracy, and to completely remove the silicon oxide film remaining on the back surface of the diaphragm to increase the linear expansion coefficient of the structural material. It is possible to provide a sensor that exhibits excellent sensor characteristics and excellent effects in manufacturing, such as preventing generation of distortion due to a difference.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1に係る静電容量型圧力センサ
の構成断面図
FIG. 1 is a configuration sectional view of a capacitance type pressure sensor according to a first embodiment of the present invention.

【図2】図1における要部の拡大図FIG. 2 is an enlarged view of a main part in FIG.

【図3】図1に示したセンサチップ全体の外観斜視図で
あり、(a) は分解図、(b) は組立状態図
3 is an external perspective view of the entire sensor chip shown in FIG. 1, (a) is an exploded view, and (b) is an assembled state diagram.

【図4】図1に示したセンサチップの製造プロセス説明
図であり、(a) 〜(h) はその工程順に表した状態図
4 (a) to 4 (h) are state diagrams showing the manufacturing process of the sensor chip shown in FIG.

【図5】本発明の実施例2に係るセンサチップの製造プ
ロセス説明図であり、(a) 〜(h) はその工程順に表した
状態図、(j) 〜(L) はそれぞれ(e) 〜(g) におけるA,
B部の拡大断面図
FIGS. 5A to 5H are explanatory diagrams of a manufacturing process of the sensor chip according to the second embodiment of the present invention, wherein FIG. 5A to FIG. A in ~ (g),
Enlarged sectional view of part B

【図6】本発明の実施例3に係るセンサチップの構成図
であり、(a),(b) はそれぞれ上面,下面から見た外観斜
視図、(c) は縦断側面図
FIGS. 6A and 6B are configuration diagrams of a sensor chip according to a third embodiment of the present invention, wherein FIGS. 6A and 6B are external perspective views as seen from above and below, respectively, and FIG.

【図7】図6に示したセンサチップの製造プロセス説明
図であり、(a) 〜(h) はその工程順に表した状態図、
(i) は(d) におけるC部の拡大断面図
FIGS. 7A to 7H are explanatory views of a manufacturing process of the sensor chip shown in FIG. 6, wherein FIGS.
(i) is an enlarged sectional view of part C in (d).

【図8】波形ダイヤフラム,および平形ダイヤフラムを
対比して表したダイヤフラムの動作特性を模式的に表し
た図
FIG. 8 is a diagram schematically illustrating operating characteristics of a diaphragm in which a waveform diaphragm and a flat diaphragm are compared with each other.

【図9】従来における静電容量型圧力センサの構成図で
あり、(a) は側視断面図、(b)は(a) 図の矢視A−B断
面図
9A and 9B are configuration diagrams of a conventional capacitance-type pressure sensor, in which FIG. 9A is a cross-sectional view as viewed from the side, and FIG.

【符号の説明】[Explanation of symbols]

1 ダイヤフラムブロック 1a シリコンウェハ 2 ガラスウェハ 2a 固定電極 2b スルーホール 4 薄膜ダイヤフラム 4a 可動電極部 4a-1 補強梁 4b 波形リング 4c ごみトラップ 5 ポリシリコン膜 6 酸化シリコン膜 DESCRIPTION OF SYMBOLS 1 Diaphragm block 1a Silicon wafer 2 Glass wafer 2a Fixed electrode 2b Through hole 4 Thin film diaphragm 4a Movable electrode part 4a-1 Reinforcement beam 4b Wave ring 4c Dust trap 5 Polysilicon film 6 Silicon oxide film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F055 AA40 BB20 CC02 DD05 EE25 FF01 FF11 FF49 GG01 GG15 4M112 AA01 BA07 CA22 CA36 DA03 DA04 DA06 DA14 DA18 EA04 EA06 EA13  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2F055 AA40 BB20 CC02 DD05 EE25 FF01 FF11 FF49 GG01 GG15 4M112 AA01 BA07 CA22 CA36 DA03 DA04 DA06 DA14 DA18 EA04 EA06 EA13

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】下面中心部に薄膜固定電極を形成したガラ
スウェハと、シリコンウェハの上面に前記固定電極と微
小ギャップを隔てて対峙する可動電極一体形の薄膜ダイ
ヤフラムを形成し、かつその裏面側のウェハ材料を除去
してガラスウェハと重ね合わせたダイヤフラムブロック
との組立体からなり、前記薄膜ダイヤフラムが、中心部
の円形フラットゾーンを可動電極部としてその外周域に
同心円状に並ぶ複数条の波形リングを形成した波形ダイ
ヤフラムであることを特徴とする静電容量型半導体セン
サ。
1. A glass wafer having a thin-film fixed electrode formed in the center of the lower surface, and a movable electrode-integrated thin-film diaphragm opposed to the fixed electrode with a small gap formed on the upper surface of the silicon wafer. The thin film diaphragm is composed of a plurality of waveforms concentrically arranged in the outer peripheral area with a circular flat zone at a central portion as a movable electrode portion as a movable electrode portion. An electrostatic capacitance type semiconductor sensor characterized by being a waveform diaphragm formed with a ring.
【請求項2】請求項1記載の半導体センサにおいて、ガ
ラスウェハの下面に形成した薄膜固定電極の外径寸法
を、その外径周縁が波形ダイヤフラムの最内周に並ぶ波
形リングの谷部と対峙するように設定したことを特徴と
する静電容量型半導体センサ。
2. The semiconductor sensor according to claim 1, wherein the outer diameter of the thin film fixed electrode formed on the lower surface of the glass wafer is opposed to the valley of the corrugated ring whose outer peripheral edge is aligned with the innermost periphery of the corrugated diaphragm. A capacitance-type semiconductor sensor characterized in that it is set to perform the following.
【請求項3】請求項1記載の半導体センサにおいて、ガ
ラスウェハの外周部に固定電極のリード引出し用スルー
ホールを形成するとともに、該スルーホールの直下に対
峙して、波形ダイヤフラムの外周部に凹状のごみトラッ
プを形成したことを特徴とする静電容量型半導体セン
サ。
3. The semiconductor sensor according to claim 1, wherein a through-hole for leading a lead of the fixed electrode is formed in an outer peripheral portion of the glass wafer, and a concave portion is formed in the outer peripheral portion of the corrugated diaphragm immediately below the through-hole. A capacitance type semiconductor sensor characterized by forming a dust trap.
【請求項4】請求項1記載の半導体センサにおいて、波
形ダイヤフラムの波形リングは、その波深さを薄膜固定
電極/可動電極部間のギャップの少なくとも5倍以上、
波ピッチを波深さの1〜2倍に設定したことを特徴とす
る静電容量型半導体センサ。
4. The semiconductor sensor according to claim 1, wherein the corrugated ring of the corrugated diaphragm has a depth of at least five times the gap between the thin-film fixed electrode and the movable electrode.
An electrostatic capacitance type semiconductor sensor, wherein a wave pitch is set to 1 to 2 times a wave depth.
【請求項5】請求項1記載の半導体センサにおいて、波
形ダイヤフラムを、不純物元素をドーピングして導電性
を付与したポリシリコンを構造材料として形成したこと
を特徴とする静電容量型半導体センサ。
5. The capacitance-type semiconductor sensor according to claim 1, wherein the corrugated diaphragm is formed of polysilicon having conductivity imparted by doping an impurity element as a structural material.
【請求項6】請求項1記載の半導体センサにおいて、波
形ダイヤフラムの中心部に形成した可動電極部の裏面側
にリブ状の補強梁を形成し、かつ電極部裏面側のウェハ
材料を除去したことを特徴とする静電容量型半導体セン
サ。
6. The semiconductor sensor according to claim 1, wherein a rib-like reinforcing beam is formed on the back side of the movable electrode formed at the center of the corrugated diaphragm, and the wafer material on the back side of the electrode is removed. A capacitance type semiconductor sensor characterized by the above-mentioned.
【請求項7】シリコンウェハの上面に固定/可動電極間
のギャップに相応する凹部,および波形ダイヤフラムの
波形リングに対応する同心多重溝をエッチングにより形
成した上で、ウェハ上面に酸化シリコン膜,およびダイ
ヤフラム構造材料を重ねて成膜し、しかる後にシリコン
ウェハの下面側から前記シリコン酸化膜をエッチングス
トップ層としてドライエッチングによりダイヤフラム下
面領域のウェハ材料を除去して波形ダイヤフラムを形成
したことを特徴とする請求項1記載の静電容量型半導体
センサの製造方法。
7. A concave portion corresponding to a gap between fixed / movable electrodes and a concentric multiple groove corresponding to a corrugated ring of a corrugated diaphragm are formed on the upper surface of a silicon wafer by etching. A diaphragm structure material is formed by stacking, and thereafter, a corrugated diaphragm is formed by removing the wafer material from the lower surface region of the diaphragm by dry etching using the silicon oxide film as an etching stop layer from the lower surface side of the silicon wafer. A method for manufacturing the capacitance-type semiconductor sensor according to claim 1.
【請求項8】請求項7記載の製造方法において、シリコ
ンウェハの上面全域に酸化シリコン膜を成膜した後、ウ
ェハの多重溝領域を除いた残り領域の酸化シリコン膜を
除去してその上にダイヤフラム構造材料を成膜し、さら
にシリコン酸化膜をエッチングストップ層としてシリコ
ンウェハの裏面側からドライエッチング法によりダイヤ
フラム下面領域のウェハ材料を除去した後に、ダイヤフ
ラムの裏面に残る酸化シリコン膜をウエットエッチング
により除去することを特徴とする静電容量型半導体セン
サの製造方法。
8. A method according to claim 7, wherein a silicon oxide film is formed on the entire upper surface of the silicon wafer, and then the silicon oxide film is removed from the remaining region excluding the multiple groove region of the wafer. After the diaphragm structure material is formed, and the silicon oxide film is used as an etching stop layer, the wafer material in the lower surface area of the diaphragm is removed by dry etching from the back surface of the silicon wafer, and the silicon oxide film remaining on the back surface of the diaphragm is wet-etched. A method for manufacturing a capacitance-type semiconductor sensor, comprising:
【請求項9】請求項8記載の製造方法において、ダイヤ
フラムの裏面に残る酸化シリコン膜をウエットエッチン
グにより除去した後、エッチング液を常温,常圧でエタ
ノールに置換し、さらに高圧環境で液体二酸化炭素に置
換して乾燥させるようにしたことを特徴とする静電容量
型半導体センサの製造方法。
9. The manufacturing method according to claim 8, wherein the silicon oxide film remaining on the back surface of the diaphragm is removed by wet etching, the etching solution is replaced with ethanol at normal temperature and normal pressure, and liquid carbon dioxide is further formed under a high pressure environment. A method for manufacturing a capacitance-type semiconductor sensor, characterized in that the method is changed to a drying method.
【請求項10】請求項7記載の製造方法において、シリ
コンウェハに同心円状に並ぶ多重溝を形成する工程で、
シリコンウェハの上面コーナー部にごみトラップとなる
凹溝を同時形成したことを特徴とする静電容量型半導体
センサの製造方法。
10. The method according to claim 7, wherein the step of forming multiple grooves concentrically arranged on the silicon wafer comprises:
A method for manufacturing a capacitance-type semiconductor sensor, wherein a groove serving as a dust trap is simultaneously formed in a corner portion of an upper surface of a silicon wafer.
【請求項11】請求項7記載の製造方法において、波形
ダイヤフラムの形成後に、その内部応力を緩和させるよ
うにアニール処理を施したことを特徴とする静電容量型
半導体センサの製造方法。
11. The method according to claim 7, wherein an annealing process is performed after the formation of the corrugated diaphragm so as to alleviate the internal stress.
【請求項12】請求項7記載の製造方法において、ウェ
ハ上面の電極形成領域に請求項6記載の補強梁に対応す
るスリット状の凹溝を形成し、ダイヤフラム構造材料を
成膜する際に前記凹溝を埋めて可動電極部の補強梁を形
成したことを特徴とする静電容量型半導体センサの製造
方法。
12. The manufacturing method according to claim 7, wherein a slit-like groove corresponding to the reinforcing beam according to claim 6 is formed in an electrode forming region on the upper surface of the wafer, and the film is formed when a diaphragm structure material is formed. A method for manufacturing a capacitance-type semiconductor sensor, comprising forming a reinforcing beam for a movable electrode portion by filling a concave groove.
【請求項13】請求項12記載の製造方法において、凹
溝の溝幅を、ウェハ上面に重ねて成膜する酸化シリコン
膜およびダイヤフラム構造材料の膜厚の2倍以下とした
ことを特徴とする静電容量型半導体センサの製造方法。
13. The manufacturing method according to claim 12, wherein the groove width of the groove is not more than twice as large as the film thickness of the silicon oxide film and the diaphragm structure material formed on the upper surface of the wafer. A method for manufacturing a capacitance type semiconductor sensor.
JP2000162189A 2000-01-11 2000-05-31 Capacitive semiconductor sensor and method for manufacturing the same Expired - Fee Related JP4586239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000162189A JP4586239B2 (en) 2000-01-11 2000-05-31 Capacitive semiconductor sensor and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000002757 2000-01-11
JP2000-2757 2000-01-11
JP2000162189A JP4586239B2 (en) 2000-01-11 2000-05-31 Capacitive semiconductor sensor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001267588A true JP2001267588A (en) 2001-09-28
JP4586239B2 JP4586239B2 (en) 2010-11-24

Family

ID=26583312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000162189A Expired - Fee Related JP4586239B2 (en) 2000-01-11 2000-05-31 Capacitive semiconductor sensor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP4586239B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024360A1 (en) * 2003-09-02 2005-03-17 Hosiden Corporation Vibration sensor
JP2008107214A (en) * 2006-10-26 2008-05-08 Yamatake Corp Capacitance type pressure sensor
JP2008232886A (en) * 2007-03-22 2008-10-02 Epson Toyocom Corp Pressure sensor
JP2009524024A (en) * 2006-01-18 2009-06-25 インフィコン ゲゼルシャフト ミット ベシュレンクテル ハフツング Vacuum measuring cell with diaphragm
JP2009198337A (en) * 2008-02-22 2009-09-03 Panasonic Electric Works Co Ltd Sensor device
US7730785B2 (en) 2006-04-26 2010-06-08 Denso Corporation Ultrasonic sensor and manufacture method of the same
JP2013005250A (en) * 2011-06-17 2013-01-07 Seiko Epson Corp Manufacturing method of mems device, mems device, and ultrasonic transducer
JP2013533974A (en) * 2010-07-01 2013-08-29 エム ケー エス インストルメンツ インコーポレーテッド Capacitance sensor improvements
JP2013537972A (en) * 2010-09-30 2013-10-07 シェンゼン キングイールド テクノロジー カンパニー,リミテッド Movable electrode device, pressure sensor and electronic pressure gauge
JP2014206775A (en) * 2013-04-10 2014-10-30 株式会社ワコム Position indicator
CN116429299A (en) * 2023-06-12 2023-07-14 之江实验室 Manufacturing method of pressure sensing chip capable of being integrated by wafer system
JP7444628B2 (en) 2020-02-19 2024-03-06 アズビル株式会社 pressure sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167383A (en) * 1984-02-09 1985-08-30 Yokogawa Hokushin Electric Corp Pressure sensor
JPH06203712A (en) * 1993-01-08 1994-07-22 Seiko Instr Inc Absolute pressure type semiconductor pressure sensor
JPH10148593A (en) * 1996-11-20 1998-06-02 Fuji Electric Co Ltd Pressure sensor and capacitance-type pressure sensor chip
JPH11241968A (en) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd Electrical capacitance pressure sensor and its manufacture
JP2000004027A (en) * 1998-06-12 2000-01-07 Tokin Corp Electrostatic capacitance type pressure sensor
JP2000199727A (en) * 1998-10-27 2000-07-18 Fuji Electric Co Ltd Capacitance type pressure sensor and its manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167383A (en) * 1984-02-09 1985-08-30 Yokogawa Hokushin Electric Corp Pressure sensor
JPH06203712A (en) * 1993-01-08 1994-07-22 Seiko Instr Inc Absolute pressure type semiconductor pressure sensor
JPH10148593A (en) * 1996-11-20 1998-06-02 Fuji Electric Co Ltd Pressure sensor and capacitance-type pressure sensor chip
JPH11241968A (en) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd Electrical capacitance pressure sensor and its manufacture
JP2000004027A (en) * 1998-06-12 2000-01-07 Tokin Corp Electrostatic capacitance type pressure sensor
JP2000199727A (en) * 1998-10-27 2000-07-18 Fuji Electric Co Ltd Capacitance type pressure sensor and its manufacture

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024360A1 (en) * 2003-09-02 2005-03-17 Hosiden Corporation Vibration sensor
KR100613962B1 (en) * 2003-09-02 2006-08-21 호시덴 가부시기가이샤 Vibration sensor
US7430915B2 (en) 2003-09-02 2008-10-07 Hosiden Corporation Vibration sensor
JP2009524024A (en) * 2006-01-18 2009-06-25 インフィコン ゲゼルシャフト ミット ベシュレンクテル ハフツング Vacuum measuring cell with diaphragm
US7730785B2 (en) 2006-04-26 2010-06-08 Denso Corporation Ultrasonic sensor and manufacture method of the same
JP2008107214A (en) * 2006-10-26 2008-05-08 Yamatake Corp Capacitance type pressure sensor
JP2008232886A (en) * 2007-03-22 2008-10-02 Epson Toyocom Corp Pressure sensor
JP2009198337A (en) * 2008-02-22 2009-09-03 Panasonic Electric Works Co Ltd Sensor device
DE112011102258B4 (en) * 2010-07-01 2020-02-13 Mks Instruments Inc. Improved capacity sensors
JP2013533974A (en) * 2010-07-01 2013-08-29 エム ケー エス インストルメンツ インコーポレーテッド Capacitance sensor improvements
JP2013537972A (en) * 2010-09-30 2013-10-07 シェンゼン キングイールド テクノロジー カンパニー,リミテッド Movable electrode device, pressure sensor and electronic pressure gauge
JP2013005250A (en) * 2011-06-17 2013-01-07 Seiko Epson Corp Manufacturing method of mems device, mems device, and ultrasonic transducer
JP2014206775A (en) * 2013-04-10 2014-10-30 株式会社ワコム Position indicator
JP7444628B2 (en) 2020-02-19 2024-03-06 アズビル株式会社 pressure sensor
CN116429299A (en) * 2023-06-12 2023-07-14 之江实验室 Manufacturing method of pressure sensing chip capable of being integrated by wafer system
CN116429299B (en) * 2023-06-12 2023-09-22 之江实验室 Manufacturing method of pressure sensing chip capable of being integrated by wafer system

Also Published As

Publication number Publication date
JP4586239B2 (en) 2010-11-24

Similar Documents

Publication Publication Date Title
KR101030633B1 (en) Vibration sensor and method for manufacturing the vabration sensor
JP3508025B2 (en) Micromechanical silicon-on-glass tuning fork gyroscope manufacturing method
US6445053B1 (en) Micro-machined absolute pressure sensor
US6797631B2 (en) High sensitive micro-cantilever sensor and fabricating method thereof
US5445991A (en) Method for fabricating a semiconductor device using a porous silicon region
TWI506278B (en) High Voltage Resistive MEMS Sensors
US20050241944A1 (en) Membrane and method for the production of the same
JP4586239B2 (en) Capacitive semiconductor sensor and method for manufacturing the same
US6093579A (en) Low pressure sensor with a thin boss and method of manufacture
JP2009060600A (en) Condenser microphone
JP2010203818A (en) Semiconductor sensor and method of manufacturing the same
CN114577370A (en) High-precision flange plate type silicon resonance pressure sensor and manufacturing process thereof
JP4355273B2 (en) Capacitance type sensor and manufacturing method thereof
JP4273438B2 (en) microphone
JP3536817B2 (en) Semiconductor dynamic quantity sensor and method of manufacturing the same
JP2001004658A (en) Dual-shaft semiconductor acceleration sensor and manufacture thereof
JP2002340715A (en) Diaphragm type semiconductor device and its manufacturing method
US6308575B1 (en) Manufacturing method for the miniaturization of silicon bulk-machined pressure sensors
JP4087081B2 (en) Method for forming diaphragm of IC microphone
JP4549085B2 (en) Capacitance type pressure sensor and manufacturing method thereof
CN216350791U (en) Acceleration sensor chip
JP6874943B2 (en) MEMS element
KR100375970B1 (en) Manufacturing method of acceleration sensor
JP6773437B2 (en) Stress sensor
KR100383650B1 (en) Capacity type pressure sensor and it's manufacture process

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20061010

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061017

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

R150 Certificate of patent or registration of utility model

Ref document number: 4586239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees