JP2001267456A - Semiconductor device and method of assembling the same - Google Patents

Semiconductor device and method of assembling the same

Info

Publication number
JP2001267456A
JP2001267456A JP2000078109A JP2000078109A JP2001267456A JP 2001267456 A JP2001267456 A JP 2001267456A JP 2000078109 A JP2000078109 A JP 2000078109A JP 2000078109 A JP2000078109 A JP 2000078109A JP 2001267456 A JP2001267456 A JP 2001267456A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin composition
assembling
sealing resin
liquid sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000078109A
Other languages
Japanese (ja)
Inventor
Satoru Katsurayama
悟 桂山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2000078109A priority Critical patent/JP2001267456A/en
Publication of JP2001267456A publication Critical patent/JP2001267456A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device which can eliminate the need for polishing and can realize electric connection of the semiconductor device with a low cost. SOLUTION: The method for assembling a semiconductor device includes steps of (1) applying substance having a flux action to tip ends of eutectic solder bumps of a multiplicity of semiconductor elements formed on a wafer for electric connection with a substrate, (2) coating thermosetting liquid sealing resin composition thereon, (3) curing the composition to the B-stage, (4) dicing the wafer into individual semiconductor elements, and (5) joining the individual semiconductor elements, fluidically heating the B-staged thermosetting composition and cooling it for compression bonding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バンプ接合方式で
基板と接合する半導体素子の組立方法に関するものであ
り、その製造法を用いて製作された半導体装置である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of assembling a semiconductor element to be bonded to a substrate by a bump bonding method, and relates to a semiconductor device manufactured by using the method.

【0002】[0002]

【従来の技術】ICチップの高集積化、高密度化とICパッ
ケージの小型化という要求からフリップチップ実装方式
が登場した。同実装方式はこれまでのワイヤーボンディ
ングによる接合ではなく、ICチップ表面とプリント基板
とを共晶半田等の金属バンプで直接電気的接合すること
で小型化、薄型化を可能にしている。しかし、チップ、
プリント配線基板、半田の熱膨張係数が異なるために冷
熱衝撃試験時に熱的なストレスが発生する。特にチップ
中央から離れたコーナー付近の金属バンプには局所的に
熱ストレスが集中する。このため接合部位にクラックが
生じ、回路の作動信頼性は大きく低下する。
2. Description of the Related Art A flip-chip mounting method has emerged from the demand for high integration and high density of IC chips and miniaturization of IC packages. This mounting method enables miniaturization and thinning by directly electrically connecting the IC chip surface and the printed circuit board with metal bumps such as eutectic solder instead of the conventional wire bonding. But chips,
Since the printed wiring board and the solder have different coefficients of thermal expansion, thermal stress is generated during the thermal shock test. In particular, thermal stress is locally concentrated on metal bumps near corners far from the center of the chip. For this reason, cracks occur at the joints, and the operation reliability of the circuit is greatly reduced.

【0003】そこで、熱ストレスを緩和する目的から液
状注入封止アンダーフィル材による封止が行われる。し
かしこの方法はチップとプリント配線基板との隙間にア
ンダーフィル材を注入、硬化して封止する方法が採られ
るため工程が煩雑であり、コストもかかる。更にこのよ
うな半導体素子の場合は、ウェハー作製工程、ウェハー
上への電気回路形成工程、個片化工程、バンプ形成工
程、バンプ接合工程、アンダーフィル封止工程が必要で
あり、この工程は製造会社または工場が異なる場合が多
くデリバリーコストもかかってしまうという問題があっ
た。
Therefore, sealing with a liquid injection sealing underfill material is performed for the purpose of reducing thermal stress. However, this method requires a method of injecting an underfill material into a gap between the chip and the printed wiring board, and curing and encapsulating the underfill material. Further, in the case of such a semiconductor device, a wafer manufacturing process, an electric circuit forming process on a wafer, a singulation process, a bump forming process, a bump bonding process, and an underfill sealing process are required. There was a problem in that the company or factory was often different and the delivery cost was also high.

【0004】そこで提案されたのがウェハーに電気回路
を形成し個片化せずにバンプを形成し、その後個片化す
る方法が考え出された。この方法はウェハー製造から一
環のラインでバンプ付き半導体素子を作ることも可能で
あり、大幅に素子の製造コストが下がる可能性がある。
しかしこの方法であっても、信頼性を上げるためにはア
ンダーフィル封止工程が必要であり、コストに反映して
しまう問題が残っていた。
Therefore, a method has been devised in which an electric circuit is formed on a wafer, bumps are formed without singulation, and then singulation is performed. This method can also produce a semiconductor device with bumps in one line from wafer production, and may greatly reduce the production cost of the device.
However, even with this method, an underfill sealing step is required to increase the reliability, and there remains a problem that this is reflected in the cost.

【0005】また、一般のフッリプチップ実装において
基板に実装する際、共晶半田を接合させるため、予め基
板等にフラックスを塗布する。実装後フラックスは適当
な溶媒を用いて洗浄される場合が多い。この場合、フラ
ックスの洗い残りを有したまま後工程であるアンダーフ
ィル封止をすると、その残存するフラックス薄膜界面で
アンダーフィル材が剥離することが多く問題であった。
その原因としては一般にフラックスは有機カルボン酸の
ような酸性成分であり、これが一般に熱硬化性樹脂が用
いられるアンダーフィル材との濡れ性が悪いためと判明
した。
[0005] Further, when mounting on a substrate in general flip chip mounting, a flux is applied to the substrate or the like in advance in order to join eutectic solder. After mounting, the flux is often washed using an appropriate solvent. In this case, when underfill sealing is performed in a later step with the residual flux remaining, the underfill material is often peeled off at the interface of the remaining flux thin film.
It has been found that the cause is generally that the flux is an acidic component such as an organic carboxylic acid, which is generally poor in wettability with an underfill material using a thermosetting resin.

【0006】[0006]

【発明が解決しようとする課題】本発明は、バンプ付き
半導体素子の前記の組立工程の問題を解決するためにな
されたものであり、その目的とするところは製造工程の
大幅な短縮と低コスト化であり、且つ信頼性に優れた半
導体素子の組立方法を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem of the assembling process of a semiconductor device with bumps, and its object is to greatly reduce the manufacturing process and reduce the cost. It is intended to provide a method for assembling a semiconductor device which is highly reliable and excellent in reliability.

【0007】[0007]

【課題を解決するための手段】本発明は、1)基板と電
気的接合させるための共晶半田バンプを有する多数個の
半導体素子が形成されたウェハーにフラックス作用を有
する物質を塗布する工程、2)熱硬化性液状封止樹脂組
成物を塗布する工程、3)熱硬化性液状封止樹脂組成物
をBステージ化する工程、4)該ウェハーをダイシング
し、半導体素子を個片化する工程、5)個片化した半導
体素子と基板を接合し、同時にBステージ化した熱硬化
性液状封止樹脂組成物を加熱流動させ、冷却することに
よる圧着工程からなる半導体素子の組立方法である。
According to the present invention, there is provided 1) a step of applying a substance having a flux action to a wafer on which a number of semiconductor elements having eutectic solder bumps for electrical connection with a substrate are formed; 2) a step of applying the thermosetting liquid sealing resin composition; 3) a step of converting the thermosetting liquid sealing resin composition to a B-stage; 4) a step of dicing the wafer to singulate semiconductor elements. 5) A method for assembling a semiconductor element comprising a pressure bonding step of joining a singulated semiconductor element and a substrate, and simultaneously heating and flowing the B-staged thermosetting liquid sealing resin composition, followed by cooling.

【0008】更に好ましい形態として、フラックス作用
を有する物質が該熱硬化性樹脂組成物に対し濡れの悪い
物質である半導体素子の組立方法である。
As a further preferred embodiment, there is provided a method for assembling a semiconductor device, wherein the substance having a flux action is a substance having poor wettability to the thermosetting resin composition.

【0009】[0009]

【発明の実施の形態】本発明について詳細に説明する。
まずウェハー上に電気回路が形成された多数個の半導体
素子に共晶半田バンプを形成させた後、フラックス作用
を有する物質をバンプ上にスクリーン印刷、またはスタ
ンピング法を用いて塗布する(図1及び図2)。フラッ
クス作用を有する物質が固形の場合は溶剤に溶かして希
釈することが出来る。フラックス作用を示す物質の例と
しては、有機カルボン酸類(ポリマー、モノマー含
む)、ハイドロキノン、ナフトキノンのような還元作用
を示す物質または該構造を有する化合物等が挙げられ
る。上記の化合物としては、低分子のものも使用可能で
あるが、低分子の方がより相溶性が高く、本発明のよう
にメタルポストのみに局部的にフラックス作用を与える
ような方式では、高分子の方がより好ましい。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail.
First, eutectic solder bumps are formed on a large number of semiconductor devices having electric circuits formed on a wafer, and a material having a flux action is applied on the bumps by screen printing or stamping (FIGS. 1 and 2). (Fig. 2). When the substance having the flux action is solid, it can be dissolved in a solvent and diluted. Examples of the substance having a flux action include organic carboxylic acids (including polymers and monomers), substances having a reduction action such as hydroquinone and naphthoquinone, and compounds having the structure. As the above-mentioned compound, a low-molecular compound can be used, but a low-molecular compound is more compatible, and in a method in which a flux action is locally applied only to the metal post as in the present invention, a high-molecular compound is used. Molecules are more preferred.

【0010】このフラックス作用を有する物質は、液状
封止樹脂と濡れ性が悪く、封止中、且つ封止後に、装置
製造上、不具合を生じないものが好ましい。
It is preferable that the substance having the flux action has poor wettability with the liquid sealing resin and does not cause any trouble in manufacturing the device during and after sealing.

【0011】続いて、熱硬化性液状封止樹脂組成物を回
路形成面のウェハー全体に塗布する。使用する熱硬化性
液状封止樹脂組成物は、常温で液状、または加熱時に流
動性を有し、常温もしくは加熱時において、フラックス
作用を有する物質との濡れ性が悪いことが好ましい。熱
硬化性液状封止樹脂の例としては、エポキシ樹脂、シア
ネート樹脂、ウレタン樹脂、ポリブタジエン樹脂、シリ
コーン樹脂、フェノール樹脂、アクリル樹脂、メタクリ
ル樹脂等これまで知られている熱硬化性樹脂が適用する
ことが出来る。より好ましくはエポキシ樹脂、シアネー
ト樹脂である。また、半導体素子の封止目的のため不純
物、特にイオン性不純物が少ないものが好ましい。
Subsequently, a thermosetting liquid sealing resin composition is applied to the entire wafer on the circuit forming surface. It is preferable that the thermosetting liquid sealing resin composition used is liquid at room temperature or has fluidity when heated, and has poor wettability with a substance having a flux action at room temperature or when heated. As examples of the thermosetting liquid sealing resin, known thermosetting resins such as epoxy resin, cyanate resin, urethane resin, polybutadiene resin, silicone resin, phenol resin, acrylic resin, and methacryl resin may be applied. Can be done. More preferred are an epoxy resin and a cyanate resin. Further, for the purpose of sealing the semiconductor element, it is preferable that impurities, especially ionic impurities, be small.

【0012】また、耐水性、線膨張係数を被着体に近づ
けるために無機フィラーを添加することが好ましい。そ
の例としては、シリカ、炭酸カルシウム、アルミナ、窒
化アルミ等が挙げられる。その形状は接合時に流動性が
必要であるため球状が好ましい。更にその大きさは平均
粒径が0.5μmから12μmの範囲で且つ最大粒径が5
0μm以下の球状フィラーであることが好ましい。
It is preferable to add an inorganic filler to make the water resistance and the coefficient of linear expansion close to the adherend. Examples include silica, calcium carbonate, alumina, aluminum nitride, and the like. The shape is preferably spherical because fluidity is required at the time of joining. Further, its size is such that the average particle size is in the range of 0.5 μm to 12 μm and the maximum particle size is 5 μm.
It is preferably a spherical filler having a diameter of 0 μm or less.

【0013】平均粒径が0.5μm未満であるとバンプ
接合時に溶融するBステージ化された熱硬化性液状封止
樹脂組成物の流動性が不足となり、チップの外への樹脂
組成物の浸みだし(フィレット)が不十分となり、接着
性不足による信頼性の低下の恐れがある。また平均粒径
が12μmを越えると熱硬化性液状封止樹脂組成物を塗
布時にバンプ上にフィラーが残存した場合、後のバンプ
接合時接触不良を起こす恐れがあり好ましくない。また
最大粒径に関しては、一般にバンプの高さは100μm
以下であるため、少なくとも熱硬化性液状封止樹脂組成
物の塗布厚みは、そのバンプの高さ以下にしなければな
らない。最大粒径が50μmを越えると塗布厚みにばら
つきが大きくなりバンプ接合時に接触不良を起こす恐れ
がある。
If the average particle diameter is less than 0.5 μm, the fluidity of the B-staged thermosetting liquid sealing resin composition which melts at the time of bump bonding becomes insufficient, and the resin composition is immersed outside the chip. There is a risk that the fillet will be insufficient and the reliability will be reduced due to insufficient adhesion. On the other hand, if the average particle diameter exceeds 12 μm, if a filler remains on the bumps at the time of applying the thermosetting liquid sealing resin composition, contact failure may occur at the time of subsequent bump bonding, which is not preferable. Regarding the maximum particle size, the bump height is generally 100 μm
Therefore, at least the coating thickness of the thermosetting liquid sealing resin composition must be equal to or less than the height of the bump. If the maximum particle size exceeds 50 μm, the coating thickness varies greatly, and there is a possibility that contact failure may occur during bump bonding.

【0014】また素子がメモリー素子の場合は低放射線
性であればより好ましい。形状は球状、破砕状、フレー
ク状等があるが、フィラーの高充填化により線膨張係数
の低減化が図られるため、球状であることが必要であ
る。球状無機フィラーの添加量は、全組成物に対して1
0〜90重量%が望ましい。10重量%未満であると、
耐湿性や硬化物の線膨張係数が大きくなり、90重量%
を越えると結果として得られる組成物の粘度が高くなり
すぎ、流動特性が悪化するため好ましくない。
When the device is a memory device, it is more preferable that the device has low radiation. Although the shape may be spherical, crushed, flake, or the like, the spherical shape is necessary because the linear expansion coefficient can be reduced by increasing the amount of filler. The amount of the spherical inorganic filler added is 1 to the total composition.
0 to 90% by weight is desirable. If it is less than 10% by weight,
90% by weight with increased moisture resistance and coefficient of linear expansion of cured product
Exceeding the viscosity is not preferred because the viscosity of the resulting composition becomes too high and the flow characteristics deteriorate.

【0015】また熱硬化性樹脂が固形の場合、予め溶剤
に溶かして使用することもできる。溶剤は熱硬化性液状
封止樹脂組成物に含まれる熱硬化性樹脂を溶解するもの
であれば特に限定されない。しかしBステージ化すると
き残存溶剤を極力少なくするために沸点は210℃以下
のものが好ましい。更に必要に応じて硬化剤、硬化促進
剤、消泡剤、レベリング剤、着色剤、低応力剤等を添加
することが出来る。
When the thermosetting resin is solid, it can be dissolved in a solvent before use. The solvent is not particularly limited as long as it dissolves the thermosetting resin contained in the thermosetting liquid sealing resin composition. However, the boiling point is preferably 210 ° C. or lower in order to minimize the residual solvent when the B stage is formed. Further, if necessary, a curing agent, a curing accelerator, an antifoaming agent, a leveling agent, a coloring agent, a low stress agent and the like can be added.

【0016】これらの封止方法としては、ディスペン
ス、印刷、スピンコート、成形金型による封止方法、転
写等従来から知られた方法を用いることが出来るが、硬
化する前に封止樹脂が共晶半田上ではじくように放置出
来る方法が好ましい。その中でもスピンコート法もしく
は印刷法が好ましい。これは比較的低コストで行え、且
つ膜厚を制御しやすく、バンプ上に残る樹脂組成物を極
力少なくすることが出来、接合時に接触不良を起こすこ
とがないからである。
As these sealing methods, conventionally known methods such as dispensing, printing, spin coating, a sealing method using a molding die, and transfer can be used. It is preferable to use a method that can be left on a crystal solder so as to repel. Among them, a spin coating method or a printing method is preferable. This is because it can be performed at relatively low cost, the film thickness can be easily controlled, the resin composition remaining on the bumps can be reduced as much as possible, and no contact failure occurs at the time of joining.

【0017】次にウェハーをダイシングして素子を個片
化する。更に、塗布された素子を基板に接合する。その
方法はリフロー炉に通すことにより行われる。半田はフ
ラックス作用を有する物質により表面が活性化され、基
板の金属端子と接合する。同時に熱硬化性液状封止樹脂
組成物が溶融して封止も行われる。硬化が不十分な場合
は接合後、ポストベークを行うこともできる。また本発
明は半田の先端のみにフラックスを塗布しているため、
他の部分へのフラックスの汚染も極力低減することが出
来る。
Next, the wafer is diced to singulate the elements. Further, the applied element is bonded to a substrate. The method is performed by passing through a reflow furnace. The surface of the solder is activated by a substance having a flux action, and is joined to the metal terminal of the substrate. At the same time, the thermosetting liquid sealing resin composition is melted and sealed. If the curing is insufficient, post-baking may be performed after joining. Also, because the present invention applies flux only to the tip of the solder,
Flux contamination to other parts can be reduced as much as possible.

【0018】本発明で用いる熱硬化性液状封止樹脂組成
物は、 Bステージ化可能な樹脂組成物である。Bステ
ージ化とは、一般に樹脂組成物を塗布した後低い温度で
硬化を進め、常温ではほとんどそれ以上反応が進行しな
い状態に出来且つその態様がタックフリーの状態であり
加熱することにより溶融し封止することが可能である状
態を意味する。更に不純物、特にイオン性不純物が少な
いこと(例:加水分解性塩素1000ppm以下)が好まし
い。熱硬化性液状封止樹脂組成物をBステージ化するの
は、タックフリー化してハンドリングの容易性、常温で
の保管性、ダイシングを容易にする為であり、実施しな
いとタックフリーにならないので塗布した液状樹脂組成
物が傾き膜厚が均一にならなかったりダイシング性に劣
るという問題がある。
The thermosetting liquid sealing resin composition used in the present invention is a resin composition which can be B-staged. In general, the B-stage is formed by applying a resin composition and then proceeding to cure at a low temperature. At room temperature, the reaction can hardly proceed any more, and the state is a tack-free state. Means a state where it is possible to stop. Further, it is preferable that impurities, especially ionic impurities, are small (eg, hydrolyzable chlorine is 1000 ppm or less). The B-stage of the thermosetting liquid encapsulating resin composition is made tack-free to facilitate handling, storage at room temperature, and dicing. However, there is a problem that the liquid resin composition thus obtained does not have a uniform tilted film thickness or is inferior in dicing properties.

【0019】次に、ダイシング時の剥離、欠けを防ぐた
め本発明で用いる熱硬化性液状封止樹脂組成物に可塑性
ポリマーを添加することもできる。
Next, a plastic polymer can be added to the thermosetting liquid sealing resin composition used in the present invention in order to prevent peeling and chipping during dicing.

【0020】本発明で用いる熱硬化性液状封止樹脂組成
物の製造方法は、まずエポキシ樹脂やシアネート樹脂
(固形の場合溶剤で溶解させる)、その他の添加剤を秤
量し、ロール混練等を用いて均一分散させる。さらに脱
泡して作製する。本発明の半導体装置の組立方法を用い
て製作された半導体装置は、低コストで生産できる。本
発明以外の半導体装置の組立方法は従来の公知の方法を
用いることが出来る。
In the method for producing the thermosetting liquid sealing resin composition used in the present invention, first, an epoxy resin or a cyanate resin (in the case of a solid, dissolved in a solvent) and other additives are weighed and roll kneading is performed. And evenly disperse. Further, it is made by defoaming. A semiconductor device manufactured by using the method of assembling a semiconductor device according to the present invention can be manufactured at low cost. As a method of assembling a semiconductor device other than the present invention, a conventionally known method can be used.

【0021】[0021]

【実施例】本発明を実施例及び比較例で説明する。 <実施例1及び2>ビスフェノールAエポキシ樹脂(エ
ポキシ当量250)70重量部を熱硬化性樹脂として用
い、30重量部のメチルイソブチルケトンに溶解させた
ワニス100重量部、硬化促進剤として2-フェニル-4
-エチルイミダゾール0.5重量部、フィラーとして球
状シリカ(平均粒径0.8μm、最大粒径20μm)80
重量部を秤量し、3本ロールにて混練・分散後、真空脱
泡処理を行い熱硬化性液状封止樹脂組成物を作製した。
予め高さ50μmの半田バンプが形成されたウエハー
(350μm)に、熱硬化性液状封止樹脂組成物に対
し、実施例1では濡れ性の悪い活性ロジン系フラックス
材料A(日本アルファメタル(株)社製、RMA37
6)、実施例2ではB濡れ性の悪い活性ロジン系フラッ
クス材料B(KESTER社製、TSF6502)をス
クリーン印刷にて塗布した。その後、熱硬化性液状封止
樹脂組成物をそのウェハー中央にドロッピングし、スピ
ンコーターを用いて塗布した。塗布後熱硬化性液状封止
樹脂組成物とメタルポスト先端部のフラックスが良好に
分離し、電気的接続部を確保することが出来た。その後
5torrで真空乾燥を行いタックフリー化を行った。最終
的な塗布厚みは35μmになるよう制御した。次にダイ
シングソーを用いてウェハーを素子毎に個片化した(チ
ップサイズ6X6mm)。
The present invention will be described with reference to examples and comparative examples. <Examples 1 and 2> 100 parts by weight of a varnish dissolved in 30 parts by weight of methyl isobutyl ketone using 70 parts by weight of a bisphenol A epoxy resin (epoxy equivalent: 250) as a thermosetting resin, and 2-phenyl as a curing accelerator -4
-0.5 parts by weight of ethylimidazole, spherical silica as filler (average particle size 0.8 μm, maximum particle size 20 μm) 80
A weight part was weighed, kneaded and dispersed by three rolls, and then subjected to vacuum defoaming treatment to prepare a thermosetting liquid sealing resin composition.
In Example 1, an active rosin-based flux material A having poor wettability was used on a wafer (350 μm) on which solder bumps having a height of 50 μm had been formed in advance. Manufactured by RMA37
6) In Example 2, an active rosin-based flux material B having poor B wettability (TSF6502, manufactured by KESTER) was applied by screen printing. Thereafter, the thermosetting liquid sealing resin composition was dropped at the center of the wafer and applied using a spin coater. After application, the thermosetting liquid sealing resin composition and the flux at the tip of the metal post were well separated, and an electrical connection could be secured. Thereafter, vacuum drying was performed at 5 torr to make tack-free. The final coating thickness was controlled to be 35 μm. Next, using a dicing saw, the wafer was diced into individual devices (chip size: 6 × 6 mm).

【0022】カット面付近にタックフリー化した熱硬化
性液状封止樹脂組成物層に剥離、クラックは見られなか
った。次に220℃、最低温度183℃で60秒のIRリ
フロー炉に通し有機基板に素子を仮圧着した。これは半
田ボールの基板への接合と同時に行うことができた。更
にポストベークとして150℃、1時間硬化させた。樹
脂は素子の外側まで流動しフィレットが形成されてい
た。また硬化中のボイドは見られなかった。また、パッ
ケージ作製後の各部材の密着界面を確認するため、金属
顕微鏡を用いて断面観察を行ったところ、剥離は認めら
れなかった。
No peeling or cracking was observed in the tack-free thermosetting liquid sealing resin composition layer near the cut surface. Next, the element was temporarily bonded to the organic substrate through an IR reflow furnace at 220 ° C. and a minimum temperature of 183 ° C. for 60 seconds. This could be done simultaneously with the joining of the solder balls to the substrate. Further, it was cured at 150 ° C. for 1 hour as post bake. The resin flowed to the outside of the element to form a fillet. No voids were found during curing. In addition, when a cross section was observed using a metallographic microscope to confirm the adhesion interface of each member after the package was manufactured, no peeling was observed.

【0023】<実施例3>実施例1と同様にして熱硬化
性液状封止樹脂組成物を製作した。実施例1で示された
ウェハーに、フラックス作用を有する低分子の有機カル
ボン酸であるアスコルビン酸を適当量の溶剤に溶解さ
せ、スクリーン印刷にて塗布し、溶剤を乾燥させメタル
ポスト上にフラックス材として形成させた。続いて熱硬
化性液状封止樹脂組成物を塗布した後、その熱硬化性液
状封止樹脂組成物をBステージ化させたウエハーに、そ
の後実施例1と同様に評価した。
<Example 3> A thermosetting liquid sealing resin composition was produced in the same manner as in Example 1. On the wafer shown in Example 1, ascorbic acid which is a low-molecular organic carboxylic acid having a flux action is dissolved in an appropriate amount of a solvent, applied by screen printing, the solvent is dried, and a flux material is placed on a metal post. It was formed as. Subsequently, the thermosetting liquid sealing resin composition was applied, and then the thermosetting liquid sealing resin composition was B-staged to a wafer and evaluated in the same manner as in Example 1.

【0024】<比較例1>実施例1で示されたウエハー
に、何もフラックス処理を施さずに熱硬化性液状封止樹
脂組成物をそのウェハー中央にドロッピングし、スピン
コーターを用いて均一に塗布し、続いて実施例1と同様
に評価した。
<Comparative Example 1> A thermosetting liquid sealing resin composition was dropped on the wafer shown in Example 1 without applying any flux treatment to the center of the wafer, and was uniformly applied using a spin coater. It was applied and subsequently evaluated in the same manner as in Example 1.

【0025】測定した結果を表1に示す。Table 1 shows the measurement results.

【表1】 [Table 1]

【0026】[0026]

【発明の効果】本発明の半導体装置製造方法は、研磨を
行わず、従来の製造工程を大幅に短縮化が出来ると共に
かつ低コストで電気的接合部分を作製することが出来、
その工業的メリットは大きい。
According to the method of manufacturing a semiconductor device of the present invention, the conventional manufacturing process can be greatly shortened without polishing, and the electrical junction can be manufactured at low cost.
Its industrial merit is great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】印刷法によるフラックス塗布作業の概略図を示
す。
FIG. 1 shows a schematic diagram of a flux application operation by a printing method.

【図2】スタンピング法によるフラックス塗布作業の概
略図を示す。
FIG. 2 shows a schematic view of a flux application operation by a stamping method.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 1)基板と電気的接合させるための共晶
半田バンプを有する多数個の半導体素子が形成されたウ
ェハーの該バンプ先端にフラックス作用を有する物質を
塗布する工程、2)熱硬化性液状封止樹脂組成物を塗布
する工程、3)該熱硬化性液状封止樹脂組成物をBステ
ージ化する工程、4)該ウェハーをダイシングし、半導
体素子を個片化する工程、5)個片化した半導体素子と
基板を接合し、同時にBステージ化した該熱硬化性液状
封止樹脂組成物を加熱流動させ、冷却することによる圧
着工程からなることを特徴とする半導体装置の組立方
法。
1. A step of applying a material having a flux action to the tip of a bump on a wafer on which a number of semiconductor elements having eutectic solder bumps for electrical connection with a substrate are formed, 2) thermosetting 3) a step of applying the thermosetting liquid sealing resin composition to the B-stage, 4) a step of dicing the wafer to singulate the semiconductor elements, and 5) a step of applying the thermosetting liquid sealing resin composition to the B-stage. A method of assembling a semiconductor device, comprising: bonding a singulated semiconductor element and a substrate, and simultaneously heating and flowing the B-staged thermosetting liquid sealing resin composition, followed by cooling, and a pressure bonding step. .
【請求項2】 該フラックス作用を有する物質が該熱硬
化性液状封止樹脂組成物に対し濡れの悪い物質である請
求項1記載の半導体装置の組立方法。
2. The method for assembling a semiconductor device according to claim 1, wherein said substance having a flux action is a substance having poor wettability with respect to said thermosetting liquid sealing resin composition.
【請求項3】 該フラックス作用を有する物質が、スク
リーン印刷によって塗布される請求項1又は2記載の半
導体装置の組立方法。
3. The method for assembling a semiconductor device according to claim 1, wherein said substance having a flux action is applied by screen printing.
【請求項4】 該フラックス作用を有する物質が、スタ
ンピングによって塗布される請求項1又は2記載の半導
体装置の組立方法。
4. The method for assembling a semiconductor device according to claim 1, wherein said substance having a flux action is applied by stamping.
【請求項5】 該熱硬化性液状封止樹脂組成物を塗布す
る工程がスピンコート法、または印刷法により行われる
請求項1記載の半導体装置の組立方法。
5. The method for assembling a semiconductor device according to claim 1, wherein the step of applying the thermosetting liquid sealing resin composition is performed by a spin coating method or a printing method.
【請求項6】 請求項1〜5のいずれかに記載の半導体
装置の組立方法を用いて製作された半導体装置。
6. A semiconductor device manufactured by using the method for assembling a semiconductor device according to claim 1.
JP2000078109A 2000-03-21 2000-03-21 Semiconductor device and method of assembling the same Withdrawn JP2001267456A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000078109A JP2001267456A (en) 2000-03-21 2000-03-21 Semiconductor device and method of assembling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078109A JP2001267456A (en) 2000-03-21 2000-03-21 Semiconductor device and method of assembling the same

Publications (1)

Publication Number Publication Date
JP2001267456A true JP2001267456A (en) 2001-09-28

Family

ID=18595561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078109A Withdrawn JP2001267456A (en) 2000-03-21 2000-03-21 Semiconductor device and method of assembling the same

Country Status (1)

Country Link
JP (1) JP2001267456A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153659A (en) * 2008-12-25 2010-07-08 Tdk Corp Transformer and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153659A (en) * 2008-12-25 2010-07-08 Tdk Corp Transformer and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US7413927B1 (en) Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
KR101825278B1 (en) Semiconductor devices and packages including conductive underfill material and related methods
JP4703556B2 (en) Method of attaching flip chip to electrical substrate, flip chip assembly and method of forming underfill coated wafer
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US6967412B2 (en) Wafer level underfill and interconnect process
JP2022009941A (en) Manufacturing method of electronic component device and electronic component device
US6844052B2 (en) Method for underfilling semiconductor components
US6861285B2 (en) Flip chip underfill process
US7700414B1 (en) Method of making flip-chip package with underfill
US20050028361A1 (en) Integrated underfill process for bumped chip assembly
US6916684B2 (en) Wafer-applied underfill process
US20110287583A1 (en) Convex die attachment method
JP4206631B2 (en) Thermosetting liquid sealing resin composition, method for assembling semiconductor element, and semiconductor device
JP3938502B2 (en) Liquid encapsulating resin composition, semiconductor element assembly method, and semiconductor device
JP2003258034A (en) Method for manufacturing multilayer wiring base and multilayer wiring base
JP3732148B2 (en) Semiconductor device manufacturing method and semiconductor device
US6902954B2 (en) Temperature sustaining flip chip assembly process
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
JP3818623B2 (en) Assembling method of semiconductor device
JPH1187424A (en) Semiconductor device and production thereof
JP2001267456A (en) Semiconductor device and method of assembling the same
Zhang et al. Flip-chip underfill: Materials, process and reliability
JP2000174044A (en) Assembly of semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061113