JP2001265260A - Plasma address display device - Google Patents

Plasma address display device

Info

Publication number
JP2001265260A
JP2001265260A JP2000075721A JP2000075721A JP2001265260A JP 2001265260 A JP2001265260 A JP 2001265260A JP 2000075721 A JP2000075721 A JP 2000075721A JP 2000075721 A JP2000075721 A JP 2000075721A JP 2001265260 A JP2001265260 A JP 2001265260A
Authority
JP
Japan
Prior art keywords
plasma
electrode
substrate
display device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000075721A
Other languages
Japanese (ja)
Inventor
Nobuhiro Kondo
伸裕 近藤
Kiyoshi Okano
清 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000075721A priority Critical patent/JP2001265260A/en
Publication of JP2001265260A publication Critical patent/JP2001265260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plasma address display device in which lowering of display quality caused by a crosstalk phenomenon is suppressed and prevented. SOLUTION: A display device 100 having a plurality or pixel areas 117 arranged in a matrix form, has a display medium layer 105 arranged between a 1st substrate 103 and a dielectric layer 107, and a 2nd substrate 116 arranged to face the display medium layer 105 via the dielectric layer 107, and is provided with plasma channels 112 extending in the direction of row between the dielectric layer 107 and the 2nd substrate 116. The 1st substrate 103 has a counter electrode 104 on the side of the display medium layer 105, and the 2nd substrate 116 has scanning electrodes 109 extending in the direction of row in parallel with the plasma channels 112 and signal electrodes 108 extending in the direction of column different from the scanning electrodes 109. Since it is unnecessary to apply a different voltage to the counter electrode 104 in column units, crosstalk due to a lateral field is prevented from occurring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プラズマアドレス
表示装置に関し、特に、高解像度の表示装置として好適
に用いられるプラズマアドレス表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma addressed display device, and more particularly to a plasma addressed display device suitably used as a high resolution display device.

【0002】[0002]

【従来の技術】アクティブマトリクスアドレス方式の表
示装置は、高解像度で高コントラストな表示が可能なマ
トリクス画像表示装置として用いられている。現在、広
く用いられているアクティブマトリクス表示装置は、各
絵素領域に設けられたスイッチング素子(例えば、薄膜
トランジスタ)を線順次で駆動する方式のものである。
2. Description of the Related Art An active matrix address type display device is used as a matrix image display device capable of displaying high resolution and high contrast. At present, active matrix display devices widely used are of a type in which switching elements (for example, thin film transistors) provided in each picture element region are driven in a line-sequential manner.

【0003】なお、本願明細書においては、表示の最小
単位である「絵素」に対応する表示装置の領域を「絵素
領域」と呼ぶ。カラー表示装置においては、R,G,B
の各「ドット」が1つの「画素」に対応することとす
る。
[0003] In the specification of the present application, an area of the display device corresponding to a "picture element" which is a minimum unit of display is called a "picture element area". In a color display device, R, G, B
Each "dot" corresponds to one "pixel".

【0004】しかしながら、アクティブマトリクス方式
の表示装置は、多数のスイッチング素子を基板上に設け
る必要があるので、特に大面積の表示装置を製造する場
合には歩留まりが悪くなるという問題がある。
However, an active matrix type display device requires a large number of switching elements to be provided on a substrate, and thus has a problem that the yield is deteriorated particularly when a large-area display device is manufactured.

【0005】この問題を解決するために、ブザクらは、
特開平1-217396号公報において、上記のスイッ
チング素子の代わりに放電プラズマスイッチを利用す
る、プラズマアドレス表示装置を提案している。
In order to solve this problem, Buzak et al.
Japanese Patent Application Laid-Open No. 1-217396 proposes a plasma addressed display device using a discharge plasma switch instead of the above switching element.

【0006】図14を参照しながら、液晶セルを放電プ
ラズマスイッチを利用して駆動するプラズマアドレス液
晶表示装置(以下、「PALC」と称する。)について
簡単に説明する。
Referring to FIG. 14, a plasma addressed liquid crystal display device (hereinafter referred to as "PALC") for driving a liquid crystal cell using a discharge plasma switch will be briefly described.

【0007】図14は、PALC200の一部切欠き図
である。PALC200は、液晶セル201とプラズマ
セル202とが共通の誘電体層203を介して重ねられ
た構造を有する。プラズマセル202は、互いに平行な
ストライプ状の複数の溝205が形成された絶縁基板2
04を有し、溝205の各々と誘電体層203とによっ
て、密封されたプラズマチャネル(「放電チャネル」と
も言う。)が規定される。プラズマチャネルを溝と同じ
参照符号205で示すことにする。プラズマチャネル2
05内には放電によりイオン化可能なガスが封入されて
いる。溝205の底部には、1対のプラズマ電極206
および207が設けられている。一対の電極206およ
び207の一方をアノード(A)、他方をカソード
(K)として、プラズマチャネル205に封入されたガ
スに電圧を印加し、ガスをイオン化させて放電プラズマ
を発生させる。
FIG. 14 is a partially cutaway view of the PALC 200. The PALC 200 has a structure in which a liquid crystal cell 201 and a plasma cell 202 are stacked with a common dielectric layer 203 interposed therebetween. The plasma cell 202 includes an insulating substrate 2 on which a plurality of stripe-shaped grooves 205 parallel to each other are formed.
Each of the grooves 205 and the dielectric layer 203 has a sealed plasma channel (also referred to as a “discharge channel”). Let the plasma channel be denoted by the same reference numeral 205 as the groove. Plasma channel 2
A gas that can be ionized by electric discharge is enclosed in 05. A pair of plasma electrodes 206 is provided at the bottom of the groove 205.
And 207 are provided. Using one of the pair of electrodes 206 and 207 as an anode (A) and the other as a cathode (K), a voltage is applied to the gas sealed in the plasma channel 205 to ionize the gas to generate discharge plasma.

【0008】一方、液晶セル201は、上側基板208
と誘電体層203との間に配設された液晶層209を有
する。上側基板208の液晶層209に対向する表面に
は、互いに平行なストライプ状の複数の透明電極210
が設けられている。ストライプ状の透明電極210は、
下側基板204に設けられたストライプ状の溝205
(すなわち、プラズマチャネル)と交差するように配列さ
れており、それぞれの交差部がマトリクス状に配列され
た個々の絵素領域を規定する。
On the other hand, the liquid crystal cell 201 is
And a liquid crystal layer 209 provided between the first dielectric layer 203 and the dielectric layer 203. On a surface of the upper substrate 208 facing the liquid crystal layer 209, a plurality of transparent electrodes 210 in a stripe shape parallel to each other are provided.
Is provided. The striped transparent electrode 210 is
Stripe-shaped groove 205 provided on lower substrate 204
(That is, the plasma channels), and each intersection defines an individual pixel region arranged in a matrix.

【0009】このPALC200においては、例えば、
プラズマチャネル205が行走査単位となり、透明電極
210が列駆動単位となる。選択的なプラズマ放電によ
り、それぞれのプラズマチャネル205を逐次活性化
し、1行毎の線順次走査を実行する。これに同期して、
列駆動単位である透明電極210のそれぞれに駆動信号
を印加し、液晶層209を絵素領域ごとに駆動する。プ
ラズマ放電によりプラズマチャネル205を活性化する
と、プラズマチャネル205内がほぼ一様にアノード電
位となり、各絵素領域の一端が誘電体層203を介して
アノード電位に接続される。このようにして、プラズマ
チャネル205は、いわゆるプラズマスイッチを構成す
る。スイッチが導通した時点に同期して駆動信号が各絵
素領域の他端に印加され、液晶層209が駆動される。
印加された駆動信号はプラズマスイッチが非導通状態に
なった後にも保持され、いわゆるサンプルホールドが行
われる。
In this PALC 200, for example,
The plasma channel 205 is a unit for row scanning, and the transparent electrode 210 is a unit for column driving. Each plasma channel 205 is sequentially activated by selective plasma discharge, and line-sequential scanning is performed for each row. In sync with this,
A drive signal is applied to each of the transparent electrodes 210 as a column drive unit to drive the liquid crystal layer 209 for each pixel region. When the plasma channel 205 is activated by the plasma discharge, the inside of the plasma channel 205 becomes almost uniformly at the anode potential, and one end of each pixel region is connected to the anode potential via the dielectric layer 203. Thus, the plasma channel 205 forms a so-called plasma switch. A drive signal is applied to the other end of each picture element region in synchronization with the time when the switch is turned on, and the liquid crystal layer 209 is driven.
The applied drive signal is held even after the plasma switch is turned off, and so-called sample hold is performed.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上述の
プラズマアドレス表示装置は、以下に説明する種々の問
題点を有する。
However, the above-described plasma addressed display device has various problems described below.

【0011】誘電体層203は、液晶層209およびプ
ラズマチャネル205を封止するだけでなく、液晶層2
09とプラズマチャネル205との間の絶縁遮断層とし
ても機能する。このような誘電体層203は、薄板ガラ
スなどの誘電体シートであり、絵素領域とプラズマスイ
ッチとの間に介在するキャパシタの誘電体として作用す
る。液晶層209の厚さは誘電体層203の厚さに比べ
てかなり薄く、例えば約6μm(実用的に最も薄い誘電
体層(約50μm)の約12%)である。絵素領域に印
加される駆動電圧は、液晶層209とプラズマチャネル
205とに厚さや誘電率に応じて分配(容量分割)され
るので、絵素領域に印加される駆動電圧のうち液晶層2
09に直接的に寄与する実効成分は、駆動電圧の10分
の1程度である。言い換えれば、駆動電圧として、液晶
層209に印加されるべき実効電圧の約10倍程度の電
圧が必要となる。
The dielectric layer 203 not only seals the liquid crystal layer 209 and the plasma channel 205, but also
It also functions as an insulation barrier between the plasma channel 09 and the plasma channel 205. Such a dielectric layer 203 is a dielectric sheet such as a thin glass plate, and functions as a dielectric of a capacitor interposed between the pixel region and the plasma switch. The thickness of the liquid crystal layer 209 is considerably smaller than the thickness of the dielectric layer 203, for example, about 6 μm (about 12% of the thinnest dielectric layer (about 50 μm for practical use)). The drive voltage applied to the pixel region is distributed (capacity division) to the liquid crystal layer 209 and the plasma channel 205 according to the thickness and the dielectric constant.
The effective component directly contributing to 09 is about 1/10 of the drive voltage. In other words, a drive voltage that is about 10 times the effective voltage to be applied to the liquid crystal layer 209 is required.

【0012】液晶層209に十分な電界を与えるために
は、誘電体層203の厚さはできるだけ薄いことが好ま
しい。しかし、誘電体層(典型的には薄板ガラス)20
3を薄くすると、その操作性が低下し、製造プロセスの
歩留まりが低下するという問題があるので、ある程度以
上(現在は約50μm)薄くすることは困難である。
In order to apply a sufficient electric field to the liquid crystal layer 209, the thickness of the dielectric layer 203 is preferably as small as possible. However, the dielectric layer (typically thin glass) 20
When the thickness of No. 3 is reduced, there is a problem that the operability is reduced and the yield of the manufacturing process is reduced.

【0013】このように、従来のプラズマアドレス表示
装置では、比較的に高い駆動電圧を用いているので、異
なる表示状態にある互いに隣接する透明電極210間の
電位差が大きくなり、その結果、隣接する透明電極21
0間に電界の漏れ(横電界の漏れ)が生じ、いわゆるク
ロストークにより表示品位が低下するという問題があっ
た。
As described above, in the conventional plasma addressed display device, since a relatively high driving voltage is used, the potential difference between the adjacent transparent electrodes 210 in different display states becomes large, and as a result, the adjacent transparent electrodes 210 become large. Transparent electrode 21
There is a problem that an electric field leaks (leakage of a horizontal electric field) occurs during zero, and display quality is degraded due to so-called crosstalk.

【0014】本発明は、上記の課題を解決するためにな
されたものであり、クロストーク現象に起因する表示品
位の低下を抑制・防止したプラズマアドレス表示装置を
提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a plasma addressed display device in which a decrease in display quality due to a crosstalk phenomenon is suppressed or prevented.

【0015】[0015]

【課題を解決するための手段】本発明のプラズマアドレ
ス表示装置は、第1基板と、前記第1基板に対向するよ
うに設けられた誘電体層と、前記第1基板と前記誘電体
層との間に設けられた表示媒体層と、前記誘電体層を介
して前記表示媒体層に対向するように設けられた第2基
板と、前記誘電体層と前記第2基板との間に設けられ、
それぞれがイオン化可能なガスを含み、第1方向に延び
る複数のプラズマチャネルを備え、前記第1基板に沿っ
た複数の行および前記第1方向とは異なる第2方向に沿
った複数の列からなるマトリクス状に配列された複数の
絵素領域を有するプラズマアドレス表示装置であって、
前記第1基板は、前記表示媒体層側に少なくとも1つの
対向電極を有し、前記第2基板は、それぞれが、前記複
数のプラズマチャネルのそれぞれに設けられ、前記第1
方向に延びる複数の走査電極と、それぞれが、前記第2
方向に延びる複数の信号電極とを有し、前記複数のプラ
ズマチャネルは、前記複数の行に対応して設けられ、前
記複数の走査電極に選択的に印加される走査電圧によっ
て選択的にプラズマ放電を発生し、前記複数の絵素領域
の前記表示媒体層は、前記走査電圧によって行単位でア
ドレスされ、且つ、前記複数のプラズマチャネルのうち
の選択的にプラズマ放電が発生したプラズマチャネルを
介して印加される、前記複数の信号電極と前記少なくと
も1つの対向電極との間の電圧によって表示状態が変化
し、そのことによって上記目的が達成される。
According to the present invention, there is provided a plasma addressed display device comprising: a first substrate; a dielectric layer provided so as to face the first substrate; A display medium layer provided therebetween, a second substrate provided so as to face the display medium layer via the dielectric layer, and a second substrate provided between the dielectric layer and the second substrate. ,
A plurality of plasma channels, each containing an ionizable gas, extending in a first direction, comprising a plurality of rows along the first substrate and a plurality of columns along a second direction different from the first direction. A plasma address display device having a plurality of picture element regions arranged in a matrix,
The first substrate has at least one counter electrode on the display medium layer side, and the second substrate is provided in each of the plurality of plasma channels.
A plurality of scan electrodes extending in the direction,
A plurality of signal electrodes extending in a direction, the plurality of plasma channels are provided corresponding to the plurality of rows, and the plurality of plasma channels are selectively discharged by a scan voltage selectively applied to the plurality of scan electrodes. And the display medium layers of the plurality of picture element regions are addressed on a row-by-row basis by the scanning voltage, and via the plasma channel in which a plasma discharge is selectively generated among the plurality of plasma channels. The display state changes depending on the applied voltage between the plurality of signal electrodes and the at least one counter electrode, thereby achieving the above object.

【0016】前記少なくとも1つの対向電極は、前記複
数の絵素領域に共通に設けられた単一の対向電極である
ことが好ましい。前記少なくとも1つの対向電極は、前
記複数の列に対応して設けられた複数のストライプ状の
電極であり、前記複数のストライプ状の電極には共通の
対向電圧が印加されてもよい。
It is preferable that the at least one counter electrode is a single counter electrode provided commonly to the plurality of picture element regions. The at least one counter electrode may be a plurality of striped electrodes provided corresponding to the plurality of columns, and a common counter voltage may be applied to the plurality of striped electrodes.

【0017】前記複数の走査電極および前記複数の信号
電極が前記プラズマ放電のためのプラズマ電極として機
能する構成とすることが好ましい。
It is preferable that the plurality of scanning electrodes and the plurality of signal electrodes function as plasma electrodes for the plasma discharge.

【0018】前記複数の信号電極は、前記複数の絵素領
域に対応する領域内に、前記第1方向に延びる分岐部を
有することが好ましい。
It is preferable that the plurality of signal electrodes have a branch portion extending in the first direction in a region corresponding to the plurality of picture element regions.

【0019】前記複数の走査電極に選択的に前記走査電
圧を印加した後、前記複数の絵素領域のうち、前記走査
電圧によって選択的にプラズマ放電を発生したプラズマ
チャネルでアドレスされた行に属する絵素領域に対応す
る信号電圧を、前記複数の信号電極に印加することが好
ましい。
After selectively applying the scan voltage to the plurality of scan electrodes, the plurality of picture element regions belong to a row addressed by a plasma channel in which plasma discharge is selectively generated by the scan voltage. Preferably, a signal voltage corresponding to a picture element region is applied to the plurality of signal electrodes.

【0020】前記複数の走査電極に選択的に前記走査電
圧を印加した後、前記走査電圧が印加された走査電極が
高インピーダンス状態とされることが好ましい。
Preferably, after selectively applying the scan voltage to the plurality of scan electrodes, the scan electrode to which the scan voltage is applied is brought into a high impedance state.

【0021】前記複数の信号電極に印加される信号電圧
に同期した対向電圧が、前記少なくとも1つの対向電極
に印加されることが好ましい。
It is preferable that a counter voltage synchronized with a signal voltage applied to the plurality of signal electrodes is applied to the at least one counter electrode.

【0022】前記複数の走査電極および前記複数の信号
電極は、第1電極層と前記第1電極層を覆う第2電極層
とを有し、前記第2電極層は前記第1電極層よりも仕事
関数が小さい材料から形成されていることが好ましい。
Each of the plurality of scanning electrodes and the plurality of signal electrodes has a first electrode layer and a second electrode layer covering the first electrode layer, and the second electrode layer is higher than the first electrode layer. It is preferable to be formed from a material having a small work function.

【0023】前記複数のプラズマチャネルのうちの選択
的にプラズマ放電が発生したプラズマチャネル内のプラ
ズマ密度は、前記複数の列の間の領域で他の領域よりも
低いことが好ましい。
[0023] It is preferable that the plasma density in a plasma channel in which a plasma discharge is selectively generated among the plurality of plasma channels is lower in a region between the plurality of columns than in another region.

【0024】前記複数のプラズマチャネルのそれぞれ
は、前記複数の列の間の領域のそれぞれに隔壁を有する
ことが好ましい。
It is preferable that each of the plurality of plasma channels has a partition in each of the regions between the plurality of rows.

【0025】以下、本発明の作用を説明する。Hereinafter, the operation of the present invention will be described.

【0026】本発明のプラズマアドレス表示装置は、マ
トリクス状に配列された複数の絵素領域を有する表示装
置であって、第1基板と誘電体層との間に設けらた表示
媒体層と、誘電体層を介して表示媒体層に対向するよう
に設けられた第2基板とを有し、誘電体層と第2基板と
の間に行方向に延びるプラズマチャネルを備えている。
第1基板は、表示媒体層側に対向電極を有している。第
2基板は、プラズマチャネルと平行に行方向に延びる走
査電極と、走査電極と異なる列方向に延びる信号電極と
を有している。プラズマチャネルは、走査電極に印加さ
れる走査電圧によって選択的にプラズマ放電を発生し、
表示媒体層を行単位でアドレスする。プラズマ放電が発
生したプラズマチャネルを介して、信号電極と対向電極
との間の電圧が表示媒体層に印加される。表示媒体層
は、この電圧に応じて表示状態を変化する。すなわち、
本発明のプラズマアドレス表示装置においては、表示媒
体層を行単位でアドレスするための走査電極と、表示媒
体層に信号電圧を印加するための列方向に延びる信号電
極との両方が、第2基板に設けられている。従って、第
1基板の表示媒体層側に設けられた対向電極に、列単位
で異なる電圧を印加する必要がないので、横電界による
クロストークの発生が防止される。
A plasma address display device according to the present invention is a display device having a plurality of picture element regions arranged in a matrix, comprising: a display medium layer provided between a first substrate and a dielectric layer; A second substrate provided to face the display medium layer via the dielectric layer; and a plasma channel extending in the row direction between the dielectric layer and the second substrate.
The first substrate has a counter electrode on the display medium layer side. The second substrate has a scanning electrode extending in a row direction parallel to the plasma channel and a signal electrode extending in a column direction different from the scanning electrode. The plasma channel selectively generates a plasma discharge by a scanning voltage applied to the scanning electrode,
The display media layer is addressed row by row. A voltage between the signal electrode and the counter electrode is applied to the display medium layer via the plasma channel in which the plasma discharge has occurred. The display medium layer changes the display state according to this voltage. That is,
In the plasma addressed display device of the present invention, both the scan electrodes for addressing the display medium layer in units of rows and the signal electrodes extending in the column direction for applying a signal voltage to the display medium layer are formed on the second substrate. It is provided in. Therefore, it is not necessary to apply different voltages for each column to the counter electrode provided on the display medium layer side of the first substrate, so that occurrence of crosstalk due to the lateral electric field is prevented.

【0027】また、第2基板に設けられる信号電極に印
加される信号電圧は、放電状態にあるプラズマチャネル
およびそれに接している誘電体層を介して、表示媒体層
に印加される。従って、この信号電極は、従来のプラズ
マアドレス表示装置における透明電極(列電極)とは異
なり、絵素領域の1列に対応する幅を有する必要は無
い。すなわち、信号電極を透明導電材料を用いて形成す
る必要がなく、透明導電材料よりも導電率の高い材料
(典型的には金属材料)を用いて形成することができ
る。導電率の高い材料を用いて信号電極を形成できるの
で、表示装置の大画面化や高精細化に伴う電極の電気抵
抗の増加に起因する、電圧降下または信号遅延による表
示品位の低下を抑制・防止することができる。
The signal voltage applied to the signal electrode provided on the second substrate is applied to the display medium layer via the plasma channel in the discharge state and the dielectric layer in contact with the plasma channel. Therefore, unlike the transparent electrode (column electrode) in the conventional plasma address display device, the signal electrode does not need to have a width corresponding to one column of the picture element region. That is, the signal electrode does not need to be formed using a transparent conductive material, and can be formed using a material (typically, a metal material) having higher conductivity than the transparent conductive material. Since the signal electrodes can be formed using a material with high conductivity, the deterioration of display quality due to a voltage drop or signal delay due to an increase in the electrical resistance of the electrodes due to the large screen and high definition of the display device is suppressed. Can be prevented.

【0028】対向電極は、複数の絵素領域(絵素領域全
体に亘って)に共通に設けられた単一の対向電極(共通
電極)としてもよいし、列に対応して設けられたストラ
イプ状電極としてもよい。
The counter electrode may be a single counter electrode (common electrode) provided in common for a plurality of picture element regions (over the entire picture element region), or a stripe provided for each column. It may be a shaped electrode.

【0029】単一の対向電極(単一の連続な導電層から
なる)を形成すると、プラズマアドレス表示装置の構造
および製造プロセスを単純にすることができるので、製
造の歩留まりを向上することができる。表示領域の全面
に亘って形成される対向電極は、マスクス堆積法(例え
ば、マスクスパッタリング法)を用いて形成することが
できる。マスク堆積法を用いると、フォトリソグラフィ
プロセスを利用する必要がないので、対向基板(対向電
極が形成された基板)が、例えばレジスト剥離工程で用
いられる強アルカリ性の剥離液に曝されることがない。
従って、カラー表示装置において対向基板に形成される
カラーフィルタ層を剥離液から保護するために設けられ
る保護層(またはパッシベーション層と呼ばれる)を省
略することができる。このように、対向電極を単一の電
極とすることによって、プラズマアドレス表示装置の構
造および製造プロセスを単純にすることが可能となり、
歩留まりの向上あるいは製品コストの低減を実現するこ
とができる。
The formation of a single counter electrode (consisting of a single continuous conductive layer) simplifies the structure and manufacturing process of the plasma addressed display device, thereby improving the manufacturing yield. . The counter electrode formed over the entire display region can be formed by using a mask deposition method (for example, a mask sputtering method). With the use of the mask deposition method, there is no need to use a photolithography process, so that the counter substrate (the substrate on which the counter electrode is formed) is not exposed to, for example, a strongly alkaline stripping solution used in a resist stripping step. .
Therefore, a protective layer (also called a passivation layer) provided for protecting a color filter layer formed on an opposite substrate from a stripping liquid in a color display device can be omitted. As described above, by using a single electrode as the counter electrode, the structure and manufacturing process of the plasma addressed display device can be simplified,
The yield can be improved or the product cost can be reduced.

【0030】さらに、単一の対向電極は、従来の透明電
極(列電極)よりも面積が大きいので、比較的薄い透明
導電層で十分に低い抵抗を実現できる。従って、対向電
極の抵抗を下げるために、透過率を犠牲にして透明導電
層を厚くする必要もない。
Further, since the single counter electrode has a larger area than a conventional transparent electrode (column electrode), a sufficiently low resistance can be realized with a relatively thin transparent conductive layer. Therefore, it is not necessary to increase the thickness of the transparent conductive layer at the expense of transmittance in order to reduce the resistance of the counter electrode.

【0031】また、信号電極は走査電極とともに第2基
板に設けられているので、走査電極をプラズマ放電のた
めのカソード(またはアノード)として用いる場合、信
号電極をプラズマ放電用のアノード(またはカソード)
として用いることができる。このような構成を採用する
と、別途アノード(またはカソード)を設ける必要がな
くなるので、表示装置の構造および製造プロセスを単純
にすることができる。
Since the signal electrode is provided on the second substrate together with the scan electrode, when the scan electrode is used as a cathode (or anode) for plasma discharge, the signal electrode is used as an anode (or cathode) for plasma discharge.
Can be used as When such a configuration is adopted, it is not necessary to separately provide an anode (or a cathode), so that the structure and the manufacturing process of the display device can be simplified.

【0032】信号電極をプラズマ放電のためのプラズマ
電極(アノードまたはカソード)として用いる構成にお
いては、走査電極と信号電極との交差部の近傍(電界強
度が高い領域)でプラズマ放電が発生する。プラズマ放
電は、カソードとアノードとの距離に依存するので、線
状の走査電極と信号電極とを互いに交差させただけで
は、プラズマ放電の発生が不均(不安定)となり、表示
品位が低下することがある。信号電極が絵素領域に対応
する領域内において走査電極と平行に延びる分岐部を有
する構成を採用すると、カソードとアノードとが平行に
配置される部分が形成されるので、プラズマ放電の発生
の均一性(安定性)が高まり、表示品位を向上すること
ができる。
In a configuration in which the signal electrode is used as a plasma electrode (anode or cathode) for plasma discharge, a plasma discharge is generated in the vicinity of the intersection between the scanning electrode and the signal electrode (region where the electric field strength is high). Since the plasma discharge depends on the distance between the cathode and the anode, merely intersecting the linear scanning electrode and the signal electrode causes unevenness (instability) of the plasma discharge and lowers the display quality. Sometimes. If a configuration is employed in which the signal electrode has a branch portion extending in parallel with the scanning electrode in a region corresponding to the pixel region, a portion where the cathode and the anode are arranged in parallel is formed, so that the uniformity of plasma discharge generation Performance (stability) is enhanced, and display quality can be improved.

【0033】走査電極に選択的に走査電圧を印加した
後、走査電圧によって選択的にプラズマ放電を発生した
プラズマチャネルでアドレスされた行に属する絵素領域
に対応する信号電圧を信号電極に印加することによっ
て、活性化されたプラズマチャネルは列毎にそれぞれの
絵素領域に対応する信号電極の電位となる。従って、そ
れぞれの絵素領域の表示媒体層を、信号電圧に応じた表
示状態とすることができる。
After a scan voltage is selectively applied to the scan electrode, a signal voltage corresponding to a picture element region belonging to a row addressed by a plasma channel in which plasma discharge is selectively generated by the scan voltage is applied to the signal electrode. As a result, the activated plasma channels have the potential of the signal electrode corresponding to each pixel region for each column. Therefore, the display medium layer in each picture element region can be set to a display state corresponding to the signal voltage.

【0034】信号電極に信号電圧が印加されると、信号
電極と対向電極との間の電圧に応じた量の電荷が誘電体
層の下面(第2基板側)に誘導・蓄積される。走査電極
に選択的に走査電圧を印加した後、走査電圧が印加され
た走査電極が高インピーダンス状態とされることによっ
て、これらの電荷がカソードとして機能する走査電極へ
と流れなくなり、信号電極と対向電極との間の電圧の低
下(電圧保持率の低下)が防止される。
When a signal voltage is applied to the signal electrode, an amount of charge corresponding to the voltage between the signal electrode and the counter electrode is induced and accumulated on the lower surface (the second substrate side) of the dielectric layer. After selectively applying a scan voltage to the scan electrode, the scan electrode to which the scan voltage is applied is brought into a high impedance state, so that these charges do not flow to the scan electrode functioning as a cathode, and are opposed to the signal electrode. A decrease in voltage between the electrode and the electrode (a decrease in voltage holding ratio) is prevented.

【0035】信号電極に印加される信号電圧に同期した
対向電圧を、対向電極に印加することによって、信号電
極と対向電極との間の電圧の極性を反転させることがで
きる。このことにより、焼き付けや残像を抑制・防止す
ることができる。信号電極の駆動極性を単一に固定で
き、且つ、信号電圧を制御する信号回路の耐圧を低くで
きる。
By applying a counter voltage synchronized with the signal voltage applied to the signal electrode to the counter electrode, the polarity of the voltage between the signal electrode and the counter electrode can be inverted. As a result, it is possible to suppress or prevent burning and afterimages. The driving polarity of the signal electrode can be fixed to a single value, and the withstand voltage of the signal circuit for controlling the signal voltage can be reduced.

【0036】走査電極および信号電極が、第1電極層と
第1電極層を覆う第2電極層とを有し、第2電極層は第
1電極層よりも電気抵抗が高い構成とすることによっ
て、表示品位をさらに向上することができる。第2電極
層よりも電気抵抗が低い第1電極層は、電極の抵抗に起
因する、電極の延設方向(行または列方向)における電
圧降下または信号遅延を抑制する。また、第1電極層よ
りも電気抵抗が高い第2電極層はプラズマ放電に関与
し、プラズマ放電が局所的に発生したときに、電圧降下
が大きいほどプラズマ放電が抑制されるので、プラズマ
チャネル全体に均一なプラズマ放電が得られる。
The scanning electrode and the signal electrode have a first electrode layer and a second electrode layer covering the first electrode layer, and the second electrode layer has a higher electric resistance than the first electrode layer. The display quality can be further improved. The first electrode layer having a lower electric resistance than the second electrode layer suppresses a voltage drop or a signal delay in the extending direction (row or column direction) of the electrode due to the resistance of the electrode. Further, the second electrode layer having an electric resistance higher than that of the first electrode layer participates in the plasma discharge, and when the plasma discharge is locally generated, the larger the voltage drop is, the more the plasma discharge is suppressed. A uniform plasma discharge can be obtained.

【0037】プラズマアドレス表示装置においては、上
述した横電界によるクロストークとは異なる原因で生じ
るクロストーク(「データ・ディヒュージョン・クロス
トーク:DDC」と呼ぶ。)が発生する。DDCは、絵
素領域に印加される電圧に応じてプラズマチャネル内の
誘電体層の下面に誘導・蓄積される電荷が、プラズマチ
ャネル内で拡散することによって起こる。
In the plasma addressed display device, crosstalk (referred to as "data diffusion crosstalk: DDC") occurs due to a cause different from the crosstalk due to the lateral electric field described above. DDC occurs when charges induced and accumulated on the lower surface of the dielectric layer in the plasma channel in accordance with the voltage applied to the pixel region, diffuse in the plasma channel.

【0038】従って、プラズマ放電が発生したプラズマ
チャネル内のプラズマ密度を、複数の列の間の領域で他
の領域よりも低くする構成を採用することによって、D
DCを抑制・防止することができる。例えば、それぞれ
のプラズマチャネルに、複数の列の間の領域に隔壁を形
成することによって、複数の列の間の領域におけるプラ
ズマ密度を低下させることができる。
Therefore, by adopting a configuration in which the plasma density in the plasma channel in which the plasma discharge has occurred is lower in the region between the plurality of columns than in the other regions, D
DC can be suppressed and prevented. For example, by forming a partition in each plasma channel in a region between a plurality of columns, a plasma density in a region between a plurality of columns can be reduced.

【0039】[0039]

【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態のプラズマアドレス表示装置を説明す
る。本発明は、以下の実施形態によって限定されるもの
ではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a plasma addressed display device according to an embodiment of the present invention will be described with reference to the drawings. The present invention is not limited by the following embodiments.

【0040】(実施形態1)図1に、本発明による実施
形態1のプラズマアドレス液晶表示装置(PALC)1
00を示す。PALC100は、表示媒体層として液晶
層を用いた液晶表示装置であるが、本発明は、表示モー
ド、表示媒体の種類に関係なく、種々のプラズマアドレ
ス表示装置に広く適用できる。
(Embodiment 1) FIG. 1 shows a plasma addressed liquid crystal display (PALC) 1 according to Embodiment 1 of the present invention.
00 is shown. The PALC 100 is a liquid crystal display device using a liquid crystal layer as a display medium layer, but the present invention can be widely applied to various plasma address display devices regardless of the display mode and the type of display medium.

【0041】PALC100は、第1基板(例えばガラ
ス基板)103と、第1基板103に対向するように設
けられた誘電体層(例えば、薄板ガラス)107と、第
1基板103と誘電体層107との間に設けられた液晶
層105とを備える表示セル101と、誘電体層107
を介して液晶層105に対向するように設けられた第2
基板(例えば、ガラス基板)116と、誘電体層105
と第2基板116との間に設けられ、それぞれがイオン
化可能なガスを含み、行方向に延びる複数のプラズマチ
ャネル112を備えるプラズマセル102とを有してい
る。PALC100は、プラズマチャネル112の延設
方向である行方向と、行方向とは異なる(典型的には直
交する)列方向とに沿って、マトリクス状に配列された
複数の絵素領域117を有している。
The PALC 100 includes a first substrate (for example, a glass substrate) 103, a dielectric layer (for example, thin glass) 107 provided so as to face the first substrate 103, a first substrate 103 and a dielectric layer 107. A display cell 101 including a liquid crystal layer 105 provided between the display cell 101 and a dielectric layer 107.
A second layer provided to face the liquid crystal layer 105 with the
A substrate (eg, a glass substrate) 116 and a dielectric layer 105
And a second substrate 116, the plasma cell 102 including a plurality of plasma channels 112 each including an ionizable gas and extending in the row direction. The PALC 100 has a plurality of picture element regions 117 arranged in a matrix along a row direction which is a direction in which the plasma channel 112 extends and a column direction different from (typically orthogonal to) the row direction. are doing.

【0042】第1基板103は、液晶層105側に対向
電極104を有している。対向電極104は、単一の透
明導電膜(例えば、ITO(インジウム錫酸化物)膜)
から形成された平面状べた電極であり、例えば、マスク
堆積法で形成される。液晶層105は、種々の電気光学
的動作モード用の液晶層であってよい。また、必要に応
じて、液晶層105の両側(第1基板103および誘電
体層107の液晶層105に接する表面)に配向膜(図
示せず)がそれぞれ設けられる。液晶層105の厚さ
は、スペーサにより所定の厚さ(例えば、6μm)に設定
される。
The first substrate 103 has a counter electrode 104 on the liquid crystal layer 105 side. The counter electrode 104 is a single transparent conductive film (for example, an ITO (indium tin oxide) film)
Is a flat solid electrode formed from, for example, a mask deposition method. The liquid crystal layer 105 may be a liquid crystal layer for various electro-optical operation modes. If necessary, alignment films (not shown) are provided on both sides of the liquid crystal layer 105 (the surfaces of the first substrate 103 and the dielectric layer 107 that are in contact with the liquid crystal layer 105). The thickness of the liquid crystal layer 105 is set to a predetermined thickness (for example, 6 μm) by the spacer.

【0043】第2基板116は、プラズマチャネル11
2のそれぞれに設けられ、行方向に延びる走査電極(カ
ソード)109と、列方向に延びる信号電極(アノー
ド)108とを有している。走査電極109と信号電極
108とは、絶縁層(不図示)によって互いに絶縁され
ている。信号電極108と走査信号109は、金属材料
から形成され、所望の膜厚(例えば約30〜約60μm)
を有することが好ましい。以下の実施形態では、信号電
極108をアノードとしても機能させる構造を説明する
が、従来のように、走査電極(カソード)109と平行
に配設されるアノードを別途設けてもよい。また、走査
電極109をアノード、信号電極108をカソードとし
て機能させることもできる。
The second substrate 116 has a plasma channel 11
2 has a scanning electrode (cathode) 109 extending in the row direction and a signal electrode (anode) 108 extending in the column direction. The scanning electrode 109 and the signal electrode 108 are insulated from each other by an insulating layer (not shown). The signal electrode 108 and the scanning signal 109 are formed of a metal material, and have a desired thickness (for example, about 30 to about 60 μm).
It is preferable to have In the following embodiments, a structure in which the signal electrode 108 also functions as an anode will be described. However, as in the related art, an anode provided in parallel with the scanning electrode (cathode) 109 may be separately provided. Further, the scan electrode 109 can function as an anode and the signal electrode 108 can function as a cathode.

【0044】走査電極109と信号電極108との交差
部ごとに1つの絵素領域117が規定される。絵素領域
領域117の2次元的な広がりは、後述するように、実
質的にプラズマが発生する領域で規定される。絵素領域
117の列方向の幅は隔壁110の間隔で実質的に規定
され、行方向の幅はプラズマの行方向の広がり(信号電
極(アノード)108と走査電極(カソード)109と
の配置関係などに依存する)で決まる。
One picture element region 117 is defined for each intersection between the scanning electrode 109 and the signal electrode 108. The two-dimensional spread of the picture element region 117 is defined by a region where plasma is substantially generated, as described later. The width of the pixel region 117 in the column direction is substantially defined by the interval between the partition walls 110, and the width in the row direction is the width of the plasma in the row direction (the positional relationship between the signal electrode (anode) 108 and the scanning electrode (cathode) 109). Etc.).

【0045】プラズマチャネル112は、第2基板11
6と誘電体層107の間に形成されたストライプ状の隔
壁110によって、互いに分離されている。隔壁110
は走査電極109と略平行に設けられており、隣接する
隔壁110の間に走査電極109が配置されている。プ
ラズマチャネル112は、第2基板116、誘電体層1
07および隔壁110によって包囲された空間に、イオ
ン化可能なガス(例えば、ヘリウム、ネオンおよびアル
ゴン、またはこれらの混合ガス)が封入されている。プ
ラズマチャネル112は、走査電極109に選択的に印
加される走査電圧によって選択的にプラズマ放電を発生
し、絵素領域の液晶層105を行単位でアドレスする。
選択的なプラズマ放電によってアドレスされた絵素領域
117の液晶層105(および誘電体層107)に対向
電極104と信号電極108との間の電圧が印加され、
その電圧に応じて液晶層105の配向状態が変化し、表
示が行われる。
The plasma channel 112 is provided on the second substrate 11
6 and the dielectric layer 107 are separated from each other by stripe-shaped barrier ribs 110 formed therebetween. Partition wall 110
Are provided substantially parallel to the scanning electrodes 109, and the scanning electrodes 109 are arranged between the adjacent partition walls 110. The plasma channel 112 includes the second substrate 116, the dielectric layer 1
An ionizable gas (for example, helium, neon, and argon, or a mixed gas thereof) is sealed in a space surrounded by 07 and the partition 110. The plasma channel 112 selectively generates a plasma discharge by a scanning voltage selectively applied to the scanning electrode 109, and addresses the liquid crystal layer 105 in the pixel region in units of rows.
A voltage between the counter electrode 104 and the signal electrode 108 is applied to the liquid crystal layer 105 (and the dielectric layer 107) of the picture element region 117 addressed by the selective plasma discharge,
The orientation of the liquid crystal layer 105 changes according to the voltage, and display is performed.

【0046】本発明によるPALC100は、透過型表
示装置に限られず、反射型表示装置とすることができ
る。反射型表示装置とする場合、第1基板104および
第2基板116のどちらか一方が透明基板(例えば、ガ
ラス基板)であればよい。また、PALC100を実際
に使用するときの配置は、図1に示した配置(第1基板
104が上)に限られず、逆にしてもよい。
The PALC 100 according to the present invention is not limited to a transmissive display device, but may be a reflective display device. In the case of a reflective display device, one of the first substrate 104 and the second substrate 116 may be a transparent substrate (for example, a glass substrate). The arrangement when the PALC 100 is actually used is not limited to the arrangement shown in FIG. 1 (the first substrate 104 is on top), and may be reversed.

【0047】次に、図2および図3を参照しながら、プ
ラズマセル102の構造と製造方法を説明する。上述し
たように、液晶セル101は対向電極104をすべての
絵素領域117に共通に用いられる単一の電極とできる
こと以外は、従来のPALCと実質的に同じ構造を有し
ているので、詳細な説明は省略する。
Next, the structure and manufacturing method of the plasma cell 102 will be described with reference to FIGS. As described above, the liquid crystal cell 101 has substantially the same structure as the conventional PALC except that the counter electrode 104 can be a single electrode commonly used for all the pixel regions 117. Detailed description is omitted.

【0048】図2は、プラズマセル102の上面図であ
り、図3Aおよび図3Bは、図2の3a−3a’線およ
び3b−3b’線に沿った断面図に相当する。
FIG. 2 is a top view of the plasma cell 102, and FIGS. 3A and 3B correspond to sectional views taken along lines 3a-3a 'and 3b-3b' in FIG.

【0049】図2に示したように、隔壁110はストラ
イプ状に形成されている。信号電極108と走査電極1
09の端部(不図示)は表示領域(マトリクス状に配置
された絵素領域からなる)から周縁部に向かって延設さ
れており、外部(駆動回路など)との電気的な接続に用
いられる。
As shown in FIG. 2, the partition 110 is formed in a stripe shape. Signal electrode 108 and scanning electrode 1
An end portion 09 (not shown) extends from the display region (consisting of picture element regions arranged in a matrix) toward the peripheral portion, and is used for electrical connection with the outside (such as a drive circuit). Can be

【0050】第2基板(例えば、ガラス基板)116の主
面には、所定の厚さ(例えば、約30〜約60μm)で導
電材料を堆積して導電膜を形成し、それをパターンニン
グすることによって、信号電極108および走査電極1
09を形成する。例えば、サンドブラスト法を用いてパ
ターニングする場合には、以下の手順が採用され得る。
On the main surface of the second substrate (for example, a glass substrate) 116, a conductive material is deposited with a predetermined thickness (for example, about 30 to about 60 μm) to form a conductive film, and the conductive film is patterned. Thus, the signal electrode 108 and the scan electrode 1
09 is formed. For example, when patterning is performed using a sandblast method, the following procedure can be adopted.

【0051】まず、導電膜は、任意の適切な材料(例え
ば、ニッケル、タングステン、銅、アルミニウム)を用
いて、任意の適切な方法(例えば、真空蒸着、スパッタ
リング、またはスクリーン印刷法)で形成され得る。次
に、フォトレジストを導電膜上にコーティングし、所定
のパターンを有するマスクを介して、フォトレジストを
パターニングする。露出した部分に研磨粒子を噴射する
ことにより、導電膜を所定の深さだけ機械的にエッチン
グし、走査電極109を形成する。
First, the conductive film is formed using any appropriate material (eg, nickel, tungsten, copper, aluminum) by any appropriate method (eg, vacuum deposition, sputtering, or screen printing). obtain. Next, a photoresist is coated on the conductive film, and the photoresist is patterned through a mask having a predetermined pattern. By spraying abrasive particles on the exposed portions, the conductive film is mechanically etched to a predetermined depth to form the scan electrodes 109.

【0052】次に、信号電極108と走査電極109と
の交差部に絶縁層111を設ける。例えば、スクリーン
印刷法を用いて形成さする場合には、以下の手順が採用
され得る。まず、絶縁層は、任意の適切な材料(例え
ば、低融点のガラスペースト)を用いて、スクリーン印
刷法で所定の領域に選択的にパターン形成する。そし
て、ガラスペーストを焼結させることによって、絶縁層
111が得られる。
Next, an insulating layer 111 is provided at the intersection of the signal electrode 108 and the scanning electrode 109. For example, when forming using a screen printing method, the following procedures can be adopted. First, the insulating layer is selectively patterned in a predetermined area by a screen printing method using any appropriate material (for example, a glass paste having a low melting point). Then, the insulating layer 111 is obtained by sintering the glass paste.

【0053】信号電極108は、絶縁層111を形成し
た後に、上記走査電極109と同様の材料を用いて同様
の方法で形成され得る。なお、信号電極108と走査電
極109の取り出し部(外部接続用延設部分)は、予め、
別の工程によりパターニングされ得る。例えば、信号電
極108と走査電極109の取り出し部は、研磨粒子を
用いて機械的エッチング加工によりパターニングしても
よく、任意の適切な溶液(例えば、強酸)を用いて化学的
エッチング加工によりパタ一ニングしてもよい。
After forming the insulating layer 111, the signal electrode 108 can be formed in the same manner using the same material as that of the scanning electrode 109. In addition, the extraction part (extended part for external connection) of the signal electrode 108 and the scanning electrode 109 is
It can be patterned by another step. For example, the extraction portions of the signal electrode 108 and the scanning electrode 109 may be patterned by mechanical etching using abrasive particles, or may be patterned by chemical etching using any appropriate solution (for example, strong acid). May be used.

【0054】隔壁110の形成は、上記絶縁層111と
同様の材料を用いて同様の方法で形成され得る。例え
ば、上述した絶縁層111を形成する工程を複数回繰り
返すことで所望の厚さを得る。
The partition 110 can be formed by the same method using the same material as the insulating layer 111. For example, a desired thickness is obtained by repeating the above-described step of forming the insulating layer 111 a plurality of times.

【0055】一方、図3Cに示すように、第2基板11
6の主面の周縁部には、表示領域を囲むように、フリッ
トシール118が印刷されている。好ましくは、フリッ
トシール118の内側には、少なくとも一筋の連絡溝1
20が形成されている。この連絡溝120は第2基板1
16上に形成されたストライプ状の隔壁110のパター
ンが途切れるように設けられている。このような構成を
有する第2基板116をフリットシール118により誘
電体層107と貼り合わせ、加熱および加圧処理を施し
て、第2基板116と誘電体層107とを気密封止す
る。
On the other hand, as shown in FIG.
A frit seal 118 is printed on the periphery of the main surface of No. 6 so as to surround the display area. Preferably, at least one connection groove 1 is provided inside the frit seal 118.
20 are formed. The connecting groove 120 is formed in the second substrate 1
It is provided so that the pattern of the stripe-shaped partition wall 110 formed on 16 is interrupted. The second substrate 116 having such a configuration is attached to the dielectric layer 107 with a frit seal 118, and is subjected to heat and pressure treatments to hermetically seal the second substrate 116 and the dielectric layer 107.

【0056】第2基板116に形成された連絡溝120
は、ストライプ状のプラズマチャネル(放電領域)11
2を横断する。第2基板116と誘電体層107とを気
密封止した後、この連絡溝120を介して所定のイオン
化可能ガス(プラズマガス)を各プラズマチャネル112
に導入する。ガス導入の終了した段階で、通気口119
を封止する。このようにして、プラズマセル102が作
製される。
Communication groove 120 formed in second substrate 116
Is a stripe-shaped plasma channel (discharge region) 11
Cross 2 After the second substrate 116 and the dielectric layer 107 are hermetically sealed, a predetermined ionizable gas (plasma gas) is supplied to each plasma channel 112 through the communication groove 120.
To be introduced. At the end of the gas introduction, the vent 119
Is sealed. Thus, the plasma cell 102 is manufactured.

【0057】液晶セル101は、例えば、プラズマセル
102の誘電体層107に、スペーサを介して第1基板
103を所定の間隙で貼り合わせ、この間隙に液晶層1
05を構成する液晶材料を封入充填することにより、液
晶セル101が作製され得る。必要に応じて、第1基板
103にカラーフィルタ層やブラックマトリクスを設け
てもよい。このようにして、液晶セル101とプラズマ
セル102とを備えるPALC100が製造され得る。
In the liquid crystal cell 101, for example, the first substrate 103 is bonded to the dielectric layer 107 of the plasma cell 102 via a spacer at a predetermined gap, and the liquid crystal layer 1 is
The liquid crystal cell 101 can be manufactured by sealing and filling the liquid crystal material constituting the liquid crystal material 05. If necessary, the first substrate 103 may be provided with a color filter layer or a black matrix. Thus, the PALC 100 including the liquid crystal cell 101 and the plasma cell 102 can be manufactured.

【0058】本実施形態のPALC100においては、
液晶層105を行単位でアドレスするための走査電極1
09と、液晶層105に信号電圧を印加するための列方
向に延びる信号電極108との両方が、第2基板116
に設けられている。従って、第1基板103の対向電極
104に、列単位で異なる電圧を印加する必要がないの
で、横電界によるクロストークの発生が防止される。
In the PALC 100 of the present embodiment,
Scan electrode 1 for addressing liquid crystal layer 105 in units of rows
09 and the signal electrode 108 extending in the column direction for applying a signal voltage to the liquid crystal layer 105 are both connected to the second substrate 116.
It is provided in. Therefore, it is not necessary to apply different voltages to the opposing electrode 104 of the first substrate 103 for each column, so that the occurrence of crosstalk due to the lateral electric field is prevented.

【0059】対向電極104は、単一の連続な導電層か
ら形成されているので、PALC100の製造の歩留ま
りを向上することができる。さらに、単一の対向電極1
04は、従来の透明電極(列電極)よりも面積が大きい
ので、比較的薄い透明導電層で十分に低い抵抗を実現で
きる。従って、対向電極104の抵抗を下げるために、
透過率を犠牲にして透明導電層を厚くする必要もなく、
明るい表示が実現される。
Since the counter electrode 104 is formed from a single continuous conductive layer, it is possible to improve the production yield of the PALC 100. Furthermore, a single counter electrode 1
04 has a larger area than conventional transparent electrodes (column electrodes), so that a relatively thin transparent conductive layer can realize sufficiently low resistance. Therefore, in order to reduce the resistance of the counter electrode 104,
There is no need to thicken the transparent conductive layer at the expense of transmittance,
Bright display is realized.

【0060】また、信号電極108は走査電極109と
とともに、第2基板116に設けられているので、走査
電極109をカソードとして用い、信号電極108をア
ノードとして用いることができるので、別途アノードを
設ける必要がなく、表示装置の構造および製造プロセス
を単純にすることができる。
Since the signal electrode 108 is provided on the second substrate 116 together with the scanning electrode 109, the scanning electrode 109 can be used as a cathode and the signal electrode 108 can be used as an anode. There is no need, and the structure and manufacturing process of the display device can be simplified.

【0061】(実施形態2)本発明による他の実施形態
のPALCについて説明する。以下の実施形態において
は、簡潔さのために、実施形態1のPALC100の構
成要素と実質的に同じ機能を有する構成要素を同じ参照
符号で示し、説明を省略する。
(Embodiment 2) A PALC according to another embodiment of the present invention will be described. In the following embodiments, for simplicity, components having substantially the same functions as those of the PALC 100 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0062】実施形態2のPALCは、信号電極108
が絵素領域117ごとに分岐部108’を有している点
において、実施形態1のPALC100と異なる。図4
および図5を参照しながら、実施形態2のPALCのプ
ラズマセル(図1のプラズマセル102に対応)の構造
を説明する。
The PALC of the second embodiment is a
Has a branching portion 108 ′ for each pixel region 117 and is different from the PALC 100 of the first embodiment. FIG.
The structure of the PALC plasma cell of Embodiment 2 (corresponding to the plasma cell 102 of FIG. 1) will be described with reference to FIG. 5 and FIG.

【0063】図4は、第2基板116の略平面図であ
り、図5(a)(b)および(c)は、それぞれ、図4中
の5a−5a’、5b−5b’および5c−5c’線に
沿った模式的な断面図である。
FIG. 4 is a schematic plan view of the second substrate 116, and FIGS. 5 (a), 5 (b) and 5 (c) show 5a-5a ', 5b-5b' and 5c- It is a schematic cross section along line 5c '.

【0064】信号電極108と走査電極109の交差部
に対応して規定される絵素領域において、信号電極10
8は、分岐部108’を有している。分岐部108’
は、走査電極109と略平行に配置される。すなわち、
分岐部108’と走査電極109との距離は、それぞれ
の絵素領域117内でほぼ一定である。分岐部108’
は、走査電極109と一体に形成される。
In the picture element region defined corresponding to the intersection of the signal electrode 108 and the scanning electrode 109, the signal electrode 10
8 has a branch part 108 '. Branch 108 '
Are arranged substantially parallel to the scanning electrodes 109. That is,
The distance between the branching portion 108 'and the scanning electrode 109 is substantially constant in each picture element region 117. Branch 108 '
Are formed integrally with the scanning electrode 109.

【0065】実施形態1のPALC100では、線状
(例えば、幅約100μm)の走査電極(カソード)1
09と信号電極(アノード)108との交差部の近傍
(電界強度が高い領域)でプラズマ放電が発生するの
で、プラズマ放電の発生が不均一(不安定)となり、表
示品位が低下することがある。それに対し、実施形態2
の信号電極108は、絵素領域117に対応する領域内
において走査電極109と平行に延びる分岐部108’
を有するので、プラズマ放電の発生の均一性(安定性)
が高まり、表示品位を向上することができる。プラズマ
放電の均一性を高めるために、分岐部108’は絵素領
域117の全体に亘って走査電極109と平行に対向す
るように設けることが好ましい。
In the PALC 100 of the first embodiment, a linear (for example, about 100 μm wide) scan electrode (cathode) 1
Since a plasma discharge is generated near the intersection of the signal electrode 09 and the signal electrode (anode) 108 (region where the electric field strength is high), the generation of the plasma discharge becomes non-uniform (unstable) and the display quality may deteriorate. . On the other hand, Embodiment 2
The signal electrode 108 has a branching portion 108 ′ extending in parallel with the scanning electrode 109 in a region corresponding to the pixel region 117.
The uniformity of plasma discharge generation (stability)
And display quality can be improved. In order to increase the uniformity of the plasma discharge, it is preferable that the branch portion 108 ′ is provided so as to face the scan electrode 109 in parallel over the entire pixel region 117.

【0066】(実施形態3)本発明によるさらに他の実施
形態のPALCについて説明する。実施形態3によるP
ALCは、プラズマチャネル112を絵素領域117に
対応する領域毎に実質的に分割する隔壁110aを有し
ている点において、実施形態1のPALC100と異な
る。
(Embodiment 3) A PALC of still another embodiment according to the present invention will be described. P according to Embodiment 3
The ALC differs from the PALC 100 of the first embodiment in that the ALC has a partition wall 110a that substantially divides the plasma channel 112 into regions corresponding to the pixel regions 117.

【0067】図6を参照しながら、実施形態3のPAL
Cのプラズマセルの構造を説明する。図6は実施形態1
のPALCについての図2に対応する。
Referring to FIG. 6, a PAL according to the third embodiment will be described.
The structure of the C plasma cell will be described. FIG. 6 shows the first embodiment.
2 corresponds to FIG.

【0068】隔壁110aは、列方向に延設されてお
り、誘電体層107と第2基板116との間隙に形成さ
れているプラズマチャネル112(図1参照)を絵素領
域117に対応する領域に実質的に分割する。隣接する
隔壁110aの間隔は、絵素慮域の大きさに応じて適宜
変更される。隔壁110aは、隔壁110と同様の材料
を用いて同様の方法で第2基板116上に形成すること
ができる。但し、プラズマ放電が発生する領域を実施的
に制限することができればよく、誘電体層107に接合
または当接される必要は無い。
The partition 110 a extends in the column direction, and a plasma channel 112 (see FIG. 1) formed in a gap between the dielectric layer 107 and the second substrate 116 is formed in a region corresponding to the pixel region 117. Is substantially divided. The distance between the adjacent partitions 110a is appropriately changed according to the size of the picture area. The partition 110a can be formed over the second substrate 116 by a similar method using a material similar to that of the partition 110. However, it is only necessary that the region where the plasma discharge occurs can be practically limited, and it is not necessary to join or contact the dielectric layer 107.

【0069】隔壁110aによって、プラズマチャネル
112内のプラズマ放電の行方向の広がりを制限するこ
とができる。その結果、プラズマチャネル112を介し
て、液晶層105と誘電体層107とに印加される、対
向電極104と信号電極108との間の電圧による電気
力線が広がる範囲が制限され、行方向に沿って隣接する
絵素領域117に至ることが防止される。従って、DD
Cの発生が抑制・防止された高品位の表示が実現され
る。
The width of the plasma discharge in the plasma channel 112 in the row direction can be restricted by the partition wall 110a. As a result, the range in which the lines of electric force applied by the voltage between the counter electrode 104 and the signal electrode 108 applied to the liquid crystal layer 105 and the dielectric layer 107 via the plasma channel 112 are limited, and Along with the adjacent pixel area 117 is prevented. Therefore, DD
A high-quality display in which the generation of C is suppressed / prevented is realized.

【0070】プラズマチャネル112を絵素領域117
に対応する領域に分割する隔壁110aを設ける構成
は、他のPALCに適用することができる。例えば、実
施形態2のPALCに適用する場合、信号電極108を
絶縁保護する絶縁層111の高さを部分的に高くするこ
とにより、容易に隔壁110aを形成することができ、
DDCを抑制・防止することができる。
The plasma channel 112 is connected to the picture element region 117.
The configuration in which the partition 110a is divided into regions corresponding to the above can be applied to other PALCs. For example, when applied to the PALC of Embodiment 2, the partition 110a can be easily formed by partially increasing the height of the insulating layer 111 for insulating and protecting the signal electrode 108,
DDC can be suppressed and prevented.

【0071】(実施形態4)本発明によるさらに他の実施
形態のPALCについて説明する。実施形態4によるP
ALCは、信号電極108および走査電極109がそれ
ぞれ複数の導電層から形成されている点において、実施
形態1のPALC100と異なる。
(Embodiment 4) A PALC of still another embodiment according to the present invention will be described. P according to Embodiment 4
The ALC differs from the PALC 100 of the first embodiment in that the signal electrode 108 and the scanning electrode 109 are each formed from a plurality of conductive layers.

【0072】図7(a)、(b)および(c)を参照し
ながら、実施形態4のPALCの信号電極108および
走査電極109の構造を説明する。ここでは、実施形態
1のPALC100の信号電極108および走査電極1
09を2層の導電層を用いて形成した例を説明する。図
7(a)は、図2の3a−3a’線に、図7(b)およ
び(c)は、図2の3b−3b’線に沿った断面図にそ
れぞれ相当する。
The structure of the signal electrode 108 and the scanning electrode 109 of the PALC according to the fourth embodiment will be described with reference to FIGS. 7 (a), 7 (b) and 7 (c). Here, the signal electrode 108 and the scan electrode 1 of the PALC 100 of the first embodiment are described.
09 is formed using two conductive layers. 7A corresponds to a sectional view taken along line 3a-3a 'in FIG. 2, and FIGS. 7B and 7C correspond to sectional views taken along line 3b-3b' in FIG.

【0073】それぞれの信号電極108および109
は、下層導電層(第1電極層)108bおよび109b
とその上に形成された上層導電層(第2電極層)108
aと109aとを有している。上層導電層108aおよ
び109aは、それぞれの電極108および109を構
成する複数の導電層のうちで、プラズマチャネル112
に最も近い導電層を指し、下層導電層108bおよび1
09bは、上層導電層108aおよび109a以外の導
電層を指す。ここでは、2層構造を例示するが、下層導
電層108bおよび109bを複数有する構造を採用し
てもよい。
Each signal electrode 108 and 109
Are the lower conductive layers (first electrode layers) 108b and 109b
And an upper conductive layer (second electrode layer) 108 formed thereon
a and 109a. The upper conductive layers 108a and 109a are formed of the plasma channel 112 of the plurality of conductive layers forming the respective electrodes 108 and 109.
And the lower conductive layers 108b and 1
09b indicates a conductive layer other than the upper conductive layers 108a and 109a. Here, a two-layer structure is illustrated, but a structure having a plurality of lower conductive layers 108b and 109b may be employed.

【0074】下層導電層108bおよび109bを形成
する材料は、低抵抗材料(例えば、銅、アルミニウム)
が好ましい。電極108および109の中心(下層導電
層108bおよび109b)が低い抵抗値を有すると、
電極の延設方向(行又は列方向)における電圧降下を抑
制することができる。
The material forming lower conductive layers 108b and 109b is a low-resistance material (eg, copper or aluminum)
Is preferred. When the center of the electrodes 108 and 109 (the lower conductive layers 108b and 109b) has a low resistance value,
Voltage drop in the direction in which the electrodes extend (row or column direction) can be suppressed.

【0075】一方、プラズマ放電に直接的に関与する上
層導電層108aおよび109aを形成する材料は、仕
事関数が小さい材料が適している。一般に仕事関数が小
さいと、γ係数(プラズマイオンが1個衝突したときに
放出される電子数)が大きく、放電電圧を低減すること
ができるからである。このような代表的な材料として、
六硼化ランタン、六硼化ガドリニウム、四硼化イットリ
ウムなどの硼化物が挙げられる。これらの材料は、高融
点・低スパッタ率という特性を有するため、放電電極材
料に適した材料として良く知られている。
On the other hand, as the material forming the upper conductive layers 108a and 109a directly involved in the plasma discharge, a material having a small work function is suitable. In general, when the work function is small, the γ coefficient (the number of electrons emitted when one plasma ion collides) is large, and the discharge voltage can be reduced. As such typical materials,
Borides such as lanthanum hexaboride, gadolinium hexaboride, and yttrium tetraboride. Since these materials have characteristics of a high melting point and a low sputtering rate, they are well known as materials suitable for discharge electrode materials.

【0076】次に、上述した2層構造電極の形成方法を
説明する。
Next, a method for forming the above-described two-layer structure electrode will be described.

【0077】まず、第2基板116に、例えば真空蒸着
法により所望の厚さで、走査電極108の下層導電層1
08bとなる導電膜を低抵抗材料(例えばアルミニウム)
を用いて形成する。次に、この低抵抗導電膜上にフォト
レジストをコーティングし、所定のパターンを有するマ
スクを介して、フォトレジストをパターニングする。露
出された低抵抗導電膜に研磨粒子を噴射することによ
り、走査電極109の下層導電層109bを形成する。
First, the lower conductive layer 1 of the scan electrode 108 is formed on the second substrate 116 to a desired thickness by, for example, a vacuum evaporation method.
08b is made of a low-resistance material (for example, aluminum)
It is formed using. Next, a photoresist is coated on the low-resistance conductive film, and the photoresist is patterned through a mask having a predetermined pattern. The lower conductive layer 109b of the scan electrode 109 is formed by spraying abrasive particles onto the exposed low-resistance conductive film.

【0078】次に、例えば、スクリーン印刷法で、所定
の位置に絶縁層111を形成し、さらに走査電極109
の下層導電層109bと同様に信号電極108の下層導
電層108bを形成する。
Next, the insulating layer 111 is formed at a predetermined position by, for example, a screen printing method.
The lower conductive layer 108b of the signal electrode 108 is formed in the same manner as the lower conductive layer 109b.

【0079】次に、例えば電着法を用いて、高抵抗材料
を下層導電層109bおよび108b上に積層し、焼成
した後、パターニングし、上層導電層108aおよび1
09aを形成することによって、図7(b)に示した断
面構造を有する信号電極108および走査電極109が
得られる。このプロセスを採用すると、上層導電層10
8aおよび109aを形成する工程を共通にできる利点
がある。絶縁層111に覆われる部分の走査電極109
は、下層導電層109bのみで形成されるが、上層導電
層109aはプラズマチャネル112に露出されている
場合にそ効果が発揮されるので、絶縁層111の下部に
は必要ない。
Next, a high-resistance material is laminated on the lower conductive layers 109b and 108b by, for example, an electrodeposition method, baked, and then patterned to form the upper conductive layers 108a and 108a.
By forming 09a, a signal electrode 108 and a scanning electrode 109 having the cross-sectional structure shown in FIG. 7B are obtained. When this process is adopted, the upper conductive layer 10
There is an advantage that the steps for forming 8a and 109a can be shared. Scan electrode 109 in a portion covered with insulating layer 111
Is formed only with the lower conductive layer 109b, but the upper conductive layer 109a is effective when exposed to the plasma channel 112, and is not required below the insulating layer 111.

【0080】あるいは、上述の形成プロセスにおいて、
走査電極109の下層導電層109bを形成した後に、
例えばスパッタリング法を用いて、高抵抗材料を用いて
走査電極109の上層導電層109aを形成した後、上
述のプロセスを実行することによって、図7(c)に示
した断面構造を有する信号電極108および走査電極1
09が得られる。
Alternatively, in the above forming process,
After forming the lower conductive layer 109b of the scan electrode 109,
After forming the upper conductive layer 109a of the scan electrode 109 using a high-resistance material by, for example, a sputtering method, the signal electrode 108 having the cross-sectional structure shown in FIG. And scanning electrode 1
09 is obtained.

【0081】プラズマ放電電極としても機能する信号電
極108および走査電極109を多層構造とする構成
は、実施形態1のPALCだけでなく、実施形態2およ
び3のPALCに適用できることは言うまでも無い。
It is needless to say that the configuration in which the signal electrode 108 and the scanning electrode 109, which also function as plasma discharge electrodes, have a multilayer structure can be applied not only to the PALC of the first embodiment but also to the PALCs of the second and third embodiments.

【0082】次に、本発明によるPALCの動作を説明
する。
Next, the operation of the PALC according to the present invention will be described.

【0083】図8、図9A、図9B、図9Cおよび図1
0を参照しながら、信号電極108がアノードを兼ねる
PALCの動作を説明する。信号電極108と別にアノ
ードを形成したPALCの動作(駆動方法)は、以下の
説明から当業者には容易に理解できるので、その説明を
省略する。
FIGS. 8, 9A, 9B, 9C and 1
The operation of the PALC in which the signal electrode 108 also functions as the anode will be described with reference to FIG. The operation (driving method) of the PALC in which the anode is formed separately from the signal electrode 108 can be easily understood by those skilled in the art from the following description, and the description is omitted.

【0084】上記の実施形態1〜4のPALCの駆動回
路として用いられる駆動回路の模式的なブロック図を図
8に示す。図9A、図9Bおよび図9Cは、上記実施形
態のPALCの動作の模式的な説明図である。図10
は、上記実施形態のPALCを駆動するための各信号の
タイミングチャートである。
FIG. 8 is a schematic block diagram of a drive circuit used as a drive circuit of the PALC according to the first to fourth embodiments. 9A, 9B, and 9C are schematic diagrams illustrating the operation of the PALC of the above embodiment. FIG.
5 is a timing chart of each signal for driving the PALC of the embodiment.

【0085】図8に示したように、駆動回路は、信号回
路131と走査回路132と制御回路133とを有す
る。信号回路131には、各々バッファを介して複数の
信号電極D1〜Dmが接続されている。走査回路132
には、複数の走査電極(カソード)K1〜Knが、各々
バッファを介して接続されている。なお、この信号電極
D1〜Dmは、これまでの図において参照符号108で
示されていたものに対応し、走査電極(カソード)K1
〜Knは、参照符号109で示されていたものに対応す
る。信号電極108と走査電極109とが交差する部分
(プラズマ放電を発生する部分)がプラズマスイッチ1
14として機能する。
As shown in FIG. 8, the driving circuit has a signal circuit 131, a scanning circuit 132, and a control circuit 133. A plurality of signal electrodes D1 to Dm are connected to the signal circuit 131 via buffers. Scanning circuit 132
Are connected to a plurality of scanning electrodes (cathodes) K1 to Kn via buffers. Note that the signal electrodes D1 to Dm correspond to those indicated by reference numeral 108 in the previous drawings, and correspond to the scanning electrode (cathode) K1.
To Kn correspond to those indicated by reference numeral 109. The portion where the signal electrode 108 and the scanning electrode 109 intersect (the portion that generates plasma discharge) is the plasma switch 1
Functions as 14.

【0086】対向電極104は、ここでは、接地されて
いる。制御回路133は、信号回路131と走査回路1
32とを互いに同期的に制御する。走査回路132に接
続された走査電極109は線順次で走査され、対応する
信号電極108との間にプラズマ放電電圧を印加し、プ
ラズマ放電を発生させる。
Here, the opposing electrode 104 is grounded. The control circuit 133 includes the signal circuit 131 and the scanning circuit 1.
32 are controlled synchronously with each other. The scanning electrodes 109 connected to the scanning circuit 132 are scanned line-sequentially, and a plasma discharge voltage is applied between the scanning electrodes 109 and the corresponding signal electrodes 108 to generate a plasma discharge.

【0087】一方、信号回路131に接続された信号電
極108には、線順次走査に同期してアナログ駆動電圧
が印加される。列駆動単位となる信号電極108と、行
走査単位となる走査電極109との交差部には個々の絵
素領域117が規定される(図1参照)。
On the other hand, an analog drive voltage is applied to the signal electrode 108 connected to the signal circuit 131 in synchronization with line-sequential scanning. Each pixel region 117 is defined at the intersection of the signal electrode 108 serving as a column driving unit and the scanning electrode 109 serving as a row scanning unit (see FIG. 1).

【0088】図9A〜図9Cは、一絵素領域を模式的に
示している。絵素領域117は、積層構造を有し、上か
ら第1基板103、対向電極104、液晶層105、誘
電体層107、信号電極108と走査電極109、第2
基板116とが重ねられている。なお、仮想電極113
は、プラズマ放電によって、誘電体層107のプラズマ
チャネル112側の表面に誘導・蓄積される電荷を機能
的に表現したものである。
9A to 9C schematically show one picture element area. The picture element region 117 has a laminated structure, and includes a first substrate 103, a counter electrode 104, a liquid crystal layer 105, a dielectric layer 107, a signal electrode 108 and a scanning electrode 109,
The substrate 116 is overlaid. The virtual electrode 113
Is a functional representation of electric charge induced and accumulated on the surface of the dielectric layer 107 on the plasma channel 112 side by plasma discharge.

【0089】図9A〜図9Cは、それぞれ、図10のタ
イミングチャートにおける期間〜(または期間’
〜’)の状態のPALCの動作状態を模式的に示して
いる。
FIGS. 9A to 9C respectively show the period to (or period ') in the timing chart of FIG.
1 to 3) schematically show the operating state of the PALC.

【0090】図10の期間の状態(図9A):全ての
信号電極108を接地電位にして、ある行の走査電極1
09に走査信号132’が印加される。このとき、図9
Aに示したように、対応するプラズマチャネル112内
でプラズマ放電が発生し、イオン化されたガス(プラズ
マ)115が生成される(「プラズマチャネルが活性化
される」とも言う。)。この状態は、プラズマスイッチ
114が導通状態となり仮想電極113が存在する状態
に対応する。一方、非選択の行では、プラズマチャネル
112が活性化されないので、プラズマスイッチ114
は非導通状態にある。
The state in the period of FIG. 10 (FIG. 9A): all the signal electrodes 108 are set to the ground potential, and the scanning electrode 1 in a certain row is set.
At 09, a scanning signal 132 'is applied. At this time, FIG.
As shown in A, a plasma discharge is generated in the corresponding plasma channel 112, and an ionized gas (plasma) 115 is generated (also referred to as "the plasma channel is activated"). This state corresponds to a state in which the plasma switch 114 is conductive and the virtual electrode 113 is present. On the other hand, in the non-selected rows, the plasma switch 114 is not activated because the plasma channel 112 is not activated.
Is in a non-conductive state.

【0091】図10の期間の状態(図9B):プラズ
マスイッチ114が導通した時点で信号電極108に所
定のアナログ駆動電圧131’を印加すると、接地され
た対向電極104との間に存在する液晶層105および
誘電体層107に、駆動電圧が印加される。すなわち、
各絵素領域の液晶層105がサンプリングキャパシタを
構成し、対応するプラズマスイッチ114がサンプリン
グスイッチとなる。このとき、誘電体層107は、サン
ブリングキャパシタの一部として機能する。印加された
駆動電圧に対応して、図9Bに示したように、液晶層1
05の配向状態が変化する。
State of FIG. 10 (FIG. 9B): When a predetermined analog drive voltage 131 ′ is applied to the signal electrode 108 at the time when the plasma switch 114 is turned on, the liquid crystal existing between the counter electrode 104 and the grounded electrode is applied. A drive voltage is applied to the layer 105 and the dielectric layer 107. That is,
The liquid crystal layer 105 in each picture element region forms a sampling capacitor, and the corresponding plasma switch 114 functions as a sampling switch. At this time, the dielectric layer 107 functions as a part of the sampling capacitor. According to the applied drive voltage, as shown in FIG.
The orientation state of 05 changes.

【0092】図10の期間の状態(図9C):走査電
極109および信号電極108へのプラズマ電圧の印加
が終了すると、プラズマ115が消滅し、プラズマスイ
ッチが非導通状態となる。サンプリングキャパシタに蓄
積された電荷は、プラズマスイッチが非導通状態となっ
た後にも保持され、いわゆるサンプリングホールドが行
われる。液晶層105は、図9Bに示した配向状態を維
持する。
State in FIG. 10 (FIG. 9C): When application of the plasma voltage to scanning electrode 109 and signal electrode 108 is completed, plasma 115 is extinguished, and the plasma switch is turned off. The charge stored in the sampling capacitor is retained even after the plasma switch is turned off, so that a so-called sampling hold is performed. The liquid crystal layer 105 maintains the alignment state shown in FIG. 9B.

【0093】図10を参照して、画像表示動作について
説明する。簡単さのために、図10では、図8のn+1
行目m+1列目のプラズマスイッチ114(図1に示す
1個の絵素領域117)のみの動作について説明する。
The image display operation will be described with reference to FIG. For simplicity, FIG. 10 shows n + 1 of FIG.
The operation of only the plasma switch 114 (one picture element region 117 shown in FIG. 1) in the row m + 1 will be described.

【0094】n行目の走査(期間〜)を完了し、次
にn+1行目の走査を開始する場合を説明する。
A case will be described in which the scanning of the n-th row (period to) is completed, and then the scanning of the (n + 1) -th row is started.

【0095】まず、全てのアノード兼信号電極を接地準
位にし、その期間にn+1行目の走査電極109に走査
信号を印加する(図10中の期間’)。そして、n+
1行目のプラズマチャネルはプラズマ放電を起こしてプ
ラズマスイッチが導通状態になる。n+1行目のプラズ
マスイッチが導通状態の間(図10中の期間’)に、
m+1列目の信号電極108にアナログ駆動電圧を印加
して(実際には、このとき全ての列にそれぞれ対応する
アナログ信号電圧が印加される)、n+1行目m+1列
目の絵素領域に画像信号が書き込まれる。その後、プラ
ズマスイッチが非導通状態になっても(図10中の期間
’)、書き込まれた画像信号(画像信号に対応する電
圧)は、対向電極/液晶層/誘電体層/仮想電極で構成
されるキャパシタによって保持される。
First, all the anode / signal electrodes are set to the ground level, and during that period, a scanning signal is applied to the (n + 1) th row of scanning electrodes 109 (period ′ in FIG. 10). And n +
The plasma channel in the first row causes a plasma discharge to turn on the plasma switch. While the plasma switch on the (n + 1) th row is in the conductive state (period 'in FIG. 10),
An analog drive voltage is applied to the signal electrode 108 in the (m + 1) th column (actually, an analog signal voltage corresponding to each of all the columns is applied at this time). The signal is written. Thereafter, even when the plasma switch is turned off (period 'in FIG. 10), the written image signal (voltage corresponding to the image signal) is composed of the counter electrode / liquid crystal layer / dielectric layer / virtual electrode. Held by the capacitor.

【0096】この動作が各走査電極(プラズマチャネ
ル)毎に繰り替えされることによって、PALCが線順
次駆動される。
By repeating this operation for each scanning electrode (plasma channel), the PALC is driven line-sequentially.

【0097】図11を参照しながら、本発明によるPA
LCの他の動作例について説明する。比較のために、上
記の動作説明に用いた図9Bを合わせて参照する。
Referring to FIG. 11, a PA according to the present invention will be described.
Another operation example of the LC will be described. For comparison, reference is also made to FIG. 9B used in the above description of the operation.

【0098】図9Bでは、プラズマスイッチが導通状態
(イオン化されたガス115が生成された状態)で、信
号電極108にアナログ駆動信号を印加される。しかし
ながら、この印加された駆動電圧(画像信号に対応)は
プラズマスイッチを経由して走査電極(カソード)10
9に流れるため、液晶層105および誘電体層107に
印加される駆動電圧が低下する(図11中の矢印)。
In FIG. 9B, an analog drive signal is applied to the signal electrode 108 while the plasma switch is in a conductive state (a state in which the ionized gas 115 is generated). However, the applied drive voltage (corresponding to the image signal) is applied to the scan electrode (cathode) 10 via the plasma switch.
9, the driving voltage applied to the liquid crystal layer 105 and the dielectric layer 107 decreases (arrow in FIG. 11).

【0099】この駆動電圧の低下は、走査電極に109
に走査電圧を印加することによってプラズマ放電を発生
させ(図9A、および図10の期間または’参
照)、その後、図11に示すように、その走査電極10
8をハイインピーダンス状態(図11ではスイッチSが
切断された状態を示している。)とすることによって抑
制することができる。このような動作は、走査回路13
2を改変することによって容易に実現することができ
る。
This decrease in drive voltage is caused by the
A plasma discharge is generated by applying a scan voltage to the scan electrode 10 (see the period or ′ in FIGS. 9A and 10), and then, as shown in FIG.
8 can be suppressed by setting it to a high impedance state (FIG. 11 shows a state in which the switch S is disconnected). Such an operation is performed by the scanning circuit 13.
2 can easily be realized.

【0100】次に、図12および図13を参照しなが
ら、本発明によるPALCのさらに他の動作例について
説明する。本発明によるPALCは、図12に示すライ
ン反転駆動または図13に示すフレーム反転駆動(フィ
ールド反転も含む)されてもよい。
Next, still another operation example of the PALC according to the present invention will be described with reference to FIGS. The PALC according to the present invention may be driven by the line inversion drive shown in FIG. 12 or by the frame inversion drive (including the field inversion) shown in FIG.

【0101】ライン反転駆動は、図12に示したよう
に、それぞれの信号を制御することによって実行され
る。
The line inversion drive is executed by controlling each signal as shown in FIG.

【0102】走査電極109に走査電圧を印加すること
によって行を選択をした後、アノード兼信号電極108
によって印加されるアナログ駆動信号と同期して対向電
極に対向電圧を印加する。行単位で実行される線順次駆
動と同期して印加されるこの対向電圧の極性を、行毎に
反転する。その結果、液晶層105および誘電体層10
7に書き込まれる電圧の極性が、走査単位(行)ごとに
反転される。
After selecting a row by applying a scanning voltage to the scanning electrode 109, the anode / signal electrode 108 is selected.
And applies an opposing voltage to the opposing electrode in synchronization with the analog driving signal applied. The polarity of the counter voltage applied in synchronization with the line-sequential driving executed on a row basis is inverted for each row. As a result, the liquid crystal layer 105 and the dielectric layer 10
The polarity of the voltage written to 7 is inverted for each scanning unit (row).

【0103】フレーム反転駆動は、図13に示したよう
に、それぞれの信号を制御することによって実行され
る。
The frame inversion drive is executed by controlling the respective signals as shown in FIG.

【0104】走査電極109に走査電圧を印加すること
によって行を選択をした後、アノード兼信号電極108
によって印加されるアナログ駆動信号と同期して対向電
極に対向電圧を印加する。行単位で実行される線順次駆
動と同期して印加されるこの対向電圧の極性を、フレー
ム毎に反転する。その結果、液晶層105および誘電体
層107に書き込まれる電圧の極性が、フレームごとに
反転される。1フレームを複数のフィールドに分割して
走査する場合、対向電圧の極性をフィールド毎に反転さ
せても良い(フィールド反転駆動)。
After selecting a row by applying a scanning voltage to the scanning electrode 109, the anode / signal electrode 108 is selected.
And applies an opposing voltage to the opposing electrode in synchronization with the analog driving signal applied. The polarity of the counter voltage applied in synchronization with the line-sequential driving executed on a row-by-row basis is inverted for each frame. As a result, the polarity of the voltage written in the liquid crystal layer 105 and the dielectric layer 107 is inverted for each frame. When one frame is divided into a plurality of fields for scanning, the polarity of the counter voltage may be reversed for each field (field inversion driving).

【0105】このように、液晶層105に印加される電
圧の極性を入れ替える(ある期間ごとに反転させる)こ
とで、表示の焼付けおよび残像の発生を抑制することが
できる。また、液晶材料の劣化を抑制し、寿命を延ばす
ことができる。また、信号電極108の駆動極性を単一
に固定できるので、図8の信号回路131の耐圧を低く
できる。例えば、対向電極と信号電極との間に最大で±
60Vの電圧を印加する場合、対向電極の電圧を0Vに
固定すると、信号電極に±60Vの電圧、すなわち両極
性の電圧、を印加する必要が生じる。また、対向電極の
電圧を60Vに固定すると、信号電極に0V〜120V
の単極性の電圧を印加すればよいが、振幅の大きい電圧
(120V)が必要となる。これに対し、対向電極の電
圧を0〜60Vで変化させ、これと同期して、信号電極
の電圧を60V〜0Vで変化させる駆動方法を採用する
と、信号電極に印加する電圧の極性を単一にでき、且
つ、振幅は60Vあればよく、信号回路の耐圧を低くす
ることができる。
As described above, by changing the polarity of the voltage applied to the liquid crystal layer 105 (inverting the polarity every certain period), it is possible to suppress the burn-in of the display and the occurrence of an afterimage. In addition, deterioration of the liquid crystal material can be suppressed, and the life can be extended. Further, since the driving polarity of the signal electrode 108 can be fixed to a single value, the withstand voltage of the signal circuit 131 in FIG. 8 can be reduced. For example, a maximum of ±
When a voltage of 60 V is applied, if the voltage of the counter electrode is fixed to 0 V, it is necessary to apply a voltage of ± 60 V, that is, a bipolar voltage, to the signal electrode. When the voltage of the counter electrode is fixed to 60 V, the voltage of the signal electrode is 0 V to 120 V.
May be applied, but a voltage having a large amplitude (120 V) is required. On the other hand, if a driving method in which the voltage of the counter electrode is changed from 0 to 60 V and the voltage of the signal electrode is changed in the range of 60 V to 0 V in synchronization with this, the polarity of the voltage applied to the signal electrode becomes single. And the amplitude only needs to be 60 V, and the withstand voltage of the signal circuit can be reduced.

【0106】[0106]

【発明の効果】本発明によれば、クロストーク現象に起
因する表示品位の低下を抑制・防止したプラズマアドレ
ス表示装置が提供される。
According to the present invention, there is provided a plasma addressed display device in which a reduction in display quality due to a crosstalk phenomenon is suppressed or prevented.

【0107】本発明のプラズマアドレス表示装置におい
ては、表示媒体層を行単位でアドレスするための走査電
極と、表示媒体層に信号電圧を印加するための列方向に
延びる信号電極との両方が、第2基板に設けられてい
る。従って、第1基板の表示媒体層側に設けられた対向
電極に、列単位で異なる電圧を印加する必要がないの
で、横電界によるクロストークの発生が防止される。
In the plasma addressed display device of the present invention, both the scan electrodes for addressing the display medium layer in units of rows and the signal electrodes extending in the column direction for applying a signal voltage to the display medium layer are provided. It is provided on the second substrate. Therefore, it is not necessary to apply different voltages for each column to the counter electrode provided on the display medium layer side of the first substrate, so that occurrence of crosstalk due to the lateral electric field is prevented.

【0108】また、信号電極を透明導電材料よりも導電
率の高い材料(典型的には金属材料)を用いて形成する
ことができるので、表示装置の大画面化や高精細化に伴
う電極の電気抵抗の増加に起因する、電圧降下または信
号遅延による表示品位の低下を抑制・防止することがで
きる。
Further, since the signal electrode can be formed using a material (typically, a metal material) having a higher conductivity than the transparent conductive material, the signal electrode can be formed with a larger screen and higher definition of the display device. It is possible to suppress and prevent a decrease in display quality due to a voltage drop or a signal delay due to an increase in electric resistance.

【0109】また、単一の対向電極(単一の連続な導電
層からなる)を形成することによって、プラズマアドレ
ス表示装置の構造および製造プロセスを単純にすること
が可能となり、歩留まりの向上あるいは製品コストの低
減を実現することができる。
Further, by forming a single counter electrode (consisting of a single continuous conductive layer), it is possible to simplify the structure and manufacturing process of the plasma addressed display device, thereby improving the yield or improving the product. Cost reduction can be realized.

【0110】さらに、単一の対向電極は、従来の透明電
極(列電極)よりも面積が大きいので、比較的薄い透明
導電層で十分に低い抵抗を実現できる。従って、透過率
を犠牲することなく、高品位の表示が実現される。
Further, since the single counter electrode has a larger area than a conventional transparent electrode (column electrode), a sufficiently low resistance can be realized with a relatively thin transparent conductive layer. Therefore, high-quality display is realized without sacrificing the transmittance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による実施形態1のPALC100を模
式的に示す斜視図である。
FIG. 1 is a perspective view schematically showing a PALC 100 according to a first embodiment of the present invention.

【図2】実施形態1のPALC100のプラズマセル1
02の模式的な上面図である。
FIG. 2 is a plasma cell 1 of the PALC 100 according to the first embodiment.
It is a typical top view of No. 02.

【図3A】図2の3a−3a’線に沿った、プラズマセ
ル102の模式的な断面図である。
3A is a schematic cross-sectional view of the plasma cell 102, taken along line 3a-3a ′ of FIG.

【図3B】図2の3b−3b’線に沿った、プラズマセ
ル102の模式的な断面図である。
3B is a schematic cross-sectional view of the plasma cell 102, taken along line 3b-3b ′ of FIG.

【図3C】プラズマセル102に用いられる第2基板1
16の模式的な上面図である。
FIG. 3C is a second substrate 1 used in the plasma cell 102;
16 is a schematic top view of FIG.

【図4】実施形態2のPALCに用いられる第2基板1
16の模式的な平面図である。
FIG. 4 shows a second substrate 1 used for the PALC of the second embodiment.
It is a schematic plan view of No. 16.

【図5】(a)、(b)および(c)は、それぞれ、図4
中の5a−5a’、5b−5b’および5c−5c’線
に沿った、第2基板116の模式的な断面図である。
FIGS. 5 (a), (b) and (c) respectively show FIG.
FIG. 9 is a schematic cross-sectional view of the second substrate 116 taken along lines 5a-5a ′, 5b-5b ′, and 5c-5c ′ therein.

【図6】実施形態3のPALCに用いられるプラズマセ
ル102の模式的な上面図である。
FIG. 6 is a schematic top view of a plasma cell 102 used for PALC of Embodiment 3.

【図7】実施形態4のPALCに用いられる信号電極1
08および走査電極109の模式的な断面図である。
FIG. 7 shows a signal electrode 1 used for a PALC according to a fourth embodiment.
FIG. 8 is a schematic cross-sectional view of a reference numeral 08 and a scanning electrode 109.

【図8】本発明による実施形態のPALCの駆動回路を
模式的に示すブロック図である。
FIG. 8 is a block diagram schematically showing a PALC drive circuit according to an embodiment of the present invention.

【図9A】本発明による実施形態のPALCの動作の模
式的な説明図である(走査電圧印加期間)。
FIG. 9A is a schematic diagram illustrating the operation of a PALC according to an embodiment of the present invention (scanning voltage application period).

【図9B】本発明による実施形態のPALCの動作の模
式的な説明図である(信号電圧印加期間)。
FIG. 9B is a schematic explanatory view of the operation of the PALC of the embodiment according to the present invention (signal voltage application period).

【図9C】本発明による実施形態のPALCの動作の模
式的な説明図である(信号電圧ホールド期間)。
FIG. 9C is a schematic diagram illustrating the operation of the PALC according to the embodiment of the present invention (signal voltage hold period).

【図10】本発明による実施形態のPALCを駆動する
ための各信号のタイミングチャートである。
FIG. 10 is a timing chart of signals for driving a PALC according to an embodiment of the present invention.

【図11】本発明による実施形態のPALCの他の動作
の模式的な説明図である(信号電圧印加期間)。
FIG. 11 is a schematic explanatory view of another operation of the PALC according to the embodiment of the present invention (signal voltage application period).

【図12】本発明による実施形態のPALCをライン反
転駆動するための各信号のタイミングチャートである。
FIG. 12 is a timing chart of each signal for line inversion driving of the PALC according to the embodiment of the present invention.

【図13】本発明による実施形態のPALCをフレーム
反転駆動するための各信号のタイミングチャートであ
る。
FIG. 13 is a timing chart of signals for performing frame inversion driving of the PALC according to the embodiment of the present invention.

【図14】従来のプラズマアドレス液晶表示装置200
の一部切欠き図である。
FIG. 14 shows a conventional plasma addressed liquid crystal display device 200.
FIG.

【符号の説明】[Explanation of symbols]

100、200 プラズマアドレス表示装置 101、201 表示セル 102、202 プラズマセル 103、116、204、208 基板 104 対向電極(共通電極) 105、209 液晶層 107、203 誘電体層(薄板ガラス) 108 信号電極(アノード) 108’ 信号電極の分岐部 109 走査電極(カソード) 110、110a 隔壁 112、205 プラズマチャネル 113 仮想電極 114 プラズマスイッチ 115 イオン化されたガス(プラズマ) 117 絵素領域 118 フリットシール 120 連絡溝 131 信号回路 132 走査回路 133 制御回路 100, 200 Plasma address display device 101, 201 Display cell 102, 202 Plasma cell 103, 116, 204, 208 Substrate 104 Counter electrode (common electrode) 105, 209 Liquid crystal layer 107, 203 Dielectric layer (thin glass) 108 Signal electrode (Anode) 108 'Signal electrode branch 109 Scan electrode (cathode) 110, 110a Partition wall 112, 205 Plasma channel 113 Virtual electrode 114 Plasma switch 115 Ionized gas (plasma) 117 Pixel region 118 Frit seal 120 Communication groove 131 Signal circuit 132 Scanning circuit 133 Control circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 HA36 QA16 TA09 TA12 5C006 AA22 AB05 AC02 BB12 EB04 FA36 FA37 FA51 5C080 AA10 BB05 CC03 CC06 DD10 FF09 JJ02 JJ04 JJ06 KK02 KK43 5C094 AA02 AA09 BA43 CA19 CA24 DA03 DA11 DA14 EA04 EA07 EB02 EC04 FB16 GA10  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H089 HA36 QA16 TA09 TA12 5C006 AA22 AB05 AC02 BB12 EB04 FA36 FA37 FA51 5C080 AA10 BB05 CC03 CC06 DD10 FF09 JJ02 JJ04 JJ06 KK02 KK43 5C094 AA02 AA04 EA03 DA07 EC04 FB16 GA10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 第1基板と、 前記第1基板に対向するように設けられた誘電体層と、 前記第1基板と前記誘電体層との間に設けられた表示媒
体層と、 前記誘電体層を介して前記表示媒体層に対向するように
設けられた第2基板と、 前記誘電体層と前記第2基板との間に設けられ、それぞ
れがイオン化可能なガスを含み、第1方向に延びる複数
のプラズマチャネルを備え、 前記第1方向に沿った複数の行および前記第1方向とは
異なる第2方向に沿った複数の列からなるマトリクス状
に配列された複数の絵素領域を有するプラズマアドレス
表示装置であって、 前記第1基板は、前記表示媒体層側に少なくとも1つの
対向電極を有し、 前記第2基板は、それぞれが、前記複数のプラズマチャ
ネルのそれぞれに設けられ、前記第1方向に延びる複数
の走査電極と、それぞれが、前記第2方向に延びる複数
の信号電極とを有し、 前記複数のプラズマチャネルは、前記複数の行に対応し
て設けられ、前記複数の走査電極に選択的に印加される
走査電圧によって選択的にプラズマ放電を発生し、 前記複数の絵素領域の前記表示媒体層は、前記走査電圧
によって行単位でアドレスされ、且つ、前記複数のプラ
ズマチャネルのうちの選択的にプラズマ放電が発生した
プラズマチャネルを介して印加される、前記複数の信号
電極と前記少なくとも1つの対向電極との間の電圧によ
って表示状態が変化する、プラズマアドレス表示装置。
A first substrate; a dielectric layer provided to face the first substrate; a display medium layer provided between the first substrate and the dielectric layer; A second substrate provided so as to face the display medium layer with a body layer interposed therebetween; and a second substrate provided between the dielectric layer and the second substrate, each including a gas that can be ionized, A plurality of picture element regions arranged in a matrix comprising a plurality of rows along the first direction and a plurality of columns along a second direction different from the first direction. A plasma addressed display device, wherein the first substrate has at least one counter electrode on the display medium layer side, and the second substrate is provided in each of the plurality of plasma channels, Extend in the first direction A plurality of scan electrodes, each having a plurality of signal electrodes extending in the second direction, wherein the plurality of plasma channels are provided corresponding to the plurality of rows, and are selectively provided to the plurality of scan electrodes. A plasma discharge is selectively generated by a scanning voltage applied to the plurality of picture element regions, the display medium layers of the plurality of picture element regions are addressed in units of rows by the scanning voltage, and selection of the plurality of plasma channels is performed. A plasma addressed display device, wherein a display state is changed by a voltage applied between the plurality of signal electrodes and the at least one counter electrode, which is applied through a plasma channel in which a plasma discharge is generated.
【請求項2】 前記少なくとも1つの対向電極は、前記
複数の絵素領域に共通に設けられた単一の対向電極であ
る請求項1に記載のプラズマアドレス表示装置。
2. The plasma addressed display device according to claim 1, wherein the at least one counter electrode is a single counter electrode commonly provided in the plurality of picture element regions.
【請求項3】 前記複数の走査電極および前記複数の信
号電極は、前記プラズマ放電のためのプラズマ電極とし
て機能する請求項1または2に記載のプラズマアドレス
表示装置。
3. The plasma addressed display device according to claim 1, wherein said plurality of scanning electrodes and said plurality of signal electrodes function as plasma electrodes for said plasma discharge.
【請求項4】 前記複数の信号電極は、前記複数の絵素
領域に対応する領域内に、前記第1方向に延びる分岐部
を有する請求項3に記載のプラズマアドレス表示装置。
4. The plasma addressed display device according to claim 3, wherein the plurality of signal electrodes have a branch portion extending in the first direction in a region corresponding to the plurality of picture element regions.
【請求項5】 前記複数の走査電極に選択的に前記走査
電圧を印加した後、前記複数の絵素領域のうち、前記走
査電圧によって選択的にプラズマ放電を発生したプラズ
マチャネルでアドレスされた行に属する絵素領域に対応
する信号電圧を、前記複数の信号電極に印加する、請求
項1から4のいずれかに記載のプラズマアドレス表示装
置。
5. The method according to claim 1, wherein the scan voltage is selectively applied to the plurality of scan electrodes, and then a row of the plurality of picture element regions addressed by a plasma channel that selectively generates plasma discharge by the scan voltage. 5. The plasma addressed display device according to claim 1, wherein a signal voltage corresponding to a picture element region belonging to (c) is applied to said plurality of signal electrodes. 6.
【請求項6】 前記複数の走査電極に選択的に前記走査
電圧を印加した後、前記走査電圧が印加された走査電極
が高インピーダンス状態とされる請求項5に記載のプラ
ズマアドレス表示装置。
6. The plasma addressed display device according to claim 5, wherein after selectively applying the scan voltage to the plurality of scan electrodes, the scan electrode to which the scan voltage is applied is brought into a high impedance state.
【請求項7】 前記複数の信号電極に印加される信号電
圧に同期した対向電圧が、前記少なくとも1つの対向電
極に印加される請求項5または6に記載のプラズマアド
レス表示装置。
7. The plasma addressed display device according to claim 5, wherein a counter voltage synchronized with a signal voltage applied to the plurality of signal electrodes is applied to the at least one counter electrode.
【請求項8】 前記複数の走査電極および前記複数の信
号電極は、第1電極層と前記第1電極層を覆う第2電極
層とを有し、前記第2電極層は前記第1電極層よりも仕
事関数が小さい材料から形成されている請求項1から7
のいずれかに記載のプラズマアドレス表示装置。
8. The plurality of scanning electrodes and the plurality of signal electrodes have a first electrode layer and a second electrode layer covering the first electrode layer, and the second electrode layer is a first electrode layer. 8. A material having a lower work function than a material having a lower work function.
The plasma addressed display device according to any one of the above.
【請求項9】 前記複数のプラズマチャネルのうちの選
択的にプラズマ放電が発生したプラズマチャネル内のプ
ラズマ密度は、前記複数の列の間の領域で他の領域より
も低い、請求項1から8のいずれかに記載のプラズマア
ドレス表示装置。
9. The plasma density in a plasma channel where a plasma discharge is selectively generated among the plurality of plasma channels is lower in a region between the plurality of columns than in another region. The plasma addressed display device according to any one of the above.
【請求項10】 前記複数のプラズマチャネルのそれぞ
れは、前記複数の列の間の領域のそれぞれに隔壁を有す
る請求項9に記載のプラズマアドレス表示装置。
10. The plasma addressed display device according to claim 9, wherein each of the plurality of plasma channels has a partition in each of regions between the plurality of columns.
JP2000075721A 2000-03-17 2000-03-17 Plasma address display device Pending JP2001265260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000075721A JP2001265260A (en) 2000-03-17 2000-03-17 Plasma address display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000075721A JP2001265260A (en) 2000-03-17 2000-03-17 Plasma address display device

Publications (1)

Publication Number Publication Date
JP2001265260A true JP2001265260A (en) 2001-09-28

Family

ID=18593568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075721A Pending JP2001265260A (en) 2000-03-17 2000-03-17 Plasma address display device

Country Status (1)

Country Link
JP (1) JP2001265260A (en)

Similar Documents

Publication Publication Date Title
EP0500085B1 (en) Method of fabricating an Electro-optical device
JP3185353B2 (en) Plasma address electro-optical device
US6614411B2 (en) Plasma address display apparatus
JP2552989B2 (en) Plasma addressed liquid crystal display device
US5898271A (en) Hollow cathodes with an I-beam or C-beam cross section for a plasma display device
US5523770A (en) Plasma addressing display device
JPH04265930A (en) Image display device
US5903381A (en) Plasma addressed electro-optical display device
US5689153A (en) Electro-optical plasma display device with electrode having insulating layers
JPH06332400A (en) Plasma address display device
JP2001265260A (en) Plasma address display device
JP3360490B2 (en) Display device
JP3271084B2 (en) Plasma address electro-optical device
KR100590144B1 (en) Plasma addressed display device
JP3271082B2 (en) Plasma address electro-optical device
JP3163691B2 (en) Plasma address electro-optical device
JP3301277B2 (en) Plasma address display
JP3042109B2 (en) Image display device
JP3378193B2 (en) Plasma address display
JP2995885B2 (en) Image display device
JP3322080B2 (en) Plasma address display
JP3446384B2 (en) Plasma address display device and driving method thereof
JPH10206830A (en) Liquid crystal display device
JPH11271723A (en) Plasma address display device and its manufacture
JPH08304779A (en) Production of plasma address display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628