JP2001255173A - Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal - Google Patents

Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal

Info

Publication number
JP2001255173A
JP2001255173A JP2000065252A JP2000065252A JP2001255173A JP 2001255173 A JP2001255173 A JP 2001255173A JP 2000065252 A JP2000065252 A JP 2000065252A JP 2000065252 A JP2000065252 A JP 2000065252A JP 2001255173 A JP2001255173 A JP 2001255173A
Authority
JP
Japan
Prior art keywords
signal
output
digital signal
counting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000065252A
Other languages
Japanese (ja)
Inventor
Seiji Suma
誠司 須間
Takashi Kikuchi
孝志 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Priority to JP2000065252A priority Critical patent/JP2001255173A/en
Publication of JP2001255173A publication Critical patent/JP2001255173A/en
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a processing circuit, which processes so that a digital signal for counting having a quantization error removed is outputted, when an analog signal is converted into a digital signal, and an angular position signal-generating apparatus utilizing the same. SOLUTION: This processing circuit for processing digital signals for counting to be outputted synchronously with clocks has shift registers 51-57 for delaying digital signals by each cycle of clocks and holding delayed signals, change- detecting circuits 58, 59, 61, 62, 64 and 65 for detecting from the digital signals held in the shift registers that the digital signals are the same logic value for a period of a prescribed number of cycles of clocks, and output circuit 60, 63 and 66 for changing the outputs to the logic value, when the digital signals are the same logic value for the period of the prescribed number of cycles of clocks and holding the outputs in other cases, on the basis of the detected result of the change-detecting circuits.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、モアレスケールや
マグネスケール等から出力される信号をデジタル化して
それを計数することにより移動量などを検出する場合の
計数用デジタル信号の処理回路、及び正弦波信号と余弦
波信号から、信号のより細かな角度位置を検出して角度
位置を示す計数用デジタル信号を出力する装置に関し、
特に計数用デジタル信号のばたつきの影響を低減した計
数用デジタル信号処理回路及び角度位置信号生成装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for processing a digital signal for counting when a signal output from a moire scale, a magnescale or the like is digitized and the amount of movement is detected by counting the digitized signal. From a wave signal and a cosine wave signal, a device that detects a finer angular position of the signal and outputs a counting digital signal indicating the angular position,
In particular, the present invention relates to a counting digital signal processing circuit and an angular position signal generation device that reduce the influence of fluttering of the counting digital signal.

【0002】[0002]

【従来の技術】モアレスケールやマグネスケール(登録
商標)からは、移動量を表わす信号としてパルス信号が
出力される。1パルスが所定の単位移動量に対応し、こ
のパルス数を計数することにより移動量が求まる。図1
は、そのような信号の例を示す図である。検出器から出
力されるアナログ信号は移動に応じて変化し、信号の1
周期の変化がスケールの1目盛り(単位移動量)に相当
する。従って、アナログ信号は、移動速度が大きい時に
は小さな周期で変化し、移動速度が小さい時には大きな
周期で変化する。移動速度が一定であれば、アナログ信
号は正弦波又は余弦波になる。このようなアナログ信号
をコンパレータなどで2値化してデジタル信号に変換
し、その変化を計数(カウント)することにより移動量
が求まる。
2. Description of the Related Art A pulse signal is output from a moire scale or a magnescale (registered trademark) as a signal indicating a moving amount. One pulse corresponds to a predetermined unit movement amount, and the movement amount is obtained by counting the number of pulses. FIG.
Is a diagram showing an example of such a signal. The analog signal output from the detector changes according to the movement,
The change of the cycle corresponds to one scale (unit movement amount) of the scale. Therefore, the analog signal changes in a small cycle when the moving speed is high, and changes in a large cycle when the moving speed is low. If the moving speed is constant, the analog signal becomes a sine wave or a cosine wave. Such an analog signal is binarized by a comparator or the like, converted into a digital signal, and the change is counted to determine the movement amount.

【0003】しかしこれでは単位移動量が検出の分解能
であり、格子ピッチ等で分解能が決定されてしまうた
め、より高分解能な検出を行なうには格子自体を微小化
する必要がある。しかし格子の微小化は容易でないた
め、1パルス内での信号変化を検出して高分解能化する
ことが行なわれている。例えば、上記のパルスとしてデ
ューティ比50%の信号が出力されるならば分解能を2
倍にすることが可能になる。現在1パルス内での変化を
更に細かく検出するために使用されている方法として
は、パルス信号の替りに正弦波信号と余弦波信号を出力
し、その位相関係から1周期内での信号の角度位置を検
出する方法が広く使用されている。
However, in this case, the unit movement amount is the resolution of detection, and the resolution is determined by the grating pitch or the like. Therefore, to perform detection with higher resolution, the grating itself must be miniaturized. However, since it is not easy to miniaturize the grating, a high resolution is performed by detecting a signal change within one pulse. For example, if a signal having a duty ratio of 50% is output as the above pulse, the resolution is 2
It becomes possible to double. Currently, a method used to detect changes in one pulse more finely is to output a sine wave signal and a cosine wave signal instead of a pulse signal, and determine the angle of the signal within one cycle from the phase relationship. Position detection methods are widely used.

【0004】図2は正弦波信号と余弦波信号、及びそれ
らの2値化信号を示した図であり、2値化信号の排他的
論理和(EXOR)を演算した2倍周信号も示してあ
る。正弦波信号と余弦波信号は図2に示すような変化を
示すため、ゼロレベルを閾値とする比較器(コンパレー
タ)に入力すると図示のような2値化信号が得られる。
これはデューティ比50%のパルス信号に相当する。図
から明らかなように正弦波2値化信号と余弦波2値化信
号は位相が1/4周期ずれており、それらのEXORを
とれば図示のような2倍周信号が得られる。これによ
り、1周期内での信号の角度位置が1/4周期の分解能
で検出できることになる。
FIG. 2 is a diagram showing a sine wave signal, a cosine wave signal, and a binarized signal thereof, and also shows a double frequency signal obtained by calculating an exclusive OR (EXOR) of the binarized signal. is there. Since the sine wave signal and the cosine wave signal show changes as shown in FIG. 2, when they are input to a comparator having a threshold of zero level, a binarized signal as shown is obtained.
This corresponds to a pulse signal having a duty ratio of 50%. As is clear from the figure, the sine wave binarized signal and the cosine wave binarized signal are shifted in phase by 1/4 cycle, and if they are EXORed, a double frequency signal as shown is obtained. As a result, the angular position of the signal within one cycle can be detected with a resolution of 1/4 cycle.

【0005】正弦波信号と余弦波信号をより細かく比較
すれば、信号の角度位置がより細かく検出できる。正弦
(sin)信号の振幅と余弦(cos)信号の振幅が同
じであれば、2つの信号をY座標とX座標とする座標点
は、角度が変化すると円軌跡を描き、信号の角度位置は
座標点と原点を結ぶ直線がX軸となす角度θで表わされ
る。従ってsin信号とcos信号の比から正接(ta
n)信号を求めれば、信号の角度位置が詳細に検出でき
る。そこで1周期を必要とする角度分解能で複数部分に
分割し、上記のθを算出した上でどの部分に属するかを
判定し、その部分に対応した信号を出力することで信号
の角度位置を検出することが行なわれている。角度位置
の算出は、正弦波信号と余弦波信号をA/Dコンバータ
でデジタル信号に変換し、その値をコンピュータで演算
することでも行えるが、より簡易に行うために、直交座
標の座標値に対応させてその座標値の示す角度位置をメ
モリに記憶しておき、正弦波信号と余弦波信号の振幅値
を座標値として対応する角度位置を読み出すことが行わ
れている。図3はその検出原理を説明するための図であ
る。
If the sine wave signal and the cosine wave signal are compared more finely, the angular position of the signal can be detected more finely. If the amplitude of the sine (sin) signal and the amplitude of the cosine (cos) signal are the same, a coordinate point having the two signals as the Y coordinate and the X coordinate draws a circular locus when the angle changes, and the angular position of the signal is The straight line connecting the coordinate point and the origin is represented by an angle θ formed with the X axis. Therefore, from the ratio of the sin signal and the cos signal, the tangent (ta
n) If the signal is obtained, the angular position of the signal can be detected in detail. Therefore, one cycle is divided into a plurality of parts with the required angular resolution, the above θ is calculated, which part is determined, and a signal corresponding to the part is output to detect the angular position of the signal. Is being done. The angular position can be calculated by converting a sine wave signal and a cosine wave signal into a digital signal with an A / D converter and calculating the value with a computer. Angular positions indicated by the coordinate values are stored in a memory in association with each other, and corresponding angular positions are read out using the amplitude values of the sine wave signal and the cosine wave signal as coordinate values. FIG. 3 is a diagram for explaining the detection principle.

【0006】XY直交座標において、図示のように原点
を中心とする正方形の部分を格子状に分割する。分割さ
れた各部分は、X座標とY座標により規定され、対応す
る角度位置を有する。例えば、図のPの部分は座標x,
yで規定される。そこで各部分の座標値に対応させてそ
れぞれの角度位置を記憶しておくならば、座標値を入力
することにより、座標値で規定される部分の角度位置は
演算なしで求めることができる。cos信号の振幅値を
X座標に、sin信号の振幅値をY座標に対応させるな
らば、その座標値で規定される部分の角度位置は、信号
の角度位置である。従って信号の角度位置が即座に検出
できることになる。
In the XY orthogonal coordinates, a square portion centered on the origin is divided into a grid as shown in the figure. Each divided part is defined by an X coordinate and a Y coordinate and has a corresponding angular position. For example, the portion P in the figure represents coordinates x,
y. Therefore, if each angular position is stored in correspondence with the coordinate value of each part, the angular position of the part defined by the coordinate value can be obtained without calculation by inputting the coordinate value. If the amplitude value of the cos signal corresponds to the X coordinate and the amplitude value of the sin signal corresponds to the Y coordinate, the angular position of the portion defined by the coordinate value is the angular position of the signal. Therefore, the angular position of the signal can be immediately detected.

【0007】角度位置は必要に応じて各種の分解能にで
きる。例えば、図3では1周期を16等分して属する角
度範囲に応じた信号を出力するが、これを8等分や64
等分以上などにしてもよい。もし図3において、出力デ
ータのビット数を4とするならば、図示の角度範囲が常
時表現でき、出力を計数せずに角度位置がわかる。同様
に出力データのビット数を増加させれば、表現できる角
度範囲の分割数が増加する。なお、全体の移動量は、角
度位置が第4象限から第1象限に変化した時に1単位量
移動したことを意味するので、この回数を計数して求め
る。また、角度位置が求まるので、回転の方向を識別す
ることが可能であり、移動方向が分かる。この場合、角
度位置が第1象限から第4象限に変化した時に計数して
いる回数を減数する。
The angular position can be set to various resolutions as required. For example, in FIG. 3, a signal corresponding to an angle range to which one cycle belongs is divided into 16 equal parts.
It may be equal or more. In FIG. 3, if the number of bits of the output data is 4, the angle range shown can always be expressed, and the angular position can be known without counting the output. Similarly, if the number of bits of the output data is increased, the number of divisions of the angle range that can be expressed increases. Note that the total movement amount means that when the angular position changes from the fourth quadrant to the first quadrant, it has moved by one unit, and thus the number of times is calculated and obtained. In addition, since the angular position is obtained, the direction of rotation can be identified, and the moving direction can be known. In this case, the number of times counted when the angular position changes from the first quadrant to the fourth quadrant is reduced.

【0008】図3ではX方向とY方向をそれぞれ16等
分して、全体で256個の部分に分けられている。この
分割数はA/D変換器の分解能で規定され、分割数が増
加すればそれに応じて記憶容量も増加させる必要があ
る。なお図からも明らかなように座標の原点付近では、
角度範囲の変化に比べて分割数が不充分になるが、実際
には信号の振幅があまり小さくなることはないので問題
はない。また、たとえ信号の振幅が変化しても、所定の
範囲内であれば正確な角度を検出することが可能であ
る。角度位置を記憶する記憶手段としては、ROMが使
用され、sin信号とcos信号をディジタル変換した
値がアドレス信号として入力される。一般にアドレスに
対応させて値を記憶した構成をルックアップテーブルと
呼ぶので、ここでもこの語を使用する。
In FIG. 3, the X direction and the Y direction are each divided into 16 equal parts, and the whole is divided into 256 parts. The number of divisions is defined by the resolution of the A / D converter, and as the number of divisions increases, the storage capacity must be increased accordingly. As is clear from the figure, near the origin of the coordinates,
Although the number of divisions becomes insufficient as compared with the change in the angle range, there is no problem since the amplitude of the signal does not actually become too small. Even if the amplitude of the signal changes, an accurate angle can be detected within a predetermined range. A ROM is used as storage means for storing the angle position, and a value obtained by digitally converting a sin signal and a cos signal is input as an address signal. In general, a configuration in which a value is stored in association with an address is called a look-up table, so this term is used here.

【0009】[0009]

【発明が解決しようとする課題】以上説明したように、
モアレスケールやマグネスケールから出力される信号は
アナログ信号であり、これを2値のデジタル信号に2値
化したり、A/Dコンバータで多ビットのデジタル信号
に変換してから角度位置を示すデジタル信号を得るとい
う具合にデジタル化している。アナログ信号からデジタ
ル信号に変換する場合には、雑音などのために、デジタ
ル信号の値が最小単位で±1ばらつくという量子化誤差
の問題がある。例えば、信号の強度は同じでも、A/D
コンバータで変換したデジタル信号の値が±1ばらつい
たために、分割した角度範囲の隣接する範囲を示すとい
うことが起こりえる。これは、2値化の場合も同様であ
り、信号の強度がコンパレータの閾値付近の場合には、
同じ信号強度でもHになる場合もLになる場合もある。
As described above,
The signal output from the moire scale or magnescale is an analog signal, which is converted into a binary digital signal, or converted into a multi-bit digital signal by an A / D converter, and then a digital signal indicating an angular position. Is digitized. When converting an analog signal into a digital signal, there is a problem of quantization error that the value of the digital signal varies ± 1 in a minimum unit due to noise or the like. For example, A / D
Since the value of the digital signal converted by the converter fluctuates by ± 1, it may occur that the divided angle range indicates an adjacent range. This is the same in the case of binarization. When the signal strength is near the threshold of the comparator,
Even if the signal strength is the same, it may be H or L.

【0010】このような量子化誤差の問題は、検出信号
がある程度以上の速度で変化している場合には問題にな
らない。例えば、検出信号を検出信号の変化周期の10
倍以上のクロックでサンプリングして変化を監視するの
であれば、たとえサンプリングの時に検出信号の強度が
閾値付近で2値化に誤差が生じても信号が一方向に変化
している故に次のサンプリング時には正常にサンプリン
グされるので、計数値自体には問題は生じない。これは
正弦波と余弦波から角度位置を求める場合も同様であ
り、角度位置が逆転するといったことは生じない。
The problem of such a quantization error is not a problem when the detection signal is changing at a certain speed or more. For example, the detection signal is set to 10
If the change is monitored by sampling at more than twice the clock, even if the intensity of the detection signal is near the threshold value and an error occurs in binarization at the time of sampling, the signal changes in one direction and the next sampling Since the sampling is sometimes performed normally, there is no problem in the count value itself. The same applies to the case where the angle position is obtained from the sine wave and the cosine wave, and the angle position does not reverse.

【0011】しかし、検出信号の変化が遅くなると、一
方向に変化しているのに角度位置信号が前進と後進を示
す場合がある。これは2値化信号についても同様であ
り、検出信号が閾値付近でゆっくり変化すると出力がH
とLの間で短い周期で変化する場合がある。2値化信号
はカウンタに送られて計数され、そのカウント値が移動
量を示すが、上記のようにほとんど移動していないのに
2値化信号がHとLの間で短い周期で変化すると、その
変化をカウントして誤った移動量を出力することにな
る。
However, when the change of the detection signal is delayed, the angular position signal may indicate the forward and the backward movement even though it changes in one direction. The same applies to the binarized signal. When the detection signal slowly changes near the threshold, the output becomes H.
And L may change in a short cycle. The binarized signal is sent to the counter and counted, and the count value indicates the amount of movement, but if the binarized signal changes between H and L in a short cycle even though it hardly moves as described above. The change is counted and an erroneous moving amount is output.

【0012】また、角度位置信号で移動量を制御してい
る場合には、上記のように一方向に変化しているのに角
度位置信号が前進と後進を示す場合にはそれによって制
御を変化させる必要があり、好ましくない。また、角度
位置信号の最小ビットから方向性のない変位量同期パル
スなどを生成して使用する応用があるが、そのような場
合には誤ったパルスが生成されることになる。
When the moving amount is controlled by the angular position signal, the control is changed by the angular position signal when the moving amount is controlled in one direction as described above, but the angular position signal indicates forward and backward. This is not preferable. Further, there is an application in which a displacement amount synchronization pulse having no direction is generated and used from the minimum bit of the angle position signal. In such a case, an erroneous pulse is generated.

【0013】本発明は、このような問題を解決すること
を目的とし、アナログ信号をデジタル信号に変換する時
に量子化誤差を除去した計数用デジタル信号が出力され
るように処理する処理回路、及び量子化誤差を除去した
角度位置信号を出力する角度位置信号生成装置の実現を
目的とする。
An object of the present invention is to solve such a problem and to provide a processing circuit for processing so as to output a counting digital signal from which a quantization error has been removed when an analog signal is converted into a digital signal. An object of the present invention is to realize an angle position signal generation device that outputs an angle position signal from which a quantization error has been removed.

【0014】[0014]

【課題を解決するための手段】上記目的を実現するた
め、本発明の計数用信号処理回路は、計数用デジタル信
号が変化し、しかもその変化状態がクロックの所定サイ
クルの間維持された時に計数用デジタル信号を変化させ
るように処理することで量子化誤差を除去する。すなわ
ち、本発明の計数用信号処理回路は、クロックに同期し
て出力される計数用デジタル信号を処理する計数用信号
処理回路であって、デジタル信号をクロックの1サイク
ルずつ遅延すると共に遅延した信号を保持するシフトレ
ジスタと、シフトレジスタに保持されたデジタル信号か
ら、デジタル信号がクロックの所定サイクル数の間同じ
論理値であることを検出する変化検出回路と、変化検出
回路の検出結果から、デジタル信号がクロックの所定サ
イクル数の間同じ論理値である時に出力を前記論理値に
変化させ、それ以外の時には出力を維持する出力回路と
を備えることを特徴とする。
In order to achieve the above object, a counting signal processing circuit according to the present invention counts when a counting digital signal changes and the changed state is maintained for a predetermined clock cycle. The quantization error is removed by processing to change the digital signal for use. That is, the counting signal processing circuit of the present invention is a counting signal processing circuit for processing a counting digital signal output in synchronization with a clock, and the digital signal is delayed by one cycle of the clock and the delayed signal. , A change detection circuit that detects from the digital signal held in the shift register that the digital signal has the same logical value for a predetermined number of clock cycles, and a digital signal based on the detection result of the change detection circuit. An output circuit for changing an output to the logical value when the signal has the same logical value for a predetermined number of clock cycles, and maintaining the output at other times.

【0015】計数用デジタル信号がゆっくり変化する時
には、出力を変化させるか判定するためのデジタル信号
が同じ論理状態であるクロックのサイクル数を大きくす
ることが望ましく、サイクル数を小さくすると効果がな
い。これに対して、計数用デジタル信号が急激に変化す
る時には、デジタル信号が同じ論理状態であるクロック
のサイクル数を大きくすると、信号の遅延が問題になる
と共に、計数用デジタル信号が変化しているのに出力は
変化せず、誤った信号が出力されるという問題が生じ
る。そこで、変化検出回路は、デジタル信号がクロック
の異なるサイクル数の間同じ論理値であることを検出す
る複数のサブ変化検出回路を備え、出力回路は、複数の
サブ変化検出回路に対応してクロックの対応する所定サ
イクル数の間同じ論理値である時に出力を論理値に変化
させ、それ以外の時には出力を維持する複数のサブ出力
回路を備え、当該計数用信号処理回路は、複数のサブ出
力回路の出力の1つを選択する選択回路を備え、計数用
デジタル信号の変化周期に応じて、選択回路からの出力
を選択可能にする。
When the digital signal for counting changes slowly, it is desirable to increase the number of cycles of the clock in which the digital signal for determining whether to change the output has the same logical state, and reducing the number of cycles has no effect. On the other hand, when the counting digital signal changes rapidly, if the number of clock cycles in which the digital signal is in the same logical state is increased, the signal delay becomes a problem and the counting digital signal changes. However, there is a problem that the output does not change and an erroneous signal is output. Therefore, the change detection circuit includes a plurality of sub-change detection circuits that detect that the digital signal has the same logical value during different numbers of clock cycles, and the output circuit has a clock corresponding to the plurality of sub-change detection circuits. A plurality of sub-output circuits for changing the output to a logical value when the logical value is the same for the corresponding predetermined number of cycles, and maintaining the output at other times, the signal processing circuit for counting includes a plurality of sub-output circuits. A selection circuit for selecting one of the outputs of the circuit is provided, and the output from the selection circuit can be selected according to the change period of the digital signal for counting.

【0016】また、本発明の角度位置信号生成装置は、
正弦波信号をディジタル信号に変換する第1A/D変換
器と、余弦波信号をディジタル信号に変換する第2A/
D変換器と、直交座標の座標値に対応させて当該座標値
の示す角度位置を記憶し、アドレス信号として入力され
る第1及び第2A/D変換器の出力に応じて正弦波信号
及び余弦波信号の示す角度位置を示すデジタル信号を出
力するメモリとを備える装置であって、上記の計数用信
号処理回路をメモリの出力するデジタル信号を処理する
回路として備えることを特徴とする。
Further, the angle position signal generating device of the present invention comprises:
A first A / D converter for converting a sine wave signal to a digital signal, and a second A / D converter for converting a cosine wave signal to a digital signal
A D converter and an angular position indicated by the coordinate values are stored in correspondence with the coordinate values of the rectangular coordinates, and a sine wave signal and a cosine signal are output according to the outputs of the first and second A / D converters input as address signals. A memory for outputting a digital signal indicating an angular position indicated by the wave signal, wherein the counting signal processing circuit is provided as a circuit for processing the digital signal output from the memory.

【0017】なお、変化検出回路が複数のサブ変化検出
回路を備え、出力回路が複数のサブ出力回路を備え、当
該計数用信号処理回路は、複数のサブ出力回路の出力の
1つを選択する選択回路を備え、計数用デジタル信号の
変化周期に応じて、選択回路からの出力を選択可能にし
た場合には、正弦波信号又は余弦波信号の変化速度を検
出する速度検出回路を設け、検出した変化速度に応じて
選択回路における選択を制御する。
The change detection circuit has a plurality of sub change detection circuits, the output circuit has a plurality of sub output circuits, and the counting signal processing circuit selects one of the outputs of the plurality of sub output circuits. When a selection circuit is provided and an output from the selection circuit is made selectable in accordance with a change cycle of the counting digital signal, a speed detection circuit for detecting a change speed of the sine wave signal or the cosine wave signal is provided. The selection in the selection circuit is controlled in accordance with the changed speed.

【0018】[0018]

【発明の実施の形態】図4は、本発明の実施例の一軸方
向の移動機構の構成を示す図である。図示のように、実
施例の移動機構は、ベース1の両側に支持板5と6が設
けられており、その間にボールねじ3とガイド棒4が設
けられており、ボールねじ3を回転することにより移動
台2がガイド棒4に沿って移動する。ボールねじ3はパ
ルスモータ7により回転される。レーザ測長器のヘッド
8から出力されたレーザ光は、移動台2に設けられたミ
ラー9で反射されてヘッド8に戻り、その間の光路長に
応じて干渉縞を生じる。移動台2が移動すると光路長が
変化して干渉縞が変化するので、その変化を検出するこ
とにより移動台2の移動量が検出できる。ヘッド8で
は、90°ずつ位相の異なる干渉縞を光ファイバ21で
捕らえ、カウンタユニット10に送る。カウンタユニッ
ト10では、光ファイバ21で送られた干渉光信号を電
気信号に変換して、変化した干渉縞の本数とその位相を
検出し、制御装置11に送る。制御装置11は、カウン
タユニット10で検出された変化した干渉縞の本数とそ
の位相に基づいて、移動台2が外部から指示された位置
に移動するようにパルスモータ7を制御する。
FIG. 4 is a view showing the structure of a uniaxial moving mechanism according to an embodiment of the present invention. As shown in the drawing, the moving mechanism of the embodiment is provided with support plates 5 and 6 on both sides of a base 1, a ball screw 3 and a guide rod 4 provided therebetween, and rotating the ball screw 3. As a result, the moving table 2 moves along the guide bar 4. The ball screw 3 is rotated by a pulse motor 7. The laser beam output from the head 8 of the laser length measuring device is reflected by a mirror 9 provided on the moving table 2 and returns to the head 8 to generate an interference fringe according to the optical path length therebetween. When the moving table 2 moves, the optical path length changes and the interference fringes change. Therefore, by detecting the change, the moving amount of the moving table 2 can be detected. In the head 8, interference fringes having different phases by 90 ° are captured by the optical fiber 21 and sent to the counter unit 10. The counter unit 10 converts the interference light signal sent through the optical fiber 21 into an electric signal, detects the number of changed interference fringes and the phase thereof, and sends them to the control device 11. The control device 11 controls the pulse motor 7 based on the number of changed interference fringes detected by the counter unit 10 and the phase thereof so that the movable table 2 moves to a position specified from the outside.

【0019】図5は、カウンタユニット10の構成を示
す図である。図示のように、光ファイバ21で送られた
90°ずつ位相の異なる干渉光信号は、フォトダイオー
ドなどの受光素子22A〜22Dでそれぞれ電気信号に
変換される。0°と180°の干渉光信号の電気信号は
差動増幅器22Aと22Bに入力され、オフセットが除
去されて正弦波信号が生成される。また、90°と27
0°の干渉光信号の電気信号は差動増幅器22Cと22
Dに入力され、オフセットが除去されて余弦波信号が生
成される。これらの正弦波信号と余弦波信号は、それぞ
れ9ビットであり、角度位置テーブルROM25のアド
レスとして入力される。一方受光素子22Aの出力は、
スピード検出回路26に入力され、干渉光信号の変化速
度が検出される。具体的には、受光素子22Aの出力は
ゼロレベルに対して正負に振れる信号であり、出力がゼ
ロクロスする間のクロック数をカウントする。
FIG. 5 is a diagram showing the configuration of the counter unit 10. As shown in FIG. As shown in the figure, the interference light signals having different phases by 90 ° sent by the optical fiber 21 are respectively converted into electric signals by light receiving elements 22A to 22D such as photodiodes. The electrical signals of the 0 ° and 180 ° interference light signals are input to the differential amplifiers 22A and 22B, and the offset is removed to generate a sine wave signal. Also, 90 ° and 27
The electrical signal of the 0 ° interference light signal is supplied to the differential amplifiers 22C and 22C.
D and the offset is removed to generate a cosine signal. Each of the sine wave signal and the cosine wave signal has 9 bits, and is input as an address of the angle position table ROM 25. On the other hand, the output of the light receiving element 22A is
The speed is input to the speed detection circuit 26, and the change speed of the interference light signal is detected. Specifically, the output of the light receiving element 22A is a signal that swings positively and negatively with respect to the zero level, and counts the number of clocks while the output crosses zero.

【0020】角度位置テーブルROM25には、9ビッ
トの正弦波データと余弦波データに対して、1周を64
分割した角度位置データが記憶されている。すなわち、
角度位置データは6ビットで表され、その分解能は5.
625°である。角度位置テーブルROM25から出力
された6ビットの角度位置データは、フィルタ回路27
に入力され、フィルタリングされる。このフィルタリン
グが本発明の特徴部分である。フィルタ回路27を通過
した6ビットの角度位置データは、原点メモリ28と周
期カウンタ29に入力されると共に、加算回路30に入
力される。周期カウンタ29は、6ビットの角度位置デ
ータが第4象限から第1象限に変化した時にカウント値
を1増加させ、第1象限から第4象限に変化した時にカ
ウント値を1減少させ、変化した干渉縞の本数を計数す
る。周期カウンタ29は、リセット信号が入力される
と、その値をゼロにリセットする。周期カウンタ29の
計数値は27ビットであり、加算回路30で6ビットの
角度位置データに加算される。
The angular position table ROM 25 stores 64 times for one round for 9-bit sine wave data and cosine wave data.
Divided angle position data is stored. That is,
The angular position data is represented by 6 bits, and the resolution is 5.
625 °. The 6-bit angle position data output from the angle position table ROM 25 is stored in the filter circuit 27.
And filtered. This filtering is a feature of the present invention. The 6-bit angular position data that has passed through the filter circuit 27 is input to the origin memory 28 and the cycle counter 29, and is also input to the adding circuit 30. The cycle counter 29 increases the count value by 1 when the 6-bit angular position data changes from the fourth quadrant to the first quadrant, and decreases the count value by 1 when the 6-bit angular position data changes from the first quadrant to the fourth quadrant. The number of interference fringes is counted. When the reset signal is input, the cycle counter 29 resets its value to zero. The count value of the cycle counter 29 is 27 bits, and is added to the 6-bit angle position data by the adding circuit 30.

【0021】リセット信号が入力された時角度位置デー
タはある値を示すが、これをゼロにすることはできない
ので、リセット時の値を原点メモリ28に記憶し、その
分を減算回路31で加算回路30の出力から減算して補
正する。以上のようにして、リセット状態から変化した
干渉縞の本数と角度位置を示す変位データが生成され
る。パルス発生回路32は、変位データの一部のビット
を使用して方向性のない同期パルスを生成する。
When the reset signal is inputted, the angular position data shows a certain value, but this cannot be set to zero. Therefore, the value at the time of reset is stored in the origin memory 28, and the value is added by the subtraction circuit 31. Correction is performed by subtracting from the output of the circuit 30. As described above, displacement data indicating the number and angular position of interference fringes changed from the reset state is generated. The pulse generation circuit 32 generates a non-directional synchronization pulse using some bits of the displacement data.

【0022】実施例のカウンタユニット10は、以上の
ような構成を有するが、従来例と異なるのはフィルタ回
路27の部分であり、この部分について詳しく説明す
る。図6は、フィルタ回路27の構成を示す図である。
図示のように、角度位置データの各ビットは、それぞれ
0−ビットフィルタ回路41−0〜5−ビットフィルタ
回路41−5で処理される。各ビットフィルタ回路は同
じ構成を有し、4つのデータ信号a、b、c、dを出力
する。4つのデータ信号の組a、b、c、dは、セレク
タ42に入力され、スピード検出回路26からの段数切
替信号に応じて1つが選択されて出力される。
Although the counter unit 10 of the embodiment has the above-described configuration, the difference from the conventional example is the filter circuit 27, which will be described in detail. FIG. 6 is a diagram showing a configuration of the filter circuit 27.
As shown, each bit of the angular position data is processed by a 0-bit filter circuit 41-0 to a 5-bit filter circuit 41-5. Each bit filter circuit has the same configuration and outputs four data signals a, b, c, and d. The set of four data signals a, b, c, and d is input to the selector 42, and one is selected and output according to the stage number switching signal from the speed detection circuit 26.

【0023】図7は、各ビットフィルタ回路の構成を示
す図である。図示のように、7個のD型フリップ・フロ
ップ(FF)51〜57が直列に接続されている。最初
のFF51は、角度位置テーブルROM25から出力さ
れる角度位置データの各ビットをクロックに応じてラッ
チする回路である。FF52〜57は、FF51の出力
するデータを6クロックサイクル順に遅延させるシフト
レジスタである。従って、各段のFFからは、それまで
の段数分のクロックサイクルだけ遅延された角度位置デ
ータが出力される。最初のFF51の出力が出力aであ
る。
FIG. 7 is a diagram showing a configuration of each bit filter circuit. As shown, seven D-type flip-flops (FF) 51 to 57 are connected in series. The first FF 51 is a circuit that latches each bit of the angle position data output from the angle position table ROM 25 according to a clock. The FFs 52 to 57 are shift registers that delay data output from the FF 51 in the order of six clock cycles. Therefore, the angular position data delayed by the number of clock cycles corresponding to the number of stages up to that time is output from the FF of each stage. The output of the first FF 51 is the output a.

【0024】ANDゲート58と59は、FF51と5
2の出力及び反転した出力の論理積をそれぞれ演算し、
その出力をRS型フリップ・フロップ(FF)60のS
入力とR入力として出力する。RS型FFは、S入力と
R入力が共にゼロ(L)の時にはその出力を維持し、S
入力が1(H)でR入力がゼロ(L)の時には出力を1
(H)にし、S入力が0(L)でR入力が1(H)の時
には出力を0(L)にする。S入力とR入力が共に1
(H)の時には出力は不定になるが、ここではそのよう
な場合は生じない。従って、RS型FF60の出力は、
角度位置データの各ビットについて、値が変化してその
値が2クロックサイクル連続した時に変化し、それ以外
の時には元の値を維持する。このため、1クロックサイ
クルで元の値に戻った場合には、出力を変化させない。
RS型FF60の出力がbである。
AND gates 58 and 59 are connected to FFs 51 and 5
The logical product of the output of 2 and the inverted output is calculated,
The output is sent to the RS flip-flop (FF) 60 S
Output as input and R input. The RS-type FF maintains its output when the S input and the R input are both zero (L),
When input is 1 (H) and R input is zero (L), output is 1
(H), and when the S input is 0 (L) and the R input is 1 (H), the output is 0 (L). S input and R input are both 1
In the case of (H), the output is undefined, but here, such a case does not occur. Therefore, the output of the RS-type FF 60 is
For each bit of the angular position data, the value changes and changes when two clock cycles continue, and at other times the original value is maintained. Therefore, when the value returns to the original value in one clock cycle, the output is not changed.
The output of the RS FF 60 is b.

【0025】同様に、ANDゲート61と62及びRS
型FF63は、角度位置データの各ビットについて、値
が変化してその値が4クロックサイクル連続した時に変
化し、それ以外の時には元の値を維持する。このため、
3クロックサイクル以下で元の値に戻った場合には、出
力を変化させない。RS型FF63の出力がcである。
また、ANDゲート64と65及びRS型FF66は、
角度位置データの各ビットについて、値が変化してその
値が7クロックサイクル連続した時に変化し、それ以外
の時には元の値を維持する。このため、6クロックサイ
クル以下で元の値に戻った場合には、出力を変化させな
い。RS型FF66の出力がdである。上記の出力a、
b、c及びdは、セレクタ42に入力される。
Similarly, AND gates 61 and 62 and RS
The type FF 63 changes when the value of each bit of the angular position data changes and the value changes for four consecutive clock cycles, and maintains the original value at other times. For this reason,
If the value returns to the original value within three clock cycles or less, the output is not changed. The output of the RS FF 63 is c.
The AND gates 64 and 65 and the RS type FF 66 are
With respect to each bit of the angular position data, the value changes and changes when seven clock cycles continue, and at other times the original value is maintained. Therefore, when the value returns to the original value within six clock cycles or less, the output is not changed. The output of the RS FF 66 is d. The above output a,
b, c, and d are input to the selector 42.

【0026】図8は、角度位置データaに対するビット
フィルタ回路の出力b、c及びdの変化を示すタイムチ
ャートである。上記のように、bはaが2クロックサイ
クル同じ値である時に変化し、cはaが4クロックサイ
クル同じ値である時に変化し、dはaが7クロックサイ
クル同じ値である時に変化する。セレクタ42は、スピ
ード検出回路26が検出した干渉光信号の変化速度に応
じて角度位置データa、b、c及びdのいずれかを選択
する。
FIG. 8 is a time chart showing changes in the outputs b, c and d of the bit filter circuit with respect to the angular position data a. As described above, b changes when a has the same value for two clock cycles, c changes when a has the same value for four clock cycles, and d changes when a has the same value for seven clock cycles. The selector 42 selects one of the angular position data a, b, c, and d according to the change speed of the interference light signal detected by the speed detection circuit 26.

【0027】本実施例のカウンタユニットでは、角度位
置データが変化し、変化した状態が所定クロックサイク
ル維持された時にはじめて出力を変化させるので、雑音
などによる量子化誤差の影響を除去できる。しかも、元
の信号の変化速度を検出して、信号がゆっくり変化する
時には出力を変化させるまでに状態が維持される必要の
あるクロックサイクル数を大きくするので量子化誤差の
影響を十分に除去でき、信号が急激に変化する時には出
力を変化させるまでに状態が維持される必要のあるクロ
ックサイクル数を小さくするので信号の遅延が少なく、
誤った信号が出力されるという問題も生じない。いずれ
にしろ、信号の変化速度を検出してその検出結果に応じ
て、出力を変化させるまでに状態が維持される必要のあ
るクロックサイクル数を変化させるので、各種の信号変
化に対して最適な誤差の除去が可能になる。
In the counter unit of this embodiment, the output is changed only when the angular position data changes and the changed state is maintained for a predetermined clock cycle, so that the influence of the quantization error due to noise or the like can be eliminated. Moreover, the rate of change of the original signal is detected, and when the signal changes slowly, the number of clock cycles that must be maintained before the output changes is increased, so that the effects of quantization errors can be sufficiently eliminated. When the signal changes rapidly, the number of clock cycles that need to be maintained before the output changes is reduced, so that the signal delay is small,
There is no problem that an erroneous signal is output. In any case, the rate of change of the signal is detected, and the number of clock cycles that need to be maintained before the output is changed is changed according to the detection result. Errors can be eliminated.

【0028】[0028]

【発明の効果】本発明により、アナログ信号をデジタル
信号に変換して生成した計数用デジタル信号から量子化
誤差が除去され、正確な計数及び角度位置信号の生成が
可能になる。これにより、移動装置などの位置制御の精
度を向上させることができる。
According to the present invention, a quantization error is removed from a counting digital signal generated by converting an analog signal into a digital signal, thereby enabling accurate counting and generation of an angular position signal. Thereby, the accuracy of position control of the moving device or the like can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】検出器から出力されるアナログ信号とそれを2
値化した計数用デジタル信号の例を示す図である。
FIG. 1 shows an analog signal output from a detector and the analog signal 2
FIG. 3 is a diagram illustrating an example of a digitized counting digital signal.

【図2】検出器から出力される正弦波信号と余弦波信号
及びそれを2値化した信号の例を示す図である。
FIG. 2 is a diagram illustrating an example of a sine wave signal and a cosine wave signal output from a detector and a signal obtained by binarizing the sine wave signal and the cosine wave signal.

【図3】正弦波信号と余弦波信号による角度位置の検出
原理を説明する図である。
FIG. 3 is a diagram illustrating a principle of detecting an angular position based on a sine wave signal and a cosine wave signal.

【図4】本発明の実施例の移動装置の全体構成を示す図
である。
FIG. 4 is a diagram illustrating an overall configuration of a mobile device according to an embodiment of the present invention.

【図5】実施例のカウンタユニットの構成を示す図であ
る。
FIG. 5 is a diagram illustrating a configuration of a counter unit according to the embodiment.

【図6】実施例のフィルタ回路の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a filter circuit according to an embodiment.

【図7】実施例の個別のフィルタ回路の構成を示す回路
図である。
FIG. 7 is a circuit diagram showing a configuration of an individual filter circuit of the embodiment.

【図8】実施例の個別のフィルタ回路の動作を示すタイ
ムチャートである。
FIG. 8 is a time chart showing the operation of the individual filter circuits of the embodiment.

【符号の説明】[Explanation of symbols]

24A,24B…A/D変換器 25…角度位置テーブルROM 26…スピード検出回路 27…フィルタ回路 41−0〜41−5…個別ビットフィルタ回路 42…セレクタ 24A, 24B ... A / D converter 25 ... angular position table ROM 26 ... speed detection circuit 27 ... filter circuits 41-0 to 41-5 ... individual bit filter circuits 42 ... selector

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F065 AA02 AA06 AA09 DD04 FF55 GG04 GG12 GG22 HH13 JJ01 JJ05 JJ18 KK01 LL02 LL12 PP12 PP22 QQ04 QQ12 QQ30 QQ51 UU05 2F077 AA21 CC07 PP19 QQ05 QQ10 TT32 TT44 TT45 TT46 TT49 TT59 TT67 TT78 UU22  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2F065 AA02 AA06 AA09 DD04 FF55 GG04 GG12 GG22 HH13 JJ01 JJ05 JJ18 KK01 LL02 LL12 PP12 PP22 QQ04 QQ12 QQ30 QQ51 UU05 2F077 AA21 CC07 PP19 TT49 TT49 Q44 TT49 TT49 TT46

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 クロックに同期して出力される計数用デ
ジタル信号を処理する計数用信号処理回路であって、 前記デジタル信号を前記クロックの1サイクルずつ遅延
すると共に遅延した信号を保持するシフトレジスタと、 該シフトレジスタに保持された前記デジタル信号から、
前記デジタル信号が前記クロックの所定サイクル数の間
同じ論理値であることを検出する変化検出回路と、 該変化検出回路の検出結果から、前記デジタル信号が前
記クロックの前記所定サイクル数の間同じ論理値である
時に出力を前記論理値に変化させ、それ以外の時には前
記出力を維持する出力回路とを備えることを特徴とする
計数用信号処理回路。
1. A counting signal processing circuit for processing a counting digital signal output in synchronization with a clock, the shift register delaying the digital signal by one cycle of the clock and holding the delayed signal. And from the digital signal held in the shift register,
A change detection circuit for detecting that the digital signal has the same logical value for a predetermined number of cycles of the clock; and, based on a detection result of the change detection circuit, the digital signal has the same logic for the predetermined number of cycles of the clock. An output circuit for changing an output to the logical value when the value is a value, and maintaining the output at other times.
【請求項2】 請求項1に記載の計数用信号処理回路で
あって、 前記変化検出回路は、前記デジタル信号が前記クロック
の異なるサイクル数の間同じ論理値であることを検出す
る複数のサブ変化検出回路を備え、 前記出力回路は、前記複数のサブ変化検出回路に対応し
て前記クロックの対応する所定サイクル数の間同じ論理
値である時に出力を前記論理値に変化させ、それ以外の
時には前記出力を維持する複数のサブ出力回路を備え、 該複数のサブ出力回路の出力の1つを選択する選択回路
を備え、 前記計数用デジタル信号の変化周期に応じて、前記選択
回路からの出力を選択可能にした計数用信号処理回路。
2. The counting signal processing circuit according to claim 1, wherein the change detection circuit detects that the digital signal has the same logical value during different numbers of cycles of the clock. A change detection circuit, wherein the output circuit changes the output to the logic value when the logic value is the same for a predetermined number of cycles of the clock corresponding to the plurality of sub-change detection circuits, Sometimes comprising a plurality of sub-output circuits for maintaining the output, comprising a selection circuit for selecting one of the outputs of the plurality of sub-output circuits, and in response to a change period of the digital signal for counting, Counting signal processing circuit whose output can be selected.
【請求項3】 検出器から入力される正弦波信号と余弦
波信号から角度位置を示す信号を生成する装置であっ
て、 前記正弦波信号をディジタル信号に変換する第1A/D
変換器と、 前記余弦波信号をディジタル信号に変換する第2A/D
変換器と、 直交座標の座標値に対応させて当該座標値の示す角度位
置を記憶し、アドレス信号として入力される前記第1及
び第2A/D変換器の出力に応じて前記正弦波信号及び
前記余弦波信号の示す角度位置を示すデジタル信号を出
力するメモリと、 該メモリの出力する前記デジタル信号を処理する回路と
して設けられた請求項1に記載の計数用信号処理回路と
を備えることを特徴とする正弦波余弦波の角度位置信号
生成装置。
3. An apparatus for generating a signal indicating an angular position from a sine wave signal and a cosine wave signal input from a detector, wherein the first A / D converts the sine wave signal into a digital signal.
A second A / D for converting the cosine signal into a digital signal;
A converter that stores an angular position indicated by the coordinate value in association with the coordinate value of the rectangular coordinate, and that outputs the sine wave signal and the 2. A memory for outputting a digital signal indicating an angular position indicated by the cosine wave signal, and a counting signal processing circuit according to claim 1 provided as a circuit for processing the digital signal output from the memory. A sine-wave cosine-wave angular position signal generation device.
【請求項4】 請求項3に記載の装置であって、 前記計数用信号処理回路の前記変化検出回路は、前記デ
ジタル信号が前記クロックの異なるサイクル数の間同じ
論理値であることを検出する複数のサブ変化検出回路を
備え、 前記計数用信号処理回路の前記出力回路は、前記複数の
サブ変化検出回路に対応して前記クロックの対応する所
定サイクル数の間同じ論理値である時に出力を前記論理
値に変化させ、それ以外の時には前記出力を維持する複
数のサブ出力回路を備え、 該複数のサブ出力回路の出力の1つを選択する選択回路
と、 前記正弦波信号又は前記余弦波信号の変化速度を検出す
る速度検出回路とを備え、 検出した変化速度に応じて、前記選択回路における選択
を制御する正弦波余弦波の角度位置信号生成装置。
4. The apparatus according to claim 3, wherein the change detection circuit of the counting signal processing circuit detects that the digital signal has the same logical value during different cycles of the clock. A plurality of sub-change detecting circuits, wherein the output circuit of the counting signal processing circuit outputs an output when the logical value is the same for a predetermined number of corresponding cycles of the clock corresponding to the plurality of sub-change detecting circuits. A plurality of sub-output circuits for changing to the logical value and maintaining the output at other times, a selection circuit for selecting one of the outputs of the plurality of sub-output circuits, and the sine wave signal or the cosine wave A speed detection circuit for detecting a change speed of a signal; and a sine / cosine angular position signal generation device for controlling selection in the selection circuit according to the detected change speed.
JP2000065252A 2000-03-09 2000-03-09 Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal Pending JP2001255173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000065252A JP2001255173A (en) 2000-03-09 2000-03-09 Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000065252A JP2001255173A (en) 2000-03-09 2000-03-09 Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal

Publications (1)

Publication Number Publication Date
JP2001255173A true JP2001255173A (en) 2001-09-21

Family

ID=18584815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065252A Pending JP2001255173A (en) 2000-03-09 2000-03-09 Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal

Country Status (1)

Country Link
JP (1) JP2001255173A (en)

Similar Documents

Publication Publication Date Title
US5907298A (en) Interpolation circuit for encoder
US11788867B2 (en) Incremental encoder position interpolation
JP2720642B2 (en) Multi-turn absolute value encoder
GB2179515A (en) Shaft angle encoder
JP4746427B2 (en) Encoder interpolation device
JP2504881B2 (en) Data output encoder
JP2001255173A (en) Processing circuit for signal for counting and apparatus for generating angular position signal of sine wave/ cosine wave signal
JPH07229910A (en) Pulse counter circuit
US7535382B2 (en) High speed quadrature counter
JP3365913B2 (en) Position detection device
JPH04346069A (en) Speed signal generating circuit
JP3047946B2 (en) Angular position signal generator for sine and cosine signals
JP2003130686A (en) Device for detecting position
JPH04285815A (en) Position counter circuit of rotary encoder
JPS62237316A (en) Detection error correcting device for position detector
JPH04232814A (en) High-resolution absolute value encoder
JP3015751B2 (en) Encoder interpolation circuit
JPH0650254B2 (en) Measuring device and servo control device using the measuring device
JPH0259612A (en) Absolute encoder
JPH04110727A (en) Encoder
JPH1038616A (en) Method and device for calculating phase
JP4005241B2 (en) Position detection device
US4939756A (en) Two-phase encoder circuit
JPH06258097A (en) Displacement measuring apparatus
JPH0820274B2 (en) Position detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110