JP2001251869A - Dc/ac conversion circuit, power converter and power generating system - Google Patents

Dc/ac conversion circuit, power converter and power generating system

Info

Publication number
JP2001251869A
JP2001251869A JP2000055807A JP2000055807A JP2001251869A JP 2001251869 A JP2001251869 A JP 2001251869A JP 2000055807 A JP2000055807 A JP 2000055807A JP 2000055807 A JP2000055807 A JP 2000055807A JP 2001251869 A JP2001251869 A JP 2001251869A
Authority
JP
Japan
Prior art keywords
power
resistance
circuit
series
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000055807A
Other languages
Japanese (ja)
Inventor
Masayuki Abe
正幸 安部
Atsuhiko Masuda
敦彦 増田
Hiroichi Sasaki
博一 佐々木
Takeshi Tabata
健 田畑
Mitsuaki Echigo
満秋 越後
Osamu Yamazaki
修 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka Gas Co Ltd
Original Assignee
Osaka Gas Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka Gas Co Ltd filed Critical Osaka Gas Co Ltd
Priority to JP2000055807A priority Critical patent/JP2001251869A/en
Publication of JP2001251869A publication Critical patent/JP2001251869A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30Hydrogen technology
    • Y02E60/50Fuel cells

Abstract

PROBLEM TO BE SOLVED: To provide a DC/AC conversion circuit of high conversion efficiency which can be used at a high-voltage range, while ensuring a practical transistor size is ensured. SOLUTION: In this DC/AC conversion circuit, two or more series circuits are connected in parallel across DC input terminals, which circuit is constituted by connecting two switching elements turning on and off, independently in series, and on/off operations of the respective switching elements are repeated alternately with respective prescribed timing, so that AC power is outputted between intermediate nodes of the series circuits. The switching element is a MOSFET using GaN based material, or a switching circuit formed by connecting two or more FETs in series. The product of the stationary on- resistance of the switching element and the effective current value of AC output is 0.0001-0.01 (units of A.Ω).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング素子
を備えた電力変換効率の高い直交変換回路、その直交変
換回路を備えた電力変換装置、およびその電力変換装置
と燃料電池などの発電装置とを備えた発電システムに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quadrature conversion circuit provided with a switching element and having high power conversion efficiency, a power conversion device provided with the orthogonal conversion circuit, and a power conversion device and a power generation device such as a fuel cell. The present invention relates to a power generation system provided.

【0002】[0002]

【従来の技術】この種の発電システムとして、天然ガス
等の原燃料から水素を生成する改質器と、この改質器で
生成された水素と空気中の酸素から水の電気分解の逆反
応により高温を排熱するとともに直流電力を発電する燃
料電池と、この燃料電池が発電した直流電力を直交変換
して交流化するインバータと、前記燃料電池からの高温
の排熱の熱エネルギを回収する排熱回収装置とを備えた
燃料電池発電システムがある。かかる燃料電池発電シス
テムは、硫黄酸化物SOx の排出がなく、また、窒素酸
化物NOx の排出が極めて少なく、二酸化炭素CO2
騒音や振動が少なく、地球環境に優しい発電システムで
あり、更に、発電効率が約40%と高く、また、発電効
率と回収熱効率を合せた総合エネルギ効率が約85%と
高く、エネルギを有効利用ができるという素晴らしい特
徴を有しており、新しいエネルギとして注目されてい
る。上述の燃料電池において発電された直流電力を交流
電力に直交変換するためにインバータが用いられ、その
インバータにおけるスイッチング素子として、例えばS
iを用いたIGBT(絶縁ゲート形バイポーラトランジ
スタ)が使用されている。さらに、トランジスタのオン
抵抗を低減させることを目的として、オン抵抗の低いト
ランジスタを並列に接続することが行われている。
2. Description of the Related Art As a power generation system of this kind, a reformer for producing hydrogen from a raw fuel such as natural gas and a reverse reaction of electrolysis of water from hydrogen produced by the reformer and oxygen in the air. A fuel cell that exhausts high temperature and generates DC power, an inverter that orthogonally converts the DC power generated by the fuel cell into an AC, and recovers heat energy of high-temperature exhaust heat from the fuel cell There is a fuel cell power generation system provided with an exhaust heat recovery device. Such a fuel cell power generation system does not emit sulfur oxides SO x , emits very little nitrogen oxides NO x , and emits carbon dioxide CO 2 ,
It is a power generation system that is low in noise and vibration and is friendly to the global environment. In addition, the power generation efficiency is as high as about 40%, and the total energy efficiency including the power generation efficiency and the recovery heat efficiency is as high as about 85%, making effective use of energy. It has a wonderful feature that it can be made, and is attracting attention as a new energy. An inverter is used to orthogonally convert DC power generated in the above-described fuel cell into AC power. As a switching element in the inverter, for example, S
An IGBT (insulated gate bipolar transistor) using i is used. Further, for the purpose of reducing the on-resistance of the transistor, transistors with low on-resistance are connected in parallel.

【0003】[0003]

【発明が解決しようとする課題】現在、発電システムの
総合エネルギを高効率化するために、発電システム内部
の電力変換装置における電力変換効率を改善することが
求められている。すなわち、電力変換装置内部の直交変
換回路における直交変換効率を向上させることが求めら
れている。ここで、直交変換回路において発生する損失
として、通電損失、スイッチング損失および駆動損失等
が存在する。しかしながら、電力変換装置の直交変換回
路部で使用されるスイッチング素子としてSiを使用し
て作製したIGBTを用いつつ、電力変換装置の変換効
率を向上させることには物性的に限界がある。その他に
も構造的な問題が存在する。その問題は、トランジスタ
の電流経路にpn接合が障壁として存在することでその
オン抵抗が大きくなり、その結果通電損失が大きくなる
ことである。従って、直交変換回路においてIGBTを
スイッチング素子として採用した場合、電力変換効率を
向上させることが出来ない。さらに、トランジスタを並
列に接続すればオン抵抗を低減させることが出来るが、
トランジスタの接続数が増加すればその入力容量が増加
することで、駆動損失が大きくなるため変換効率を向上
させることが出来ない。上記のことからスイッチング素
子としてFETを用いた場合、その電流経路に電荷の障
壁となるpn接合は存在しないため通電損失を低下させ
ることが出来、電力変換装置の変換効率を向上させるこ
とができると考えられる。しかし本願発明者は、Siを
使用して作製したFETをスイッチング素子に採用した
場合、電力変換効率の最適化を図ると、トランジスタの
サイズが大きくなり過ぎてしまうことを見出した。一方
で、トランジスタのサイズを実用的な大きさに作製する
と、電力変換効率が低下してしまうことも見出した。
At present, there is a demand for improving the power conversion efficiency of the power converter inside the power generation system in order to increase the efficiency of the total energy of the power generation system. That is, it is required to improve the orthogonal conversion efficiency in the orthogonal conversion circuit inside the power conversion device. Here, the loss that occurs in the orthogonal transform circuit includes conduction loss, switching loss, drive loss, and the like. However, there is a physical limitation in improving the conversion efficiency of the power conversion device while using the IGBT manufactured using Si as the switching element used in the orthogonal conversion circuit unit of the power conversion device. There are other structural issues as well. The problem is that the presence of a pn junction as a barrier in the transistor's current path increases its on-resistance, resulting in a large conduction loss. Therefore, when the IGBT is used as the switching element in the orthogonal transform circuit, the power conversion efficiency cannot be improved. Furthermore, if transistors are connected in parallel, the on-resistance can be reduced.
If the number of connected transistors increases, the input capacitance increases, and the drive loss increases, so that the conversion efficiency cannot be improved. From the above, when an FET is used as a switching element, there is no pn junction serving as a charge barrier in the current path, so that conduction loss can be reduced and the conversion efficiency of the power conversion device can be improved. Conceivable. However, the inventor of the present application has found that, when an FET manufactured using Si is adopted as a switching element, the size of the transistor becomes too large if the power conversion efficiency is optimized. On the other hand, it has been found that when the size of the transistor is made to be a practical size, the power conversion efficiency is reduced.

【0004】本発明は上述の問題点に鑑みてなされたも
のであり、その目的はスイッチング素子を備えた直交変
換回路の変換効率を向上させることで、その直交変換回
路を備えた電力変換装置、およびその電力変換装置と燃
料電池などの発電装置とを備えた発電システムの総合エ
ネルギ効率を改善する点にある。
[0004] The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to improve the conversion efficiency of an orthogonal conversion circuit having a switching element. Another object of the present invention is to improve the overall energy efficiency of a power generation system including the power conversion device and a power generation device such as a fuel cell.

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
の本発明に係る直交変換回路の特徴構成は、特許請求の
範囲の欄の請求項1に記載した如く、独立してオン・オ
フ動作するスイッチング素子が2個直列してなる直列回
路を2組以上並列にして直流入力端子間に接続し、前記
各スイッチング素子のオン・オフ動作を夫々所定のタイ
ミングで交互に繰り返すことにより、前記各直列回路の
中間ノード間に交流電力を出力する直交変換回路であっ
て、前記スイッチング素子がGaN系材料を使用した1
つのFET、または2つ以上のFETが直列して形成さ
れたスイッチング回路であり、前記スイッチング素子の
定常時のオン抵抗と交流出力の実効電流値との積が、
0.0001〜0.01(単位:A・Ω)である点にあ
る。
In order to achieve this object, the orthogonal transform circuit according to the present invention is characterized in that it has an independent on / off operation as described in claim 1 of the claims. By connecting two or more sets of series circuits in which two switching elements are connected in series and connecting them between DC input terminals, and repeating the on / off operation of each of the switching elements at a predetermined timing, respectively, An orthogonal transformation circuit for outputting AC power between intermediate nodes of a series circuit, wherein the switching element uses a GaN-based material.
One FET, or a switching circuit formed by connecting two or more FETs in series, wherein the product of the steady-state on-resistance of the switching element and the effective current value of the AC output is:
The point is 0.0001 to 0.01 (unit: A · Ω).

【0006】この目的を達成するための本発明に係る直
交変換回路の特徴構成は、特許請求の範囲の欄の請求項
2に記載した如く、独立してオン・オフ動作するスイッ
チング素子が2個直列してなる直列回路を2組以上並列
にして直流入力端子間に接続し、前記各スイッチング素
子のオン・オフ動作を夫々所定のタイミングで交互に繰
り返すことにより、前記各直列回路の中間ノード間に交
流電力を出力する直交変換回路であって、前記スイッチ
ング素子がGaN系材料を使用した1つのFET、また
は2つ以上のFETが直列して形成されたスイッチング
回路であり、前記スイッチング素子の定常時のオン抵抗
が、0.00001〜0.001(単位:Ω)である点
にある。
To achieve this object, the orthogonal transform circuit according to the present invention is characterized in that two switching elements that are independently turned on and off operate as described in claim 2 of the claims. By connecting two or more sets of series circuits formed in series in parallel and connecting them between DC input terminals, and alternately repeating the ON / OFF operation of each of the switching elements at a predetermined timing, an intermediate node between the series circuits is Wherein the switching element is a single FET using a GaN-based material or a switching circuit in which two or more FETs are formed in series. The point is that the normal on-resistance is 0.00001 to 0.001 (unit: Ω).

【0007】この目的を達成するための本発明に係る電
力変換装置の特徴構成は、特許請求の範囲の欄の請求項
3に記載した如く、直流電力を直流電力に、直流電力を
交流電力に、または、交流電力を交流電力に変換するた
めの電力変換装置であって、直流電力を交流電力に変換
する直交変換回路部を1以上備えてなり、その直交変換
回路部の少なくとも一つが、請求項1または2に記載の
直交変換回路である点にある。
In order to achieve this object, the power converter according to the present invention is characterized in that the DC power is converted into the DC power and the DC power is converted into the AC power, as described in claim 3 of the claims. Or, a power converter for converting AC power to AC power, comprising at least one orthogonal conversion circuit unit for converting DC power to AC power, at least one of the orthogonal conversion circuit unit, An orthogonal transformation circuit according to item 1 or 2.

【0008】この目的を達成するための本発明に係る発
電システムの第一の特徴構成は、特許請求の範囲の欄の
請求項4に記載した如く、直流電力を出力する発電装置
と、前記発電装置が出力した直流電力を直交変換して交
流化するインバータまたはその直流電力の電圧レベルを
変換するコンバータの少なくとも何れか一方を備えた変
換装置とを備えてなる発電システムであって、前記変換
装置が直流電力を交流電力に変換する直交変換回路部を
1以上備えてなり、その直交変換回路部の少なくとも一
つが、請求項1または2に記載の直交変換回路である点
にある。
[0008] A first characteristic configuration of the power generation system according to the present invention for achieving this object is as described in claim 4 of the claims, wherein the power generation device outputs DC power, and A conversion device comprising at least one of an inverter for orthogonally converting the DC power output by the device and converting the DC power into an AC, or a converter for converting the voltage level of the DC power, the conversion device comprising: Comprises at least one orthogonal conversion circuit unit for converting DC power into AC power, and at least one of the orthogonal conversion circuit units is the orthogonal conversion circuit according to claim 1 or 2.

【0009】同第二の特徴構成は、特許請求の範囲の欄
の請求項5に記載した如く、上記第一の特徴構成に加え
て、前記発電装置が燃料電池である点にある。
A second feature of the present invention is that, in addition to the first feature, the power generation device is a fuel cell, as described in claim 5 of the claims.

【0010】以下に作用並びに効果を説明する。本発明
に係る直交変換回路の特徴構成によれば、GaN系材料
を使用して作製したFETをスイッチング素子として採
用することで、実用的なトランジスタサイズを確保しつ
つ、従来のIGBTおよびSiを使用して作製したFE
Tに比べて高い電圧範囲で直交変換回路を使用すること
ができる。さらに、上記FETの定常時のオン抵抗と交
流出力の実効電流値との積を0.0001〜0.01
(単位:A・Ω)の範囲に設定することで、高い動作電
圧を確保しつつ、直交変換回路における損失を低下させ
ることができる。また、上記FETの定常時のオン抵抗
を0.00001〜0.001(単位:Ω)に設定する
ことで、高い動作電圧を確保しつつ、直交変換回路にお
ける損失を低下させることができる。ここで言う定常時
のオン抵抗とは、FETの三極管特性領域における、ド
レイン−ソース間の抵抗値であり、ドレイン・ソース各
端子の寄生抵抗成分も含む。GaN系材料とは、Ga
N、AlGaN、InGaN、InAlGaN、または
これらを組み合わせた材料のことである。
The operation and effect will be described below. According to the characteristic configuration of the orthogonal transform circuit according to the present invention, the conventional IGBT and Si are used while securing a practical transistor size by employing an FET manufactured using a GaN-based material as a switching element. FE made
The orthogonal transform circuit can be used in a voltage range higher than T. Further, the product of the steady-state ON resistance of the FET and the effective current value of the AC output is 0.0001 to 0.01.
By setting the range (unit: A · Ω), a loss in the orthogonal transform circuit can be reduced while a high operating voltage is secured. Further, by setting the on-state resistance of the FET in a steady state to 0.00001 to 0.001 (unit: Ω), it is possible to reduce the loss in the orthogonal transform circuit while securing a high operating voltage. The steady-state ON resistance referred to here is a resistance value between a drain and a source in a triode characteristic region of the FET, and includes a parasitic resistance component of each terminal of the drain and the source. The GaN-based material is Ga
N, AlGaN, InGaN, InAlGaN, or a material combining these.

【0011】本発明に係る電力変換装置の特徴構成によ
れば、上記の直交変換回路を使用して電力変換を行うた
め、変換効率の良好な電力変換装置を提供することがで
きるのである。
According to the characteristic configuration of the power conversion device according to the present invention, since the power conversion is performed using the above-described orthogonal conversion circuit, it is possible to provide a power conversion device with good conversion efficiency.

【0012】本発明に係る発電システムの特徴構成によ
れば、上記のような直交変換回路を備えた電力変換装置
を使用して発電システムを構成するため、総合エネルギ
効率の良好な発電システムを提供することができるので
ある。
According to the characteristic configuration of the power generation system according to the present invention, the power generation system is configured by using the power conversion device having the above-described orthogonal conversion circuit, so that a power generation system with good overall energy efficiency is provided. You can do it.

【0013】同第二の特徴構成によれば、燃料電池発電
システムの総合エネルギ効率を向上させることができる
のである。
According to the second characteristic configuration, the overall energy efficiency of the fuel cell power generation system can be improved.

【0014】[0014]

【発明の実施の形態】本発明に係る直交変換回路の一実
施形態を図面に基づいて説明する。図1に示すように、
本発明に係る直交変換回路100は、4つのスイッチン
グ素子SW1 、SW2 、SW3 、およびSW4 と、各ス
イッチング素子を各別に駆動する駆動トランジスタ回路
12と、還流ダイオードとを備えて構成されている。そ
の動作サイクルはSW1 とSW4 とがオン、且つSW2
とSW3 とがオフの状態での正の半サイクルと、SW1
とSW4 がオフ、且つSW2 とSW3 がオンの状態での
負の半サイクルとからなり、それにより負荷Lにおいて
交流電流IACが流れる。図2は、各スイッチング素子を
構成する、GaNを使用して作製したFET200の断
面図である。次に、直交変換回路の変換効率に影響を及
ぼす損失について考察する。直交変換回路のスイッチン
グ素子における損失として、通電損失L1 、駆動損失L
2 、およびスイッチング損失L3 がある。以下、図1に
おけるSW1 の各損失を算出する。上述したように、直
交変換回路には正のサイクルと負のサイクルとがあるた
め、通電損失L1 は以下のように数1で表される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of an orthogonal transform circuit according to the present invention will be described with reference to the drawings. As shown in FIG.
The orthogonal transform circuit 100 according to the present invention includes four switching elements SW 1 , SW 2 , SW 3 , and SW 4 , a driving transistor circuit 12 that individually drives each switching element, and a free wheel diode. ing. In the operation cycle, SW 1 and SW 4 are turned on and SW 2
A half cycle and SW 3 is positive in the off and, SW 1
And a negative half cycle in which SW 4 is off and SW 2 and SW 3 are on, whereby an AC current I AC flows in the load L. FIG. 2 is a cross-sectional view of an FET 200 that constitutes each switching element and is manufactured using GaN. Next, a loss affecting the conversion efficiency of the orthogonal transform circuit will be considered. The losses in the switching elements of the orthogonal transform circuit include the conduction loss L 1 and the drive loss L
2, and a switching loss L 3. Hereinafter, calculating each loss of SW 1 in FIG. As described above, since the orthogonal transform circuit has a positive cycle and a negative cycle, the conduction loss L1 is expressed by Equation 1 as follows.

【0015】[0015]

【数1】L1 =L1P+L1N L 1 = L 1P + L 1N

【0016】ここで、L1Pは正のサイクルの通電損失
で、L1Nは負のサイクルの通電損失で、それぞれ数2お
よび数3で与えられる。
Here, L 1P is the conduction loss in the positive cycle, and L 1N is the conduction loss in the negative cycle, given by Equations 2 and 3, respectively.

【0017】[0017]

【数2】L1P=RON×I2 /2[Number 2] L 1P = R ON × I 2 /2

【0018】[0018]

【数3】L1N=RON×I2 /2Equation 3] L 1N = R ON × I 2 /2

【0019】ここで、RONはSW1 のオン抵抗で、Iは
SW1 を流れる電流の実効値である。ところで、負のサ
イクルにおいてSW1 を流れる漏れ電流は極めて小さい
ため、L1Nはゼロとみなすことができる。よって、通電
損失L1は数4で与えられる。
[0019] Here, R ON is the on resistance of the SW 1, I is the effective value of the current flowing through the SW 1. Incidentally, since the leakage current is very small through the SW 1 in the negative cycle, L 1N can be regarded as zero. Therefore, the conduction loss L1 is given by Equation 4.

【0020】[0020]

【数4】L1 =L1P=RON×I2 /2Equation 4] L 1 = L 1P = R ON × I 2/2

【0021】次に、駆動損失L2 について説明する。駆
動損失L2 は、数5で与えられる。
Next, an explanation will be made for a driving loss L 2. Drive loss L 2 is given by equation (5).

【0022】[0022]

【数5】L2 =C×VGS 2 ×f/2L 2 = C × V GS 2 × f / 2

【0023】ここで、Cはスイッチング素子の入力容量
で、VGSはスイッチング素子のゲート−ソース間電圧
で、fはスイッチング周波数である。
Here, C is the input capacitance of the switching element, V GS is the gate-source voltage of the switching element, and f is the switching frequency.

【0024】次に、図3を参照して、スイッチング損失
について説明する。ここでの損失は、電圧および電流の
時間変化が線形であると仮定して、電圧変化と電流変化
との積をスイッチング期間で積分したものであることか
ら、損失と電圧変化・電流変化の回数との積をとると、
求めるスイッチング損失を得ることができる。1回のス
イッチングにおいて、電圧変化および電流変化はオン動
作およびオフ動作のそれぞれの場合において発生するこ
とから、電圧変化・電流変化の回数は、2×fで表され
る。従って、数6が成立する。
Next, the switching loss will be described with reference to FIG. The loss here is obtained by integrating the product of the voltage change and the current change during the switching period, assuming that the time change of the voltage and the current is linear. Take the product with
The required switching loss can be obtained. In one switching operation, the voltage change and the current change occur in each of the ON operation and the OFF operation, so the number of the voltage change and the current change is represented by 2 × f. Therefore, Equation 6 holds.

【0025】[0025]

【数6】 (Equation 6)

【0026】ここで、V’はスイッチング素子における
電圧変化で、I’はスイッチング素子における電流変化
で、τはスイッチング期間である。数6の右辺より明ら
かなように、スイッチング損失はスイッチング期間のみ
に依存する。ここで、スイッチング期間とは、スイッチ
ング素子のオン・オフ動作におけるスイッチング素子に
流れる電流またはスイッチング素子の両端における電位
差の上昇時間と下降時間のことである。スイッチング期
間は、駆動トランジスタ回路12の駆動能力を調節する
ことで調節される。
Here, V 'is a voltage change in the switching element, I' is a current change in the switching element, and τ is a switching period. As is clear from the right side of Equation 6, the switching loss depends only on the switching period. Here, the switching period refers to a rise time and a fall time of a current flowing through the switching element or a potential difference between both ends of the switching element in the ON / OFF operation of the switching element. The switching period is adjusted by adjusting the driving capability of the driving transistor circuit 12.

【0027】上記の式に基づいて、ソース−ドレイン間
電圧を60、300、および1000(V)、ドレイン
電流を10、20、および50(A)と変化させた場合
の、GaNを使用して作製したFETを採用するスイッ
チング素子のオン抵抗、入力容量、通電損失、駆動損
失、通電損失と駆動損失の和から求めた損失合計、およ
びトランジスタ面積との関係を表1〜表9に示す。ここ
での損失の評価において、スイッチング素子の入力容量
の違いは駆動損失において評価し、スイッチング期間が
一定となるように駆動トランジスタの駆動能力を調整す
る。よって、スイッチング損失は一定であり、ここでの
損失合計に含まれない。
Based on the above equation, using GaN when the source-drain voltage is changed to 60, 300, and 1000 (V) and the drain current is changed to 10, 20, and 50 (A). Tables 1 to 9 show the relationship among the on-resistance, the input capacitance, the conduction loss, the drive loss, the total loss obtained from the sum of the conduction loss and the drive loss, and the transistor area of the switching element employing the manufactured FET. In the evaluation of the loss here, the difference in the input capacitance of the switching element is evaluated in terms of the driving loss, and the driving capability of the driving transistor is adjusted so that the switching period is constant. Therefore, the switching loss is constant and is not included in the total loss here.

【0028】ここで、オン抵抗および入力容量は、スイ
ッチング素子が1つのGaN−FETで構成される場合
はそのオン抵抗またはゲート容量を示し、複数のGaN
−FETが並列に接続して構成される場合はその合成抵
抗または合成容量を示す。但し、合成容量はスイッチン
グに係わるGaN−FETの個数分だけの合成容量であ
る。従って、オン抵抗を増大させるとゲート容量が減少
するという反比例の関係が成立する。トランジスタ面積
は、上記のパラメータのトランジスタを作製した場合の
チャネル断面積で主に代表させており、図30の阻止電
圧(V)とオン抵抗(mΩ・cm2 )との関係、および
損失計算に使用したオン抵抗(Ω)から理論上の面積が
求められる。しかしながら、GaN−FETを横型構造
で作製した場合は、ソース、ドレインおよびゲートの各
電極の面積なども考慮しなければならないため、求めた
理論上の面積の約10倍をトランジスタ面積とし、その
値を示す。ゲート−ソース間電圧は20(V)、スイッ
チング周波数は20(kHz)とする。
Here, the on-resistance and the input capacitance indicate the on-resistance or the gate capacitance when the switching element is composed of one GaN-FET.
When the FETs are connected in parallel, the combined resistance or combined capacitance is shown. However, the combined capacitance is a combined capacitance corresponding to the number of GaN-FETs involved in switching. Therefore, an inversely proportional relationship is established in which increasing the on-resistance decreases the gate capacitance. The transistor area is mainly represented by the channel cross-sectional area when a transistor having the above parameters is manufactured. The transistor area is represented by the relationship between the blocking voltage (V) and the on-resistance (mΩ · cm 2 ) in FIG. The theoretical area is determined from the ON resistance (Ω) used. However, when the GaN-FET is manufactured in a horizontal structure, the area of the source, drain and gate electrodes must be taken into consideration. Is shown. The gate-source voltage is 20 (V), and the switching frequency is 20 (kHz).

【0029】[0029]

【表1】 [Table 1]

【0030】[0030]

【表2】 [Table 2]

【0031】[0031]

【表3】 [Table 3]

【0032】[0032]

【表4】 [Table 4]

【0033】[0033]

【表5】 [Table 5]

【0034】[0034]

【表6】 [Table 6]

【0035】[0035]

【表7】 [Table 7]

【0036】[0036]

【表8】 [Table 8]

【0037】[0037]

【表9】 [Table 9]

【0038】オン抵抗および出力電流を変化させた場合
の、スイッチング素子のオン抵抗とスイッチング素子に
おける損失合計との関係は図4〜12のようになり、同
各図からスイッチング素子の損失合計の極小値および最
適なオン抵抗値が求められる。図13〜図15は、図4
〜図12に示したオン抵抗と損失との関係を電圧および
電流についてまとめたものである。図13〜図15から
明らかであるように、定常時のオン抵抗が、0.000
01〜0.001(単位:Ω)である場合に、スイッチ
ング素子の損失合計を低下させる効果が特に現れる。ま
た、このオン抵抗の最適値と交流出力の実効電流値との
積を求め、その積に対する損失合計を、ソース−ドレイ
ン間電圧が300(V)の場合について図16に示す。
図16を参照すると、オン抵抗と電流値との積が、0.
0001〜0.01(A・Ω)の間にある場合に損失合
計を低下させる効果が特に現れる。図8および表5を参
照して、300(V)、20(A)の場合に効率が最適
値をとる際のトランジスタ面積を求めると約3(c
2 )となり、ソース、ドレインおよびゲートの各電極
面積を含めた上での使用可能なトランジスタ面積の範囲
内にある。
When the on-resistance and the output current are changed, the relationship between the on-resistance of the switching element and the total loss in the switching element is as shown in FIGS. Value and the optimal on-resistance value are determined. FIG. 13 to FIG.
12 summarizes the relationship between the on-resistance and the loss shown in FIG. 12 with respect to voltage and current. As is clear from FIGS. 13 to 15, the on-resistance in the steady state is 0.000.
When the value is in the range of 01 to 0.001 (unit: Ω), the effect of reducing the total loss of the switching element is particularly exhibited. Further, the product of the optimum value of the on-resistance and the effective current value of the AC output is obtained, and the total loss for the product is shown in FIG. 16 when the source-drain voltage is 300 (V).
Referring to FIG. 16, the product of the on-resistance and the current value is equal to 0.
When it is between 0001 and 0.01 (AΩ), the effect of reducing the total loss is particularly exhibited. Referring to FIG. 8 and Table 5, when the transistor area when the efficiency takes the optimum value in the case of 300 (V) and 20 (A) is obtained, about 3 (c)
m 2 ), which is within the usable transistor area including the source, drain and gate electrode areas.

【0039】次に比較例として、GaNの代わりにSi
を使用して作製したFETをスイッチング素子として採
用した例を示す。直交変換回路およびFETの構造は、
図1および図2に示す構成と同様である。以下、GaN
の場合と同様に、ソース−ドレイン間電圧を60、30
0、および1000(V)、ドレイン電流を10、2
0、および50(A)と変化させた場合の、Siを使用
して作製されたFETを採用するスイッチング素子のオ
ン抵抗と、入力容量、通電損失、駆動損失、通電損失と
駆動損失の和から求めた損失合計、およびトランジスタ
面積との関係を表10〜表18に示す。スイッチング損
失は、スイッチング素子がGaNを使用したFETの場
合と同様に、ここでの損失合計には含まれない。トラン
ジスタ面積はGaN−FETの場合と同様に求めたが、
Si−FETは縦型構造で作製されているため電極面積
は考慮せず、理論値をトランジスタ面積として示す。た
だし、横型構造の場合はGaN−FETと同様の考慮が
必要である。ゲート−ソース間電圧は20(V)、スイ
ッチング周波数は20(kHz)とする。
Next, as a comparative example, Si was used instead of GaN.
1 shows an example in which an FET manufactured by using the above is used as a switching element. The structure of the orthogonal transformation circuit and the FET is
This is the same as the configuration shown in FIGS. Hereinafter, GaN
As in the case of the above, the source-drain voltage is set to 60, 30
0, and 1000 (V), and the drain current is 10, 2
From the on-resistance of the switching element adopting the FET manufactured using Si and the input capacitance, the conduction loss, the drive loss, and the sum of the conduction loss and the drive loss when changing to 0 and 50 (A). Tables 10 to 18 show the relationship between the calculated total loss and the transistor area. The switching loss is not included in the total loss here, as in the case where the switching element is an FET using GaN. Although the transistor area was obtained in the same manner as in the case of the GaN-FET,
Since the Si-FET is manufactured in a vertical structure, the theoretical area is shown as the transistor area without considering the electrode area. However, in the case of the horizontal structure, the same consideration as in the case of the GaN-FET is necessary. The gate-source voltage is 20 (V), and the switching frequency is 20 (kHz).

【0040】[0040]

【表10】 [Table 10]

【0041】[0041]

【表11】 [Table 11]

【0042】[0042]

【表12】 [Table 12]

【0043】[0043]

【表13】 [Table 13]

【0044】[0044]

【表14】 [Table 14]

【0045】[0045]

【表15】 [Table 15]

【0046】[0046]

【表16】 [Table 16]

【0047】[0047]

【表17】 [Table 17]

【0048】[0048]

【表18】 [Table 18]

【0049】オン抵抗および出力電流を変化させた場合
の、スイッチング素子のオン抵抗とスイッチング素子に
おける損失合計との関係は図17〜図25のようにな
り、同各図からスイッチング素子の損失合計の極小値お
よび最適なオン抵抗値が求められる。図26〜図28
は、図17〜図25に示したオン抵抗と損失との関係を
電圧および電流についてまとめたものである。図26〜
図28から明らかであるように、定常時のオン抵抗が、
0.00001〜0.001(単位:Ω)である場合
に、スイッチング素子の損失合計を低下させる効果が現
れる。また、このオン抵抗の最適値と交流出力の実効電
流値との積を求め、その積に対する損失合計を、ソース
−ドレイン間電圧が300(V)の場合のみ図29に示
す。
The relationship between the on-resistance of the switching element and the total loss of the switching element when the on-resistance and the output current are changed is as shown in FIGS. A minimum value and an optimum on-resistance value are obtained. 26 to 28
9 summarizes the relationship between the on-resistance and the loss shown in FIGS. 17 to 25 with respect to voltage and current. FIG.
As is clear from FIG. 28, the on-state resistance at steady state is:
When it is 0.00001 to 0.001 (unit: Ω), the effect of reducing the total loss of the switching element appears. The product of the optimum value of the on-resistance and the effective current value of the AC output is obtained, and the total loss for the product is shown in FIG. 29 only when the source-drain voltage is 300 (V).

【0050】図29を参照すると、オン抵抗と電流値と
の積が、0.0001〜0.01(A・Ω)の間にある
場合に損失合計を低下させる効果が現れる。しかしなが
ら、阻止電圧とオン抵抗との間には図30の関係が成立
するため、Siを使用して作製したFETをスイッチン
グ素子として採用することは適当でない。その理由は以
下のようなものである。
Referring to FIG. 29, when the product of the on-resistance and the current value is between 0.0001 and 0.01 (AΩ), the effect of reducing the total loss appears. However, since the relationship shown in FIG. 30 is established between the blocking voltage and the on-resistance, it is not appropriate to employ an FET manufactured using Si as a switching element. The reasons are as follows.

【0051】実効値で約100(V)の交流出力を得る
場合、本発明の直交変換回路においては約300(V)
の直流電圧をスイッチする能力がスイッチング素子に必
要とされる。ここで、Si−FETにおいて電圧が30
0(V)の場合のオン抵抗値は図30から約13(mΩ
・cm2 )となる。一方で、例えば図21(300
(V)、20(A))において求められた最適なオン抵
抗値は約0.0023(Ω)であることから、300
(V)の電圧に耐え得るようなトランジスタを作製した
場合、そのトランジスタ面積は約5.7(cm2 )もの
大きさになる。実用的に、そのような大きさのトランジ
スタを採用することは不適当であることから、Si−F
ETでは電力損失を最適化しようとすればトランジスタ
面積が大きくなり過ぎる。このことは、実用的なトラン
ジスタ面積を維持しながら電力損失を低下させることが
出来ないことを意味している。一方で、GaN−FET
において電圧が300(V)の場合のオン抵抗値は図3
0から約0.025(mΩ・cm2 )となる。また、例
えば図8(300(V)、20(A))において求めら
れた最適なオン抵抗値は約8×10-5(Ω)である。従
って、300(V)の電圧に耐え得るようなGaN−F
ETを作製した場合、そのトランジスタ面積は約3(c
2 )となり、ソース、ドレインおよびゲートの各電極
面積などを含めた上での使用可能なトランジスタ面積の
範囲内にある。
When an AC output of about 100 (V) is obtained as an effective value, the orthogonal transform circuit of the present invention uses about 300 (V).
Is required for the switching element. Here, the voltage is 30 in the Si-FET.
The on-resistance value in the case of 0 (V) is approximately 13 (mΩ) from FIG.
Cm 2 ). On the other hand, for example, FIG.
(V) and 20 (A)) are about 0.0023 (Ω), so that
When a transistor capable of withstanding the voltage of (V) is manufactured, the transistor area becomes as large as about 5.7 (cm 2 ). In practice, it is inappropriate to employ a transistor of such a size.
In ET, the transistor area becomes too large to optimize the power loss. This means that the power loss cannot be reduced while maintaining a practical transistor area. On the other hand, GaN-FET
In FIG. 3, the on-resistance value when the voltage is 300 (V) is shown in FIG.
From 0 to about 0.025 (mΩ · cm 2 ). Further, for example, the optimum on-resistance value obtained in FIG. 8 (300 (V), 20 (A)) is about 8 × 10 −5 (Ω). Therefore, a GaN-F that can withstand a voltage of 300 (V)
When an ET is manufactured, its transistor area is about 3 (c
m 2 ), which is within the usable transistor area including the source, drain and gate electrode areas.

【0052】次に、直交変換回路を備えた電力変換装置
の例を図31に示す。電力変換回路300は、コンバー
タ部1、平滑回路2、および直交変換回路3から構成さ
れ、三相交流入力を商用周波数(50Hzまたは60H
z)の三相交流出力とするものである。直交変換回路3
は、スイッチング素子5と還流ダイオード6とからな
る。三相交流入力は、燃料電池等からの直流電力を直交
変換した後、変圧器で昇圧したものである。図2に示し
た直交変換回路200と異なり、図31の直交変換回路
3では6つのスイッチング回路ユニット4を使用するこ
とで、三相交流出力を得ることができる。
Next, FIG. 31 shows an example of a power conversion device provided with an orthogonal conversion circuit. The power conversion circuit 300 includes a converter unit 1, a smoothing circuit 2, and an orthogonal conversion circuit 3, and converts a three-phase AC input to a commercial frequency (50 Hz or 60H).
and z) three-phase AC output. Orthogonal transformation circuit 3
Consists of a switching element 5 and a freewheel diode 6. The three-phase AC input is obtained by orthogonally converting DC power from a fuel cell or the like, and then boosting the DC power using a transformer. Unlike the orthogonal transformation circuit 200 shown in FIG. 2, the three-phase AC output can be obtained by using the six switching circuit units 4 in the orthogonal transformation circuit 3 of FIG.

【0053】次に、電力変換装置を備えた発電システム
の例を図32に示す。発電システム400は、水素およ
び酸素の供給を受けて直流電流を発生する燃料電池本体
7、燃料電池本体7に水素を供給するために都市ガス等
から水素を生成する改質器8、燃料電池本体7が出力す
る直流電力を直交変換して交流電力を発生する変換装置
9、改質器8および燃料電池本体7の排熱を蒸気または
温水として回収する排熱回収装置10、および燃料電池
本体7と改質器8と変換装置9との動作を制御する制御
装置5から構成される。変換装置9は、本発明に係る変
換効率の良好な直交変換回路を備えており、その結果、
発電システム400の総合エネルギ効率を向上させるこ
とができる。
Next, FIG. 32 shows an example of a power generation system provided with a power converter. The power generation system 400 includes a fuel cell body 7 that receives a supply of hydrogen and oxygen to generate a DC current, a reformer 8 that generates hydrogen from city gas or the like to supply hydrogen to the fuel cell body 7, a fuel cell body A converter 9 for orthogonally converting the DC power output by the generator 7 to generate AC power, an exhaust heat recovery device 10 for recovering exhaust heat of the reformer 8 and the fuel cell body 7 as steam or hot water, and a fuel cell body 7 And a control device 5 for controlling operations of the reformer 8 and the conversion device 9. The conversion device 9 includes the orthogonal conversion circuit having good conversion efficiency according to the present invention.
The overall energy efficiency of the power generation system 400 can be improved.

【0054】以上のように本発明を例示的に説明してき
た。しかしながら、本発明は上記の説明に限定されるの
もではなく、他の実施形態も可能である。例えば、本発
明ではGaNを用いて説明したが、GaN系の材料であ
れば同様の効果が得られるため、GaNの代わりにAl
GaN、InGaN、InAlGaN、またはこれらを
組み合わせた材料を採用することもできる。
The present invention has been described above by way of example. However, the present invention is not limited to the above description, and other embodiments are possible. For example, although the present invention has been described using GaN, a similar effect can be obtained with a GaN-based material.
GaN, InGaN, InAlGaN, or a material combining these can also be adopted.

【0055】さらに、本実施形態においてFETの構造
として横型構造を用いたが、縦型構造を用いることもで
きる。
Further, in this embodiment, the horizontal structure is used as the structure of the FET, but a vertical structure may be used.

【0056】またさらに、本実施形態において発電装置
として燃料電池を用いたが、ガスエンジン発電機、太陽
電池等の他の発電装置を用いることもできる。
Further, although the fuel cell is used as the power generation device in the present embodiment, other power generation devices such as a gas engine generator and a solar cell can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る直交変換回路の回路図である。FIG. 1 is a circuit diagram of an orthogonal transform circuit according to the present invention.

【図2】本発明に係るスイッチング素子を構成するFE
Tの断面図である。
FIG. 2 shows an FE constituting a switching element according to the present invention.
It is sectional drawing of T.

【図3】電圧および電流の時間変化を例示的に示すグラ
フである。
FIG. 3 is a graph exemplarily showing a time change of a voltage and a current.

【図4】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 4 is a graph showing a relationship between ON resistance and total loss in a GaN-FET.

【図5】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 5 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図6】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 6 is a graph showing the relationship between on-resistance and total loss in a GaN-FET.

【図7】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 7 is a graph showing the relationship between on-resistance and total loss in a GaN-FET.

【図8】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 8 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図9】GaN−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 9 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図10】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 10 is a graph showing the relationship between on-resistance and total loss in a GaN-FET.

【図11】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 11 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図12】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 12 is a graph showing the relationship between on-resistance and total loss in a GaN-FET.

【図13】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 13 is a graph showing the relationship between on-resistance and total loss in a GaN-FET.

【図14】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 14 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図15】GaN−FETにおけるオン抵抗と損失合計
との関係を示すグラフである。
FIG. 15 is a graph showing a relationship between on-resistance and total loss in a GaN-FET.

【図16】GaN−FETにおけるオン抵抗と出力電流
との積に対する損失合計の関係を示すグラフである。
FIG. 16 is a graph showing the relationship between the product of the on-resistance and the output current in the GaN-FET and the total loss.

【図17】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 17 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図18】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 18 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図19】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 19 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図20】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 20 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図21】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 21 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図22】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 22 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図23】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 23 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図24】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 24 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図25】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 25 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図26】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 26 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図27】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 27 is a graph showing the relationship between on-resistance and total loss in a Si-FET.

【図28】Si−FETにおけるオン抵抗と損失合計と
の関係を示すグラフである。
FIG. 28 is a graph showing a relationship between on-resistance and total loss in a Si-FET.

【図29】Si−FETにおけるオン抵抗と出力電流と
の積に対する損失合計の関係を示すグラフである。
FIG. 29 is a graph showing the relationship between the product of the on-resistance and the output current in the Si-FET and the total loss.

【図30】FETにおける阻止電圧とオン抵抗との関係
を示すグラフである。
FIG. 30 is a graph showing the relationship between blocking voltage and on-resistance in an FET.

【図31】本発明に係る電力変換装置の回路図である。FIG. 31 is a circuit diagram of a power conversion device according to the present invention.

【図32】本発明に係る発電システムの構成図である。FIG. 32 is a configuration diagram of a power generation system according to the present invention.

【符号の説明】[Explanation of symbols]

1 コンバータ部 2 平滑回路 3 直交変換回路 4 スイッチング回路ユニット 5 スイッチング素子 6 還流ダイオード 7 燃料電池本体 8 改質器 9 変換装置 10 排熱回収装置 11 制御装置 12 駆動トランジスタ回路 100 直交変換回路 200 FET 300 電力変換装置 400 発電システム DESCRIPTION OF SYMBOLS 1 Converter part 2 Smoothing circuit 3 Orthogonal conversion circuit 4 Switching circuit unit 5 Switching element 6 Reflux diode 7 Fuel cell main body 8 Reformer 9 Conversion device 10 Exhaust heat recovery device 11 Controller 12 Drive transistor circuit 100 Quadrature conversion circuit 200 FET 300 Power conversion device 400 power generation system

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 博一 大阪府大阪市中央区平野町四丁目1番2号 大阪瓦斯株式会社内 (72)発明者 田畑 健 大阪府大阪市中央区平野町四丁目1番2号 大阪瓦斯株式会社内 (72)発明者 越後 満秋 大阪府大阪市中央区平野町四丁目1番2号 大阪瓦斯株式会社内 (72)発明者 山崎 修 大阪府大阪市中央区平野町四丁目1番2号 大阪瓦斯株式会社内 Fターム(参考) 5F102 GA01 GB01 GB04 GC01 GD01 GJ04 5H007 BB07 CA02 CB05 CC23 5H027 AA02 BA01 5H420 CC03 DD03 DD04 EA12 EA45 EB04 EB39  ──────────────────────────────────────────────────続 き Continued on the front page (72) Hirokazu Sasaki, Inventor, Osaka Gas Co., Ltd. 4-1-2, Hirano-cho, Chuo-ku, Osaka-shi (72) Inventor Ken Tabata Hirano-cho, Chuo-ku, Osaka, Osaka 1-2, Osaka Gas Co., Ltd. (72) Mitsuaki Echigo, Inventor 4-1-2, Hirano-cho, Chuo-ku, Osaka City, Osaka Prefecture Inside, Osaka Gas Co., Ltd. (72) Osamu Yamazaki, Chuo-ku, Osaka City, Osaka 4-1-2 Hiranocho Osaka Gas Co., Ltd. F-term (reference) 5F102 GA01 GB01 GB04 GC01 GD01 GJ04 5H007 BB07 CA02 CB05 CC23 5H027 AA02 BA01 5H420 CC03 DD03 DD04 EA12 EA45 EB04 EB39

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 独立してオン・オフ動作するスイッチン
グ素子が2個直列してなる直列回路を2組以上並列にし
て直流入力端子間に接続し、前記各スイッチング素子の
オン・オフ動作を夫々所定のタイミングで交互に繰り返
すことにより、前記各直列回路の中間ノード間に交流電
力を出力する直交変換回路であって、 前記スイッチング素子がGaN系材料を使用した1つの
FET、または2つ以上のFETが直列して形成された
スイッチング回路であり、前記スイッチング素子の定常
時のオン抵抗と交流出力の実効電流値との積が、0.0
001〜0.01(単位:A・Ω)であることを特徴と
する直交変換回路。
1. A series circuit comprising two switching elements that are independently turned on and off in series and connected in parallel between two or more DC input terminals, and each of the switching elements is turned on and off. A quadrature conversion circuit that outputs alternating-current power between intermediate nodes of the series circuits by repeating alternately at a predetermined timing, wherein the switching element is a single FET using GaN-based material, or two or more switching elements. FET is a switching circuit formed in series, the product of the steady-state ON resistance of the switching element and the effective current value of the AC output is 0.0
001 to 0.01 (unit: A · Ω).
【請求項2】 独立してオン・オフ動作するスイッチン
グ素子が2個直列してなる直列回路を2組以上並列にし
て直流入力端子間に接続し、前記各スイッチング素子の
オン・オフ動作を夫々所定のタイミングで交互に繰り返
すことにより、前記各直列回路の中間ノード間に交流電
力を出力する直交変換回路であって、 前記スイッチング素子がGaN系材料を使用した1つの
FET、または2つ以上のFETが直列して形成された
スイッチング回路であり、前記スイッチング素子の定常
時のオン抵抗が、0.00001〜0.001(単位:
Ω)であることを特徴とする直交変換回路。
2. A series circuit comprising two switching elements which are independently turned on and off in series, and two or more sets of series circuits are connected in parallel and connected between DC input terminals, and each of the switching elements is turned on / off. A quadrature conversion circuit that outputs alternating-current power between intermediate nodes of the series circuits by repeating alternately at a predetermined timing, wherein the switching element is a single FET using GaN-based material, or two or more switching elements. A switching circuit in which FETs are formed in series, and a steady-state ON resistance of the switching element is 0.00001 to 0.001 (unit:
Ω).
【請求項3】 直流電力を直流電力に、直流電力を交流
電力に、または、交流電力を交流電力に変換するための
電力変換装置であって、 直流電力を交流電力に変換する直交変換回路部を1以上
備えてなり、その直交変換回路部の少なくとも一つが、
請求項1または2に記載の直交変換回路であることを特
徴とする電力変換装置。
3. A power converter for converting DC power to DC power, DC power to AC power, or AC power to AC power, wherein the quadrature conversion circuit converts DC power to AC power. And at least one of the orthogonal transformation circuit units has
A power conversion device, which is the orthogonal conversion circuit according to claim 1.
【請求項4】 直流電力を出力する発電装置と、前記発
電装置が出力した直流電力を直交変換して交流化するイ
ンバータまたはその直流電力の電圧レベルを変換するコ
ンバータの少なくとも何れか一方を備えた変換装置とを
備えてなる発電システムであって、 前記変換装置が直流電力を交流電力に変換する直交変換
回路部を1以上備えてなり、その直交変換回路部の少な
くとも一つが、請求項1または2に記載の直交変換回路
であることを特徴とする発電システム。
4. A power generator for outputting DC power, and at least one of an inverter for orthogonally converting the DC power output from the power generator into AC and a converter for converting a voltage level of the DC power. A power generation system comprising: a conversion device; and the conversion device includes one or more orthogonal conversion circuit units that convert DC power into AC power, and at least one of the orthogonal conversion circuit units is configured to be a power conversion system. 3. A power generation system, which is the orthogonal transformation circuit according to 2.
【請求項5】 前記発電装置が燃料電池である請求項4
記載の発電システム。
5. The power generator according to claim 4, wherein the power generator is a fuel cell.
The described power generation system.
JP2000055807A 2000-03-01 2000-03-01 Dc/ac conversion circuit, power converter and power generating system Pending JP2001251869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000055807A JP2001251869A (en) 2000-03-01 2000-03-01 Dc/ac conversion circuit, power converter and power generating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000055807A JP2001251869A (en) 2000-03-01 2000-03-01 Dc/ac conversion circuit, power converter and power generating system

Publications (1)

Publication Number Publication Date
JP2001251869A true JP2001251869A (en) 2001-09-14

Family

ID=18576868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000055807A Pending JP2001251869A (en) 2000-03-01 2000-03-01 Dc/ac conversion circuit, power converter and power generating system

Country Status (1)

Country Link
JP (1) JP2001251869A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131031A (en) * 2006-11-21 2008-06-05 Cree Inc HIGH VOLTAGE GaN TRANSISTOR
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223799A (en) * 1995-10-13 1997-08-26 Siliconix Inc Multigate mosfet
JPH1132477A (en) * 1997-07-09 1999-02-02 New Japan Radio Co Ltd Synchronous rectification switching power supply and semiconductor integrated circuit therefor
JPH11150951A (en) * 1997-11-18 1999-06-02 Nec Fukushima Ltd Switching power circuit
JPH11234923A (en) * 1998-02-09 1999-08-27 Fuji Electric Co Ltd Uninterruptive power supply
JPH11297713A (en) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The Field effect transistor
JP2001211641A (en) * 2000-01-20 2001-08-03 Nec Corp Power circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223799A (en) * 1995-10-13 1997-08-26 Siliconix Inc Multigate mosfet
JPH1132477A (en) * 1997-07-09 1999-02-02 New Japan Radio Co Ltd Synchronous rectification switching power supply and semiconductor integrated circuit therefor
JPH11150951A (en) * 1997-11-18 1999-06-02 Nec Fukushima Ltd Switching power circuit
JPH11234923A (en) * 1998-02-09 1999-08-27 Fuji Electric Co Ltd Uninterruptive power supply
JPH11297713A (en) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The Field effect transistor
JP2001211641A (en) * 2000-01-20 2001-08-03 Nec Corp Power circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US10224427B2 (en) 2001-07-24 2019-03-05 Cree, Inc. Insulting gate AlGaN/GaN HEMT
JP2008131031A (en) * 2006-11-21 2008-06-05 Cree Inc HIGH VOLTAGE GaN TRANSISTOR
JP2012178593A (en) * 2006-11-21 2012-09-13 Cree Inc Transistor device
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
US9450081B2 (en) 2006-11-21 2016-09-20 Cree, Inc. High voltage GaN transistor
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor

Similar Documents

Publication Publication Date Title
Huang et al. High-efficiency and high-density single-phase dual-mode cascaded buck–boost multilevel transformerless PV inverter with GaN AC switches
Ferrera et al. A converter for bipolar DC link based on SEPIC-Cuk combination
CN102347702B (en) Highly efficient half-bridge dcac converter
JP6454936B2 (en) Power converter and power conditioner using the same
TWI413356B (en) Inverter circuit having relatively higher efficiency
US20140133202A1 (en) Buck-boost ac/dc converter
WO2017076366A1 (en) Five-voltage level inverter topology circuit, and three-phase and five-voltage level inverter topology circuit
JP3108686B2 (en) Power generation system
JP2015216790A (en) Power converter and power conditioner using the same
CN112910244B (en) Single-phase three-level power factor correction circuit of hybrid bridge arm
JP5999526B2 (en) Power converter
TW201703418A (en) Five-level converting device
Safari et al. Evaluation of SiC power devices for a high power density matrix converter
WO2017028776A1 (en) High-voltage-gain five-level inverter topological circuit
WO2001052395A1 (en) Method and apparatus for driving switching elements of current-controlled power conversion device
Kumar et al. Bi-directional clamping based H5, HERIC and H6-type transformerless inverter topologies with improved modulation technique
JP2001251869A (en) Dc/ac conversion circuit, power converter and power generating system
JP2001251870A (en) Dc/ac conversion circuit, power converter and power generating system
CN110809854B (en) AC/DC converter, motor drive controller, blower, compressor, and air conditioner
CN115765507A (en) Three-level double-step-down conversion circuit for energy storage and inversion integrated device rear stage
JP2019103276A (en) Electric power conversion device
CN106817042B (en) DC-AC converter and control method thereof
CN113852275B (en) Step-down negative resistance converter
CN219999227U (en) Three-level converter
JP5423264B2 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090423