JP2001251278A - Interference canceler - Google Patents

Interference canceler

Info

Publication number
JP2001251278A
JP2001251278A JP2000060339A JP2000060339A JP2001251278A JP 2001251278 A JP2001251278 A JP 2001251278A JP 2000060339 A JP2000060339 A JP 2000060339A JP 2000060339 A JP2000060339 A JP 2000060339A JP 2001251278 A JP2001251278 A JP 2001251278A
Authority
JP
Japan
Prior art keywords
interference
signal
stage
replica
estimation signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000060339A
Other languages
Japanese (ja)
Inventor
Yasuhide Tanaka
康英 田中
Yoshito Ono
芳人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2000060339A priority Critical patent/JP2001251278A/en
Publication of JP2001251278A publication Critical patent/JP2001251278A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suitably separate and extract demodulation signals concerning each user with few number of stages. SOLUTION: A weight coefficient α is multiplied by the output of an adder 50 and outputted as a corrected interference residual estimated signal e'n,m about ICU14c-n-m (n>=2). Then the weight coefficient α is multiplied by the output of an adder 46 placed at a next-stage finger 42d, and a corrected interference replica h'n-1,m,k generated at the preceding stage is added to the result of multiplication and then outputted as a corrected interference replica h'n,m,k of the present stage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は干渉キャンセル装置
に関し、例えばスペクトル直接拡散符号分割多重接続
(DS−CDMA;Direct Sequence Code Division Mu
ltiple Access)方式を採用する基地局において、ユー
ザ間の相互干渉を低減しつつ、受信拡散信号から各々の
ユーザ信号を分離抽出する干渉キャンセル装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interference canceling apparatus, for example, a direct sequence code division multiple access (DS-CDMA).
The present invention relates to an interference canceling device that separates and extracts each user signal from a received spread signal while reducing mutual interference between users in a base station that employs an (ltiple Access) scheme.

【0002】[0002]

【従来の技術】DS−CDMA方式では、各移動局から
送信されるユーザ信号が、各々固有の拡散コードで広い
周波数帯域に拡散され、伝送路に送出される。一方、基
地局では、複数のユーザ信号が重畳された受信拡散信号
に対して、移動局側と同一の拡散コードを用いた逆拡散
処理を施し、さらに伝送路推定処理を施すことにより、
元のユーザ信号を分離抽出する。この際、拡散コード間
の相互相関に起因して、実際に分離抽出されるユーザ信
号には相互干渉が含まれる。かかるユーザ間の相互干渉
を低減するため、従来、マルチステージ干渉キャンセル
装置が各種提案されている。
2. Description of the Related Art In the DS-CDMA system, a user signal transmitted from each mobile station is spread over a wide frequency band by a unique spreading code and transmitted to a transmission line. On the other hand, the base station performs a despreading process using the same spreading code as the mobile station side on the received spread signal on which a plurality of user signals are superimposed, and further performs a transmission channel estimation process.
Separately extract the original user signal. At this time, due to the cross-correlation between the spreading codes, the user signals actually separated and extracted include mutual interference. In order to reduce such mutual interference between users, various types of multi-stage interference canceling apparatuses have been conventionally proposed.

【0003】図8は、従来技術に係るマルチステージ干
渉キャンセル装置の機能構成を示す図である。同図に示
す干渉キャンセル装置10は、DS−CDMA基地局に
設けられるものである。干渉キャンセル装置10は、第
1ステージ12−1〜第Nステージ12−Nを含んで構
成されており、複数のユーザ信号が符号分割多重された
受信拡散信号Rb(ベースバンド信号)から、ユーザ間
の相互干渉を低減しつつ、第1ユーザ〜第Mユーザに係
る復調信号R1〜RMを出力するものである。ここで、
N,Mはともに1以上の整数である。
FIG. 8 is a diagram showing a functional configuration of a conventional multi-stage interference canceling apparatus. The interference cancellation apparatus 10 shown in FIG. 1 is provided in a DS-CDMA base station. The interference cancellation apparatus 10 is configured to include a first stage 12-1 to an N-th stage 12-N. The interference cancellation device 10 converts a received spread signal Rb (baseband signal) in which a plurality of user signals are code-division multiplexed into a signal between users. And outputs demodulated signals R 1 to R M for the first to M-th users while reducing mutual interference. here,
N and M are each an integer of 1 or more.

【0004】第1ステージ12−1には、M人のユーザ
の各々に対応したICU(Interference Canceling Uni
t;干渉キャンセルユニット)14−1−1〜14−1
−Mが設けられている。また、ICU14−1−1〜1
4−1−Mの各々に対応して、遅延素子16−1−1〜
16−1−Mと、加算器18−1−1〜18−1−Mと
が設けられている。
The first stage 12-1 includes an ICU (Interference Canceling Uniform) corresponding to each of M users.
t; interference canceling unit) 14-1-1 to 14-1
-M is provided. Also, ICU14-1-1 to ICU14-1-1
For each of 4-1-M, delay elements 16-1-1 to 16-1-1
16-1-M and adders 18-1-1 to 18-1-M are provided.

【0005】同様に、第2ステージ12−2〜第(N−
1)ステージ12−(N−1)には、M人のユーザの各
々に対応したICU14−n−1〜14−n−Mが設け
られている(2≦n≦N−1)。また、ICU14−n
−1〜14−n−Mの各々に対応して、遅延素子16−
n−1〜16−n−Mと、加算器18−n−1〜18−
n−Mと、が設けられている(2≦n≦N−1)。
[0005] Similarly, the second stage 12-2 to the (N-
1) The stage 12- (N-1) is provided with ICUs 14-n-1 to 14-n-M corresponding to each of M users (2≤n≤N-1). Also, ICU14-n
-1 to 14-n-M, the delay element 16-
n-1 to 16-n-M and adders 18-n-1 to 18-
n−M (2 ≦ n ≦ N−1).

【0006】また、最終ステージである第Nステージ1
2−Nにも、M人のユーザの各々に対応したICU14
−N−1〜14−N−Mが設けられている。また、IC
U14−N−1〜14−N−(M−1)の各々に対応し
て、遅延素子16−N−1〜16−N−(M−1)と、
加算器18−N−1〜18−N−(M−1)と、が設け
られている。ICU14−N−Mに対応する遅延素子と
加算器は必要ない。
[0006] Also, the final stage, the Nth stage 1
2-N also has an ICU 14 corresponding to each of the M users.
-N-1 to 14-NM are provided. Also, IC
For each of U14-N-1 to 14-N- (M-1), delay elements 16-N-1 to 16-N- (M-1)
And adders 18-N-1 to 18-N- (M-1). No delay element and adder corresponding to ICU14-NM are required.

【0007】干渉キャンセル装置10には、さらにレベ
ルランキング回路20が設けられており、第1ユーザ〜
第Mユーザに係るユーザ信号に対して信号レベルの順位
付けを行い、その順位付けに従ってICU14−n−m
に対してユーザの割当を行うようになっている。具体的
には、各ステージにおいて信号レベルの高いユーザから
低いユーザに向かって、順にICU14−n−1〜14
−n−Mが割り当てられる。
The interference canceling device 10 is further provided with a level ranking circuit 20 for the first user to
The signal levels of the user signals related to the M-th user are ranked, and the ICU 14-nm is determined according to the ranking.
Is assigned to the user. Specifically, in each stage, ICUs 14-n-1 to ICU 14-n-1 to 14
-N-M are assigned.

【0008】なお、干渉キャンセル装置10をハードウ
ェアにより実現する場合、全てのステージについて実際
にハードウェアを用意する必要はない。例えば1ステー
ジ分だけをハードウェア化しておいて、それを順に次ス
テージのハードウェアとして使いまわすようにすればよ
い。
When the interference cancellation apparatus 10 is realized by hardware, it is not necessary to actually prepare hardware for all stages. For example, only one stage may be implemented as hardware, and the hardware may be sequentially used as the next stage hardware.

【0009】第1ステージ12−1では、受信拡散信号
RbがICU14−1−1に入力されており、そこで干
渉レプリカh1,1,kと干渉残差推定信号e1,1が生成され
るようになっている(kはパスを識別する添え字であ
り、1以上の整数である)。干渉レプリカh1,1,kはI
CU14−2−1に供給され、干渉残差推定信号e1,1
は加算器18−1−1に供給されている。以降、干渉レ
プリカhn,m,kとは、ICU14−n−mで推定され
た、受信拡散信号Rbに含まれる第mユーザ及び第kパ
スに係る信号成分(逆拡散信号)である。一方、干渉残
差推定信号en,mとは、ICU14−n−mに入力され
た拡散信号(受信拡散信号Rb又は誤差信号r n,m-1
n-1,M)に含まれる第mユーザに係る信号成分(拡散
信号)である。
In the first stage 12-1, the reception spread signal
Rb is input to ICU 14-1-1, where
Wataru replica h1,1, kAnd the interference residual estimation signal e1,1Is generated
(K is a subscript identifying the path
Is an integer of 1 or more). Interference replica h1,1, kIs I
CU14-2-1, the interference residual estimation signal e1,1
Is supplied to the adder 18-1-1. After that,
Prika hn, m, kIs estimated by ICU14-nm
In addition, the m-th user and the k-th user included in the received spread signal Rb
This is a signal component (despread signal) related to the signal. On the other hand,
Difference estimation signal en, mIs input to the ICU14-nm
Spread signal (received spread signal Rb or error signal r n, m-1,
rn-1, M) Contained in the m-th user (spreading)
Signal).

【0010】加算器18−1−1は、ICU14−1−
1から出力される干渉残差推定信号e1,1を、遅延素子
16−1−1を経由した受信拡散信号Rbから減じ、そ
れを誤差信号r1,1として出力する。この誤差信号r1,1
はICU14−1−2と遅延素子16−1−2とに供給
される。誤差信号rn,mとは、既に出力された干渉残差
信号en,mを受信拡散信号Rbから全て減じたものであ
る。
The adder 18-1-1 is connected to the ICU 14-1-1.
1 subtracts the interference residual estimation signal e 1,1 from the received spread signal Rb passed through the delay element 16-1-1, and outputs the result as an error signal r 1,1 . This error signal r 1,1
Is supplied to the ICU 14-1-2 and the delay element 16-1-2. The error signal r n, m is a signal obtained by subtracting all the interference residual signals e n, m already output from the received spread signal Rb.

【0011】ICU14−1−mには、誤差信号r
1,m-1が入力されており、そこで干渉レプリカh1,m,k
干渉残差推定信号e1,mが生成されるようになっている
(2≦m≦M)。干渉レプリカh1,m,kは、第mユーザ
に対応して次ステージに設けられたICU14−2−m
に供給されている。加算器18−1−mは、ICU14
−1−mから出力される干渉残差推定信号e1,mを、遅
延素子16−1−mを経由した誤差信号r1,m-1から減
じ、それを誤差信号r1,mとして出力する。誤差信号r
1,mはICU14−1−(m+1)と遅延素子16−1
−(m+1)とに供給されるが(2≦m≦M−1)、I
CU14−1−Mから出力される誤差信号r1,Mだけ
は、第2ステージ12−2の最上位に接続されているI
CU14−2−1及び遅延素子16−2−1に供給され
る。
The ICU 14-1-m has an error signal r
1, m-1 is input, and an interference replica h 1, m, k and an interference residual estimation signal e 1, m are generated there (2 ≦ m ≦ M). The interference replica h 1, m, k is the ICU 14-2-m provided in the next stage corresponding to the m-th user
Is supplied to The adder 18-1-m is connected to the ICU14
−1−m, the interference residual estimation signal e 1, m is subtracted from the error signal r 1, m−1 passed through the delay element 16-1-m, and is output as the error signal r 1, m. I do. Error signal r
1, m is ICU14-1- (m + 1) and delay element 16-1
− (M + 1) (2 ≦ m ≦ M−1).
Only the error signals r1 and M output from the CU 14-1-M are the I signals connected to the highest level of the second stage 12-2.
It is supplied to the CU 14-2-1 and the delay element 16-2-1.

【0012】第2ステージ12−2〜第(N−1)ステ
ージ12−(N−1)では、ICU14−n−1は、前
ステージにて同一ユーザに対応して設けられているIC
U14−(n−1)−1から供給される干渉レプリカh
n-1,1,kと、前ステージの最後尾に接続されているIC
U14−(n−1)−Mから供給される干渉残差推定信
号en-1,Mと、が入力されており、そこで干渉レプリカ
n,1,kと干渉残差推定信号en,1が生成される(2≦n
≦N−1)。干渉レプリカhn,1,kは、次ステージにお
いて第1ユーザに対応づけて設けられたICU14−
(n+1)−1に供給され、一方、干渉残差推定信号e
n,1は加算器18−n−1に供給される。
In the second stage 12-2 to the (N-1) th stage 12- (N-1), the ICU 14-n-1 is an IC provided for the same user in the previous stage.
Interference replica h supplied from U14- (n-1) -1
n-1,1, k and the IC connected to the end of the previous stage
The interference residual estimation signal e n-1, M supplied from U14- (n-1) -M is input, where the interference replica h n, 1, k and the interference residual estimation signal e n, M are input . 1 is generated (2 ≦ n
≤N-1). The interference replica hn , 1, k is provided in the next stage by the ICU 14-
(N + 1) -1 while the interference residual estimation signal e
n, 1 is supplied to the adder 18-n-1.

【0013】加算器18−n−1は、ICU14−n−
1から出力される干渉残差推定信号en,1を、遅延素子
16−n−1を経由した誤差信号rn-1,Mから減じ、そ
れを誤差信号rn,1として出力する。この誤差信号rn,1
はICU14−n−2と遅延素子16−n−2とに供給
される(2≦n≦N−1)。
The adder 18-n-1 is connected to the ICU 14-n-
1 subtracts the interference residual estimation signal en , 1 output from the error signal rn -1, M via the delay element 16-n-1, and outputs it as the error signal rn , 1 . This error signal r n, 1
Is supplied to the ICU 14-n-2 and the delay element 16-n-2 (2 ≦ n ≦ N−1).

【0014】ICU14−n−mは、誤差信号rn,m-1
と、前ステージにて同一ユーザに対応づけて設けられて
いるICU14−(n−1)−mから出力される干渉レ
プリカhn-1,m,kと、が入力されており、そこで干渉レ
プリカhn,m,kと干渉残差推定信号en,mとが生成される
ようになっている(2≦n≦N−1;2≦m≦M)。干
渉レプリカhn,m,kは、次ステージにおいて第mユーザ
に対応づけて設けられたICU14−(n+1)−mに
供給され、一方、干渉残差推定信号en,mは加算器18
−n−mに供給されている。
The ICU 14-nm receives the error signal r n, m-1
And an interference replica h n-1, m, k output from the ICU 14- (n-1) -m provided in association with the same user in the previous stage , and are input there. h n, m, k and an interference residual estimation signal en , m are generated (2 ≦ n ≦ N−1; 2 ≦ m ≦ M). The interference replica hn , m, k is supplied to the ICU 14- (n + 1) -m provided in association with the m-th user in the next stage, while the interference residual estimation signal en , m is added to the adder 18
-N-m.

【0015】加算器18−n−mは、ICU14−n−
mから出力される干渉残差推定信号en,mを、遅延素子
16−n−mを経由した誤差信号rn,m-1から減じ、そ
れを誤差信号rn,mとして出力する。誤差信号rn,mはI
CU14−n−(m+1)と遅延素子16−n−(m+
1)とに供給されるが(2≦n≦N−1;2≦m≦M−
1)、ICU14−n−Mから出力される誤差信号r
n,Mだけは、第(n+1)ステージ12−(n+1)の
最上位に接続されているICU14−(n+1)−1及
び遅延素子16−(n+1)−1に供給される。
The adder 18-nm is connected to the ICU 14-n-
The interference residual estimation signal en , m output from m is subtracted from the error signal rn , m-1 that has passed through the delay element 16- nm, and is output as the error signal rn , m . The error signal r n, m is I
CU14-n- (m + 1) and the delay element 16-n- (m +
1) and (2 ≦ n ≦ N−1; 2 ≦ m ≦ M−
1), error signal r output from ICU 14-n-M
Only n and M are supplied to the ICU 14- (n + 1) -1 and the delay element 16- (n + 1) -1 which are connected to the highest position of the (n + 1) th stage 12- (n + 1).

【0016】最後に、第Nステージ12−Nでは、最上
位のICU14−N−1に、前ステージにて同一ユーザ
に対応して設けられているICU14−(N−1)−1
から供給される干渉レプリカhN-1,1と、前ステージの
最後尾に接続されているICU14−(N−1)−Mか
ら供給される干渉残差推定信号eN-1,Mと、が入力され
ており、そこで第1ユーザに係る復調信号R1と干渉残
差推定信号eN,1とが生成される。復調信号R1は図示し
ない基地局上位装置に供給される。また、干渉残差推定
信号eN,1は加算器18−N−1に供給される。
Finally, in the N-th stage 12-N, the ICU 14- (N-1) -1 provided for the same user in the previous stage is provided in the uppermost ICU 14-N-1.
And interference replica h N-1, 1 to be supplied from, and is connected to the end of the previous stage ICU14- (N-1) and the interference residual estimation signal supplied from -M e N-1, M, Is input, where a demodulated signal R 1 and an interference residual estimation signal e N, 1 for the first user are generated. Demodulated signal R 1 is supplied to the base station host apparatus (not shown). Further, the interference residual estimation signal e N, 1 is supplied to the adder 18-N-1.

【0017】加算器18−N−1は、ICU14−N−
1から出力される干渉残差推定信号eN,1を、遅延素子
16−N−1を経由した誤差信号rN-1,Mから減じ、そ
れを誤差信号rN,1として出力する。この誤差信号rN,1
はICU14−N−2と遅延素子16−N−2とに供給
される。
The adder 18-N-1 is connected to the ICU 14-N-
1 subtracts the interference residual estimation signal e N, 1 output from the error signal r N-1, M passed through the delay element 16-N-1, and outputs it as an error signal r N, 1 . This error signal r N, 1
Is supplied to the ICU 14-N-2 and the delay element 16-N-2.

【0018】ICU14−N−mには、前ステージにて
同一ユーザに対応づけて設けられているICU14−
(N−1)−mから出力される干渉レプリカhN-1,m,k
と、誤差信号rN,m-1が入力されており、そこで第mユ
ーザに係る復調信号Rmと干渉残差推定信号eN,mとが生
成されるようになっている(2≦m≦M−1)。復調信
号Rmは図示しない基地局上位装置に供給される。干渉
残差推定信号eN,mは加算器18−N−mに供給され
る。
The ICU 14-N-m includes an ICU 14-Nm provided in association with the same user in the previous stage.
Interference replica h N−1, m, k output from (N−1) −m
And an error signal r N, m-1 are input, where a demodulated signal R m for the m-th user and an interference residual estimation signal e N, m are generated (2 ≦ m). ≤M-1). Demodulated signal R m is supplied to the base station host apparatus (not shown). The interference residual estimation signal e N, m is supplied to the adder 18-N-m.

【0019】加算器18−N−mは、ICU14−N−
mから出力される干渉残差推定信号eN,mを、遅延素子
16−N−mを経由した誤差信号rN,m-1から減じ、そ
れを誤差信号rN,mとして出力する(2≦m≦M−
1)。このうち、誤差信号rN,mは(2≦m≦M−
2)、ICU14−N−(m+1)と遅延素子16−N
−(m+1)とに供給され、誤差信号rN,M-1はICU
14−N−Mのみに供給される。
The adder 18-N-m is connected to the ICU 14-N-
m, subtracts the interference residual estimation signal e N, m output from the error signal r N, m-1 via the delay element 16-N-m, and outputs it as the error signal r N, m (2 ≤m≤M-
1). The error signal r N, m is (2 ≦ m ≦ M−
2), ICU14-N- (m + 1) and delay element 16-N
− ( M + 1), and the error signal r N, M-1 is
14-N-M only.

【0020】ICU14−N−Mには、前ステージにて
第Mユーザに対応づけて設けられているICU14−
(N−1)−Mから出力される、干渉レプリカh
N-1,M,kと、上位側に設けられているICU14−N−
(M−1)から誤差信号rN,M-1が入力されている。そ
して、そこで第Mユーザに係る復調信号RMが生成され
るようになっている。この復調信号RMも図示しない基
地局上位装置に供給される。
In the ICU 14-NM, the ICU 14-NM provided in the previous stage in association with the M-th user is provided.
Interference replica h output from (N-1) -M
N-1, M, k and ICU14-N-
The error signal r N, M-1 is input from (M-1). Then, where the demodulated signal R M according to the M user are generated. This demodulated signal RM is also supplied to a base station host device (not shown).

【0021】図9は、ICU14−n−mの構成を示す
図である(1≦n≦N;1≦m≦M)。ICU14−n
−mのICU本体22は、誤差信号入力端子64と干渉
レプリカ入力端子66と干渉レプリカ出力端子68と干
渉残差推定信号出力端子70とを備えている。ICU1
4−n−mに備えられた誤差信号入力端子64には原則
として誤差信号rn,m-1が入力されるが、n,mがとも
に1の場合、受信拡散信号Rbが入力される。また、n
が2以上N未満でありmが1の場合には誤差信号r
n-1,Mが入力される。また、ICU14−n−mに備え
られた干渉レプリカ入力端子66には原則として干渉レ
プリカhn-1,m,kが入力されるが、nが1の場合には何
も入力されない。さらに、ICU14−n−mに備えら
れた干渉レプリカ出力端子68からは干渉レプリカh
n,m,kが出力され、干渉残差推定信号出力端子70から
は干渉残差推定信号en,mが出力される。また、ICU
14−n−mは図7に示した干渉キャンセル装置10に
適用されるが、この際、特に第Nステージ12−Nにお
いては、硬判定部40の出力が復調信号Rmとして外部
出力される(図示せず)。
FIG. 9 is a diagram showing the configuration of the ICU 14-nm (1≤n≤N; 1≤m≤M). ICU14-n
The −m ICU main body 22 includes an error signal input terminal 64, an interference replica input terminal 66, an interference replica output terminal 68, and an interference residual estimation signal output terminal 70. ICU1
In principle, the error signal rn , m-1 is input to the error signal input terminal 64 provided for 4-nm, but when both n and m are 1, the received spread signal Rb is input. Also, n
Is greater than or equal to 2 and less than N and m is 1, the error signal r
n-1 and M are input. Also, the interference replica hn- 1, m, k is input to the interference replica input terminal 66 provided in the ICU 14-nm in principle, but nothing is input when n is 1. Further, from the interference replica output terminal 68 provided in the ICU 14-nm, the interference replica h
n, m, k are output, and an interference residual estimation signal output terminal 70 outputs an interference residual estimation signal en , m . Also, ICU
14-n-m but applies to the interference cancellation device 10 shown in FIG. 7, this time, particularly in the N-th stage 12-N, the output of the hard decision unit 40 is externally output as a demodulated signal R m (Not shown).

【0022】ICU本体22は、前段フィンガ28と、
RAKE合成部38と、硬判定部40と、後段フィンガ
42と、を含んで構成されている。ここで、前段フィン
ガ28及び後段フィンガ42はマルチパスに応じて複数
設けられる。各前段フィンガ28は、逆拡散部30と、
加算器32と、伝送路推定部34と、乗算器36と、を
含んで構成されている。一方、後段フィンガ42は、乗
算器44と、加算器46と、拡散部48と、を含んで構
成されている。
The ICU body 22 includes a front finger 28 and
The RAKE combining unit 38, the hard decision unit 40, and the latter-stage finger 42 are included. Here, a plurality of front-stage fingers 28 and rear-stage fingers 42 are provided in accordance with the multipath. Each front finger 28 includes a despreading unit 30,
It is configured to include an adder 32, a transmission path estimating unit 34, and a multiplier 36. On the other hand, the latter finger 42 includes a multiplier 44, an adder 46, and a spreading unit 48.

【0023】誤差信号入力端子64から入力される誤差
信号rn,m-1等の拡散信号は、各前段フィンガ28にパ
ラレルに入力され、それぞれに備えられている逆拡散部
30にてパス毎に逆拡散される。この逆拡散部30及び
拡散部48で用いる拡散コードはレベルランキング回路
20から与えられる。逆拡散部30から出力される逆拡
散信号は加算器32にて干渉レプリカ入力端子66から
供給される干渉レプリカhn-1,m(又はヌル信号)と加
算される。加算器32の出力は伝送路推定部34と乗算
器36とに供給される。伝送路推定部34では、例えば
入力される信号に含まれるパイロット信号部分を利用し
て、伝送路で生じた位相差及び信号レベル差を検出し、
それら情報を含む伝送路推定信号を乗算器36及び後段
フィンガ42に含まれる乗算器44に供給する。乗算器
36では、伝送路推定信号の共役信号と加算器32の出
力とを掛け合わせ、これにより伝送路で生じた位相差及
び信号レベル差をキャンセルした信号を生成する。
A spread signal such as an error signal r n, m-1 input from the error signal input terminal 64 is input in parallel to each of the pre-stage fingers 28, and a despreading unit 30 provided in each of them provides a pass signal for each pass. Despread. The spreading code used in the despreading unit 30 and the spreading unit 48 is provided from the level ranking circuit 20. The despread signal output from the despreading unit 30 is added by the adder 32 to the interference replica h n-1, m (or null signal) supplied from the interference replica input terminal 66. The output of the adder 32 is supplied to a transmission path estimating unit 34 and a multiplier 36. The transmission path estimation unit 34 detects a phase difference and a signal level difference generated in the transmission path by using, for example, a pilot signal portion included in an input signal,
The transmission path estimation signal including the information is supplied to the multiplier 36 and the multiplier 44 included in the post-finger 42. The multiplier 36 multiplies the conjugate signal of the transmission path estimation signal by the output of the adder 32, thereby generating a signal in which the phase difference and the signal level difference generated in the transmission path are canceled.

【0024】RAKE合成部38では各前段フィンガ2
8の乗算器36で生成された信号を同相化して加算す
る。そして、硬判定部40ではRAKE合成部38の出
力信号を硬判定する。硬判定結果は再び後段フィンガ4
2にパラレルに入力され、それぞれに含まれる乗算器4
4にて伝送路推定部34から供給される伝送路推定信号
と乗算される。これにより、伝送路で生じた位相差及び
信号レベル差が硬判定結果に再び付加される。この乗算
器44の出力は干渉レプリカ出力端子68から干渉レプ
リカhn,m,kとして出力される。つまり、干渉レプリカ
n,m,kは、受信拡散コードRbの第kパス成分に含ま
れる第mユーザのユーザ信号に関する推定信号(逆拡散
信号)である。この干渉レプリカhn,m,kは加算器46
にも供給されている。
In the RAKE synthesizing unit 38, each of the first-stage fingers 2
The signals generated by the eight multipliers 36 are in-phase and added. Then, the hard decision unit 40 makes a hard decision on the output signal of the RAKE combining unit 38. The result of the hard decision is again for the latter finger 4.
2 are input in parallel to each other and included in each of the multipliers 4
In step 4, the signal is multiplied by the transmission path estimation signal supplied from the transmission path estimation unit 34. Thereby, the phase difference and the signal level difference generated in the transmission path are added again to the hard decision result. The output of the multiplier 44 is output from the interference replica output terminal 68 as an interference replica hn , m, k . That is, the interference replica h n, m, k is an estimated signal (despread signal) related to the user signal of the m-th user included in the k-th path component of the received spread code Rb. This interference replica hn , m, k is added to the adder 46.
Is also supplied.

【0025】加算器46には負符号が与えられた干渉レ
プリカhn-1,m,kも入力されており、そこで両者が加算
される。要するに、加算器46では干渉レプリカh
n,m,kから干渉レプリカhn-1,m,kを減算した信号が生成
される。加算器46の出力は拡散部48に供給されてお
り、ここで第mユーザに対応する拡散コードにて再び周
波数拡散される。各後段フィンガ42の拡散部48から
出力される信号は加算器50にて足し合わされ、干渉残
差推定信号en,mが生成される。干渉残差推定信号en,m
は、干渉レプリカhn,m,kから干渉レプリカhn-1,m,k
減算した信号を、再び第mユーザに対応する拡散コード
にて周波数拡散し、それをパス合成したものであるが、
要するに、この干渉残差推定信号en,mは、誤差信号入
力端子64から入力される拡散信号に含まれる第mユー
ザに係る信号成分に対する推定信号(拡散信号)となっ
ている。
The adder 46 is also supplied with an interference replica h n-1, m, k given a negative sign, where both are added. In short, the adder 46 uses the interference replica h
A signal is generated by subtracting the interference replica hn -1 , m, k from n, m, k . The output of the adder 46 is supplied to a spreading unit 48, where the output is spread again with a spreading code corresponding to the m-th user. The signals output from the spreading section 48 of each subsequent finger 42 are added together in an adder 50 to generate an interference residual estimation signal en , m . Interference residual estimation signal e n, m
Is a signal obtained by subtracting the interference replica h n−1 , m, k from the interference replica h n, m, k , frequency-spread again with a spreading code corresponding to the m-th user, and path-synthesizing it. But,
In short, the interference residual estimation signal en , m is an estimation signal (spread signal) for the signal component of the m-th user included in the spread signal input from the error signal input terminal 64.

【0026】以上説明した従来技術に係る干渉キャンセ
ル装置10では、第1ステージの最上位に設けられたI
CU14−1−1に受信拡散信号Rbが入力されると、
ステージを重ねるうちに干渉レプリカhn,m,kの精度が
向上し、干渉残差推定信号en ,m及び誤差信号rn,mは零
に近づく。そして、最終の第Nステージでは干渉レプリ
カhn,m,kの代わりに復調信号Rmが各ICU14−N−
mから出力されるが、この復調信号Rmをユーザ間の相
互干渉を低減したものとできるのである。
The interference canceling system according to the prior art described above.
In the device 10, the I stage provided at the top of the first stage
When the received spread signal Rb is input to the CU 14-1-1,
Interference replica h while stacking stagesn, m, kThe accuracy of
Improve the interference residual estimation signal en , mAnd the error signal rn, mIs zero
Approach. Then, in the final Nth stage, an interference replica
Hn, m, kInstead of the demodulated signal RmIs each ICU14-N-
m, the demodulated signal RmThe phase between users
Mutual interference can be reduced.

【0027】ところで、特開平10−51353号公報
には、上記干渉キャンセル装置10と同様の構成を有す
る逐次処理型シンボルレプリカ干渉キャンセル装置が開
示されているが、この装置では、図10に示されるよう
に、加算器50から出力される干渉残差推定信号en,m
に対して修正を施し、それを干渉残差信号出力端子70
から出力するようにしている。すなわち、同図に示され
るICU14a−n−mは、図8に示される干渉キャン
セル装置10においてICU14−n−mに代えて用い
られるものであるが、特に加算器50の後段に乗算器6
2が設けられており、ここで重み係数供給部50から供
給される1以下の重み係数αが干渉残差推定信号en,m
に乗算されるようになっている。そして、この重み係数
αを乗算した干渉残差推定信号en,mが修正済み干渉残
差推定信号e’n,mとして干渉残差推定信号出力端子7
0から出力されるのである。
Japanese Patent Laid-Open Publication No. Hei 10-51353 discloses a successive processing type symbol replica interference canceling apparatus having a configuration similar to that of the interference canceling apparatus 10, but this apparatus is shown in FIG. Thus, the interference residual estimation signal e n, m output from the adder 50
To the interference residual signal output terminal 70.
Output from. That is, the ICU 14a-nm shown in the same figure is used in place of the ICU 14-nm in the interference canceling apparatus 10 shown in FIG.
2, where the weight coefficient α of 1 or less supplied from the weight coefficient supply unit 50 is used as the interference residual estimation signal en , m.
Is multiplied. The interference residual estimation signal e n, m multiplied by the weight coefficient α is used as the corrected interference residual estimation signal e ′ n, m as the interference residual estimation signal output terminal 7.
It is output from 0.

【0028】このように干渉残差推定信号en,mに対し
て1以下の重み係数αを乗算するのは、次のような事情
を考慮しての処置と考えられる。
Multiplying the interference residual estimation signal en , m by a weight coefficient α of 1 or less in this manner is considered to be a measure taking the following circumstances into consideration.

【0029】すなわち、各ICU14a−n−mで干渉
レプリカhn,m,kを生成する際には、各ユーザ信号につ
いてパス毎に伝送路推定が行われるが、その推定精度が
低い場合、干渉レプリカhn,m,k、ひいてはそれに基づ
いて生成される干渉残差推定信号en,mも信頼性の低い
ものとなってしまう。そして、前ステージの干渉レプリ
カhn-1,m,kと現ステージの干渉レプリカhn,m,kとの差
を再度拡散してRAKE合成したものを、そのまま干渉
残差推定信号en,mとして出力したのでは、その干渉残
差推定信号en,mの信頼性が低かった場合にも、その信
号が受信拡散信号Rb、誤差信号rn-1,M、又は誤差信
号rn,m-1から減じられ、新たな誤差信号rn,mとして他
のICU14aに供給されてしまう。この結果、それら
ICU14aで生成される干渉レプリカや干渉残差推定
信号もまた、信頼性の低いものになってしまう。
That is, when generating the interference replicas h n, m, k at each ICU 14a-nm, transmission path estimation is performed for each user signal for each path. The replica h n, m, k and , consequently, the interference residual estimation signal e n, m generated based on the replica h n, m, k have low reliability. Then, the interference replicas of the previous stage h n-1, m, interference replica h n of k and the present stage, m, and again diffuse the difference between k and those RAKE combining, as interference residual estimation signal e n, When the signal is output as m , even if the reliability of the interference residual estimation signal e n, m is low, the signal is received as the received spread signal Rb, the error signal rn -1, M , or the error signal rn, m. It is subtracted from m-1 and supplied to another ICU 14a as a new error signal r n, m . As a result, the interference replica and the interference residual estimation signal generated by the ICU 14a also have low reliability.

【0030】これに関し、上記特開平10−51353
号公報に係る干渉キャンセル装置では、ICU14a−
n−mにおいて、前ステージの干渉レプリカhn-1,m,k
と現ステージの干渉レプリカhn,m,kとの差を再度拡散
してRAKE合成したものに対し、1以下の重み係数α
を乗算して、それを干渉残差推定信号en,mの代わりに
出力している。これにより、あるICU14aで生成さ
れる干渉レプリカの信頼性が低くても、それが他のIC
U14aでの信号処理に及ぼす影響(与干渉)を低減す
ることができるのである。
[0030] In this regard, Japanese Patent Application Laid-Open No.
In the interference canceling device according to the publication, the ICU 14a-
mn, the interference replica h n-1, m, k of the previous stage
And the RAKE synthesis by spreading again the difference between the interference replica hn , m, k of the current stage and a weight coefficient α of 1 or less.
And outputs it instead of the interference residual estimation signal e n, m . As a result, even if the reliability of the interference replica generated by a certain ICU 14a is low,
The effect (interference) on the signal processing in U14a can be reduced.

【0031】[0031]

【発明が解決しようとする課題】しかしながら、上記特
開平10−51353号公報に係る干渉キャンセル装置
では、確かに与干渉を低減できるものの、次のような問
題がある。すなわち、同公報に係る干渉キャンセル装置
は、図8及び図9に示される干渉キャンセル装置10を
基礎としているが、この干渉キャンセル装置10が正常
動作するのは、ICU14−n−mの入出力信号におい
て、干渉残差推定信号en,mの第kパスに係る成分en,m
(k)と、ICU14−(n−1)−mから出力される干
渉レプリカhn-1,m,kと、ICU14−n−mから出力
される干渉レプリカhn,m,kと、の間に次式(5)に示
される関係が成立することが前提である。図11は、こ
れら信号の関係を示す信号点配置図である。
However, the interference canceling device according to the above-mentioned Japanese Patent Application Laid-Open No. 10-51353 can certainly reduce the applied interference, but has the following problems. That is, the interference canceling device according to the publication is based on the interference canceling device 10 shown in FIGS. 8 and 9, but the normal operation of the interference canceling device 10 is based on the input / output signals of the ICU 14 -nm. in the interference residual estimation signal e n, component e n of the k-th path m, m
and (k), ICU14- (n- 1) interference replica outputted from -m h n-1, m, and k, interference replica h n output from ICU14-n-m, m, and k, of It is premised that the relationship shown in the following equation (5) is established. FIG. 11 is a signal point arrangement diagram showing the relationship between these signals.

【0032】[0032]

【数2】 en,m (k)=hn,m,k−hn-1,m,k …(5) ところが、図10に示されるICU14a−n−mで
は、入力信号たる干渉レプリカhn-1,m,kと、出力信号
たる干渉レプリカhn,m,k及びe’n,mとの間に、上記式
(5)と同様の関係が成立しない。つまり、次式(6)
に示されるように、出力信号たる干渉レプリカhn,m,k
と入力信号たる干渉レプリカhn-1,m,kとの差が、出力
信号たるe’n,mの第kパス成分en,m (k)に一致しない
のである。図12は、これらの信号の関係を示す信号点
配置図である。
[Number 2] e n, m (k) = h n, m, k -h n-1, m, k ... (5) However, the ICU14a-n-m, serving input signal interference replica shown in FIG. 10 hn -1, m, k and the interference replicas h n, m, k and e ′ n, m that are output signals do not have the same relationship as the above equation (5). That is, the following equation (6)
As shown in the figure, the interference replica h n, m, k which is the output signal
And the difference between the input signal and the interference replica h n−1, m, k does not match the k- th path component e n, m (k) of the output signal e ′ n, m . FIG. 12 is a signal point arrangement diagram showing the relationship between these signals.

【0033】[0033]

【数3】 e’n,m (k)=αen,m (k)≠hn,m,k−hn-1,m,k …(6) このため、上記特開平10−51353号公報に係る干
渉キャンセル装置では与干渉を低減できるものの、重み
係数αを小さな値に設定すると、上式(6)の左辺と右
辺との差が大きくなってしまい、ステージが進んでも信
号処理の収束が速やかに進まない場合が起こりうる。こ
のため、実際に重み係数αの値として採用できる範囲は
限定されてしまうという問題がある。
Equation 3] e 'n, m (k) = αe n, m (k) ≠ h n, m, k -h n-1, m, k ... (6) Therefore, the above-mentioned Japanese Unexamined Patent Publication No. 10-51353 Although the interference canceling device according to the publication can reduce the applied interference, when the weight coefficient α is set to a small value, the difference between the left side and the right side of the above equation (6) becomes large, and the convergence of the signal processing even when the stage advances May not proceed quickly. For this reason, there is a problem that the range which can be actually adopted as the value of the weight coefficient α is limited.

【0034】この点、特開平11−168408号公報
に係る干渉キャンセル装置では、ICUにおける重み係
数αの乗算位置を工夫することにより、このような問題
を解決している。図13は、同公報に係る干渉キャンセ
ル装置に設けられるICUの構成を示す図である。同図
に示されるICU14b−n−mでは、ICU本体22
bにおいて、硬判定部40の後段に乗算器62bが設け
られており、該乗算器62bにより、重み係数供給部6
0bから供給される重み係数αが硬判定結果に対して乗
算されるようになっている。そして、その乗算結果が後
段フィンガ42に供給されている。こうして、上述した
ような入出力信号の間に必要とされる関係を維持してい
る。図14は、このICU14b−n−mの入出力信号
の間の関係を示す信号点配置図である。
In this regard, the interference canceling device according to Japanese Patent Application Laid-Open No. H11-168408 solves such a problem by devising the multiplication position of the weight coefficient α in the ICU. FIG. 13 is a diagram showing a configuration of an ICU provided in the interference cancellation device according to the publication. In the ICU 14b-nm shown in FIG.
b, a multiplier 62b is provided at a stage subsequent to the hard decision section 40, and the weight coefficient supply section 6 is provided by the multiplier 62b.
The weight coefficient α supplied from 0b is multiplied by the hard decision result. The result of the multiplication is supplied to the second-stage finger 42. Thus, the required relationship between the input and output signals as described above is maintained. FIG. 14 is a signal point arrangement diagram showing a relationship between input and output signals of the ICU 14b-nm.

【0035】すなわち、ICU14b−n−mでは、本
来出力されるべき干渉レプリカhn, m,kに対して重み係
数αを乗算した信号が、修正済み干渉レプリカh’
n,m,kとして干渉レプリカ出力端子68から出力されて
おり、干渉残差推定信号出力端子70からは、この修正
済み干渉レプリカh’n,m,kから前ステージである第
(n−1)ステージで生成された修正済み干渉レプリカ
h’n-1,m,kを減算した信号を基礎とした修正済み干渉
残差推定信号e’n,mが出力されている。このため、修
正済み干渉レプリカh’n,m,kと、修正済み干渉レプリ
カh’n-1,m,kと、修正済み干渉残差推定信号e’n,m
第kパスに係る成分e’n,m (k)と、の間で、次式(7)
に示される関係が満足されるようになっているのであ
る。
That is, in the ICU 14b-nm,
Interference replica h to be outputn, m, kWeights for
The signal multiplied by the number α is the corrected interference replica h ′
n, m, kOutput from the interference replica output terminal 68 as
From the interference residual estimation signal output terminal 70,
Interference replica h 'n, m, kFrom the previous stage
Modified interference replica generated in (n-1) stage
h 'n-1, m, k-Corrected interference based on subtracted signal
Residual estimation signal e 'n, mIs output. For this reason,
Corrected interference replica h 'n, m, kAnd a modified interference replica
H 'n-1, m, kAnd the corrected interference residual estimation signal e ′n, mof
Component e 'related to the k-th passn, m (k)And the following equation (7)
The relationship shown in is satisfied.
You.

【0036】[0036]

【数4】 e’n,m (k)=h’n,m,k−h’n-1,m,k …(7) しかしながら、この特開平11−168408号公報に
係る干渉キャンセル装置にも、次のような問題がある。
すなわち、この干渉キャンセル装置では、ICU14b
−n−mで元々生成されるはずであった干渉レプリカh
n,m,kに対して重み係数αを乗算したものを修正済み干
渉レプリカh’n,m,kとして出力しているが、重み係数
αを小さな値に設定すると、干渉レプリカhn,m,kが大
きく変化してしまう。この結果、限られたステージ数で
は誤差信号rn,mが十分に収束せず、各ユーザに係る復
調信号を十分なBER特性にて分離抽出できない場合が
起こりうる。
## EQU4 ## However, e ' n, m (k) = h' n, m, k -h ' n-1, m, k (7) However, in the interference canceling apparatus according to Japanese Patent Application Laid-Open No. H11-168408, However, there are the following problems.
That is, in this interference canceling device, the ICU 14b
The interference replica h that should have been originally created at -nm
A product obtained by multiplying n, m, k by a weighting coefficient α is output as a modified interference replica h ′ n, m, k . When the weighting coefficient α is set to a small value, the interference replica h n, m , k changes greatly. As a result, the error signal r n, m may not converge sufficiently with a limited number of stages, and a demodulated signal for each user may not be separated and extracted with sufficient BER characteristics.

【0037】本発明は上記課題に鑑みてなされたもので
あって、その目的は、少ないステージ数でも各ユーザに
係る復調信号を好適に分離抽出することのできる干渉キ
ャンセル装置を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an interference canceling apparatus capable of suitably separating and extracting a demodulated signal for each user even with a small number of stages. .

【0038】[0038]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る干渉キャンセル装置は、誤差信号並び
に前ステージ干渉レプリカが入力され、それら入力信号
に基づき、干渉残差推定信号並びに現ステージ干渉レプ
リカを出力する干渉キャンセルユニットを複数含んで構
成されるマルチステージ干渉キャンセル装置において、
信号レベルが第1の減衰量だけ小さくなるよう前記干渉
残差推定信号に対して直接又は間接的に修正を施し、そ
の修正済みの干渉残差推定信号を前記干渉残差信号に代
えて出力する干渉残差推定信号修正手段と、信号レベル
が前記第1の減衰量に対応した量だけ小さくなるよう前
記現ステージ干渉レプリカに対して直接又は間接的に修
正を施し、信号レベルが第2の減衰量だけ小さくなるよ
う前記前ステージ干渉レプリカに修正を施し、それらの
信号を加算してなる信号を前記現ステージ干渉レプリカ
に代えて出力する干渉レプリカ修正手段と、を含むこと
を特徴とする。
In order to solve the above-mentioned problems, an interference cancellation apparatus according to the present invention receives an error signal and a previous stage interference replica, and based on the input signals, an interference residual estimation signal and a current interference replica signal. In a multi-stage interference cancellation apparatus configured to include a plurality of interference cancellation units that output a stage interference replica,
The interference residual estimation signal is directly or indirectly corrected so that the signal level is reduced by the first attenuation, and the corrected interference residual estimation signal is output instead of the interference residual signal. An interference residual estimation signal modifying means for directly or indirectly modifying the current stage interference replica so that the signal level is reduced by an amount corresponding to the first attenuation, and Correction means for correcting the preceding stage interference replica so as to reduce the amount by an amount, and outputting a signal obtained by adding these signals in place of the current stage interference replica.

【0039】本発明では、干渉キャンセルユニットにお
いて、信号レベルが第1の減衰量だけ小さくするよう該
干渉残差推定信号に対して直接又は間接的に施し、その
修正済み干渉残差推定信号を元々の干渉残差推定信号に
代えて出力する。また、信号レベルが前記第1の減衰量
に対応した量だけ小さくなるよう現ステージ干渉レプリ
カに対して直接又は間接的に修正を施し、さらに信号レ
ベルが第2の減衰量だけ小さくなるよう前ステージ干渉
レプリカに修正を施し、それら修正済みの現ステージ干
渉レプリカ及び前ステージ干渉レプリカを加算してなる
信号を現ステージ干渉レプリカに代えて出力する。本発
明によれば、前ステージ干渉レプリカの影響が残存する
信号を現ステージ干渉レプリカに代えて出力するように
したので、干渉レプリカが大きく変化することを防止す
ることができ、少ないステージ数でも各ユーザに係る復
調信号を好適に分離抽出することができるようになる。
According to the present invention, in the interference cancellation unit, the interference residual estimation signal is directly or indirectly applied to the signal to reduce the signal level by the first attenuation, and the corrected interference residual estimation signal is originally used. Is output instead of the interference residual estimation signal. Also, the current stage interference replica is directly or indirectly corrected so that the signal level is reduced by the amount corresponding to the first attenuation, and the previous stage is corrected so that the signal level is reduced by the second attenuation. The interference replica is corrected, and a signal obtained by adding the corrected current stage interference replica and the previous stage interference replica is output instead of the current stage interference replica. According to the present invention, a signal in which the influence of the previous stage interference replica remains is output instead of the current stage interference replica, so that it is possible to prevent the interference replica from largely changing. The demodulated signal relating to the user can be suitably separated and extracted.

【0040】本発明の一態様では、前記第2の減衰量
は、前記第1の減衰量が大きくなるほど小さくなるよう
設定される。こうすれば、現ステージ干渉レプリカに代
えて出力される信号のレベルを一定範囲に収めることが
できる。
In one aspect of the present invention, the second attenuation is set so as to decrease as the first attenuation increases. By doing so, the level of the signal output in place of the current stage interference replica can be kept within a certain range.

【0041】また、本発明の一態様では、前記第1の減
衰量又は前記第2の減衰量のうち少なくとも一方は、前
記干渉キャンセルユニットにおける信号処理の信頼性に
応じて可変設定される。こうすれば、必要な範囲で干渉
レプリカや干渉残差推定信号に修正を施すことができよ
うになり、さらに少ないステージ数でも各ユーザに係る
復調信号を好適に分離抽出することができるようにな
る。
In one aspect of the present invention, at least one of the first attenuation and the second attenuation is variably set according to the reliability of signal processing in the interference cancellation unit. This makes it possible to correct the interference replica and the interference residual estimation signal within a necessary range, and to appropriately separate and extract the demodulated signal for each user even with a smaller number of stages. .

【0042】また、本発明に係る干渉キャンセル装置
は、受信拡散信号又は誤差信号が入力され、該受信拡散
信号又は誤差信号に基づき、第1ステージ第mユーザに
係る干渉残差推定信号e1,mと、第1ステージ第mユー
ザ第kパスに係る干渉レプリカh1,m,kと、を出力する
干渉キャンセルユニットが第mユーザに対応して第1ス
テージに設けられるとともに、誤差信号と、第(n−
1)ステージ第mユーザ第kパスに係る干渉レプリカh
n-1,m,kと、が入力され、それら入力信号に基づき、第
nステージ第mユーザに係る干渉残差推定信号e
n,mと、第nステージ第mユーザ第kパスに係る干渉レ
プリカhn,m,kと、を出力する干渉キャンセルユニット
が第mユーザに対応して第nステージに設けられるマル
チステージ干渉キャンセル装置において、前記第1ステ
ージに設けられる前記干渉キャンセルユニットは、前記
干渉残差推定信号e1,mに代えて修正済み干渉残差推定
信号e’1,mを出力する第1ステージ干渉残差推定信号
修正出力手段と、前記干渉レプリカh1, m,kに代えて修
正済み干渉レプリカh’1,m,kを出力する第1ステージ
干渉レプリカ修正出力手段と、を含み、前記第nステー
ジに設けられる前記干渉キャンセルユニットは、前記干
渉残差推定信号en,mに代えて修正済み干渉残差推定信
号e’n,mを出力する第nステージ干渉残差推定信号修
正出力手段と、前記干渉レプリカhn,m,kに代えて修正
済み干渉レプリカh’n,m,kを出力する第nステージ干
渉レプリカ修正出力手段と、を含み、前記第1ステージ
干渉残差推定信号修正出力手段は、前記修正済み干渉残
差推定信号e’1,mの第kパスに係る成分e’1,m (k)
前記干渉残差推定信号e1,mの第kパスに係る成分e1,m
(k)とが下記の式(8)を満足するよう前記修正済み干
渉残差推定信号e’1,mを生成し、前記第nステージ干
渉残差推定信号修正出力手段は、前記修正済み干渉残差
推定信号e’ n,mの第kパスに係る成分e’n,m (k)と前
記干渉残差推定信号en,mの第kパスに係る成分en,m
(k)とが下記の式(9)を満足するよう前記修正済み干
渉残差推定信号e’n,mを生成し、前記第1ステージ干
渉レプリカ修正出力手段は、下記の式(10)を満足す
るよう前記修正済み干渉レプリカh’1,m,kを生成し、
前記第nステージ干渉レプリカ修正出力手段は、下記の
式(11)を満足するよう前記修正済み干渉レプリカ
h’n,m,kを生成する、ことを特徴とする(0≦α1,m,k
≦1,0≦αn,m,k≦1,0<βn,m,k≦1,2≦n≦
N,2≦m≦M,1≦k≦K,N≧2,M≧2,K≧
1)。
Further, the interference canceling device according to the present invention
Is a receiving spread signal or an error signal,
To the first stage m-th user based on the signal or error signal
Such an interference residual estimation signal e1, mAnd the first stage m you
The interference replica h according to the k-th path1, m, kAnd output
The interference cancel unit is set to the first scan corresponding to the m-th user.
And the error signal, the (n−
1) Interference replica h related to stage mth user kth path
n-1, m, kAnd are input, and based on the input signals,
Interference residual estimation signal e for n-stage m-th user
n, mAnd the interference level related to the nth stage, the mth user, and the kth pass.
Prika hn, m, kAnd output the interference cancellation unit
Is provided on the n-th stage corresponding to the m-th user.
In the multistage interference canceling apparatus, the first stage
The interference cancellation unit provided in the page,
Interference residual estimation signal e1, mModified interference residual estimation instead of
Signal e '1, m-Stage interference residual estimation signal that outputs
Correction output means, and the interference replica h1, m, kRepair instead of
Corrected interference replica h '1, m, kFirst stage to output
Interference replica correction output means;
The interference canceling unit provided on the
Interference residual estimation signal en, mInstead of the modified interference residual estimation signal
No. e 'n, mN-th stage interference residual estimation signal correction
Positive output means, and the interference replica hn, m, kModified instead of
Interference replica h 'n, m, kOutput the n-th stage
Said first stage comprising:
The interference residual estimation signal correction output means includes the corrected interference residual
Difference estimation signal e '1, mA component e ′ related to the k-th pass1, m (k)When
The interference residual estimation signal e1, mThe component e related to the k-th pass of1, m
(k)So that the above expression satisfies the following equation (8).
Negotiation residual estimation signal e '1, mAnd generating the n-th stage
The interference residual estimation signal correction output means, wherein the corrected interference residual
Estimated signal e ' n, mA component e ′ related to the k-th passn, m (k)And before
The interference residual estimation signal en, mThe component e related to the k-th pass ofn, m
(k)So that the modified dryness satisfies the following equation (9).
Negotiation residual estimation signal e 'n, mAnd the first stage is dried.
The correction replica correction output means satisfies the following expression (10).
The modified interference replica h '1, m, kProduces
The n-th stage interference replica correction output means includes:
Said modified interference replica to satisfy equation (11)
h 'n, m, k(0 ≦ α)1, m, k
≤1,0≤αn, m, k≤1,0 <βn, m, k≦ 1, ≦ n ≦
N, 2 ≦ m ≦ M, 1 ≦ k ≦ K, N ≧ 2, M ≧ 2, K ≧
1).

【0043】[0043]

【数5】 e’1,m (k)=α1,m,k1,m (k) …(8) e’n,m (k)=αn,m,kn,m (k) …(9) h’1,m,k=α1,m,k1,m,k …(10) h’n,m,k=αn,m,kn,m,k+βn,m,kh’n-1,m,k …(11) 本発明によれば、現ステージの本来の干渉レプリカh
n,m,kに対して係数αn,m ,kを乗算したものと、前ステー
ジでの修正済み干渉レプリカh’n-1,m,kに係数βn,m,k
を乗算したものと、を加算してなる信号を、現ステージ
の修正済み干渉レプリカh’n,m,kとして出力する。こ
のように、前ステージでの修正済み干渉レプリカh’
n-1,m,kの影響を現ステージの修正済み干渉レプリカ
h’n,m,kに残存させるようにすれば、干渉キャンセル
ユニットから出力される修正済み干渉レプリカh’
n,m,kが大きく変化することを防止することができ、少
ないステージ数でも各ユーザに係る復調信号を好適に分
離抽出することができるようになる。
[Mathematical formula-see original document] e '1, m (k)= Α1, m, ke1, m (k) ... (8) e 'n, m (k)= Αn, m, ken, m (k) ... (9) h '1, m, k= Α1, m, kh1, m, k ... (10) h 'n, m, k= Αn, m, khn, m, k+ Βn, m, kh 'n-1, m, k (11) According to the present invention, the original interference replica h of the current stage
n, m, kThe coefficient αn, m , kAnd the previous stay
Modified interference replica h 'n-1, m, kTo the coefficient βn, m, k
And the signal obtained by adding
Modified interference replica h ′n, m, kOutput as This
, The modified interference replica h ′ at the previous stage
n-1, m, kImpact of the current stage of the modified interference replica
h 'n, m, kInterference cancellation
Modified interference replica h 'output from the unit
n, m, kCan be prevented from greatly changing,
Demodulated signals for each user can be separated even if there are no stages.
It can be separated and extracted.

【0044】本発明の一態様では、βn,m,k=1−α
n,m,kが満足される。こうすれば、干渉キャンセルユニ
ットの入出力信号の間に必要とされる関係を満足させる
ことができ、さらに少ないステージ数でも各ユーザに係
る復調信号を好適に分離抽出することができるようにな
る。
In one embodiment of the present invention, β n, m, k = 1−α
n, m, k are satisfied. This makes it possible to satisfy the required relationship between the input and output signals of the interference canceling unit, and to appropriately separate and extract the demodulated signal for each user even with a smaller number of stages.

【0045】また、本発明の一態様では、αn,m,k又は
βn,m,kの少なくとも一方が前記干渉キャンセルユニッ
トにおける信号処理の信頼性に応じて可変設定される。
こうすれば、必要な範囲で干渉レプリカや干渉残差推定
信号に修正を施すことができようになり、さらに少ない
ステージ数でも各ユーザに係る復調信号を好適に分離抽
出することができるようになる。
In one embodiment of the present invention, at least one of α n, m, k or β n, m, k is variably set according to the reliability of signal processing in the interference cancellation unit.
This makes it possible to correct the interference replica and the interference residual estimation signal within a necessary range, and to appropriately separate and extract the demodulated signal for each user even with a smaller number of stages. .

【0046】[0046]

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings.

【0047】実施の形態1.図1及び図2は、本発明の
実施の形態1に係る干渉キャンセル装置に設けられるI
CUを示す図である。この実施の形態1に係る干渉キャ
ンセル装置の基本構成は従来技術と同様であり、図1に
示されるICU14c−1−mは、図8に示される干渉
キャンセル装置10において、ICU14−1−mに代
えて用いられるものである(1≦m≦M)。また、図1
に示されるICU14c−n−mは、図8に示される干
渉キャンセル装置10において、ICU14−n−mに
代えて用いられるものである(2≦n≦N;1≦m≦
M)。
Embodiment 1 FIGS. 1 and 2 show I and I provided in interference cancellation apparatus according to Embodiment 1 of the present invention.
It is a figure showing CU. The basic configuration of the interference canceling apparatus according to the first embodiment is the same as that of the related art, and the ICU 14c-1-m shown in FIG. 1 is different from the ICU 14-1-m in the interference canceling apparatus 10 shown in FIG. It is used instead (1 ≦ m ≦ M). FIG.
Are used in place of the ICU 14-nm in the interference canceling device 10 shown in FIG. 8 (2 ≦ n ≦ N; 1 ≦ m ≦
M).

【0048】図1に示されるICU14c−1−mは、
図9に示されるICU14−n−mに比し、ICU本体
22cに設けられた前段フィンガ28cに干渉レプリカ
が入力されていない点、後段フィンガ42cに前ステー
ジで生成された干渉レプリカが供給されていない点、及
び出力信号に修正を施すための構成が付加されている
点、が異なる。その他の構成は図9に示されるICU1
4−n−mと同様であるので、同一構成については同一
符号を付し、ここでは詳細な説明を省略する。
The ICU 14c-1-m shown in FIG.
Compared to the ICU 14-nm shown in FIG. 9, the point that the interference replica is not input to the front finger 28c provided in the ICU body 22c, the interference replica generated in the previous stage is supplied to the rear finger 42c. The difference is that there is no configuration and that a configuration for correcting the output signal is added. The other configuration is ICU1 shown in FIG.
Since this is the same as 4-nm, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0049】まず、ICU14c−1−mでは、加算器
50の後段に乗算器75が設けられている。乗算器75
には重み係数供給部71が接続されており、ここから重
み係数αが供給されるようになっている。そして、乗算
器75では加算器50の出力、すなわち元々の干渉残差
推定信号e1,mに対して重み係数αを乗算し、その乗算
結果を修正済み干渉残差推定信号e’1,mとして干渉残
差推定信号出力端子70から出力するようになってい
る。
First, in the ICU 14c-1-m, a multiplier 75 is provided after the adder 50. Multiplier 75
Is connected to a weighting factor supply unit 71, from which a weighting factor α is supplied. Then, the multiplier 75 multiplies the output of the adder 50, that is, the original interference residual estimation signal e 1, m by a weight coefficient α, and divides the multiplication result into the corrected interference residual estimation signal e ′ 1, m From the interference residual estimation signal output terminal 70.

【0050】また、乗算器44の出力は乗算器群73に
供給されている。乗算器群73は各パスに対応する複数
の乗算器を含んでおり、各乗算器には重み係数供給部6
9から重み係数αが供給されている。そして、乗算器群
73に属する各乗算器では各パスに係る乗算器44の出
力、すなわち元々の干渉レプリカh1,m,kに対して重み
係数供給部69から供給される重み係数αを乗算するよ
うになっている。この乗算結果は干渉レプリカ出力端子
68から修正済み干渉レプリカh’1,m,kとして出力さ
れる。
The output of the multiplier 44 is supplied to a multiplier group 73. The multiplier group 73 includes a plurality of multipliers corresponding to each path, and each multiplier has a weight coefficient supply unit 6.
9 is supplied with a weighting coefficient α. Then, each multiplier belonging to the multiplier group 73 multiplies the output of the multiplier 44 relating to each path, that is, the original interference replica h 1, m, k by the weight coefficient α supplied from the weight coefficient supply unit 69. It is supposed to. The result of this multiplication is output from the interference replica output terminal 68 as a corrected interference replica h ′ 1, m, k .

【0051】一方、図2に示されるICU14c−n−
m(n≧2)は、図9に示されるICU14−n−mに
比し、ICU本体22dの後段フィンガ42dにおい
て、加算器46の出力が出力信号を生成するために取り
出されている点、及び出力信号を修正するための構成が
付加されている点、が異なる。それ以外の構成について
は図9と同様であり、同一構成については同一符号を付
すことにして、ここでは詳細な説明を省略する。
On the other hand, the ICU 14c-n- shown in FIG.
m (n ≧ 2) is different from ICU14-nm shown in FIG. 9 in that the output of the adder 46 is extracted to generate an output signal at the subsequent finger 42d of the ICU main body 22d. And a configuration for correcting the output signal is added. Other configurations are the same as those in FIG. 9, and the same components are denoted by the same reference numerals, and detailed description thereof will not be repeated.

【0052】まず、ICU14c−n−m(n≧2)で
は、加算器50の後段に乗算器75が設けられており、
ここで元々の干渉残差推定信号en,mに対し、重み係数
供給部71から供給される重み係数αが乗算されるよう
になっている。この乗算結果は干渉残差推定信号出力端
子70から修正済み干渉残差推定信号e’n,mとして出
力される。また、後段フィンガ42dにおいて乗算器4
6の出力は外部に取り出されており、乗算器群73に属
する各乗算器に供給されている。乗算器群73は各パス
に対応する乗算器を含んでおり、各乗算器には重み係数
供給部69から重み係数αが供給されている。そして、
各乗算器にて加算器46の出力に対して重み係数αが乗
算される。乗算結果はそれぞれ加算器群77に属する各
加算器に供給される。加算器群77は各パスに対応する
加算器を含んでおり、各加算器には前ステージで生成さ
れた修正済み干渉レプリカh’n-1,m,kが供給されてい
る。そして、加算器群77に属する各加算器では、乗算
器群73に属する各パスの乗算器から出力される信号に
対して、修正済み干渉レプリカh’n-1,m,kが加算され
る。この加算結果は、修正済み干渉レプリカh’n,m,k
として干渉レプリカ出力端子68から出力される。
First, in the ICU 14c-nm (n ≧ 2), a multiplier 75 is provided after the adder 50.
Here, the original interference residual estimation signal e n, m is multiplied by the weight coefficient α supplied from the weight coefficient supply unit 71. The result of the multiplication is output from the interference residual estimation signal output terminal 70 as a corrected interference residual estimation signal e ′ n, m . Also, the multiplier 4
The output of 6 is taken out and supplied to each multiplier belonging to the multiplier group 73. The multiplier group 73 includes multipliers corresponding to each path, and each multiplier is supplied with a weight coefficient α from a weight coefficient supply unit 69. And
Each multiplier multiplies the output of the adder 46 by a weight coefficient α. The result of the multiplication is supplied to each adder belonging to the adder group 77. The adder group 77 includes adders corresponding to each path, and each adder is supplied with the corrected interference replica h ′ n−1, m, k generated in the previous stage. Then, in each adder belonging to the adder group 77, the corrected interference replica h ′ n−1, m, k is added to the signal output from the multiplier of each path belonging to the multiplier group 73. . The result of this addition is the corrected interference replica h ' n, m, k
Is output from the interference replica output terminal 68.

【0053】加算器46の出力は、拡散部48により再
度拡散されてから加算器50によりパス合成され、それ
により干渉残差推定信号en,mが生成される。このた
め、加算器46の出力は、干渉残差推定信号en,mの各
パス成分en,m (k)となる。そして、第2ステージ以降に
おいて、乗算器群73に属する各乗算器では、このパス
成分en,m (k)に重み係数αを乗算している。
The output of the adder 46 is spread again by the spreading section 48 and then path-combined by the adder 50, thereby generating an interference residual estimation signal en , m . Therefore, the output of the adder 46 becomes each path component en , m (k) of the interference residual estimation signal en , m . In the second and subsequent stages, each of the multipliers belonging to the multiplier group 73 multiplies the path component en , m (k) by a weighting factor α.

【0054】こうして、以上説明した実施の形態1に係
る干渉キャンセル装置では、出力信号たる修正済み干渉
残差推定信号e’n,m及び修正済み干渉レプリカh’
n,m,kが次式(12)乃至(14)を満足することにな
る。図3は、これら信号の関係を説明する信号点配置図
である。
As described above, in the interference cancellation apparatus according to the first embodiment described above, the corrected interference residual estimation signal e ′ n, m as the output signal and the corrected interference replica h ′ are output.
n, m, and k satisfy the following expressions (12) to (14). FIG. 3 is a signal point arrangement diagram for explaining the relationship between these signals.

【0055】[0055]

【数6】 e’n,m (k)=αen,m (k)(n≧1) …(12) h’1,m,k=αh1,m,k …(13) h’n,m,k=αen,m (k)+h’n-1,m,k =α(hn,m,k−h’n-1,m,k)+h’n-1,m,k =αhn,m,k+(1−α)h’n-1,m,k (n≧2) …(14) すなわち、第2ステージ以降では、元々の干渉レプリカ
n,m,kに重み係数αを乗算したものと、前ステージの
修正済み干渉レプリカh’n-1,m,kに(1−α)を乗算
したものと、を加算した信号が、修正済み干渉レプリカ
h’n,m,kとして出力される。つまり、出力信号たる修
正済み干渉レプリカh’n,m,kに前ステージの修正済み
干渉レプリカh’n-1,m,kの影響が残存する。また、上
記式(14)より、ICU14c−n−mの入出力信号
は次式(15)を満足することが分かる。ここで、e’
n,m (k)は干渉残差推定信号e’n,m (k)の第kパスに係る
成分である。
E ′ n, m (k) = αen , m (k) (n ≧ 1) (12) h ′ 1, m, k = αh 1, m, k (13) h ′ n , m, k = αe n, m (k) + h 'n-1, m, k = α (h n, m, k -h' n-1, m, k) + h 'n-1, m, k = Αh n, m, k + (1−α) h ′ n−1, m, k (n ≧ 2) (14) That is, after the second stage, the original interference replica h n, m, k A signal obtained by adding a product obtained by multiplying the weighted coefficient α and a product obtained by multiplying the corrected interference replica h ′ n−1, m, k of the previous stage by (1−α) is added to the corrected interference replica h ′ n , m, k are output. That is, the influence of the corrected interference replica h ′ n−1, m, k of the previous stage remains on the corrected interference replica h ′ n, m, k which is the output signal. From the above equation (14), it can be seen that the input / output signals of the ICU 14c-nm satisfy the following equation (15). Where e '
n, m (k) is a component of the interference residual estimation signal e ′ n, m (k) related to the k-th path.

【0056】[0056]

【数7】 h’n,m,k−h’n-1,m,k=αen,m (k)=e’n,m (k) …(15) このため、この実施の形態1に係る干渉キャンセル装置
によれば、入出力信号に必要な関係が満足されており、
比較的速やかに収束して、少ないステージ数でも好適に
各ユーザに係る復調信号を生成することができる。ま
た、出力信号たる修正済み干渉レプリカh’n,m,kに前
ステージの修正済み干渉レプリカh’n-1,m ,kの影響を
残存させるようにしているので、修正済み干渉レプリカ
h’n,m,kが大きく変化することを防ぐことができ、従
来技術に比し、少ないステージ数でも好適に各ユーザに
係る復調信号を生成することができるようになる。
[Mathematical formula-see original document] h 'n, m, k-H 'n-1, m, k= Αen, m (k)= E 'n, m (k) (15) Therefore, the interference canceling apparatus according to the first embodiment is provided.
According to the relationship required for input and output signals is satisfied,
Converges relatively quickly, suitable for small number of stages
A demodulated signal for each user can be generated. Ma
The corrected interference replica h 'as an output signaln, m, kBefore
Stage modified interference replica h 'n-1, m , kThe effect of
Modified interference replica because it is left to survive
h 'n, m, kCan be prevented from changing greatly,
Suitable for each user even with a small number of stages compared to conventional technology
Such a demodulated signal can be generated.

【0057】なお、以上の説明では重み係数供給部71
及び重み係数供給部69で同じ重み係数αを供給するよ
うにしたが、信号処理の収束性が確保できる範囲内であ
れば、異なる値を設定するようにしてもよい。すなわ
ち、上式(14)において第3式の右辺第2項では、修
正済み前ステージ干渉レプリカh’n-1,m,kに(1−
α)を乗算しているが、この(1−α)は、いわば修正
済み現ステージ干渉レプリカh’n,m,kにおける前ステ
ージ干渉レプリカh’n-1,m,kの残存率を表すものであ
り、上式(15)が満足されないことを許容できる範囲
で、他の値(βn,m,k)を採用するようにしてもよい。
In the above description, the weight coefficient supply unit 71
And the same weighting factor α is supplied by the weighting factor supply unit 69, but different values may be set as long as the convergence of the signal processing is ensured. That is, in the above expression (14), in the second term on the right side of the third expression, the corrected previous stage interference replica h ′ n−1, m, k is represented by (1−1).
α), this (1−α) represents the survival rate of the previous stage interference replica h ′ n−1, m, k in the corrected current stage interference replica h ′ n, m, k . Therefore, another value (β n, m, k ) may be adopted as long as the above expression (15) is not satisfied.

【0058】また、以上の説明では全てのパスで重み係
数供給部71及び重み係数供給部69を共用したが、パ
ス別に重み係数供給部71及び重み係数供給部69を設
けるようにしてもよい。つまり、重み係数供給部71及
び重み係数供給部69から重み係数αn,m,kを出力する
ようにしてもよい。さらに、重み係数供給部71や重み
係数供給部69から供給する重み係数αは固定的に設定
したものであってもよいし、ICU14c−n−mでの
信号処理の信頼性等に応じて、動的に設定してもよい。
また、全てのステージにおいて重み係数αが共通してい
る必要はなく、例えばステージが進むにつれて重み係数
αの値が増すようにしてもよい。
In the above description, the weight coefficient supply unit 71 and the weight coefficient supply unit 69 are shared by all paths. However, the weight coefficient supply unit 71 and the weight coefficient supply unit 69 may be provided for each path. That is, the weighting factor supply unit 71 and the weighting factor supply unit 69 may output the weighting factors α n, m, k . Furthermore, the weighting factor α supplied from the weighting factor supply unit 71 or the weighting factor supply unit 69 may be fixedly set, or may be set according to the reliability of signal processing in the ICU 14c-nm, etc. It may be set dynamically.
Further, the weight coefficient α does not need to be common to all stages, and for example, the value of the weight coefficient α may increase as the stages progress.

【0059】実施の形態2.図4は、本発明の実施の形
態2に係る干渉キャンセル装置に設けられるICUの構
成を示す図である。この実施の形態2に係る干渉キャン
セル装置の基本構成も従来技術と同様であり、同図に示
されるICU14e−n−mは、図8に示される干渉キ
ャンセル装置10において、ICU14−n−mに代え
て用いられるものである(1≦m≦M)。
Embodiment 2 FIG. 4 is a diagram showing a configuration of an ICU provided in the interference cancellation apparatus according to Embodiment 2 of the present invention. The basic configuration of the interference canceling apparatus according to the second embodiment is also the same as that of the related art, and the ICU 14e-nm shown in the same drawing is different from the ICU 14-nm in the interference canceling apparatus 10 shown in FIG. It is used instead (1 ≦ m ≦ M).

【0060】同図に示されるICU14e−n−mは、
図9に示されるICU14−n−mに比し、ICU本体
22eに含まれる後段フィンガ42eの構成、及び干渉
レプリカ出力端子68の前段に加算器群77が設けられ
ている点が異なる。その他の構成については同様であ
り、同一符号については同一符号を付し、ここでは詳細
な説明を省略する。同図において、後段フィンガ42e
では加算器46の出力が乗算器81に供給されている。
各パスの乗算器81には重み係数供給部79から重み係
数αが供給されており、加算器46の出力に重み係数α
が乗算されるようになっている。乗算結果は後段フィン
ガ42eから取り出されて、加算器群77に属する各加
算器に供給される。加算器群77に属する各加算器には
各パスに係る前ステージの修正済み干渉レプリカh’
n,m,kが入力されており、ここで乗算器81での乗算結
果と加算されるようになっている。この加算結果は、干
渉レプリカ出力端子68から修正済み干渉レプリカh’
n,m,kとして出力される。
The ICU 14e-nm shown in FIG.
The difference from the ICU 14-nm shown in FIG. 9 lies in the configuration of the subsequent finger 42e included in the ICU main body 22e and the point that an adder group 77 is provided before the interference replica output terminal 68. Other configurations are the same, and the same reference numerals are given to the same reference numerals, and the detailed description is omitted here. In FIG.
In, the output of the adder 46 is supplied to the multiplier 81.
The weighting coefficient α is supplied from the weighting coefficient supply unit 79 to the multiplier 81 of each path, and the weighting coefficient α is output to the output of the adder 46.
Is multiplied. The result of the multiplication is taken out from the latter-stage finger 42e and supplied to each adder belonging to the adder group 77. Each adder belonging to the adder group 77 has a corrected interference replica h ′ of the previous stage related to each path.
n, m, and k are input, and are added to the multiplication result in the multiplier 81 here. This addition result is output from the interference replica output terminal 68 to the corrected interference replica h ′.
Output as n, m, k .

【0061】このようにしても、実施の形態1と同様、
上記式(12)乃至(15)を満足させることができ、
入出力信号に必要な関係を満足させることができる。ま
た、出力信号たる修正済み干渉レプリカh’n,m,kに前
ステージの修正済み干渉レプリカh’n-1,m,kの影響を
残存させることができるので、修正済み干渉レプリカ
h’n,m,kが大きく変化することを防いで、従来技術に
比し、少ないステージ数でも好適に各ユーザに係る復調
信号を生成することができる。
Also in this case, similar to the first embodiment,
Equations (12) to (15) can be satisfied, and
The relationship required for input / output signals can be satisfied. In addition, since the effect of the corrected interference replica h ′ n−1, m, k of the previous stage can remain in the corrected interference replica h ′ n, m, k which is the output signal, the corrected interference replica h ′ n , m, and k are prevented from greatly changing, and a demodulated signal for each user can be suitably generated with a smaller number of stages as compared with the related art.

【0062】実施の形態3.図5及び図6は、本発明の
実施の形態3に係る干渉キャンセル装置に設けられるI
CUの構成を示す図である。図5及び図6は、各ICU
14g−n−mにおいて重み係数αを動的に生成して、
必要な限度で出力信号に修正を加えるようにしたもので
ある。
Embodiment 3 FIGS. 5 and 6 show I and I provided in interference cancellation apparatus according to Embodiment 3 of the present invention.
It is a figure showing composition of CU. 5 and 6 show each ICU.
The weight coefficient α is dynamically generated in 14g-nm,
The output signal is modified to the extent necessary.

【0063】図5に示すICU14f−1−mは、図1
に示されるICU14c−1−mに代えて用いられるも
のであり、図6に示すICU14f−n−m(n≧2)
は、図2に示される14c−n−m(n≧2)に代えて
用いられるものである。このICU14f−n−m(n
≧1)では、後段フィンガ42cの出力がパス別修正処
理部72に与えられている。
The ICU 14f-1-m shown in FIG.
The ICU 14f-nm (n ≧ 2) shown in FIG. 6 is used in place of the ICU 14c-1-m shown in FIG.
Is used in place of 14c-nm (n ≧ 2) shown in FIG. This ICU 14f-nm (n
If ≧ 1), the output of the subsequent finger 42c is provided to the pass-by-pass correction processing unit 72.

【0064】本実施の形態においては、後段フィンガ4
2からの出力信号(ここでは「パス別干渉残差推定信号
n,m (k)」という)は、それぞれ対応するパス別修正処
理部72に設けられた加算器74及び乗算器84に供給
される。パス別干渉残差推定信号en,m (k)をパス合成し
たものが、本来の干渉残差推定信号en,mとなる。パス
別干渉残差推定信号en,m(i)は負符号を与えられて
加算器74に供給されている。また、誤差信号入力端子
64から入力される誤差信号rn,m-1等も、遅延素子2
6を介してICU本体22での処理時間だけ遅延を与え
られ、パス別修正処理部72に含まれる各加算器74に
分配されている。加算器74では、次式(16)乃至
(18)に示すように、両信号の差にあたる信号dn,m
(k)(i)が生成される。
In this embodiment, the rear finger 4
2 (herein, referred to as “path-specific interference residual estimation signal e n, m (k) ”) are supplied to adders 74 and multipliers 84 provided in corresponding path-specific correction processing units 72. Is done. The signal obtained by performing path synthesis on the path-based interference residual estimation signal e n, m (k) becomes the original interference residual estimation signal en , m . The interference residual estimation signal e n, m (i) for each path is given a negative sign and supplied to the adder 74. The error signal r n, m-1 and the like input from the error signal input terminal 64 are
6, the delay is given by the processing time in the ICU main body 22, and distributed to each adder 74 included in the path-specific correction processing unit 72. In the adder 74, as shown in the following equations (16) to (18), the signal d n, m corresponding to the difference between the two signals is obtained.
(k) (i) is generated.

【0065】[0065]

【数8】 dn,m (k)(i)=rn,m-1(i)−en,m (k)(i) …(16) ・mが1の場合 dn,m (k)(i)=rn-1,M(i)−en,m (k)(i) …(17) ・n,mがともに1の場合 dn,m (k)(i)=Rb(i)−en,m (k)(i) …(18) ここで、iはチップ単位で計測した時刻である。この信
号dn,m (k)(i)は加算器78に供給されており、そこ
でシンボル時間分、各チップにおける信号d
n, m (k)(i)の電力レベルが順に加算される。例えば拡
散率が64の場合、64チップ分の信号dn,m(i)の
電力レベルが加算される。その値は評価部80に供給さ
れる。
(Equation 8) dn, m (k)(I) = rn, m-1(I) -en, m (k)(I) ... (16)-When m is 1 dn, m (k)(I) = rn-1, M(I) -en, m (k)(I) ... (17) ・ When both n and m are 1 dn, m (k)(I) = Rb (i) -en, m (k)(I) ... (18) Here, i is the time measured in a chip unit. This message
No. dn, m (k)(I) is supplied to the adder 78, where
And the signal d in each chip for the symbol time
n, m (k)The power levels of (i) are sequentially added. For example,
When the dispersion is 64, the signal d for 64 chipsn, m(I)
The power level is added. The value is supplied to the evaluation unit 80.
It is.

【0066】遅延素子26から供給される誤差信号r
n,m-1等は加算器78に供給されるとともに、加算器7
6にも供給されている。ここでは、誤差信号rn,m-1
の各チップ時刻での電力レベルが1シンボル時間に亘り
順に加算される。例えば拡散率が64の場合、64チッ
プ分の誤差信号rn,m-1(i)の電力レベルが加算され
る。その値は評価部80に供給される。
The error signal r supplied from the delay element 26
n, m-1 and the like are supplied to the adder 78 and the adder 7
6 is also supplied. Here, the power levels at each chip time such as the error signal r n, m−1 are sequentially added over one symbol time. For example, when the spreading factor is 64, the power levels of the error signals r n, m-1 (i) for 64 chips are added. The value is supplied to the evaluation unit 80.

【0067】評価部80では次式(19)乃至(21)
を満足するか否かを調べることにより、パス別干渉残差
推定信号en,m (k)の信頼性(ICU14f−n−mで行
われる信号処理の信頼性)を評価する。ここで、Σi
1シンボルに亘り各チップの値を順に足し合わせる演算
を意味している。
The evaluation unit 80 calculates the following equations (19) to (21)
Is evaluated, the reliability of the per-path interference residual estimation signal e n, m (k) ( the reliability of signal processing performed by the ICU 14f-nm) is evaluated. Here, Σ i means an operation of sequentially adding the values of each chip over one symbol.

【0068】[0068]

【数9】 Σi|dn,m (k)(i)|2>Σi|rn,m-1(i)|2 …(19) ・mが1の場合 Σi|dn,m (k)(i)|2>Σi|rn-1,M(i)|2 …(20) ・n,mがともに1の場合 Σi|dn,m (k)(i)|2>Σi|Rb(i)|2 …(21) 評価部80では、式(19)乃至(21)が満足されな
い場合には、パス別干渉残差推定信号en,m (k)の信頼性
が高いと判断し、1又は1に近い重み係数αを出力する
よう、重み係数供給部82に対して指示する。一方、式
(19)乃至(21)が満足されている場合には、パス
別干渉残差推定信号en,m (k)の信頼性が低いと判断し、
1未満であって先程の重み係数αよりは小さな値の重み
係数αを出力するよう、重み係数供給部82に対して指
示する。重み係数供給部82からは評価部80の指示に
応じた重み係数αが出力され、それが乗算器84に供給
される。乗算器84ではチップ単位でパス別干渉残差推
定信号en,m (k)と重み係数αとが乗算され、そこで修正
済みパス別干渉残差推定信号e’n,m (k)が生成される。
この修正済みパス別干渉残差推定信号e’n,m (k)は加算
器86に供給され、そこで全てのパス別修正処理部72
から出力される修正済みパス別干渉残差推定信号e’
n,m (k)が加算され、出力信号たる修正済み干渉残差推定
信号e’n,mが生成される。
i | d n, m (k) (i) | 2 > Σ i | r n, m-1 (i) | 2 (19) • When m is 1, Σ i | d n, m (k) (i) | 2 > Σ i | r n−1, M (i) | 2 (20) • When both n and m are 1 Σ i | d n, m (k) (i) | 2 > Σ i | Rb (i) | 2 (21) In the evaluation section 80, when the equations (19) to (21) are not satisfied, the interference residual estimation signal e n, m (k) for each path. Is determined to be highly reliable, and the weighting factor supply unit 82 is instructed to output a weighting factor α that is 1 or close to 1. On the other hand, if equations (19) to (21) are satisfied, it is determined that the reliability of the per-path interference residual estimation signal en , m (k) is low,
It instructs the weight coefficient supply unit 82 to output a weight coefficient α smaller than 1 and smaller than the previous weight coefficient α. The weight coefficient α according to the instruction of the evaluation section 80 is output from the weight coefficient supply section 82, and is supplied to the multiplier 84. The multiplier 84 multiplies the per-path interference residual estimation signal e n, m (k) by the chip and the weighting coefficient α, and generates a corrected per-path interference residual estimation signal e ′ n, m (k). Is done.
The corrected path-based interference residual estimation signal e ′ n, m (k) is supplied to the adder 86, where all the path-based correction processing units 72
Modified interference residual estimation signal e ′ for each path output from
n, m (k) are added to generate a modified interference residual estimation signal e ′ n, m which is an output signal.

【0069】また、乗算器群73に含まれる各乗算器に
は、パス別修正処理部72に含まれる重み係数供給部8
2と同じものが接続されている。乗算器群73の各パス
に対応した乗算器には、同じパスに係る評価部80での
評価結果が入力されており(制御線は図示せず)、同じ
パスに係る乗算器84と同じ値の重み係数αが供給され
ている。こうして、ICU14f−n−mでの信号処理
の信頼性に応じて重み係数αを動的に設定し、出力信号
たる修正済み干渉残差推定信号e’n,m及び修正済み干
渉レプリカh’n,m,kを生成している。
Each of the multipliers included in the multiplier group 73 includes a weight coefficient supply unit 8 included in the path-specific correction processing unit 72.
The same as 2 is connected. The evaluation result of the evaluation unit 80 for the same path is input to the multiplier corresponding to each path of the multiplier group 73 (control lines are not shown), and the same value as the multiplier 84 for the same path. Are supplied. Thus, the weighting factor α is dynamically set according to the reliability of the signal processing in the ICU 14f-nm, and the corrected interference residual estimation signal e ′ n, m as the output signal and the corrected interference replica h ′ n , m, k are generated.

【0070】本実施の形態3に係るICU14f−n−
mでは、信号処理の信頼性に応じて重み係数αを動的に
設定しているので、必要な範囲で出力信号に修正を加え
ることができ、さらに少ないステージ数で好適に各ユー
ザに係る復調信号Rmを得ることができるようになる。
また、パス別干渉残差推定信号e’n,m (k)毎に信頼性を
評価し、その評価結果に従って重み係数αを設定してい
る。このため、パス間で伝送路推定の信頼性にばらつき
が生じている場合にも、適切な修正済み干渉残差推定信
号e’n,mを出力することができる。この結果、誤差信
号rn,m等の収束を早めることができ、復調信号RmのB
ER特性を向上させることができる。
The ICU 14f-n- according to the third embodiment
In m, since the weighting coefficient α is dynamically set according to the reliability of the signal processing, the output signal can be corrected within a necessary range, and the demodulation for each user can be suitably performed with a smaller number of stages. it becomes possible to obtain a signal R m.
The reliability is evaluated for each path-based interference residual estimation signal e ′ n, m (k) , and the weight coefficient α is set according to the evaluation result. Therefore, even when the reliability of the transmission path estimation varies between paths, an appropriate corrected interference residual estimation signal e ′ n, m can be output. As a result, it is possible to accelerate error signal r n, the convergence of m such, B of the demodulated signal R m
ER characteristics can be improved.

【0071】実施の形態4.以上の実施の形態1乃至3
に係る干渉キャンセル装置は、基本構成として図8に示
される干渉キャンセル装置10と同じもの(逐次処理
型)を採用したが、パラレル処理型を採用するようにし
てもよい。図7は、パラレル処理型の干渉キャンセル装
置の構成を示す図である。同図に示す干渉キャンセル装
置100は、DS−CDMA基地局に設けられるもので
あり、この干渉キャンセル装置100にも、実施の形態
1乃至3に係るICUを適用することができる。
Embodiment 4 Embodiments 1 to 3 above
Although the interference canceling device according to (1) employs the same basic configuration as the interference canceling device 10 shown in FIG. 8 (sequential processing type), a parallel processing type may be adopted. FIG. 7 is a diagram illustrating a configuration of a parallel processing type interference cancellation device. The interference cancellation apparatus 100 shown in FIG. 1 is provided in a DS-CDMA base station, and the ICU according to Embodiments 1 to 3 can be applied to this interference cancellation apparatus 100 as well.

【0072】干渉キャンセル装置100は、第1ステー
ジ102−1〜第Nステージ102−Nを含んで構成さ
れており、複数のユーザ信号が符号分割多重された受信
拡散信号Rbから、ユーザ間の相互干渉を低減しつつ、
第1ユーザ〜第Mユーザに係る復調信号R1〜RMを出力
するものである。ここで、N,Mはともに1以上の整数
である。
The interference canceling apparatus 100 includes a first stage 102-1 to an N-th stage 102-N. While reducing interference
And outputs a demodulated signal R 1 to R M of the first user, second M user. Here, N and M are both integers of 1 or more.

【0073】第1ステージ102−1においては、M人
のユーザの各々に対応したICU104−1−1〜10
4−1−Mが並列に接続されている。また、同第1ステ
ージ102−1には、遅延素子106−1と加算器10
8−1とが設けられている。
In the first stage 102-1, ICUs 104-1-1 to ICU 104-1-1 to MCU 104-1-1 correspond to M users, respectively.
4-1-M are connected in parallel. The first stage 102-1 has a delay element 106-1 and an adder 10
8-1.

【0074】第2ステージ102−2〜第(N−1)ス
テージ102−(N−1)のそれぞれにおいても、同様
に、M人のユーザの各々に対応したICU104−n−
1〜104−n−Mが並列に接続されている(2≦n≦
N−1)。また、第nステージ102−nには、遅延素
子106−nと加算器108−nとが設けられている
(2≦n≦N−1)。
Similarly, in each of the second stage 102-2 to the (N-1) th stage 102- (N-1), the ICU 104-n- corresponding to each of the M users is similarly provided.
1 to 104-nM are connected in parallel (2 ≦ n ≦
N-1). The n-th stage 102-n includes a delay element 106-n and an adder 108-n (2 ≦ n ≦ N−1).

【0075】最終ステージである第Nステージ102−
Nにも、M人のユーザの各々に対応して並列に接続され
たICU104−N−1〜104−N−Mが設けられて
いるが、ここには遅延素子及び加算器は必要ない。IC
U104−N−1〜104−N−Mからは復調信号R1
〜RMがそれぞれ出力される。
The Nth stage 102-which is the final stage
N also has ICUs 104-N-1 to 104-N-M connected in parallel corresponding to each of the M users, but does not require delay elements and adders. IC
The demodulated signal R 1 is output from U104-N- 1 to 104-NM.
To R M are output.

【0076】各ステージに設けられたICU104−n
−mには、実施の形態1乃至3に示したICUを利用す
ることができる。また、本干渉キャンセル装置100を
ハードウェアにより実現する場合、全てのステージにつ
いて実際にハードウェアを用意する必要はない。例えば
1ステージ分だけハードウェア化しておいて、それを順
に次ステージのハードウェアとして使いまわすようにす
ればよい。
The ICU 104-n provided for each stage
For -m, the ICU described in Embodiment Modes 1 to 3 can be used. Further, when the interference cancellation apparatus 100 is realized by hardware, it is not necessary to actually prepare hardware for all stages. For example, hardware may be provided for only one stage, and the hardware may be sequentially used as hardware for the next stage.

【0077】第1ステージ102−1に設けられたIC
U104−1−1〜104−1−Mには、ともに受信拡
散信号Rbが入力されている。すなわち、第1ステージ
102−1に設けられた全てのICU104−1−1〜
104−1−Mにおいて、それらに備えられている誤差
信号入力端子64(図2参照)には、ともに受信拡散信
号Rbが入力されている。ICU104−1−1〜10
4−1−Mからは干渉残差信号e1,m(1≦m≦M)が
出力されており、それらが負符号を与えられて加算器1
08−1に供給されている。加算器108−1には遅延
素子106−1を経由した受信拡散信号Rbも入力され
ており、受信拡散信号Rbから全ての干渉残差推定信号
1,mを引き去った信号が次ステージに誤差信号r1とし
て供給される。遅延素子106−1は、ICU104−
1−mの信号処理に要する時間だけ入力信号に遅延を与
える回路である。さらに、ICU104−1−mからは
夫々干渉レプリカh1,mが出力されており(1≦m≦
M)、それらは次ステージにおいて対応して設けられた
ICU104−2−mに供給されている。
IC provided on first stage 102-1
The received spread signal Rb is input to each of U104-1-1 to 104-1-M. That is, all the ICUs 104-1-1 to 1-1-1 provided in the first stage 102-1
In 104-1-M, the received spread signal Rb is input to both error signal input terminals 64 (see FIG. 2) provided therein. ICU104-1-1-10
4-1-M outputs interference residual signals e 1, m (1 ≦ m ≦ M).
08-1. The received spread signal Rb passed through the delay element 106-1 is also input to the adder 108-1, and a signal obtained by subtracting all the interference residual estimation signals e 1, m from the received spread signal Rb is sent to the next stage. supplied as an error signal r 1. The delay element 106-1 is connected to the ICU 104-
This circuit delays the input signal by the time required for 1-m signal processing. Further, interference replicas h 1, m are output from ICU 104-1-m, respectively (1 ≦ m ≦
M), and they are supplied to the corresponding ICU 104-2-m provided in the next stage.

【0078】第nステージ102−nでは、ICU10
4−n−mに対して前ステージで生成された誤差信号r
n-1が入力されている(2≦n≦N−1;1≦m≦
M)。換言すれば、第nステージ102−nに設けられ
た全てのICU104−n−mにおいて(2≦n≦N−
1;1≦m≦M)、そこに備えられている誤差信号入力
端子64には前ステージで生成された誤差信号rn-1
入力される。
In the n-th stage 102-n, the ICU 10
4-nm, the error signal r generated in the previous stage
n-1 is input (2 ≦ n ≦ N−1; 1 ≦ m ≦
M). In other words, in all the ICUs 104-nm provided in the n-th stage 102-n, (2 ≦ n ≦ N−
1; 1 ≦ m ≦ M), and the error signal r n−1 generated in the previous stage is input to the error signal input terminal 64 provided therein.

【0079】ICU104−n−mでは、誤差信号r
n-1と、前ステージから供給される干渉レプリカhn-1,m
と、に基づいて干渉残差信号en,mが生成される(2≦
n≦N−1;1≦m≦M)。それらは負符号を与えられ
て加算器108−nに供給されている。加算器108−
nには遅延素子106−nを経由した誤差信号rn-1
入力されており、誤差信号rn-1から全ての干渉残差推
定信号en,mを引き去った信号が次ステージに誤差信号
nとして供給される。遅延素子106−nは、ICU
104−n−mの信号処理に要する時間だけ入力信号に
遅延を与える回路である。さらに、ICU104−n−
mからはそれぞれ干渉レプリカhn,mが出力されており
(2≦n≦N−1;1≦m≦M)、それらは次ステージ
において対応して設けられたICU104−(n+1)
−mに供給されている。
In the ICU 104-nm, the error signal r
n-1 and the interference replica h n-1, m supplied from the previous stage
And the interference residual signal e n, m is generated based on (2 ≦
n ≦ N−1; 1 ≦ m ≦ M). They are provided with a negative sign and are provided to adder 108-n. Adder 108-
An error signal rn -1 via the delay element 106-n is also input to n, and a signal obtained by subtracting all the interference residual estimation signals en , m from the error signal rn -1 is sent to the next stage. supplied as an error signal r n. The delay element 106-n is an ICU
This is a circuit for delaying an input signal by a time required for 104-nm signal processing. Further, ICU104-n-
m output interference replicas h n, m (2 ≦ n ≦ N−1; 1 ≦ m ≦ M), respectively, which are provided in the corresponding ICU 104- (n + 1) in the next stage.
-M.

【0080】第Nステージ102−Nでは、ICU10
4−N−mに対して前ステージで生成された誤差信号r
N-1が入力されている(1≦m≦M)。換言すれば、第
Nステージ102−Nに設けられた全てのICU104
−N−mにおいて(1≦m≦M)、そこに備えられてい
る誤差信号入力端子64には前ステージで生成された誤
差信号rN-1が入力される。
In the N-th stage 102-N, the ICU 10
4-N-m, the error signal r generated in the previous stage
N-1 is input (1 ≦ m ≦ M). In other words, all the ICUs 104 provided in the N-th stage 102-N
At −N−m (1 ≦ m ≦ M), the error signal r N−1 generated in the previous stage is input to the error signal input terminal 64 provided therein.

【0081】ICU104−N−mでは、誤差信号r
N-1と、第(N−1)ステージ102−(N−1)の対
応するICU104−(N−1)−mから供給される干
渉レプリカhN-1,mと、に基づいて第mユーザに係る復
調信号Rmが生成される(1≦m≦M)。この復調信号
mは外部出力された後、図示しない基地局上位装置に
送られる。
In the ICU 104-N-m, the error signal r
Based on N−1 and the interference replica h N−1, m supplied from the corresponding ICU 104- (N−1) -m of the (N−1) th stage 102- (N−1), A demodulated signal R m for the user is generated (1 ≦ m ≦ M). After the demodulated signal R m is an externally output, it is sent to the base station host apparatus (not shown).

【0082】以上説明した干渉キャンセル装置100に
おいても、実施の形態1乃至3で説明したICUを用い
ることにより、ICU104の入出力信号について必要
とされる関係を満足させることができる。また、出力信
号たる修正済み干渉レプリカh’n,m,kに前ステージの
修正済み干渉レプリカh’n-1,m,kの影響を残存させる
ことができるので、修正済み干渉レプリカh’n,m,k
大きく変化することを防いで、従来技術に比し、少ない
ステージ数でも好適に各ユーザに係る復調信号を生成す
ることができる。
In the interference canceling apparatus 100 described above, the use of the ICU described in the first to third embodiments can satisfy the required relationship for the input / output signals of the ICU 104. In addition, since the effect of the corrected interference replica h ′ n−1, m, k of the previous stage can remain in the corrected interference replica h ′ n, m, k which is the output signal, the corrected interference replica h ′ n , m, and k are prevented from greatly changing, and a demodulated signal for each user can be suitably generated with a smaller number of stages as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1に係る干渉キャンセル
装置に用いられるICU(第1ステージ用)の構成を示
す図である。
FIG. 1 is a diagram showing a configuration of an ICU (for a first stage) used in an interference cancellation device according to a first embodiment of the present invention.

【図2】 本発明の実施の形態1に係る干渉キャンセル
装置に用いられるICU(第2ステージ以降用)の構成
を示す図である。
FIG. 2 is a diagram showing a configuration of an ICU (for the second and subsequent stages) used in the interference cancellation device according to the first embodiment of the present invention.

【図3】 本発明の実施の形態1に係る干渉キャンセル
装置に用いられるICUにおける入出力信号間の関係を
説明する信号点配置図である。
FIG. 3 is a signal point arrangement diagram illustrating a relationship between input and output signals in an ICU used in the interference cancellation device according to the first embodiment of the present invention.

【図4】 本発明の実施の形態2に係る干渉キャンセル
装置に用いられるICUの構成を示す図である。
FIG. 4 is a diagram showing a configuration of an ICU used in an interference cancellation apparatus according to Embodiment 2 of the present invention.

【図5】 本発明の実施の形態3に係る干渉キャンセル
装置に用いられるICU(第1ステージ用)の構成を示
す図である。
FIG. 5 is a diagram showing a configuration of an ICU (for a first stage) used in an interference cancellation device according to a third embodiment of the present invention.

【図6】 本発明の実施の形態3に係る干渉キャンセル
装置に用いられるICU(第2ステージ以降用)の構成
を示す図である。
FIG. 6 is a diagram showing a configuration of an ICU (for the second and subsequent stages) used in the interference cancellation device according to the third embodiment of the present invention.

【図7】 干渉キャンセル装置(パラレル処理型)の一
般的構成を示す図である。
FIG. 7 is a diagram illustrating a general configuration of an interference cancellation apparatus (parallel processing type).

【図8】 干渉キャンセル装置(逐次処理型)の一般的
構成を示す図である。
FIG. 8 is a diagram illustrating a general configuration of an interference cancellation apparatus (sequential processing type).

【図9】 従来技術に係るICUの構成を示す図であ
る。
FIG. 9 is a diagram showing a configuration of an ICU according to the related art.

【図10】 従来技術に係る(出力信号の修正機能付
き)ICUの構成を示す図である。
FIG. 10 is a diagram showing a configuration of an ICU (with an output signal correcting function) according to the related art.

【図11】 図9に示されるICUにおける入出力信号
間の関係を説明する信号点配置図である。
11 is a signal point arrangement diagram illustrating a relationship between input and output signals in the ICU shown in FIG. 9;

【図12】 図10に示されるICUにおける入出力信
号間の関係を説明する信号点配置図である。
12 is a signal point arrangement diagram illustrating a relationship between input and output signals in the ICU shown in FIG. 10;

【図13】 従来技術に係る干渉キャンセル装置に用い
られる(出力信号の修正機能付き)ICUの構成を示す
図である。
FIG. 13 is a diagram showing a configuration of an ICU (with a function of correcting an output signal) used in an interference canceling device according to the related art.

【図14】 図13に示されるICUにおける入出力信
号間の関係を説明する信号点配置図である。
14 is a signal point arrangement diagram illustrating a relationship between input and output signals in the ICU shown in FIG. 13;

【符号の説明】[Explanation of symbols]

10,100 干渉キャンセル装置、12,102 ス
テージ、14,14a,104 ICU(干渉キャンセ
ルユニット)、16,26,106,205遅延素子、
18,32,46,50,74,76,78,86,1
08,208,308 加算器、20 レベルランキン
グ回路、22,22a,22b ICU本体、28,2
8c 前段フィンガ、30 逆拡散部、34 伝送路推
定部、36,44,73,75,81,84 乗算器、
38 RAKE合成部、40硬判定部、42,42c,
42d,42e 後段フィンガ、48 拡散部、60,
69,71,79,82 重み係数供給部、64 誤差
信号入力端子、66干渉レプリカ入力端子、68 干渉
レプリカ出力端子、70 干渉残差推定信号出力端子、
72 パス別修正処理部、80 評価部。
10, 100 interference canceling device, 12, 102 stage, 14, 14a, 104 ICU (interference canceling unit), 16, 26, 106, 205 delay element,
18, 32, 46, 50, 74, 76, 78, 86, 1
08, 208, 308 Adder, 20 level ranking circuit, 22, 22a, 22b ICU main body, 28, 2
8c pre-stage finger, 30 despreading unit, 34 channel estimation unit, 36, 44, 73, 75, 81, 84 multiplier,
38 RAKE combining section, 40 hard decision section, 42, 42c,
42d, 42e latter finger, 48 diffuser, 60,
69, 71, 79, 82 weight coefficient supply unit, 64 error signal input terminal, 66 interference replica input terminal, 68 interference replica output terminal, 70 interference residual estimation signal output terminal,
72 path-specific correction processing unit, 80 evaluation unit.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K022 EE02 EE35 5K052 AA01 BB01 CC00 CC06 DD04 FF32 GG19 GG20 5K059 CC07 DD31 EE02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K022 EE02 EE35 5K052 AA01 BB01 CC00 CC06 DD04 FF32 GG19 GG20 5K059 CC07 DD31 EE02

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 誤差信号並びに前ステージ干渉レプリカ
が入力され、それら入力信号に基づき、干渉残差推定信
号並びに現ステージ干渉レプリカを出力する干渉キャン
セルユニットを複数含んで構成されるマルチステージ干
渉キャンセル装置において、 信号レベルが第1の減衰量だけ小さくなるよう前記干渉
残差推定信号に対して直接又は間接的に修正を施し、そ
の修正済みの干渉残差推定信号を前記干渉残差信号に代
えて出力する干渉残差推定信号修正手段と、 信号レベルが前記第1の減衰量に対応した量だけ小さく
なるよう前記現ステージ干渉レプリカに対して直接又は
間接的に修正を施し、信号レベルが第2の減衰量だけ小
さくなるよう前記前ステージ干渉レプリカに修正を施
し、それらの信号を加算してなる信号を前記現ステージ
干渉レプリカに代えて出力する干渉レプリカ修正手段
と、 を含むことを特徴とする干渉キャンセル装置。
1. A multi-stage interference canceling apparatus configured to include a plurality of interference cancellation units that receive an error signal and a previous-stage interference replica and output an interference residual estimation signal and a current-stage interference replica based on the input signals. In the above, the interference residual estimation signal is directly or indirectly corrected so that the signal level is reduced by the first attenuation, and the corrected interference residual estimation signal is replaced with the interference residual signal. Means for correcting an interference residual estimation signal to be output; and directly or indirectly correcting the current stage interference replica so that the signal level is reduced by an amount corresponding to the first attenuation, and The previous stage interference replica is modified so as to be reduced by the amount of attenuation of Interference canceling apparatus characterized by including, an interference replica modifying means for outputting instead of the replica.
【請求項2】 請求項1に記載の干渉キャンセル装置に
おいて、 前記第2の減衰量は、前記第1の減衰量が大きくなるほ
ど小さくなるよう設定されることを特徴とする干渉キャ
ンセル装置。
2. The interference cancellation apparatus according to claim 1, wherein the second attenuation is set so as to decrease as the first attenuation increases.
【請求項3】 請求項1又は2に記載の干渉キャンセル
装置において、 前記第1の減衰量又は前記第2の減衰量のうち少なくと
も一方は、前記干渉キャンセルユニットにおける信号処
理の信頼性に応じて可変設定されることを特徴とする干
渉キャンセル装置。
3. The interference cancellation device according to claim 1, wherein at least one of the first attenuation amount and the second attenuation amount is determined according to reliability of signal processing in the interference cancellation unit. An interference canceling device variably set.
【請求項4】 受信拡散信号又は誤差信号が入力され、
該受信拡散信号又は誤差信号に基づき、第1ステージ第
mユーザに係る干渉残差推定信号e1,mと、第1ステー
ジ第mユーザ第kパスに係る干渉レプリカh1,m,kと、
を出力する干渉キャンセルユニットが第mユーザに対応
して第1ステージに設けられるとともに、誤差信号と、
第(n−1)ステージ第mユーザ第kパスに係る干渉レ
プリカhn-1,m,kと、が入力され、それら入力信号に基
づき、第nステージ第mユーザに係る干渉残差推定信号
n,mと、第nステージ第mユーザ第kパスに係る干渉
レプリカhn,m,kと、を出力する干渉キャンセルユニッ
トが第mユーザに対応して第nステージに設けられるマ
ルチステージ干渉キャンセル装置において、 前記第1ステージに設けられる前記干渉キャンセルユニ
ットは、 前記干渉残差推定信号e1,mに代えて修正済み干渉残差
推定信号e’1,mを出力する第1ステージ干渉残差推定
信号修正出力手段と、 前記干渉レプリカh1,m,kに代えて修正済み干渉レプリ
カh’1,m,kを出力する第1ステージ干渉レプリカ修正
出力手段と、を含み、 前記第nステージに設けられる前記干渉キャンセルユニ
ットは、 前記干渉残差推定信号en,mに代えて修正済み干渉残差
推定信号e’n,mを出力する第nステージ干渉残差推定
信号修正出力手段と、 前記干渉レプリカhn,m,kに代えて修正済み干渉レプリ
カh’n,m,kを出力する第nステージ干渉レプリカ修正
出力手段と、を含み、 前記第1ステージ干渉残差推定信号修正出力手段は、前
記修正済み干渉残差推定信号e’1,mの第kパスに係る
成分e’1,m (k)と前記干渉残差推定信号e1,mの第kパ
スに係る成分e1,m (k)とが下記の式(1)を満足するよ
う前記修正済み干渉残差推定信号e’1,mを生成し、 前記第nステージ干渉残差推定信号修正出力手段は、前
記修正済み干渉残差推定信号e’n,mの第kパスに係る
成分e’n,m (k)と前記干渉残差推定信号en,mの第kパ
スに係る成分en,m (k)とが下記の式(2)を満足するよ
う前記修正済み干渉残差推定信号e’n,mを生成し、 前記第1ステージ干渉レプリカ修正出力手段は、下記の
式(3)を満足するよう前記修正済み干渉レプリカh’
1,m,kを生成し、 前記第nステージ干渉レプリカ修正出力手段は、下記の
式(4)を満足するよう前記修正済み干渉レプリカh’
n,m,kを生成する、 ことを特徴とする干渉キャンセル装置(0≦α1,m,k
1,0≦αn,m,k≦1,0<βn,m,k≦1,2≦n≦N,
2≦m≦M,1≦k≦K,N≧2,M≧2,K≧1)。 【数1】 e’1,m (k)=α1,m,k1,m (k) …(1) e’n,m (k)=αn,m,kn,m (k) …(2) h’1,m,k=α1,m,kn,m,k …(3) h’n,m,k=αn,m,kn,m,k+βn,m,kh’n-1,m,k …(4)
4. A receiving spread signal or an error signal is input,
Based on the received spread signal or error signal, an interference residual estimation signal e 1, m for the first stage m-th user, an interference replica h 1, m, k for the first stage m-th user k-th path,
Is provided on the first stage corresponding to the m-th user, and an error signal;
The interference replica h n−1, m, k related to the (n−1) th stage, the mth user, and the kth path is input, and based on the input signals, an interference residual estimation signal for the nth stage, the mth user. a multi-stage interference unit in which an interference canceling unit that outputs an e n, m and an interference replica h n, m, k relating to an n-th stage and an m-th user and a k-th path is provided in the n-th stage corresponding to the m-th user in cancellation device, wherein the interference canceling unit provided in the first stage, the interference residual estimation signal e 1, modified interference residual estimation signal e in place of m '1, the first stage interference residual of outputting the m wherein the difference estimation signal modifier outputting means, the interference replica h 1, m, corrected interference replica h instead of k '1, m, a first stage interference replica corrected output means for outputting a k, a, the n-th The interference cap provided on the stage Cell unit, the interference residual estimation signal e n, and the n-stage interference residual estimation signal corrected output means for outputting the corrected interference residual estimation signal e 'n, m instead of m, the interference replica h n , m, k in place of an n-th stage interference replica correction output means for outputting a corrected interference replica h ′ n, m, k , wherein the first stage interference residual estimation signal correction output means includes component e 1 according to the finished interference residual estimation signal e '1, component e according to the k paths of m' 1, m (k) and the interference residual estimation signal e 1, k-th path m, m (k ) And the modified interference residual estimation signal e ′ 1, m are generated such that the following equation (1) is satisfied. estimate signal e 'n, component e according to the k paths of m' n, m (k) and the interference residual estimation signal e n, component e n of the k-th path m, m (k) and the following Expression ( ) The modified interference residual estimation signal e so as to satisfy the 'generates n, m, the first stage interference replica modified output means, the following equation (3) the modified interference replica h to satisfy'
1, m, k, and the n-th stage interference replica correction output means outputs the corrected interference replica h ′ so as to satisfy the following equation (4).
generating an n, m, k interference canceller (0 ≦ α 1, m, k
1,0 ≦ α n, m, k ≦ 1,0 <β n, m, k ≦ 1,2 ≦ n ≦ N,
2 ≦ m ≦ M, 1 ≦ k ≦ K, N ≧ 2, M ≧ 2, K ≧ 1). E ′ 1, m (k) = α 1, m, k e 1, m (k) (1) e ′ n, m (k) = α n, m, k en , m ( k) … (2) h ′ 1, m, k = α 1, m, k hn , m, k … (3) h ′ n, m, k = α n, m, k hn , m, k + Βn , m, k h'n -1, m, k ... (4)
【請求項5】 請求項1に記載の干渉キャンセル装置に
おいて、 βn,m,k=1−αn,m,kが満足されていることを特徴とす
る干渉キャンセル装置。
5. The interference cancellation apparatus according to claim 1, wherein β n, m, k = 1−α n, m, k is satisfied.
【請求項6】 請求項1又は2に記載の干渉キャンセル
装置において、 αn,m,k又はβn,m,kの少なくとも一方が前記干渉キャン
セルユニットにおける信号処理の信頼性に応じて可変設
定されることを特徴とする干渉キャンセル装置。
6. The interference cancellation apparatus according to claim 1 , wherein at least one of α n, m, k or β n, m, k is variably set according to reliability of signal processing in the interference cancellation unit. An interference cancellation device characterized by being performed.
JP2000060339A 2000-03-06 2000-03-06 Interference canceler Pending JP2001251278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000060339A JP2001251278A (en) 2000-03-06 2000-03-06 Interference canceler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060339A JP2001251278A (en) 2000-03-06 2000-03-06 Interference canceler

Publications (1)

Publication Number Publication Date
JP2001251278A true JP2001251278A (en) 2001-09-14

Family

ID=18580672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060339A Pending JP2001251278A (en) 2000-03-06 2000-03-06 Interference canceler

Country Status (1)

Country Link
JP (1) JP2001251278A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295597B2 (en) 2002-01-25 2007-11-13 Kabushiki Kaisha Toshiba Receiver processing systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295597B2 (en) 2002-01-25 2007-11-13 Kabushiki Kaisha Toshiba Receiver processing systems

Similar Documents

Publication Publication Date Title
KR100281254B1 (en) Apparatus and method for restoring data for asynchronous CDMA systems
KR100298976B1 (en) CDMA multi-user receiving apparatus including interference canceller with optimal receiving state
JP3323067B2 (en) CDMA receiver
JP4755204B2 (en) System, apparatus and method for adaptive weighted interference cancellation using parallel residual compensation
CN1906861B (en) Method and apparatus for DS-CDMA interference suppression using code-specific combining
US6600729B1 (en) DS-CDMA multi-user interference canceller and DS-CDMA Communication system
KR20070060116A (en) Apparatus, methods and computer program products for delay selection in a spread-spectrum receiver
JPH10190495A (en) Interference canceler
JP2001069122A (en) Base station system and cancellation processor
EP1386414B1 (en) Reduction of linear interference canceling scheme
JP2001078252A (en) Cdma base station device
EP1926219B1 (en) Interference reduction apparatus and method
US20020191580A1 (en) Multiuser interference cancellation apparatus
JP3289777B2 (en) Multi-stage interference canceller
US6480482B1 (en) Multi-user interference cancellor with small sized circuits and little quantity of calculation
JP2001251278A (en) Interference canceler
JP3663562B2 (en) Interference canceller and channel estimation method
JP2006333485A (en) Partial parallel interference cancel receiver and partial parallel interference cancel method
EP1030459B1 (en) CDMA multipath receiver
US7573934B2 (en) Spread spectrum rake receiver
JP4205868B2 (en) Signal receiving apparatus in DS-CDMA system
JP2001094533A (en) Interference canceling device
JP3515721B2 (en) Interference signal elimination apparatus and interference signal elimination method
JP4342038B2 (en) Interference cancellation device
EP1548953B1 (en) Spread spectrum rake receiver