JP2001243174A - Bus system and wrong operation prevention device for bus system - Google Patents

Bus system and wrong operation prevention device for bus system

Info

Publication number
JP2001243174A
JP2001243174A JP2000053647A JP2000053647A JP2001243174A JP 2001243174 A JP2001243174 A JP 2001243174A JP 2000053647 A JP2000053647 A JP 2000053647A JP 2000053647 A JP2000053647 A JP 2000053647A JP 2001243174 A JP2001243174 A JP 2001243174A
Authority
JP
Japan
Prior art keywords
work
bus
host
unauthorized access
bridge circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000053647A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsuda
浩 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000053647A priority Critical patent/JP2001243174A/en
Publication of JP2001243174A publication Critical patent/JP2001243174A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To mask unauthorized access from a second vicarious operation means (PCI agent) so as to prevent wrong operation of a first vicarious operation means (host agent). SOLUTION: Unauthorized access from a PCI agent 2 is masked after or during execution of a system configuration cycle for a PCI agent 2 by a host agent 1 so as to prevent wrong operation of the host agent 1 by unauthorized access from the PCI agent 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、標準化バスである
PCI(Peripheral Component Interconnect)バスを用
いてシステムの誤動作をなくすバスシステム及びバスシ
ステム用誤動作防止装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus system for eliminating a system malfunction by using a PCI (Peripheral Component Interconnect) bus which is a standardized bus, and a malfunction prevention device for the bus system.

【0002】[0002]

【従来の技術】図5は従来のバスシステムのブロック図
である。図5において、システムバスであるPCIバス
200は、起動時にPCIバス200の初期化を行う第
1の作業代行手段であるホスト・エージェント50と、
ホスト・エージェント50により初期化される第2の作
業代行手段であるPCI・エージェント51,52とか
ら構成される。またホスト・CPUバス206上にホス
ト・CPU56やホストメモリ54がある。なお、ホス
トCPUバス207とホストCPU56を内部バス20
6により接続し、ホストCPUバス207とホストメモ
リ54を内部バス205により接続する。さらにホスト
CPUバス207とホストブリッジ回路53間を内部バ
ス204により接続する。
2. Description of the Related Art FIG. 5 is a block diagram of a conventional bus system. In FIG. 5, a PCI bus 200, which is a system bus, includes a host agent 50, which is a first work substitute means for initializing the PCI bus 200 at the time of startup, and
It is composed of PCI agents 51 and 52 which are second work substitute means initialized by the host agent 50. The host / CPU 56 and the host memory 54 are on the host / CPU bus 206. The host CPU bus 207 and the host CPU 56 are connected to the internal bus 20.
6 and the host CPU bus 207 and the host memory 54 are connected by the internal bus 205. Further, the host CPU bus 207 and the host bridge circuit 53 are connected by the internal bus 204.

【0003】ホスト・エージエント50のホスト・ブリ
ッジ回路53がPCI・バス200、PCI・エージエ
ント51,52内のブリッジ回路57,58と接続され
る。ホスト・エージェント50は、PCI・エージェン
ト51,52のシステムコンフィギュレーション用のレ
ジスタに対して、PCIバス200の「ハードウェア・
リソース(PCI空間のアドレス)」や「動作方法」な
どの設定を行う。
The host bridge circuit 53 of the host agent 50 is connected to the PCI bus 200 and the bridge circuits 57 and 58 in the PCI agents 51 and 52. The host agent 50 responds to the system configuration registers of the PCI agents 51 and 52 with the “hardware
Settings such as "resource (address of PCI space)" and "operation method".

【0004】また本システムでは、データ転送する際の
バス・マスタが、ホスト・エージェント51,52の2
つに限定されないので、PCI・エージェント51,5
2もバス・マスタになりうる。PCIエージェント5
1,52に対して、バスマスタを許可するときは、PC
I・エージェント51,52のコンフィギュレーション
用レジスタのアドレス04番地にあるコマンドレジスタ
によりバスマスタを設定する必要がある。
Further, in this system, the bus master at the time of data transfer is the two of the host agents 51 and 52.
PCI agents 51 and 5
2 can also be a bus master. PCI Agent 5
When granting the bus master to PCs 1, 52, the PC
It is necessary to set the bus master by the command register at the address 04 of the configuration register of the I-agents 51 and 52.

【0005】PCIエージェント51,52では、この
バスマスタの設定をした途端に、PCIバスマスタにな
り、アクセスするPCIエージェントがある。ホスト・
ブリッジ回路53は、PCIのシステムバスがバスの0
番地に、自分のコンフィギュレーション用レジスタを表
示させている場合や、不正なアクセスを通常アクセスと
認識することがある。
[0005] In the PCI agents 51 and 52, as soon as the bus master is set, there is a PCI agent which becomes a PCI bus master and accesses the PCI bus master. host·
The bridge circuit 53 is configured so that the PCI system bus
In some cases, the configuration register is displayed at the address, or an illegal access is recognized as a normal access.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、これま
でのバスシステムでは、いずれの場合であってもホスト
・エージェント50に誤動作を生じさせることがある。
例えば、前者の場合には、ホスト・ブリッジ回路53の
コンフィギュレーション・レジスタが書き換えられて動
作方法などが書き換えられるため、PCIバス200の
バス・マスタになれないなどの、障害が発生することが
ある。また後者の場合には、ホスト・CPUバス206
上のホストメモリ54の内容が書き換えられたり、デバ
イスの存在しないエリアへのアクセスなどがホストCP
Uバス上のホストCPU4の指示により発生することが
ある。
However, in the conventional bus system, a malfunction may occur in the host agent 50 in any case.
For example, in the former case, since the configuration register of the host bridge circuit 53 is rewritten and the operation method and the like are rewritten, a failure such as a failure to become a bus master of the PCI bus 200 may occur. . In the latter case, the host / CPU bus 206
The contents of the host memory 54 above may be rewritten or an access to an area where no device exists may be performed by the host CP.
It may be generated by an instruction from the host CPU 4 on the U bus.

【0007】本発明の目的は、第1の作業代行手段が、
第2の作業代行手段のコンフィギュレーションサイクル
を実行した後または、実行中に第2の作業代行手段から
の不正アクセスをマスクし、第1の作業代行手段の誤動
作を防止することにある。
[0007] It is an object of the present invention to provide a first work substitute means,
An object of the present invention is to prevent an erroneous access of the first work substituting means by masking an unauthorized access from the second work substituting means after or during the execution of the configuration cycle of the second work substituting means.

【0008】[0008]

【課題を解決するための手段】本発明のバスシステム
は、システムバスとコンピュータのホスト側とを第1形
式のバスで接続したホストブリッジ回路を有し、このホ
ストブリッジ回路を介在して特定ユーザの作業を代行す
る第1の作業代行手段と、システムバスと第2の形式の
バスで接続した複数のブリッジ回路を有し、これらのブ
リッジ回路を介在してユーザの作業を代行する第2の作
業代行手段と、第1の作業代行手段に、この第1の作業
代行手段がシステムの起動時に、第2の作業代行手段に
おいて任意のアドレスが不正にアクセスされるとき、こ
れを阻止するためマスクをする不正アクセス阻止手段を
備える。これにより、第1の作業代行手段が、第2の作
業代行手段のシステムコンフィギュレーションサイクル
を実行した後または、実行中に第2の作業代行手段から
の不正アクセスをマスクして、第2の作業代行手段によ
る不正アクセスにより第1の作業代行手段が誤動作をし
ないようにする。
A bus system according to the present invention has a host bridge circuit in which a system bus and a host of a computer are connected by a first type bus, and a specific user is connected via the host bridge circuit. First work substituting means for substituting the work of the user, and a plurality of bridge circuits connected by a system bus and a second type bus, and a second substituting the user's work through these bridge circuits. A mask is provided in the work substituting means and the first work substituting means for preventing any address from being illegally accessed in the second work substituting means when the first work substituting means starts up the system. Unauthorized access blocking means. Thus, the first work substitute means masks an unauthorized access from the second work substitute means after executing the system configuration cycle of the second work substitute means or during execution, and The first work substitute means is prevented from malfunctioning due to the unauthorized access by the substitute means.

【0009】本発明のバスシステムは、第1の作業代行
手段がシステムコンフィギュレーションサイクル時の第
2の作業代行手段からのアクセスを阻止するためにマス
クをする領域を、システムコンフィギュレーション用の
レジスタに限定し、これらのシステムコンフィギュレー
ション用のレジスタにおける書き込みによる誤動作を防
止する。これにより、第2の作業代行手段による不正ア
クセスが原因で第1の作業代行手段が誤動作をしないよ
うにする。
In the bus system according to the present invention, an area to be masked by the first work substituting means in order to prevent access from the second work substituting means during a system configuration cycle is stored in a system configuration register. In this case, malfunctions due to writing in these system configuration registers are prevented. This prevents the first work substituting means from malfunctioning due to the unauthorized access by the second work substituting means.

【0010】本発明のバスシステムは、不正アクセス阻
止手段による不正アクセスを阻止する必要がないとき、
マスクを解除するマスク解除部を有する。これにより、
不正アクセス阻止手段による不正アクセスの阻止の必要
がないとき、第2の作業代行手段に対するマスクを解除
する。
In the bus system of the present invention, when it is not necessary to prevent unauthorized access by unauthorized access blocking means,
It has a mask release unit for releasing the mask. This allows
When there is no need to prevent unauthorized access by the unauthorized access blocking means, the mask for the second work proxy means is released.

【0011】本発明のバスシステム用誤動作防止装置
は、システムバスとコンピュータのホスト側とを第1形
式のバスで接続したホストブリッジ回路を有し、ホスト
ブリッジ回路を介在してユーザの作業を代行する第1の
作業代行手段と、システムバスと第2の形式のバスで接
続したブリッジ回路を有し、ブリッジ回路を介在してユ
ーザの作業を代行する第2の作業代行手段と、第1の作
業代行手段に、この第1の作業代行手段がシステムの起
動時に、第2の作業代行手段において任意のアドレスが
不正にアクセスされるのを阻止するため第2の作業代行
手段にマスクをする不正アクセス阻止手段を備える。こ
れにより、第1の作業代行手段が、第2の作業代行手段
のコンフィギュレーションサイクルを実行した後また
は、実行中に第2の作業代行手段からの不正アクセスを
マスクして、第2の作業代行手段による不正アクセスに
より第1の作業代行手段が誤動作するのを防止する。
A malfunction preventing device for a bus system according to the present invention has a host bridge circuit in which a system bus and a host of a computer are connected by a first type bus, and performs user's work on behalf of the host bridge circuit. A first work substituting means, a second work substituting means having a bridge circuit connected to the system bus by a second type bus, and performing a user's work through the bridge circuit; The first work substituting means masks the second work substituting means in order to prevent the second work substituting means from illegally accessing any address when the system is started. An access blocking means is provided. Thus, the first work surrogate means masks the unauthorized access from the second work surrogate means after or during the execution of the configuration cycle of the second work surrogate means, and performs the second work surrogate means. The first work substitute means is prevented from malfunctioning due to unauthorized access by the means.

【0012】本発明のバスシステム用誤動作防止装置
は、第1の作業代行手段がシステムコンフィギュレーシ
ョンサイクル時の第2の作業代行手段からのアクセスを
阻止するためにマスクをする領域を、システムコンフィ
ギュレーション用のレジスタに限定し、これらのシステ
ムコンフィギュレーション用のレジスタにおける書き込
みによる誤動作を防止する。これにより、第2の作業代
行手段による不正アクセスが原因で第1の作業代行手段
が誤動作を防止する。またシステムバス経由で他のホス
ト・エージェントからのコンフィギュレーションレジス
タの設定変更をすることも可能にする。
According to the malfunction prevention apparatus for a bus system of the present invention, the first work substitute means masks an area for masking access from the second work substitute means in a system configuration cycle. To prevent malfunction due to writing in these system configuration registers. This prevents the first work substituting means from malfunctioning due to unauthorized access by the second work substituting means. Also, it is possible to change the setting of the configuration register from another host agent via the system bus.

【0013】本発明のバスシステム用誤動作防止装置
は、不正アクセス阻止手段による不正アクセスが阻止さ
れる必要がないとき、マスクを解除するマスク解除部を
有する。これにより、マスク解除部でマスクを解除する
ことにより、第2の作業代行手段におけるアクセスを正
常に行う。
The malfunction preventing apparatus for a bus system according to the present invention has a mask releasing section for releasing a mask when there is no need to prevent unauthorized access by the unauthorized access blocking means. Thus, the mask is released by the mask release unit, so that the access by the second work substitute means is normally performed.

【0014】[0014]

【発明の実施の形態】本発明の第1の実施形態例につい
て図面を参照して説明する。図1は本発明の実施形態の
ブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention.

【0015】図1において、第1の作業代行手段である
ホスト・エージェント1は、システムバスであるPCI
バス100上でシステム立ち上げ時に第2の作業代行手
段であるPCI・エージェント2の初期化を行う。
In FIG. 1, a host agent 1 as a first work substitute means is a PCI which is a system bus.
When the system is started up on the bus 100, the PCI agent 2, which is the second work substitute means, is initialized.

【0016】ホスト・エージェント1およびPCI・エ
ージェント2は、PCI・バス100において、バスマ
スタになるエージェントである。ホスト・エージェント
1の内部には、PCIバス100のコンフィギュレーシ
ョン・サイクルを実施するホスト・ブリッジ回路6、ホ
スト・ブリッジ回路6を制御するホスト・CPU4、P
CIバス100からのアクセスデータを格納または表示
するホスト・メモリ5から構成され、ホストCPUバス
107に接続する。また、ホスト・ブリッジ回路6は、
PCI・バス100、PCI・エージェント2内のPC
I・ブリッジ回路8と接続している。
The host agent 1 and the PCI agent 2 are agents that become bus masters in the PCI bus 100. Inside the host agent 1, a host bridge circuit 6 for executing a configuration cycle of the PCI bus 100, a host CPU 4 for controlling the host bridge circuit 6,
It comprises a host memory 5 for storing or displaying access data from the CI bus 100, and is connected to a host CPU bus 107. In addition, the host bridge circuit 6
PCI bus 100, PC in PCI agent 2
It is connected to the I · bridge circuit 8.

【0017】不正アクセス検出部10は、ホスト・ブリ
ッジ回路6が、PCI・エージェント2のコンフィギュ
レーション・サイクルを実施している最中にPCIバス
100の外からアクセスがあったときに、それがホスト
・エージェントにとってアクセスされると誤動作が発生
する領域へのアクセスであった場合には、それをマスク
する機能を有する。なお、ホストCPUバス107とホ
ストCPU4を内部バス105により接続し、ホストC
PUバス107とホストメモリ5を内部バス106によ
り接続する。さらにホストCPUバス107とホストブ
リッジ回路6間を内部バス104により接続する。
When the host bridge circuit 6 accesses from outside the PCI bus 100 while the configuration cycle of the PCI agent 2 is being executed, the unauthorized access detection unit 10 A function is provided for masking an area where a malfunction occurs when accessed by an agent. Note that the host CPU bus 107 and the host CPU 4 are connected by the internal bus 105,
The PU bus 107 and the host memory 5 are connected by the internal bus 106. Further, the host CPU bus 107 and the host bridge circuit 6 are connected by the internal bus 104.

【0018】なお、図2はシステムコンフィギュレーシ
ョン用のレジスタの一例を示し、デバイスID、ベンダ
ID、ステータス、コマンド、クラスコード、レビジョ
ンIDなどから構成する。また図3はシステムコンフィ
ギュレーション用レジスタのコマンドの例を示し、バス
マスタ、スペックサイクル、メモリ空間、I/O空間な
どからなる。
FIG. 2 shows an example of a register for system configuration, which comprises a device ID, a vendor ID, a status, a command, a class code, a revision ID, and the like. FIG. 3 shows an example of a command of the system configuration register, which includes a bus master, a specification cycle, a memory space, an I / O space, and the like.

【0019】ホスト・エージェント1は、本システムに
おいて、PCIバス100に接続された、PCI・エー
ジェント2のPCIコンフィギュレーションレジスタの
初期化を行う。PCI・エージェント2は、コンフィギ
ュレーション・サイクル途中で(特に、コンフィギュレ
ーション・レジスタのコマンドレジスタ、「バスマス
タ」設定後など)、PCIバス100のバスマスタとな
り、ホスト・エージェント1に不正アクセスすることが
ある。この不正アクセスが、ホスト・エージェント1に
とってアクセスされると誤動作が発生するエリアやホス
ト・ブリッジ回路6にとって誤動作が発生するエリアに
なる場合がある。
In the present system, the host agent 1 initializes the PCI configuration register of the PCI agent 2 connected to the PCI bus 100. The PCI agent 2 becomes a bus master of the PCI bus 100 during the configuration cycle (especially, after setting the command register of the configuration register and the “bus master”), and may illegally access the host agent 1. This unauthorized access may be an area where a malfunction occurs when accessed by the host agent 1 or an area where a malfunction occurs when the host bridge circuit 6 is accessed.

【0020】本実施形態では、これを防ぐため、ホスト
・ブリッジ回路6のコンフィギュレーション・サイクル
中にPCIバス100からアクセスがある場合、不正ア
クセス阻止手段である不正アクセス検出部10におい
て、PCI・エージェント2がアクセスしようとするア
ドレスをデコードし、それがホスト・エージェント1に
とって誤動作が発生するエリアであるか否かを検出す
る。検出の結果、問題のあるエリアであれば、そのアク
セスをマスクすることで、ホスト・エージェント1の誤
動作を防止する。
In the present embodiment, in order to prevent this, when an access is made from the PCI bus 100 during the configuration cycle of the host bridge circuit 6, the unauthorized access detecting means 10 serving as an unauthorized access preventing means includes a PCI agent. 2 decodes the address to be accessed and detects whether or not it is an area where a malfunction occurs for the host agent 1. As a result of the detection, if the area has a problem, the access to the area is masked to prevent the host agent 1 from malfunctioning.

【0021】本発明の第2の実施形態例について説明す
る。図4は本発明の第2実施形態のブロック図である。
A second embodiment of the present invention will be described. FIG. 4 is a block diagram of a second embodiment of the present invention.

【0022】図4において、不正アクセス阻止手段10
による不正アクセスが阻止される必要がないとき、マス
クを解除するマスク解除部11を有する点が第1の実施
形態と異なる。その他の構成については、同一の符号を
付して、詳しい説明を省略する。
Referring to FIG. 4, unauthorized access preventing means 10
The second embodiment differs from the first embodiment in that a mask release unit 11 for releasing a mask when there is no need to prevent unauthorized access due to the first embodiment is provided. The other components are denoted by the same reference numerals, and detailed description is omitted.

【0023】マスク解除部11により、不正アクセス阻
止手段10による不正アクセスがされないときは、マス
クが解除され、第2の作業代行手段におけるアクセスが
正常に行える。
When no unauthorized access is made by the unauthorized access prevention means 10 by the mask release unit 11, the mask is released and the access by the second work substitute means can be performed normally.

【0024】本発明の第2実施形態の動作について図2
を参照して説明する。図2において、不正アクセス検出
部10は、ホスト・ブリッジ回路6が、PCI・エージ
ェント2のコンフィギュレーション・サイクルを実施し
ている最中にPCI・バス100の外からアクセスがあ
ったときに、それがホスト・エージェント1にとってア
クセスされると誤動作を発生させる領域へのアクセスで
あった場合には、それをマスクする。
FIG. 2 shows the operation of the second embodiment of the present invention.
This will be described with reference to FIG. In FIG. 2, when the host bridge circuit 6 accesses from outside the PCI bus 100 during the execution of the configuration cycle of the PCI agent 2, the unauthorized access detection unit 10 Is an access to an area that causes a malfunction when accessed by the host agent 1, this is masked.

【0025】マスク解除部11では、予め取り決めたコ
マンドを受信することで、ホスト・ブリッジ回路6がコ
ンフィギュレーションサイクル中でも、PCIバス10
0の他のホスト・エージェントからの設定を変更できる
機能を有する構成において、ホスト・エージェント1
は、PCIバス100に接続されたPCI・エージェン
ト2のPCIコンフィギュレーションレジスタの初期化
を行う。
The mask release unit 11 receives the command determined in advance, and allows the host bridge circuit 6 to operate the PCI bus 10 even during the configuration cycle.
In a configuration having a function of changing settings from another host agent, the host agent 1
Initializes the PCI configuration register of the PCI agent 2 connected to the PCI bus 100.

【0026】PCI・エージェント2は、コンフィギュ
レーション・サイクル途中で(特に、コンフィギュレー
ション・レジスタのコマンドレジスタ、「バスマスタ」
設定後など)、PCI・バス3のバスマスタとなり、ホ
スト・エージェント1に不正アクセスすることがある。
この不正アクセスが、ホスト・エージェント1にアクセ
スされると誤動作が発生するエリアやホスト・ブリッジ
回路6に誤動作が発生することがある。
During the configuration cycle (particularly, the command register of the configuration register, the “bus master”)
After setting, for example), it may become a bus master of the PCI bus 3 and illegally access the host agent 1.
When this unauthorized access is made to the host agent 1, a malfunction may occur in an area where a malfunction occurs or in the host bridge circuit 6.

【0027】本実施形態では、これを防ぐため、ホスト
・ブリッジ回路6のコンフィギュレーション・サイクル
中にPCI・バス100からアクセスがある場合、不正
アクセス検出部10は、PCI・エージェント2がアク
セスしようとしているアドレスをデコードし、それがホ
スト・エージェント1にとって誤動作が発生するエリア
であるか否かを検出する。検出の結果、問題のあるエリ
アであれば、そのアクセスをマスクすることで、ホスト
・エージェント1の誤動作を防止する。またホスト・ブ
リッジ回路6がコンフィギュレーションサイクル中で
も、ホスト・ブリッジ回路6のコンフィギュレーション
レジスタを変更したい場合、マスク解除部11に予め取
り決めたコマンドを入力することで、マスクを解除する
ことができる。
In the present embodiment, in order to prevent this, if there is an access from the PCI bus 100 during the configuration cycle of the host bridge circuit 6, the unauthorized access detection unit 10 causes the PCI agent 2 to try to access. The address is decoded to detect whether or not the address is an area where a malfunction occurs for the host agent 1. As a result of the detection, if the area has a problem, the access to the area is masked to prevent the host agent 1 from malfunctioning. When the configuration register of the host bridge circuit 6 is to be changed even during the configuration cycle of the host bridge circuit 6, the mask can be released by inputting a predetermined command to the mask release unit 11.

【0028】これまで説明してきた実施形態において
は、ホスト・ブリッジ回路6のコンフィギュレーション
・サイクル中にPCIバス100からアクセスがある場
合、不正アクセス検出部10で不正アクセスを検出して
不正アクセスを阻止しているが、これのみに限定されな
いことはいうまでもなく、本発明の趣旨を逸脱しない範
囲であれば他の手段により不正アクセスを阻止するよう
にしてもよい。
In the embodiment described above, when there is an access from the PCI bus 100 during the configuration cycle of the host bridge circuit 6, the unauthorized access detection unit 10 detects the unauthorized access and prevents the unauthorized access. However, it is needless to say that the present invention is not limited to this, and unauthorized access may be prevented by other means within a range not departing from the gist of the present invention.

【0029】[0029]

【発明の効果】以上に詳述したように本発明は、第1の
作業代行手段がシステムコンフィギュレーションサイク
ル時の第2の作業代行手段からのアクセスを阻止するた
めマスクをする領域を、システムコンフィギュレーショ
ン用のレジスタに限定し、これらのシステムコンフィギ
ュレーション用のレジスタにおける書き込みによる誤動
作を防止することができる。またシステムバス経由で他
のホスト・エージェントからのコンフィギュレーション
レジスタの設定変更をすることや誤動作防止を解除する
ためのマスクの解除をすることができる。
As described above in detail, according to the present invention, the area where the first work substituting means masks to prevent access from the second work substituting means in the system configuration cycle is set in the system configuration. In this case, malfunctions due to writing in these system configuration registers can be prevented. Further, it is possible to change the setting of the configuration register from another host agent via the system bus, and to release a mask for releasing malfunction prevention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態のブロック図FIG. 1 is a block diagram of a first embodiment of the present invention.

【図2】コンフィギュレーションレジスタの構成例を示
す図
FIG. 2 illustrates a configuration example of a configuration register.

【図3】コンフィギュレーションレジスタに用いるコマ
ンドの例を示す図
FIG. 3 illustrates an example of a command used for a configuration register.

【図4】本発明の第2実施形態のブロック図FIG. 4 is a block diagram of a second embodiment of the present invention.

【図5】従来のバスシステムのブロック図FIG. 5 is a block diagram of a conventional bus system.

【符号の説明】[Explanation of symbols]

1 ホスト・エージェント(第1の作業代行手段) 2 PCI・エージェント(第2の作業代行手段) 6 ホスト・ブリッジ回路 8 PCI・ブリッジ回路 10 不正アクセス検出部(不正アクセス阻止手段) 11 マスク解除部 100 PCI・バス(システムバス) 101 第1形式のバス 102,103 第2形式のバス DESCRIPTION OF SYMBOLS 1 Host agent (1st work substitute means) 2 PCI agent (2nd work substitute means) 6 Host bridge circuit 8 PCI bridge circuit 10 Unauthorized access detection unit (Unauthorized access prevention unit) 11 Mask release unit 100 PCI bus (system bus) 101 First type bus 102, 103 Second type bus

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 システムバスとコンピュータのホスト側
とを接続したホストブリッジ回路を有し、このホストブ
リッジ回路を介在して特定ユーザの作業を代行する第1
の作業代行手段と、 前記システムバスと接続した複数のブリッジ回路を有
し、これらのブリッジ回路を介在してユーザの作業を代
行する第2の作業代行手段と、 前記第1の作業代行手段に、この第1の作業代行手段が
システムの起動時に、前記第2の作業代行手段において
任意のアドレスが不正にアクセスされるとき、これを阻
止するためマスクをする不正アクセス阻止手段を備えた
バスシステム。
1. A host bridge circuit for connecting a system bus to a host side of a computer, and a first user who performs work of a specific user through the host bridge circuit.
A second work substituting means having a plurality of bridge circuits connected to the system bus, and substituting a user's work through these bridge circuits; and a first work substituting means. A bus system provided with an unauthorized access blocking means for masking an arbitrary address in the second work proxy means when the first work proxy means accesses the system at the time of starting the system; .
【請求項2】 前記第1の作業代行手段がシステムコン
フィギュレーションサイクル時の前記第2の作業代行手
段からのアクセスを前記不正アクセス阻止手段で阻止す
るためにマスクをする領域を、システムコンフィギュレ
ーション用のレジスタに限定し、このシステムコンフィ
ギュレーション用のレジスタの書き込み時の誤動作を防
止する請求項1記載のバスシステム。
2. The system according to claim 1, wherein said first work substituting means masks an area for preventing access from said second work substituting means during a system configuration cycle by said unauthorized access preventing means. 2. The bus system according to claim 1, wherein only the above-mentioned registers are used to prevent a malfunction at the time of writing the registers for system configuration.
【請求項3】 前記不正アクセス阻止手段による不正ア
クセスを阻止する必要がないとき、前記マスクを解除す
るマスク解除部を有する請求項1または請求項2記載の
バスシステム。
3. The bus system according to claim 1, further comprising a mask release unit that releases the mask when it is not necessary to prevent unauthorized access by the unauthorized access prevention unit.
【請求項4】 システムバスとコンピュータのホスト側
とを接続したホストブリッジ回路を有し、ホストブリッ
ジ回路を介在してユーザの作業を代行する第1の作業代
行手段と、 前記システムバスと接続したブリッジ回路を有し、ブリ
ッジ回路を介在してユーザの作業を代行する第2の作業
代行手段と、 前記第1の作業代行手段に、この第1の作業代行手段が
システムの起動時に、前記第2の作業代行手段において
任意のアドレスが不正にアクセスされるのを阻止するた
め前記第2の作業代行手段にマスクをする不正アクセス
阻止手段を備えてバスシステムの誤動作を防止するバス
システム用誤動作防止装置。
4. A first work substituting means having a host bridge circuit for connecting a system bus and a host side of a computer, and performing a user's work through the host bridge circuit, and connected to the system bus. A second work substituting means having a bridge circuit, and substituting a user's work through the bridge circuit; and the first work substituting means, the first work substituting means, A bus system malfunction prevention device comprising an unauthorized access prevention device for masking the second work proxy device so as to prevent an arbitrary address from being illegally accessed in the second work proxy device. apparatus.
【請求項5】 前記第1の作業代行手段がシステムコン
フィギュレーションサイクル時の前記第2の作業代行手
段からのアクセスを前記不正アクセス阻止手段で阻止す
るためにマスクをする領域を、システムコンフィギュレ
ーション用のレジスタに限定し、このシステムコンフィ
ギュレーション用のレジスタの書き込み時の誤動作を防
止する請求項5記載のバスシステム用誤動作防止装置。
5. An area for masking the first work surrogate means for blocking access from the second work surrogate means at the time of a system configuration cycle by the unauthorized access prevention means is used for system configuration. 6. The malfunction preventing device for a bus system according to claim 5, wherein the malfunction is prevented when the register for system configuration is written.
【請求項6】 前記不正アクセス阻止手段による不正ア
クセスを阻止する必要がないとき、前記マスクを解除す
るマスク解除部を有する請求項4または請求項5記載の
バスシステム用誤動作防止装置。
6. The malfunction prevention device for a bus system according to claim 4, further comprising a mask release unit that releases the mask when there is no need to prevent unauthorized access by the unauthorized access prevention unit.
JP2000053647A 2000-02-29 2000-02-29 Bus system and wrong operation prevention device for bus system Pending JP2001243174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000053647A JP2001243174A (en) 2000-02-29 2000-02-29 Bus system and wrong operation prevention device for bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000053647A JP2001243174A (en) 2000-02-29 2000-02-29 Bus system and wrong operation prevention device for bus system

Publications (1)

Publication Number Publication Date
JP2001243174A true JP2001243174A (en) 2001-09-07

Family

ID=18575004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000053647A Pending JP2001243174A (en) 2000-02-29 2000-02-29 Bus system and wrong operation prevention device for bus system

Country Status (1)

Country Link
JP (1) JP2001243174A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198904A (en) * 2012-04-25 2012-10-18 Renesas Electronics Corp Semiconductor device
US9798679B2 (en) 2003-05-06 2017-10-24 Renesas Electronics Corporation Information processing device and processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798679B2 (en) 2003-05-06 2017-10-24 Renesas Electronics Corporation Information processing device and processor
US10289569B2 (en) 2003-05-06 2019-05-14 Renesas Electronics Corporation Information processing device and processor
US10983924B2 (en) 2003-05-06 2021-04-20 Renesas Electronics Corporation Information processing device and processor
JP2012198904A (en) * 2012-04-25 2012-10-18 Renesas Electronics Corp Semiconductor device

Similar Documents

Publication Publication Date Title
TWI344600B (en) Circuitry for determining access permission
JP4708016B2 (en) System and method for protection against unreliable system management code by re-instructing system management instructions and creating virtual machine containers
JP6433198B2 (en) System and method for secure boot ROM patch
JP5512610B2 (en) Method, system, and machine-readable storage medium for permitting or blocking access to memory from non-firmware agent
JP3364495B2 (en) Additional board
US7127579B2 (en) Hardened extended firmware interface framework
EP1588260B1 (en) Hot plug interfaces and failure handling
EP1252569B1 (en) Virtual rom for device enumeration
US8327415B2 (en) Enabling byte-code based image isolation
US20070180269A1 (en) I/O address translation blocking in a secure system during power-on-reset
US20080178261A1 (en) Information processing apparatus
JP2010515149A (en) Reconfiguration of safety system
US6405311B1 (en) Method for storing board revision
US20090006809A1 (en) Non-disruptive code update of a single processor in a multi-processor computing system
US7080164B2 (en) Peripheral device having a programmable identification configuration register
JP5716824B2 (en) Multi-core processor system
US6473853B1 (en) Method and apparatus for initializing a computer system that includes disabling the masking of a maskable address line
JP2004326751A (en) Logical partitioning
JP2001243174A (en) Bus system and wrong operation prevention device for bus system
US20010049794A1 (en) Write protection software for programmable chip
US6397310B1 (en) Method and apparatus for controlling write access to storage means for a digital data processing circuit
JP5920509B2 (en) Controller control program and controller control method
JPH09160831A (en) Information processor
JP4114004B2 (en) Semiconductor integrated circuit
JPS6346466B2 (en)