JP2001228211A - Manual prober for analyzing semiconductor - Google Patents

Manual prober for analyzing semiconductor

Info

Publication number
JP2001228211A
JP2001228211A JP2000036001A JP2000036001A JP2001228211A JP 2001228211 A JP2001228211 A JP 2001228211A JP 2000036001 A JP2000036001 A JP 2000036001A JP 2000036001 A JP2000036001 A JP 2000036001A JP 2001228211 A JP2001228211 A JP 2001228211A
Authority
JP
Japan
Prior art keywords
probe
stage
semiconductor
sample
ground terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000036001A
Other languages
Japanese (ja)
Inventor
Yukio Numata
幸雄 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000036001A priority Critical patent/JP2001228211A/en
Publication of JP2001228211A publication Critical patent/JP2001228211A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manual prober for analyzing a semiconductor reducing the effect of noise at the time of measurement and good in handleability or operability even in the case of a semiconductor sample requiring a light source in measurement. SOLUTION: In a manual prober having a probe arranging stage 4 and a sample stage 7a and bringing the measuring probe 17, attached to the probe mounting stage 4, into contact with the semiconductor sample 11 set on the sample stage 7a to measure an electric signal, at least a part of the probe mounting stage is formed of a conductive material and the ground terminal of the measuring probe 17 is connected to the probe mounting stage 4 comprising the conductive material to electrically connect the ground terminal of the measuring probe 17 to an external machinery through the probe mounting stage 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶パネル用のア
レイ基板やシリコンICなどの半導体の内部解析に使用
する半導体解析用マニュアルプローバに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor analysis manual prober used for internal analysis of semiconductors such as an array substrate for a liquid crystal panel and a silicon IC.

【0002】[0002]

【従来の技術】図3〜図5は、従来の半導体解析用マニ
ュアルプローバ(以下、「半導体解析用マニュアルプロ
ーバ」を「マニュアルプローバ」と称す)を示す。
2. Description of the Related Art FIGS. 3 to 5 show a conventional manual prober for semiconductor analysis (hereinafter, "manual prober for semiconductor analysis" is referred to as "manual prober").

【0003】図3と図4に示す従来のマニュアルプロー
バは、プローブ設置ステージ4と試料ステージ7bとを
有し、試料ステージ7bにセットされた半導体試料11
に、測定プローブ17を接触させて給電ならびに各種の
電気信号を測定するよう構成されている。
The conventional manual prober shown in FIGS. 3 and 4 has a probe setting stage 4 and a sample stage 7b, and a semiconductor sample 11 set on the sample stage 7b.
Then, the measurement probe 17 is brought into contact with the apparatus to supply power and measure various electric signals.

【0004】詳しくは、プローブ設置ステージ4の上面
には金属プレート6bが配置されており、この金属プレ
ート6bに複数の測定プローブ17が取り付けられたプ
ローバ本体3が磁力で取り付けられている。
[0004] Specifically, a metal plate 6b is disposed on the upper surface of the probe installation stage 4, and the prober body 3 on which a plurality of measurement probes 17 are mounted is mounted on the metal plate 6b by magnetic force.

【0005】プローブ設置ステージ4の下側には試料ス
テージ7bが配置されており、試料ステージ7bに半導
体試料11が載置されると、試料ステージ7bに形成さ
れた吸着溝12bにて半導体試料11が真空吸着され固
定される。
A sample stage 7b is arranged below the probe setting stage 4. When the semiconductor sample 11 is mounted on the sample stage 7b, the semiconductor sample 11 is held by the suction groove 12b formed on the sample stage 7b. Is vacuum-adsorbed and fixed.

【0006】そして、半導体試料11の目標位置に測定
プローブ17の先端の針16を接触させて各種の電気信
号を計測するために、プローブ設置ステージ4の上側に
アーム13を介して取り付けられた顕微鏡1を見ながら
測定プローブ17および試料ステージ7bの位置合わせ
が行われる。
[0006] In order to measure various electrical signals by bringing the needle 16 at the tip of the measurement probe 17 into contact with the target position of the semiconductor sample 11, a microscope attached via an arm 13 above the probe installation stage 4. The position of the measurement probe 17 and the sample stage 7b are aligned while looking at 1.

【0007】このとき、顕微鏡1は、焦点調整用ノブ2
にて上下方向に移動される。また、プローブ設置ステー
ジ4に設けられたプローブ設置ステージ高さ調整器5と
試料ステージ7bに設けられたプローブ設置ステージ高
さ調整器5によって、それぞれのステージが顕微鏡1に
接近離間の方向に移動し、測定プローブ17がX方向、
Y方向、Z方向に移動するよう構成されている。
At this time, the microscope 1 has a focus adjusting knob 2
Is moved up and down. Further, each stage is moved in the direction of approaching and moving away from the microscope 1 by the probe setting stage height adjuster 5 provided on the probe setting stage 4 and the probe setting stage height adjuster 5 provided on the sample stage 7b. The measuring probe 17 is in the X direction,
It is configured to move in the Y and Z directions.

【0008】測定時には、測定プローブ17から電源、
電気信号線、グランド信号線9bなどの複数の信号配線
(ケーブル)が引き出され、オシロスコープなどの測定
器、電源機器に接続される。同様に半導体試料11から
もグランド信号線9bが引き出され、測定器、電源機器
に接続される。
At the time of measurement, power is supplied from the measurement probe 17,
A plurality of signal wirings (cables) such as an electric signal line and a ground signal line 9b are drawn out and connected to a measuring instrument such as an oscilloscope or a power supply. Similarly, the ground signal line 9b is drawn from the semiconductor sample 11 and connected to a measuring instrument and a power supply.

【0009】また、半導体試料11が液晶パネル用のア
レイ基板である場合には、測定条件として背面照射での
実使用状態に近い形態で測定する必要が有るため、図5
に示すように、別途準備した光源10bを予め試料ステ
ージ7bの上に固定して測定が行われる。
When the semiconductor sample 11 is an array substrate for a liquid crystal panel, it is necessary to perform measurement in a form close to the actual use state with backside illumination as a measurement condition.
As shown in (2), the measurement is performed with the separately prepared light source 10b fixed on the sample stage 7b in advance.

【0010】そのため、上記のように試料ステージ7b
に半導体試料11を真空吸着によって固定することがで
きず、半導体試料11は光源10bの上にテーピングな
どで固定される。
Therefore, as described above, the sample stage 7b
The semiconductor sample 11 cannot be fixed by vacuum suction, and the semiconductor sample 11 is fixed on the light source 10b by taping or the like.

【0011】その後は、上記と同様にプローブ設置ステ
ージ4と試料ステージ7bの高さ調整が行われ、プロー
ブ測定ステージ4へ測定プローブ17を設置して大まか
な位置出しを行い、最後に顕微鏡1の焦点調整用ノブ2
を回して焦点を合わせて測定プローブ17の針16の先
端を目標点に移動させることにより、各種の電気信号が
計測される。
Thereafter, the heights of the probe setting stage 4 and the sample stage 7b are adjusted in the same manner as described above, the measuring probe 17 is set on the probe measuring stage 4, and the position is roughly determined. Focus adjustment knob 2
By turning to focus and move the tip of the needle 16 of the measurement probe 17 to the target point, various electric signals are measured.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来のマニュアルプローバでは、半導体試料11および測
定プローブ17から、複数のグランド信号線9bを引き
回して接続されているため、測定時の装置取り扱い作業
及び半導体試料の取り扱い作業に支障をきたす。
However, in the above-described conventional manual prober, since a plurality of ground signal lines 9b are routed from the semiconductor sample 11 and the measurement probe 17, they are connected to each other. This will interfere with sample handling.

【0013】また、半導体試料11や測定プローブ17
から各種の測定器までの配線距離が長くなり、外部のノ
イズの影響を受けやすい。このようにノイズの影響を受
けたままで測定を行うと、正確な結果が得られない。
The semiconductor sample 11 and the measurement probe 17
The wiring distance from to the various measuring instruments becomes longer, and it is easily affected by external noise. If the measurement is performed under the influence of noise as described above, an accurate result cannot be obtained.

【0014】また、半導体試料11として液晶パネル用
のアレイ基板を評価解析する場合には、上述のように半
導体試料11を真空吸着ではなくテーピング等で光源1
0bに固定するため、位置ずれが生じやすいという問題
がある。さらに光源10b自体もテーピング等で固定す
るため、位置ずれの可能性が生じる。
In the case where an array substrate for a liquid crystal panel is evaluated and analyzed as the semiconductor sample 11, the semiconductor sample 11 is not subjected to vacuum suction, but to the light source 1 by taping or the like.
Since it is fixed at 0b, there is a problem that a positional shift is likely to occur. Further, since the light source 10b itself is fixed by taping or the like, there is a possibility of displacement.

【0015】また、テーピングで固定された半導体試料
11を取り替える時には、その都度テープをはがすなど
の処理が必要となる。さらに、光源10bに高さがある
ために半導体試料11の固定位置が通常よりも高くな
り、顕微鏡1の焦点が合いにくくなる。
When the semiconductor sample 11 fixed by taping is replaced, a process such as peeling off the tape is required each time. Further, since the light source 10b has a height, the fixed position of the semiconductor sample 11 is higher than usual, and the microscope 1 is hardly focused.

【0016】本発明は前記問題点を解決し、装置の取り
扱い作業や半導体試料の取り扱い作業を向上でき、測定
時のノイズの影響を低減できる解析用マニュアルプロー
バを提供することを目的とする。
It is an object of the present invention to solve the above-mentioned problems, and to provide an analysis manual prober which can improve the handling operation of an apparatus and a semiconductor sample and reduce the influence of noise at the time of measurement.

【0017】また、測定に光源を必要とする半導体試料
の場合でも、取り扱いや操作性の良い解析用マニュアル
プローバを提供することを目的とする。
Another object of the present invention is to provide a manual prober for analysis which is easy to handle and operate even for a semiconductor sample requiring a light source for measurement.

【0018】[0018]

【課題を解決するための手段】本発明の半導体解析用マ
ニュアルプローバは、プローブ設置ステージを介して一
部の信号を配線することを特徴とする。
A manual prober for semiconductor analysis according to the present invention is characterized in that some signals are wired via a probe installation stage.

【0019】この本発明によると、操作性および測定の
品質の向上が図れ、測定時のノイズの影響を低減でき
る。
According to the present invention, the operability and the quality of measurement can be improved, and the influence of noise at the time of measurement can be reduced.

【0020】[0020]

【発明の実施の形態】本発明の請求項1記載の半導体解
析用マニュアルプローバは、プローブ設置ステージと試
料ステージを有し、試料ステージにセットされた半導体
試料にプローブ設置ステージに取り付けられている測定
プローブを接触させて電気信号を測定するマニュアルプ
ローバにおいて、プローブ設置ステージの少なくとも一
部を導電性材料で形成するとともに、前記測定プローブ
のうちのグランド端子を導電性材料の前記プローブ設置
ステージに接続して、プローブ設置ステージを介して前
記測定プローブのうちのグランド端子と外部機器とを電
気接続したことを特徴とする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor analysis manual prober according to a first aspect of the present invention has a probe installation stage and a sample stage, and has a semiconductor sample set on the sample stage attached to the probe installation stage. In a manual prober for measuring an electric signal by contacting a probe, at least a part of a probe installation stage is formed of a conductive material, and a ground terminal of the measurement probe is connected to the probe installation stage of a conductive material. The ground terminal of the measurement probe and an external device are electrically connected via a probe installation stage.

【0021】この構成によると、半導体試料の近傍にグ
ランド端子が設けられることで測定プローブのうちのグ
ランド端子と外部機器との距離が短くなり、配線引き回
し数が低減されるため、測定時のノイズに対する影響を
低減でき、測定時の器材及び半導体試料の取り扱いミス
を低減できる。
According to this configuration, since the ground terminal is provided near the semiconductor sample, the distance between the ground terminal of the measurement probe and the external device is shortened, and the number of wirings is reduced. And the handling error of the equipment and the semiconductor sample at the time of measurement can be reduced.

【0022】本発明の請求項2記載の半導体解析用マニ
ュアルプローバは、請求項1において、半導体試料のグ
ランド端子を導電性材料の前記プローブ設置ステージに
接続して、プローブ設置ステージを介して前記半導体試
料のグランド端子と外部機器とを電気接続したことを特
徴とする。
According to a second aspect of the present invention, there is provided a manual prober for semiconductor analysis according to the first aspect, wherein a ground terminal of a semiconductor sample is connected to the probe mounting stage made of a conductive material, and the semiconductor sample is passed through the probe mounting stage. A ground terminal of the sample and an external device are electrically connected.

【0023】本発明の請求項3記載の半導体解析用マニ
ュアルプローバは、請求項1において、測定プローブが
取り付けられたプローバ本体のシールドボックスのグラ
ンド端子を導電性材料の前記プローブ設置ステージに接
続して、プローブ設置ステージを介して前記シールドボ
ックスのグランド端子と外部機器とを電気接続したこと
を特徴とする。
According to a third aspect of the present invention, there is provided a manual prober for semiconductor analysis according to the first aspect, wherein a ground terminal of a shield box of a prober body to which a measurement probe is attached is connected to the probe installation stage made of a conductive material. And a ground terminal of the shield box and an external device are electrically connected via a probe installation stage.

【0024】本発明の請求項4記載の半導体解析用マニ
ュアルプローバは、請求項1または請求項2において、
プローブ設置ステージの導電性材料で形成されている部
分に複数の接続用凹部を形成し、前記接続用凹部にねじ
またはピンを挿入して測定プローブのうちのグランド端
子または半導体試料のグランド端子を接続したことを特
徴とする。
According to a fourth aspect of the present invention, there is provided a manual prober for semiconductor analysis according to the first or second aspect.
A plurality of connection recesses are formed in a portion of the probe installation stage formed of a conductive material, and screws or pins are inserted into the connection recesses to connect a ground terminal of a measurement probe or a ground terminal of a semiconductor sample. It is characterized by having done.

【0025】本発明の請求項5記載の半導体解析用マニ
ュアルプローバは、請求項1〜請求項4の何れかにおい
て、試料ステージに光源を埋設可能な孔を形成し、前記
孔に光源を配置して解析を受ける半導体試料を裏面側か
ら照射するよう構成したことを特徴とする。
According to a fifth aspect of the present invention, there is provided a manual prober for semiconductor analysis according to any one of the first to fourth aspects, wherein a hole in which a light source can be embedded is formed in the sample stage, and the light source is disposed in the hole. The semiconductor sample to be analyzed is irradiated from the back side.

【0026】この構成によると、光源を試料ステージに
内蔵することで、試料ステージの上に後付けした場合に
起こりがちな半導体試料及び後付け光源の位置ずれや顕
微鏡の焦点距離の調整ずれを回避できる。
According to this configuration, by incorporating the light source in the sample stage, it is possible to avoid the positional shift of the semiconductor sample and the retrofitted light source and the adjustment of the focal length of the microscope, which tend to occur when the light source is retrofitted on the sample stage.

【0027】以下、本発明の半導体解析用マニュアルプ
ローバを、具体的な実施の形態に基づいて説明する。な
お、上記従来例を示す図3〜図5と同様の構成について
は、同一の符号を付けて説明する。
Hereinafter, a manual prober for semiconductor analysis according to the present invention will be described based on specific embodiments. The same components as those in FIGS. 3 to 5 showing the above-described conventional example will be described with the same reference numerals.

【0028】図1と図2に示す本発明の実施の形態のマ
ニュアルプローバは、従来よりも測定時のノイズの影響
を低減するためにプローブ設置ステージ4の上面の金属
プレート6aを介してグランド配線できるように構成
し、さらに、測定に光源を使用する場合の操作性を向上
させるために試料ステージ7aを特殊な構成とした点で
異なる。
In the manual prober according to the embodiment of the present invention shown in FIGS. 1 and 2, ground wiring is provided via a metal plate 6a on the upper surface of the probe installation stage 4 in order to reduce the influence of noise at the time of measurement. The sample stage 7a is specially configured to improve operability when a light source is used for measurement.

【0029】詳しくは、プローブ設置ステージ4には、
導電性材料として金属プレート6aが載置されており、
この金属プレート6aの外周部に複数の接続用凹部とし
てねじ孔18が形成され、複数のねじ孔18には導電性
材料のねじ14が挿入される。これにより金属プレート
6a及びねじ14は、グランド面またはグランド端子と
して利用できるようになる。
Specifically, the probe setting stage 4 includes:
A metal plate 6a is placed as a conductive material,
Screw holes 18 are formed in the outer peripheral portion of the metal plate 6a as a plurality of connection recesses, and the screws 14 made of a conductive material are inserted into the plurality of screw holes 18. Thereby, the metal plate 6a and the screw 14 can be used as a ground surface or a ground terminal.

【0030】プローブ設置ステージ4には、金属プレー
ト6aに測定プローブ本体3が磁力で固定されており、
測定プローブ本体3に設けられた複数の測定プローブ1
7からは測定信号線とグランド信号線9aが引き出され
る。そして、測定信号線はオシロスコープなどの測定器
へ接続され、グランド信号線9aはプローブ設置ステー
ジ4の金属プレート6aのねじ14、つまりグランド端
子に取り付けられる。
On the probe setting stage 4, the measuring probe main body 3 is fixed to a metal plate 6a by magnetic force.
A plurality of measurement probes 1 provided on the measurement probe body 3
7, a measurement signal line and a ground signal line 9a are drawn out. The measurement signal line is connected to a measuring instrument such as an oscilloscope, and the ground signal line 9a is attached to the screw 14 of the metal plate 6a of the probe installation stage 4, that is, the ground terminal.

【0031】ねじ14のいずれかにグランド端子が接続
されると、プローブ設置ステージ4を介して測定プロー
ブ17のうちのグランド端子と外部機器とが電気的に接
続される。
When a ground terminal is connected to one of the screws 14, the ground terminal of the measurement probe 17 is electrically connected to an external device via the probe installation stage 4.

【0032】このように、半導体試料1のグランド端子
を予めアースされたプローブ設置ステージ4上で取るこ
とにより、半導体試料11の近傍で良好なアースを取る
ことができる。
As described above, by taking the ground terminal of the semiconductor sample 1 on the probe installation stage 4 which is grounded in advance, a good ground can be taken in the vicinity of the semiconductor sample 11.

【0033】その結果、グランド信号線9aの長さを短
くでき、グランド信号線9aのインピーダンスを下げ、
測定時のノイズの影響を低減できる。また、グランド信
号線9aの引き回しを短くできるため、配線引き回しの
乱雑さから生じる事故を防ぎ、半導体試料及び測定器等
の取り扱いミスを低減し、操作性を向上できる。
As a result, the length of the ground signal line 9a can be reduced, the impedance of the ground signal line 9a can be reduced,
The effect of noise during measurement can be reduced. In addition, since the routing of the ground signal line 9a can be shortened, an accident caused by disordered routing of the wiring can be prevented, handling errors of the semiconductor sample and the measuring device can be reduced, and operability can be improved.

【0034】また、ねじ14には、測定プローブ17の
グランド端子だけでなく、その他、試料ステージ7aに
載置された半導体試料11のグランド端子を接続すれ
ば、プローブ設置ステージ4を介して半導体試料11の
グランド端子と外部機器とが電気的に接続される。
When the screw 14 is connected not only to the ground terminal of the measurement probe 17 but also to the ground terminal of the semiconductor sample 11 mounted on the sample stage 7a, the semiconductor sample is connected via the probe mounting stage 4. Eleven ground terminals are electrically connected to external devices.

【0035】さらに、測定プローブ17が取り付けられ
たプローバ本体3のシールドボックスのグランド端子を
金属プレート6aに接続して外部機器と電気的に接続す
れば、さらにノイズに対して安定した測定を実現でき
る。
Furthermore, if the ground terminal of the shield box of the prober body 3 to which the measurement probe 17 is attached is connected to the metal plate 6a and is electrically connected to an external device, more stable measurement against noise can be realized. .

【0036】上記のような接続が行われると、測定プロ
ーブ17に付属している先端の針16を半導体試料11
の目標点に接触させて、給電ならびに各種の電気信号を
計測するために、顕微鏡1を見ながらの半導体試料11
と測定プローブ17の位置合わせが上記従来例と同様に
行われる。
When the above connection is made, the tip 16 attached to the measurement probe 17 is connected to the semiconductor sample 11.
The semiconductor sample 11 while watching the microscope 1 to feed power and measure various electrical signals by contacting the
The positioning of the probe 17 and the measuring probe 17 is performed in the same manner as in the conventional example.

【0037】また、解析される半導体試料11が液晶パ
ネル用のアレイ基板である場合には、試料ステージ7a
を以下のように構成する。試料ステージ7aの上面に半
導体試料11を載置できる程度の孔15、すなわち孔1
5の径が半導体試料11の径よりも小さい孔15を形成
し、この孔15に輝度調整が可能な光源10aを設置す
る。孔15に配置された光源10aの上面は、試料ステ
ージ7aの上面と同じ高さもしくはそれよりも低くす
る。
When the semiconductor sample 11 to be analyzed is an array substrate for a liquid crystal panel, the sample stage 7a
Is configured as follows. Hole 15 enough to mount semiconductor sample 11 on the upper surface of sample stage 7a, that is, hole 1
A hole 15 whose diameter is smaller than the diameter of the semiconductor sample 11 is formed, and a light source 10a whose brightness can be adjusted is installed in the hole 15. The upper surface of the light source 10a arranged in the hole 15 is set at the same height as or lower than the upper surface of the sample stage 7a.

【0038】また、孔15の外周部には半導体試料11
を真空吸着して固定するための吸着溝12aを形成す
る。このような構成とすると、液晶パネル用のアレイ基
板のように測定に背面照射が必要になる場合でも、試料
ステージ7aに光源10aが埋設されているため、半導
体試料11を裏面側から照射することができ、実使用状
態に近い条件で測定及び解析ができる。
The semiconductor sample 11 is provided on the outer periphery of the hole 15.
Is formed to form a suction groove 12a for vacuum suction and fixing. With such a configuration, even when back irradiation is required for measurement, such as an array substrate for a liquid crystal panel, the semiconductor sample 11 can be irradiated from the back side because the light source 10a is embedded in the sample stage 7a. Measurement and analysis under conditions close to actual use.

【0039】また、光源10aが試料ステージ7a内に
埋め込まれているため、半導体試料11の取り付け高さ
は変わることが無く、そのため顕微鏡1の焦点距離も大
きく変わることはなくなり、プローブ設置ステージ4お
よび試料ステージ7aの高さ調整が不要となる。
Further, since the light source 10a is embedded in the sample stage 7a, the mounting height of the semiconductor sample 11 does not change, so that the focal length of the microscope 1 does not change much. It is not necessary to adjust the height of the sample stage 7a.

【0040】また、光源10aを設けても、上記のよう
に試料ステージ7aには孔15を避けて吸着溝12aが
形成されているため、半導体試料11を真空吸着で固定
でき、半導体試料11の位置ずれがなくなるとともに、
上記従来例のようにテーピングで固定する必要がないた
め、位置ずれが起こりにくくなり、またテープを剥離す
る処理などが不要になるため操作性が良くなる。
Even if the light source 10a is provided, the semiconductor sample 11 can be fixed by vacuum suction because the suction groove 12a is formed in the sample stage 7a so as to avoid the hole 15 as described above. As the position shift disappears,
Since it is not necessary to fix by taping as in the above-described conventional example, the displacement is less likely to occur, and the operability is improved because the process of peeling off the tape becomes unnecessary.

【0041】なお、上記実施の形態では、金属プレート
の接続用凹部としてねじ孔を形成し、このねじ孔にねじ
14を挿入してグランドピンを形成したが、本発明はこ
れに限定されるものではなく、接続用凹部はどのような
形状のものでもよく、またねじの代わりに導電性のピン
などを用いてもよい。
In the above embodiment, a screw hole is formed as a connection recess of a metal plate, and a screw 14 is inserted into the screw hole to form a ground pin. However, the present invention is not limited to this. Instead, the connection recess may have any shape, and a conductive pin or the like may be used instead of the screw.

【0042】また、上記実施の形態では、試料ステージ
7aに孔15を形成して光源10a自体を埋設したが、
本発明はこれに限定されるものではなく、孔15に外部
光源として光ファイバを挿入して、外部光源から光を誘
導することもできる。
In the above embodiment, the hole 15 is formed in the sample stage 7a and the light source 10a itself is embedded.
The present invention is not limited to this, and an optical fiber may be inserted into the hole 15 as an external light source to guide light from the external light source.

【0043】[0043]

【発明の効果】以上のように本発明の半導体解析用マニ
ュアルプローバによると、プローブ設置ステージの少な
くとも一部を導電性材料で形成するとともに、前記測定
プローブのうちのグランド端子を導電性材料の前記プロ
ーブ設置ステージに接続して、プローブ設置ステージを
介して前記測定プローブのうちのグランド端子と外部機
器とを電気接続することで、半導体試料近傍にグランド
端子を設けることができ、グランド信号線のインピーダ
ンスを下げ、配線引き回し数を低減することができる。
その結果、測定時のノイズに対する影響を低減し、測定
時の器材及び半導体試料の取り扱いミスを低減できる。
As described above, according to the manual prober for semiconductor analysis of the present invention, at least a part of the probe installation stage is formed of a conductive material, and the ground terminal of the measurement probe is connected to the conductive material. By connecting to a probe installation stage and electrically connecting the ground terminal of the measurement probe and an external device via the probe installation stage, a ground terminal can be provided near the semiconductor sample, and the impedance of the ground signal line can be provided. And the number of wirings can be reduced.
As a result, the influence on noise during measurement can be reduced, and handling errors of equipment and semiconductor samples during measurement can be reduced.

【0044】また、試料ステージに光源を埋設可能な孔
を形成し、前記孔に光源を配置して解析を受ける半導体
試料を裏面側から照射するよう構成することで、半導体
試料及び後付け光源の位置ずれや顕微鏡の焦点距離の調
整ずれが回避できる。
Further, a hole in which a light source can be embedded is formed in the sample stage, and the light source is arranged in the hole to irradiate the semiconductor sample to be analyzed from the back surface side, so that the position of the semiconductor sample and the retrofit light source can be adjusted. A shift and a shift of the focal length of the microscope can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるマニュアルプロー
バの側面図
FIG. 1 is a side view of a manual prober according to an embodiment of the present invention.

【図2】本発明の実施の形態におけるマニュアルプロー
バの平面図
FIG. 2 is a plan view of a manual prober according to the embodiment of the present invention.

【図3】従来のマニュアルプローバの側面図FIG. 3 is a side view of a conventional manual prober.

【図4】従来のマニュアルプローバの平面図FIG. 4 is a plan view of a conventional manual prober.

【図5】従来の別のマニュアルプローバの側面図FIG. 5 is a side view of another conventional manual prober.

【符号の説明】[Explanation of symbols]

3 プローバ本体 4 プローブ設置ステージ 6a 金属プレート 7a 試料ステージ 9a グランド信号線 10a 光源 11 半導体試料 14 ねじ 15 孔 17 測定プローブ Reference Signs List 3 prober body 4 probe setting stage 6a metal plate 7a sample stage 9a ground signal line 10a light source 11 semiconductor sample 14 screw 15 hole 17 measuring probe

フロントページの続き Fターム(参考) 2G003 AA07 AB01 AF03 AG03 AG13 AG20 AH07 AH09 2G011 AA02 AA17 AC06 AC10 AC14 AC33 AE03 AF06 2G032 AB01 AB20 AD01 AE03 AE04 AE09 AF02 AF04 AK04 AL04 4M106 AA01 AA02 BA01 DD23 DD30Continued on front page F term (reference) 2G003 AA07 AB01 AF03 AG03 AG13 AG20 AH07 AH09 2G011 AA02 AA17 AC06 AC10 AC14 AC33 AE03 AF06 2G032 AB01 AB20 AD01 AE03 AE04 AE09 AF02 AF04 AK04 AL04 4M106 AA01 AA02 BA01 DD23

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】プローブ設置ステージと試料ステージを有
し、試料ステージにセットされた半導体試料にプローブ
設置ステージに取り付けられている測定プローブを接触
させて電気信号を測定するマニュアルプローバにおい
て、 プローブ設置ステージの少なくとも一部を導電性材料で
形成するとともに、前記測定プローブのうちのグランド
端子を導電性材料の前記プローブ設置ステージに接続し
て、プローブ設置ステージを介して前記測定プローブの
うちのグランド端子と外部機器とを電気接続した半導体
解析用マニュアルプローバ。
1. A manual prober having a probe installation stage and a sample stage, and measuring an electric signal by bringing a measurement probe attached to the probe installation stage into contact with a semiconductor sample set on the sample stage. While forming at least a part of a conductive material, a ground terminal of the measurement probe is connected to the probe installation stage of a conductive material, and a ground terminal of the measurement probe via a probe installation stage. Manual prober for semiconductor analysis with electrical connection to external devices.
【請求項2】半導体試料のグランド端子を導電性材料の
前記プローブ設置ステージに接続して、プローブ設置ス
テージを介して前記半導体試料のグランド端子と外部機
器とを電気接続した請求項1記載の半導体解析用マニュ
アルプローバ。
2. The semiconductor according to claim 1, wherein a ground terminal of the semiconductor sample is connected to the probe mounting stage made of a conductive material, and the ground terminal of the semiconductor sample is electrically connected to an external device via the probe mounting stage. Manual prober for analysis.
【請求項3】測定プローブが取り付けられたプローバ本
体のシールドボックスのグランド端子を導電性材料の前
記プローブ設置ステージに接続して、プローブ設置ステ
ージを介して前記シールドボックスのグランド端子と外
部機器とを電気接続した請求項1記載の半導体解析用マ
ニュアルプローバ。
3. A ground terminal of a shield box of a prober body to which a measurement probe is attached is connected to the probe installation stage made of a conductive material, and a ground terminal of the shield box and an external device are connected via the probe installation stage. The manual prober for semiconductor analysis according to claim 1, which is electrically connected.
【請求項4】プローブ設置ステージの導電性材料で形成
されている部分に複数の接続用凹部を形成し、前記接続
用凹部にねじまたはピンを挿入して測定プローブのうち
のグランド端子または半導体試料のグランド端子を接続
した請求項1または請求項2記載の半導体解析用マニュ
アルプローバ。
4. A plurality of connection recesses are formed in a portion of the probe installation stage formed of a conductive material, and screws or pins are inserted into the connection recesses to ground terminals or semiconductor samples of the measurement probe. The manual prober for semiconductor analysis according to claim 1, wherein the ground terminal is connected to the ground terminal.
【請求項5】試料ステージに光源を埋設可能な孔を形成
し、前記孔に光源を配置して解析を受ける半導体試料を
裏面側から照射するよう構成した請求項1〜請求項4の
何れかに記載の半導体解析用マニュアルプローバ。
5. The sample stage according to claim 1, wherein a hole in which a light source can be embedded is formed on the sample stage, and the light source is arranged in the hole to irradiate a semiconductor sample to be analyzed from the back side. Manual prober for semiconductor analysis described in 1.
JP2000036001A 2000-02-15 2000-02-15 Manual prober for analyzing semiconductor Pending JP2001228211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000036001A JP2001228211A (en) 2000-02-15 2000-02-15 Manual prober for analyzing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036001A JP2001228211A (en) 2000-02-15 2000-02-15 Manual prober for analyzing semiconductor

Publications (1)

Publication Number Publication Date
JP2001228211A true JP2001228211A (en) 2001-08-24

Family

ID=18560102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000036001A Pending JP2001228211A (en) 2000-02-15 2000-02-15 Manual prober for analyzing semiconductor

Country Status (1)

Country Link
JP (1) JP2001228211A (en)

Similar Documents

Publication Publication Date Title
US7468609B2 (en) Switched suspended conductor and connection
US7403025B2 (en) Membrane probing system
US10914758B2 (en) Inspection jig provided with probe, substrate inspection device provided with same, and method for manufacturing inspection jig
US20080111571A1 (en) Membrane probing system
KR100349386B1 (en) Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
KR20040074945A (en) Probe Head, Its Assembly Method And Probe Card
US4568879A (en) Marking apparatus
US8866506B2 (en) Contact structure for inspection
KR20090088784A (en) Probe unit and inspection apparatus
US8402848B2 (en) Probe holder
KR19980042364A (en) Semiconductor device test equipment
JPH06334004A (en) Probing apparatus for microwave band
JP2001228211A (en) Manual prober for analyzing semiconductor
JP2673870B2 (en) Electric circuit measuring device
TW202001255A (en) Probe assembly body to reinforce the rigidity of a positioning member so as to have good contact between each probe and each electrode of a plurality of test pads
JP2003270267A (en) Probe unit, probe card, measuring device and production method for probe card
KR20020025786A (en) Calibration Device for Semiconductor Testing Apparatus, Calibration Method and Semiconductor Testing Apparatus
KR101922848B1 (en) Probe card with elastic body
JP2847309B2 (en) Probe device
KR101056146B1 (en) Probe card fixing device for measuring electrical transmission characteristics of probe card
JPH07122601A (en) Probe unit and maintenance jig therefor
JP3310930B2 (en) Probe card
JP2634060B2 (en) Probe device
JP2006170700A (en) Probe calibration jig, probe card with probe calibration jig and semiconductor wafer measurement device
JP7068088B2 (en) Inspection jig and inspection method for semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106