JP2001222959A - Plasma display panel - Google Patents

Plasma display panel

Info

Publication number
JP2001222959A
JP2001222959A JP2000031509A JP2000031509A JP2001222959A JP 2001222959 A JP2001222959 A JP 2001222959A JP 2000031509 A JP2000031509 A JP 2000031509A JP 2000031509 A JP2000031509 A JP 2000031509A JP 2001222959 A JP2001222959 A JP 2001222959A
Authority
JP
Japan
Prior art keywords
electrode
data electrode
projection
plasma display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000031509A
Other languages
Japanese (ja)
Other versions
JP3898866B2 (en
Inventor
Takashi Furuya
崇 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000031509A priority Critical patent/JP3898866B2/en
Publication of JP2001222959A publication Critical patent/JP2001222959A/en
Application granted granted Critical
Publication of JP3898866B2 publication Critical patent/JP3898866B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display panel capable of reducing a writing discharge current, luminescence and power, keeping a long life and minimizing errors caused by the adjacent cells. SOLUTION: The plasma display panel serves in display in each cell utilizing the luminescence by gas discharge and its data electrode is provided with a projection to produce the writing discharge at the parts overlapped by the data electrode and scanning electrodes when viewed from the panel front to reduce the writing discharge region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、大面積化が容易な
表示デバイスとして用いられるAC型プラズマディスプ
レイパネルに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an AC type plasma display panel used as a display device whose area can be easily increased.

【0002】[0002]

【従来の技術】プラズマディスプレイパネル(以下PD
P)は、その動作方法により、電極が放電空間に露出し
たDC型と、電極が誘電体層に被覆されたAC型とに分
類される。
2. Description of the Related Art Plasma display panels (hereinafter referred to as PDs)
P) is classified into a DC type in which the electrodes are exposed to the discharge space and an AC type in which the electrodes are covered with a dielectric layer according to the operation method.

【0003】AC型PDPの構成について図10、図1
1、図12、図13を参照して説明する。図10は斜視
分解図、図11は図10をAの方向から見た断面図、図
12は図10をBの方向から見た断面図、図13は図1
0をCの方向から見た平面図である。PDPは2枚の絶
縁基板、すなわち前面基板51と背面基板52に挟まれ
た空間内に、以下の構造を形成している。なお、絶縁基
板としては例えば厚さ2〜5mm程度のガラス基板が用
いられる。
FIGS. 10 and 1 show the structure of an AC type PDP.
This will be described with reference to FIGS. 10 is an exploded perspective view, FIG. 11 is a cross-sectional view of FIG. 10 viewed from the direction A, FIG. 12 is a cross-sectional view of FIG. 10 viewed from the direction B, and FIG.
FIG. 2 is a plan view of the device viewed from the direction C. The PDP has the following structure in a space between two insulating substrates, that is, a front substrate 51 and a rear substrate 52. In addition, as the insulating substrate, for example, a glass substrate having a thickness of about 2 to 5 mm is used.

【0004】前面基板51上には、酸化スズあるいはイ
ンジウムティンオキサイド(ITO)を主成分とする、
透明で膜厚100〜500nm程度の、相互に平行に配
列された走査電極53群および維持電極54群が形成さ
れる。この走査電極53群および維持電極54群をあわ
せて行電極群と呼ぶ。図示しないが、行電極群上の一部
には、配線抵抗を下げるために、銀などの金属厚膜、あ
るいはクロム/銅/クロムなどの多層薄膜、あるいはア
ルミニウム薄膜などの金属薄膜による、トレース電極を
設ける場合がある。また、行電極群は低融点鉛ガラスペ
ーストを用いた、膜厚20〜40μmほどの透明誘電体
層55aに覆われる。透明誘電体層55aは軟化点以上
の高温で焼成することで平滑化される。さらに透明誘電
体層55a上には、透明誘電体層55aを保護するため
の誘電体層保護膜56がMgOの蒸着やスパッタなどに
より、0.5〜2μm程度形成される。
On the front substrate 51, tin oxide or indium tin oxide (ITO) is used as a main component.
A group of scanning electrodes 53 and a group of sustaining electrodes 54 which are transparent and have a film thickness of about 100 to 500 nm are arranged in parallel with each other. The group of scan electrodes 53 and the group of sustain electrodes 54 are collectively referred to as a row electrode group. Although not shown, a trace electrode made of a metal thin film such as silver, a multilayer thin film such as chromium / copper / chromium, or a metal thin film such as an aluminum thin film is provided on a part of the row electrode group to reduce wiring resistance. May be provided. The row electrode group is covered with a transparent dielectric layer 55a having a thickness of about 20 to 40 μm using a low melting point lead glass paste. The transparent dielectric layer 55a is smoothed by firing at a temperature higher than the softening point. Further, on the transparent dielectric layer 55a, a dielectric layer protection film 56 for protecting the transparent dielectric layer 55a is formed to a thickness of about 0.5 to 2 μm by vapor deposition or sputtering of MgO.

【0005】背面基板52上には、行電極群と直交して
配列されるデータ電極57群が形成される。データ電極
57群は銀などで2〜4μm程度の膜厚で形成される。
データ電極57群は低融点鉛ガラスに白色顔料を混ぜ合
わせた厚膜ペーストからなる白色誘電体55bに覆われ
ている。白色顔料には酸化チタン粉末やアルミナ粉末が
用いられる。白色誘電体55bの膜厚は5〜40μm程
度である。さらに、白色誘電体55b上には、放電によ
り発生する紫外線を可視光線に変換するための蛍光体5
8が塗布される。この蛍光体58をセル毎に、例えば光
の3原色である赤緑青(RGB)に塗り分ければ、カラ
ー表示のPDPが得られる。各蛍光体58の成膜にはス
クリーン印刷などが用いられる。
On the rear substrate 52, a group of data electrodes 57 arranged orthogonal to the group of row electrodes is formed. The group of data electrodes 57 is formed of silver or the like with a thickness of about 2 to 4 μm.
The data electrodes 57 are covered with a white dielectric 55b made of a thick film paste obtained by mixing a white pigment with low melting point lead glass. Titanium oxide powder or alumina powder is used for the white pigment. The thickness of the white dielectric 55b is about 5 to 40 μm. Further, on the white dielectric 55b, a phosphor 5 for converting ultraviolet light generated by the discharge into visible light is provided.
8 is applied. If the phosphor 58 is separately applied to each cell, for example, red, green and blue (RGB), which are three primary colors of light, a PDP for color display can be obtained. Screen printing or the like is used for film formation of each phosphor 58.

【0006】前面基板51上の透明誘電体層55aと背
面基板52上の白色誘電体55bの間には、放電空間5
9を確保するとともにセルを区切るための隔壁60が形
成される。隔壁形成法としては、厚膜印刷やサンドブラ
スト法などが用いられる。また、前面基板51および背
面基板52を貼り合わせた後、350〜500℃でベー
キングした後、放電空間59内は排気され、He,N
e,Ar,Kr,Xe,N,O,CO等を混合し
たガスが放電ガスとして200〜700Torr程度封
入される。
The discharge space 5 is provided between the transparent dielectric layer 55a on the front substrate 51 and the white dielectric 55b on the rear substrate 52.
Partitions 60 for securing cells 9 and separating cells are formed. As the partition wall forming method, a thick film printing, a sand blast method, or the like is used. After bonding the front substrate 51 and the rear substrate 52 and baking at 350 to 500 ° C., the inside of the discharge space 59 is evacuated, and He, N
A mixed gas of e, Ar, Kr, Xe, N 2 , O 2 , CO 2, etc. is sealed as a discharge gas at about 200 to 700 Torr.

【0007】次に、図10に示すカラーPDPにおける
電極構造の平面図を図14に示す。図14において、カ
ラーPDPの電極構造はm本の走査電極53S(i=
1,2,…,m)が行方向に形成され、n本のデータ電
極57D(j=1,2,…,n)が列方向に形成され
ている。その交点に1セル61が形成されている。維持
電極54C(i=1,2,…,m)は走査電極S
対であり、両者は平行している。
Next, a plan view of the electrode structure in the color PDP shown in FIG. 10 is shown in FIG. In FIG. 14, the electrode structure of the color PDP has m scanning electrodes 53S i (i =
, M) are formed in the row direction, and n data electrodes 57D j (j = 1, 2,..., N) are formed in the column direction. One cell 61 is formed at the intersection. Sustain electrodes 54C i (i = 1,2, ... , m) is the scanning electrode S i paired, they are parallel.

【0008】セル寸法の一例を挙げると、例えば隔壁6
0のピッチが0.35mm、走査電極Sのピッチが
1.05mm、走査・維持電極幅が0.3mm、データ
電極幅が0.15mmのものがある。また、走査・維持
電極の電極間ギャップ(放電側)は、0.1mm程度で
ある。
As an example of the cell size, for example, the partition 6
Pitch of 0 is 0.35 mm, the pitch of the scanning electrodes S i is 1.05 mm, scan and sustain electrodes width 0.3 mm, the data electrode width there is a 0.15 mm. The gap between the scanning / sustaining electrodes (discharge side) is about 0.1 mm.

【0009】AC型PDPにおける駆動方法について簡
単に説明する。AC型PDPでは、放電の際に誘電体層
55上に壁電荷と呼ばれる電荷が生成、または消去され
る。この壁電荷量を操作することで放電の有無を決定し
ている。この、放電の有無を決定する動作を書き込みと
呼び、書き込みの際に行われる放電を書き込み放電と呼
ぶ。書き込み放電は多くの場合、走査電極53とデータ
電極57に同時に電圧を印加して放電させデータ電極5
7に印加するデータ電圧の有無により、点灯及び非点灯
画素を選択している。この書き込み放電の起きる領域
は、図13でいえば走査電極53とデータ電極57の重
なった部分である。
A driving method in the AC type PDP will be briefly described. In the AC type PDP, charges called wall charges are generated or erased on the dielectric layer 55 at the time of discharge. The presence or absence of discharge is determined by manipulating this wall charge. This operation of determining the presence or absence of a discharge is called writing, and the discharge performed at the time of writing is called a writing discharge. In many cases, the writing discharge is performed by simultaneously applying a voltage to the scanning electrode 53 and the data electrode 57 to cause the data electrode 5 to discharge.
Lighting and non-lighting pixels are selected according to the presence or absence of the data voltage applied to the pixel 7. The region where the write discharge occurs is the portion where the scan electrode 53 and the data electrode 57 overlap in FIG.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来のPDPの構造で書き込み放電を行った場合、パネル
前面から見て走査電極53とデータ電極57の重なった
部分で書き込み放電が起き、走査電極53およびデータ
電極57上に壁電荷が形成される。この壁電荷による重
畳電圧値により、維持放電期間において点灯画素および
非点灯画素が区別される。このとき、実際にその区別に
必要な壁電荷は面放電ギャップに近い部分のみである。
しかし、主に、書き込み放電は走査電極53とデータ電
極57の重なった全部分に起きるので、従来のデータ電
極57の形状では走査電極53上の点灯・非点灯の区別
に不必要な部分にまで壁電荷が形成されてしまってい
た。このように、不必要な部分にまで放電が起きてしま
うと、書き込みに必要な電流・発光・電力が必要以上に
大きくなってしまうという問題があった。
However, when a write discharge is performed in the above-mentioned conventional PDP structure, a write discharge occurs in a portion where the scan electrode 53 and the data electrode 57 overlap when viewed from the front of the panel, and the scan electrode 53 is formed. And, wall charges are formed on the data electrodes 57. The superimposed voltage value due to the wall charges distinguishes a lit pixel and a non-lit pixel during the sustain discharge period. At this time, the wall charges actually required for the distinction are only the portions near the surface discharge gap.
However, since the write discharge mainly occurs in all the overlapping portions of the scanning electrode 53 and the data electrode 57, the conventional shape of the data electrode 57 extends to a portion on the scanning electrode 53 which is not necessary to distinguish between lighting and non-lighting. Wall charges had been formed. As described above, if the discharge occurs to an unnecessary portion, there is a problem that the current, light emission, and power required for writing become unnecessarily large.

【0011】また、書き込み放電はデータ電極57に沿
って伸展するので、放電が縦隣接セル方向まで延びてし
まう。このことにより、荷電粒子が縦隣接セルへ移って
しまい、縦隣接セルが誤って点灯してしまうという問題
があった。
Further, since the write discharge extends along the data electrode 57, the discharge extends to the vertically adjacent cell direction. As a result, the charged particles move to the vertically adjacent cells, and the vertically adjacent cells are erroneously lit.

【0012】さらに、データ電極57上には蛍光体58
が塗布されているため、書き込み放電領域が大きいと、
蛍光体58の劣化が早くなり、寿命が短くなるという問
題があった。
Further, a phosphor 58 is provided on the data electrode 57.
Is applied, if the writing discharge area is large,
There is a problem that the deterioration of the phosphor 58 is accelerated and the life is shortened.

【0013】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、書き込み電流・発
光・電流の低減を図ることができ、さらに長寿命であ
り、ならびに縦隣接画素の誤動作率を低下することがで
きるプラズマディスプレイパネルを提供する点にある。
The present invention has been made in view of the above problems, and has as its object to reduce the writing current, light emission, and current, to have a longer life, and to provide a vertically adjacent pixel. Another object of the present invention is to provide a plasma display panel that can reduce the malfunction rate of the plasma display panel.

【0014】[0014]

【課題を解決するための手段】請求項1に記載の発明の
要旨は、2枚の絶縁性基板を対向させた一方の絶縁性基
板に走査電極群と維持電極群を配置することで行電極対
となし、他方の絶縁性基板に前記行電極対と交差するよ
うにデータ電極群を配置し、前記行電極対と前記データ
電極の交点が1画素に対応し、前記データ電極群から、
基板面内に突起部群を形成し、前記データ電極群の突起
部と、前記走査電極との間で書き込み放電を起こすこと
により、画素の点灯もしくは非点灯を区別することを特
徴とするプラズマディスプレイパネルに存する。また、
請求項2に記載の発明の要旨は、前記突起部以外の前記
データ電極領域の上に、放電領域を分離するための隔壁
が形成され、パネル前面から見て前記突起部以外の前記
データ電極が隔壁によって隠されていることを特徴とす
る請求項1に記載のプラズマディスプレイパネルに存す
る。また、請求項3に記載の発明の要旨は、前面基板側
から見て、前記走査電極の面放電側ギャップ側端部と前
記データ電極の前記突起部が重なっており、かつ前記走
査電極の面放電ギャップ側でない方の端部と前記データ
電極の前記突起部は重なっていないことを特徴とする請
求項1または2に記載のプラズマディスプレイパネルに
存する。また、請求項4に記載の発明の要旨は、前記突
起部において、前記データ電極との接合部付近の幅より
も大きい幅を持つ部分が存在することを特徴とする請求
項1乃至3のいずれか一項に記載のプラズマディスプレ
イパネルに存する。また、請求項5に記載の発明の要旨
は、2枚の絶縁性基板を対向させた一方の絶縁性基板に
走査電極群と維持電極群を配置し、他方の絶縁性基板に
前記走査電極群および前記維持電極群と交差するように
データ電極群を配置し、前記データ電極群から基板面内
に突起部群を形成し、隔壁で区切られた前記走査電極、
前記維持電極、前記データ電極および前記突起部から1
画素を形成した構造を有することを特徴とするプラズマ
ディスプレイパネルに存する。また、請求項6に記載の
発明の要旨は、前記突起部以外の前記データ電極を隔壁
の下に形成した構造を有することを特徴とする請求項5
に記載のプラズマディスプレイパネルに存する。また、
請求項7に記載の発明の要旨は、前面基板側から見て、
前記走査電極の面放電側ギャップ側端部と前記データ電
極の前記突起部が重なるようにし、かつ前記走査電極の
面放電ギャップ側でない方の端部と前記データ電極の前
記突起部は重ならないようにした構造を有することを特
徴とする請求項6に記載のプラズマディスプレイパネル
に存する。また、請求項8に記載の発明の要旨は、前記
突起部において、前記データ電極との接合部付近の幅よ
りも大きい幅を持つ部分が存在する構造を有することを
特徴とする請求項7に記載のプラズマディスプレイパネ
ルに存する。
According to a first aspect of the present invention, a row electrode is provided by arranging a scan electrode group and a sustain electrode group on one of two insulating substrates opposed to each other. A pair, a data electrode group is arranged on the other insulating substrate so as to intersect with the row electrode pair, an intersection of the row electrode pair and the data electrode corresponds to one pixel, and from the data electrode group,
A plasma display, comprising: forming a group of projections in a substrate surface; and causing writing discharge between the projections of the data electrode group and the scanning electrodes to distinguish between lighting and non-lighting of pixels. In the panel. Also,
The gist of the invention according to claim 2 is that a partition wall for separating a discharge region is formed on the data electrode region other than the protrusion, and the data electrode other than the protrusion is formed when viewed from the front of the panel. The plasma display panel according to claim 1, wherein the plasma display panel is hidden by a partition. The gist of the invention according to claim 3 is that, when viewed from the front substrate side, the end of the scan electrode on the surface discharge side gap side overlaps with the protrusion of the data electrode, and the surface of the scan electrode 3. The plasma display panel according to claim 1, wherein an end on a side other than a discharge gap side does not overlap with the protrusion of the data electrode. 4. The gist of the invention described in claim 4 is that the protrusion has a portion having a width larger than a width near a junction with the data electrode. A plasma display panel according to any one of the preceding claims. The gist of the invention according to claim 5 is that a scanning electrode group and a sustaining electrode group are arranged on one insulating substrate in which two insulating substrates are opposed to each other, and the scanning electrode group is arranged on the other insulating substrate. And a data electrode group is disposed so as to intersect with the sustain electrode group, a projection group is formed in the substrate surface from the data electrode group, and the scan electrodes separated by partition walls,
1 from the sustain electrode, the data electrode, and the protrusion.
A plasma display panel having a structure in which pixels are formed. The gist of the invention described in claim 6 is that the data electrode other than the protruding portion has a structure formed below a partition.
In the plasma display panel described in the above. Also,
The gist of the invention according to claim 7 is that, when viewed from the front substrate side,
The end of the scan electrode on the surface discharge side on the gap side and the projection of the data electrode overlap, and the end of the scan electrode on the side other than the surface discharge gap side does not overlap with the projection of the data electrode. 7. The plasma display panel according to claim 6, wherein the plasma display panel has a structure described below. The gist of the invention described in claim 8 is that the projection has a structure in which a portion having a width larger than the width near the junction with the data electrode is present. The present invention resides in the described plasma display panel.

【0015】[0015]

【発明の実施の形態】以下に述べるすべての実施の形態
は、先に挙げたような従来のAC型PDP、すなわち、
隔壁ピッチ0.35mm、走査電極ピッチ1.05m
m、走査・維持電極幅0.3mm、データ電極幅0.1
5mm、走査・維持電極間ギャップ(放電側)0.1m
mのセルをもとにしている。したがって、大画面化して
セルサイズが大きくなる場合や、高精細化してセルサイ
ズが小さくなる場合はそのサイズの変更に合わせて実施
の形態におけるセルサイズを変更すればよい。また、当
然のことながら、材料や製造方法については、従来例と
同様である。
BEST MODE FOR CARRYING OUT THE INVENTION All the embodiments described below are based on the conventional AC type PDP mentioned above, that is,
Partition wall pitch 0.35 mm, scanning electrode pitch 1.05 m
m, scanning / sustaining electrode width 0.3 mm, data electrode width 0.1
5 mm, gap between scan and sustain electrodes (discharge side) 0.1 m
m cells. Therefore, when the cell size is increased due to a large screen, or when the cell size is reduced due to high definition, the cell size in the embodiment may be changed in accordance with the change in the size. Naturally, the materials and manufacturing method are the same as in the conventional example.

【0016】(第1の実施の形態)図1は、本発明の第
1の実施の形態を示す図である。図1において、57は
データ電極であり、53は走査電極であり、60は隔壁
であり、61は1セルの範囲を表している。
(First Embodiment) FIG. 1 is a diagram showing a first embodiment of the present invention. In FIG. 1, reference numeral 57 denotes a data electrode, 53 denotes a scanning electrode, 60 denotes a partition, and 61 denotes a range of one cell.

【0017】セル寸法を述べると、突起部以外のデータ
電極57の幅は0.03〜0.06mm程度であり、ま
た、データ電極57の突起部は、データ電極突起部幅1
1が0.1〜0.25mm程度、データ電極突起部長さ
12が0.15〜0.25mm程度である。
Describing the cell dimensions, the width of the data electrode 57 other than the protrusion is about 0.03 to 0.06 mm, and the protrusion of the data electrode 57 has a data electrode protrusion width of 1 mm.
1 is about 0.1 to 0.25 mm, and the length 12 of the data electrode protrusion is about 0.15 to 0.25 mm.

【0018】従来の構造と比べて、本発明に特徴的な点
は、データ電極57から突起部が形成されており、デー
タ電極57の突起部と、走査電極53とが、パネル前面
から見て重なっている部分で書き込み放電を起こすこと
である。さらに、その書き込み放電が起きる部分の面積
(すなわち、パネル前面から見て走査電極53とデータ
電極57とが重なっている面積)を、従来の書き込み放
電が起きる部分の面積よりも小さくする。
As compared with the conventional structure, the present invention is characterized in that a projection is formed from the data electrode 57, and the projection of the data electrode 57 and the scanning electrode 53 are viewed from the front of the panel. This is to cause writing discharge in the overlapping portion. Furthermore, the area of the portion where the write discharge occurs (that is, the area where the scanning electrode 53 and the data electrode 57 overlap when viewed from the front of the panel) is made smaller than the area of the portion where the conventional write discharge occurs.

【0019】このようなデータ電極構造にすることで、
次のような効果が得られる。
With such a data electrode structure,
The following effects can be obtained.

【0020】(1) 走査電極53とデータ電極57の
重なり合う面積が小さくなるので、書き込み放電領域が
小さくなり、書き込み電流のピーク値を下げることがで
きる。このことにより、データドライバに流れるピーク
電流を抑制することができ、データドライバの低コスト
化につながる。
(1) Since the overlapping area between the scanning electrode 53 and the data electrode 57 is reduced, the write discharge region is reduced, and the peak value of the write current can be reduced. As a result, the peak current flowing through the data driver can be suppressed, and the cost of the data driver can be reduced.

【0021】さらに、本実施の形態のように、データ電
極57の突起部以外を隔壁60の下に配置するのが好適
である。次のような効果がある。
Further, as in the present embodiment, it is preferable to dispose the portion other than the projection of the data electrode 57 under the partition wall 60. The following effects are obtained.

【0022】(2) データ電極57の突起部以外では
書き込み放電が起きなくなるので、さらに書き込み放電
領域が小さくなる。このことにより、書き込み電流のピ
ーク値をさらに下げることができる。
(2) Since the write discharge does not occur except at the protrusions of the data electrode 57, the write discharge area is further reduced. Thus, the peak value of the write current can be further reduced.

【0023】(3) データ電極57の突起部以外のデ
ータ電極57が隔壁60の下に配置されるので、データ
電極57上にない蛍光体58の面積が増大する。このこ
とにより、蛍光体58に荷電粒子が直接飛び込んでくる
ことが少なくなるため、蛍光体58の劣化が避けられ、
寿命が増大する。
(3) Since the data electrodes 57 other than the projections of the data electrodes 57 are arranged below the partition walls 60, the area of the phosphor 58 not on the data electrodes 57 increases. As a result, the charged particles are less likely to jump directly into the phosphor 58, so that deterioration of the phosphor 58 can be avoided,
Life is increased.

【0024】さらに、パネル前面から見て、データ電極
57の突起部と、走査電極53の重なり合う部分を、な
るべく面放電ギャップ近傍に近づけることが好ましい。
具体的には、本実施の形態のように、前面基板51側か
ら見て、走査電極53の面放電側ギャップ側端部とデー
タ電極57の突起部とが重なるようにし、かつ走査電極
53の面放電ギャップ側でない方の端部とデータ電極5
7の突起部は重ならないようにする。このような構造に
することにより、以下のような効果が生まれる。
Furthermore, when viewed from the front of the panel, it is preferable that the overlapping portion of the projection of the data electrode 57 and the scanning electrode 53 be as close as possible to the vicinity of the surface discharge gap.
Specifically, as in the present embodiment, when viewed from the front substrate 51 side, the surface-discharge-side gap-side end of the scan electrode 53 and the projection of the data electrode 57 are overlapped, and the scan electrode 53 The other end of the surface discharge gap and the data electrode 5
The projections 7 should not overlap. With such a structure, the following effects are produced.

【0025】(4) 走査電極53とデータ電極57の
重なり合う部分で書き込み放電が主に起こる。したがっ
て、走査電極53に形成される壁電荷も走査電極53と
データ電極57の重なり合う部分に形成される。よっ
て、本発明のデータ電極構造により、書き込み放電によ
って形成される走査電極53上の壁電荷分布を制御でき
る。具体的には、本実施の形態のように、データ電極5
7の突起部をセル中心方向に寄せることにより、書き込
み放電によって形成される走査電極53上の壁電荷を、
面放電ギャップ近傍にのみ集中して形成できる。このこ
とにより、面放電ギャップ近傍に集中して電界を形成す
ることができる。すなわち、維持放電へ移行しやすくな
り、結果として選択セルの非点灯などの不良率が増大す
ることを抑えることができる。
(4) A write discharge mainly occurs in a portion where the scan electrode 53 and the data electrode 57 overlap. Therefore, the wall charges formed on the scanning electrode 53 are also formed in the overlapping portion of the scanning electrode 53 and the data electrode 57. Therefore, with the data electrode structure of the present invention, it is possible to control the wall charge distribution on the scan electrode 53 formed by the write discharge. Specifically, as in the present embodiment, data electrode 5
By moving the projection 7 toward the center of the cell, the wall charge on the scanning electrode 53 formed by the write discharge is reduced.
It can be formed only in the vicinity of the surface discharge gap. As a result, an electric field can be formed concentrated near the surface discharge gap. That is, it is easy to shift to the sustain discharge, and as a result, it is possible to suppress an increase in the defective rate such as non-lighting of the selected cell.

【0026】(5) 走査電極53の面放電ギャップ近
傍にのみ書き込み放電を起こし、壁電荷を生成するの
で、書き込み放電の影響、あるいは壁電荷による影響
が、縦隣接セルに伝わりにくい。このことにより、縦隣
接画素の意図しない点灯・非点灯が起きるなどの不良を
抑えることができる。
(5) Since a write discharge is generated only in the vicinity of the surface discharge gap of the scan electrode 53 to generate wall charges, the influence of the write discharge or the influence of the wall charges is not easily transmitted to vertically adjacent cells. As a result, defects such as unintended lighting / non-lighting of the vertically adjacent pixels can be suppressed.

【0027】(第2の実施の形態)本発明の第2の実施
の形態について図2を参照して説明する。なお、第1の
実施の形態において既に記述したものと同一の部分につ
いては、同一符号を付し、重複した説明は省略する。
(Second Embodiment) A second embodiment of the present invention will be described with reference to FIG. The same portions as those already described in the first embodiment are denoted by the same reference numerals, and duplicate description will be omitted.

【0028】本実施の形態では、データ電極57からの
突起部先端の幅が、データ電極57との接合部付近の幅
よりも狭いこと以外は第1の実施の形態と同じである。
The present embodiment is the same as the first embodiment except that the width of the tip of the protrusion from the data electrode 57 is smaller than the width near the junction with the data electrode 57.

【0029】この実施の形態においては、0.1〜0.
25mmのデータ電極突起部幅11に対し、接合部幅
は、その半分程度の0.05〜0.15mm程度とな
る。
In this embodiment, 0.1 to 0.
With respect to the data electrode protrusion 11 having a width of 25 mm, the width of the bonding portion is about half of that, that is, about 0.05 to 0.15 mm.

【0030】このような構造にすることで、隔壁60近
傍へ書き込み放電が広がることを抑え、隔壁60近傍に
生成された壁電荷が、隔壁60を挟んで隣接している画
素へ影響を与えることを防ぐ。このことにより、選択し
ていない隣接セルが点灯してしまうなどの不良を防ぐこ
とができる。
With such a structure, the writing discharge is prevented from spreading to the vicinity of the partition wall 60, and the wall charges generated in the vicinity of the partition wall 60 affect pixels adjacent to the partition wall 60. prevent. As a result, it is possible to prevent defects such as unselected adjacent cells being lit.

【0031】なお、本実施の形態においては、接合部が
最も維持電極54(不図示)側に存在しているが、図3
のような配置でもよい。
In the present embodiment, the junction is located closest to the sustain electrode 54 (not shown).
Such an arrangement may be used.

【0032】(第3の実施の形態)本発明の第3の実施
の形態について、図4を用いて説明する。なお、第1の
実施の形態において既に記述したものと同一の部分につ
いては、同一符号を付し、重複した説明は省略する。本
実施の形態は、第1の実施の形態とほぼ同様であるが、
データ電極57の突起部の維持電極54(不図示)の側
端部が維持電極54の下まで伸びていることが異なる。
(Third Embodiment) A third embodiment of the present invention will be described with reference to FIG. The same portions as those already described in the first embodiment are denoted by the same reference numerals, and duplicate description will be omitted. This embodiment is almost the same as the first embodiment,
The difference is that the side end of the sustain electrode 54 (not shown) of the protrusion of the data electrode 57 extends below the sustain electrode 54.

【0033】具体的には、第1の実施の形態において
は、データ電極突起部幅11が0.1〜0.25mm程
度であったのが、本実施の形態では0.25〜0.5m
m程度まで維持電極54方向へ伸びている。
More specifically, in the first embodiment, the width 11 of the data electrode projection is about 0.1 to 0.25 mm, but in the present embodiment, it is 0.25 to 0.5 m.
m in the direction of the sustain electrode 54.

【0034】このような構造にすることで、書き込み放
電が維持電極54側へ伸び、書き込み工程において対向
放電だけでなく面放電もおきやすくなり、その結果維持
放電へ移行しやすくなるという効果がある。
With such a structure, the write discharge extends to the sustain electrode 54 side, so that not only the facing discharge but also the surface discharge easily occurs in the writing process, and as a result, there is an effect that the transition to the sustain discharge is facilitated. .

【0035】(第4の実施の形態)本発明の第4の実施
の形態について、図5を用いて説明する。なお、第1の
実施の形態において既に記述したものと同一の部分につ
いては、同一符号を付し、重複した説明は省略する。本
実施の形態は、第2の実施の形態とほぼ同様であるが、
データ電極57の突起部の維持電極54(不図示)側端
部が維持電極54の下まで伸びていることが異なる。
(Fourth Embodiment) A fourth embodiment of the present invention will be described with reference to FIG. The same portions as those already described in the first embodiment are denoted by the same reference numerals, and duplicate description will be omitted. This embodiment is almost the same as the second embodiment,
The difference is that the end of the projection of the data electrode 57 on the sustain electrode 54 (not shown) side extends below the sustain electrode 54.

【0036】このような構造にすることで、書き込み放
電が維持電極54側へ伸び、書き込み工程において対向
放電だけでなく面放電も起きやすくなり、その結果、維
持放電へ移行しやすくなるという効果がある。
With such a structure, the write discharge extends to the sustain electrode 54 side, so that not only a facing discharge but also a surface discharge is likely to occur in the writing process, and as a result, it is easy to shift to the sustain discharge. is there.

【0037】本実施の形態においては、接合部が最も維
持電極54側に存在しているが、図6のような配置でも
よい。
In the present embodiment, the joint is located closest to the sustain electrode 54, but may be arranged as shown in FIG.

【0038】なお、第1の実施の形態〜第4の実施の形
態においては、先端部が四角形になっているが、同じよ
うな効果を及ぼす形状ならばどのような形状でもよい。
例えば、図7に示すような丸型でもよいし、図8に示す
ようなテーパ形でもよいし、図9に示すような丸みを帯
びた形でもよい。
In the first to fourth embodiments, the tip is rectangular, but any shape may be used as long as it has a similar effect.
For example, it may be a round shape as shown in FIG. 7, a tapered shape as shown in FIG. 8, or a rounded shape as shown in FIG.

【0039】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
It should be noted that the present invention is not limited to the above embodiments, and it is clear that each embodiment can be appropriately modified within the scope of the technical idea of the present invention. Further, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to numbers, positions, shapes, and the like suitable for carrying out the present invention. In each drawing, the same components are denoted by the same reference numerals.

【0040】[0040]

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第1の効果は、選
択セルの非点灯、あるいは非選択セルの点灯などの不良
率を増大させずに、データドライバに流れるピーク電流
を抑制することができ、データドライバのコスト低下に
つながる。さらに、データ電極上にない蛍光体の面積が
増大するので、蛍光体の劣化が避けられ、寿命を延ばす
ことができることである。
Since the present invention is configured as described above, the following effects can be obtained. First, the first effect is that the peak current flowing to the data driver can be suppressed without increasing the defective rate such as the non-lighting of the selected cell or the lighting of the non-selected cell, leading to a reduction in the cost of the data driver. Furthermore, since the area of the phosphor that is not on the data electrode increases, deterioration of the phosphor can be avoided, and the life can be extended.

【0041】また第2の効果は、書き込み放電が起きる
領域は従来よりも小さくなり、書き込み放電に必要な電
流・発光の低減を図ることができることである。
A second effect is that the area where the write discharge occurs is smaller than in the prior art, and the current and light emission required for the write discharge can be reduced.

【0042】また第3の効果は、突起部以外のデータ電
極を隔壁の下に形成するため、書き込み放電がデータ電
極に沿って伸展しなくなり、さらに書き込み放電領域が
小さくなる結果、書き込み電流のピーク値をさらに下げ
ることができることである。
The third effect is that, since the data electrodes other than the projections are formed below the partition walls, the write discharge does not extend along the data electrodes, and the write discharge region becomes smaller, resulting in a peak write current. The value can be further reduced.

【0043】また第4の効果は、データ電極からの突起
部が面放電ギャップ近傍に存在するので、書き込み放電
を面放電ギャップ近傍に制限することができ、その結
果、走査電極上の面放電ギャップ近傍にのみ壁電荷を生
成することができ、維持放電へ移行しやすくできること
である。
The fourth effect is that, since the projection from the data electrode is present in the vicinity of the surface discharge gap, the write discharge can be limited to the vicinity of the surface discharge gap. Wall charges can be generated only in the vicinity, and it is easy to shift to sustain discharge.

【0044】また第5の効果は、電極上にない蛍光体部
分も大きくなるので、荷電粒子が蛍光体にダメージを与
えることが少なくなり、結果として蛍光体の劣化を弱め
ることができることである。
A fifth effect is that the size of the portion of the phosphor that is not on the electrode is also large, so that the charged particles are less likely to damage the phosphor, and as a result, the deterioration of the phosphor can be reduced.

【0045】そして第6の効果は、突起部とデータ電極
の接合部の幅が、突起部のほかの幅よりも小さくなって
いるので、隔壁近傍で書き込み放電がおきにくくなり、
その結果、隔壁近傍の走査電極上に壁電荷が形成されに
くくなるので、横隣接セルに形成された壁電荷重畳電圧
による誤動作が起きなくなることである。
The sixth effect is that, since the width of the joint between the projection and the data electrode is smaller than the other width of the projection, writing discharge is less likely to occur near the partition,
As a result, wall charges are less likely to be formed on the scanning electrodes in the vicinity of the partition walls, so that a malfunction due to the wall charge superimposed voltage formed in the horizontally adjacent cell does not occur.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の第1の実施形態を説明するための電極配
置図である。
FIG. 1 is an electrode arrangement diagram for explaining a first embodiment of the present invention.

【図2】発明の第2の実施形態を説明するための電極配
置図である。
FIG. 2 is an electrode arrangement diagram for explaining a second embodiment of the present invention.

【図3】発明の第2の実施形態の変形を説明するための
電極配置図である。
FIG. 3 is an electrode arrangement diagram for explaining a modification of the second embodiment of the present invention.

【図4】発明の第3の実施形態を説明するための電極配
置図である。
FIG. 4 is an electrode arrangement diagram for explaining a third embodiment of the present invention.

【図5】発明の第4の実施形態を説明するための電極配
置図である。
FIG. 5 is an electrode arrangement diagram for explaining a fourth embodiment of the present invention.

【図6】発明の第4の実施形態の変形を説明するための
電極配置図である。
FIG. 6 is an electrode arrangement diagram for explaining a modification of the fourth embodiment of the present invention.

【図7】本発明の実施形態を変形したもののひとつを説
明するためのデータ電極形状図である。
FIG. 7 is a data electrode shape diagram for explaining one of modifications of the embodiment of the present invention.

【図8】本発明の実施形態を変形したもののひとつを説
明するためのデータ電極形状図である。
FIG. 8 is a data electrode shape diagram for explaining one of modifications of the embodiment of the present invention.

【図9】本発明の実施形態を変形したもののひとつを説
明するためのデータ電極形状図である。
FIG. 9 is a data electrode shape diagram for explaining one of modifications of the embodiment of the present invention.

【図10】プラズマディスプレイパネルの一部分の斜視
断面図である。
FIG. 10 is a perspective sectional view of a part of the plasma display panel.

【図11】図10をAの方向から見たプラズマディスプ
レイパネルの断面図である。
11 is a cross-sectional view of the plasma display panel when FIG. 10 is viewed from a direction A.

【図12】図10をBの方向から見たプラズマディスプ
レイパネルの断面図である。
FIG. 12 is a cross-sectional view of the plasma display panel when FIG. 10 is viewed from a direction B.

【図13】図10をCの方向から見たプラズマディスプ
レイパネルの断面図である。
FIG. 13 is a sectional view of the plasma display panel when FIG. 10 is viewed from a direction C.

【図14】プラズマディスプレイパネルの放電セルと電
極構成を示す平面模式図である。
FIG. 14 is a schematic plan view showing a discharge cell and electrode configuration of the plasma display panel.

【符号の説明】[Explanation of symbols]

11…データ電極突起部幅 12…データ電極突起部長さ 51…前面基板 52…背面基板 53…走査電極 54…維持電極 55…誘電体層 55a…透明誘電体層 55b…白色誘電体 56…誘電体層保護膜 57…データ電極 58…蛍光体 59…放電空間 60…隔壁 61…1セル DESCRIPTION OF SYMBOLS 11 ... Data electrode protrusion part width 12 ... Data electrode protrusion part length 51 ... Front substrate 52 ... Back substrate 53 ... Scan electrode 54 ... Sustain electrode 55 ... Dielectric layer 55a ... Transparent dielectric layer 55b ... White dielectric 56 ... Dielectric Layer protective film 57 Data electrode 58 Phosphor 59 Discharge space 60 Partition wall 61 1 cell

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 2枚の絶縁性基板を対向させた一方の絶
縁性基板に走査電極群と維持電極群を配置することで行
電極対となし、他方の絶縁性基板に前記行電極対と交差
するようにデータ電極群を配置し、前記行電極対と前記
データ電極の交点が1画素に対応し、前記データ電極群
から、基板面内に突起部群を形成し、前記データ電極群
の突起部と、前記走査電極との間で書き込み放電を起こ
すことにより、画素の点灯もしくは非点灯を区別するこ
とを特徴とするプラズマディスプレイパネル。
A row electrode pair is formed by arranging a scan electrode group and a sustain electrode group on one of two insulating substrates opposed to each other, and forming the row electrode pair on the other insulating substrate. A data electrode group is arranged so as to intersect, an intersection of the row electrode pair and the data electrode corresponds to one pixel, and a projection group is formed in the substrate surface from the data electrode group. A plasma display panel, characterized in that lighting or non-lighting of a pixel is distinguished by causing a writing discharge between the projection and the scanning electrode.
【請求項2】 前記突起部以外の前記データ電極領域の
上に、放電領域を分離するための隔壁が形成され、パネ
ル前面から見て前記突起部以外の前記データ電極が隔壁
によって隠されていることを特徴とする請求項1に記載
のプラズマディスプレイパネル。
2. A partition for separating a discharge region is formed on the data electrode region other than the protrusion, and the data electrode other than the protrusion is hidden by the partition when viewed from the front of the panel. The plasma display panel according to claim 1, wherein:
【請求項3】 前面基板側から見て、前記走査電極の面
放電側ギャップ側端部と前記データ電極の前記突起部が
重なっており、かつ前記走査電極の面放電ギャップ側で
ない方の端部と前記データ電極の前記突起部は重なって
いないことを特徴とする請求項1または2に記載のプラ
ズマディスプレイパネル。
3. An end portion of the scan electrode on the surface discharge side gap side and the projection of the data electrode overlapped with each other and not on the surface discharge gap side of the scan electrode as viewed from the front substrate side. 3. The plasma display panel according to claim 1, wherein the projection of the data electrode does not overlap with the projection of the data electrode.
【請求項4】 前記突起部において、前記データ電極と
の接合部付近の幅よりも大きい幅を持つ部分が存在する
ことを特徴とする請求項1乃至3のいずれか一項に記載
のプラズマディスプレイパネル。
4. The plasma display according to claim 1, wherein the projection has a portion having a width larger than a width near a junction with the data electrode. panel.
【請求項5】 2枚の絶縁性基板を対向させた一方の絶
縁性基板に走査電極群と維持電極群を配置し、他方の絶
縁性基板に前記走査電極群および前記維持電極群と交差
するようにデータ電極群を配置し、前記データ電極群か
ら基板面内に突起部群を形成し、隔壁で区切られた前記
走査電極、前記維持電極、前記データ電極および前記突
起部から1画素を形成した構造を有することを特徴とす
るプラズマディスプレイパネル。
5. A scanning electrode group and a sustaining electrode group are arranged on one insulating substrate with two insulating substrates facing each other, and intersect with the scanning electrode group and the sustaining electrode group on the other insulating substrate. A data electrode group is arranged as described above, a projection group is formed in the substrate surface from the data electrode group, and one pixel is formed from the scanning electrode, the sustain electrode, the data electrode, and the projection separated by a partition. A plasma display panel characterized by having a modified structure.
【請求項6】 前記突起部以外の前記データ電極を隔壁
の下に形成した構造を有することを特徴とする請求項5
に記載のプラズマディスプレイパネル。
6. The semiconductor device according to claim 5, wherein said data electrode other than said protrusion is formed under a partition.
The plasma display panel according to item 1.
【請求項7】 前面基板側から見て、前記走査電極の面
放電側ギャップ側端部と前記データ電極の前記突起部が
重なるようにし、かつ前記走査電極の面放電ギャップ側
でない方の端部と前記データ電極の前記突起部は重なら
ないようにした構造を有することを特徴とする請求項6
に記載のプラズマディスプレイパネル。
7. An end portion of the scan electrode on the surface discharge side gap side and the projection of the data electrode overlapped with each other and not from the surface discharge gap side when viewed from the front substrate side. 7. The structure according to claim 6, wherein said projections of said data electrode do not overlap with each other.
The plasma display panel according to item 1.
【請求項8】 前記突起部において、前記データ電極と
の接合部付近の幅よりも大きい幅を持つ部分が存在する
構造を有することを特徴とする請求項7に記載のプラズ
マディスプレイパネル。
8. The plasma display panel according to claim 7, wherein the projection has a structure in which a portion having a width larger than a width near a junction with the data electrode is present.
JP2000031509A 2000-02-09 2000-02-09 Plasma display panel Expired - Fee Related JP3898866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000031509A JP3898866B2 (en) 2000-02-09 2000-02-09 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000031509A JP3898866B2 (en) 2000-02-09 2000-02-09 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2001222959A true JP2001222959A (en) 2001-08-17
JP3898866B2 JP3898866B2 (en) 2007-03-28

Family

ID=18556252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000031509A Expired - Fee Related JP3898866B2 (en) 2000-02-09 2000-02-09 Plasma display panel

Country Status (1)

Country Link
JP (1) JP3898866B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429222B1 (en) * 2001-11-08 2004-04-29 엘지전자 주식회사 Method for Power on sequence in PDP TV
KR100429218B1 (en) * 2001-10-15 2004-04-29 엘지전자 주식회사 Circuit and Method for Protecting Plasma Display Panel Module
JP2005209637A (en) * 2003-12-24 2005-08-04 Toray Ind Inc Plasma display component and plasma display
KR100692033B1 (en) 2004-12-24 2007-03-09 엘지전자 주식회사 Plasma Display Panel
WO2007102329A1 (en) * 2006-02-28 2007-09-13 Matsushita Electric Industrial Co., Ltd. Plasma display device
US7554267B2 (en) 2004-11-17 2009-06-30 Samsung Sdi Co., Ltd. Plasma display panel
US7701414B2 (en) 2004-11-30 2010-04-20 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same
WO2010049975A1 (en) * 2008-10-30 2010-05-06 日立プラズマディスプレイ株式会社 Plasma display panel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429218B1 (en) * 2001-10-15 2004-04-29 엘지전자 주식회사 Circuit and Method for Protecting Plasma Display Panel Module
KR100429222B1 (en) * 2001-11-08 2004-04-29 엘지전자 주식회사 Method for Power on sequence in PDP TV
JP2005209637A (en) * 2003-12-24 2005-08-04 Toray Ind Inc Plasma display component and plasma display
JP4519629B2 (en) * 2003-12-24 2010-08-04 パナソニック株式会社 Plasma display member and plasma display
US7554267B2 (en) 2004-11-17 2009-06-30 Samsung Sdi Co., Ltd. Plasma display panel
US7701414B2 (en) 2004-11-30 2010-04-20 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same
KR100692033B1 (en) 2004-12-24 2007-03-09 엘지전자 주식회사 Plasma Display Panel
WO2007102329A1 (en) * 2006-02-28 2007-09-13 Matsushita Electric Industrial Co., Ltd. Plasma display device
JPWO2007102329A1 (en) * 2006-02-28 2009-07-23 パナソニック株式会社 Plasma display device
JP4900383B2 (en) * 2006-02-28 2012-03-21 パナソニック株式会社 Plasma display device
US8154476B2 (en) 2006-02-28 2012-04-10 Panasonic Corporation Plasma display device
WO2010049975A1 (en) * 2008-10-30 2010-05-06 日立プラズマディスプレイ株式会社 Plasma display panel

Also Published As

Publication number Publication date
JP3898866B2 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
JP3688213B2 (en) Electrode structure of plasma display panel
US7504776B2 (en) Plasma display panel
JP3588961B2 (en) Plasma display panel
US20060232210A1 (en) Plasma display panel
JPH0644907A (en) Plasma display panel
JPH10233171A (en) Plasma display panel
JP2000267626A (en) Plasma display panel
JP2005235768A (en) Plasma display panel
JP2002075214A (en) Plasma display panel
US20060226779A1 (en) Plasma display panel
US7116047B2 (en) Plasma display panel (PDP) having address electrodes with different thicknesses
JP3898866B2 (en) Plasma display panel
JP2000106090A (en) A.c. type plasma display panel
JP3438641B2 (en) Plasma display panel
JP2000243299A (en) Plasma display panel
EP1601000B1 (en) Plasma display panel
JP3097635B2 (en) Plasma display panel and driving method thereof
US7205720B2 (en) Plasma display panel
JP4108044B2 (en) AC type plasma display panel
US8681076B2 (en) Plasma display panel
US20060097638A1 (en) Plasma display panel
US20090231309A1 (en) Plasma Display Panel and Plasma Display Device
JP2003187708A (en) Plasma display panel
CN100499014C (en) Plasma display panel and a drive method therefor
KR19980080432A (en) Display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040601

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20040727

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040809

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040902

A521 Written amendment

Effective date: 20040902

Free format text: JAPANESE INTERMEDIATE CODE: A821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041019

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041210

RD01 Notification of change of attorney

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050118

RD02 Notification of acceptance of power of attorney

Effective date: 20050407

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050328

A61 First payment of annual fees (during grant procedure)

Effective date: 20061222

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100105

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100105

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100105

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees