JP2001215282A - 中性子線量の測定装置及び中性子線量の測定方法 - Google Patents
中性子線量の測定装置及び中性子線量の測定方法Info
- Publication number
- JP2001215282A JP2001215282A JP2000025357A JP2000025357A JP2001215282A JP 2001215282 A JP2001215282 A JP 2001215282A JP 2000025357 A JP2000025357 A JP 2000025357A JP 2000025357 A JP2000025357 A JP 2000025357A JP 2001215282 A JP2001215282 A JP 2001215282A
- Authority
- JP
- Japan
- Prior art keywords
- dose
- semiconductor
- substrate
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Radiation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 宇宙から降り注ぐ高速中性子線の線量を正確
に測定することができる中性子線量の測定方法を提供す
る。 【解決手段】 半導体記憶装置２０１に既知の線量の高
エネルギ中性子線を照射しながら、半導体記憶装置２０
１へのデータの書き込みと読み出しを行うことにより第
１のソフトエラーの発生頻度を測定する工程と、高速中
性子線の線量が分かっていない実測定場所に高速中性子
線量のセンサとして複数の半導体記憶装置２０１を並べ
て複数の半導体記憶装置２０１へのデータの書き込みと
読み出し処理を行うことにより高速中性子線による第２
のソフトエラーの発生頻度を測定する工程と、第１のソ
フトエラーの発生頻度と第２のソフトエラーの発生頻度
との比率から実測定場所での高速中性子線の線量を求め
る工程とを有する。
に測定することができる中性子線量の測定方法を提供す
る。 【解決手段】 半導体記憶装置２０１に既知の線量の高
エネルギ中性子線を照射しながら、半導体記憶装置２０
１へのデータの書き込みと読み出しを行うことにより第
１のソフトエラーの発生頻度を測定する工程と、高速中
性子線の線量が分かっていない実測定場所に高速中性子
線量のセンサとして複数の半導体記憶装置２０１を並べ
て複数の半導体記憶装置２０１へのデータの書き込みと
読み出し処理を行うことにより高速中性子線による第２
のソフトエラーの発生頻度を測定する工程と、第１のソ
フトエラーの発生頻度と第２のソフトエラーの発生頻度
との比率から実測定場所での高速中性子線の線量を求め
る工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、中性子線量の測定
装置及び中性子線量の測定方法に関し、より詳しくは、
宇宙から降り注ぐ高速中性子線量を正確に測定すること
ができる中性子線量の測定装置及び同じく測定方法に関
する。
装置及び中性子線量の測定方法に関し、より詳しくは、
宇宙から降り注ぐ高速中性子線量を正確に測定すること
ができる中性子線量の測定装置及び同じく測定方法に関
する。
【０００２】
【従来の技術】近年、半導体記憶装置やロジック回路
は、宇宙から地上に降り注ぐα線や中性子によってソフ
トエラーが発生することが知られている。図１０（ａ）
は、従来の半導体記憶装置やロジック回路に用いられる
ＭＯＳトランジスタの斜視図である。
は、宇宙から地上に降り注ぐα線や中性子によってソフ
トエラーが発生することが知られている。図１０（ａ）
は、従来の半導体記憶装置やロジック回路に用いられる
ＭＯＳトランジスタの斜視図である。
【０００３】図１０（ａ）に示すように、ｐ- 型の半導
体基板１上に、ｐ型のウエル領域２が形成されている。
また、ウエル領域２の表層にはドレイン領域３ａとソー
ス領域３ｂが形成されている。また、ソース領域３ｂと
ドレイン領域３ａに挟まれた領域にゲート絶縁膜を介し
てゲート電極４ａ，４ｂが形成されている。図１０
（ｂ）は、ＭＯＳトランジスタのドレイン領域３ａ部分
のＡ−Ａ線に沿う深さ方向の不純物濃度分布を示す。
体基板１上に、ｐ型のウエル領域２が形成されている。
また、ウエル領域２の表層にはドレイン領域３ａとソー
ス領域３ｂが形成されている。また、ソース領域３ｂと
ドレイン領域３ａに挟まれた領域にゲート絶縁膜を介し
てゲート電極４ａ，４ｂが形成されている。図１０
（ｂ）は、ＭＯＳトランジスタのドレイン領域３ａ部分
のＡ−Ａ線に沿う深さ方向の不純物濃度分布を示す。
【０００４】α線などの荷電粒子が半導体記憶装置に飛
び込むとその飛跡に沿って電子・正孔対が発生する。ま
た、宇宙から地上に降り注ぐ中性子には、高速中性子が
含まれているが、この高速中性子は、図１０（ａ）に示
すように、極まれにシリコン等の半導体材料と核反応を
起こし、荷電粒子を発生させる。この荷電粒子の飛跡に
電子・正孔対が発生する。この発生電荷によって、ＤＲ
ＡＭなどの半導体記憶装置はソフトエラーを発生する。
び込むとその飛跡に沿って電子・正孔対が発生する。ま
た、宇宙から地上に降り注ぐ中性子には、高速中性子が
含まれているが、この高速中性子は、図１０（ａ）に示
すように、極まれにシリコン等の半導体材料と核反応を
起こし、荷電粒子を発生させる。この荷電粒子の飛跡に
電子・正孔対が発生する。この発生電荷によって、ＤＲ
ＡＭなどの半導体記憶装置はソフトエラーを発生する。
【０００５】このような半導体記憶装置を備えた計算機
システムの大規模化に伴い、システム全体のソフトエラ
ー率は増加する可能性があり、ソフトエラーの信頼性評
価が重要になりつつある。特に、高速中性子線量は、高
度や緯度が高い地方ほど多い。また、厚さ６０ｃｍのコ
ンクリートによって中性子線量が約半分に減衰すること
が報告されており、また、同じ地域でも、コンクリート
の厚さによって中性子線量に違いがある。このため、実
環境でのソフトエラーの発生率を知るには、ソフトエラ
ーの信頼性試験のときの高速中性子線量と、計算機シス
テムの設置場所での高速中性子線量を測定し、比較する
必要がある。
システムの大規模化に伴い、システム全体のソフトエラ
ー率は増加する可能性があり、ソフトエラーの信頼性評
価が重要になりつつある。特に、高速中性子線量は、高
度や緯度が高い地方ほど多い。また、厚さ６０ｃｍのコ
ンクリートによって中性子線量が約半分に減衰すること
が報告されており、また、同じ地域でも、コンクリート
の厚さによって中性子線量に違いがある。このため、実
環境でのソフトエラーの発生率を知るには、ソフトエラ
ーの信頼性試験のときの高速中性子線量と、計算機シス
テムの設置場所での高速中性子線量を測定し、比較する
必要がある。
【０００６】α線などの荷電粒子は半導体検出器で線量
を測定することができる。即ち、電子・正孔対が逆バイ
アスに印加したｐｎ接合の付近で発生すると、このｐｎ
接合に電流が流れる。半導体検出器はこの原理を利用し
ている。一方、中性子は電荷を有しないため、半導体検
出器で直接測定できない。そこで、熱中性子に対して
は、10Ｂや6 Ｌｉなどの核反応物質を半導体検出器に装
着した装置を用いる。この装置では、熱中性子と核反応
物質の反応で発生する荷電粒子を、半導体検出器で測定
する。
を測定することができる。即ち、電子・正孔対が逆バイ
アスに印加したｐｎ接合の付近で発生すると、このｐｎ
接合に電流が流れる。半導体検出器はこの原理を利用し
ている。一方、中性子は電荷を有しないため、半導体検
出器で直接測定できない。そこで、熱中性子に対して
は、10Ｂや6 Ｌｉなどの核反応物質を半導体検出器に装
着した装置を用いる。この装置では、熱中性子と核反応
物質の反応で発生する荷電粒子を、半導体検出器で測定
する。
【０００７】また、高速中性子線量の測定に関しては、
プロトンジェネレータを半導体検出器に装着した装置を
用いる。これは、特許公開公報（特開平０６−１８０３
７０号公報、特開平０７−１３１０５２号公報、特開平
０７−１７６７７７号公報等）に知られている。この装
置では、高速中性子がプロトンジェネレータに衝突して
弾き飛ばされた水素原子核を検出する。プロトンジェネ
レータとしては、水素化合物であるパラフィン、ポリエ
チレン、エポキシ樹脂等を用いている。
プロトンジェネレータを半導体検出器に装着した装置を
用いる。これは、特許公開公報（特開平０６−１８０３
７０号公報、特開平０７−１３１０５２号公報、特開平
０７−１７６７７７号公報等）に知られている。この装
置では、高速中性子がプロトンジェネレータに衝突して
弾き飛ばされた水素原子核を検出する。プロトンジェネ
レータとしては、水素化合物であるパラフィン、ポリエ
チレン、エポキシ樹脂等を用いている。
【０００８】
【発明が解決しようとする課題】しかしながら、プロト
ンジェネレータで検出できる中性子のエネルギ領域と、
ソフトエラーを起こす中性子のエネルギ領域は異なって
いる。このため、従来の高速中性子の検出装置では、半
導体記憶装置のソフトエラーに寄与する高速中性子線量
を正確に測定することはできないという問題がある。
ンジェネレータで検出できる中性子のエネルギ領域と、
ソフトエラーを起こす中性子のエネルギ領域は異なって
いる。このため、従来の高速中性子の検出装置では、半
導体記憶装置のソフトエラーに寄与する高速中性子線量
を正確に測定することはできないという問題がある。
【０００９】本発明は、上記従来例の問題点に鑑みて創
作されたものであり、宇宙から降り注ぐ高速中性子線の
線量を正確に測定することができる中性子線量の測定装
置及び同じく測定方法を提供することを目的とする。
作されたものであり、宇宙から降り注ぐ高速中性子線の
線量を正確に測定することができる中性子線量の測定装
置及び同じく測定方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、この発明は、中性子線量の測定装置に係り、複数の
半導体記憶装置、例えばダイナミックランダムアクセス
メモリ（ＤＲＡＭ）又はスタティックランダムアクセス
メモリ（ＳＲＡＭ）が高速中性子線のセンサとして並べ
られてなることを特徴とし、また、アルファ線又は熱中
性子線により発生する電子又は正孔が蓄積容量に流れ込
む量よりも多く、かつ前記高速中性子線により発生する
電子又は正孔が蓄積容量に流れ込む量よりも少ない量の
電荷を蓄積することが可能な容量値を有するキャパシタ
又は寄生容量を備えていることを特徴とし、さらに、ダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）又はス
タティックランダムアクセスメモリ（ＳＲＡＭ）は、第
１導電型の半導体層の表層に形成された、チャネル領域
を挟んで対向する第２導電型のソース領域及びドレイン
領域を有する電界効果トランジスタで構成され、該電界
効果トランジスタの半導体層は、該半導体層の内部にい
くほど不純物濃度が高くなるように不純物濃度分布に勾
配を持たせてなることを特徴とし、さらに、スタティッ
クランダムアクセスメモリ（ＳＲＡＭ）は、第１導電型
のコレクタ領域と、該コレクタ領域上に形成された第２
導電型のベース領域と、該ベース領域上に形成された第
１導電型のエミッタ領域とを有するバイポーラトランジ
スタで構成され、第１導電型のコレクタ領域は、第２導
電型の半導体の基板上に積層された該基板の不純物濃度
よりも低い不純物濃度を有する第１導電型のエピタキシ
ャル層からなり、前記基板から前記エピタキシャル層に
向かって前記基板の不純物が外方拡散していることを特
徴としている。
め、この発明は、中性子線量の測定装置に係り、複数の
半導体記憶装置、例えばダイナミックランダムアクセス
メモリ（ＤＲＡＭ）又はスタティックランダムアクセス
メモリ（ＳＲＡＭ）が高速中性子線のセンサとして並べ
られてなることを特徴とし、また、アルファ線又は熱中
性子線により発生する電子又は正孔が蓄積容量に流れ込
む量よりも多く、かつ前記高速中性子線により発生する
電子又は正孔が蓄積容量に流れ込む量よりも少ない量の
電荷を蓄積することが可能な容量値を有するキャパシタ
又は寄生容量を備えていることを特徴とし、さらに、ダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）又はス
タティックランダムアクセスメモリ（ＳＲＡＭ）は、第
１導電型の半導体層の表層に形成された、チャネル領域
を挟んで対向する第２導電型のソース領域及びドレイン
領域を有する電界効果トランジスタで構成され、該電界
効果トランジスタの半導体層は、該半導体層の内部にい
くほど不純物濃度が高くなるように不純物濃度分布に勾
配を持たせてなることを特徴とし、さらに、スタティッ
クランダムアクセスメモリ（ＳＲＡＭ）は、第１導電型
のコレクタ領域と、該コレクタ領域上に形成された第２
導電型のベース領域と、該ベース領域上に形成された第
１導電型のエミッタ領域とを有するバイポーラトランジ
スタで構成され、第１導電型のコレクタ領域は、第２導
電型の半導体の基板上に積層された該基板の不純物濃度
よりも低い不純物濃度を有する第１導電型のエピタキシ
ャル層からなり、前記基板から前記エピタキシャル層に
向かって前記基板の不純物が外方拡散していることを特
徴としている。
【００１１】また、この発明は、中性子線量の測定方法
に係り、半導体記憶装置、例えばダイナミックランダム
アクセスメモリ（ＤＲＡＭ）又はスタティックランダム
アクセスメモリ（ＳＲＡＭ）に既知の線量の高エネルギ
中性子線を照射しながら、前記半導体記憶装置へのデー
タの書き込みと読み出し処理を行うことにより第１のソ
フトエラーの発生頻度を測定する工程と、中性子線量が
分かっていない実測定場所に高速中性子線量のセンサと
して複数の前記半導体記憶装置を並べて該複数の半導体
記憶装置へのデータの書き込みと読み出し処理を行うこ
とにより高速中性子線による第２のソフトエラーの発生
頻度を測定する工程と、前記第１のソフトエラーの発生
頻度と第２のソフトエラーの発生頻度との比率から前記
実測定場所での高速中性子線の線量を求める工程とを有
することを特徴とし、また、スタティックランダムアク
セスメモリ（ＳＲＡＭ）は、第１導電型の半導体の基板
上に形成された第２導電型のコレクタ領域を有するバイ
ポーラトランジスタで構成され、かつ前記基板と前記コ
レクタ領域の間のｐｎ接合に逆バイアスを印加すること
を特徴としている。
に係り、半導体記憶装置、例えばダイナミックランダム
アクセスメモリ（ＤＲＡＭ）又はスタティックランダム
アクセスメモリ（ＳＲＡＭ）に既知の線量の高エネルギ
中性子線を照射しながら、前記半導体記憶装置へのデー
タの書き込みと読み出し処理を行うことにより第１のソ
フトエラーの発生頻度を測定する工程と、中性子線量が
分かっていない実測定場所に高速中性子線量のセンサと
して複数の前記半導体記憶装置を並べて該複数の半導体
記憶装置へのデータの書き込みと読み出し処理を行うこ
とにより高速中性子線による第２のソフトエラーの発生
頻度を測定する工程と、前記第１のソフトエラーの発生
頻度と第２のソフトエラーの発生頻度との比率から前記
実測定場所での高速中性子線の線量を求める工程とを有
することを特徴とし、また、スタティックランダムアク
セスメモリ（ＳＲＡＭ）は、第１導電型の半導体の基板
上に形成された第２導電型のコレクタ領域を有するバイ
ポーラトランジスタで構成され、かつ前記基板と前記コ
レクタ領域の間のｐｎ接合に逆バイアスを印加すること
を特徴としている。
【００１２】次に、本発明の構成から導かれる作用につ
いて説明する。実用に供される半導体記憶装置では、通
常は、ソフトエラーの発生率を低減させることを目標と
して改良が施されるが、この発明では、逆に、ソフトエ
ラーの発生率を高めた半導体記憶装置を高速中性子線量
のセンサとして用いている。即ち、この発明の中性子線
量の測定装置においては、複数の半導体記憶装置、例え
ばダイナミックランダムアクセスメモリ（ＤＲＡＭ）又
はスタティックランダムアクセスメモリ（ＳＲＡＭ）が
高速中性子線のセンサとして並べられてなる。
いて説明する。実用に供される半導体記憶装置では、通
常は、ソフトエラーの発生率を低減させることを目標と
して改良が施されるが、この発明では、逆に、ソフトエ
ラーの発生率を高めた半導体記憶装置を高速中性子線量
のセンサとして用いている。即ち、この発明の中性子線
量の測定装置においては、複数の半導体記憶装置、例え
ばダイナミックランダムアクセスメモリ（ＤＲＡＭ）又
はスタティックランダムアクセスメモリ（ＳＲＡＭ）が
高速中性子線のセンサとして並べられてなる。
【００１３】複数の半導体記憶装置が並べられているの
で、高速中性子線の線量の測定感度を向上させることが
できる。また、実用に供される半導体記憶装置に類似し
た半導体記憶装置を用いているため、実用に近いソフト
エラーの発生頻度と高速中性子線の線量との関係を求め
ることができる。さらに、アルファ線又は熱中性子線に
より発生する電子又は正孔が蓄積容量に流れ込む量より
も多く、かつ高速中性子線により発生する電子又は正孔
が蓄積容量に流れ込む量よりも少ない量の電荷を蓄積す
ることが可能な容量値を有するキャパシタ又は寄生容量
を備えている。
で、高速中性子線の線量の測定感度を向上させることが
できる。また、実用に供される半導体記憶装置に類似し
た半導体記憶装置を用いているため、実用に近いソフト
エラーの発生頻度と高速中性子線の線量との関係を求め
ることができる。さらに、アルファ線又は熱中性子線に
より発生する電子又は正孔が蓄積容量に流れ込む量より
も多く、かつ高速中性子線により発生する電子又は正孔
が蓄積容量に流れ込む量よりも少ない量の電荷を蓄積す
ることが可能な容量値を有するキャパシタ又は寄生容量
を備えている。
【００１４】このため、アルファ線又は熱中性子線の影
響を除去し、ソフトエラーの真の原因となる高速中性子
線の線量を測定することができる。なお、実測定場所で
の高速中性子線の線量を測定するためには、既知の線量
の高エネルギ中性子の照射実験によりソフトエラーの発
生頻度と高速中性子線の線量との対応関係を予め測定し
ておくことが必要になる。
響を除去し、ソフトエラーの真の原因となる高速中性子
線の線量を測定することができる。なお、実測定場所で
の高速中性子線の線量を測定するためには、既知の線量
の高エネルギ中性子の照射実験によりソフトエラーの発
生頻度と高速中性子線の線量との対応関係を予め測定し
ておくことが必要になる。
【００１５】特に、半導体層の内部ほど不純物濃度が高
くなるように、不純物濃度分布に勾配を持たせている。
半導体層の内部で不純物濃度が一定ではなく、濃度勾配
を有していると、熱平衡状態でもその場所に電界が発生
する。例えば、ｐ型の半導体層の表層にｎ型のドレイン
領域等が形成されてなるｎチャネル絶縁ゲート型電界効
果トランジスタ（ｎ−ＭＯＳＦＥＴ）で構成されるＤＲ
ＡＭの場合、ｐ型の半導体層の内部ほどアクセプタ濃度
が高くなっていると、半導体層の表面から内部に向う電
界が生じるため、高速中性子線の照射により発生した電
子は表面の方向に流される。このため、蓄積容量をｎ型
のドレイン領域等に接続しておくと、蓄積容量に収集さ
れる電子の量がより多くなり、ソフトエラーが一層発生
し易くなる。
くなるように、不純物濃度分布に勾配を持たせている。
半導体層の内部で不純物濃度が一定ではなく、濃度勾配
を有していると、熱平衡状態でもその場所に電界が発生
する。例えば、ｐ型の半導体層の表層にｎ型のドレイン
領域等が形成されてなるｎチャネル絶縁ゲート型電界効
果トランジスタ（ｎ−ＭＯＳＦＥＴ）で構成されるＤＲ
ＡＭの場合、ｐ型の半導体層の内部ほどアクセプタ濃度
が高くなっていると、半導体層の表面から内部に向う電
界が生じるため、高速中性子線の照射により発生した電
子は表面の方向に流される。このため、蓄積容量をｎ型
のドレイン領域等に接続しておくと、蓄積容量に収集さ
れる電子の量がより多くなり、ソフトエラーが一層発生
し易くなる。
【００１６】また、スタティックランダムアクセスメモ
リ（ＳＲＡＭ）は、第１導電型の半導体の基板上に形成
された第２導電型のコレクタ領域を有するバイポーラト
ランジスタで構成され、かつ基板とコレクタ領域の間の
ｐｎ接合に逆バイアス電圧を印加している。これによ
り、ｐｎ接合から空乏層がｐｎ接合の両側に広がり、電
子・正孔対の捕獲率が高くなる。
リ（ＳＲＡＭ）は、第１導電型の半導体の基板上に形成
された第２導電型のコレクタ領域を有するバイポーラト
ランジスタで構成され、かつ基板とコレクタ領域の間の
ｐｎ接合に逆バイアス電圧を印加している。これによ
り、ｐｎ接合から空乏層がｐｎ接合の両側に広がり、電
子・正孔対の捕獲率が高くなる。
【００１７】特に、第１導電型の半導体の基板と第２導
電型のコレクタ領域との境界領域に基板の不純物濃度よ
りも高い不純物濃度を有する第２導電型の高濃度埋込層
が形成されていると、ｐｎ接合から空乏層がより低濃度
の基板側に広がるため、より深いところの電子・正孔対
の捕獲率が高くなる。このため、ほとんどが半導体層を
突き抜けてしまう高速中性子線の線量の検出感度を高め
ることができる。
電型のコレクタ領域との境界領域に基板の不純物濃度よ
りも高い不純物濃度を有する第２導電型の高濃度埋込層
が形成されていると、ｐｎ接合から空乏層がより低濃度
の基板側に広がるため、より深いところの電子・正孔対
の捕獲率が高くなる。このため、ほとんどが半導体層を
突き抜けてしまう高速中性子線の線量の検出感度を高め
ることができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 （第１の実施の形態）図１はこの発明の第１の実施の形
態の中性子線量の測定装置について示す断面図である。
て図面を参照して説明する。 （第１の実施の形態）図１はこの発明の第１の実施の形
態の中性子線量の測定装置について示す断面図である。
【００１９】この中性子線量の測定装置３０１では、図
３に示すダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）、又は図４乃至図５に示すスタティックランダムア
クセスメモリ（ＳＲＡＭ）等の半導体記憶装置２０１が
複数並べられている。図３乃至図５において、図３はＭ
ＯＳＦＥＴを用いたＤＲＡＭセルであり、図４（ａ）は
ＭＯＳＦＥＴを用いた抵抗負荷のＳＲＡＭセルであり、
図４（ｂ）はＭＯＳＦＥＴを用いたＭＯＳＦＥＴ負荷の
ＳＲＡＭセルであり、図５はマルチエミッタ構造のバイ
ポーラトランジスタを用い、クランプ素子としてショッ
トキダイオードを用いたＳＲＡＭセルである。
３に示すダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）、又は図４乃至図５に示すスタティックランダムア
クセスメモリ（ＳＲＡＭ）等の半導体記憶装置２０１が
複数並べられている。図３乃至図５において、図３はＭ
ＯＳＦＥＴを用いたＤＲＡＭセルであり、図４（ａ）は
ＭＯＳＦＥＴを用いた抵抗負荷のＳＲＡＭセルであり、
図４（ｂ）はＭＯＳＦＥＴを用いたＭＯＳＦＥＴ負荷の
ＳＲＡＭセルであり、図５はマルチエミッタ構造のバイ
ポーラトランジスタを用い、クランプ素子としてショッ
トキダイオードを用いたＳＲＡＭセルである。
【００２０】第１の実施の形態の場合、同一品種の６４
ＭｂｉｔＤＲＡＭが１０００個程度並べられているとす
る。このＤＲＡＭでは、図３に示すように、蓄積容量
（キャパシタ）を備えている。このキャパシタを半導体
記憶装置２０１のｐ型の半導体層の表層に形成されたｎ
型のドレイン領域或いはソース領域等に接続している。
このキャパシタにおいては、エネルギの小さいアルファ
線（α線）又は熱中性子線により発生する電子又は正孔
が蓄積容量に流れ込む荷電粒子の量（ｎα）よりも多
く、かつエネルギの大きい高速中性子線により発生する
電子又は正孔が蓄積容量に流れ込む量（ｎｎ）よりも少
ない量の電荷を蓄積することが可能な容量値（Ｃ）を有
するようにする。即ち、ＤＲＡＭへのデータの書き込み
や読み出しのときにキャパシタにかかる電圧Ｖｃｃに対
して、ｎα＜１／２Ｃ・Ｖｃｃ＜ｎｎという関係を満た
すような容量値（Ｃ）を有するキャパシタをｎ型のドレ
イン領域等に接続している。この場合、Ｖｃｃに対して
キャパシタに５０ｆＣ以上の電荷が蓄積可能なような容
量値とする。なお、ＳＲＡＭの場合、内部リードの寄生
容量がＤＲＡＭのキャパシタに相当する。
ＭｂｉｔＤＲＡＭが１０００個程度並べられているとす
る。このＤＲＡＭでは、図３に示すように、蓄積容量
（キャパシタ）を備えている。このキャパシタを半導体
記憶装置２０１のｐ型の半導体層の表層に形成されたｎ
型のドレイン領域或いはソース領域等に接続している。
このキャパシタにおいては、エネルギの小さいアルファ
線（α線）又は熱中性子線により発生する電子又は正孔
が蓄積容量に流れ込む荷電粒子の量（ｎα）よりも多
く、かつエネルギの大きい高速中性子線により発生する
電子又は正孔が蓄積容量に流れ込む量（ｎｎ）よりも少
ない量の電荷を蓄積することが可能な容量値（Ｃ）を有
するようにする。即ち、ＤＲＡＭへのデータの書き込み
や読み出しのときにキャパシタにかかる電圧Ｖｃｃに対
して、ｎα＜１／２Ｃ・Ｖｃｃ＜ｎｎという関係を満た
すような容量値（Ｃ）を有するキャパシタをｎ型のドレ
イン領域等に接続している。この場合、Ｖｃｃに対して
キャパシタに５０ｆＣ以上の電荷が蓄積可能なような容
量値とする。なお、ＳＲＡＭの場合、内部リードの寄生
容量がＤＲＡＭのキャパシタに相当する。
【００２１】次に、図２のフローチャートを参照して上
記中性子線量の測定装置３０１を用いて高速中性子線の
線量を測定する方法について説明する。実測定場所での
高速中性子線の線量を測定するためには、既知の線量の
高エネルギ中性子の照射実験によりソフトエラーの発生
頻度と高エネルギ中性子線の線量との対応関係を予め測
定しておくことが必要になる。
記中性子線量の測定装置３０１を用いて高速中性子線の
線量を測定する方法について説明する。実測定場所での
高速中性子線の線量を測定するためには、既知の線量の
高エネルギ中性子の照射実験によりソフトエラーの発生
頻度と高エネルギ中性子線の線量との対応関係を予め測
定しておくことが必要になる。
【００２２】従って、まず、半導体記憶装置２０１を中
性子照射施設等に持ち込み、加速器等から発生させた既
知の線量の高エネルギ中性子線を半導体記憶装置２０１
に照射しながら、半導体記憶装置２０１へのデータの書
き込みと読み出し処理を行う。この場合、高エネルギ中
性子線により半導体記憶装置２０１に電荷が発生すると
ソフトエラーとなる。これを集計して高エネルギ中性子
線による第１のソフトエラーの発生頻度を測定する。
性子照射施設等に持ち込み、加速器等から発生させた既
知の線量の高エネルギ中性子線を半導体記憶装置２０１
に照射しながら、半導体記憶装置２０１へのデータの書
き込みと読み出し処理を行う。この場合、高エネルギ中
性子線により半導体記憶装置２０１に電荷が発生すると
ソフトエラーとなる。これを集計して高エネルギ中性子
線による第１のソフトエラーの発生頻度を測定する。
【００２３】次いで、高速中性子線の線量が分かってい
ない実測定場所に高速中性子線量のセンサとして複数の
半導体記憶装置２０１を並べて複数の半導体記憶装置２
０１へのデータの書き込みと読み出し処理を行うことに
より、上記と同じようにして高速中性子線による第２の
ソフトエラーの発生頻度を測定する。次に、第１のソフ
トエラーの発生頻度と第２のソフトエラーの発生頻度と
を比較することにより実測定場所での高速中性子線の線
量を求めることができる。
ない実測定場所に高速中性子線量のセンサとして複数の
半導体記憶装置２０１を並べて複数の半導体記憶装置２
０１へのデータの書き込みと読み出し処理を行うことに
より、上記と同じようにして高速中性子線による第２の
ソフトエラーの発生頻度を測定する。次に、第１のソフ
トエラーの発生頻度と第２のソフトエラーの発生頻度と
を比較することにより実測定場所での高速中性子線の線
量を求めることができる。
【００２４】以上のように、第１の実施の形態の中性子
線量の測定装置３０１によれば、複数の半導体記憶装置
２０１を並べているので、高速中性子線の検出感度を向
上させることができる。さらに、実用に供される半導体
記憶装置に類似の半導体記憶装置２０１を用いているた
め、実用に近いソフトエラーの発生頻度と高速中性子線
の線量との関係を求め、高速中性子線の線量を正確に測
定することができる。
線量の測定装置３０１によれば、複数の半導体記憶装置
２０１を並べているので、高速中性子線の検出感度を向
上させることができる。さらに、実用に供される半導体
記憶装置に類似の半導体記憶装置２０１を用いているた
め、実用に近いソフトエラーの発生頻度と高速中性子線
の線量との関係を求め、高速中性子線の線量を正確に測
定することができる。
【００２５】また、ｎα＜１／２Ｃ・Ｖｃｃ＜ｎｎとい
う関係を満たすようなキャパシタを半導体記憶装置２０
１のドレイン領域等に接続しているので、アルファ線又
は熱中性子線の影響を除去し、ソフトエラーの真の原因
となる高速中性子線の線量を正確に測定することができ
る。 （第２の実施の形態）図６（ａ）は、この発明の第１の
実施の形態に係り、上記の中性子線量の測定装置３０１
に用いられる図３乃至図５に示すＤＲＡＭやＳＲＡＭ等
の半導体記憶装置２０１を構成する絶縁ゲート型電界効
果トランジスタ（ＭＯＳＦＥＴ）やバイポーラトランジ
スタについて示す断面図である。
う関係を満たすようなキャパシタを半導体記憶装置２０
１のドレイン領域等に接続しているので、アルファ線又
は熱中性子線の影響を除去し、ソフトエラーの真の原因
となる高速中性子線の線量を正確に測定することができ
る。 （第２の実施の形態）図６（ａ）は、この発明の第１の
実施の形態に係り、上記の中性子線量の測定装置３０１
に用いられる図３乃至図５に示すＤＲＡＭやＳＲＡＭ等
の半導体記憶装置２０１を構成する絶縁ゲート型電界効
果トランジスタ（ＭＯＳＦＥＴ）やバイポーラトランジ
スタについて示す断面図である。
【００２６】図６（ａ）に示すように、ｐ+ 型の半導体
基板１１上にｎ−ＭＯＳＦＥＴ（ｎチャネル絶縁ゲート
型電界効果トランジスタ）１０１、ｐ−ＭＯＳＦＥＴ
（ｐチャネル絶縁ゲート型電界効果トランジスタ）１０
２、ｎｐｎバイポーラトランジスタ１０３が形成されて
いる。なお、図面では便宜上これらが隣接するように形
成しているが、実際には、図６（ａ）のように隣接して
形成されている場合もあるし、また各々分離して形成さ
れている場合もある。
基板１１上にｎ−ＭＯＳＦＥＴ（ｎチャネル絶縁ゲート
型電界効果トランジスタ）１０１、ｐ−ＭＯＳＦＥＴ
（ｐチャネル絶縁ゲート型電界効果トランジスタ）１０
２、ｎｐｎバイポーラトランジスタ１０３が形成されて
いる。なお、図面では便宜上これらが隣接するように形
成しているが、実際には、図６（ａ）のように隣接して
形成されている場合もあるし、また各々分離して形成さ
れている場合もある。
【００２７】ｎ−ＭＯＳＦＥＴ１０１部分では、半導体
基板１１上にｐ型のウエル領域１３ａが形成されてい
る。また、ウエル領域１３ａの表層にはｎ型のソース領
域１４ｂやドレイン領域１４ａが形成されている。ソー
ス領域１４ｂとドレイン領域１４ａに挟まれたウエル領
域１３ａ上にはゲート絶縁膜を介してゲート電極１５ａ
が形成されている。ゲート電極１５ａの下のウエル領域
１３ａがチャネル領域となる。
基板１１上にｐ型のウエル領域１３ａが形成されてい
る。また、ウエル領域１３ａの表層にはｎ型のソース領
域１４ｂやドレイン領域１４ａが形成されている。ソー
ス領域１４ｂとドレイン領域１４ａに挟まれたウエル領
域１３ａ上にはゲート絶縁膜を介してゲート電極１５ａ
が形成されている。ゲート電極１５ａの下のウエル領域
１３ａがチャネル領域となる。
【００２８】ソース領域１４ｂとドレイン領域１４ａに
はそれぞれこれらの領域１４ｂ、１４ａと接触してソー
ス電極１７ｂ、ドレイン電極１７ａが形成されている。
なお、図中、符号１６は素子分離領域に形成されたフィ
ールド絶縁膜である。図６（ｂ）は、ｎ−ＭＯＳＦＥＴ
１０１部分のＢ−Ｂ線に沿う深さ方向の不純物濃度分布
を示すグラフである。図６（ｂ）の点線で示す不純物濃
度分布を有する図１０（ｂ）の場合と比べて、半導体基
板１１の不純物濃度がウエル領域１３ａのそれよりも高
くなっていることである。さらに、半導体基板１１とウ
エル領域１３ａとの境界領域１１ａで高濃度の半導体基
板１１側からウエル領域１３ａに向かって漸減するよう
な濃度勾配を有する不純物濃度分布となっている。
はそれぞれこれらの領域１４ｂ、１４ａと接触してソー
ス電極１７ｂ、ドレイン電極１７ａが形成されている。
なお、図中、符号１６は素子分離領域に形成されたフィ
ールド絶縁膜である。図６（ｂ）は、ｎ−ＭＯＳＦＥＴ
１０１部分のＢ−Ｂ線に沿う深さ方向の不純物濃度分布
を示すグラフである。図６（ｂ）の点線で示す不純物濃
度分布を有する図１０（ｂ）の場合と比べて、半導体基
板１１の不純物濃度がウエル領域１３ａのそれよりも高
くなっていることである。さらに、半導体基板１１とウ
エル領域１３ａとの境界領域１１ａで高濃度の半導体基
板１１側からウエル領域１３ａに向かって漸減するよう
な濃度勾配を有する不純物濃度分布となっている。
【００２９】ｎｐｎバイポーラトランジスタ１０３の部
分では、ｐ+ 型の半導体基板１１上にコレクタ領域であ
るｎ型のウエル領域１９が形成されており、かつｐ+ 型
の半導体基板１１とウエル領域１９との間に高濃度のｎ
型の埋込層１８ａが形成されている。さらに、ｎ型の埋
込層１８ａと接続し、かつウエル領域１９の表層に露出
するようにｎ型のコレクタ引出層１８ｂが形成されてい
る。ウエル領域１９の表層にｐ型のベース領域２１が形
成され、ベース領域２１内にｎ型のエミッタ領域２２が
形成されている。コレクタ引出層１８ｂにはコレクタ電
極２３ｃが接続し、ベース領域２１にはベース電極２３
ｂが接続し、エミッタ領域２２にはエミッタ電極２３ａ
が接続している。
分では、ｐ+ 型の半導体基板１１上にコレクタ領域であ
るｎ型のウエル領域１９が形成されており、かつｐ+ 型
の半導体基板１１とウエル領域１９との間に高濃度のｎ
型の埋込層１８ａが形成されている。さらに、ｎ型の埋
込層１８ａと接続し、かつウエル領域１９の表層に露出
するようにｎ型のコレクタ引出層１８ｂが形成されてい
る。ウエル領域１９の表層にｐ型のベース領域２１が形
成され、ベース領域２１内にｎ型のエミッタ領域２２が
形成されている。コレクタ引出層１８ｂにはコレクタ電
極２３ｃが接続し、ベース領域２１にはベース電極２３
ｂが接続し、エミッタ領域２２にはエミッタ電極２３ａ
が接続している。
【００３０】図６（ｃ）は、ｎｐｎバイポーラトランジ
スタ１０３部分のＣ−Ｃ線に沿う深さ方向の不純物濃度
分布を示すグラフである。図６（ｃ）の点線で示す不純
物濃度分布を有する場合と比べて、半導体基板１１の不
純物濃度がウエル領域１９や埋込層１８ａのそれよりも
高くなっていることである。さらに、半導体基板１１と
埋込層１８ａとの境界領域１１ａで高濃度の半導体基板
１１側から埋込層１８ａに向かって漸減するような濃度
勾配を有する不純物濃度分布となっている。
スタ１０３部分のＣ−Ｃ線に沿う深さ方向の不純物濃度
分布を示すグラフである。図６（ｃ）の点線で示す不純
物濃度分布を有する場合と比べて、半導体基板１１の不
純物濃度がウエル領域１９や埋込層１８ａのそれよりも
高くなっていることである。さらに、半導体基板１１と
埋込層１８ａとの境界領域１１ａで高濃度の半導体基板
１１側から埋込層１８ａに向かって漸減するような濃度
勾配を有する不純物濃度分布となっている。
【００３１】ｐ−ＭＯＳＦＥＴ１０２部分では、ｐ+ 型
の半導体基板１１上にｎ型のウエル領域１３ｂが形成さ
れている。かつｐ+ 型の半導体基板１１とウエル領域１
３ｂとの間に高濃度のｎ型の埋込層１２が形成されてい
る。また、ウエル領域１３ｂの表層にはｐ型のソース領
域１４ｄやドレイン領域１４ｃが形成されている。ソー
ス領域１４ｄとドレイン領域１４ｃに挟まれたウエル領
域１３ｂ上にはゲート絶縁膜を介してゲート電極１５ｂ
が形成されている。ゲート電極１５ｂの下のウエル領域
１３ｂがチャネル領域となる。
の半導体基板１１上にｎ型のウエル領域１３ｂが形成さ
れている。かつｐ+ 型の半導体基板１１とウエル領域１
３ｂとの間に高濃度のｎ型の埋込層１２が形成されてい
る。また、ウエル領域１３ｂの表層にはｐ型のソース領
域１４ｄやドレイン領域１４ｃが形成されている。ソー
ス領域１４ｄとドレイン領域１４ｃに挟まれたウエル領
域１３ｂ上にはゲート絶縁膜を介してゲート電極１５ｂ
が形成されている。ゲート電極１５ｂの下のウエル領域
１３ｂがチャネル領域となる。
【００３２】ソース領域１４ｄとドレイン領域１４ｃに
はそれぞれこれらの領域１４ｄ、１４ｃと接触してソー
ス電極１７ｄ、ドレイン電極１７ｃが形成されている。
なお、図６（ａ）のように、ｎ−ＭＯＳＦＥＴ１０１と
ｐ−ＭＯＳＦＥＴ１０２とが隣接して配置されたとき、
ＣＭＯＳ（Complementary MOS ）の構造となる。
はそれぞれこれらの領域１４ｄ、１４ｃと接触してソー
ス電極１７ｄ、ドレイン電極１７ｃが形成されている。
なお、図６（ａ）のように、ｎ−ＭＯＳＦＥＴ１０１と
ｐ−ＭＯＳＦＥＴ１０２とが隣接して配置されたとき、
ＣＭＯＳ（Complementary MOS ）の構造となる。
【００３３】上記の半導体記憶装置を備えた中性子線量
の測定装置を用いて中性子線量を測定する方法について
は第１の実施の形態と同様に行うことができるので、説
明を省略する。以上のように、この発明の第２の実施の
形態によれば、ウエル領域１３ａ、１３ｂ、１３ｃと半
導体基板１１との間の境界領域１１ａにおいて、半導体
層の内部ほど不純物濃度が高くなるように、不純物濃度
分布に勾配を持たせている。
の測定装置を用いて中性子線量を測定する方法について
は第１の実施の形態と同様に行うことができるので、説
明を省略する。以上のように、この発明の第２の実施の
形態によれば、ウエル領域１３ａ、１３ｂ、１３ｃと半
導体基板１１との間の境界領域１１ａにおいて、半導体
層の内部ほど不純物濃度が高くなるように、不純物濃度
分布に勾配を持たせている。
【００３４】このように、半導体層の内部で不純物濃度
勾配を有する場所があると、熱平衡状態でもその場所に
電界が発生する。上記第２の実施の形態のように、ｐ型
のウエル領域１３ａの表層にｎ型のドレイン領域１４ａ
等が形成されてなるｎ−ＭＯＳＦＥＴで構成されるＤＲ
ＡＭの場合、ｐ型のウエル領域１３ａと半導体基板１１
との境界領域１１ａで、半導体基板１１側にいくほどア
クセプタ濃度が高くなっていると、表面側から半導体基
板１１の方向に電界が生じ、高速中性子線の照射により
発生した電子は表面の方に流される。このため、ｎ型の
ドレイン領域１４ａ等に接続された蓄積容量に収集され
る電子の量が多くなり、ソフトエラーが発生し易くな
る。
勾配を有する場所があると、熱平衡状態でもその場所に
電界が発生する。上記第２の実施の形態のように、ｐ型
のウエル領域１３ａの表層にｎ型のドレイン領域１４ａ
等が形成されてなるｎ−ＭＯＳＦＥＴで構成されるＤＲ
ＡＭの場合、ｐ型のウエル領域１３ａと半導体基板１１
との境界領域１１ａで、半導体基板１１側にいくほどア
クセプタ濃度が高くなっていると、表面側から半導体基
板１１の方向に電界が生じ、高速中性子線の照射により
発生した電子は表面の方に流される。このため、ｎ型の
ドレイン領域１４ａ等に接続された蓄積容量に収集され
る電子の量が多くなり、ソフトエラーが発生し易くな
る。
【００３５】これにより、ソフトエラーの発生頻度を高
め、検出感度を向上させることができる。従って、第１
の実施の形態における蓄積容量を併用すると、ソフトエ
ラーの真の原因となる高速中性子線の線量をより一層正
確に測定することができる。 （第３の実施の形態）図７（ａ）はこの発明の第３の実
施の形態の中性子線量の測定装置に用いられるｎｐｎバ
イポーラトランジスタの構造を示す断面図であり、同図
（ｂ）は、同図（ａ）のｎｐｎバイポーラトランジスタ
のＤ−Ｄ線に沿う深さ方向の不純物濃度分布について示
すグラフである。
め、検出感度を向上させることができる。従って、第１
の実施の形態における蓄積容量を併用すると、ソフトエ
ラーの真の原因となる高速中性子線の線量をより一層正
確に測定することができる。 （第３の実施の形態）図７（ａ）はこの発明の第３の実
施の形態の中性子線量の測定装置に用いられるｎｐｎバ
イポーラトランジスタの構造を示す断面図であり、同図
（ｂ）は、同図（ａ）のｎｐｎバイポーラトランジスタ
のＤ−Ｄ線に沿う深さ方向の不純物濃度分布について示
すグラフである。
【００３６】図６（ｃ）の場合と比較して、基板３１と
してｐ型の半導体基板を用いていることは図６（ｃ）の
場合と同じであるが、ｎ型のコレクタ領域３３とｐ型の
基板３１との間にコレクタ領域であるｎ型の埋込層３２
ａを有し、基板３１にドーピングされた不純物濃度が埋
込層３２ａの濃度よりも低いことが図６（ｃ）の場合と
異なる。なお、図７（ａ）中、他の符号３５はベース領
域、３６はエミッタ領域、３７はベース電極、３８はエ
ミッタ電極、３９はコレクタ電極である。
してｐ型の半導体基板を用いていることは図６（ｃ）の
場合と同じであるが、ｎ型のコレクタ領域３３とｐ型の
基板３１との間にコレクタ領域であるｎ型の埋込層３２
ａを有し、基板３１にドーピングされた不純物濃度が埋
込層３２ａの濃度よりも低いことが図６（ｃ）の場合と
異なる。なお、図７（ａ）中、他の符号３５はベース領
域、３６はエミッタ領域、３７はベース電極、３８はエ
ミッタ電極、３９はコレクタ電極である。
【００３７】さらに、埋込層３２ａと基板３１との間の
ｐｎ接合に逆バイアス電圧を印加していることである。
このｐｎ接合に逆バイアス電圧を印加することにより、
空乏層がより低濃度の基板３１側に広がるため、より深
いところの電子・正孔対の捕獲率が高くなる。このた
め、ほとんどが半導体層を突き抜けてしまう高速中性子
線の線量の測定感度を高めることができる。
ｐｎ接合に逆バイアス電圧を印加していることである。
このｐｎ接合に逆バイアス電圧を印加することにより、
空乏層がより低濃度の基板３１側に広がるため、より深
いところの電子・正孔対の捕獲率が高くなる。このた
め、ほとんどが半導体層を突き抜けてしまう高速中性子
線の線量の測定感度を高めることができる。
【００３８】この場合、印加する逆バイアス電圧はｐｎ
接合の耐圧以下であればよいので、適宜決めることがで
きる。逆バイアス電圧が高いほど空乏層が広がるためよ
り感度が高くなる。上記の半導体記憶装置を備えた中性
子線量の測定装置を用いた中性子線量の測定方法につい
ては、第１の実施の形態と同様に行うことができるの
で、説明を省略する。
接合の耐圧以下であればよいので、適宜決めることがで
きる。逆バイアス電圧が高いほど空乏層が広がるためよ
り感度が高くなる。上記の半導体記憶装置を備えた中性
子線量の測定装置を用いた中性子線量の測定方法につい
ては、第１の実施の形態と同様に行うことができるの
で、説明を省略する。
【００３９】なお、上記では、ｎ型のコレクタ領域３３
とｐ型の基板３１との間にコレクタ領域であるｎ型の埋
込層３２ａを有しているが、ｎ型の埋込層３２ａを形成
しなくてもよい。この場合、ｐｎ接合の両側の領域の不
純物濃度はより近くなるため、ｐｎ接合から空乏層がｐ
ｎ接合の両側に広がり、上記と同様に半導体基板内に発
生する電子・正孔対を感度良く検出することができる。 （第４の実施の形態）図８は、この発明の第４の実施の
形態の中性子線量の測定装置に用いられるＭＯＳＦＥＴ
やバイポーラトランジスタについて示す断面図である。
とｐ型の基板３１との間にコレクタ領域であるｎ型の埋
込層３２ａを有しているが、ｎ型の埋込層３２ａを形成
しなくてもよい。この場合、ｐｎ接合の両側の領域の不
純物濃度はより近くなるため、ｐｎ接合から空乏層がｐ
ｎ接合の両側に広がり、上記と同様に半導体基板内に発
生する電子・正孔対を感度良く検出することができる。 （第４の実施の形態）図８は、この発明の第４の実施の
形態の中性子線量の測定装置に用いられるＭＯＳＦＥＴ
やバイポーラトランジスタについて示す断面図である。
【００４０】図８に示すように、ｐ+ 型の半導体基板４
１上にｎ−ＭＯＳＦＥＴ１０４が形成されている。この
ｎ−ＭＯＳＦＥＴ１０４を用いて電荷収集頻度を調査し
た結果について以下に説明する。実験のため、ｎ−ＭＯ
ＳＦＥＴ１０４の基板からバックゲート領域にかけての
不純物濃度分布を３種類変化させた。２種類の試料につ
いては、基板としてｐ型０．０１Ωｃｍの半導体基板４
１を用い、その基板４１上に不純物濃度１０15ｃｍ-3一
定で、厚さ３μｍ（図９においてｄepi ＝３μｍと表
示）及び厚さ６μｍ（同じくｄepi ＝6 μｍと表示）の
ｐ型のエピタキシャル層４２を成長させ、温度９５０℃
で、３０分間加熱処理を行った。加熱処理により、基板
４１側からエピタキシャル層４２に基板４１の不純物が
アウトディフュージョン（外方拡散）し、基板４１とエ
ピタキシャル層４２の間に不純物濃度勾配を形成するこ
とができる。もう一つの試料（同じくバルクと表示）
は、１×１０15ｃｍ-3程度の低濃度の基板を用いた。
１上にｎ−ＭＯＳＦＥＴ１０４が形成されている。この
ｎ−ＭＯＳＦＥＴ１０４を用いて電荷収集頻度を調査し
た結果について以下に説明する。実験のため、ｎ−ＭＯ
ＳＦＥＴ１０４の基板からバックゲート領域にかけての
不純物濃度分布を３種類変化させた。２種類の試料につ
いては、基板としてｐ型０．０１Ωｃｍの半導体基板４
１を用い、その基板４１上に不純物濃度１０15ｃｍ-3一
定で、厚さ３μｍ（図９においてｄepi ＝３μｍと表
示）及び厚さ６μｍ（同じくｄepi ＝6 μｍと表示）の
ｐ型のエピタキシャル層４２を成長させ、温度９５０℃
で、３０分間加熱処理を行った。加熱処理により、基板
４１側からエピタキシャル層４２に基板４１の不純物が
アウトディフュージョン（外方拡散）し、基板４１とエ
ピタキシャル層４２の間に不純物濃度勾配を形成するこ
とができる。もう一つの試料（同じくバルクと表示）
は、１×１０15ｃｍ-3程度の低濃度の基板を用いた。
【００４１】なお、その後、エピタキシャル層４２の表
層にｎ型のドレイン領域４３ａとソース領域４３ｂを形
成し、さらに、ドレイン領域４３ａとソース領域４３ｂ
の間のチャネル領域上にゲート絶縁膜を介してゲート電
極４４を形成する。さらに、ドレイン領域４３ａに接す
るドレイン電極４６ａを形成し、ソース領域４３ｂと接
触するソース電極４６ｂを形成する。
層にｎ型のドレイン領域４３ａとソース領域４３ｂを形
成し、さらに、ドレイン領域４３ａとソース領域４３ｂ
の間のチャネル領域上にゲート絶縁膜を介してゲート電
極４４を形成する。さらに、ドレイン領域４３ａに接す
るドレイン電極４６ａを形成し、ソース領域４３ｂと接
触するソース電極４６ｂを形成する。
【００４２】図９（ａ）は、このような３種類の不純物
濃度分布について示すグラフである。縦軸は対数目盛り
で表した不純物濃度（ｃｍ-3）を示し、横軸は線形目盛
りで表した深さ（μｍ）を示す。なお、図９（ａ）には
ｎ型のドレイン領域４３ａは記載されていないが、実際
には表層の深さ凡そ０．１μｍまでのところに面積１０
０×１００μｍ2 を有するｎ型のドレイン領域４３ａが
形成されている。
濃度分布について示すグラフである。縦軸は対数目盛り
で表した不純物濃度（ｃｍ-3）を示し、横軸は線形目盛
りで表した深さ（μｍ）を示す。なお、図９（ａ）には
ｎ型のドレイン領域４３ａは記載されていないが、実際
には表層の深さ凡そ０．１μｍまでのところに面積１０
０×１００μｍ2 を有するｎ型のドレイン領域４３ａが
形成されている。
【００４３】図９（ｂ）は、上記３種類のｎ−ＭＯＳＦ
ＥＴ１０４を用いて調査した電荷収集頻度について示す
グラフである。縦軸は対数目盛りで表した電荷収集頻度
（μｍ-2）を示し、横軸は線形目盛りで表した収集電荷
量（フェムトクーロン（ｆＣ））を示す。電荷収集頻度
（μｍ-2）とは、一個の中性子が面積１μｍ2 のｐｎ接
合に当たったときに電荷が収集される頻度であり、ソフ
トエラーの起こり易さに対応している。
ＥＴ１０４を用いて調査した電荷収集頻度について示す
グラフである。縦軸は対数目盛りで表した電荷収集頻度
（μｍ-2）を示し、横軸は線形目盛りで表した収集電荷
量（フェムトクーロン（ｆＣ））を示す。電荷収集頻度
（μｍ-2）とは、一個の中性子が面積１μｍ2 のｐｎ接
合に当たったときに電荷が収集される頻度であり、ソフ
トエラーの起こり易さに対応している。
【００４４】図９（ｂ）に示すように、高濃度の基板の
場合は、低濃度の基板を用いた場合と比較して凡そ１０
倍程度電荷収集頻度が高い。これは、基板に発生した電
子がエピタキシャル層（低濃度領域）に一旦溜まり、こ
の電荷がウエル障壁を飛び越えてｎ型拡散層に流れ込む
ためと考えられる。また、ｄepi の厚薄に関しては電荷
収集頻度にあまり差はないが、強いて言えば、ｄepi の
厚い方（６μｍ）が薄い方（３μｍ）よりも電荷収集頻
度が高いといえる。これは、ｄｅｐｉの厚い方が、発生
した電子のエピタキシャル層（低濃度領域）に溜まる量
が多いためだと考えられる。
場合は、低濃度の基板を用いた場合と比較して凡そ１０
倍程度電荷収集頻度が高い。これは、基板に発生した電
子がエピタキシャル層（低濃度領域）に一旦溜まり、こ
の電荷がウエル障壁を飛び越えてｎ型拡散層に流れ込む
ためと考えられる。また、ｄepi の厚薄に関しては電荷
収集頻度にあまり差はないが、強いて言えば、ｄepi の
厚い方（６μｍ）が薄い方（３μｍ）よりも電荷収集頻
度が高いといえる。これは、ｄｅｐｉの厚い方が、発生
した電子のエピタキシャル層（低濃度領域）に溜まる量
が多いためだと考えられる。
【００４５】以上のように、この発明の第４の実施の形
態によれば、図６（ｂ）の不純物濃度勾配を基板４１側
からエピタキシャル層４２への外方拡散により形成して
いる。これにより、第２の実施の形態と同じように、表
面から基板の方に向くような電界が生じる。この電界に
より、宇宙からの高速中性子線の照射により発生した電
子は表面の方向に流されるため、ｎ型のドレイン領域等
に接続された蓄積容量に収集される電子の量が多くな
り、ソフトエラーが発生し易くなる。このため、ソフト
エラーの発生頻度を高め、検出感度を向上させることが
できる。従って、第１の実施の形態における蓄積容量を
併用すると、ソフトエラーの真の原因となる高速中性子
線の線量をより一層正確に測定することができる。
態によれば、図６（ｂ）の不純物濃度勾配を基板４１側
からエピタキシャル層４２への外方拡散により形成して
いる。これにより、第２の実施の形態と同じように、表
面から基板の方に向くような電界が生じる。この電界に
より、宇宙からの高速中性子線の照射により発生した電
子は表面の方向に流されるため、ｎ型のドレイン領域等
に接続された蓄積容量に収集される電子の量が多くな
り、ソフトエラーが発生し易くなる。このため、ソフト
エラーの発生頻度を高め、検出感度を向上させることが
できる。従って、第１の実施の形態における蓄積容量を
併用すると、ソフトエラーの真の原因となる高速中性子
線の線量をより一層正確に測定することができる。
【００４６】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、上記半導体記憶装置の半導体層
等に適用した導電型（ｐ型やｎ型）の代わりに、それら
の半導体層等に逆の導電型（ｐ型の場合ｎ型とし、ｎ型
の場合ｐ型とする）を適用してもよい。
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、上記半導体記憶装置の半導体層
等に適用した導電型（ｐ型やｎ型）の代わりに、それら
の半導体層等に逆の導電型（ｐ型の場合ｎ型とし、ｎ型
の場合ｐ型とする）を適用してもよい。
【００４７】また、上記実施の形態では、半導体記憶装
置としてＤＲＡＭ及びＳＲＡＭを用いているが、高速中
性子線の照射により発生した電子又は正孔を容量への蓄
積電荷量として、或いは電流として検出することができ
るような構造を有する半導体記憶装置を用いることがで
きる。なお、フラッシュメモリはアバランシェブレーク
ダウン等により高いエネルギを得た電子等をフローティ
ングゲートに注入させるような構造なので、この発明へ
の適用は難しいと考えられる。
置としてＤＲＡＭ及びＳＲＡＭを用いているが、高速中
性子線の照射により発生した電子又は正孔を容量への蓄
積電荷量として、或いは電流として検出することができ
るような構造を有する半導体記憶装置を用いることがで
きる。なお、フラッシュメモリはアバランシェブレーク
ダウン等により高いエネルギを得た電子等をフローティ
ングゲートに注入させるような構造なので、この発明へ
の適用は難しいと考えられる。
【００４８】
【発明の効果】以上のように、本発明の中性子線量の測
定装置によれば、複数の半導体記憶装置、例えばダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）又はスタテ
ィックランダムアクセスメモリ（ＳＲＡＭ）が高速中性
子線のセンサとして並べられてなる。
定装置によれば、複数の半導体記憶装置、例えばダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）又はスタテ
ィックランダムアクセスメモリ（ＳＲＡＭ）が高速中性
子線のセンサとして並べられてなる。
【００４９】複数の半導体記憶装置が並べられているの
で、高速中性子線の線量の測定感度を向上させることが
できる。また、実用に近い半導体記憶装置を用いている
ため、実用に近いソフトエラーの発生頻度と高速中性子
線の線量との関係を求めることができる。さらに、アル
ファ線又は熱中性子線により発生する電子又は正孔が蓄
積容量に流れ込む量よりも多く、かつ高速中性子線によ
り発生する電子又は正孔が蓄積容量に流れ込む量よりも
少ない量の電荷を蓄積することが可能な容量値を有する
キャパシタ又は寄生容量を備えている。このため、アル
ファ線又は熱中性子線の影響を除去し、ソフトエラーの
真の原因となる高速中性子線の線量を測定することがで
きる。
で、高速中性子線の線量の測定感度を向上させることが
できる。また、実用に近い半導体記憶装置を用いている
ため、実用に近いソフトエラーの発生頻度と高速中性子
線の線量との関係を求めることができる。さらに、アル
ファ線又は熱中性子線により発生する電子又は正孔が蓄
積容量に流れ込む量よりも多く、かつ高速中性子線によ
り発生する電子又は正孔が蓄積容量に流れ込む量よりも
少ない量の電荷を蓄積することが可能な容量値を有する
キャパシタ又は寄生容量を備えている。このため、アル
ファ線又は熱中性子線の影響を除去し、ソフトエラーの
真の原因となる高速中性子線の線量を測定することがで
きる。
【００５０】特に、半導体層の内部ほど不純物濃度が高
くなるように、不純物濃度分布に勾配を持たせている。
このため、表面から半導体層の内部の方向に電界が生
じ、高速中性子線の照射により発生した電子は表面の方
向に流される。これにより、ドレイン領域等に接続され
た蓄積容量に収集される電子の量が多くなり、ソフトエ
ラーの発生頻度を高めることができる。
くなるように、不純物濃度分布に勾配を持たせている。
このため、表面から半導体層の内部の方向に電界が生
じ、高速中性子線の照射により発生した電子は表面の方
向に流される。これにより、ドレイン領域等に接続され
た蓄積容量に収集される電子の量が多くなり、ソフトエ
ラーの発生頻度を高めることができる。
【００５１】また、スタティックランダムアクセスメモ
リ（ＳＲＡＭ）は、第１導電型の半導体の基板上に形成
された第２導電型のコレクタ領域を有するバイポーラト
ランジスタで構成され、かつ基板とコレクタ領域の間の
ｐｎ接合に逆バイアスを印加している。従って、ｐｎ接
合から空乏層がｐｎ接合の両側に広がって電子・正孔対
の捕獲率を高くし、これにより、高速中性子線の線量の
測定感度を高めることができる。
リ（ＳＲＡＭ）は、第１導電型の半導体の基板上に形成
された第２導電型のコレクタ領域を有するバイポーラト
ランジスタで構成され、かつ基板とコレクタ領域の間の
ｐｎ接合に逆バイアスを印加している。従って、ｐｎ接
合から空乏層がｐｎ接合の両側に広がって電子・正孔対
の捕獲率を高くし、これにより、高速中性子線の線量の
測定感度を高めることができる。
【図１】本発明の第１の実施の形態に係る中性子線量の
測定装置を示す断面図である。
測定装置を示す断面図である。
【図２】本発明の第１の実施の形態に係る中性子線量の
測定装置を用いた中性子線量の測定方法を示すフローチ
ャートである。
測定装置を用いた中性子線量の測定方法を示すフローチ
ャートである。
【図３】本発明の第１の実施の形態に係る中性子線量の
測定装置に用いられる、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）のセルを示す回路図である。
測定装置に用いられる、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）のセルを示す回路図である。
【図４】（ａ）は本発明の第１の実施の形態に係る中性
子線量の測定装置に用いられる、抵抗負荷のスタティッ
クランダムアクセスメモリ（ＳＲＡＭ）のセルを示す回
路図である。（ｂ）はＭＯＳトランジスタ負荷のスタテ
ィックランダムアクセスメモリ（ＳＲＡＭ）のセルを示
す回路図である。
子線量の測定装置に用いられる、抵抗負荷のスタティッ
クランダムアクセスメモリ（ＳＲＡＭ）のセルを示す回
路図である。（ｂ）はＭＯＳトランジスタ負荷のスタテ
ィックランダムアクセスメモリ（ＳＲＡＭ）のセルを示
す回路図である。
【図５】本発明の第１の実施の形態に係る中性子線量の
測定装置に用いられる、バイポーラトランジスタを備え
たスタティックランダムアクセスメモリ（ＳＲＡＭ）の
セルを示す回路図である。
測定装置に用いられる、バイポーラトランジスタを備え
たスタティックランダムアクセスメモリ（ＳＲＡＭ）の
セルを示す回路図である。
【図６】（ａ）は、本発明の第２の実施の形態の中性子
線量の測定装置について示す断面図である。（ｂ）はｎ
−ＭＯＳトランジスタ部分のＢ−Ｂ線に沿う深さ方向の
不純物濃度分布を示すグラフである。（ｃ）はｎｐｎバ
イポーラトランジスタ１０３部分のＣ−Ｃ線に沿う深さ
方向の不純物濃度分布を示すグラフである。
線量の測定装置について示す断面図である。（ｂ）はｎ
−ＭＯＳトランジスタ部分のＢ−Ｂ線に沿う深さ方向の
不純物濃度分布を示すグラフである。（ｃ）はｎｐｎバ
イポーラトランジスタ１０３部分のＣ−Ｃ線に沿う深さ
方向の不純物濃度分布を示すグラフである。
【図７】（ａ）は、本発明の第３の実施の形態の中性子
線量の測定装置について示す断面図である。（ｂ）はｎ
ｐｎバイポーラトランジスタ部分のＤ−Ｄ線に沿う深さ
方向の不純物濃度分布を示すグラフである。
線量の測定装置について示す断面図である。（ｂ）はｎ
ｐｎバイポーラトランジスタ部分のＤ−Ｄ線に沿う深さ
方向の不純物濃度分布を示すグラフである。
【図８】本発明の第４の実施の形態の中性子線量の測定
装置に用いられるｎ−ＭＯＳトランジスタついて示す断
面図である。
装置に用いられるｎ−ＭＯＳトランジスタついて示す断
面図である。
【図９】（ａ）は、図６のｎ−ＭＯＳトランジスタであ
って、濃度分布の異なる３種類のｎ−ＭＯＳトランジス
タのＥ−Ｅ線に沿う深さ方向の不純物濃度分布を示すグ
ラフである。（ｂ）は、（ａ）のｎ−ＭＯＳトランジス
タに既知の線量の中性子線を照射したときの電荷収集頻
度について比較調査結果を示すグラフである。
って、濃度分布の異なる３種類のｎ−ＭＯＳトランジス
タのＥ−Ｅ線に沿う深さ方向の不純物濃度分布を示すグ
ラフである。（ｂ）は、（ａ）のｎ−ＭＯＳトランジス
タに既知の線量の中性子線を照射したときの電荷収集頻
度について比較調査結果を示すグラフである。
【図１０】（ａ）は、従来例に係る半導体記憶装置の構
造について示す斜視図である。（ｂ）は、（ａ）の半導
体記憶装置のＡ−Ａ線に沿う深さ方向の不純物濃度分布
を示すグラフである。
造について示す斜視図である。（ｂ）は、（ａ）の半導
体記憶装置のＡ−Ａ線に沿う深さ方向の不純物濃度分布
を示すグラフである。
１１、３１、４１ 半導体基板（基板）、 １１ａ 境界領域、 １２、１８ａ、３２ａ 埋込層、 １３ａ、１３ｂ、１３ｃ ウエル領域、 １４ａ、１４ｃ、４３ａ ドレイン領域、 １４ｂ、１４ｄ、４３ｂ ソース領域、 １５ａ、１５ｂ、４４ ゲート電極、 １９ ウエル領域（コレクタ領域）、 ２１ ベース領域、 ２２ エミッタ領域、 ３３ コレクタ領域、 １０１、１０４ ｎ−ＭＯＳＦＥＴ（ｎチャネル絶縁ゲ
ート型電界効果トランジスタ）、 １０２ ｐ−ＭＯＳＦＥＴ（ｐチャネル絶縁ゲート型電
界効果トランジスタ）、 １０３ ｎｐｎバイポーラトランジスタ、 ２０１ 半導体記憶装置、 ３０１ 中性子線量の測定装置。
ート型電界効果トランジスタ）、 １０２ ｐ−ＭＯＳＦＥＴ（ｐチャネル絶縁ゲート型電
界効果トランジスタ）、 １０３ ｎｐｎバイポーラトランジスタ、 ２０１ 半導体記憶装置、 ３０１ 中性子線量の測定装置。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 (72)発明者 金田 博幸 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2G088 BB05 EE08 EE30 FF09 GG21 GG25 GG30 JJ05 KK24 LL06 LL28 5F083 AD11 BS27 BS37 BS49 GA18
Claims (7)
- 【請求項１】 半導体記憶装置に既知の線量の高エネル
ギ中性子線を照射しながら、前記半導体記憶装置へのデ
ータの書き込みと読み出しを行うことにより第１のソフ
トエラーの発生頻度を測定する工程と、 高速中性子線の線量が分かっていない実測定場所に高速
中性子線量のセンサとして複数の前記半導体記憶装置を
並べて該複数の半導体記憶装置へのデータの書き込みと
読み出し処理を行うことにより高速中性子線による第２
のソフトエラーの発生頻度を測定する工程と、 前記第１のソフトエラーの発生頻度と前記第２のソフト
エラーの発生頻度との比率から前記実測定場所での高速
中性子線の線量を求める工程とを有することを特徴とす
る中性子線量の測定方法。 - 【請求項２】 前記半導体記憶装置は、アルファ線又は
熱中性子線により発生する電子又は正孔が蓄積容量に流
れ込む量よりも多く、かつ前記高速中性子線により発生
する電子又は正孔が蓄積容量に流れ込む量よりも少ない
量の電荷を蓄積することが可能な容量値を有するキャパ
シタ又は寄生容量を備えていることを特徴とする請求項
１記載の中性子線量の測定方法。 - 【請求項３】 複数の半導体記憶装置が高速中性子線の
センサとして並べられてなることを特徴とする中性子線
量の測定装置。 - 【請求項４】 前記半導体記憶装置は、第１導電型の半
導体層の表層に形成された、チャネル領域を挟んで対向
する第２導電型のソース領域及びドレイン領域を有する
電界効果トランジスタで構成され、該電界効果トランジ
スタの半導体層は、該半導体層の内部にいくほど不純物
濃度が高くなるように不純物濃度分布に勾配を持たせて
なることを特徴とする請求項３記載の中性子線量の測定
装置。 - 【請求項５】 前記半導体層は、半導体の基板と、該基
板上に積層された該基板の不純物濃度よりも低い不純物
濃度を有するエピタキシャル層とからなり、前記基板か
ら前記エピタキシャル層に向かって前記基板の不純物が
外方拡散していることを特徴とする請求項４記載の中性
子線量の測定装置。 - 【請求項６】 前記半導体記憶装置はスタティックラン
ダムアクセスメモリ（ＳＲＡＭ）であり、前記スタティ
ックランダムアクセスメモリは第２導電型の半導体の基
板と前記第１導電型のコレクタ領域との間に前記基板の
不純物濃度よりも高い不純物濃度を有する第２導電型の
高濃度埋込層が形成されていることを特徴とする請求項
３記載の中性子線量の測定装置。 - 【請求項７】 前記スタティックランダムアクセスメモ
リ（ＳＲＡＭ）は、第１導電型のコレクタ領域と、該コ
レクタ領域上に形成された第２導電型のベース領域と、
該ベース領域上に形成された第１導電型のエミッタ領域
とを有するバイポーラトランジスタで構成され、第１導
電型のコレクタ領域は、第２導電型の半導体の基板上に
積層された該基板の不純物濃度よりも低い不純物濃度を
有する第１導電型のエピタキシャル層からなり、前記基
板から前記エピタキシャル層に向かって前記基板の不純
物が外方拡散していることを特徴とする請求項６記載の
中性子線量の測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025357A JP2001215282A (ja) | 2000-02-02 | 2000-02-02 | 中性子線量の測定装置及び中性子線量の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025357A JP2001215282A (ja) | 2000-02-02 | 2000-02-02 | 中性子線量の測定装置及び中性子線量の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001215282A true JP2001215282A (ja) | 2001-08-10 |
Family
ID=18551224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000025357A Withdrawn JP2001215282A (ja) | 2000-02-02 | 2000-02-02 | 中性子線量の測定装置及び中性子線量の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001215282A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282516A (ja) * | 2007-03-21 | 2008-11-20 | Internatl Business Mach Corp <Ibm> | プログラム可能な感知検出器、ソフト・エラーを検出する方法及びｄｒａｍアレイ（高速のｄｒａｍソフト・エラー検出のためのプログラム可能な重イオン感知デバイス） |
| CN110018514A (zh) * | 2019-04-16 | 2019-07-16 | 东莞中子科学中心 | 一种基于sram的中子能谱探测器及测量中子能谱的反演算法 |
| JPWO2021229678A1 (ja) * | 2020-05-12 | 2021-11-18 | ||
| KR102418634B1 (ko) * | 2021-12-22 | 2022-07-07 | 큐알티 주식회사 | 기준 반도체 소자를 이용한, 반도체 소자의 방사선 평가 방법, 반도체 소자의 방사선 평가 시스템, 빔의 특성 평가 방법, 및 빔의 특성 평가 시스템 |
| WO2023209973A1 (ja) * | 2022-04-28 | 2023-11-02 | 日本電信電話株式会社 | Ｓｅｂ測定装置及びｓｅｂ測定方法 |
-
2000
- 2000-02-02 JP JP2000025357A patent/JP2001215282A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282516A (ja) * | 2007-03-21 | 2008-11-20 | Internatl Business Mach Corp <Ibm> | プログラム可能な感知検出器、ソフト・エラーを検出する方法及びｄｒａｍアレイ（高速のｄｒａｍソフト・エラー検出のためのプログラム可能な重イオン感知デバイス） |
| CN110018514A (zh) * | 2019-04-16 | 2019-07-16 | 东莞中子科学中心 | 一种基于sram的中子能谱探测器及测量中子能谱的反演算法 |
| CN110018514B (zh) * | 2019-04-16 | 2020-10-20 | 东莞中子科学中心 | 一种基于sram的中子能谱探测器及测量中子能谱的反演算法 |
| JPWO2021229678A1 (ja) * | 2020-05-12 | 2021-11-18 | ||
| WO2021229678A1 (ja) * | 2020-05-12 | 2021-11-18 | 日本電信電話株式会社 | 核反応検出装置及び核反応検出方法並びに核反応検出プログラム |
| JP7339587B2 (ja) | 2020-05-12 | 2023-09-06 | 日本電信電話株式会社 | 核反応検出装置及び核反応検出方法並びに核反応検出プログラム |
| KR102418634B1 (ko) * | 2021-12-22 | 2022-07-07 | 큐알티 주식회사 | 기준 반도체 소자를 이용한, 반도체 소자의 방사선 평가 방법, 반도체 소자의 방사선 평가 시스템, 빔의 특성 평가 방법, 및 빔의 특성 평가 시스템 |
| WO2023120794A1 (ko) * | 2021-12-22 | 2023-06-29 | 큐알티 주식회사 | 기준 반도체 소자를 이용한, 반도체 소자의 방사선 평가 방법, 반도체 소자의 방사선 평가 시스템, 빔의 특성 평가 방법, 및 빔의 특성 평가 시스템 |
| WO2023209973A1 (ja) * | 2022-04-28 | 2023-11-02 | 日本電信電話株式会社 | Ｓｅｂ測定装置及びｓｅｂ測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7710771B2 (en) | Method and apparatus for capacitorless double-gate storage | |
| Sai-Halasz et al. | Alpha-particle-induced soft error rate in VLSI circuits | |
| US7499308B2 (en) | Programmable heavy-ion sensing device for accelerated DRAM soft error detection | |
| Cellere et al. | Transient conductive path induced by a Single ion in 10 nm SiO/sub 2/Layers | |
| Kuo et al. | A capacitorless double-gate DRAM cell design for high density applications | |
| Fu et al. | Alpha-particle-induced charge collection measurements and the effectiveness of a novel p-well protection barrier on VLSI memories | |
| Takai et al. | Direct measurement and improvement of local soft error susceptibility in dynamic random access memories | |
| Goiffon et al. | Radiation-induced variable retention time in dynamic random access memories | |
| Hillemanns et al. | Radiation hardness and detector performance of new 180nm CMOS MAPS prototype test structures developed for the upgrade of the ALICE Inner Tracking System | |
| US8399845B2 (en) | Neutron detector cell efficiency | |
| JP2634163B2 (ja) | 半導体記憶装置 | |
| Puchner et al. | Alpha-particle SEU performance of SRAM with triple well | |
| US5030586A (en) | Method for manufacturing semiconductor memory device having improved resistance to α particle induced soft errors | |
| JP2001215282A (ja) | 中性子線量の測定装置及び中性子線量の測定方法 | |
| US4529884A (en) | Spectral dosimeter | |
| EP0018764B1 (en) | A semiconductor memory device in which soft errors due to alpha particles are prevented | |
| Löchner | Development, optimisation and characterisation of a radiation hard mixed-signal readout chip for LHCb | |
| US7550730B1 (en) | Method for detecting alpha particles in SOI technology | |
| Takai et al. | Soft error susceptibility and immune structures in dynamic random access memories (DRAMs) investigated by nuclear microprobes | |
| Lewyn et al. | Physical limits of VLSI dRAM's | |
| JPS6337505B2 (ja) | ||
| Kim et al. | DRAM reliability | |
| Chao et al. | A 34/spl mu/m/SUP 2/DRAM cell fabricated with a 1/spl mu/m single-level polycide FET technology | |
| Scheick et al. | Investigation of the mechanism of stuck bits in high capacity SDRAMs | |
| Pikhay et al. | Radiation sensor based on a floating gate device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |