JP2001209441A - Circuit for constant-voltage power supply - Google Patents

Circuit for constant-voltage power supply

Info

Publication number
JP2001209441A
JP2001209441A JP2000017395A JP2000017395A JP2001209441A JP 2001209441 A JP2001209441 A JP 2001209441A JP 2000017395 A JP2000017395 A JP 2000017395A JP 2000017395 A JP2000017395 A JP 2000017395A JP 2001209441 A JP2001209441 A JP 2001209441A
Authority
JP
Japan
Prior art keywords
circuit
voltage
transistor
power supply
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000017395A
Other languages
Japanese (ja)
Inventor
Toshio Endo
寿雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP2000017395A priority Critical patent/JP2001209441A/en
Publication of JP2001209441A publication Critical patent/JP2001209441A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a circuit for constant-voltage power supply that can fall a power rapidly even though it has a ripple absorption condenser. SOLUTION: When switches of S1 and S2 are 'on' in the direct current circuit 1, a npn transistor Q1 becomes 'on' and a pnp transistor Q3 becomes 'off', the lower constant-voltage-that a power supply voltage V2 is outputted from line L2. A condenser C2 installed between a line L2 and the earth eliminates output voltage ripples on the direct current circuit 1. When both switches S1 and S2 are 'off', a bias capacitor C1 discharges electricity, a transistor Q4 becomes 'on'. The npn transistor Q1 becomes 'off', at the same time, the pnp transistor Q3 becomes 'on', then the capacitor C2 discharges electric charge. These make the output voltage to fall rapidly. The continuity start time of the transistor Q4 can be decided aribitrarily by the setting of the resistance value of resister R9 and R10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は定電圧電源回路に関
するものであり、特に直流電源回路からの出力を停止す
るときの、定電圧電源回路の出力電圧の立ち下がり特性
を改善する技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage power supply circuit, and more particularly to a technique for improving a fall characteristic of an output voltage of a constant voltage power supply circuit when stopping output from a DC power supply circuit. is there.

【0002】[0002]

【従来の技術】電子機器では多様な電子素子が使用さ
れ、その結果多様な直流電圧を出力する定電圧電源回路
を必要とする。この種の定電圧電源回路では出力の直流
にリップルを含むことが多いため、これを除去するため
に大きな容量のリップル吸収用コンデンサを用いてい
る。
2. Description of the Related Art Various electronic devices are used in electronic equipment, and as a result, a constant voltage power supply circuit that outputs various DC voltages is required. In this type of constant voltage power supply circuit, the output direct current often includes a ripple, and a large-capacity ripple absorbing capacitor is used to eliminate the ripple.

【0003】[0003]

【発明が解決しようとする課題】前述の通り、直流電源
回路から供給される電圧を用いて一定電圧を発生する定
電圧電源回路では、直流電源回路からのリップルを除去
するために定電圧電源の出力端子とアースとの間にリッ
プル吸収用のコンデンサを設けて出力電圧の変動を抑え
ている。しかしながらこのような定電圧電源回路で直流
電源回路の出力を停止するときには、リップルを除去す
るためのコンデンサに蓄積された電荷が放電されるまで
に時間がかかるために、出力の立ち下がりに遅れが生じ
る問題がある。また複数種類の直流電圧を時間差を設け
て立ち下げる場合に、前述の出力の立ち下がりの遅れが
問題となる場合も多い。
As described above, in a constant voltage power supply circuit that generates a constant voltage using a voltage supplied from a DC power supply circuit, a constant voltage power supply is used to remove ripples from the DC power supply circuit. A ripple absorbing capacitor is provided between the output terminal and the ground to suppress fluctuations in the output voltage. However, when stopping the output of the DC power supply circuit with such a constant voltage power supply circuit, it takes time until the electric charge accumulated in the capacitor for removing the ripple is discharged, so that the delay of the output fall is delayed. There are problems that arise. In addition, when a plurality of types of DC voltages fall with a time difference provided therebetween, the above-mentioned delay in the fall of the output often becomes a problem.

【0004】本発明の目的は、リップル吸収用コンデン
サを備えていても、出力の立ち下がりが速い定電圧電源
回路を提供することにある。
An object of the present invention is to provide a constant-voltage power supply circuit having a fast output fall even when a ripple absorbing capacitor is provided.

【0005】本発明の他の目的は、電圧調整回路に含ま
れる電圧調整用トランジスタのバイアス回路に含まれる
バイアス用コンデンサの放電とリップル吸収用コンデン
サの放電とを同期させて、両者の放電を迅速に行うこと
ができる定電圧電源回路を提供することにある。
Another object of the present invention is to synchronize the discharge of a bias capacitor included in a bias circuit of a voltage adjustment transistor included in a voltage adjustment circuit and the discharge of a ripple absorption capacitor included in a voltage adjustment circuit, thereby rapidly discharging both of them. It is an object of the present invention to provide a constant-voltage power supply circuit that can be performed at a constant voltage.

【0006】本発明の他の目的は、少ない数のトランジ
スタで定電圧制御とコンデンサの放電とを確実に行える
定電圧電源回路を提供することにある。
It is another object of the present invention to provide a constant voltage power supply circuit capable of reliably performing constant voltage control and discharging a capacitor with a small number of transistors.

【0007】本発明の更に他の目的は、他の直流電圧の
出力の停止時期よりも速く出力を停止することができる
定電圧電源回路を提供することにある。
It is still another object of the present invention to provide a constant voltage power supply circuit capable of stopping output earlier than other DC voltage output stops.

【0008】[0008]

【課題を解決するための手段】本発明の定電圧電源回路
は、直流電源回路と、電圧調整回路と、リップル吸収用
コンデンサと、リップル吸収用コンデンサ放電回路とを
備えている。直流電源回路は所定の直流電圧を出力す
る。電圧調整回路は直流電圧をより低い所望の一定電圧
に調整して出力する。リップル吸収用コンデンサは電圧
調整回路の出力端子とアースとの間に配置されて、直流
電源回路から出力される電圧に含まれるリップルを除去
する。リップル吸収用コンデンサ放電回路は、直流電源
回路の出力を停止するときに、リップル吸収用コンデン
サに蓄積された電荷を放電する。このような構成を採用
すると、直流電源の停止時にリップル吸収用コンデンサ
を速やかに放電することができるので、出力の立ち下が
りを速くすることができる。
A constant voltage power supply circuit according to the present invention comprises a DC power supply circuit, a voltage adjustment circuit, a ripple absorbing capacitor, and a ripple absorbing capacitor discharging circuit. The DC power supply circuit outputs a predetermined DC voltage. The voltage adjusting circuit adjusts the DC voltage to a desired lower constant voltage and outputs the adjusted voltage. The ripple absorbing capacitor is disposed between the output terminal of the voltage adjustment circuit and the ground, and removes a ripple included in the voltage output from the DC power supply circuit. The ripple absorbing capacitor discharging circuit discharges the electric charge accumulated in the ripple absorbing capacitor when stopping the output of the DC power supply circuit. When such a configuration is adopted, the ripple absorbing capacitor can be quickly discharged when the DC power supply is stopped, so that the output can fall quickly.

【0009】本発明の他の定電圧電源回路は、直流電源
回路と、バイアス回路と、電圧調整回路と、バイアス用
コンデンサ放電回路と、リップル吸収用コンデンサと、
リップル吸収用コンデンサ放電回路とを備えている。直
流電源回路は所定の直流電圧を出力する。バイアス回路
は直流電源回路の出力端とアースとの間に配置された、
抵抗体とバイアス用コンデンサとの直列回路より構成さ
れる。
Another constant voltage power supply circuit of the present invention comprises a DC power supply circuit, a bias circuit, a voltage adjusting circuit, a bias capacitor discharging circuit, a ripple absorbing capacitor,
And a ripple absorbing capacitor discharging circuit. The DC power supply circuit outputs a predetermined DC voltage. The bias circuit is arranged between the output terminal of the DC power supply circuit and ground,
It is composed of a series circuit of a resistor and a bias capacitor.

【0010】電圧調整回路は直流電源回路にコレクタエ
ミッタ回路が直列接続され、ベースがバイアス回路を構
成する抵抗体とバイアス用コンデンサの接続点に接続さ
れた電圧調整用トランジスタとを備えて、直流電圧をよ
り低い所望の一定電圧として出力する。リップル吸収用
コンデンサは電圧調整回路の出力端子とアースとの間に
配置されて、出力電圧のリップルを吸収する。
The voltage adjusting circuit includes a DC power supply circuit, a collector / emitter circuit connected in series, a base having a resistor for forming a bias circuit, and a voltage adjusting transistor connected to a connection point of a bias capacitor. Is output as a lower desired constant voltage. The ripple absorbing capacitor is arranged between the output terminal of the voltage adjusting circuit and the ground, and absorbs the ripple of the output voltage.

【0011】直流電源回路の出力を停止するときには、
バイアス用コンデンサ放電回路がバイアス用コンデンサ
を短絡してバイアス用コンデンサに蓄積された電荷を放
電し、電圧調整用トランジスタをオフにするとともに、
リップル吸収用コンデンサ放電回路がリップル吸収用コ
ンデンサに蓄積された電荷を放電することにより、出力
の立ち下がりを速くする。直流電源回路が複数種類の電
圧を出力できる構成になっているときには、バイアス用
コンデンサ放電回路の放電開始時期を、直流電源回路か
ら出力される他の直流電圧の出力の停止をタイミングと
して決定してもよい。特に、他の直流電圧の出力が所定
の電位まで低下した後にバイアス用コンデンサ放電回路
が、放電動作を開始するようにすると、2種類の直流電
圧の出力の立下り時間に差を設けることができる。
When stopping the output of the DC power supply circuit,
A bias capacitor discharge circuit short-circuits the bias capacitor, discharges the charge stored in the bias capacitor, turns off the voltage adjustment transistor,
The discharge circuit of the ripple absorbing capacitor discharges the electric charge accumulated in the ripple absorbing capacitor, thereby making the output fall fast. When the DC power supply circuit is configured to output a plurality of types of voltages, the discharge start time of the bias capacitor discharge circuit is determined by stopping the output of the other DC voltage output from the DC power supply circuit as the timing. Is also good. In particular, when the bias capacitor discharge circuit starts the discharge operation after the output of the other DC voltage has decreased to the predetermined potential, a difference can be provided between the fall times of the outputs of the two types of DC voltages. .

【0012】リップル吸収用コンデンサ放電回路は、例
えばリップル吸収用コンデンサに並列に接続した放電用
トランジスタと電流制限素子との直列回路により構成す
ることができる。この場合、放電用トランジスタのベー
スは直接または電流制限素子を介してバイアス回路の出
力端子(抵抗体とバイアス用コンデンサとの接続点)に
接続する。このようにすると、直流電源の出力電圧が停
止されるときに、まずバイアス用コンデンサ放電回路に
よりバイアス用コンデンサが放電されて、次にリップル
吸収用コンデンサ放電用のトランジスタがオンになり、
リップル吸収用コンデンサが放電を開始する。このよう
にバイアス用コンデンサ放電回路と同期してリップル吸
収用コンデンサ放電回路が動作するので、出力の立ち下
がりを確実に速めることができる。
The ripple absorbing capacitor discharging circuit can be constituted by, for example, a series circuit of a discharging transistor and a current limiting element connected in parallel to the ripple absorbing capacitor. In this case, the base of the discharge transistor is connected to the output terminal of the bias circuit (connection point between the resistor and the bias capacitor) directly or via a current limiting element. With this configuration, when the output voltage of the DC power supply is stopped, the bias capacitor is first discharged by the bias capacitor discharging circuit, and then the ripple absorbing capacitor discharging transistor is turned on.
The ripple absorbing capacitor starts discharging. As described above, the ripple absorbing capacitor discharge circuit operates in synchronization with the bias capacitor discharge circuit, so that the fall of the output can be reliably accelerated.

【0013】より具体的な電圧調整回路は、複数の抵抗
体からなり、リップル吸収用コンデンサの両端電圧を分
圧する分圧回路と、この分圧回路の分圧点にベースが接
続され、電圧調整用トランジスタのベースにコレクタエ
ミッタ回路が接続されて電圧調整用トランジスタのベー
ス電流を制御するベース電流制御用トランジスタと、ベ
ース電流制御用トランジスタのコレクタエミッタ回路と
アースとの間に配置されてアノードをアース側に向けた
ツェナーダイオードと、ツェナーダイオードのカソード
と電圧調整回路の出力との間に配置された電流制限素子
とから構成される。このような電圧調整回路では、ベー
ス電流制御用トランジスタが導通すると、ツェナーダイ
オードのカソード電位が一定の値に固定される。その結
果、ベース電流制御用トランジスタのベース電位がツエ
ナダイオードのカソード電圧にベース電流制御用トラン
ジスタのエミッタベース間電圧を加算した一定値に固定
される。すると電流制御用トランジスタのベース電位と
アースとの間に接続された電流制限素子に一定電流が流
れ、その一定電流が電流制御用トランジスタのベースと
電圧調整回路の出力との間に配置した電流制限素子間を
流れて一定電圧を発生し、その一定電圧と電圧調整用ト
ランジスタのベース電位とが加算された電圧が電圧調整
回路の一定電圧出力として出力される。
More specifically, the voltage adjusting circuit is composed of a plurality of resistors and divides the voltage between both ends of the ripple absorbing capacitor. A base is connected to a voltage dividing point of the voltage dividing circuit. Current emitter connected to the base of the transistor for controlling the base current of the transistor for voltage adjustment by connecting the collector-emitter circuit to the base of the transistor, and the anode is arranged between the collector-emitter circuit of the transistor for base current control and the ground and the anode is grounded And a current limiting element arranged between the cathode of the Zener diode and the output of the voltage adjustment circuit. In such a voltage adjustment circuit, when the base current control transistor is turned on, the cathode potential of the Zener diode is fixed at a constant value. As a result, the base potential of the base current control transistor is fixed to a constant value obtained by adding the cathode voltage of the Zener diode to the emitter-base voltage of the base current control transistor. Then, a constant current flows through the current limiting element connected between the base potential of the current controlling transistor and the ground, and the constant current is applied between the base of the current controlling transistor and the output of the voltage regulating circuit. A constant voltage is generated by flowing between the elements, and a voltage obtained by adding the constant voltage and the base potential of the voltage adjusting transistor is output as a constant voltage output of the voltage adjusting circuit.

【0014】また電圧調整用トランジスタとベース電流
制御用トランジスタとはそれぞれnpnトランジスタか
らなり、放電用トランジスタはpnpトランジスタで構
成されている。このようなトランジスタを用いると、電
圧調整用トランジスタがオン状態になっているときは放
電用トランジスタが必ずオフ状態になり、電圧調整用ト
ランジスタがオフ状態になっていると必ず放電用トラン
ジスタがオン状態になる動作状態を簡単に実現できる。
The voltage adjusting transistor and the base current controlling transistor are each composed of an npn transistor, and the discharging transistor is composed of a pnp transistor. When such a transistor is used, the discharge transistor is always off when the voltage adjustment transistor is on, and the discharge transistor is always on when the voltage adjustment transistor is off. Can be easily realized.

【0015】[0015]

【発明の実施の形態】以下図面を参照して、本発明の定
電圧電源回路の実施の形態の一例について説明する。図
1は、本発明の実施の形態の一例の構成を示す回路図で
ある。同図において、1は所定の複数種類の直流電圧
(V0<V1<V2)を出力する直流電源回路であり、
3は後述するバイアス回路のバイアス用コンデンサC1
を放電するバイアスコンデンサ放電回路である。バイア
スコンデンサ放電回路3は、直流電源回路1の出力が停
止されたときに、バイアス用コンデンサC1に蓄積され
た電荷を放電する。5は電圧調整回路7のトランジスタ
Q1のベース及びリップル吸収用コンデンサ放電回路9
のトランジスタQ3のベースへのバイアス電圧を発生す
るバイアス回路である。電圧調整回路7は、直流電源回
路1から出力された直流電圧V2をこの直流電圧V2よ
りも低い所望の一定電圧に調整して出力する回路であ
る。リップル吸収用コンデンサC2は電圧調整回路7の
出力端子とアースとの間に配置されている。リップル吸
収用コンデンサ放電回路9は、直流電源回路1から出力
される直流電圧V1の出力が停止される過程で、リップ
ル吸収用コンデンサC2を放電する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a constant voltage power supply circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of an example of an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a DC power supply circuit that outputs a predetermined plurality of types of DC voltages (V0 <V1 <V2).
3 is a bias capacitor C1 of a bias circuit described later.
Is a bias capacitor discharging circuit that discharges the voltage. The bias capacitor discharging circuit 3 discharges the charge stored in the bias capacitor C1 when the output of the DC power supply circuit 1 is stopped. Reference numeral 5 denotes a base of the transistor Q1 of the voltage adjustment circuit 7 and a capacitor discharge circuit 9 for ripple absorption.
Is a bias circuit for generating a bias voltage to the base of the transistor Q3. The voltage adjustment circuit 7 is a circuit that adjusts the DC voltage V2 output from the DC power supply circuit 1 to a desired constant voltage lower than the DC voltage V2 and outputs the adjusted voltage. The ripple absorbing capacitor C2 is arranged between the output terminal of the voltage adjusting circuit 7 and the ground. The ripple absorbing capacitor discharging circuit 9 discharges the ripple absorbing capacitor C2 while the output of the DC voltage V1 output from the DC power supply circuit 1 is stopped.

【0016】以下に各ブロックの内部構成を説明する。
直流電源回路1はV0,V1,V2(但しV0<V1<
V2)の3種類の直流電圧を出力するように構成された
公知の回路である。電圧V2を出力する回路は、スイッ
チS1を介して電圧調整回路7のラインL1に接続され
る。電圧調整回路7は、この電圧V2を電圧V2よりも
小さい電圧Vに変換して出力のラインL2に出力する。
電圧V1を発生する回路は、スイッチS2を介してバイ
アスコンデンサ放電回路3のラインL3に接続される。
基準電源電圧V0を発生する回路は、バイアスコンデン
サ放電回路3のラインL4に接続されている。
The internal configuration of each block will be described below.
The DC power supply circuit 1 has V0, V1, V2 (where V0 <V1 <
V2) is a known circuit configured to output three types of DC voltages. The circuit that outputs the voltage V2 is connected to the line L1 of the voltage adjustment circuit 7 via the switch S1. The voltage adjustment circuit 7 converts the voltage V2 into a voltage V smaller than the voltage V2 and outputs the voltage V to an output line L2.
The circuit that generates the voltage V1 is connected to the line L3 of the bias capacitor discharge circuit 3 via the switch S2.
The circuit for generating the reference power supply voltage V0 is connected to the line L4 of the bias capacitor discharging circuit 3.

【0017】バイアスコンデンサ放電回路3はトランジ
スタQ4及びQ5と抵抗体R8,R9,R10とから構
成されている。直流電源回路1からは、電圧V1がスイ
ッチS2を介してラインL3を経て抵抗体R9とR10
とに印加されている。ラインL3とアースとの間にある
抵抗体R10及びR11の接続点はトランジスタQ5の
ベースに接続されている。そしてトランジスタQ5のエ
ミッタは接地されている。トランジスタQ5のコレクタ
は抵抗体R8を介してラインL4に接続され、またトラ
ンジスタQ4のベースに接続されている。トランジスタ
Q4のエミッタは接地されている。
The bias capacitor discharge circuit 3 comprises transistors Q4 and Q5 and resistors R8, R9, R10. From the DC power supply circuit 1, the voltage V1 is applied to the resistors R9 and R10 via the line L3 via the switch S2.
And are applied. The connection point of the resistors R10 and R11 between the line L3 and the ground is connected to the base of the transistor Q5. The emitter of the transistor Q5 is grounded. The collector of the transistor Q5 is connected to the line L4 via the resistor R8 and to the base of the transistor Q4. The emitter of the transistor Q4 is grounded.

【0018】バイアス回路5は、抵抗体R1とコンデン
サC1とからなり、これらの素子の接続点はバイアスコ
ンデンサ放電回路3のトランジスタQ4のコレクタに接
続されている。また抵抗体R1とコンデンサC1との接
続点は、電圧調整用トランジスタQ1とリップル吸収用
コンデンサ放電回路9の放電用pnpトランジスタQ3
のベースに接続されている。
The bias circuit 5 comprises a resistor R1 and a capacitor C1, and a connection point of these elements is connected to the collector of the transistor Q4 of the bias capacitor discharge circuit 3. The connection point between the resistor R1 and the capacitor C1 is connected to the voltage adjusting transistor Q1 and the discharging pnp transistor Q3 of the ripple absorbing capacitor discharging circuit 9.
Connected to the base.

【0019】電圧調整回路7は、電圧調整用トランジス
タQ1と、ベース電流制御用のnpnトランジスタQ2
と、抵抗体R2,R3,R4,R5とツェナーダイオー
ドZDとから構成されている。電圧制御用トランジスタ
Q1のコレクタがラインL1に、エミッタがラインL2
に、ベースがベース電流制御用トランジスタQ2のコレ
クタにそれぞれ接続されている。電圧制御用トランジス
タQ1のベースは、バイアス回路5の抵抗体R1とC1
との接続点に接続され、この接続点にはバイアスコンデ
ンサ放電回路3のトランジスタQ4のコレクタが接続さ
れている。ベース電流制御用トランジスタQ2のエミッ
タは、ツェナーダイオードZDのカソードに接続され、
また抵抗体R2を介してラインL2に接続されている。
ツェナーダイオードZDのアノード端子は接地されてい
る。
The voltage adjusting circuit 7 comprises a voltage adjusting transistor Q1 and a base current controlling npn transistor Q2.
And resistors R2, R3, R4, R5 and a Zener diode ZD. The collector of the voltage controlling transistor Q1 is connected to the line L1 and the emitter is connected to the line L2.
The bases are connected to the collectors of the base current control transistors Q2, respectively. The base of the voltage control transistor Q1 is connected to the resistors R1 and C1 of the bias circuit 5.
The collector of the transistor Q4 of the bias capacitor discharge circuit 3 is connected to this connection point. The emitter of the base current control transistor Q2 is connected to the cathode of the Zener diode ZD,
Also, it is connected to the line L2 via the resistor R2.
The anode terminal of the Zener diode ZD is grounded.

【0020】分圧回路7aは抵抗体R3,R4及びR5
で構成されている。抵抗体R4とR5との接続点には、
ラインL2とアースとの間の電圧を分圧した電圧が現
れ、この分圧した電圧がベース電流制御用トランジスタ
Q2のベースに印加される。見方を変えると、この分圧
回路7aは、ラインL2の電圧を検出する電圧検出回路
を構成している。
The voltage dividing circuit 7a includes resistors R3, R4 and R5.
It is composed of At the connection point between the resistors R4 and R5,
A voltage obtained by dividing the voltage between the line L2 and the ground appears, and the divided voltage is applied to the base of the base current control transistor Q2. In other words, the voltage dividing circuit 7a forms a voltage detecting circuit for detecting the voltage of the line L2.

【0021】リップル吸収用コンデンサ放電回路9は、
pnpトランジスタQ3と抵抗体R6及びR7とから構
成される。放電用のpnpトランジスタQ3のエミッタ
はラインL2に接続され、コレクタは抵抗体R6を介し
て接地されている。またpnpトランジスタQ3のベー
スは、抵抗体R7を介して電圧調整用トランジスタQ1
のベース及びバイアス回路5の抵抗体R1とコンデンサ
C1の接続点、バイアスコンデンサ放電回路3のトラン
ジスタQ4のコレクタにそれぞれ接続されている。リッ
プル吸収用コンデンサ回路11は、ラインL2とアース
との間をつなぐリップル吸収用コンデンサC2から構成
されている。
The ripple absorbing capacitor discharging circuit 9
It comprises a pnp transistor Q3 and resistors R6 and R7. The emitter of the discharging pnp transistor Q3 is connected to the line L2, and the collector is grounded via the resistor R6. The base of the pnp transistor Q3 is connected to the voltage adjusting transistor Q1 via the resistor R7.
And the connection point between the resistor R1 and the capacitor C1 of the bias circuit 5 and the collector of the transistor Q4 of the bias capacitor discharge circuit 3. The ripple absorbing capacitor circuit 11 includes a ripple absorbing capacitor C2 connecting between the line L2 and the ground.

【0022】直流電源回路1のスイッチS1,S2がと
もにオンの状態にあり、直流電源回路1から電圧V0,
V1,V2が出力されている定常状態における回路の各
部の電位について説明する。電圧調整用のnpnトラン
ジスタQ1と放電用のpnpトランジスタQ3とのベー
スはほぼ共通の電位にある。またこれらの2つのトラン
ジスタのエミッタがラインL2に接続されており、ライ
ンL2の電位をVとする。ここで共通のベース電位VB
が、ラインL2の電位Vより高く電圧調整用のnpnト
ランジスタQ1がオン状態(導通状態)にあるときに
は、放電用のpnpトランジスタQ3はオフ状態にあ
る。またトランジスタQ1がオフ状態(非導通状態)に
なるときには、放電用のpnpトランジスタQ3はオン
状態になる。
The switches S1 and S2 of the DC power supply circuit 1 are both ON, and the DC power supply circuit 1
The potential of each part of the circuit in the steady state where V1 and V2 are output will be described. The bases of the voltage adjusting npn transistor Q1 and the discharging pnp transistor Q3 are at substantially the same potential. The emitters of these two transistors are connected to the line L2, and the potential of the line L2 is set to V. Here, the common base potential VB
However, when the voltage adjusting npn transistor Q1 is higher than the potential V of the line L2 and the voltage adjusting npn transistor Q1 is in the on state (conductive state), the discharging pnp transistor Q3 is in the off state. When the transistor Q1 is turned off (disconnected), the discharging pnp transistor Q3 is turned on.

【0023】スイッチS2がオン状態になって電圧V1
が抵抗体R9と抵抗体R10の直列回路に印加された状
態では、バイアスコンデンサ放電回路3のトランジスタ
Q4はオフ状態にあるので、トランジスタQ1のベース
電位はバイアス回路4の抵抗体R1からベース電流制御
用トランジスタQ2の電流パスで決まる電位にあり、抵
抗体R1の電圧降下を差し引いたレベルにある。このと
きにnpnトランジスタQ1はオン状態にあり、トラン
ジスタQ1はラインL1からL2への電流増幅の働きを
している。電源投入瞬時(スイッチS2の投入の瞬間)
には、ラインL2の電位Vは電圧調整用のnpnトラン
ジスタQ1のベース電位からエミッタ−ベース間の電圧
降下を差し引いた電位になっている。
When the switch S2 is turned on and the voltage V1
Is applied to the series circuit of the resistor R9 and the resistor R10, the transistor Q4 of the bias capacitor discharge circuit 3 is in the off state, so that the base potential of the transistor Q1 is controlled by the base current control from the resistor R1 of the bias circuit 4. At the potential determined by the current path of the transistor Q2, and at a level obtained by subtracting the voltage drop of the resistor R1. At this time, the npn transistor Q1 is on, and the transistor Q1 functions to amplify current from the line L1 to L2. Power on moment (moment of switch S2 turning on)
, The potential V of the line L2 is a potential obtained by subtracting the voltage drop between the emitter and the base from the base potential of the npn transistor Q1 for voltage adjustment.

【0024】しかしスイッチS2の投入の瞬間に一時的
に高くなったラインL2の電位Vは、電圧検出回路とし
て機能する分圧回路7aの分圧点から供給されるベース
電流によってトランジスタQ2が導通し且つツェナーダ
イオードZDが導通すると、電圧V2よりも低い一定の
電圧に調整される。分圧回路7aの分圧点は、ツェナー
ダイオードZDのツェナー電圧VZDとトランジスタQ
2のベース−エミッタ間の電圧VEB2とが加算された
電圧で一定となり、抵抗体R5に流れる電流Iが定電流
となる。この電流は分圧回路7aの抵抗体R3,R4よ
り流れ込むために、抵抗体R3,R4に流れる電流はほ
ぼ抵抗体R5に流れる電流Iと等しく、ラインL2の電
位Vは(VZD+VEB2)+I(R3+R4)で決定
され、一定の値となる。
However, the potential V of the line L2, which is temporarily increased at the moment when the switch S2 is turned on, is turned on by the base current supplied from the voltage dividing point of the voltage dividing circuit 7a functioning as a voltage detecting circuit, so that the transistor Q2 becomes conductive. When the Zener diode ZD conducts, the voltage is adjusted to a constant voltage lower than the voltage V2. The voltage dividing point of the voltage dividing circuit 7a is determined by the Zener voltage VZD of the Zener diode ZD and the transistor Q
2 is constant with the sum of the base-emitter voltage VEB2 and the current I flowing through the resistor R5 becomes a constant current. Since this current flows from the resistors R3 and R4 of the voltage dividing circuit 7a, the current flowing through the resistors R3 and R4 is almost equal to the current I flowing through the resistor R5, and the potential V of the line L2 is (VZD + VEB2) + I (R3 + R4). ) And becomes a constant value.

【0025】このときリップル吸収用コンデンサC2を
放電する放電用のpnpトランジスタQ3のベース電位
(VBに等しいとみなす)は、ラインL2の電位Vに対
して高い電位にあり、放電用pnpトランジスタQ3は
オフの状態にある。
At this time, the base potential (assumed to be equal to VB) of the discharging pnp transistor Q3 for discharging the ripple absorbing capacitor C2 is higher than the potential V of the line L2, and the discharging pnp transistor Q3 is It is off.

【0026】以上のような状態で直流電源回路1からの
出力電圧V2に時間的に変化するリップルが加わって
も、リップル吸収用コンデンサC2で平坦化または整流
が行われ、出力にはリップルが現れなくなる。
In the above-described state, even if a time-varying ripple is applied to the output voltage V2 from the DC power supply circuit 1, the ripple absorbing capacitor C2 performs flattening or rectification, and a ripple appears in the output. Disappears.

【0027】次に直流電源回路1の出力V1及びV2を
停止する場合について説明する。スイッチS1,S2が
同時にオフ状態になった後にラインL1,L2の電位が
0電位になるまでの放電の過程を説明する。まずスイッ
チS2がオフ状態になると、トランジスタQ5がオフ状
態になってトランジスタQ4がオン状態となり、そのコ
レクタ電位、つまりトランジスタQ1のベースの電位V
Bが0に近づき、電圧調整用トランジスタQ1がオフに
なる。このような状態になると、pnpトランジスタQ
3がオンになってリップル吸収用コンデンサC2が放電
し、ラインL2の電位Vが短い時間で0電位に近づく。
Next, a case where the outputs V1 and V2 of the DC power supply circuit 1 are stopped will be described. A discharge process until the potentials of the lines L1 and L2 become 0 after the switches S1 and S2 are simultaneously turned off will be described. First, when the switch S2 is turned off, the transistor Q5 is turned off and the transistor Q4 is turned on, and its collector potential, that is, the potential V at the base of the transistor Q1 is turned on.
When B approaches 0, the voltage adjusting transistor Q1 is turned off. In such a state, the pnp transistor Q
3 turns on, the ripple absorbing capacitor C2 discharges, and the potential V of the line L2 approaches the zero potential in a short time.

【0028】以上のタイミングシーケンスをより詳しく
説明する。直流電源回路1のスイッチS1,S2が同時
にオフになると、バイアスコンデンサ放電回路3のトラ
ンジスタQ5のベース電位が0に近づき、トランジスタ
Q5のコレクタがハイレベルになるのでトランジスタQ
4はオン状態になる。その結果トランジスタQ4のコレ
クタ−エミッタ回路を通してコンデンサC1の電荷を放
電して、トランジスタQ4のコレクタ電位は最終的に0
になる。そしてnpnトランジスタQ1と放電用のpn
pトランジスタQ3のベース電位VBが0に落ち、np
nトランジスタQ1がオフになり、pnpトランジスタ
Q3がオンになる。npnトランジスタQ1がオフ状態
になると、ラインL2はラインL1から遮断される。ま
た大きなリップル吸収用コンデンサC2に蓄積された電
荷は、放電用のpnpトランジスタQ3のコレクタエミ
ッタ回路及び抵抗体R6を通して短い時間で放電され
る。リップル吸収用コンデンサC2の放電のパスは3つ
ある。つまり抵抗体R2とツェナーダイオードZDのパ
ス、抵抗体R3,R4,R5を通過するパス、放電用p
npトランジスタQ3と抵抗体R6のパスである。もし
放電用のpnpトランジスタQ3のパス、即ちリップル
吸収用コンデンサ放電回路9がなければ、抵抗体R3,
R4,R5を含むパスだけが放電回路になる。しかしな
がら抵抗体R3,R4,R5からなる分圧回路7aは、
電圧検出回路を構成するものであるため、その回路のイ
ンピーダンスは大きい。そのため、この分圧回路7aで
リップル吸収用コンデンサC2の放電を行うと、トラン
ジスタQ4がオン状態になってコンデンサC1が放電を
開始してからその放電が完了しても、リップル吸収用コ
ンデンサC2の放電が完了しないため、出力電位Vの立
下りが遅くなる。しかしながらこの例では、pnpトラ
ンジスタQ3と抵抗体R6とからなる放電回路9のイン
ピーダンスを他のパスのインピーダンスよりも十分に小
さくしてあるため、コンデンサC2の電荷の大部分は、
オン状態になったpnpトランジスタQ3と抵抗体R6
とを通して短い時間で放電される。そのため出力の立下
りが速くなる。
The above timing sequence will be described in more detail. When the switches S1 and S2 of the DC power supply circuit 1 are turned off at the same time, the base potential of the transistor Q5 of the bias capacitor discharging circuit 3 approaches 0, and the collector of the transistor Q5 becomes high level.
4 is turned on. As a result, the electric charge of the capacitor C1 is discharged through the collector-emitter circuit of the transistor Q4, and the collector potential of the transistor Q4 finally becomes 0.
become. And an npn transistor Q1 and a pn for discharging
The base potential VB of the p transistor Q3 drops to 0,
The n transistor Q1 is turned off and the pnp transistor Q3 is turned on. When the npn transistor Q1 is turned off, the line L2 is cut off from the line L1. The electric charge accumulated in the large ripple absorbing capacitor C2 is discharged in a short time through the collector-emitter circuit of the discharging pnp transistor Q3 and the resistor R6. There are three discharge paths for the ripple absorbing capacitor C2. That is, the path between the resistor R2 and the Zener diode ZD, the path passing through the resistors R3, R4, and R5, the discharge p
This is a path between the np transistor Q3 and the resistor R6. If there is no path for the discharging pnp transistor Q3, that is, the capacitor discharging circuit 9 for ripple absorption, the resistor R3
Only the path including R4 and R5 becomes a discharge circuit. However, the voltage dividing circuit 7a including the resistors R3, R4, and R5 is
Since this constitutes a voltage detection circuit, the impedance of the circuit is large. Therefore, when the ripple absorbing capacitor C2 is discharged by the voltage dividing circuit 7a, the transistor Q4 is turned on and the capacitor C1 starts discharging, and even if the discharging is completed, the ripple absorbing capacitor C2 is discharged. Since the discharge is not completed, the fall of the output potential V is delayed. However, in this example, since the impedance of the discharge circuit 9 including the pnp transistor Q3 and the resistor R6 is sufficiently smaller than the impedance of the other paths, most of the charge of the capacitor C2 is
The turned-on pnp transistor Q3 and the resistor R6
And is discharged in a short time. Therefore, the output falls faster.

【0029】バイアスコンデンサ放電回路3は、出力V
が直流電源回路1の他の出力電圧V1よりも速く立ち下
がることを可能にしている。すなわちバイアスコンデン
サ放電回路3はリップル吸収用コンデンサC2の放電開
始時期を決定する。スイッチS1,S2がオン状態にあ
るときにトランジスタQ5が導通状態になるように抵抗
体R9,R10の抵抗値は設定されている。スイッチS
2がオフになってラインL3の電位が低下し、抵抗体R
9と抵抗体R10との間の分圧点の電位が0.8Vより
低下すると、トランジスタQ5は直ちにオフ状態にな
る。するとトランジスタQ4のベース電位は直ちに5V
に上昇し、トランジスタQ4がオン状態になって、コン
デンサC1の放電が開始され、トランジスタQ4のコレ
クタ電位は0に近づく。その結果、トランジスタQ1,
Q3のベース電位が低下し、トランジスタQ3がオン状
態になってコンデンサC2が放電される。このように抵
抗体R9と抵抗体R10との抵抗値の設定により、トラ
ンジスタQ4のオフまたは遮断タイミングを決定するこ
とにより、スイッチS2がオフ状態になった後(直流電
圧V2の出力が停止された後)にラインL3の電位が0
になるまでの任意の時間内で、トランジスタQ3の導通
開始時期を決定することができる。その結果、出力電位
Vの立下りを電圧V1の立下りよりも速くすることがで
きる。
The output voltage of the bias capacitor discharge circuit 3 is
Can fall faster than the other output voltage V1 of the DC power supply circuit 1. That is, the bias capacitor discharge circuit 3 determines the discharge start timing of the ripple absorbing capacitor C2. The resistance values of the resistors R9 and R10 are set so that the transistor Q5 is turned on when the switches S1 and S2 are on. Switch S
2 is turned off, the potential of the line L3 decreases, and the resistor R
When the potential at the voltage dividing point between the resistor 9 and the resistor R10 drops below 0.8 V, the transistor Q5 is immediately turned off. Then, the base potential of transistor Q4 immediately becomes 5V
And the transistor Q4 is turned on, discharging of the capacitor C1 is started, and the collector potential of the transistor Q4 approaches 0. As a result, transistors Q1,
The base potential of Q3 drops, transistor Q3 is turned on, and capacitor C2 is discharged. In this way, by setting the resistance value of the resistor R9 and the resistor R10 to determine the timing of turning off or turning off the transistor Q4, the switch S2 is turned off (the output of the DC voltage V2 is stopped). Later), the potential of the line L3 becomes 0.
It is possible to determine the start time of the conduction of the transistor Q3 within an arbitrary time until the time becomes. As a result, the fall of the output potential V can be made faster than the fall of the voltage V1.

【0030】次に直流電源回路1のスイッチS1,S2
がオンの状態に切り替わって、ラインL1とラインL2
とが0の電位から所定の電位に到達するまでの経過を説
明する。スイッチS2がオン状態になると、トランジス
タQ5がオン状態となってトランジスタQ4がオフにな
る。ラインL1の電位VL1はすぐに電源の電圧V2に
上昇する。しかしバイアス回路のバイアス用コンデンサ
C1と抵抗体R1との接合点の電位は、コンデンサC1
と抵抗体R1とにより定まる時定数でラインL1の電位
VL1(V2)に向かって上昇する。これにより電圧調
整用npnトランジスタQ1と放電用pnpトランジス
タQ3のベース電位が上昇し、電圧調整用npnトラン
ジスタQ1がオンになり、放電用pnpトランジスタQ
3がオフになる。その結果ラインL2に電位Vが現れ
る。この電位Vが、一定の電圧に調整される動作は前述
の通りである。このようにこの回路では、バイアス用コ
ンデンサC1があるために、電位Vの立ち上がりを遅れ
ることになるが、特に支障はない。
Next, switches S1, S2 of DC power supply circuit 1
Is switched on, and the line L1 and the line L2
A description will be given of the progress from when the voltage reaches 0 to a predetermined potential. When the switch S2 is turned on, the transistor Q5 is turned on and the transistor Q4 is turned off. The potential VL1 of the line L1 immediately rises to the power supply voltage V2. However, the potential at the junction between the bias capacitor C1 of the bias circuit and the resistor R1 is equal to the potential of the capacitor C1.
And rises toward the potential VL1 (V2) of the line L1 with a time constant determined by the resistor R1. As a result, the base potentials of the voltage adjusting npn transistor Q1 and the discharging pnp transistor Q3 increase, the voltage adjusting npn transistor Q1 turns on, and the discharging pnp transistor Q1 turns on.
3 turns off. As a result, the potential V appears on the line L2. The operation of adjusting the potential V to a constant voltage is as described above. As described above, in this circuit, the rise of the potential V is delayed due to the presence of the bias capacitor C1, but there is no particular problem.

【0031】[0031]

【発明の効果】本発明によれば、出力電圧のリップルを
除去するためのリップル吸収用コンデンサがあっても、
リップル吸収用コンデンサ放電回路を設けてこのコンデ
ンサに蓄積された電荷を短い時間で放電するため、出力
の立下りを速めることができる。またリップル吸収用コ
ンデンサ放電回路をバイアスコンデンサ放電用回路と同
期させて動作させるため、出力の立ち下がりを確実に早
めることができる。更に、他の直流電圧の出力の停止を
タイミングとして出力を停止させる場合に、他の直流電
圧の出力の立下りよりも、出力の立下りを速くすること
できる。
According to the present invention, even if there is a ripple absorbing capacitor for removing the ripple of the output voltage,
By providing a capacitor discharge circuit for ripple absorption and discharging the electric charge stored in this capacitor in a short time, the fall of the output can be accelerated. Also, since the ripple absorbing capacitor discharging circuit is operated in synchronization with the bias capacitor discharging circuit, the fall of the output can be surely advanced. Further, when the output is stopped with the stop of the output of the other DC voltage as a timing, the fall of the output can be made faster than the fall of the output of the other DC voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の定電圧電源回路の実施の形態の一例
の構成を示すブロックである。
FIG. 1 is a block diagram showing a configuration of an example of an embodiment of a constant voltage power supply circuit of the present invention.

【符号の説明】[Explanation of symbols]

1 直流電源回路 3 バイアスコンデンサ放電回路 5 バイアス回路 7 電圧調整用回路 7a 分圧回路 9 リップル吸収用コンデンサ放電回路 11 リップル吸収用コンデンサ回路 DESCRIPTION OF SYMBOLS 1 DC power supply circuit 3 Bias capacitor discharge circuit 5 Bias circuit 7 Voltage adjustment circuit 7a Voltage divider circuit 9 Ripple absorption capacitor discharge circuit 11 Ripple absorption capacitor circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 所定の直流電圧を出力する直流電源回路
と、前記直流電圧を該直流電圧よりも低い所望の一定電
圧にして出力する電圧調整回路と、 前記電圧調整回路の出力端子とアースとの間に配置され
たリップル吸収用コンデンサとを具備する定電圧電源回
路であって、 前記直流電源回路の出力を停止するときに前記リップル
吸収用コンデンサに蓄積された電荷を放電するリップル
吸収用コンデンサ放電回路を具備することを特徴とする
定電圧電源回路。
1. A DC power supply circuit that outputs a predetermined DC voltage, a voltage adjustment circuit that outputs the DC voltage at a desired constant voltage lower than the DC voltage, and an output terminal of the voltage adjustment circuit and a ground. A constant voltage power supply circuit comprising: a ripple absorption capacitor disposed between the DC voltage supply circuit and the ripple absorption capacitor that discharges a charge accumulated in the ripple absorption capacitor when the output of the DC power supply circuit is stopped. A constant voltage power supply circuit comprising a discharge circuit.
【請求項2】 所定の直流電圧を出力する直流電源回路
と、前記直流電源回路の出力に一端が接続された抵抗体
及び該抵抗体の他端に非接地端子が接続されたバイアス
用コンデンサからなるバイアス回路及び前記抵抗体と前
記コンデンサとの接続点にベースが接続され且つ前記直
流電源回路にコレクタ−エミッタ回路が直列接続され電
圧調整用トランジスタを含み、前記電圧調整用トランジ
スタの導通角を制御することにより、前記直流電圧を該
直流電圧よりも低い所望の一定電圧にして出力する電圧
調整回路と、 前記直流電源回路の出力を停止するときに前記バイアス
用コンデンサを短絡して該バイアス用コンデンサに蓄積
された電荷を放電するバイアス用コンデンサ放電回路
と、 前記電圧調整回路の出力端子とアースとの間に配置され
たリップル吸収用コンデンサとを具備する定電圧電源回
路であって、 前記直流電源回路の出力を停止するときに前記リップル
吸収用コンデンサに蓄積された電荷を放電するリップル
吸収用コンデンサ放電回路を具備することを特徴とする
定電圧電源回路。
2. A DC power supply circuit for outputting a predetermined DC voltage, a resistor having one end connected to the output of the DC power supply circuit, and a bias capacitor having a non-ground terminal connected to the other end of the resistor. A bias circuit, a base is connected to a connection point between the resistor and the capacitor, and a collector-emitter circuit is connected in series to the DC power supply circuit, and a voltage adjustment transistor is included, and a conduction angle of the voltage adjustment transistor is controlled. A voltage adjusting circuit for setting the DC voltage to a desired constant voltage lower than the DC voltage and outputting the same; and when the output of the DC power supply circuit is stopped, the bias capacitor is short-circuited. A capacitor discharging circuit for discharging the electric charge accumulated in the voltage adjusting circuit, and disposed between an output terminal of the voltage adjusting circuit and ground. A constant voltage power supply circuit comprising a ripple absorbing capacitor, and a ripple absorbing capacitor discharging circuit for discharging electric charges accumulated in the ripple absorbing capacitor when the output of the DC power supply circuit is stopped. A constant voltage power supply circuit.
【請求項3】 前記リップル吸収用コンデンサ放電回路
は、コレクタ−エミッタ回路が直接または電流制限素子
を介して前記リップル吸収用コンデンサに並列接続した
放電用トランジスタを含んでおり、 前記放電用トランジスタのベースは直接または電流制限
素子を介して前記抵抗体と前記コンデンサとの前記接続
点に接続されている請求項2に記載の定電圧電源回路。
3. The discharging circuit for a ripple absorbing capacitor includes a discharging transistor having a collector-emitter circuit connected in parallel to the ripple absorbing capacitor directly or via a current limiting element, and a base of the discharging transistor. 3. The constant voltage power supply circuit according to claim 2, wherein the constant voltage power supply circuit is connected to the connection point between the resistor and the capacitor directly or via a current limiting element.
【請求項4】 前記電圧調整回路は、複数の抵抗体から
なり、前記リップル吸収用コンデンサの両端電圧を分圧
する分圧回路と、前記分圧回路の分圧点にベースが接続
され、前記電圧調整用トランジスタのベースにコレクタ
エミッタ回路が接続されて前記電圧調整用トランジスタ
のベース電流を制御するベース電流制御用トランジスタ
と、前記ベース電流制御用トランジスタの前記コレクタ
エミッタ回路とアースとの間に配置されてアノードをア
ース側に向けたツェナーダイオードと、前記ツェナーダ
イオードのカソードと前記電圧調整回路の出力との間に
配置された電流制限素子とからなる請求項2または3に
記載の定電圧電源回路。
4. The voltage adjusting circuit comprises a plurality of resistors, a voltage dividing circuit for dividing a voltage between both ends of the ripple absorbing capacitor, and a base connected to a voltage dividing point of the voltage dividing circuit. A collector / emitter circuit connected to the base of the adjusting transistor to control a base current of the voltage adjusting transistor; and a base current controlling transistor disposed between the collector / emitter circuit of the base current controlling transistor and ground. 4. The constant voltage power supply circuit according to claim 2, comprising a Zener diode having an anode directed to the ground side, and a current limiting element disposed between a cathode of the Zener diode and an output of the voltage adjustment circuit.
【請求項5】 前記電圧調整用トランジスタと前記ベー
ス電流制御用トランジスタはそれぞれnpnトランジス
タからなり、前記放電用トランジスタはpnpトランジ
スタからなる請求項4に記載の定電圧電源回路。
5. The constant voltage power supply circuit according to claim 4, wherein each of said voltage adjusting transistor and said base current controlling transistor comprises an npn transistor, and said discharging transistor comprises a pnp transistor.
【請求項6】 前記バイアス用コンデンサ放電回路は、
前記バイアス用コンデンサに並列接続したトランジスタ
回路を含み、前記トランジスタ回路は前記直流電源から
出力される別の直流出力電圧が0に向かって低下する過
程で導通状態になる請求項5に記載の定電圧電源回路。
6. The discharging circuit for a bias capacitor,
6. The constant voltage according to claim 5, further comprising a transistor circuit connected in parallel to the bias capacitor, wherein the transistor circuit becomes conductive when another DC output voltage output from the DC power supply decreases toward zero. Power circuit.
JP2000017395A 2000-01-26 2000-01-26 Circuit for constant-voltage power supply Withdrawn JP2001209441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000017395A JP2001209441A (en) 2000-01-26 2000-01-26 Circuit for constant-voltage power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017395A JP2001209441A (en) 2000-01-26 2000-01-26 Circuit for constant-voltage power supply

Publications (1)

Publication Number Publication Date
JP2001209441A true JP2001209441A (en) 2001-08-03

Family

ID=18544398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017395A Withdrawn JP2001209441A (en) 2000-01-26 2000-01-26 Circuit for constant-voltage power supply

Country Status (1)

Country Link
JP (1) JP2001209441A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005313612A (en) * 2004-03-31 2005-11-10 Seiko Epson Corp Printing head driving circuit
US7400125B2 (en) 2002-06-26 2008-07-15 Denso Corporation Power supply circuit with series regulator
JP2013045245A (en) * 2011-08-23 2013-03-04 Tdk Corp Power supply circuit, flash memory system having the power supply circuit, and power supply method
US20150372525A1 (en) * 2013-03-15 2015-12-24 Peregrine Semiconductor Corporation Capacitance Discharge Limiter
KR20160085200A (en) * 2015-01-07 2016-07-15 미쓰미덴기가부시기가이샤 Power source circuit
US9537472B2 (en) 2013-03-15 2017-01-03 Peregrine Semiconductor Corporation Integrated switch and self-activating adjustable power limiter
US10680590B2 (en) 2013-03-15 2020-06-09 Psemi Corporation Integrated switch and self-activating adjustable power limiter

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400125B2 (en) 2002-06-26 2008-07-15 Denso Corporation Power supply circuit with series regulator
JP2005313612A (en) * 2004-03-31 2005-11-10 Seiko Epson Corp Printing head driving circuit
JP4706289B2 (en) * 2004-03-31 2011-06-22 セイコーエプソン株式会社 Print head drive circuit
JP2013045245A (en) * 2011-08-23 2013-03-04 Tdk Corp Power supply circuit, flash memory system having the power supply circuit, and power supply method
US8804439B2 (en) 2011-08-23 2014-08-12 Tdk Corporation Power circuit, flash memory system provided with the power circuit, and power supply method
US20150372525A1 (en) * 2013-03-15 2015-12-24 Peregrine Semiconductor Corporation Capacitance Discharge Limiter
US9490647B2 (en) * 2013-03-15 2016-11-08 Peregrine Semiconductor Corporation Capacitance discharge limiter
US9537472B2 (en) 2013-03-15 2017-01-03 Peregrine Semiconductor Corporation Integrated switch and self-activating adjustable power limiter
US10680590B2 (en) 2013-03-15 2020-06-09 Psemi Corporation Integrated switch and self-activating adjustable power limiter
KR20160085200A (en) * 2015-01-07 2016-07-15 미쓰미덴기가부시기가이샤 Power source circuit
KR102325740B1 (en) 2015-01-07 2021-11-12 미쓰미덴기가부시기가이샤 Power source circuit

Similar Documents

Publication Publication Date Title
US6842064B2 (en) Overcurrent protection and masking circuitry for protection against an overcurrent condition
JP6787989B2 (en) Driver with open output protection
US9800024B2 (en) Igniter and vehicle, and method for controlling ignition coil
US4513341A (en) Overvoltage protection circuit for power supply
JP2001503959A (en) Fault control circuit for switch power supply
JP2005151777A (en) Charge pumping circuit and amplifier
JP2001503958A (en) Fault control circuit for switch power supply
JP2001209441A (en) Circuit for constant-voltage power supply
JP2005151468A (en) Amplifier
JP2795027B2 (en) IGBT gate drive circuit
JP3838708B2 (en) Lithium ion power supply
US20230132884A1 (en) Hot-swap circuit and control apparatus
KR930006230B1 (en) Spurious signal reduction circuit
US6204644B1 (en) Switching power supply for speeding up turn-off operation of a switching element
JP2575117B2 (en) Power transistor switching control circuit
JPH0686460A (en) Power supply
JP4493450B2 (en) Charge / discharge circuit
JP2520765B2 (en) Drive circuit
JPH01319296A (en) Driving circuit
JP4363777B2 (en) Power circuit
JPH08181885A (en) Clamp circuit and synchronizing signal elimination circuit using the same
JPS6327457Y2 (en)
SU1513579A1 (en) Stabilized power source
JPH0568154B2 (en)
JP2582357Y2 (en) Time constant stabilization circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403