JP2001196867A - Audio signal input circuit - Google Patents

Audio signal input circuit

Info

Publication number
JP2001196867A
JP2001196867A JP2000308334A JP2000308334A JP2001196867A JP 2001196867 A JP2001196867 A JP 2001196867A JP 2000308334 A JP2000308334 A JP 2000308334A JP 2000308334 A JP2000308334 A JP 2000308334A JP 2001196867 A JP2001196867 A JP 2001196867A
Authority
JP
Japan
Prior art keywords
terminal
plug
amplifier
circuit
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000308334A
Other languages
Japanese (ja)
Inventor
Masahiro Sugihara
雅弘 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP2000308334A priority Critical patent/JP2001196867A/en
Publication of JP2001196867A publication Critical patent/JP2001196867A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem that a conventional digital mixer with an insertion jack has had difficulty of preventing the S/N from being deteriorated for the adjustment of a signal level when an effecter is connected or not through the plugging a plug to the jack. SOLUTION: A 2nd amplifier 20 is connected to a microphone terminal 1 via a 1st amplifier 2. An operational amplifier is adopted for the 2nd amplifier 20. When a plug 8 is not plugged into a jack 3a, an output of the 2nd amplifier 20 is fed to an LPF 5 while bypassing an attenuation circuit 4 by using a terminal 22 of the jack 3a. When the plug 8 is plugged into the jack 3a, the plug 8 separates terminals 21, 22 to cut off a bypass circuit. Thus, the attenuation circuit 4 to attenuate an output level of the effecter 9 can easily by removed from a signal transmission line when the plug is not plugged in.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エフェクタ等の外
部回路を選択的に接続するためのインサーション・ジャ
ックを有するディジタル形式のオーディオミキサーに好
適なオーディオ信号入力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an audio signal input circuit suitable for a digital audio mixer having an insertion jack for selectively connecting an external circuit such as an effector.

【0002】[0002]

【従来の技術】従来のディジタル・オーディオ・ミキサ
ーは、図1に示すように、マイク入力用コネクタ1と、
マイク・アンプ2と、インサーション・ジャック3と、
減衰回路4と、ローパスフィルタ即ちLPF5と、アナ
ログ・ディジタル変換器即ちADC6と、ミキサー用デ
ィジタル信号処理回路即ちDSP7とから成る。マイク
入力用コネクタ1にはマイクが接続され、オーディオ信
号が入力する。コネクタ1に接続されたマイクアンプ2
は入力オーディオ信号を増幅する。なお、このマイクア
ンプ2はゲイン調整用可変抵抗器2aを有している。従
って、マイクアンプ2のゲインを任意に調整することが
できる。
2. Description of the Related Art As shown in FIG. 1, a conventional digital audio mixer comprises a microphone input connector 1;
A microphone amplifier 2, an insertion jack 3,
It comprises an attenuation circuit 4, a low-pass filter or LPF 5, an analog-to-digital converter or ADC 6, and a digital signal processing circuit for a mixer or DSP 7. A microphone is connected to the microphone input connector 1 to input an audio signal. Microphone amplifier 2 connected to connector 1
Amplifies the input audio signal. The microphone amplifier 2 has a variable resistor 2a for gain adjustment. Therefore, the gain of the microphone amplifier 2 can be arbitrarily adjusted.

【0003】マイクアンプ2の出力段に設けられたイン
サーション・ジャック3は、プラグ8をここに挿入する
ことによって外部回路としてのエフェクタ9を選択的に
接続するためのものであり、接触バネから成る第1のチ
ップ端子10と、プラグ8の非挿入時に第1のチップ端
子10に接触し、プラグ8の挿入時に第1のチップ端子
10と非接触になる固定接点から成る補助端子11と、
接触バネから成る第2のチップ端子12と、スリーブ端
子13とから成る。なお、第1及び第2のチップ端子1
0、12を第1及び第2のプラグ接続端子と呼ぶことも
できる。プラグ8が挿入されていない時には、第1のチ
ップ端子10が補助端子11に接触している。プラグ8
がジャック3に挿入されると、プラグ8の第1の端子8
aがジャック3の第1のチップ端子10に接触し、ま
た、プラグ8の第2の端子8bがジャック3の第2のチ
ップ端子12接触する。この時、ジャック3の第1のチ
ップ端子10は補助端子11から離間する。これによ
り、チップ8の挿入時にはマイクアンプ2、第1のチッ
プ端子10、第1の端子8a、エフェクタ9、第2の端
子8b、第2のチップ端子12、減衰回路4、LPF
5、ADC6及びDSP7の回路が形成される。
An insertion jack 3 provided at the output stage of the microphone amplifier 2 is for selectively connecting an effector 9 as an external circuit by inserting a plug 8 here. An auxiliary terminal 11 consisting of a fixed contact which comes into contact with the first chip terminal 10 when the plug 8 is not inserted and comes into non-contact with the first chip terminal 10 when the plug 8 is inserted;
It comprises a second chip terminal 12 made of a contact spring and a sleeve terminal 13. The first and second chip terminals 1
0 and 12 can also be referred to as first and second plug connection terminals. When the plug 8 is not inserted, the first chip terminal 10 is in contact with the auxiliary terminal 11. Plug 8
Is inserted into the jack 3, the first terminal 8 of the plug 8
a contacts the first chip terminal 10 of the jack 3, and the second terminal 8 b of the plug 8 contacts the second chip terminal 12 of the jack 3. At this time, the first chip terminal 10 of the jack 3 is separated from the auxiliary terminal 11. Accordingly, when the chip 8 is inserted, the microphone amplifier 2, the first chip terminal 10, the first terminal 8a, the effector 9, the second terminal 8b, the second chip terminal 12, the attenuation circuit 4, the LPF
5, a circuit of the ADC 6 and the DSP 7 is formed.

【0004】エフェクタ9はオーディオ信号に例えばリ
バ−ブ、コ−ラス等の効果処理を施すための周知の回路
である。この例のエフェクタ9の出力基準レベルは+4
dBuである。
[0004] The effector 9 is a well-known circuit for applying an effect process such as reverb, chorus, etc. to an audio signal. The output reference level of the effector 9 in this example is +4
dBu.

【0005】ジャック3の補助端子11及び第2のチッ
プ端子12に接続された減衰回路4は抵抗R3 、R4 か
ら成る。この減衰回路4はエフェクタ9を接続した時
に、+4dBuのエフェクタ9の出力レベルをこれより
も低いADC6の入力基準レベル約−13dBuに下げ
るためのものである。即ち、この減衰回路4はエフェク
タ9の出力基準レベル+4dBuを17dB減衰させて
ADC6の入力基準レベル−13dBuにするためのも
のである。なお、dBuは0.776Vrmsを0dBu
とする周知の単位である。
[0005] The attenuation circuit 4 connected to the auxiliary terminal 11 and the second chip terminal 12 of the jack 3 comprises resistors R3 and R4. When the effector 9 is connected, the attenuating circuit 4 reduces the output level of the effector 9 of +4 dBu to the input reference level of the ADC 6, which is lower than this, about -13 dBu. That is, the attenuating circuit 4 attenuates the output reference level +4 dBu of the effector 9 by 17 dB to make the input reference level of the ADC 6 -13 dBu. Note that the dBu is 0.776 Vrms at 0 dBu.
Is a well-known unit.

【0006】ノイズ除去用のLPF5を介して減衰回路
4に接続されたADC6はオーディオ信号をディジタル
信号に変換してディジタルミキサーとしてのDSP7に
供給するものである。
The ADC 6 connected to the attenuation circuit 4 via the LPF 5 for noise removal converts an audio signal into a digital signal and supplies the digital signal to a DSP 7 as a digital mixer.

【0007】[0007]

【発明が解決しようとする課題】ところで、図1ではエ
フェクタ9の挿入を考慮して設けられた減衰回路4が、
エフェクタ9を挿入しない場合にも接続されているの
で、エフェクタ9を挿入しない時には、マイクアンプ2
によって本来必要なゲインに、更に+17dB余分に増
幅する必要がある。例えば、エフェクタ9を挿入しない
場合に、−60dBuのマイク入力を増幅することを考
えると、ADC6の入力基準レベル−13dBuに合せ
るために、マイクアンプ2のゲインは図2から明らかな
ように47dBで良いが、エフェクタ9の挿入を考慮し
てマイクアンプ2で64dB増幅して+4dBuにした
後に、減衰回路4で−13dBuに減衰している。この
ようにマイクアンプ2を64dB増幅するように構成す
るとSN比が悪化する。一般的にはマイクアンプ2によ
って40〜50dB程度増幅することが望ましく、一気
に64dBまで増幅すると、歪みが多くなり、オーディ
オ信号に対しては望ましくない。
In FIG. 1, the attenuation circuit 4 provided in consideration of the insertion of the effector 9 is provided.
Since the connection is made even when the effector 9 is not inserted, the microphone amplifier 2 is connected when the effector 9 is not inserted.
Therefore, it is necessary to further amplify the gain which is originally required by +17 dB. For example, in consideration of amplifying a microphone input of −60 dBu when the effector 9 is not inserted, the gain of the microphone amplifier 2 is 47 dB in order to match the input reference level of −13 dBu of the ADC 6 as is clear from FIG. Although good, in consideration of the insertion of the effector 9, the microphone amplifier 2 amplifies the signal by 64 dB to +4 dBu, and then attenuates the signal to -13 dBu by the attenuation circuit 4. When the microphone amplifier 2 is configured to amplify the signal by 64 dB, the SN ratio is deteriorated. In general, it is desirable to amplify the signal by about 40 to 50 dB by the microphone amplifier 2. If the signal is amplified to 64 dB at once, distortion increases, which is not desirable for audio signals.

【0008】そこで、本発明の目的はゲイン調整を良好
に行うことができるオーディオ信号入力回路を提供する
ことにある。
An object of the present invention is to provide an audio signal input circuit capable of performing a good gain adjustment.

【0009】[0009]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、オーディオ信号を増幅
するための第1の増幅器と、前記第1の増幅器に接続さ
れた第2の増幅器と、外部回路に接続されたプラグを受
け入れるためのものであって、前記第2の増幅器を前記
プラグの入力側の端子に接続するための第1のプラグ接
続端子と前記プラグの出力側の端子に接続するための第
2のプラグ接続端子と前記プラグの挿入に連動する少な
くとも1つの補助端子とを有しているジヤックと、前記
ジヤックの前記第2のプラグ接続端子に接続された減衰
回路とを備え、前記補助端子は、前記ジヤックに対して
前記プラグが非挿入状態にある時には、前記第2の増幅
器の出力を前記減衰回路による減衰を伴なわないで出力
させ、前記ジヤックに対して前記プラグが挿入状態にあ
る時には、前記第2の増幅器の出力段に前記ジヤックを
介して挿入された前記外部回路の出力を前記減衰回路の
減衰を伴なって出力するように形成されていることを特
徴とするオーディオ信号入力回路に係わるものである。
SUMMARY OF THE INVENTION In order to solve the above problems and to achieve the above object, the present invention provides a first amplifier for amplifying an audio signal and a second amplifier connected to the first amplifier. And a first plug connection terminal for connecting the second amplifier to a terminal on the input side of the plug, and an output side of the plug for receiving a plug connected to an external circuit. A jack having a second plug connection terminal for connecting to the first terminal and at least one auxiliary terminal interlocked with the insertion of the plug, and an attenuation connected to the second plug connection terminal of the jack. Wherein the auxiliary terminal outputs the output of the second amplifier without attenuation by the attenuation circuit when the plug is in a non-inserted state with respect to the jack; When the plug is in the inserted state, the output of the external circuit inserted through the jack to the output stage of the second amplifier is output with the attenuation of the attenuation circuit. The present invention relates to an audio signal input circuit characterized in that:

【0010】なお、請求項2に示すように、第2の増幅
器のゲイン設定回路を設け、ゲインをプラグの非挿入、
挿入に応じて切換えることが望ましい。また、請求項3
及び10に示すように、プラグ非挿入時には第1の増幅
器のみを使用し、プラグ挿入時に第1及び第2の増幅器
を使用するようにすることができる。また、請求項4に
示すように、減衰回路を2つの抵抗R3 、R4 の分圧回
路にすることが望ましい。また、請求項5に示すよう
に、ジャックの補助端子として第1及び第2の補助端子
22、23を設けることが望ましい。また、請求項6に
示すように、ゲイン切換えのために第3のゲイン設定用
抵抗R5 を設けることができる。また、請求項7及び9
に示すように、短絡保護抵抗及び結合コンデンサを設け
ることができる。請求項8に示すように、補助端子とし
て第1、第2、第3及び第4の補助端子32、33、3
5、36を設けることができる。
A gain setting circuit for the second amplifier is provided so that the gain can be set without inserting a plug.
It is desirable to switch according to insertion. Claim 3
As shown in FIGS. 10 and 10, only the first amplifier can be used when the plug is not inserted, and the first and second amplifiers can be used when the plug is inserted. It is desirable that the damping circuit be a voltage dividing circuit of two resistors R3 and R4. Further, it is desirable to provide first and second auxiliary terminals 22 and 23 as auxiliary terminals of the jack. Further, a third gain setting resistor R5 can be provided for gain switching. Claims 7 and 9
As shown in (1), a short-circuit protection resistor and a coupling capacitor can be provided. As shown in claim 8, first, second, third and fourth auxiliary terminals 32, 33, 3 as auxiliary terminals.
5, 36 can be provided.

【0011】[0011]

【発明の効果】各請求項の発明によれば、プラグ非挿入
状態の時に減衰回路による減衰動作が生じないので、プ
ラグ非挿入状態の時に第1及び第2の増幅器又は第1の
増幅器のゲインを大幅に高めることが不要になり、SN
比の改善及び波形歪みの改善を図ることができる。ま
た、プラグ挿入時に外部回路が高いレベルを要求して
も、2つの増幅器によって増幅するので、1つの増幅器
のゲインを大幅に高めることが不要になり、この点でも
SN比及び歪みに関して有利になる。また、請求項2の
発明によれば、第2の増幅器のゲインをプラグの挿入に
連動して切換えるので、最適ゲインを容易に得ることが
できる。また、請求項5〜10のに発明によれば、ゲイ
ンの切換及び減衰回路の動作の切換をジャックの補助端
子を使用して行うので、これを簡単な構成によって容易
に達成することができる。また、請求項7及び8の発明
によれば、短絡保護及び直流分除去を行うことができ
る。
According to the present invention, the attenuation operation by the attenuation circuit does not occur when the plug is not inserted, so that the gain of the first and second amplifiers or the first amplifier is not changed when the plug is not inserted. It is no longer necessary to significantly increase
It is possible to improve the ratio and the waveform distortion. Further, even if the external circuit requires a high level when the plug is inserted, the signal is amplified by the two amplifiers, so that it is not necessary to greatly increase the gain of one amplifier, which is advantageous in terms of the SN ratio and distortion. . According to the second aspect of the present invention, the gain of the second amplifier is switched in conjunction with the insertion of the plug, so that the optimum gain can be easily obtained. According to the fifth to tenth aspects of the present invention, since the switching of the gain and the switching of the operation of the attenuation circuit are performed using the auxiliary terminal of the jack, this can be easily achieved with a simple configuration. According to the seventh and eighth aspects of the present invention, short-circuit protection and DC removal can be performed.

【0012】[0012]

【実施形態及び実施例】次に、図3〜図9を参照して本
発明の実施形態及び実施例を説明する。但し、図3〜図
9において図1と実質的に同一の部分には同一の符号を
付し、その説明を省略する。また図3〜図9において相
互に同一の部分には同一の符号を付し、一方で詳しく説
明し、他方での詳しい説明を省略する。
Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to FIGS. However, in FIGS. 3 to 9, substantially the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. 3 to 9, the same parts are denoted by the same reference numerals, and will be described in detail on one side, and detailed description on the other side will be omitted.

【0013】[0013]

【第1の実施例】図3に示す第1の実施例のディジタル
・オーディオミキサーは図1と同様にマイク入力用コネ
クタ1、マイクアンプとしての第1のアンプ2、減衰回
路4、LPF5、ADC6、DSP7、プラグ8及びエ
フェクタ9を有する他に、改良されたインサーション・
ジャック3aと、第2のアンプ20と、ゲイン設定用抵
抗R1、R2とを有する。なお、図3において、マイクコ
ネクタ1からLPF5までがADC6のオーディオ信号
入力回路として機能する。
First Embodiment A digital audio mixer according to a first embodiment shown in FIG. 3 has a microphone input connector 1, a first amplifier 2 as a microphone amplifier, an attenuation circuit 4, an LPF 5, an ADC 6 as in FIG. , DSP 7, plug 8 and effector 9 as well as an improved insertion
It has a jack 3a, a second amplifier 20, and gain setting resistors R1 and R2. In FIG. 3, the microphone connector 1 to the LPF 5 function as an audio signal input circuit of the ADC 6.

【0014】インサーション・ジャック3aは、接触バ
ネから成る第1のチップ端子21と、この第1のチップ
端子21に選択的に接触する固定接点から成る第1の補
助端子22と、固定接点から成る第2の補助端子23
と、接触バネから成る第2のチップ端子24と、グラン
ドに接続されたスリーブ端子25とから成る。第1のチ
ップ端子21は第2のアンプ20に接続され、第1の補
助端子22はバイパスを形成するために減衰回路4の抵
抗R3、R4の相互接続点26に接続され、第2の補助
端子23は第2のアンプ20の負入力端子に接続され、
第2のチップ端子24は抵抗R3に接続されている。な
お、第1及び第2のチップ端子21、24を第1及び第
2のコネクタ接続端子と呼ぶこともできる。プラグ8が
ジャック3aに挿入されていない時には、図3に示すよ
うに第1のチップ端子21がバイパス形成用の第1の補
助端子22に接触し、第2のチップ端子24が第2の補
助端子23に接触する。プラグ8がジヤック3aに挿入
された時には、第1のチップ端子21がプラグ8の第2
の端子8aに接触し、第2のチップ端子24がプラグ8
の第2の端子8bに接触し、第1及び第2のチップ端子
21、24は第1及び第2の補助端子22、23から離
間する。また、スリーブ端子25はプラグ8のグランド
端子8cに接続される。
The insertion jack 3a includes a first chip terminal 21 made of a contact spring, a first auxiliary terminal 22 made of a fixed contact selectively contacting the first chip terminal 21, and a fixed contact. Second auxiliary terminal 23
, A second chip terminal 24 made of a contact spring, and a sleeve terminal 25 connected to the ground. The first chip terminal 21 is connected to the second amplifier 20, and the first auxiliary terminal 22 is connected to the interconnection point 26 of the resistors R3 and R4 of the attenuation circuit 4 to form a bypass, and the second auxiliary terminal 22 is connected to the second amplifier 20. The terminal 23 is connected to the negative input terminal of the second amplifier 20,
The second chip terminal 24 is connected to the resistor R3. Note that the first and second chip terminals 21 and 24 can also be referred to as first and second connector connection terminals. When the plug 8 is not inserted into the jack 3a, as shown in FIG. 3, the first chip terminal 21 contacts the first auxiliary terminal 22 for forming a bypass, and the second chip terminal 24 is connected to the second auxiliary terminal 22. It contacts the terminal 23. When the plug 8 is inserted into the jack 3a, the first chip terminal 21
, And the second chip terminal 24 is connected to the plug 8.
, And the first and second chip terminals 21 and 24 are separated from the first and second auxiliary terminals 22 and 23. The sleeve terminal 25 is connected to the ground terminal 8c of the plug 8.

【0015】差動増幅器即ちオペアンプから成る第2の
アンプ20はゲイン調整アンプとも呼ぶことができるも
のであって、この正入力端子がマイクアンプ即ち第1の
アンプ2の出力端子に接続されている。従って、第2の
アンプ20は非反転増幅器として機能する。第2のアン
プ20のゲイン設定回路を構成するために、第2のアン
プ20の負入力端子とグランドとの間に第1の抵抗R1
が接続され、また第2のアンプ20の出力端子と負入力
端子との間に帰還用の第2の抵抗R2 が接続されてい
る。また、減衰回路4の第3の抵抗R3 は第2のアンプ
20のゲイン調整に使用されている。従って、第2の補
助端子23をゲイン切換端子と呼ぶことができる。減衰
回路4の第4の抵抗R4 は相互接続点26とグランドと
の間に接続されている。LPF5は相互接続点26に接
続されている。
The second amplifier 20 composed of a differential amplifier, ie, an operational amplifier, can also be called a gain adjustment amplifier. This positive input terminal is connected to the output terminal of the microphone amplifier, ie, the first amplifier 2. . Therefore, the second amplifier 20 functions as a non-inverting amplifier. To configure the gain setting circuit of the second amplifier 20, a first resistor R1 is connected between the negative input terminal of the second amplifier 20 and the ground.
Is connected, and a second resistor R2 for feedback is connected between the output terminal and the negative input terminal of the second amplifier 20. The third resistor R3 of the attenuation circuit 4 is used for adjusting the gain of the second amplifier 20. Therefore, the second auxiliary terminal 23 can be called a gain switching terminal. The fourth resistor R4 of the attenuation circuit 4 is connected between the interconnection point 26 and the ground. LPF 5 is connected to interconnection point 26.

【0016】図3に示すようにプラグ8がジャック3a
に挿入されていない時には、第2のアンプ20の出力端
子が第1のチップ端子21とバイパス形成用の第1の補
助端子22と相互接続点26とLPF5とを介してAD
C6に接続される。また第3の抵抗R3 が、第1のチッ
プ端子21、第1の補助端子22、第3の抵抗R3 、第
2のチップ端子24及びゲイン切換用の第2の補助端子
23から成る回路で第2の抵抗R2 に並列に接続され
る。従って、第2のアンプ20のゲインは、[(R2 R
3 )/{R1 (R2 +R3 )}]+1となる。このよう
なゲインを有する第2のアンプ20の出力は相互接続点
26を介してLPF5に直接に供給されるので、減衰回
路4において減衰動作が生じない。この結果、マイクコ
ネクタ1から供給される−60dBuの入力信号レベル
をADC6の入力基準レベル−13dBuにするために
は、第1のアンプ2と第2のアンプ20との両方で47
dB増幅すれば良い。このため、従来の64dBよりも
大幅に第1及び第2のアンプ2、20のゲインを下げて
SN比の改善及び波形改善を図ることができる。
As shown in FIG. 3, the plug 8 is a jack 3a.
Is not inserted into the second amplifier 20, the output terminal of the second amplifier 20 is connected to the first chip terminal 21, the first auxiliary terminal 22 for bypass formation, the interconnection point 26, and the ADF via the LPF 5.
Connected to C6. The third resistor R3 is a circuit composed of a first chip terminal 21, a first auxiliary terminal 22, a third resistor R3, a second chip terminal 24, and a second auxiliary terminal 23 for gain switching. 2 connected in parallel to two resistors R2. Therefore, the gain of the second amplifier 20 is [(R2 R
3) / {R1 (R2 + R3)}] + 1. Since the output of the second amplifier 20 having such a gain is directly supplied to the LPF 5 via the interconnection point 26, no attenuation operation occurs in the attenuation circuit 4. As a result, in order to set the input signal level of −60 dBu supplied from the microphone connector 1 to the input reference level of −13 dBu of the ADC 6, both the first amplifier 2 and the second amplifier 20 require 47 dB.
What is necessary is just to amplify by dB. For this reason, the gain of the first and second amplifiers 2 and 20 can be significantly reduced compared to the conventional 64 dB, so that the SN ratio and the waveform can be improved.

【0017】図3においてプラグ8をジャック3aに挿
入した時には、第1のチップ端子21がプラグ8の第1
の端子8aに接続され、且つ第2のチップ端子24がプ
ラグ8の第2の端子8bに接続される。これと同時に、
第1及び第2のチップ端子21、24が第1及び第2の
補助端子22、23から離間し、減衰回路4の第3の抵
抗R3 が第2のアンプ20から切り離される。この結
果、ジャック3aに対するプラグ8の挿入時には、図4
に説明的に示す回路が成立し、減衰回路4のバイパスが
切断され、且つ第2のアンプ20のゲインが切換えられ
る。即ち、図4において、第1のアンプ2、第2のアン
プ20、第1のチップ端子21、プラグ8の第1の端子
8a、エフェクタ9、プラグ8の第2の端子8b、第2
のチップ端子24、減衰回路4、LPF5、ADC6及
びDSP7から成る回路が成立し、減衰回路4が図1の
減衰回路4と同様に有効に動作する。
In FIG. 3, when the plug 8 is inserted into the jack 3a, the first chip terminal 21
, And the second chip terminal 24 is connected to the second terminal 8 b of the plug 8. At the same time,
The first and second chip terminals 21 and 24 are separated from the first and second auxiliary terminals 22 and 23, and the third resistor R3 of the attenuation circuit 4 is disconnected from the second amplifier 20. As a result, when the plug 8 is inserted into the jack 3a, as shown in FIG.
, The bypass of the attenuation circuit 4 is cut off, and the gain of the second amplifier 20 is switched. That is, in FIG. 4, the first amplifier 2, the second amplifier 20, the first chip terminal 21, the first terminal 8a of the plug 8, the effector 9, the second terminal 8b of the plug 8,
A circuit composed of the chip terminal 24, the attenuation circuit 4, the LPF 5, the ADC 6, and the DSP 7 is established, and the attenuation circuit 4 operates effectively similarly to the attenuation circuit 4 of FIG.

【0018】このプラグ挿入時の第2のアンプ20のゲ
インは、(R2 /R1 )+1である。また、減衰回路4
における減衰率はR4 /(R3 +R4 )であり、17d
B減衰させるように設定されている。なお、この実施例
では、マイクアンプとしての第1のアンプ2の増幅率が
最大で45dBに設定されている。また、プラグ8がジ
ャック3aに挿入されていない時のゲイン調整用アンプ
としての第2のアンプ20のゲインは6dBに、またプ
ラグ8がジャック3aに挿入されている時のそのゲイン
は20dBに設定されている。従って、プラグ8が挿入
されている時に第1のアンプ2の増幅率を44dBとす
ることによって第1及び第2のアンプ2、20の合計の
増幅率が64dBとなり、第1のアンプ2に対する−6
0dBuのレベルの入力信号を第1及び第2のアンプ
2、20によってエフェクタ9が要求する+4dBuの
レベルの信号に増幅することができる。また、プラグ8
がジャックに挿入されていない時には、第1のアンプ2
のゲイン(増幅率)を41dBに調整し、第1及び第2
のアンプ2、20の合計のゲインを47dBとすること
により、−60dBuのレベルの入力信号をADC6の
入力基準レベル−13dBuにすることができる。
When the plug is inserted, the gain of the second amplifier 20 is (R2 / R1) +1. Also, the attenuation circuit 4
Is R4 / (R3 + R4), and 17d
B is set to be attenuated. In this embodiment, the amplification factor of the first amplifier 2 as a microphone amplifier is set to a maximum of 45 dB. When the plug 8 is not inserted into the jack 3a, the gain of the second amplifier 20 as the gain adjusting amplifier is set to 6 dB, and when the plug 8 is inserted into the jack 3a, the gain is set to 20 dB. Have been. Accordingly, by setting the amplification factor of the first amplifier 2 to 44 dB when the plug 8 is inserted, the total amplification factor of the first and second amplifiers 2 and 20 becomes 64 dB, which is − 6
The input signal at the level of 0 dBu can be amplified by the first and second amplifiers 2 and 20 to the signal of the level of +4 dBu required by the effector 9. Also, plug 8
Is not inserted into the jack, the first amplifier 2
Is adjusted to 41 dB, and the first and second gains are adjusted.
By setting the total gain of the amplifiers 2 and 20 to 47 dB, the input signal of the level of −60 dBu can be set to the input reference level of the ADC 6 of −13 dBu.

【0019】上述から明らかなように、本実施例によれ
ば、ジャック3aの補助端子22、23を使用して第2
のアンプ20のゲインの切換及び減衰回路4の減衰動作
の切換えを行い、プラグ8の非挿入時には減衰回路4に
よる減衰を停止し、比較的低いゲインの第1及び第2の
アンプ2、20によりADC6が要求している信号レベ
ル(−13dBu)を得るので、SN比及び波形歪みが
改善される。また、プラグ8の挿入時においても1つの
アンプで64dB増幅しないで、第1及び第2のアンプ
2、20の合計で64dB増幅するので、エフェクタ9
が要求する+4dBuの信号レベルを歪みの少ない状態
で得ることができる。また、ジャック3aの補助端子2
2、23を使用してアンプ20のゲインの切換え、及び
減衰回路4の切換えを行うので、これ等の切換えを容易
に行うことができる。即ち、プラグ8の挿入及び離脱に
よってゲインが自動的に切換えられるので、可変抵抗器
2aによるゲインの切換え操作が不要になる。また、ゲ
イン及び減衰の切換えをジャック3aの補助端子22、
23を使用して行うので、これらの切換えを簡単な構成
で実行することができる。なお、第1及び第2のチップ
端子21、24の他に第1及び第2の補助端子22、2
3を設けることは、各端子21〜25を絶縁体で支持す
る周知のジャック構成によって容易に達成される。ま
た、第2のアンプ20の帰還抵抗として減衰回路4の抵
抗R3 を兼用しているので、回路構成を簡略化すること
ができる。
As is apparent from the above description, according to the present embodiment, the second terminal is formed by using the auxiliary terminals 22 and 23 of the jack 3a.
The switching of the gain of the amplifier 20 and the switching of the attenuation operation of the attenuation circuit 4 are performed. When the plug 8 is not inserted, the attenuation by the attenuation circuit 4 is stopped, and the first and second amplifiers 2 and 20 having a relatively low gain are used. Since the signal level (-13 dBu) required by the ADC 6 is obtained, the SN ratio and the waveform distortion are improved. Further, even when the plug 8 is inserted, the first and second amplifiers 2 and 20 amplify 64 dB in total without performing 64 dB amplification with one amplifier.
Can be obtained in a state with little distortion. The auxiliary terminal 2 of the jack 3a
Since the switching of the gain of the amplifier 20 and the switching of the attenuation circuit 4 are performed using the switches 2 and 23, these switchings can be easily performed. That is, since the gain is automatically switched by inserting and removing the plug 8, the operation of switching the gain by the variable resistor 2a becomes unnecessary. Switching between gain and attenuation is performed by the auxiliary terminal 22 of the jack 3a,
23, the switching can be performed with a simple configuration. Note that, in addition to the first and second chip terminals 21 and 24, the first and second auxiliary terminals 22, 2
The provision of 3 is easily achieved by a well-known jack configuration in which each terminal 21 to 25 is supported by an insulator. Further, since the resistor R3 of the attenuation circuit 4 is also used as the feedback resistor of the second amplifier 20, the circuit configuration can be simplified.

【0020】[0020]

【第2の実施例】図5に示す第2の実施例のオーディオ
・ミキサーは、図3の回路に第5及び第6の抵抗R5 、
R6 と、電解コンデンサから成る第1及び第2の結合コ
ンデンサC1 、C2 を付加し、この他は図3と同一に構
成したものである。
Second Embodiment An audio mixer according to a second embodiment shown in FIG. 5 is constructed by adding fifth and sixth resistors R5 and R5 to the circuit shown in FIG.
R6 and first and second coupling capacitors C1 and C2 each composed of an electrolytic capacitor are added, and the other components are the same as those shown in FIG.

【0021】図5において第3のゲイン設定用抵抗とし
ての第5の抵抗R5 は第2のアンプ20の負入力端子と
ジャック3aの第2の補助端子23との間に接続されて
いる。互いに直列に接続された第1の結合コンデンサC
1 と第6の抵抗R6 は、第2のアンプ20の出力端子と
第1のチップ端子21との間に接続されている。第2の
結合コンデンサC2 は第3及び第4の抵抗R3 、R4 の
相互接続点26即ち減衰回路4の出力端子とLPF5と
の間に接続されている。第5の抵抗R5 は第2のアンプ
20のゲイン設定に寄与し、第6の抵抗R6 は第2のオ
ペアンプ20の出力段の短絡防止に寄与し、第1及び第
2の結合コンデンサC1 、C2 は直流成分除去に寄与す
る。
In FIG. 5, a fifth resistor R5 as a third gain setting resistor is connected between the negative input terminal of the second amplifier 20 and the second auxiliary terminal 23 of the jack 3a. First coupling capacitor C connected in series with each other
The first and sixth resistors R6 are connected between the output terminal of the second amplifier 20 and the first chip terminal 21. The second coupling capacitor C2 is connected between the interconnection point 26 of the third and fourth resistors R3 and R4, that is, between the output terminal of the attenuation circuit 4 and the LPF 5. The fifth resistor R5 contributes to the gain setting of the second amplifier 20, the sixth resistor R6 contributes to preventing the output stage of the second operational amplifier 20 from being short-circuited, and the first and second coupling capacitors C1 and C2. Contributes to DC component removal.

【0022】図5の各部の回路定数を例示すると、R1
は10kΩ、R2 は150kΩ、R3 は9.1kΩ、R
4 は1.5kΩ、R5 は3.9kΩ、R6 は100Ω、
C1及びC2 はそれぞれ10μFである。
As an example of the circuit constant of each part in FIG.
Is 10 kΩ, R2 is 150 kΩ, R3 is 9.1 kΩ, R
4 is 1.5 kΩ, R5 is 3.9 kΩ, R6 is 100Ω,
C1 and C2 are each 10 μF.

【0023】図5においてプラグ8をジャック3aに挿
入しない時には、第2の抵抗R2 に対して、第3の抵抗
R3 と第5の抵抗R5 と第6の抵抗R6 との直列回路が
第1の結合コンデンサC1 を介して並列に接続される。
従って、第2のアンプ20のゲインは、図3の回路にお
けるゲインの式のR3 をR3 +R5 +R6 に置き換えた
値になる。図5においてプラグ8をジャック3aに挿入
した時には、第1及び第2のチップ端子21、24が第
1及び第2の補助端子22、23から離間するため、第
5の抵抗R5 は第2のアンプ20から切り離される。図
5のオーディオ・ミキサーは、第6の抵抗R6 による短
絡保護の効果と、第5の抵抗R5 によるゲイン調整の自
由度向上の効果を有する他に、第1の実施例と同一の効
果も有する。
In FIG. 5, when the plug 8 is not inserted into the jack 3a, a series circuit of a third resistor R3, a fifth resistor R5, and a sixth resistor R6 is provided for the second resistor R2. They are connected in parallel via a coupling capacitor C1.
Therefore, the gain of the second amplifier 20 is a value obtained by replacing R3 in the gain equation in the circuit of FIG. 3 with R3 + R5 + R6. In FIG. 5, when the plug 8 is inserted into the jack 3a, the first and second chip terminals 21, 24 are separated from the first and second auxiliary terminals 22, 23, so that the fifth resistor R5 is connected to the second resistor R5. It is disconnected from the amplifier 20. The audio mixer of FIG. 5 has the same effect as that of the first embodiment in addition to the effect of short-circuit protection by the sixth resistor R6 and the effect of improving the degree of freedom in gain adjustment by the fifth resistor R5. .

【0024】[0024]

【第3の実施例】図6に示す第3の実施例のオーディオ
・ミキサーは図3の第1の実施例のミキサーの端子兼用
型のジャック3aを完全独立型のジャック3bに変形
し、この他は図3と実質的に同一に構成したものであ
る。
Third Embodiment An audio mixer according to a third embodiment shown in FIG. 6 is obtained by transforming the jack 3a of the mixer of the first embodiment shown in FIG. 3 into a completely independent jack 3b. Others are substantially the same as those in FIG.

【0025】図6のジャック3bは金属製接触バネから
成る第1のチップ端子31と、固定接点から成るゲイン
切換用の第1の補助端子32と、プラグ8の挿入時に第
1のチップ端子31によって押圧される絶縁性の突起3
3aを先端に有している金属製バネから成り、プラグ8
の非挿入時に第1の補助端子32に接触し、プラグ8の
挿入時に第1の補助端子32から離間する第2の補助端
子33と、金属製接触バネから成る第2のチップ端子3
4と、固定接点から成るバイパス形成用の第3の補助端
子35と、プラグ8の挿入時に第2のチップ端子34に
よって押圧される絶縁性突起36aを先端に有している
金属製バネから成り、プラグ8の非挿入時に第3の補助
端子35に接触し、プラグ8の挿入地に第3の補助端子
35から離間する第4の補助端子36と、グランドに接
続されたスリーブ端子37とから成る。なお、各端子3
1〜37は周知のジャックと同様に絶縁体で支持されて
いる。
The jack 3b shown in FIG. 6 includes a first chip terminal 31 composed of a metal contact spring, a first auxiliary terminal 32 composed of fixed contacts for gain switching, and a first chip terminal 31 when the plug 8 is inserted. Insulating protrusion 3 pressed by
3a made of a metal spring having a tip at its tip.
When the plug 8 is not inserted, the second auxiliary terminal 33 is in contact with the first auxiliary terminal 32, is separated from the first auxiliary terminal 32 when the plug 8 is inserted, and the second chip terminal 3 made of a metal contact spring.
4, a third auxiliary terminal 35 for forming a bypass formed of a fixed contact, and a metal spring having at its tip an insulating protrusion 36a pressed by the second chip terminal 34 when the plug 8 is inserted. When the plug 8 is not inserted, the third auxiliary terminal 35 contacts the third auxiliary terminal 35 and is separated from the third auxiliary terminal 35 at the place where the plug 8 is inserted, and the sleeve terminal 37 connected to the ground. Become. Note that each terminal 3
1 to 37 are supported by an insulator similarly to a well-known jack.

【0026】第1のチップ端子31は第2のオペアンプ
20の出力端子に接続されている。第2の補助端子33
は第5の抵抗R5 を介して第2のオペアンプ20の負入
力端子に接続されている。第1の補助端子32は第2の
アンプ20の出力端子に接続されている。第2のチップ
端子34は減衰回路4の第3の抵抗R3 に接続されてい
る。第4の補助端子36は減衰回路4をバイパスしてL
PF5に接続されている。第3の補助端子35は第2の
アンプ20の出力端子に接続されている。なお、第1及
び第2の補助端子32、33をゲイン切換用端子、第3
及び第4の補助端子35、36をバイパス形成用端子と
呼ぶこともできる。
The first chip terminal 31 is connected to the output terminal of the second operational amplifier 20. Second auxiliary terminal 33
Is connected to the negative input terminal of the second operational amplifier 20 via the fifth resistor R5. The first auxiliary terminal 32 is connected to the output terminal of the second amplifier 20. The second chip terminal 34 is connected to the third resistor R3 of the attenuation circuit 4. The fourth auxiliary terminal 36 bypasses the attenuation circuit 4 and
Connected to PF5. The third auxiliary terminal 35 is connected to the output terminal of the second amplifier 20. Note that the first and second auxiliary terminals 32 and 33 are gain switching terminals,
The fourth auxiliary terminals 35 and 36 can also be referred to as bypass forming terminals.

【0027】図6でプラグ8がジャック3bに対して非
挿入の時には、図6の回路が成立し、第5の抵抗R5 は
第2の抵抗R2 に並列に接続される。第2のアンプ20
の出力端子は第3の補助端子35と第4の補助端子36
とを介してLPF5に接続される。この結果、第2のア
ンプ20のゲインは [(R2 R5 )/{R1 (R2 +R5 )}]+1 となる。また、第3及び第4の補助端子35、36によ
るバイパス(側路)の形成によって減衰回路4は信号伝
送に無関係になる。従って、プラグ8の非挿入時の第2
のアンプ20のゲインを減衰回路4に無関係に設定する
ことができ、この設定の自由度が高くなる。
In FIG. 6, when the plug 8 is not inserted into the jack 3b, the circuit of FIG. 6 is established, and the fifth resistor R5 is connected in parallel with the second resistor R2. Second amplifier 20
Output terminals are a third auxiliary terminal 35 and a fourth auxiliary terminal 36.
Is connected to the LPF 5 via the. As a result, the gain of the second amplifier 20 is [(R2 R5) / {R1 (R2 + R5)}] + 1. Further, the formation of the bypass (side path) by the third and fourth auxiliary terminals 35 and 36 makes the attenuation circuit 4 independent of signal transmission. Therefore, when the plug 8 is not inserted, the second
The gain of the amplifier 20 can be set independently of the attenuation circuit 4, and the degree of freedom in this setting is increased.

【0028】図6の回路においてプラグ8を挿入する
と、プラグ8の第1の端子8aがジャック3bの第1の
チップ端子31に接触し且つこれを押圧し、同時に第2
の端子8bが第2のチップ端子34に接触し且つこれを
押圧する。この結果、第2及び第4の補助端子33、3
6が第1及び第2のチップ端子31、34に押圧され、
第1及び第3の補助端子32、35から離間する。これ
により、図7に示すように第2のアンプ20、第1のチ
ップ端子31、第1の端子8a、エフェクタ9、第2の
端子8b、第2のチップ端子34、減衰回路4、LPF
5、ADC6及びDSP7の回路が形成される。このプ
ラグ挿入時には、第1及び第2の補助端子32、33の
離間によってアンプ20のゲインが切換えられ、(R2
/R1)+1なる。また、第3及び第4の補助端子3
5、36の離間によってバイパスが解除即ち切断され、
減衰回路4が有効に機能し、この減衰率はR4/(R3
+R4)となる。
When the plug 8 is inserted in the circuit of FIG. 6, the first terminal 8a of the plug 8 contacts and presses the first chip terminal 31 of the jack 3b, and at the same time, the second terminal
Contacts the second chip terminal 34 and presses it. As a result, the second and fourth auxiliary terminals 33, 3
6 is pressed by the first and second chip terminals 31, 34,
It is separated from the first and third auxiliary terminals 32 and 35. Thereby, as shown in FIG. 7, the second amplifier 20, the first chip terminal 31, the first terminal 8a, the effector 9, the second terminal 8b, the second chip terminal 34, the attenuation circuit 4, the LPF
5, a circuit of the ADC 6 and the DSP 7 is formed. When the plug is inserted, the gain of the amplifier 20 is switched by the separation of the first and second auxiliary terminals 32 and 33, and (R2
/ R1) +1. In addition, the third and fourth auxiliary terminals 3
By the separation of 5, 36, the bypass is released or cut off,
The damping circuit 4 functions effectively, and this damping rate is R4 / (R3
+ R4).

【0029】第3の実施例は、第1の実施例と同一の効
果を有する他に、ゲイン設定の自由度が高いという効果
も有する。
The third embodiment has the same effect as the first embodiment, and also has an effect that the degree of freedom in gain setting is high.

【0030】[0030]

【第4の実施例】図8に示す第4の実施例のオーディオ
・ミキサーは、図6の回路に図5と同様に第6の抵抗R
6 と第1及び第2の結合コンデンサC1 、C2 とを付加
した他は図6と同一に構成したものである。図8におい
て、第1の結合コンデンサC1 と第6の抵抗R6 との直
列回路は第2のアンプ20の出力端子と第1のチップ端
子31との間に接続されている。第2の結合コンデンサ
C2 は減衰回路4とLPF5との間に接続されている。
第6の抵抗R6 は図5の回路と同様に短絡防止に寄与
し、第1及び第2の結合コンデンサは直流成分除去に寄
与する。
Fourth Embodiment An audio mixer according to a fourth embodiment shown in FIG. 8 includes a sixth resistor R in the circuit shown in FIG.
6, except that the first and second coupling capacitors C1 and C2 are added. In FIG. 8, a series circuit of the first coupling capacitor C1 and the sixth resistor R6 is connected between the output terminal of the second amplifier 20 and the first chip terminal 31. The second coupling capacitor C2 is connected between the attenuation circuit 4 and the LPF 5.
The sixth resistor R6 contributes to the prevention of short circuit similarly to the circuit of FIG. 5, and the first and second coupling capacitors contribute to the elimination of the DC component.

【0031】図8の各部の定数を例示すると、R1 は1
0kΩ、R2 は150kΩ、R3 は18kΩ、R4 は3
kΩ、R5 は13kΩ、R6 は100Ω、C1 及びC2
は10μFである。なお、図8の回路では、プラグ8の
非挿入時に、第6の抵抗R6は第2のアンプ20から切
り離されるので、ゲインは全く無関係になる。
As an example of the constant of each part in FIG.
0 kΩ, R2 is 150 kΩ, R3 is 18 kΩ, and R4 is 3 kΩ.
kΩ, R5 is 13 kΩ, R6 is 100Ω, C1 and C2
Is 10 μF. In the circuit of FIG. 8, when the plug 8 is not inserted, the sixth resistor R6 is disconnected from the second amplifier 20, so that the gain becomes completely irrelevant.

【0032】[0032]

【第5の実施例】図9の第5の実施例のオーディオ・ミ
キサーは、図6の第3の実施例のミキサーの一部を変形
したものに相当し、プラグ8の非挿入時に第2のアンプ
20が信号伝送路に挿入されないように構成したもので
ある。図9のジャック3cは図6のジャック3bから第
3及び第4の補助端子35、36を省いたものであり、
この他は図6のジャック3bと同様に動作する第1及び
第2のチップ端子31、34、バイパス形成用の第1及
び第2の補助端子32、33、スリーブ端子37を有し
ている。図9において、第1のチップ端子31は第2の
アンプ20に接続され、第2の補助端子33はLPF5
に接続され、第1の補助端子32は第1のアンプ2に接
続され、第2のチップ端子34は減衰回路4に接続され
ている。このジャック3cにはプラグ8がエフェクタ9
を伴なって挿入される。プラグ8がジャック3cに挿入
されると、プラグ8の第1及び第2の端子8a、8bが
第1及び第2のチップ端子31、34に接触し、また第
2の補助端子33は第1の補助端子32から離間し、エ
フェクタ9が挿入されると同時にバイパスが切断され
る。
Fifth Embodiment An audio mixer according to a fifth embodiment shown in FIG. 9 corresponds to a modification of the mixer according to the third embodiment shown in FIG. Of the amplifier 20 is not inserted into the signal transmission path. The jack 3c in FIG. 9 is obtained by omitting the third and fourth auxiliary terminals 35 and 36 from the jack 3b in FIG.
Other than the above, it has first and second chip terminals 31 and 34, which operate in the same manner as the jack 3b of FIG. 6, first and second auxiliary terminals 32 and 33 for forming a bypass, and a sleeve terminal 37. 9, the first chip terminal 31 is connected to the second amplifier 20, and the second auxiliary terminal 33 is connected to the LPF5.
, The first auxiliary terminal 32 is connected to the first amplifier 2, and the second chip terminal 34 is connected to the attenuation circuit 4. A plug 8 has an effector 9 connected to this jack 3c.
Is inserted with When the plug 8 is inserted into the jack 3c, the first and second terminals 8a, 8b of the plug 8 come into contact with the first and second chip terminals 31, 34, and the second auxiliary terminal 33 becomes the first auxiliary terminal 33. And the bypass is cut off at the same time as the effector 9 is inserted.

【0033】図9において、プラグ非挿入時には、第1
のアンプ2、バイパス用の第1の補助端子32、バイパ
ス用の第2の補助端子33、LPF5、ADC6、DS
P7の回路が形成される。この回路は第2のアンプ20
と減衰回路4に無関係な回路である。従って、−60d
Buの入力信号レベルをADC6が要求する−13dB
uのレベルにするためには、第1のアンプ2によって信
号レベルを47dB高める。
In FIG. 9, when the plug is not inserted, the first
Amplifier 2, bypass first auxiliary terminal 32, bypass second auxiliary terminal 33, LPF5, ADC6, DS
The circuit of P7 is formed. This circuit is the second amplifier 20
And a circuit unrelated to the attenuation circuit 4. Therefore, -60d
ADC 13 requires Bu input signal level of -13 dB
To make the level u, the signal level is increased by 47 dB by the first amplifier 2.

【0034】プラグ挿入時には、バイパス用の第2の補
助端子33が第1の補助端子32から離間し、バイパス
が遮断され、第1のアンプ2、第2のアンプ20、第1
のチップ端子31、プラグ8の第1の端子8a、エフェ
クタ9、第2の端子8b、第2のチップ端子34、減衰
回路4、LPF5、ADC6、DSP7の回路が形成さ
れる。この場合、第1のアンプ2のゲインをプラグ非挿
入時と同一の47dBと、第2のアンプ20のゲインを
17dBとする。これにより、−60dBuのレベルの
入力信号を第1及び第2のアンプ2、20で64dB高
めてエフェクタ9が要求する+4dBuにすることがで
きる。
When the plug is inserted, the second auxiliary terminal 33 for bypass is separated from the first auxiliary terminal 32, the bypass is cut off, and the first amplifier 2, the second amplifier 20 and the first
, A first terminal 8a of the plug 8, an effector 9, a second terminal 8b, a second chip terminal 34, an attenuation circuit 4, an LPF 5, an ADC 6, and a DSP 7 are formed. In this case, the gain of the first amplifier 2 is 47 dB, which is the same as when the plug is not inserted, and the gain of the second amplifier 20 is 17 dB. As a result, the input signal at the level of −60 dBu can be increased by 64 dB by the first and second amplifiers 2 and 20 to +4 dBu required by the effector 9.

【0035】図9の実施例は第3の実施例と同様な効果
を有する他に、第1のアンプ2のみによってプラグ非挿
入時のゲインを決定することができ、ゲイン調整が容易
になるという効果を有する。
The embodiment shown in FIG. 9 has the same effect as the third embodiment, and furthermore, the gain when the plug is not inserted can be determined only by the first amplifier 2, and the gain adjustment becomes easy. Has an effect.

【0036】[0036]

【第6の実施例】図10の第6の実施例のオーディオ・
ミキサーは、図6の第3の実施例のミキサーの一部を変
形したものに相当し、プラグ8の非挿入時に第2のアン
プ20が信号伝送路に挿入されないように構成したもの
である。図10のジャック3dは図6のジャック3bか
ら第1及び第2の補助端子32、33を省いたものであ
り、この他は図6のジャック3bと同様に動作する第1
及び第2のチップ端子31、34、バイパス形成用の第
3及び第4の補助端子35、36、スリーブ端子37を
有している。図10の第3及び第4の補助端子35、3
6は、図6の第1及び第2の補助端子32、33と同様
な機能を有するので、第1及び第2の補助端子と呼ぶこ
ともできる。図10において、第1のチップ端子31は
第2のアンプ20に接続され、第4の補助端子36はL
PF5に接続され、第3の補助端子35は第1のアンプ
2に接続され、第2のチップ端子34は減衰回路4に接
続されている。このジャック3dにはプラグ8がエフェ
クタ9を伴なって挿入される。プラグ8がジャック3d
に挿入されると、プラグ8の第1及び第2の端子8a、
8bが第1及び第2のチップ端子31、34に接触し、
また第4の補助端子36は第3の補助端子35から離間
し、エフェクタ9が挿入されると同時にバイパスが切断
される。
[Sixth Embodiment] The audio / video converter of the sixth embodiment shown in FIG.
The mixer corresponds to a modification of a part of the mixer of the third embodiment of FIG. 6, and is configured so that the second amplifier 20 is not inserted into the signal transmission path when the plug 8 is not inserted. The jack 3d of FIG. 10 is obtained by omitting the first and second auxiliary terminals 32 and 33 from the jack 3b of FIG. 6, and the other is a first operation that operates similarly to the jack 3b of FIG.
And second chip terminals 31 and 34, third and fourth auxiliary terminals 35 and 36 for forming a bypass, and a sleeve terminal 37. The third and fourth auxiliary terminals 35, 3 in FIG.
6 has the same function as the first and second auxiliary terminals 32 and 33 in FIG. 6, and thus can be referred to as first and second auxiliary terminals. In FIG. 10, the first chip terminal 31 is connected to the second amplifier 20, and the fourth auxiliary terminal 36 is
The third auxiliary terminal 35 is connected to the first amplifier 2, and the second chip terminal 34 is connected to the attenuation circuit 4. A plug 8 is inserted into the jack 3d with an effector 9. Plug 8 is 3d jack
, The first and second terminals 8 a of the plug 8,
8b contacts the first and second chip terminals 31, 34,
Further, the fourth auxiliary terminal 36 is separated from the third auxiliary terminal 35, and the bypass is cut off at the same time when the effector 9 is inserted.

【0037】図10において、プラグ非挿入時には、第
1のアンプ2、バイパス用の第3の補助端子35、バイ
パス用の第4の補助端子36、LPF5、ADC6、D
SP7の回路が形成される。この回路は第2のアンプ2
0と減衰回路4に無関係な回路である。従って、−60
dBuの入力信号レベルをADC6が要求する−13d
Buのレベルにするためには、第1のアンプ2によって
信号レベルを47dB高める。
In FIG. 10, when the plug is not inserted, the first amplifier 2, the third auxiliary terminal 35 for bypass, the fourth auxiliary terminal 36 for bypass, the LPF 5, the ADC 6, the D
The circuit of SP7 is formed. This circuit is the second amplifier 2
0 and a circuit unrelated to the attenuation circuit 4. Therefore, -60
ADC 6 requests input signal level of dBu -13d
To achieve the Bu level, the first amplifier 2 increases the signal level by 47 dB.

【0038】プラグ挿入時には、バイパス用の第4の補
助端子36が第3の補助端子35から離間し、バイパス
が遮断され、第1のアンプ2、第2のアンプ20、第1
のチップ端子31、プラグ8の第1の端子8a、エフェ
クタ9、第2の端子8b、第2のチップ端子34、減衰
回路4、LPF5、ADC6、DSP7の回路が形成さ
れる。この場合、第1のアンプ2のゲインをプラグ非挿
入時と同一の47dBと、第2のアンプ20のゲインを
17dBとする。これにより、−60dBuのレベルの
入力信号を第1及び第2のアンプ2、20で64dB高
めてエフェクタ9が要求する+4dBuにすることがで
きる。
When the plug is inserted, the fourth auxiliary terminal 36 for bypass is separated from the third auxiliary terminal 35, the bypass is cut off, and the first amplifier 2, the second amplifier 20, and the first
, A first terminal 8a of the plug 8, an effector 9, a second terminal 8b, a second chip terminal 34, an attenuation circuit 4, an LPF 5, an ADC 6, and a DSP 7 are formed. In this case, the gain of the first amplifier 2 is 47 dB, which is the same as when the plug is not inserted, and the gain of the second amplifier 20 is 17 dB. As a result, the input signal at the level of −60 dBu can be increased by 64 dB by the first and second amplifiers 2 and 20 to +4 dBu required by the effector 9.

【0039】図10の実施例は第3の実施例と同様な効
果を有する他に、図9の第5の実施例と同様に、第1の
アンプ2のみによってプラグ非挿入時のゲインを決定す
ることができ、ゲイン調整が容易になるという効果を有
する。
The embodiment of FIG. 10 has the same effects as the third embodiment, and also determines the gain when the plug is not inserted by only the first amplifier 2 as in the fifth embodiment of FIG. This has the effect that gain adjustment is facilitated.

【0040】[0040]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) マイク以外のオーディオ信号を入力させること
ができる。 (2) ジャック3a〜3c、プラグ8の形式を変える
ことができる。 (3) エフェクタ9以外の外部回路を挿入することも
できる。 (4) 図5において、第1の補助端子22と第2のプ
ラグ接続端子24とを接続する回路を設け、減衰回路4
の抵抗R3 を第2のアンプ20のゲイン設定に無関係に
することができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) An audio signal other than a microphone can be input. (2) The types of the jacks 3a to 3c and the plug 8 can be changed. (3) An external circuit other than the effector 9 can be inserted. (4) In FIG. 5, a circuit for connecting the first auxiliary terminal 22 and the second plug connection terminal 24 is provided.
Can be made independent of the gain setting of the second amplifier 20.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のオーディオ・ミキサーを示すブロック図
である。
FIG. 1 is a block diagram showing a conventional audio mixer.

【図2】図1の回路における入力信号のレベル、エフェ
クタの基準レベル、ADCの基準レベルを示す図であ
る。
FIG. 2 is a diagram showing a level of an input signal, a reference level of an effector, and a reference level of an ADC in the circuit of FIG. 1;

【図3】第1の実施例のオーディオ・ミキサーを示すブ
ロック図である。
FIG. 3 is a block diagram showing an audio mixer of the first embodiment.

【図4】図3のミキサーのプラグ挿入時の電気回路を示
すブロック図である。
FIG. 4 is a block diagram showing an electric circuit when a plug of the mixer of FIG. 3 is inserted.

【図5】第2の実施例のオーディオ・ミキサーを示すブ
ロック図である。
FIG. 5 is a block diagram illustrating an audio mixer according to a second embodiment.

【図6】第3の実施例のオーディオ・ミキサーを示すブ
ロック図である。
FIG. 6 is a block diagram illustrating an audio mixer according to a third embodiment.

【図7】図6のミキサーのプラグ挿入時の電気回路を示
すブロック図である。
FIG. 7 is a block diagram showing an electric circuit when the plug of the mixer of FIG. 6 is inserted.

【図8】第4の実施例のオーディオ・ミキサーを示すブ
ロック図である。
FIG. 8 is a block diagram illustrating an audio mixer according to a fourth embodiment.

【図9】第5の実施例のオーディオ・ミキサーを示すブ
ロック図である。
FIG. 9 is a block diagram illustrating an audio mixer according to a fifth embodiment.

【図10】第6の実施例のオーディオ・ミキサーを示す
ブロック図である。
FIG. 10 is a block diagram illustrating an audio mixer according to a sixth embodiment.

【符号の説明】[Explanation of symbols]

1 マイクコネクタ 2 第1のアンプ 3〜3c ジャツク 4 減衰回路 5 LPF 6 ADC 7 DSP 8 プラグ 9 エフェクタ 20 第2のアンプ DESCRIPTION OF SYMBOLS 1 Microphone connector 2 1st amplifier 3-3c jack 4 Attenuation circuit 5 LPF 6 ADC 7 DSP 8 Plug 9 Effector 20 2nd amplifier

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 オーディオ信号を増幅するための第1の
増幅器と、 前記第1の増幅器に接続された第2の増幅器と、 外部回路に接続されたプラグを受け入れるためのもので
あって、前記第2の増幅器を前記プラグの入力側の端子
に接続するための第1のプラグ接続端子と前記プラグの
出力側の端子に接続するための第2のプラグ接続端子と
前記プラグの挿入に連動する少なくとも1つの補助端子
とを有しているジヤックと、 前記ジヤックの前記第2のプラグ接続端子に接続された
減衰回路と、を備え、前記補助端子は、前記ジヤックに
対して前記プラグが非挿入状態にある時には、前記第2
の増幅器の出力を前記減衰回路による減衰を伴なわない
で出力させ、前記ジヤックに対して前記プラグが挿入状
態にある時には、前記第2の増幅器の出力段に前記ジヤ
ックを介して挿入された前記外部回路の出力を前記減衰
回路の減衰を伴なって出力するように形成されているこ
とを特徴とするオーディオ信号入力回路。
A first amplifier for amplifying an audio signal; a second amplifier connected to the first amplifier; and a plug connected to an external circuit; A first plug connection terminal for connecting a second amplifier to an input terminal of the plug and a second plug connection terminal for connection to an output terminal of the plug are interlocked with insertion of the plug. A jack having at least one auxiliary terminal; and an attenuation circuit connected to the second plug connection terminal of the jack, wherein the auxiliary terminal does not have the plug inserted into the jack. When in the state, the second
The output of the amplifier is output without attenuation by the attenuation circuit, and when the plug is in the inserted state with respect to the jack, the output stage of the second amplifier is inserted through the jack. An audio signal input circuit formed so as to output an output of an external circuit with the attenuation of the attenuation circuit.
【請求項2】 オーディオ信号を増幅するための第1の
増幅器と、 前記第1の増幅器に接続された第2の増幅器と、 外部回路に接続されたプラグを受け入れるためのもので
あって、前記第2の増幅器を前記プラグの入力側の端子
に接続するための第1のプラグ接続端子と前記プラグの
出力側の端子に接続するための第2のプラグ接続端子と
前記プラグの挿入に連動する少なくとも1つの補助端子
とを有しているジヤックと、 前記ジヤックの前記第2のプラグ接続端子に接続された
減衰回路と、 前記第2の増幅器のゲイン設定回路とを備え、前記補助
端子は、前記ジヤックに対して前記プラグが非挿入状態
にある時には、前記第2の増幅器のゲインが第1の値に
なるように前記ゲイン設定回路を前記第2の増幅器に接
続し且つ前記第2の増幅器の出力を前記減衰回路による
減衰を伴なわないで伝送するためのバイパスを形成し、
前記ジヤックに対して前記プラグが挿入状態にある時に
は、前記第2の増幅器のゲインが前記第1の値よりも大
きい第2の値になるように前記ゲイン設定回路の前記第
2の増幅器に対する接続を変え、且つ前記バイパスを解
除すると共に前記第2の増幅器の出力段に前記ジヤック
を介して挿入された前記外部回路の出力を前記減衰回路
の減衰を伴なって出力するように形成されていることを
特徴とするオーディオ信号入力回路。
2. A first amplifier for amplifying an audio signal, a second amplifier connected to the first amplifier, and a plug connected to an external circuit, wherein the first amplifier receives a plug connected to an external circuit. A first plug connection terminal for connecting a second amplifier to an input terminal of the plug and a second plug connection terminal for connection to an output terminal of the plug are interlocked with insertion of the plug. A jack having at least one auxiliary terminal; an attenuation circuit connected to the second plug connection terminal of the jack; and a gain setting circuit of the second amplifier, wherein the auxiliary terminal includes: When the plug is not inserted into the jack, the gain setting circuit is connected to the second amplifier so that the gain of the second amplifier becomes a first value, and the second amplifier is connected to the second amplifier. The output of the form a bypass for transmitting not accompanied attenuation by the attenuating circuit,
The connection of the gain setting circuit to the second amplifier such that the gain of the second amplifier is a second value greater than the first value when the plug is in the inserted state with respect to the jack. And the output of the external circuit inserted into the output stage of the second amplifier via the jack is output with the attenuation of the attenuation circuit. An audio signal input circuit, characterized in that:
【請求項3】 オーディオ信号を増幅するための第1の
増幅器と、 前記第1の増幅器に接続された第2の増幅器と、 外部回路に接続されたプラグを受け入れるためのもので
あって、前記第2の増幅器を前記プラグの入力側の端子
に接続するための第1のプラグ接続端子と前記プラグの
出力側の端子に接続するための第2のプラグ接続端子と
前記プラグの挿入に連動する少なくとも1つの補助端子
とを有しているジヤックと、 前記ジヤックの前記第2のプラグ接続端子に接続された
減衰回路と、 を備え、前記補助端子は、前記ジヤックに対して前記プ
ラグが非挿入状態にある時には、前記第1の増幅器の出
力を前記第2の増幅器及び前記減衰回路を介さないで伝
送するためのバイパスを形成し、前記ジヤックに対して
前記プラグが挿入状態にある時には、前記バイパスを解
除するように形成されていることを特徴とするオーディ
オ信号入力回路。
3. A first amplifier for amplifying an audio signal, a second amplifier connected to the first amplifier, and a plug connected to an external circuit, wherein the first amplifier receives a plug connected to an external circuit. A first plug connection terminal for connecting a second amplifier to an input terminal of the plug and a second plug connection terminal for connection to an output terminal of the plug are interlocked with insertion of the plug. A jack having at least one auxiliary terminal; and an attenuation circuit connected to the second plug connection terminal of the jack, wherein the plug is not inserted into the jack. When in the state, a bypass is formed for transmitting the output of the first amplifier without passing through the second amplifier and the attenuation circuit, and the plug is inserted into the jack. The case that an audio signal input circuit, characterized in that it is formed so as to release the bypass.
【請求項4】 前記減衰回路は第1及び第2の減衰用抵
抗(R3,R4)の直列回路から成り、前記直列回路の
一端が前記第2のプラグ接続端子に接続され、前記直列
回路の他端がグランドに接続され、前記第1及び第2の
減衰用抵抗(R3、R4)の相互接続点(26)から減
衰出力を得るように形成されていることを特徴とする請
求項1又は2又は3記載のオーディオ信号入力回路。
4. The damping circuit comprises a series circuit of first and second damping resistors (R3, R4), one end of the series circuit is connected to the second plug connection terminal, and The other end is connected to the ground, and is formed so as to obtain an attenuation output from an interconnection point (26) of the first and second attenuation resistors (R3, R4). 4. The audio signal input circuit according to 2 or 3.
【請求項5】 前記減衰回路は第1及び第2の減衰用抵
抗(R3,R4)の直列回路から成り、前記直列回路の
一端が前記第2のプラグ接続端子に接続され、前記直列
回路の他端がグランドに接続され、前記第1及び第2の
減衰用抵抗(R3、R4)の相互接続点(26)から減
衰出力を得るように形成され、 前記第2の増幅器はオペアンプ(20)であり、前記オ
ペアンプ(20)の正入力端子が前記第1の増幅器(1
2)に接続され、前記オペアンプ(20)の出力端子が
前記第1のプラグ接続端子(21)に接続され、 前記ゲイン設定回路は第1及び第2のゲイン設定用抵抗
(R1,R2)を有し且つ前記第1の減衰用抵抗(R
3)をゲイン設定用に兼用するように形成され、前記第
1のゲイン設定用抵抗(R1)は前記オペアンプ(2
0)の負入力端子とグランドとの間に接続され、前記第
2のゲイン設定用抵抗(R2)は前記オペアンプ(2
0)の出力端子と前記負入力端子との間に接続され、 前記補助端子として第1及び第2の補助端子(22,2
3)を有し、 前記第1の補助端子(22)は、前記減衰回路(4)の
前記相互接続点(26)に接続され且つ前記プラグ非挿
入状態の時に前記第1のプラグ接続端子(21)に接触
し、前記プラグ挿入状態の時に前記第1のプラグ接続端
子(21)に対して非接触状態になるように形成され、 前記第2の補助端子(23)は、前記オペアンプ(2
0)の負入力端子に接続され且つ前記プラグ非挿入状態
の時に前記第2のプラグ接続端子(24)に接触し、前
記プラグ挿入状態の時に前記第2のプラグ接続端子(2
4)に対して非接触状態になるように形成されているこ
とを特徴とする請求項2記載のオーディオ信号入力回
路。
5. The attenuation circuit comprises a series circuit of first and second attenuation resistors (R3, R4), one end of the series circuit is connected to the second plug connection terminal, and The other end is connected to the ground, and is formed so as to obtain an attenuation output from an interconnection point (26) of the first and second attenuation resistors (R3, R4). The second amplifier is an operational amplifier (20). And the positive input terminal of the operational amplifier (20) is connected to the first amplifier (1).
2), the output terminal of the operational amplifier (20) is connected to the first plug connection terminal (21), and the gain setting circuit connects first and second gain setting resistors (R1, R2). And the first damping resistor (R
3) is also used for gain setting, and the first gain setting resistor (R1) is connected to the operational amplifier (2).
0) and the ground, and the second gain setting resistor (R2) is connected to the operational amplifier (2).
0) and the negative input terminal, and a first and a second auxiliary terminal (22, 2) as the auxiliary terminal.
3), wherein the first auxiliary terminal (22) is connected to the interconnection point (26) of the attenuation circuit (4), and the first plug connection terminal (22) when the plug is not inserted. 21), and is formed so as to be in a non-contact state with the first plug connection terminal (21) when the plug is in the inserted state. The second auxiliary terminal (23) is provided with the operational amplifier (2).
0) and is in contact with the second plug connection terminal (24) when the plug is not inserted, and contacts the second plug connection terminal (2) when the plug is inserted.
The audio signal input circuit according to claim 2, wherein the audio signal input circuit is formed so as to be in a non-contact state with respect to (4).
【請求項6】 更に、前記オペアンプ(20)の負入力
端子と前記第2の補助端子(23)との間に接続された
第3のゲイン設定用抵抗(R5)を有することを特徴と
する請求項5記載のオーディオ信号入力回路。
6. A gain setting resistor (R5) connected between a negative input terminal of the operational amplifier (20) and the second auxiliary terminal (23). The audio signal input circuit according to claim 5.
【請求項7】 更に、前記オペアンプ(20)の出力端
子と前記第1のプラグ接続端子(21)との間に第1の
結合用コンデンサ(C1)と短絡保護用抵抗(R6)と
の直列回路が接続されていることを特徴とする請求項5
又は6記載のオーディオ信号入力回路。
7. A series connection of a first coupling capacitor (C1) and a short-circuit protection resistor (R6) between the output terminal of the operational amplifier (20) and the first plug connection terminal (21). A circuit is connected.
Or the audio signal input circuit according to 6.
【請求項8】 前記減衰回路は第1及び第2の減衰用抵
抗(R3,R4)の直列回路から成り、前記直列回路の
一端が前記第2のプラグ接続端子に接続され、前記直列
回路の他端がグランドに接続され、前記第1及び第2の
減衰用抵抗(R3、R4)の相互接続点(26)から減
衰出力を得るように形成され、 前記第2の増幅器はオペアンプ(20)であり、前記オ
ペアンプ(20)の正入力端子が前記第1の増幅器
(2)に接続され、前記オペアンプ(20)の出力端子
が前記第1のプラグ接続端子(31)に接続され、 前記ゲイン設定回路は第1、第2及び第3のゲイン設定
用抵抗(R1,R2,R5)を有し、 前記第1のゲイン設定用抵抗(R1)は前記オペアンプ
(20)の負入力端子とグランドとの間に接続され、前
記第2のゲイン設定用抵抗(R2)は前記オペアンプ
(20)の出力端子と前記負入力端子との間に接続さ
れ、前記第3のゲイン設定用抵抗(R5)の一端は前記
オペアンプ(20)の負入力端子に接続され、 前記補助端子として第1、第2、第3及び第4の補助端
子(32,33,35,36)を有し、 前記第1の補助端子(32)は前記オペアンプ(20)
の出力端子に接続され、 前記第2の補助端子(33)は、前記第3のゲイン設定
用抵抗(R5)の他端に接続され且つ前記プラグ非挿入
状態の時に前記第1の補助端子(32)に接触し、前記
プラグ挿入状態の時に前記第1の補助端子(32)端子
に対して非接触状態になるように形成され、 前記第3の補助端子(35)は前記オペアンプ(20)
の出力端子に接続され、 前記第4の補助端子(36)は前記減衰回路(4)の出
力側に接続され且つ前記プラグ非挿入状態の時に前記第
3の補助端子(35)に接触し、前記プラグ挿入状態の
時に前記第3の補助端子(35)に対して非接触状態に
なるように形成されていることを特徴とする請求項2記
載のオーディオ信号入力回路。
8. The attenuation circuit comprises a series circuit of first and second attenuation resistors (R3, R4), one end of the series circuit is connected to the second plug connection terminal, and The other end is connected to the ground, and is formed so as to obtain an attenuation output from an interconnection point (26) of the first and second attenuation resistors (R3, R4). The second amplifier is an operational amplifier (20). A positive input terminal of the operational amplifier (20) is connected to the first amplifier (2), an output terminal of the operational amplifier (20) is connected to the first plug connection terminal (31), and the gain is The setting circuit has first, second and third gain setting resistors (R1, R2, R5), and the first gain setting resistor (R1) is connected to a negative input terminal of the operational amplifier (20) and ground. And the second gay A resistor for setting gain (R2) is connected between the output terminal of the operational amplifier (20) and the negative input terminal, and one end of the third resistor for setting gain (R5) is connected to the negative input of the operational amplifier (20). A first, second, third, and fourth auxiliary terminal (32, 33, 35, 36) as the auxiliary terminal, wherein the first auxiliary terminal (32) is connected to the operational amplifier (20). )
The second auxiliary terminal (33) is connected to the other end of the third gain setting resistor (R5) and the first auxiliary terminal (33) when the plug is not inserted. 32) is formed so as to be in contact with the first auxiliary terminal (32) when the plug is in the inserted state, and the third auxiliary terminal (35) is connected to the operational amplifier (20).
The fourth auxiliary terminal (36) is connected to the output side of the attenuation circuit (4), and contacts the third auxiliary terminal (35) when the plug is not inserted, 3. The audio signal input circuit according to claim 2, wherein the audio signal input circuit is formed so as not to be in contact with the third auxiliary terminal when the plug is inserted.
【請求項9】 更に、前記オペアンプ(20)の出力端
子と前記第1のプラグ接続端子(31)との間に第1の
結合用コンデンサ(C1)と短絡保護用抵抗(R6)と
の直列回路が接続され、且つ前記第1及び第2の減衰用
抵抗(R3,R4)の相互接続点(26)に第2の結合
コンデンサ(C2)が接続され、前記第4の補助端子
(36)は前記第2の結合コンデンサ(C2)の出力側
に接続されていることを特徴とする請求項8記載のオー
ディオ信号入力回路。
9. A series connection of a first coupling capacitor (C1) and a short-circuit protection resistor (R6) between an output terminal of the operational amplifier (20) and the first plug connection terminal (31). A circuit is connected, and a second coupling capacitor (C2) is connected to an interconnection point (26) of the first and second attenuation resistors (R3, R4), and the fourth auxiliary terminal (36) is connected. 9. The audio signal input circuit according to claim 8, wherein the signal is connected to an output side of the second coupling capacitor.
【請求項10】 前記減衰回路は第1及び第2の減衰用
抵抗(R3,R4)の直列回路から成り、前記直列回路
の一端が前記第2のプラグ接続端子に接続され、前記直
列回路の他端がグランドに接続され、前記第1及び第2
の減衰用抵抗(R3、R4)の相互接続点(26)から
減衰出力を得るように形成され、 前記第2の増幅器はオペアンプ(20)であり、前記オ
ペアンプ(20)の正入力端子が前記第1の増幅器
(2)に接続され、前記オペアンプ(20)の出力端子
が前記第1のプラグ接続端子(31)に接続され、 前記ゲイン設定回路は第1及び第2のゲイン設定用抵抗
(R1,R2)を有し、 前記第1のゲイン設定用抵抗(R1)は前記オペアンプ
(20)の負入力端子とグランドとの間に接続され、前
記第2のゲイン設定用抵抗(R2)は前記オペアンプ
(20)の出力端子と前記負入力端子との間に接続さ
れ、 前記補助端子として第1及び第2の補助端子(32又は
35,33又は36)を有し、 前記第1の補助端子(32又は35)は前記第1の増幅
器(2)に接続され、 前記第2の補助端子(33又は36)は前記減衰回路
(4)の出力側に接続され且つ前記プラグ非挿入状態の
時に前記第1の補助端子(32又は35)に接触し、前
記プラグ挿入状態の時に前記第1の補助端子(32又は
35)に対して非接触状態になるように形成されている
ことを特徴とする請求項3記載のオーディオ信号入力回
路。
10. The attenuation circuit comprises a series circuit of first and second attenuation resistors (R3, R4), one end of the series circuit is connected to the second plug connection terminal, and The other end is connected to ground, and the first and second
The second amplifier is an operational amplifier (20), and a positive input terminal of the operational amplifier (20) is configured to obtain an attenuation output from an interconnection point (26) of the attenuation resistors (R3, R4). The first amplifier (2) is connected, the output terminal of the operational amplifier (20) is connected to the first plug connection terminal (31), and the gain setting circuit is provided with first and second gain setting resistors ( R1, R2), the first gain setting resistor (R1) is connected between a negative input terminal of the operational amplifier (20) and ground, and the second gain setting resistor (R2) A first and second auxiliary terminal (32 or 35, 33 or 36) connected as an auxiliary terminal between the output terminal of the operational amplifier (20) and the negative input terminal; Terminal (32 or 35) The second auxiliary terminal (33 or 36) is connected to the output side of the attenuation circuit (4) and is connected to the first auxiliary terminal (32) when the plug is not inserted. 4. The audio signal according to claim 3, wherein the audio signal is formed so as to be in contact with the first auxiliary terminal (32 or 35) when the plug is in the inserted state. Input circuit.
JP2000308334A 1999-11-04 2000-10-06 Audio signal input circuit Pending JP2001196867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000308334A JP2001196867A (en) 1999-11-04 2000-10-06 Audio signal input circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-314324 1999-11-04
JP31432499 1999-11-04
JP2000308334A JP2001196867A (en) 1999-11-04 2000-10-06 Audio signal input circuit

Publications (1)

Publication Number Publication Date
JP2001196867A true JP2001196867A (en) 2001-07-19

Family

ID=26567905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308334A Pending JP2001196867A (en) 1999-11-04 2000-10-06 Audio signal input circuit

Country Status (1)

Country Link
JP (1) JP2001196867A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043249A (en) * 2005-07-29 2007-02-15 Yamaha Corp Mixing apparatus and program
CN101964936A (en) * 2010-10-09 2011-02-02 北京昆腾微电子有限公司 Processing chip for digital microphone, input circuit thereof and digital microphone
JP2012065159A (en) * 2010-09-16 2012-03-29 Fujitsu Ten Ltd Amplifier circuit system
WO2013108647A1 (en) * 2012-01-17 2013-07-25 ヤマハ株式会社 Analog mixer device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043249A (en) * 2005-07-29 2007-02-15 Yamaha Corp Mixing apparatus and program
JP4645347B2 (en) * 2005-07-29 2011-03-09 ヤマハ株式会社 Mixing apparatus and program
JP2012065159A (en) * 2010-09-16 2012-03-29 Fujitsu Ten Ltd Amplifier circuit system
CN101964936A (en) * 2010-10-09 2011-02-02 北京昆腾微电子有限公司 Processing chip for digital microphone, input circuit thereof and digital microphone
WO2013108647A1 (en) * 2012-01-17 2013-07-25 ヤマハ株式会社 Analog mixer device
US9646586B2 (en) 2012-01-17 2017-05-09 Yamaha Corporation Analog mixer apparatus

Similar Documents

Publication Publication Date Title
JP4310383B2 (en) Differential audio line receiver
US4536888A (en) Voice communication instrument system with line-powered receiver conditioning circuit
CN103138687B (en) Distortion inhibition in high level audio frequency amplifying circuit
US20130223659A1 (en) Earphone power amplifier, working method, and mobile terminal equipment
US6452443B1 (en) Stable, low-noise bimodal audio filter circuit
TW200400688A (en) Audio transient suppression circuits and methods
US20020084842A1 (en) Dc offset canceling circuit applied in a variable gain amplifier
WO2003090344A1 (en) Method and/or apparatus for controlling a common-base amplifier
JP2001196867A (en) Audio signal input circuit
WO2023088139A1 (en) Audio processing apparatus and terminal device
KR20010091941A (en) Speaker driving circuit
JP4487255B2 (en) Audio output device
EP2360941A1 (en) Speaker system and speaker driving circuit
US4236118A (en) Stabilized remote sensing high fidelity apparatus
US5086474A (en) Amplifier having maximum summed power output from a plurality of devices having limited current sinking capability
KR100836279B1 (en) Apparatus and method for electrical signal amplification
US5914636A (en) Balanced power audio amplification system
EP3477965A1 (en) Signal processing device, signal processing method, and speaker device
TWI730748B (en) An amplifier
KR100326334B1 (en) Active Lowpass Filter for Higher frequency wave
JP5223319B2 (en) Recording device
CN114268894B (en) Active microphone control circuit
JP2549449B2 (en) Noise reduction circuit
JP2009065436A (en) Stereo reproducing apparatus
JPH0421385B2 (en)