JP2001196283A - Semiconductor manufacturing device and its manufacturing method - Google Patents

Semiconductor manufacturing device and its manufacturing method

Info

Publication number
JP2001196283A
JP2001196283A JP34504699A JP34504699A JP2001196283A JP 2001196283 A JP2001196283 A JP 2001196283A JP 34504699 A JP34504699 A JP 34504699A JP 34504699 A JP34504699 A JP 34504699A JP 2001196283 A JP2001196283 A JP 2001196283A
Authority
JP
Japan
Prior art keywords
processing
semiconductor
wafer
data
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34504699A
Other languages
Japanese (ja)
Other versions
JP3910324B2 (en
Inventor
Keizo Yamada
恵三 山田
Toru Tsujiide
徹 辻出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34504699A priority Critical patent/JP3910324B2/en
Publication of JP2001196283A publication Critical patent/JP2001196283A/en
Application granted granted Critical
Publication of JP3910324B2 publication Critical patent/JP3910324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To automatically perform a series of operations until the process fit for the purpose is completed, with a manufacturing device, by uniting an inspection device, the manufacturing device, a wafer sorting function, and a wafer carrier. SOLUTION: In the case of performing the processing for a set of wafer groups composed of a plurality of wafers by means of a semiconductor processor, the recipe of this semiconductor processor is performed, based on the recipe which is made from the data being obtained from the result of the processing by other semiconductor processor that the wafer group has received before performance of processing by this semiconductor processor and the data on the processing results of that semiconductor processor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造装置及びそ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus and a semiconductor manufacturing method.

【0002】[0002]

【従来技術】従来の半導体の生産は、メモリーや汎用ロ
ジック製品を主体とする少品種多量生産であり、ASICの
ような顧客に合わせたシステムを取り込んだ品種や、顧
客のニーズに合わせた品種のような、他品種少量生産は
少品種多量生産品種の生産の合間に流しているのが現状
であった。しかしながら、近年システムオンシリコンと
いう思想が生じ、1チップにシステム全体を搭載する品
種が増加してきた。従来ロジック品種にメモリを搭載す
るようなメモリ混載の半導体製品はなかったが、システ
ムを1チップに搭載するためにはロジックとメモリを混
載することは必須の技術となっている。
2. Description of the Related Art Conventional semiconductor production is mass production of small varieties mainly of memory and general-purpose logic products, and varieties of varieties incorporating systems tailored to customers, such as ASICs, and varieties tailored to customer needs. At present, such small-volume production of other varieties is flowing between productions of small-variety, large-volume production varieties. However, in recent years, the concept of system-on-silicon has arisen, and the number of types in which the entire system is mounted on one chip has increased. Conventionally, there has not been a semiconductor product with mixed memory that mounts memory on a logic type, but mixed logic and memory is an indispensable technology in order to mount a system on a single chip.

【0003】少品種多量生産時代の半導体の製造は、基
板の拡大化、配線等の微細化により、一枚の基板から取
れるチップの数を増やすことがコストを下げる要因とな
るために、現在基板サイズは300mmとなりつつある。ま
た、配線の微細化については現在各社ともに0.18μmが
達成されようとしている。
In the production of semiconductors in the era of mass production of small varieties, increasing the number of chips that can be taken from a single substrate due to enlargement of the substrate and miniaturization of wiring and the like is a factor that lowers the cost. The size is becoming 300mm. At the same time, each company is about to attain 0.18 μm in miniaturization of wiring.

【0004】ASICについてみると、ゲートアレイ型やセ
ルベース型が主流であるが、ゲートアレイ型のように下
地は共通にしておいて配線により種々の顧客の要求を満
足させてきた。ゲートアレイの場合は、下地は共通で配
線のみ顧客に対応すれば良かったが、設計の余裕度が小
さいためシステムが大きくなると顧客の要求性能を満足
させることが困難になり、セルベース型で設計する必要
がある。セルベース型の場合、同一の下地が共有できる
利点があるが、設計は最初からすべて設計する必要があ
る。ASICの場合、多量生産の品種もあるが一般に、汎用
品とは異なり顧客の専用品であるために、少品種多量生
産となる。
With regard to ASICs, the gate array type and the cell-based type are mainly used. However, as in the case of the gate array type, a common ground has been used to satisfy various customer requirements by wiring. In the case of a gate array, it would have been better if the base was common and only the wiring corresponded to the customer. There is a need to. In the case of the cell-based type, there is an advantage that the same base can be shared, but it is necessary to design everything from the beginning. In the case of ASICs, there are some types of mass production, but in general, unlike general-purpose products, they are exclusive products for customers, so they are mass-produced in small types.

【0005】通常半導体装置の製造は、シリコン基板数
十枚を組(通常、バッチ又はロットという。以下、バッ
チと略す。)として各工程で処理を行う。少量生産品種
の場合、このバッチが最低1枚あれば所用を満足する品
種も多々ある。このような場合でも通常数枚を1バッチ
として製造工程に投入する事が行われている。一方、多
量生産の場合は、1品種は少なくとも1000枚(20〜25バ
ッチ)位の枚数が月々製造ラインに投入されている。
Normally, in the manufacture of a semiconductor device, dozens of silicon substrates are processed as a set (usually called a batch or lot; hereinafter, abbreviated as a batch) in each step. In the case of small-lot production varieties, there are many varieties that satisfy the requirements if at least one batch is used. Even in such a case, several sheets are usually put into a manufacturing process as one batch. On the other hand, in the case of mass production, at least 1,000 pieces (20 to 25 batches) of one kind are put into a production line every month.

【0006】半導体の製造工程は、不純物の基板への拡
散行程と配線行程がメインとなり、拡散を部分的に行う
ためのリソグラフ工程及びエッチング工程が付随してい
る。工程中での不良の発生は、一例として示すとエッチ
ング工程でエッチングが過剰に行われる又は、エッチン
グ不足によるものがあり、この原因がエッチング条件の
ずれに起因する場合と成膜時の膜厚が厚すぎた場合・薄
すぎた場合とがある。特性不良の原因は、拡散工程にお
ける不純物の濃度・深さ等が設計からずれた場合や配線
が太すぎるために配線間の容量が増大する又は配線が細
すぎるために配線抵抗が大きくなった場合等がある。通
常これらの不良は、大別すると、システム的な不良とラ
ンダムに発生する不良とに分類される。
A semiconductor manufacturing process mainly includes a process of diffusing impurities into a substrate and a process of wiring, and is accompanied by a lithographic process and an etching process for partially performing diffusion. The occurrence of defects during the process is, for example, due to excessive etching in the etching process or due to insufficient etching. Sometimes too thick or too thin. The cause of the characteristic failure is that the concentration or depth of the impurity in the diffusion step deviates from the design, or that the wiring is too thick to increase the capacitance between the wirings or that the wiring is too thin to increase the wiring resistance. Etc. Usually, these failures can be roughly classified into systematic failures and failures that occur randomly.

【0007】少品種多量生産の場合、各工程で設計の中
心値からのずれを数バッチ単位又はバッチ毎にモニター
することで管理している。このために重要な工程では、
モニター用の基板を何枚か用い、バッチに先行してある
いはバッチと同時に投入して検査することが行われてき
た。しかしながら、基板サイズが大きくなるにつれて、
バッチ単位で一括して製造するためには設備が大きくな
りすぎる、あるいはバッチ内でのばらつきを吸収できな
い等の理由から、一枚ずつ作業を行う生産設備(以下、
毎葉型と略す。)が増えてきている。この場合でもバッ
チ単位でモニター用の基板を使って検査を行っている。
[0007] In the case of mass production of small varieties, the deviation from the center value of the design in each process is managed by monitoring several batches or batches. An important step for this is
Inspection has been carried out by using several substrates for monitoring and feeding them before or at the same time as the batch. However, as the substrate size increases,
Production equipment (hereinafter, referred to as “production equipment”) that performs work one by one because the equipment becomes too large for batch production in batch units, or because variations within batches cannot be absorbed.
Abbreviated as “leaf type”. ) Is increasing. Even in this case, the inspection is performed using a monitor substrate in batch units.

【0008】一方、配線の微細化に伴い微粒子(ゴミ)
による不良が問題となり、途中工程での検査はゴミ等に
よる汚染の原因となるために廃止される傾向にある。
On the other hand, with the miniaturization of wiring, fine particles (dust)
Is a problem, and the inspection in the middle process tends to be abolished because it causes contamination by dust and the like.

【0009】[0009]

【発明が解決しようとする課題】現在の半導体プロセス
は、工程管理票と呼ばれる一連のプロセス手続きを綴っ
た用紙によって運用されている。工程管理票には、プロ
セス目標(例えば熱酸化膜1ミクロン)とともに、予め
基礎実験によって得られた、プロセス処理条件と結果と
の対応表であるレシピから選ばれたプロセス条件(例え
ば1対1水蒸気酸化、温度1400度、時間2時間)が、同時
に記載されている。当然レシピを作成したのと全く同じ
初期状態を持つウェハーに対して、かつ、装置の状態も
同じ条件で処理を行えば、同じ結果が得られる。
At present, a semiconductor process is operated by using a sheet on which a series of process procedures called a process control form are spelled. In the process control form, along with the process target (for example, a thermal oxide film of 1 micron), the process conditions (for example, one-to-one steam) selected from a recipe that is a correspondence table between the process processing conditions and the results obtained in advance by basic experiments Oxidation, temperature 1400 degrees, time 2 hours) are also described at the same time. Naturally, the same result can be obtained by performing processing on a wafer having exactly the same initial state as when the recipe was created and under the same condition of the apparatus.

【0010】しかしながら、半導体プロセスは非常に多
くの工程からなり、それぞれのウェハーはそれぞれのプ
ロセス履歴を持っている。そのため、必ずしもプロセス
に供されるウェハーの初期状態はレシピ作成に利用され
たものと同じでない。
[0010] However, the semiconductor process includes a very large number of steps, and each wafer has its own process history. For this reason, the initial state of the wafer subjected to the process is not always the same as that used for creating the recipe.

【0011】さらに、内部の温度や残留ガス濃度、真空
度、加えるエネルギー量、装置内壁付着物などが処理枚
数の増加や同時に処理するウェハー枚数、あるいはパタ
ーン形状によって伴って刻々と変化する為、固定された
レシピで指定された条件でプロセスを行っても、プロセ
ス装置処理能力は一般にはその時々で異なってくる。そ
のため、回路マージンの大きな製品では良品が製造可能
であるが高速で動作する回路を含む場合、回路マージン
が小さく工程中のほんの少しの差異によって不良が生じ
る課題があった。
Further, since the internal temperature, the residual gas concentration, the degree of vacuum, the amount of energy to be applied, the deposits on the inner wall of the apparatus, etc. change every moment depending on the increase in the number of processed wafers, the number of simultaneously processed wafers, or the pattern shape. Even if the process is performed under the conditions specified by the recipe specified, the processing device processing capacity generally differs from time to time. For this reason, a good product can be manufactured with a product having a large circuit margin, but when a circuit that operates at a high speed is included, there is a problem that the circuit margin is small and a defect occurs due to a slight difference in the process.

【0012】また、これらプロセスの結果はチップをパ
ッケージに組み込んだ最終製品の形態での電気的試験で
始めてその良否が確認できる場合があり、不良を確認す
るために非常に長い時間が掛かる。このため、量産品の
場合は、判定結果がでるまでに大量のバッチがその工程
を通過してしまうために大量の不良が発生するという問
題が生じる。一方、ASICのように少量生産の品種の場合
は、顧客の納期に間に合わないという問題が生じる。
In some cases, the results of these processes can be confirmed only by an electrical test in the form of a final product in which a chip is incorporated in a package, and it takes a very long time to confirm a defect. Therefore, in the case of a mass-produced product, a problem occurs in that a large number of batches pass through the process before a determination result is obtained, and a large number of defects occur. On the other hand, in the case of varieties produced in small quantities, such as ASICs, there is a problem that it cannot be delivered in time for the customer.

【0013】また、現在の装置はプロセス装置と検査装
置とは別の場所に設置されているために、検査された結
果によって人間がウェハー選別を行い次のプロセス装置
に送る事が行われている。そのため、このような仕分け
を行うために熟練した人間が必要であり、かつ、離れた
場所にウェハーを移動させることはごみを付着しやすく
する原因となる課題があった。
Further, since the current apparatus is installed in a place different from the processing apparatus and the inspection apparatus, a person sorts wafers according to the inspection result and sends the wafer to the next processing apparatus. . Therefore, a skilled person is required to perform such sorting, and there is a problem that moving a wafer to a distant place causes dust to be easily attached.

【0014】本発明は、以上の課題を解決し、検査装置
と製造装置およびウェハー仕分け機能、ウェハー搬送装
置が一体となって製造装置が目的にあったプロセスが完
了するまで自動的に一連の繰作を行うシステムを提供す
ることにある。この装置によって、人の介在を不要と
し、プロセスの早期立ち上げおよび不良削減が実現さ
れ、半導体装置のトータル製造コスト削減に寄与する。
The present invention solves the above problems and integrates an inspection apparatus, a manufacturing apparatus, a wafer sorting function, and a wafer transfer apparatus, and automatically performs a series of processes until a process intended for the manufacturing apparatus is completed. An object of the present invention is to provide a system for performing a work. This device eliminates the need for human intervention, achieves early startup of the process and reduces defects, and contributes to a reduction in the total manufacturing cost of the semiconductor device.

【0015】[0015]

【課題を解決するための手段】本願発明は、複数枚のウ
ェハーにより構成された1組のウェハー群を半導体プロ
セス装置によって処理を行う場合、この半導体プロセス
装置のレシピを該ウェハー群がこの半導体プロセス装置
による処理を行う前にうけた他の半導体プロセス装置よ
る処理結果から得られるデータと当該半導体プロセス装
置の処理結果データとから作成されたレシピに基づいて
行われることを特徴とする。一連の半導体プロセスに関
するデータ、または最終的に得られた半導体装置の電気
的特性の測定結果データをフィードバックすることもで
きる。
SUMMARY OF THE INVENTION According to the present invention, when a set of wafers composed of a plurality of wafers is processed by a semiconductor processing apparatus, the recipe of the semiconductor processing apparatus is used for processing the set of wafers. The process is performed based on a recipe created from data obtained from a processing result of another semiconductor processing apparatus received before processing by the apparatus and processing result data of the semiconductor processing apparatus. It is also possible to feed back data on a series of semiconductor processes or data on measurement results of electrical characteristics of a semiconductor device finally obtained.

【0016】すなわち、本発明の第一の観点によると、
複数枚のウェハーにより構成された1組のウェハー群が
半導体プロセス装置による作業が行われるに際し、該1
組のウェハー群を処理するための処理条件が、当該半導
体プロセス装置で以前に行われた処理結果に基づくデー
タと前記半導体プロセス装置による作業に先立って当該
ウェハー群を処理した別の半導体プロセス装置からの作
業データとに基づいて決定されることを特徴とする半導
体装置の製造方法が提供される。
That is, according to a first aspect of the present invention,
When a set of wafers composed of a plurality of wafers is operated by a semiconductor processing device,
The processing conditions for processing the set of wafer groups are based on data based on the processing results previously performed in the semiconductor processing apparatus and another semiconductor processing apparatus that processed the wafer group prior to the operation by the semiconductor processing apparatus. And a method of manufacturing a semiconductor device, the method being determined based on the above operation data.

【0017】前記以前に行われた処理結果に基づくデー
タは、その半導体プロセス装置が1または複数組のウェ
ハー群に対して行った処理の結果に関するデータでもよ
く、1組のウェハー群のうちそれまでにその半導体プロ
セス装置が処理したウェハーについての処理結果に関す
るデータでもよく、その半導体プロセス装置がこれから
行おうとする1組のウェハー群とは別のウェハー群に対
して行った処理の結果に関するデータでもよい。
The data based on the results of the previously performed processing may be data on the results of processing performed on one or more sets of wafers by the semiconductor processing apparatus. The data may be data relating to the processing result of a wafer processed by the semiconductor processing device, or may be data relating to the result of processing performed on a wafer group different from one set of wafers to be performed by the semiconductor processing device. .

【0018】前記半導体プロセス装置で処理されたウェ
ハーに対する処理結果のデータが前記半導体プロセス装
置で要求されているデータを満足していない場合、必要
に応じて、その半導体プロセス装置による1組のウェハ
ー群の処理がすべて終了する前に、そのウェハーを前記
要求されているデータが満足されるように再処理するこ
とができる。
If the data of the processing result on the wafer processed by the semiconductor processing device does not satisfy the data required by the semiconductor processing device, a set of wafer groups by the semiconductor processing device may be used, if necessary. Before all of the above processing is completed, the wafer can be reprocessed so that the required data is satisfied.

【0019】本発明の第二の観点によると、複数枚のウ
ェハーにより構成された1組のウェハー群が半導体プロ
セス装置による作業が行われるに際し、該1組のウェハ
ー群を処理するための処理条件が、当該半導体プロセス
装置で以前に別のウェハー群に対して行われた処理結果
に基づくデータと、その別のウェハー群に対して後段の
1または複数の半導体プロセスで行われた処理結果に基
づくデータと、当該半導体プロセス装置による作業に先
立って当該ウェハー群に対して行われた前段の半導体プ
ロセス装置からの作業データとに基づいて決定されるこ
とを特徴とする半導体装置の製造方法が提供される。
According to a second aspect of the present invention, when a set of wafers constituted by a plurality of wafers is processed by a semiconductor processing apparatus, processing conditions for processing the set of wafers are set. Is based on data based on the processing results previously performed on another wafer group in the semiconductor processing apparatus and on the basis of the processing results performed on one or more subsequent semiconductor processes on the other wafer group. A semiconductor device manufacturing method characterized in that the method is determined based on data and operation data from a preceding semiconductor processing apparatus performed on the wafer group prior to the operation by the semiconductor processing apparatus. You.

【0020】本発明の第三の観点によると、複数枚のウ
ェハーにより構成された1組のウェハー群が半導体プロ
セス装置による作業が行われるに際し、該1組のウェハ
ー群を処理するための処理条件が、当該半導体プロセス
装置で以前に別のウェハー群に対して行われた処理結果
に基づくデータと、前記別のウェハー群から最終的に得
られた半導体装置の電気的特性の測定結果データと、当
該半導体プロセス装置による作業に先立って当該ウェハ
ー群に対して行われた別の半導体プロセス装置からの作
業データとに基づいて決定されることを特徴とする半導
体装置の製造方法が提供される。
According to a third aspect of the present invention, when a set of wafers composed of a plurality of wafers is processed by a semiconductor processing apparatus, processing conditions for processing the set of wafers are set. However, the data based on the processing results previously performed on another wafer group in the semiconductor processing apparatus, and the measurement result data of the electrical characteristics of the semiconductor device finally obtained from the another wafer group, A method for manufacturing a semiconductor device is provided, which is determined based on work data from another semiconductor processing device performed on the wafer group prior to the operation by the semiconductor processing device.

【0021】半導体の製造プロセスでは、堆積、露光、
エッチングという一つのサイクルを何十と繰り返して集
積回路を作っている。そして、最後に電気的なテストを
行って良品のみを切り出す。本願発明の第一の観点で
は、各製造工程についてその結果をプロセスにフィード
バックする。これに対して第二の観点では、複数の製造
工程についてその結果をフィードバックする。第三の観
点では、最終テストで行う電気的なテストの結果をフィ
ードバックする。
In a semiconductor manufacturing process, deposition, exposure,
An integrated circuit is manufactured by repeating one cycle of etching several tens of times. Finally, an electrical test is performed to cut out only good products. In the first aspect of the present invention, the result of each manufacturing step is fed back to the process. On the other hand, in the second aspect, the results are fed back for a plurality of manufacturing steps. In the third viewpoint, the result of the electrical test performed in the final test is fed back.

【0022】各製造工程でフィードバックする場合に
は、その工程での良品率(不良品率)を把握できるの
で、結果を予測でき、それによりウェハー投入などの生
産管理が柔軟にできる。また、複数工程でフィードバッ
クする場合には、前の工程に原因のある後の工程の結果
の原因を探求できる。最終結果をフィードバックする場
合には、各工程と最終製品とのデータを突き合わせるこ
とができる。
When feedback is provided in each manufacturing process, the non-defective product rate (defective product rate) in that process can be ascertained, and the result can be predicted, thereby making it possible to flexibly control production such as wafer input. Further, when feedback is performed in a plurality of steps, it is possible to search for a cause of a result of a subsequent step that has a cause in a previous step. When feeding back the final result, the data of each process and the final product can be compared.

【0023】本発明の第四の観点によると、半導体ウェ
ハーに所定の処理を施すプロセス処理手段と、このプロ
セス処理手段の処理条件を設定する制御手段とを備えた
半導体製造装置において、前記プロセス処理手段により
処理されたウェハーの状態を検査する検査手段を備え、
前記制御手段は、前記検査手段による検査結果のデータ
と前記プロセス処理手段が処理しようとするウェハー群
に対して既に行われた処理に関する作業データとから前
記処理条件を修正する手段を含むことを特徴とする半導
体製造装置が提供される。検査手段はプロセス処理手段
と一体に設けられることが望ましい。
According to a fourth aspect of the present invention, there is provided a semiconductor manufacturing apparatus comprising: a process unit for performing a predetermined process on a semiconductor wafer; and a control unit for setting a process condition of the process unit. Inspection means for inspecting the state of the wafer processed by the means,
The control means includes means for correcting the processing condition from data of an inspection result by the inspection means and work data relating to processing already performed on a group of wafers to be processed by the process processing means. Is provided. The inspection means is desirably provided integrally with the processing means.

【0024】プロセス処理手段に投入されるウェハーの
状態を測定する手段をさらに備え、制御手段はこの測定
する手段の測定結果により処理条件をさらに修正する手
段を含むことが望ましい。この場合、測定する手段はプ
ロセス処理手段と一体に設けられることが望ましい。
Preferably, the apparatus further comprises means for measuring the state of the wafer fed into the processing means, and the control means includes means for further correcting the processing conditions based on the measurement result of the measuring means. In this case, the measuring means is desirably provided integrally with the processing means.

【0025】制御手段は、プロセス処理手段による処理
に続く処理の作業データ、あるいはプロセス処理手段に
よる処理を含む一連の製造プロセスにより最終的に得ら
れた半導体装置の電気的特性の測定結果データを取り込
んで処理条件をさらに修正する手段を含むことができ
る。
The control means fetches operation data of the processing following the processing by the processing means or measurement result data of the electrical characteristics of the semiconductor device finally obtained by a series of manufacturing processes including the processing by the processing means. And means for further modifying the processing conditions.

【0026】制御手段が処理条件を修正するためのデー
タを取得するとともに、プロセス処理手段の作業データ
およびまたは検査手段による検査結果のデータを送信す
る通信手段を備えることが望ましい。
It is preferable that the control means obtains data for correcting the processing conditions, and further comprises a communication means for transmitting the work data of the process processing means and / or the data of the inspection result by the inspection means.

【0027】プロセス処理手段に投入されるウェハーを
識別する手段を有し、一連の処理プロセスに投入される
前のウェハー状態、そのウェハーを処理した装置の状態
および処理されたウェハーの状態をウェハー識別番号に
関連付けて自動的に逐次蓄積する手段を備えることが望
ましい。
The apparatus has means for identifying a wafer to be input to the processing means, and identifies a wafer state before being input to a series of processing processes, a state of an apparatus which processed the wafer, and a state of the processed wafer. It is desirable to have means for automatically and sequentially accumulating the data in association with the numbers.

【0028】測定する手段によって得られた測定結果を
もとに当該ウェハーの搬送される場所を変更する手段、
例えばロボットアームを備えることもできる。
Means for changing the place where the wafer is transported based on the measurement result obtained by the measuring means;
For example, a robot arm can be provided.

【0029】[0029]

【発明の実施の形態】本発明の1実施の形態を図面を用
いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the drawings.

【0030】リアルタイム適応レシピを用いた半導体プ
ロセス装置は図1に示した装置から構成される。
A semiconductor processing apparatus using a real-time adaptive recipe is constituted by the apparatus shown in FIG.

【0031】処理されるウェハーを認識する為のウェハ
ー認識装置5、認識されたウェハーの履歴情報を記憶し
ているウェハー履歴記憶装置6、記憶した履歴情報を検
索して取り出す検索装置7、装置状態を監視する為のセ
ンサー群8、センサーからのデータを記憶する装置状態
データ記憶装置9、ウェハー履歴情報と装置状態および
プロセス目標情報から装置プロセス条件を算出する為の
プロセスプロセッサー10、プロセス結果を測定する為の
検査装置11、測定結果を送出する為の情報処理装置12、
ウェハー処理履歴データ13、プロセス装置間のデータの
やり取りを行う為の、リアルタイム適応レシピバス14、
およびウェハー処理装置15、ウェハー仕分け装置を兼ね
たロボットアームなどの搬送装置2から構成される。
A wafer recognition device 5 for recognizing a wafer to be processed, a wafer history storage device 6 for storing history information of the recognized wafer, a search device 7 for searching and retrieving the stored history information, a device state Group 8 for monitoring data, device status data storage device 9 for storing data from sensors, process processor 10 for calculating device process conditions from wafer history information and device status and process target information, and measuring process results Inspection device 11 for performing, information processing device 12 for transmitting the measurement result,
Wafer processing history data 13, real-time adaptive recipe bus 14, for exchanging data between process equipment,
And a transfer device 2, such as a robot arm that also serves as a wafer sorting device, and a wafer processing device 15.

【0032】この実施形態の半導体プロセス装置は、ウ
ェハー検査装置1、ウェハー仕分け装置を兼ねるウェハ
ー搬送装置2等を一体に持ち、半導体装置の製造プロセ
スを、リアルタイム適応レシピ3を用いてプロセス制御
値を処理対象のウェハーに合わせることで、目的とする
プロセスが自動的に完了するようなシステムを実現す
る。
The semiconductor processing apparatus according to this embodiment integrally includes a wafer inspection apparatus 1, a wafer transfer apparatus 2 also serving as a wafer sorting apparatus, and the like. The semiconductor device manufacturing process uses a real-time adaptive recipe 3 to process control values. A system is realized in which a target process is automatically completed by adjusting to a wafer to be processed.

【0033】リアルタイム適応レシピ3とは、半導体プ
ロセス運用管理システムそのものである。従来の固定し
たレシピとは全く異なり、プロセスに供せられるウェハ
ーの現在属性、現在の装置状態に対応して、全製品製造
プロセスのマージンが最大と成るように処理プロセスの
設定条件が変化する動的なレシピである。このレシピは
ウェハー検査装置1の出力結果、時間等を引数とする一
種の関数であり紙の上に固定的に書く事は出来ないの
で、コンピュータのデータベース内に動的に存在するこ
とが従来レシピと決定的に違っている。
The real-time adaptive recipe 3 is the semiconductor process operation management system itself. Completely different from conventional fixed recipes, the process conditions change so that the margin of the entire product manufacturing process is maximized in accordance with the current attributes of the wafers to be processed and the current equipment status. Typical recipe. This recipe is a kind of function that takes the output result of the wafer inspection device 1, time, etc. as arguments, and cannot be written fixedly on paper. Is definitely different.

【0034】本装置は以下のように動作する。まず、半
導体装置プロセスに供せられるウェハーは、バッチ単位
で半導体製造工程に投入されるが、各製造工程において
はバッチ単位で作業が行われるのではなく基本的にはウ
ェハー1枚毎に個別で処理が行われる。このためにウェ
ハーには各ウェハーが1枚毎に個別に認識ができるよう
に認識番号(タグ)17がウェハー上に付加されている。
この認識番号は、半導体製造工程にウェハーが投入され
る前に、例えば、レーザマーカ等により、ウェハー1枚
毎に番号を数字あるいはバーコード等を記入する、ある
いは、ウェハーにノッチ等を付加する等の方法により付
与される。認識番号17は、プロセスされるウェハー固有
の管理番号としてプロセス全体を通して使用される。
The present device operates as follows. First, wafers to be used in the semiconductor device process are put into the semiconductor manufacturing process in batches, but in each manufacturing process, work is not performed in batches but basically in individual wafers. Processing is performed. For this purpose, a recognition number (tag) 17 is added to each wafer so that each wafer can be individually recognized.
Before the wafer is put into the semiconductor manufacturing process, for example, a number or a bar code is entered for each wafer using a laser marker or the like, or a notch is added to the wafer. Granted by method. The identification number 17 is used throughout the process as a management number unique to the processed wafer.

【0035】プロセス装置に導入されるウェハーは全て
管理ナンバー読み取りの為のウェハー認識装置5を通過
する。このときウェハー認識装置5はウェハーの認識番
号を読み取り、プロセス履歴記憶装置13からデータを読
み出して、プロセスプロセッサー10に渡す。一方、プロ
セス装置には装置状態を管理する為の温度、圧力、質量
分析計、発光分析計などのセンサー8が多数設けられて
おり、その情報はリアルタイムで装置状態データ記憶装
置9に逐次記憶されている。プロセスプロセッサー10は
この記憶装置9より現在の装置状態を読み取っている。
更に、プロセス目標を定めているデバイス構造記述ファ
イル18からプロセス目標値を読み出し、プロセスプロセ
ッサー10に渡す。プロセスプロセッサー10はこれら3つ
の情報から装置が行うべき処理のパラメータの最適化を
行う。
All the wafers introduced into the processing device pass through a wafer recognition device 5 for reading a management number. At this time, the wafer recognition device 5 reads the identification number of the wafer, reads data from the process history storage device 13, and passes the data to the process processor 10. On the other hand, the process apparatus is provided with a number of sensors 8 such as temperature, pressure, mass spectrometer, and emission spectrometer for managing the state of the apparatus, and the information is sequentially stored in the apparatus state data storage 9 in real time. ing. The process processor 10 reads the current device state from the storage device 9.
Further, the process target value is read out from the device structure description file 18 which defines the process target, and is passed to the process processor 10. The process processor 10 optimizes the processing parameters to be performed by the apparatus based on the three pieces of information.

【0036】以下、パラメータの最適化の具体例を示
す。前述したように、ウェハーはバッチ単位でプロセス
に投入されている。
Hereinafter, a specific example of parameter optimization will be described. As described above, wafers are put into the process in batches.

【0037】前のプロセスがCVDによる絶縁膜形成工程
で、フォトリソグラフィ工程を介しドライエッチング工
程によりコンタクト孔を形成する場合を1例として説明
する。
The case where the previous process is an insulating film forming process by CVD and a contact hole is formed by a dry etching process via a photolithography process will be described as an example.

【0038】コンタクト孔を絶縁膜に開口する場合に
は、絶縁膜の厚さやコンタクト孔の開口面積等が異なる
とエッチング時間が変動する。又、エッチング条件も経
時的に変化するために、当該ウェハーの1枚前のウェハ
ーの処理結果からのデータのフイードバックも必要であ
ることはいうまでもない。
When a contact hole is opened in an insulating film, the etching time varies if the thickness of the insulating film, the opening area of the contact hole, and the like are different. In addition, since the etching conditions change with time, it is needless to say that it is necessary to feed back data from the processing result of the wafer immediately before the wafer concerned.

【0039】ウェハーがこのバッチの第1番目に処理さ
れる場合、このバッチのウェハーで当該ウェハーの1枚
前のデータはない。
If a wafer is processed first in this batch, there is no data for the previous wafer in this batch of wafers.

【0040】この場合、フイードバックされるデータと
しては、同じ条件で処理が行われた一番最後のウェハー
のデータ、この装置で作業が行われた直近のウェハーの
データ、又はこれらのデータの両方のデータをフィード
バックすることにより行われる。
In this case, the data to be fed back include data of the last wafer processed under the same conditions, data of the most recent wafer processed by this apparatus, or both of these data. This is done by feeding back data.

【0041】このように現在処理が行われるウェハーの
前の工程のプロセスデータと当該プロセスの前のウェハ
ーの処理結果から計算された結果はプロセス装置の制御
装置に送られる。プロセス装置はプロセスプロセッサー
の出力したデータに基づいて供されたウェハーを処置す
る。処理されたウェハーは検査チヤンバーに移動されそ
こで、目的とする形状、電気特性等が得られたか否かを
検査する。検査結果はプロセス履歴記録装置に送られ
る。また、プロセス良否判断装置19にもその情報は送ら
れ、プロセス目標に対する誤差を算出して良否を決定す
る。良否判定の結果、再処理が必要なウェハーは、仕分
け機能を兼ねたロボットアーム等の搬送系によって再び
プロセスチヤンバーに搬送される。プロセスプロセッサ
ーは、処理されたウェハーの検査結果、装置のプロセス
特性、処理対象ウェハーのプロセス履歴、現在の装置の
状態から、再処理に必要とされるプロセス不足量に対応
する最適な処理パラメータを算出する。このパラメータ
はプロセス装置に送られ、プロセス装置はそのパラメー
タに従ってウェハーを再処理する。
As described above, the process data of the process before the wafer to be currently processed and the result calculated from the processing result of the wafer before the process are sent to the control device of the process device. The processing apparatus processes the provided wafer based on data output from the process processor. The processed wafer is moved to an inspection chamber where it is inspected whether the desired shape, electrical characteristics, etc. have been obtained. The inspection result is sent to the process history recording device. The information is also sent to the process pass / fail judgment device 19, and an error with respect to the process target is calculated to determine pass / fail. As a result of the pass / fail judgment, the wafer that needs reprocessing is transferred again to the process chamber by a transfer system such as a robot arm that also has a sorting function. The process processor calculates the optimal processing parameters corresponding to the process shortage required for reprocessing from the inspection results of the processed wafers, the processing characteristics of the equipment, the process history of the wafer to be processed, and the current equipment status. I do. This parameter is sent to the processing equipment, which reprocesses the wafer according to the parameter.

【0042】この手続きは目的とするプロセス処理状態
を有するウェハーが得られるまで、適切な回数繰り返し
行われる。一方、エッチングの行い過ぎ等、再処理が出
来ないウェハーは、次のプロセスに進まないように自動
的に仕分けされ、別のラインに搬送され、不良解析ある
いは廃棄される。
This procedure is repeated an appropriate number of times until a wafer having a desired processing state is obtained. On the other hand, wafers that cannot be reprocessed due to excessive etching or the like are automatically sorted so as not to proceed to the next process, transported to another line, and analyzed for failure or discarded.

【0043】以上のように処理を行われたウェハーに附
随する総ての情報は、ウェハー認識番号とともにウェハ
ー履歴情報記憶装置に送出され一括管理される。
All information associated with the wafer processed as described above is sent to the wafer history information storage device together with the wafer identification number and is managed collectively.

【0044】図2は第2の実施形態を示す装置構成であ
る。
FIG. 2 shows the configuration of the apparatus according to the second embodiment.

【0045】半導体の製造プロセスは必ずしも真空中で
のみ行われない。例えば、洗浄プロセスには現在でもフ
ッ酸溶液、硝酸、硫酸を用いた工程やアルコールを用い
た工程、あるいは純水を用いる水洗工程が存在し、これ
らは通常のクリーン雰囲気中に置かれた水槽中で行われ
る。従って、検査装置が真空を必要とする場合には、こ
れらクリーン雰囲気領域と第1の実施の形態で述べたよ
うな総ての装置群を含む1つの入れ物を1つの半導体プロ
セス装置とみなす。
The semiconductor manufacturing process is not always performed only in a vacuum. For example, the cleaning process still includes a process using a hydrofluoric acid solution, nitric acid, sulfuric acid, a process using alcohol, or a water washing process using pure water, and these are performed in a water tank placed in a normal clean atmosphere. Done in Therefore, when the inspection device requires a vacuum, one container including these clean atmosphere regions and all the device groups as described in the first embodiment is regarded as one semiconductor process device.

【0046】図2はそのような検査装置を示し、半導体
製造装置と半導体製造装置を繋ぐ搬送系の部分にウェハ
ー認識装置、必要とされる検査装置、および仕分け機能
を持たせる。尚、プロセス装置の状態を監視するための
センサーはプロセス処理部21に設けられている。
FIG. 2 shows such an inspection apparatus, in which a portion of a transfer system connecting the semiconductor manufacturing apparatuses has a wafer recognition apparatus, a required inspection apparatus, and a sorting function. Note that a sensor for monitoring the state of the process device is provided in the process processing unit 21.

【0047】一般に、検査は1枚1枚行われるが、溶液を
用いたプロセス処理はウェハーキャリアー毎に一括処理
されることが多いので、一旦予備真空室23にウェハーキ
ャリアーごと入れて真空に引いてしまった後に、必要に
応じて1枚1枚取り出し検査室24で検査を行う。これによ
って真空引きの時間を短くできる。本実施例ではウェハ
ーキャリアーごと真空に引いてしまう荒引き真空室と、
その後に一枚だけ引き出して真空にする真空室を別途設
けることによって実現する。
In general, inspection is performed one by one, but process processing using a solution is often performed collectively for each wafer carrier. Therefore, the entire wafer carrier is once put into the preliminary vacuum chamber 23 and evacuated. After that, the sheet is taken out one by one as needed, and the inspection is performed in the inspection room 24. This can shorten the evacuation time. In this embodiment, a roughing vacuum chamber that pulls a vacuum for each wafer carrier,
After that, this is realized by separately providing a vacuum chamber in which only one sheet is pulled out to make a vacuum.

【0048】真空に引いてからの時間やウェハーの温度
はウェハー表面状態に変化を与えるので、測定されるウ
ェハーの表面状態が一定となるように真空引き時間や温
度を一定とするようにタイマーおよび温度計で管理する
ことが望ましい。
Since the time after evacuation and the temperature of the wafer change the surface state of the wafer, a timer and a timer are used to keep the evacuation time and temperature constant so that the measured surface state of the wafer is constant. It is desirable to control with a thermometer.

【0049】図3は図2で示した第2の実施形態の半導体
製造装置31を多数並べて半導体製造ラインを組んだ例を
示している。それぞれの製造装置および検査装置には、
検査によって得られたウェハー状態やセンサーによって
得られた装置情報を外部に置かれた記憶装置から取得あ
るいは外部の情報処理装置に送出するためのデータポー
ト34が設けられており、それぞれのデーターポートは双
方向の検査データバス32で結ばれている。半導体工場は
電磁波ノイズが多いので、検査データバスは電磁波障害
に強い光LAN等で結ばれている事が望ましい。
FIG. 3 shows an example in which a large number of semiconductor manufacturing apparatuses 31 of the second embodiment shown in FIG. 2 are arranged to form a semiconductor manufacturing line. Each manufacturing and inspection equipment has
A data port 34 is provided for acquiring a wafer state obtained by the inspection and device information obtained by the sensor from an external storage device or transmitting the information to an external information processing device. They are connected by a bidirectional test data bus 32. Since semiconductor factories have a lot of electromagnetic wave noise, it is desirable that the inspection data bus be connected to an optical LAN or the like which is strong against electromagnetic wave interference.

【0050】図3においては検査装置は搬送装置と組に
なって検査装置兼搬送装置33となつている。
In FIG. 3, the inspection apparatus is paired with a transport apparatus to form an inspection apparatus / transport apparatus 33.

【0051】このような半導体製造ラインにおいては、
上述したように、当該半導体製造装置31で以前に行われ
た処理結果に基づくデータとその半導体製造装置31によ
る作業に先立って当該ウェハー群を処理した別の半導体
製造装置31からの作業データとに基づいて処理条件を決
定できるだけでなく、その半導体製造装置31で以前に別
のウェハー群に対して行われた処理結果に基づくデータ
と、その別のウェハー群に対して後段の1または複数の
半導体製造装置31で行われた処理結果に基づくデータ
と、当該半導体製造装置31による作業に先立って当該ウ
ェハー群に対して行われた前段の半導体製造装置31から
の作業データとに基づいて処理条件を決定することもで
きる。
In such a semiconductor manufacturing line,
As described above, the data based on the processing result previously performed in the semiconductor manufacturing apparatus 31 and the work data from another semiconductor manufacturing apparatus 31 that processed the wafer group prior to the work by the semiconductor manufacturing apparatus 31 The processing conditions can be determined based on not only data based on the result of processing previously performed on another wafer group in the semiconductor manufacturing apparatus 31 but also one or more semiconductors at a subsequent stage with respect to the another wafer group. The processing conditions are determined based on data based on the processing results performed by the manufacturing apparatus 31 and work data from the preceding semiconductor manufacturing apparatus 31 performed on the wafer group prior to the work performed by the semiconductor manufacturing apparatus 31. You can also decide.

【0052】また、このような半導体製造ラインをさら
に組み合わせ、当該半導体製造装置31で以前に別のウェ
ハー群に対して行われた処理結果に基づくデータと、前
記別のウェハー群から最終的に得られた半導体装置の電
気的特性の測定結果データと、当該半導体製造装置31に
よる作業に先立って当該ウェハー群に対して行われた別
の半導体製造装置31からの作業データとに基づいて処理
条件を決定することもできる。
Further, such a semiconductor manufacturing line is further combined so that data based on the processing result previously performed on another wafer group by the semiconductor manufacturing apparatus 31 and finally obtained from the another wafer group are obtained. The processing conditions are determined based on the measurement result data of the electrical characteristics of the semiconductor device and the work data from another semiconductor manufacturing device 31 performed on the wafer group prior to the work by the semiconductor manufacturing device 31. You can also decide.

【0053】図4は本発明の第3の実施形態であり、ドラ
イエッチング装置41に適用した例を示している。エッチ
ング装置は真空装置なので、不要なごみを発生させない
ためにマルチチヤンバーのドライエッチング装置が開発
されている。
FIG. 4 shows a third embodiment of the present invention, in which the present invention is applied to a dry etching apparatus 41. Since the etching apparatus is a vacuum apparatus, a multi-chamber dry etching apparatus has been developed so as not to generate unnecessary dust.

【0054】一般に、マルチチヤンバー化が可能なエッ
チング装置には、3つから5つのチヤンバーをつけること
が可能で、その間を真空を切ることなくウェハーを自動
的に移動させる事が出来る。複数あるチヤンバーの1つ
を本来のエッチング処理室42、1つを検査室43、もう1つ
を検査準備室44として利用する。
In general, an etching apparatus capable of multi-chambering can have three to five chambers, and can automatically move a wafer between them without cutting vacuum. One of the plurality of chambers is used as an original etching chamber 42, one is used as an inspection room 43, and the other is used as an inspection preparation room 44.

【0055】エッチング工程は、酸化膜等の絶縁膜、あ
るいは金属膜等が形成されたシリコン基板上に、レジス
トパターンが形成されているウェハーにプラズマを照射
して物理化学的に酸化膜あるいは金属膜を加工する工程
である。
In the etching step, a wafer having a resist pattern formed on an insulating film such as an oxide film or a silicon substrate on which a metal film or the like is formed is irradiated with plasma to physically and chemically oxidize the oxide film or the metal film. This is the step of processing.

【0056】エッチング装置が正常に動作している場合
でも、加工形状を規定するレジストパターンにごみ等の
欠陥が存在すると、局所的にエッチング不良が起こり、
デバイス製造歩留まり低下を導く。そこで、本実施例の
ドライエッチング装置では、実施例1の装置に加えて装
置に導入したウェハー45をエッチング処理室に搬送する
前に、検査室にてレーザーあるいは電子ビーム走査等を
用いた小型のごみ検査装置によってごみの有無およびパ
ターン欠陥を検査する。この検査によってごみあるいは
欠陥が発見された場合には、搬送装置46が自動的に表面
のごみを除去する為のプロセスに戻したり、プロセスの
やり直しを行う装置まで搬送する。ごみや欠陥が検出さ
れない場合には搬送装置はウェハーをエッチングチヤン
バーに搬送する。種々の測定データはプロセスプロセッ
サに送出され、プロセスプロセッサは目的とするプロセ
スが行われるように、エッチングパラメータの最適化を
行う。エッチング処理室では、このデータに基づいてエ
ッチングが行われる。
Even when the etching apparatus is operating normally, if a defect such as dust is present in the resist pattern defining the processing shape, etching failure occurs locally,
This leads to lower device manufacturing yield. Therefore, in the dry etching apparatus of the present embodiment, before transferring the wafer 45 introduced into the apparatus to the etching processing chamber in addition to the apparatus of the first embodiment, a small-sized laser or electron beam scanning or the like is used in the inspection room. The presence or absence of dust and pattern defects are inspected by a dust inspection device. If dust or a defect is found by this inspection, the transport device 46 automatically returns to the process for removing surface dust or transports the device to a device for performing the process again. If no dust or defect is detected, the transfer device transfers the wafer to the etching chamber. The various measurement data is sent to the process processor, which optimizes the etching parameters so that the intended process is performed. In the etching processing chamber, etching is performed based on this data.

【0057】一方、エッチング処理直後に検査が行える
ことが理想であるが、通常、エッチングを行うとフルオ
ロカーボン等が加工箇所に堆積物として残り、加工箇所
の最表面が露出していないため検査が困難である場合が
多い。そこで、本実施例では、検査の為に最低限必要な
堆積物取りを行う前処理を行うための準備室44を設けて
いる。準備室には一般にアツシヤーと呼ばれるレジスト
剥離機能があり、レジストあるいは弗化炭素高分子から
成る堆積物を除去する為の酸素プラズマ発生装置などが
置かれる。当然、酸素プラズマに試料を余分にさらすと
折角エッチングによって露出した加工面にダメージを与
えるので、検査に悪影響を与えない最適条件がプロセス
プロセッサから与えられる。
On the other hand, it is ideal that the inspection can be performed immediately after the etching process. However, usually, when the etching is performed, the fluorocarbon or the like remains as a deposit at the processing location and the inspection is difficult because the outermost surface of the processing location is not exposed. Often it is. Therefore, in the present embodiment, a preparation room 44 for performing a pretreatment for removing the minimum amount of deposits required for the inspection is provided. The preparation chamber has a resist stripping function generally called an asher, and is provided with an oxygen plasma generator for removing a resist or a deposit made of a fluorocarbon polymer. Naturally, if the sample is excessively exposed to the oxygen plasma, the processed surface exposed by the angle etching will be damaged, so that an optimum condition that does not adversely affect the inspection is given from the process processor.

【0058】堆積物を除去されたウェハーはロボットア
ームによる搬送装置46によって検査室43に導入される。
検査室では、電子ビーム、光等を用いた検査装置によっ
て、加工面の表面形状、加工面の底の形状、あるいは電
気の導通の有無、底異物の有無等が検査される。これら
の検査結果は実施例1に示したようにプロセスプロセッ
サーに送られて、プロセス結果の良否判断を行う。
The wafer from which the deposit has been removed is introduced into the inspection room 43 by the transfer device 46 by the robot arm.
In the inspection room, the surface shape of the processing surface, the shape of the bottom of the processing surface, the presence or absence of electrical continuity, the presence or absence of bottom foreign matter, and the like are inspected by an inspection device using an electron beam, light, or the like. These inspection results are sent to the process processor as shown in the first embodiment, and the quality of the process results is determined.

【0059】目的とするプロセス処理が完了していない
場合には、目的と一致するように、プロセス制御装置に
制御パラメータ変更命令を出して、再度プロセスを行
い、目的のプロセス結果が得られるまで、継続される。
また、プロセスプロセッサは次に処理されるウェハーが
正常に処理されるように、エッチング条件を変更する。
If the target process is not completed, a control parameter change command is issued to the process control device so as to match the target, and the process is performed again until the target process result is obtained. To be continued.
Also, the process processor changes the etching conditions so that the next wafer to be processed is processed normally.

【0060】図5は本発明の第4の実施形態を示し、CVD
装置51に適用した例を示している。
FIG. 5 shows a fourth embodiment of the present invention,
An example applied to the device 51 is shown.

【0061】CVD装置は薄膜を堆積させる装置であり、
平面上の薄膜や溝、あるいは穴を埋め込む為に利用され
る。当然、薄膜を堆積する基板表面にごみが存在する
と、堆積される薄膜の質が悪化する。
A CVD apparatus is an apparatus for depositing a thin film,
It is used to fill thin films, grooves, or holes on a flat surface. Naturally, if dust is present on the surface of the substrate on which the thin film is deposited, the quality of the deposited thin film deteriorates.

【0062】そこで、CVD装置に導入されたウェハーは
先ず、検査室54に送り込まれて表面のごみの有無を検査
される。ごみが規定量以上検出された場合、表面のごみ
を取り除く工程にウェハーは戻される。ごみが無い場合
には、薄膜堆積するために堆積室52へと送られ薄膜が堆
積される。
Therefore, the wafer introduced into the CVD apparatus is first sent to the inspection room 54 and inspected for dust on the surface. If more than a specified amount of debris is detected, the wafer is returned to the process of removing debris on the surface. If there is no dust, it is sent to the deposition chamber 52 for depositing the thin film, and the thin film is deposited.

【0063】薄膜が堆積されたウェハーは準備室53に送
られ表面を簡易的にクリーニングした後検査装置55に搬
送される。検査室内の検査装置55には、レーザー散乱に
よる表面パーティクルの検査、膜厚み検査などの装置が
設けられており、それぞれ測定されて、情報処理装置56
に送出される。
The wafer on which the thin film has been deposited is sent to the preparation room 53, where the surface is simply cleaned, and then transferred to the inspection device 55. The inspection device 55 in the inspection room is provided with devices such as surface particle inspection by laser scattering, film thickness inspection, and the like.
Sent to

【0064】膜厚が基準値範囲内の場合には、そのまま
そのデータとともに次の工程にウェハーを送出する。膜
厚が基準よりも薄かった場合には、再度CVD室58に送り
込んで膜を堆積し適切な厚さとする。膜が付きすぎた場
合は、その情報をウェハーとともに研磨装置59等に送
り、所望の厚さになるように研磨加工して、基準値に入
るようにする。
If the film thickness is within the reference value range, the wafer is sent to the next step together with the data as it is. When the film thickness is smaller than the standard, the film is sent again to the CVD chamber 58 to deposit a film to have an appropriate thickness. If the film is excessively adhered, the information is sent together with the wafer to the polishing device 59 and the like, and is polished to a desired thickness so as to be within a reference value.

【0065】厚さが特性等に関係がない場合は、膜厚を
基準の値にそろえることなく次の工程に当該ウェハーを
搬送して、この厚さを基に処理を行えばよいことはいう
までもない。
When the thickness has no relation to the characteristics or the like, it means that the wafer may be transferred to the next step without adjusting the film thickness to the reference value, and the processing may be performed based on the thickness. Not even.

【0066】例えば、コンタクト孔をドライエッチング
により開孔する場合が上記の例に相当する。
For example, the case where the contact hole is opened by dry etching corresponds to the above example.

【0067】又、この情報は同時に次のウェハーの堆積
条件にフイードバックされることはいうまでもない。
It goes without saying that this information is simultaneously fed back to the deposition conditions for the next wafer.

【0068】図6は本発明の第5の実施形態を示し、CMP
装置61に本発明を適用した場合を示している。導入され
たウェハー66はCMPを行うチヤンバー62に搬送され、所
望の膜厚みが得られるまで研磨を行う。
FIG. 6 shows a fifth embodiment of the present invention,
The case where the present invention is applied to the device 61 is shown. The introduced wafer 66 is conveyed to the chamber 62 for performing CMP, and is polished until a desired film thickness is obtained.

【0069】研磨は支持基板の厚み精度に影響されるの
で、研磨されたウェハー66は一般に膜厚のバラツキを持
つ。研磨された直後のウェハーは表面にパーティクル等
のごみを持つので、それを除去する為の洗浄装置である
準備室63に導入される。この洗浄では、溶液に浸すか、
あるいはスタラバーで表面を磨くことによって、ごみを
落とす。基板表面にパーティクルなどのこみが存在する
と、次工程のリソグラフイーに悪影響を与えるので、洗
浄が完了したか否かを、レーザー散乱法などのごみ検出
装置65によって検査する。検査室64にはそれを可能とす
るレーザー散乱装置および膜厚み管理装置などが設けら
れている。
Since polishing is affected by the thickness accuracy of the supporting substrate, the polished wafer 66 generally has a variation in film thickness. Since the wafer immediately after the polishing has dust and the like on its surface, it is introduced into a preparation chamber 63 which is a cleaning device for removing the dust. For this wash, soak in the solution or
Or remove the garbage by polishing the surface with a star bar. The presence of particles such as particles on the substrate surface adversely affects the lithography in the next step. Therefore, whether or not cleaning has been completed is inspected by a dust detection device 65 such as a laser scattering method. The inspection room 64 is provided with a laser scattering device, a film thickness management device, and the like that make it possible.

【0070】研磨後のウェハーの厚みや形状等の情報が
該ウェハーの後で研磨されるウェハーの研磨にフイード
バックされることはいうまでもなく、さらに研磨後の厚
さや形状等の情報が次工程移行の作業条件に送られて該
作業に活用される。
It goes without saying that the information such as the thickness and shape of the polished wafer is fed back to the polishing of the wafer to be polished after the wafer. It is sent to the work condition of the transition and used for the work.

【0071】図7は本発明の第6の実施の形態を示し、ス
パッタ装置71に本発明を適用した場合を示している。
FIG. 7 shows a sixth embodiment of the present invention, in which the present invention is applied to a sputtering apparatus 71.

【0072】スパッタされる基板表面にごみが存在する
と成膜不良が起るので、スパッタ装置71に導入されたウ
ェハー72は測定室73に送られ表面のごみの検査を受け
る。ごみがあれば、ごみを除去するプロセスに送られ
る。ごみの除去の方法としては、ウェハー表面をスクラ
ブする方法や、有機物であればアツシヤーを用いる。こ
れらの装置は準備室75に設置してもよい。
If dust is present on the surface of the substrate to be sputtered, a film formation failure occurs. Therefore, the wafer 72 introduced into the sputtering apparatus 71 is sent to the measurement chamber 73 and inspected for dust on the surface. If there is garbage, it is sent to the garbage removal process. As a method of removing dust, a method of scrubbing the wafer surface, or an asher if an organic substance is used. These devices may be installed in the preparation room 75.

【0073】ごみが無い事を確認されたウェハーはスパ
ッタチヤンバー74に搬送装置76によって導入される。ス
パッタ終了後、ウェハーは再び測定室73に搬送され膜厚
等を検査される。膜厚が薄い場合には、再びスパッタチ
ヤンバー74に戻してスパッタを行い、所望の膜厚に成膜
する。また、測定された膜厚はウェハーとともに情報処
理装置に送られ、次のプロセスパラメータを最適化する
ために使用される。
The wafer confirmed to be free of dust is introduced into the sputter chamber 74 by the transfer device 76. After the sputtering is completed, the wafer is transported again to the measurement chamber 73 and inspected for film thickness and the like. When the film thickness is small, the film is returned to the sputtering chamber 74 again to perform sputtering, thereby forming a film having a desired film thickness. The measured film thickness is sent together with the wafer to an information processing device, and is used to optimize the next process parameter.

【0074】図8は本発明の第7の実施の形態を示し、イ
オン注入装置81に本発明を適用した例を示している。
FIG. 8 shows a seventh embodiment of the present invention, and shows an example in which the present invention is applied to an ion implantation apparatus 81.

【0075】イオン注入装置では不純物がイオンの形で
基板に導入されるが、基板表面に電荷が蓄積していると
不純物のプロファイルが変化する事がある。そこで、イ
オン注入装置に導入されるウェハー85の表面に不要な電
荷が蓄積していないか否かを検査する必要がある。そこ
で、電荷量測定装置を検査室83に設けて、ウェハーをチ
ェックし、電荷があれば準備室86に設けた除電装置を用
いて除電を行う。
In the ion implantation apparatus, impurities are introduced into the substrate in the form of ions. However, if charges are accumulated on the surface of the substrate, the profile of the impurities may change. Therefore, it is necessary to inspect whether unnecessary charges are accumulated on the surface of the wafer 85 introduced into the ion implantation apparatus. Therefore, a charge amount measuring device is provided in the inspection room 83, the wafer is checked, and if there is a charge, the charge is removed using the charge removing device provided in the preparation room 86.

【0076】イオン注入室82でイオン注入が行われる。
イオン注入したウェハーは外観上はイオン注入していな
いウェハーとほとんど変化が無い。そのために、処理の
有無が誤認されてイオン注入無しで次の工程に回された
り、2度注入されたりして不具合をおこす事がある。そ
れを防止する為にも、イオン注入後のウェハー状態をチ
ェックする必要がある。
The ion implantation is performed in the ion implantation chamber 82.
The ion-implanted wafer is almost the same in appearance as a non-ion-implanted wafer. For this reason, the presence / absence of the processing may be erroneously recognized and the process may proceed to the next step without ion implantation, or may be implanted twice, thereby causing a problem. In order to prevent this, it is necessary to check the state of the wafer after ion implantation.

【0077】基板にイオンが注入されるとウェハー全体
の誘電率が変わるので、表面に電極を置いて誘電率の大
きさを測定することで、不純物の有無を測定することが
可能である。また、ウェハーの比較的大きな領域に不純
物が導入されている場所を選んで、電子ビームを照射し
て発生するX線を調べる事により不純物濃度を定量的に
調べる事が出来る。あるいは特定波長の光の吸収率が変
化することを利用しても調べる事ができる。このような
検査装置84を検査室83に設ける。
Since the dielectric constant of the whole wafer changes when ions are implanted into the substrate, the presence or absence of impurities can be measured by placing an electrode on the surface and measuring the magnitude of the dielectric constant. Further, by selecting a place where an impurity is introduced into a relatively large region of the wafer and examining X-rays generated by irradiating an electron beam, the impurity concentration can be quantitatively examined. Alternatively, it can be checked by using the fact that the absorptance of light of a specific wavelength changes. Such an inspection device 84 is provided in the inspection room 83.

【0078】図9は本発明の第8の実施の形態を示し、プ
ラズマ剥離装置91に本発明を適用した例を示している。
FIG. 9 shows an eighth embodiment of the present invention, and shows an example in which the present invention is applied to a plasma stripping apparatus 91.

【0079】プラズマ剥離装置はレジスト等有機物を除
去する為に利用する装置である。プラズマ剥離装置は酸
素プラズマを利用してシリコンウェハー94に存在するレ
ジストをこ酸化炭素に酸化し除去する事を動作原理とし
ている。しかし、レジストの付着状態によっては、プラ
ズマの強度を変えたり、処理時間を変えたりする必要が
ある。
The plasma peeling device is a device used for removing organic substances such as resist. The operating principle of the plasma stripping apparatus is to oxidize and remove the resist present on the silicon wafer 94 into carbon oxide using oxygen plasma. However, depending on the state of adhesion of the resist, it is necessary to change the intensity of the plasma or the processing time.

【0080】一般に酸素プラズマ中でレジストが燃える
と炭素の酸化に伴う光が生じる。そこで、プラズマ剥離
装置内部には光センサー92を設けてプラズマの色を測定
し、剥離の終点検出を行う。
In general, when a resist burns in oxygen plasma, light is generated due to oxidation of carbon. Therefore, an optical sensor 92 is provided inside the plasma peeling device to measure the color of the plasma and detect the end point of the peeling.

【0081】剥離されたウェハーは一旦準備室93に置か
れ、時間の調整を行う。準備室93から検査室95に送られ
たウェハーは表面異物の状態をレーザー散乱法によるご
み検査装置あるいは表面の炭素の有無を調べる為の検査
装置96によって検査がなされる。
The peeled wafer is temporarily placed in the preparation room 93, and the time is adjusted. The wafer sent from the preparation room 93 to the inspection room 95 is inspected by a dust inspection device using a laser scattering method or an inspection device 96 for inspecting the presence or absence of carbon on the surface of the surface foreign matter.

【0082】基準以下のごみあるいは炭素しか検出され
ない場合、プラズマ剥離は完了したと見なされ次の工程
に自動搬送される。
If only dust or carbon below the standard is detected, the plasma stripping is considered to be complete and is automatically transported to the next step.

【0083】剥離が完全で無い場合には、装置内に設け
られた自動搬送装置97によって再びプラズマ剥離チヤン
バーにウェハーが戻され、剥離処理が施される。以上の
ように剥離が目的通りに終了するまで繰り返し行われ
る。
If the peeling is not complete, the wafer is returned to the plasma peeling chamber again by the automatic transfer device 97 provided in the apparatus, and the peeling process is performed. As described above, it is repeatedly performed until the peeling is completed as intended.

【0084】図10は本発明の第9の実施の形態を示し、
ウェット洗浄装置101に適用した例を示している。本洗
浄装置は、ウェハー投入時の表面洗浄、電気炉に入れる
前の有機物除去、レジストを除去する為のプラズマ剥離
装置などでは完全に除去されない穴の中の異物やCMP等
の工程によってウェハー表面に付着した微粒子あるいは
配線屑を取り除く為に利用されている。
FIG. 10 shows a ninth embodiment of the present invention.
An example in which the present invention is applied to a wet cleaning apparatus 101 is shown. This cleaning device cleans the surface of the wafer by cleaning the surface when loading the wafer, removing organic matter before putting it in an electric furnace, and removing foreign matter in holes that are not completely removed by a plasma peeling device to remove resist, CMP, etc. It is used to remove adhered fine particles or wiring debris.

【0085】ウェット洗浄装置によって処理されたウェ
ハーは濡れているので、そのままでは測定を行う事が出
来ない。そこで、まず、準備室102にてスピンドライを
行って基板表面の水分を取り除く、次いで、必要によっ
ては100度程度に温度を上げた状態で真空に引き、基板
表面の水分を完全に除去する処理を行う。その後基板は
搬送装置107によって検査室103に運ばれホールの底の異
物の有無やホール開口径、ホール底径の測定などが行わ
れる。
Since the wafer processed by the wet cleaning device is wet, the measurement cannot be performed as it is. Therefore, first, spin-drying is performed in the preparation room 102 to remove moisture on the substrate surface, and then, if necessary, a process is performed in which the temperature is raised to about 100 ° C. and a vacuum is applied to completely remove moisture from the substrate surface. I do. Thereafter, the substrate is transferred to the inspection room 103 by the transfer device 107, and the presence or absence of foreign matter at the bottom of the hole, the hole opening diameter, the measurement of the hole bottom diameter, and the like are performed.

【0086】図11は本発明の第10の実施の形態を示し、
メッキ装置111に本発明を適用した場合を示している。
メッキ装置は銅配線等に使用される装置である。
FIG. 11 shows a tenth embodiment of the present invention.
The case where the present invention is applied to the plating apparatus 111 is shown.
The plating device is a device used for copper wiring and the like.

【0087】メッキされる基板には予めメッキの種とな
るシードレイヤーがスパッタやCVDにて形成されてお
り、その上に電気メッキが施される。メッキの管理項目
はメッキの厚みやメッキの材質の管理である。メッキに
は種々の方法があるが、通常配線形成のために使用され
ている電気メッキの場合、析出する銅は多少水素を含む
が非常に純度が高いので、メッキ厚みはファラデーの法
則により、メッキに要したクーロン量から厳密に計算す
る事が出来る。従って、例えば、一定メッキ厚みのプロ
セスにおいて、クーロン量とメッキ総重量の比率あるい
は特定形状の電気抵抗を測定することで、メッキ材質の
善し悪しあるいは厚みを検査する事が出来る。そのた
め、メッキ室115にはクーロンメーター114を設けて析出
に利用された電荷量を測定する。検査室では、表面に水
素気泡による荒れが生じていないか等を検査する為の装
置116が置かれている。シート抵抗を測定する検査装置
も設けてもよい。
A seed layer serving as a seed for plating is previously formed on a substrate to be plated by sputtering or CVD, and electroplating is performed thereon. The control items of plating are management of plating thickness and plating material. There are various plating methods, but in the case of electroplating, which is usually used for forming wiring, the deposited copper contains some hydrogen but is very high in purity, so the plating thickness is determined by Faraday's law. Can be calculated strictly from the amount of coulomb required for. Therefore, for example, in a process of a constant plating thickness, the quality of the plating material or the thickness can be inspected by measuring the ratio of the coulomb amount to the total weight of the plating or the electric resistance of a specific shape. Therefore, a coulomb meter 114 is provided in the plating chamber 115 to measure the amount of charge used for deposition. In the inspection room, a device 116 for inspecting whether the surface is roughened by hydrogen bubbles or the like is placed. An inspection device for measuring sheet resistance may be provided.

【0088】図12は本発明を利用する1つの半導体ライ
ンを模式的に示す。半導体製造における微細加工形状は
レジスト処理によってほぼ決定される。そのため、フォ
トレジスト処理装置の近傍には、フォトレジストの形状
が正しく形成できた事を確かめる為の形状検査装置121
が設けられている。フォトレジストパターンが形成され
た基板は種々の半導体製造装置を経由して最終的にレジ
ストを剥離する工程に向かい、洗浄装置によってレジス
トを完全に剥離される。この状態でウェハー表面に付い
ているごみあるいは形成されたホールの底の状態が検査
される。
FIG. 12 schematically shows one semiconductor line utilizing the present invention. The microfabricated shape in semiconductor manufacturing is almost determined by resist processing. Therefore, in the vicinity of the photoresist processing apparatus, a shape inspection apparatus 121 for confirming that the photoresist shape has been correctly formed.
Is provided. The substrate on which the photoresist pattern is formed is finally subjected to a step of removing the resist through various semiconductor manufacturing apparatuses, and the resist is completely removed by a cleaning apparatus. In this state, the state of dust or the bottom of the formed hole on the wafer surface is inspected.

【0089】図13は一般に製造されるウェハーの形状お
よび各チップの中に作り込まれる回路ブロックを示して
いる。各ブロックはアナログ回路、プロセッサ、メモリ
などからなり、それぞれのブロック毎に特徴寸法を有し
ている。
FIG. 13 shows the shape of a generally manufactured wafer and the circuit blocks built in each chip. Each block includes an analog circuit, a processor, a memory, and the like, and each block has a characteristic size.

【0090】一般に、プロセス容易化のため、それぞれ
のブロックには同一ルールでのパターン形成が行われる
が、それぞれのブロックを構成する回路のマージンはそ
れぞれ異なるのが普通である。従って、検査では特にマ
ージンの狭い高速ロジック回路が正確に形成されるよう
なプロセス構築をする必要がある。例えばエッチング装
置に設けられる検査装置は図14にあるようなデータを各
ウェハー毎に取得し蓄積していく。
In general, a pattern is formed on each block according to the same rule in order to facilitate the process, but the margins of the circuits constituting each block are usually different. Therefore, in the inspection, it is necessary to construct a process such that a high-speed logic circuit with a narrow margin is accurately formed. For example, an inspection apparatus provided in an etching apparatus acquires and accumulates data as shown in FIG. 14 for each wafer.

【0091】例えば、膜厚み1ミクロンの酸化膜を形成
する工程に放いて10%酸化膜厚みが変動すると、88度傾
斜をもって形成されているホールの底の直径は30%以上
も変化する。この変化はホール面積を2倍近く変化させ
る為ホールを通じて流れる電流の大きさが大きく変化す
る。
For example, if the thickness of the oxide film changes by 10% in the process of forming an oxide film having a thickness of 1 micron, the diameter of the bottom of the hole formed with an inclination of 88 degrees changes by 30% or more. This change changes the hole area nearly twice so that the magnitude of the current flowing through the hole changes greatly.

【0092】高速のロジック回路では、ホール抵抗の変
化は信号伝播速度に直接影響し、回路動作が不安定もし
くは動作不能となる。このような場合、例えば膜厚みが
基準よりも増えた場合にエッチングの傾斜角度を88度よ
りも急になるように変更してエッチングを行えばホール
底の面積は膜厚みが1ミクロンであるときと同じ程度と
なり、回路要求水準に達する事が可能となる。
In a high-speed logic circuit, a change in the Hall resistance directly affects the signal propagation speed, and the circuit operation becomes unstable or inoperable. In such a case, for example, when the film thickness is larger than the standard, if the etching inclination angle is changed to be steeper than 88 degrees and the etching is performed, the hole bottom area is 1 μm when the film thickness is 1 μm. And it can reach the required circuit level.

【0093】このように本発明では、図15に示したよう
な構成によって、処理対象のウェハーの履歴情報、装置
の状態情報、およびプロセスの処理結果から得られる情
報を統合して現在行われようとしている処理が良品を製
造するように、プロセスプロセッサが計算を行い処理さ
れるプロセスパラメータを修正プロセスデータとしてプ
ロセス装置を制御することによって良品をより多く確保
する。
As described above, according to the present invention, the configuration shown in FIG. 15 is used to integrate the history information of the wafer to be processed, the status information of the apparatus, and the information obtained from the processing result of the process. The process processor calculates and processes the process parameters as modified process data so that the process apparatus controls the process device so that the process device manufactures a non-defective product, thereby securing more non-defective products.

【0094】特に、次工程にフイードフォワードされる
データ及び、当該作業の次のウェハーにフイードバック
されるデータが具体的に示されていない例もあるが、こ
れらの工程で必要とされるデータとしてどのようなデー
タが必要であるかはいうまでもない。
In particular, there is an example in which data to be fed forward to the next step and data to be fed back to the next wafer after the operation are not specifically shown. It goes without saying what data is needed.

【0095】図16は本発明を実施する半導体製造ライ
ンの構成例を示す。このラインには、成膜装置FILM DEP
O、露光装置PHOTO、エッチング装置ETCHなどの各工程の
ための装置を含み、さらに、最終テストを行うための試
験装置TESTおよび診断装置DIAGNOSISを含む。各工程に
はその工程に応じた検査装置、例えばチャンバ内で反応
中のに粒子を監視する粒子レーダーPARTICLE RADAR、レ
ーザー散乱による表面パーティクルの検査を行うレーザ
ー・スコープLASER SCOPE、電子ビームによる検査を行
う電子ビーム・スコープEB SCOPEなどが設けられ、試験
装置TESTでは論理LSI試験IDD SPECTRUMが行われ、診断
装置では論理LSI欠陥解析IDDQ DIAG、メモリ欠陥解析ME
MO FANEXなどが行われる。各工程のデータは上位の1ま
たは複数の情報処理装置に集められる。各工程では、ウ
ェハー群を処理するための処理条件を、その工程の半導
体プロセス装置で以前に行われた処理結果に基づくデー
タとその半導体プロセス装置による作業に先立って当該
ウェハー群を処理した別の半導体プロセス装置からの作
業データとに基づいて決定することができ、当該半導体
プロセス装置で以前に別のウェハー群に対して行われた
処理結果に基づくデータと、その別のウェハー群に対し
て後段の1または複数の半導体プロセスで行われた処理
結果に基づくデータと、当該半導体プロセス装置による
作業に先立って当該ウェハー群に対して行われた前段の
半導体プロセス装置からの作業データとに基づいて決定
することができ、さらに、当該半導体プロセス装置で以
前に別のウェハー群に対して行われた処理結果に基づく
データと、前記別のウェハー群から最終的に得られた半
導体装置の電気的特性の測定結果データと、当該半導体
プロセス装置による作業に先立って当該ウェハー群に対
して行われた別の半導体プロセス装置からの作業データ
とに基づいて決定することができる。
FIG. 16 shows an example of the configuration of a semiconductor manufacturing line for implementing the present invention. This line includes the film deposition system FILM DEP
O, an apparatus for each step such as an exposure apparatus PHOTO, an etching apparatus ETCH, etc., and further includes a test apparatus TEST for performing a final test and a diagnostic apparatus DIAGNOSIS. In each process, inspection equipment corresponding to the process, such as the particle radar PARTICLE RADAR, which monitors particles during the reaction in the chamber, the laser scope LASER SCOPE, which inspects surface particles by laser scattering, and electron beam inspection An electron beam scope EB SCOPE, etc. are provided, a test device TEST performs a logic LSI test IDD SPECTRUM, and a diagnostic device a logic LSI defect analysis IDDQ DIAG, a memory defect analysis ME.
MO FANEX etc. are performed. Data of each step is collected in one or more information processing devices at a higher rank. In each step, the processing conditions for processing the wafer group are determined based on the data based on the processing results previously performed by the semiconductor processing apparatus in that step, and another data obtained by processing the wafer group prior to the operation by the semiconductor processing apparatus. It can be determined based on work data from the semiconductor processing device, and data based on a processing result previously performed on another wafer group in the semiconductor processing device, and a subsequent stage for the another wafer group. Is determined based on the data based on the processing results performed in one or more of the semiconductor processes and the work data from the preceding semiconductor process device performed on the wafer group prior to the work by the semiconductor process device. And data based on the processing results previously performed on another wafer group in the semiconductor processing apparatus. And data obtained by measuring the electrical characteristics of the semiconductor device finally obtained from the another wafer group, and another semiconductor processing apparatus performed on the wafer group prior to the operation by the semiconductor processing apparatus. Can be determined based on the work data from

【0096】[0096]

【発明の効果】本発明を実施するとプロセス処理装置導
入時に既にごみやパターンくずれが生じているウェハー
を知ることができるため、正常にプロセスを行っても不
良しか製造しないような無駄なプロセス処理を行わなく
て済む。また、不良が見つかった場合は、現プロセスを
行う前に、前の処理に自動的に戻されるので、不良率を
下げられる。
According to the present invention, a wafer in which dust or pattern collapse has already occurred at the time of introduction of a processing apparatus can be known. No need to do it. If a defect is found, the process is automatically returned to the previous process before the current process is performed, so that the defect rate can be reduced.

【0097】プロセス処理されたウェハーの状態を直ぐ
に調べるので、不良プロセスが生じたことを直ぐ知るこ
とが出来る。また、それらの状態は全て記録されて残る
ので、不良を誘発している原因を特定できる。現在処理
を行おうとしているウェハーの処理履歴、現在の装置状
態を考慮して目標とするプロセスが完了するようにプロ
セス条件が自動的に設定されるので、良品が多く取れる
ようになる。
Since the state of the processed wafer is immediately checked, it is possible to immediately know that a defective process has occurred. In addition, since all of those states are recorded and recorded, the cause of the failure can be specified. The process conditions are automatically set so that the target process is completed in consideration of the processing history of the wafer currently being processed and the current state of the apparatus, so that many non-defective products can be obtained.

【0098】搬送装置はウェハーの処理状態によって、
次に行うべきプロセスを自動判断し処理装置に自動搬送
を行うため、人間が介在しなくても、目的とするプロセ
ス結果が得られる。
The transfer device depends on the processing state of the wafer.
Since the process to be performed next is automatically determined and automatically transported to the processing device, a desired process result can be obtained without human intervention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のリアルタイム適応レシピを用いた半導
体プロセス装置の第1の概念構成図。
FIG. 1 is a first conceptual configuration diagram of a semiconductor processing apparatus using a real-time adaptive recipe of the present invention.

【図2】本発明のリアルタイム適応レシピを用いた半導
体プロセス装置の第2の概念構成図。
FIG. 2 is a second conceptual configuration diagram of a semiconductor processing apparatus using a real-time adaptive recipe of the present invention.

【図3】半導体プロセス装置の第2の概念構成を多数並
べた半導体生産ラインの槻念図。
FIG. 3 is a schematic diagram of a semiconductor production line in which a large number of second conceptual configurations of a semiconductor process device are arranged.

【図4】本発明を適用したドライエッチング装置を示す
図。
FIG. 4 is a diagram showing a dry etching apparatus to which the present invention is applied.

【図5】本発明を適用したCVD装置を示す図。FIG. 5 is a view showing a CVD apparatus to which the present invention is applied.

【図6】本発明を適用したCMP装置を示す図。FIG. 6 is a diagram showing a CMP apparatus to which the present invention is applied.

【図7】本発明を適用したスパッタ装置を示す図。FIG. 7 is a diagram showing a sputtering apparatus to which the present invention is applied.

【図8】本発明を適用したイオン注入装置を示す図。FIG. 8 is a diagram showing an ion implantation apparatus to which the present invention is applied.

【図9】本発明を適用したプラズマ剥離装置を示す図。FIG. 9 is a diagram showing a plasma peeling apparatus to which the present invention is applied.

【図10】本発明を適用したウェット洗浄装置を示す
図。
FIG. 10 is a view showing a wet cleaning apparatus to which the present invention is applied.

【図11】本発明を適用したメッキ装置を示す図。FIG. 11 is a view showing a plating apparatus to which the present invention is applied.

【図12】本発明を適用した1つの半導体ライン模式
図。
FIG. 12 is a schematic diagram of one semiconductor line to which the present invention is applied.

【図13】ウェハー及びチップの模式図。FIG. 13 is a schematic view of a wafer and a chip.

【図14】本発明の検査装置が取得するデータの一例を
示す図。
FIG. 14 is a diagram showing an example of data acquired by the inspection device of the present invention.

【図15】本発明のプロセス情報データの流れを示す槻
念図。
FIG. 15 is a diagram illustrating the flow of process information data according to the present invention.

【図16】本発明を実施する半導体製造ラインの構成例
を示す図。
FIG. 16 is a diagram showing a configuration example of a semiconductor manufacturing line for implementing the present invention.

【符号の説明】[Explanation of symbols]

1:ウェハー検査装置 2:ロボットアームなどの搬送装置 3:リアルタイム適応レシピ 5:ウェハー認識装置 6:ウェハー履歴記憶装置 7:ウエハ処理履歴データ検索装置 8:センサー群 9:装置状態データ記憶装置 10:プロセスプロセッサー 11:ウェハー検査装置 12:情報処理装置 13:プロセス制御装置 13-1:ウェハー処理履歴データ 14:リアルタイム適応レシピバス 15:ウェハー処理装置 17:認識番号 18:デバイス構造記述ファイル 19:プロセス良否判断装置 21、22:プロセス処理部 23:予備真空室 24:検査室 31:半導体製造装置 32:検査データバス 33:検査装置兼搬送装置 34:データポート 35:プロセスプロセッサ 41:ドライエッチング装置 42:エッチング処理室 43:検査室 44:検査準備室 45:ウェハー 46:搬送装置 47:検査装置 48:プロセス制御装置 49:情報処理装置 51:CVD装置 52:堆積室 53:準備室 54:検査室 55:検査装置 56:情報処理装置 57:搬送装置 58:CVD室 59:研磨装置 61:CMP装置 62:チヤンバー 63:準備室 64:検査室 65:ごみ検出装置 66:ウェハー 71:スパッタ装置 72:ウェハー 73:測定室 74:スパッタチヤンバー 75:準備室 76:搬送装置 81:イオン注入装置 82:イオン注入室 83:検査室 84:検査装置 85:ウェハー 86:準備室 91:プラズマ剥離装置 92:光センサー 93:準備室 94:シリコンウェハー 95:検査室 96:検査装置 97:自動搬送装置 101:ウェット洗浄装置 102:準備室 103:検査室 111:メッキ装置 115:メッキ室 116:検査装置 121:形状検査装置 1: Wafer inspection device 2: Transfer device such as a robot arm 3: Real-time adaptive recipe 5: Wafer recognition device 6: Wafer history storage device 7: Wafer processing history data search device 8: Sensor group 9: Device status data storage device 10: Process processor 11: Wafer inspection device 12: Information processing device 13: Process control device 13-1: Wafer processing history data 14: Real-time adaptive recipe bus 15: Wafer processing device 17: Identification number 18: Device structure description file 19: Process pass / fail Judging devices 21, 22: Process processing unit 23: Preliminary vacuum chamber 24: Inspection room 31: Semiconductor manufacturing equipment 32: Inspection data bus 33: Inspection device and transport device 34: Data port 35: Process processor 41: Dry etching device 42: Etching room 43: Inspection room 44: Inspection preparation room 45: Wafer 46: Transfer device 47: Inspection device 48: Process Control device 49: Information processing device 51: CVD device 52: Deposition room 53: Preparation room 54: Inspection room 55: Inspection device 56: Information processing device 57: Transport device 58: CVD room 59: Polishing device 61: CMP device 62: Chamber 63: Preparation room 64: Inspection room 65: Dust detector 66: Wafer 71: Sputter device 72: Wafer 73: Measurement room 74: Sputter chamber 75: Preparation room 76: Transport device 81: Ion implantation device 82: Ion implantation Room 83: Inspection room 84: Inspection device 85: Wafer 86: Preparation room 91: Plasma stripping device 92: Optical sensor 93: Preparation room 94: Silicon wafer 95: Inspection room 96: Inspection device 97: Automatic transfer device 101: Wet cleaning Equipment 102: Preparation room 103: Inspection room 111: Plating device 115: Plating room 116: Inspection device 121: Shape inspection device

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 複数枚のウェハーにより構成された1組
のウェハー群が半導体プロセス装置による作業が行われ
るに際し、該1組のウェハー群を処理するための処理条
件が、当該半導体プロセス装置で以前に行われた処理結
果に基づくデータと前記半導体プロセス装置による作業
に先立って当該ウェハー群を処理した別の半導体プロセ
ス装置からの作業データとに基づいて決定されることを
特徴とする半導体装置の製造方法。
When a set of wafers composed of a plurality of wafers is processed by a semiconductor processing apparatus, processing conditions for processing the set of wafers are set to be different from those previously set by the semiconductor processing apparatus. A semiconductor device that is determined based on data based on a result of the process performed on the semiconductor device and work data from another semiconductor process device that has processed the wafer group prior to the operation by the semiconductor process device. Method.
【請求項2】 前記以前に行われた処理結果に基づくデ
ータは、その半導体プロセス装置が1または複数組のウ
ェハー群に対して行った処理の結果に関するデータであ
る請求項1記載の半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein the data based on a result of the previously performed process is data on a result of a process performed on one or a plurality of sets of wafers by the semiconductor processing device. Production method.
【請求項3】 前記以前に行われた処理結果に基づくデ
ータは、1組のウェハー群のうちそれまでにその半導体
プロセス装置が処理したウェハーについての処理結果に
関するデータである請求項1記載の半導体装置の製造方
法。
3. The semiconductor according to claim 1, wherein the data based on a result of the previously performed processing is data on a processing result of a wafer processed by the semiconductor processing apparatus up to that time in a set of wafers. Device manufacturing method.
【請求項4】 前記以前に行われた処理結果に基づくデ
ータは、その半導体プロセス装置がこれから行おうとす
る1組のウェハー群とは別のウェハー群に対して行った
処理の結果に関するデータである請求項1記載の半導体
装置の製造方法。
4. The data based on the result of the previously performed processing is data on the result of processing performed on a wafer group different from one set of wafers to be performed by the semiconductor processing apparatus. The method for manufacturing a semiconductor device according to claim 1.
【請求項5】 前記半導体プロセス装置で処理されたウ
ェハーに対する処理結果のデータが前記半導体プロセス
装置で要求されているデータを満足していない場合、そ
の半導体プロセス装置による1組のウェハー群の処理が
すべて終了する前に、そのウェハーを前記要求されてい
るデータが満足されるように再処理する請求項1記載の
半導体装置の製造方法。
5. When data of a processing result for a wafer processed by the semiconductor processing device does not satisfy data required by the semiconductor processing device, processing of a set of wafer groups by the semiconductor processing device is performed. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the wafer is reprocessed before all the processes are completed so that the required data is satisfied.
【請求項6】 複数枚のウェハーにより構成された1組
のウェハー群が半導体プロセス装置による作業が行われ
るに際し、該1組のウェハー群を処理するための処理条
件が、当該半導体プロセス装置で以前に別のウェハー群
に対して行われた処理結果に基づくデータと、その別の
ウェハー群に対して後段の1または複数の半導体プロセ
スで行われた処理結果に基づくデータと、当該半導体プ
ロセス装置による作業に先立って当該ウェハー群に対し
て行われた前段の半導体プロセス装置からの作業データ
とに基づいて決定されることを特徴とする半導体装置の
製造方法。
6. When a set of wafers composed of a plurality of wafers is processed by a semiconductor processing device, processing conditions for processing the set of wafers are set to a value that has been previously set by the semiconductor processing device. Data based on the processing result performed on another wafer group, data based on the processing result performed on one or more subsequent semiconductor processes on the other wafer group, A method of manufacturing a semiconductor device, which is determined based on operation data from a preceding semiconductor processing apparatus performed on a wafer group prior to an operation.
【請求項7】 複数枚のウェハーにより構成された1組
のウェハー群が半導体プロセス装置による作業が行われ
るに際し、該1組のウェハー群を処理するための処理条
件が、当該半導体プロセス装置で以前に別のウェハー群
に対して行われた処理結果に基づくデータと、前記別の
ウェハー群から最終的に得られた半導体装置の電気的特
性の測定結果データと、当該半導体プロセス装置による
作業に先立って当該ウェハー群に対して行われた別の半
導体プロセス装置からの作業データとに基づいて決定さ
れることを特徴とする半導体装置の製造方法。
7. When a set of wafers composed of a plurality of wafers is processed by a semiconductor processing apparatus, processing conditions for processing the set of wafers are set to a value that has been previously set by the semiconductor processing apparatus. The data based on the processing result performed on another wafer group, the measurement result data of the electrical characteristics of the semiconductor device finally obtained from the another wafer group, and A semiconductor device manufacturing method which is determined based on operation data from another semiconductor processing apparatus performed on the wafer group.
【請求項8】 半導体ウェハーに所定の処理を施すプ
ロセス処理手段と、 このプロセス処理手段の処理条件を設定する制御手段と
を備えた半導体製造装置において、 前記プロセス処理手段により処理されたウェハーの状態
を検査する検査手段を備え、 前記制御手段は、前記検査手段による検査結果のデータ
と前記プロセス処理手段が処理しようとするウェハー群
に対して既に行われた処理に関する作業データとから前
記処理条件を修正する手段を含むことを特徴とする半導
体製造装置。
8. A semiconductor manufacturing apparatus comprising: a processing unit for performing a predetermined processing on a semiconductor wafer; and a control unit for setting processing conditions of the processing unit, wherein a state of the wafer processed by the processing unit is provided. Inspection means for inspecting, the control means, the processing conditions from the data of the inspection results by the inspection means and the work data on the processing already performed on the wafer group to be processed by the process processing means A semiconductor manufacturing apparatus comprising means for correcting.
【請求項9】 前記検査手段は前記プロセス処理手段と
一体に設けられた請求項8記載の半導体装置。
9. The semiconductor device according to claim 8, wherein said inspection means is provided integrally with said process processing means.
【請求項10】 前記プロセス処理手段に投入されるウ
ェハーの状態を測定する手段をさらに備え、前記制御手
段はこの測定する手段の測定結果により前記処理条件を
さらに修正する手段を含む請求項8記載の半導体製造装
置。
10. The apparatus according to claim 8, further comprising: means for measuring a state of a wafer supplied to said processing means, wherein said control means includes means for further correcting said processing condition based on a measurement result of said measuring means. Semiconductor manufacturing equipment.
【請求項11】 前記測定する手段は前記プロセス処理
手段と一体に設けられた請求項8記載の半導体装置。
11. The semiconductor device according to claim 8, wherein said measuring means is provided integrally with said processing means.
【請求項12】 前記制御手段は、前記プロセス処理手
段による処理に続く処理の作業データを取り込んで前記
処理条件をさらに修正する手段を含む請求項8記載の半
導体製造装置。
12. The semiconductor manufacturing apparatus according to claim 8, wherein said control means includes means for fetching operation data of processing subsequent to the processing by said process processing means and further correcting said processing conditions.
【請求項13】 前記制御手段は、前記プロセス処理手
段による処理を含む一連の製造プロセスにより最終的に
得られた半導体装置の電気的特性の測定結果データを取
り込んで前記処理条件をさらに修正する手段を含む請求
項8記載の半導体製造装置。
13. The means for acquiring the electrical characteristic measurement result data of the semiconductor device finally obtained by a series of manufacturing processes including the processing by the process processing means, and further modifying the processing conditions. 9. The semiconductor manufacturing apparatus according to claim 8, comprising:
【請求項14】 前記制御手段が前記処理条件を修正す
るためのデータを取得するとともに、前記プロセス処理
手段の作業データおよびまたは前記検査手段による検査
結果のデータを送信する通信手段を備えた請求項8記載
の半導体製造装置。
14. A communication device for acquiring data for correcting the processing condition by the control unit and transmitting work data of the process processing unit and / or data of an inspection result by the inspection unit. 9. The semiconductor manufacturing apparatus according to 8.
【請求項15】 前記プロセス処理手段に投入されるウ
ェハーを識別する手段を有し、一連の処理プロセスに投
入される前のウェハー状態、そのウェハーを処理した装
置の状態および処理されたウェハーの状態をウェハー識
別番号に関連付けて自動的に逐次蓄積する手段を備えた
請求項8記載の半導体製造装置。
15. A state of a wafer before being introduced into a series of processing processes, a state of an apparatus that has processed the wafer, and a state of a processed wafer having means for identifying a wafer to be introduced into the processing means. 9. The semiconductor manufacturing apparatus according to claim 8, further comprising means for automatically and sequentially accumulating the data in association with the wafer identification number.
【請求項16】 前記測定する手段によって得られた測
定結果をもとに当該ウェハーの搬送される場所を変更す
る手段を備えた請求項10記載の半導体製造装置。
16. The semiconductor manufacturing apparatus according to claim 10, further comprising: means for changing a place where the wafer is transferred based on a measurement result obtained by the measuring means.
【請求項17】 変更する手段がロボットアームである
請求項16記載の半導体製造装置。
17. The semiconductor manufacturing apparatus according to claim 16, wherein the changing means is a robot arm.
JP34504699A 1999-10-26 1999-12-03 Semiconductor manufacturing equipment Expired - Fee Related JP3910324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34504699A JP3910324B2 (en) 1999-10-26 1999-12-03 Semiconductor manufacturing equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-304387 1999-10-26
JP30438799 1999-10-26
JP34504699A JP3910324B2 (en) 1999-10-26 1999-12-03 Semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2001196283A true JP2001196283A (en) 2001-07-19
JP3910324B2 JP3910324B2 (en) 2007-04-25

Family

ID=26563888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34504699A Expired - Fee Related JP3910324B2 (en) 1999-10-26 1999-12-03 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP3910324B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012837A1 (en) * 2001-07-31 2003-02-13 Asahi Kasei Microsystems Co.,Ltd. Semiconductor manufacturing apparatus control system
JP2004207703A (en) * 2002-12-06 2004-07-22 Tokyo Electron Ltd Process control system and process control method
JP2004335621A (en) * 2003-05-02 2004-11-25 Tokyo Electron Ltd Heat treatment apparatus, temperature control method thereof and heat treatment system
JP2006501676A (en) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Process control at the interconnect level
JP2006501674A (en) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and apparatus for controlling a manufacturing process based on electrical characteristics determined by measurement
WO2006098109A1 (en) * 2005-02-23 2006-09-21 Matsushita Electric Industrial Co., Ltd. Plasma doping method and device
JP2007088497A (en) * 2002-12-06 2007-04-05 Tokyo Electron Ltd Process control system, process control method and process processing device
KR100944555B1 (en) 2006-10-20 2010-02-25 도쿄엘렉트론가부시키가이샤 Control apparatus and method of substrate processing apparatus, and recording medium storing control program
US10115615B2 (en) 2016-03-11 2018-10-30 Toshiba Memory Corporation Substrate processing apparatus and control method of substrate processing apparatus
JP2021042470A (en) * 2019-09-09 2021-03-18 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツングSturm Maschinen− & Anlagenbau GmbH System and method for subjecting workpiece to coating
CN113879846A (en) * 2021-08-30 2022-01-04 华研芯测半导体(苏州)有限公司 Cascade vacuum cavity device with built-in conveying mechanism and conveying method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012837A1 (en) * 2001-07-31 2003-02-13 Asahi Kasei Microsystems Co.,Ltd. Semiconductor manufacturing apparatus control system
DE10294520B4 (en) * 2001-07-31 2007-05-16 Asahi Chemical Micro Syst Control system for a semiconductor manufacturing device
US6996449B2 (en) 2001-07-31 2006-02-07 Asahi Kasei Microsystems Co., Ltd. Semiconductor manufacturing apparatus control system
JP2006501674A (en) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Method and apparatus for controlling a manufacturing process based on electrical characteristics determined by measurement
JP2006501676A (en) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Process control at the interconnect level
JP2007088497A (en) * 2002-12-06 2007-04-05 Tokyo Electron Ltd Process control system, process control method and process processing device
JP2004207703A (en) * 2002-12-06 2004-07-22 Tokyo Electron Ltd Process control system and process control method
JP4586333B2 (en) * 2003-05-02 2010-11-24 東京エレクトロン株式会社 Heat treatment apparatus, heat treatment system, and temperature control method for heat treatment apparatus
JP2004335621A (en) * 2003-05-02 2004-11-25 Tokyo Electron Ltd Heat treatment apparatus, temperature control method thereof and heat treatment system
WO2006098109A1 (en) * 2005-02-23 2006-09-21 Matsushita Electric Industrial Co., Ltd. Plasma doping method and device
US8129202B2 (en) 2005-02-23 2012-03-06 Panasonic Corporation Plasma doping method and apparatus
JP5116463B2 (en) * 2005-02-23 2013-01-09 パナソニック株式会社 Plasma doping method and apparatus
KR100944555B1 (en) 2006-10-20 2010-02-25 도쿄엘렉트론가부시키가이샤 Control apparatus and method of substrate processing apparatus, and recording medium storing control program
US10115615B2 (en) 2016-03-11 2018-10-30 Toshiba Memory Corporation Substrate processing apparatus and control method of substrate processing apparatus
JP2021042470A (en) * 2019-09-09 2021-03-18 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツングSturm Maschinen− & Anlagenbau GmbH System and method for subjecting workpiece to coating
JP7053742B2 (en) 2019-09-09 2022-04-12 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツング Systems and methods for coating workpieces
US11511303B2 (en) 2019-09-09 2022-11-29 Sturm Maschinen-& Anlagenbau Gmbh System and method for coating workpieces
CN113879846A (en) * 2021-08-30 2022-01-04 华研芯测半导体(苏州)有限公司 Cascade vacuum cavity device with built-in conveying mechanism and conveying method

Also Published As

Publication number Publication date
JP3910324B2 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
US6614050B1 (en) Semiconductor manufacturing apparatus
KR101124186B1 (en) Method and apparatus employing integrated metrology for improved dielectric etch efficiency
EP0898300B1 (en) Method for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
KR100618415B1 (en) Cluster tool
US6341241B1 (en) Defect analysis method and process control method
US7236847B2 (en) Systems and methods for closed loop defect reduction
US9768082B2 (en) Method and machine for examining wafers
US20030084918A1 (en) Integrated dry-wet processing apparatus and method for removing material on semiconductor wafers using dry-wet processes
JP2001085491A (en) Determination of real-time defect cause
JP3910324B2 (en) Semiconductor manufacturing equipment
CN110503288B (en) System and method for identifying yield loss reason considering machine interaction
US20220362815A1 (en) Wafer wet cleaning system
US20070076942A1 (en) Semiconductor device manufacturing system
US6165805A (en) Scan tool recipe server
JP2005286102A (en) Vacuum processing equipment and vacuum processing method
US6724476B1 (en) Low defect metrology approach on clean track using integrated metrology
US20060258023A1 (en) Method and system for improving integrated circuit manufacturing yield
JPH11354482A (en) Washing device and washing method, etching device and etching method
Hattori Particle reduction in VLSI manufacturing
US6684164B1 (en) True defect monitoring through repeating defect deletion
WO2001082364A1 (en) Semiconductor device inspection system
WO2003041149A1 (en) Integrated dry-wet processing apparatus and method for removing material on semiconductor wafers using dry-wet processes
Tomlinson et al. Development of cost effective sampling strategy for in-line monitoring
KR100567623B1 (en) Method and equipment for manufacturing a semiconductor substrate
US7502702B1 (en) Method and apparatus for dynamic adjustment of sensor and/or metrology sensitivities

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees