JP2001189681A - Communication synchronizing device and portable terminal device - Google Patents

Communication synchronizing device and portable terminal device

Info

Publication number
JP2001189681A
JP2001189681A JP37325299A JP37325299A JP2001189681A JP 2001189681 A JP2001189681 A JP 2001189681A JP 37325299 A JP37325299 A JP 37325299A JP 37325299 A JP37325299 A JP 37325299A JP 2001189681 A JP2001189681 A JP 2001189681A
Authority
JP
Japan
Prior art keywords
correlation value
slot
cell search
dynamic ram
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37325299A
Other languages
Japanese (ja)
Inventor
Koichi Kuroiwa
功一 黒岩
Shoji Taniguchi
章二 谷口
Masami Kanasugi
雅己 金杉
Masahiro Hikita
真大 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP37325299A priority Critical patent/JP2001189681A/en
Priority to TW089104619A priority patent/TW463481B/en
Priority to KR1020000013953A priority patent/KR100664641B1/en
Priority to EP00302366A priority patent/EP1049265B1/en
Priority to EP09167395A priority patent/EP2134001B1/en
Priority to EP09167399A priority patent/EP2120357A1/en
Priority to DE60036432T priority patent/DE60036432T2/en
Priority to EP05012657A priority patent/EP1598948B1/en
Priority to DE60043166T priority patent/DE60043166D1/en
Priority to US09/540,878 priority patent/US7085252B1/en
Priority to CNB001069667A priority patent/CN100481755C/en
Publication of JP2001189681A publication Critical patent/JP2001189681A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To miniaturize a mobile communication terminal by reducing the circuit size of a RAM that is used when the cell search operation is carried out. SOLUTION: The correlation value is detected by a correlator 2 between the received signal and the diffusion code that is generated by a coder generator 3 of its own station and the correlation value which is detected in every slot is integrated over several slots by a power integration part 5. In such a constitution of a device which performs a cell search operation, a DRAM 7 is used to store the integrating results of the correlation value to reduce the constitution of a memory itself in comparison with a conventional SRAM. In addition, a data access occurs in the refresh cycle of the DRAM 7 by an integrating operation. Thereby no control constitution is required for a refresh operation and the memory circuit scale can be significantly reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は通信の同期装置およ
び携帯端末装置に関し、例えば、携帯電話などの移動通
信端末と基地局との間において通信の同期をとるための
装置に用いて好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication synchronization device and a portable terminal device, and more particularly to a communication synchronization device and a portable terminal device suitable for use in a device for synchronizing communication between a mobile communication terminal such as a portable telephone and a base station. It is.

【0002】[0002]

【従来の技術】従来、1つの基地局に対して、携帯電話
等の複数の移動局が互いに異なった周波数を使って接続
するアナログのFDMA(Frequency Division Multipl
e Access)方式では、1つの周波数帯が1つの移動局の
通信によって占有されるため、分割した各周波数帯の利
用効率が悪く、その基地局のサービスエリア(セル)内
で利用可能な収容人数を多くできないという問題があっ
た。
2. Description of the Related Art Conventionally, an analog FDMA (Frequency Division Multipl.) In which a plurality of mobile stations such as mobile phones are connected to one base station using different frequencies.
In the eAccess) system, one frequency band is occupied by communication of one mobile station, so that the efficiency of use of each divided frequency band is poor, and the number of persons that can be used in the service area (cell) of the base station There was a problem that can not be many.

【0003】そこで現在は、このFDMA方式に代わっ
て、1つの周波数帯を複数の移動局が時分割して接続す
るデジタルのTDMA(Time Division Multiple Acces
s )方式が多く用いられている。この方式によれば、1
つの周波数帯に複数の移動局を割り当てて通信すること
ができるため、FDMA方式に比べてより多くのユーザ
を収容することができる。
At present, instead of the FDMA system, digital TDMA (Time Division Multiple Acces) in which a plurality of mobile stations connect one frequency band in a time-division manner.
s) The method is often used. According to this method, 1
Since communication can be performed by allocating a plurality of mobile stations to one frequency band, more users can be accommodated than in the FDMA system.

【0004】ところが、このTDMA方式では、基地局
と複数の移動局との間で細切れの信号を時分割で送受信
することになるため、1つの移動局が通信する情報量は
少なくなってしまう。そのため、現在のデジタル携帯電
話等では、より多くの情報を通信できるようにするため
に、符号化によって信号を圧縮して送り、それを受信側
で伸長して再生しているので、再生される音声の音質が
悪くなってしまう。
However, in the TDMA system, a fragmented signal is transmitted and received between a base station and a plurality of mobile stations in a time-division manner, so that the amount of information communicated by one mobile station is reduced. Therefore, in today's digital mobile phones, etc., in order to be able to communicate more information, a signal is compressed and transmitted by encoding, and it is expanded and reproduced on the receiving side. The sound quality of the voice becomes poor.

【0005】そこで、近年では、各周波数帯の利用効率
を大幅に向上させることができ、かつ、再生音質も良好
にできる通信方式として、直接拡散型のスペクトラム拡
散(Spread Spectrum )を用いた符号分割多元接続、す
なわちCDMA(Code Division Multiple Access )方
式が注目されてきている。
Therefore, in recent years, as a communication system that can greatly improve the use efficiency of each frequency band and improve the reproduced sound quality, code division using direct spread type spread spectrum (Spread Spectrum) has been proposed. A multiple access, that is, a CDMA (Code Division Multiple Access) system has been receiving attention.

【0006】このCDMA方式では、基地局から複数の
移動局に対して送信すべき信号は、各移動局ごとに固有
の拡散符号によって各々拡散された後、1つの周波数帯
を使って送信される。一方、受信側の移動局では、受信
した信号に対して自分が持つ固有の拡散符号をかけて、
送信側でかけられた拡散符号との相関をとることによ
り、相関のピーク値を検出して自分に送られた信号だけ
を取り出す。このCDMA方式によれば、異なる拡散符
号を用いることで、1つの周波数帯をより多くの移動局
に割り当てることが可能である。また、送る情報量も多
くできるので、再生音声の音質も向上する。
In this CDMA system, a signal to be transmitted from a base station to a plurality of mobile stations is spread using a unique spreading code for each mobile station, and then transmitted using one frequency band. . On the other hand, the receiving mobile station multiplies the received signal by its own spreading code,
By correlating with the spreading code applied on the transmitting side, a peak value of the correlation is detected and only the signal sent to itself is extracted. According to the CDMA system, it is possible to allocate one frequency band to more mobile stations by using different spreading codes. Also, since the amount of information to be sent can be increased, the sound quality of the reproduced sound is also improved.

【0007】ところで、携帯電話等の移動局では、その
電源をONにしたとき、エリア(セル)内にある基地局
から所定のメッセージを受信しなければならない。CD
MA方式では、基地局からのメッセージは、図3に示す
ように、あらかじめ決められたスロット単位で繰り返し
送られてくるが、図中に矢印で示したように、移動局の
電源は必ずスロットの先頭のタイミングでONにされる
とは限らず、そのままではメッセージを正しく読むこと
ができない。
By the way, when a mobile station such as a mobile phone is turned on, it must receive a predetermined message from a base station in an area (cell). CD
In the MA system, a message from a base station is repeatedly transmitted in a predetermined slot unit as shown in FIG. 3, but as shown by an arrow in the figure, the power supply of the mobile station is always transmitted to the slot. The message is not always turned on at the first timing, and the message cannot be read correctly as it is.

【0008】そのため、スロット内に含まれるメッセー
ジを正しく解読するためには、スロットの先頭のタイミ
ングを検出し(これをセルサーチと呼ぶ)、そこからメ
ッセージを受信する必要がある。また、移動局が電源O
N時に接続するセルを最初に捕捉する上述のような初期
セルサーチ以外にも、セルサーチは行われる。すなわ
ち、電源をONにした後でも、例えば移動局がセルをま
たいで移動すると同期がずれることがあるため、定期的
にセルサーチを行うことにより、同期のずれを常に監視
している。
Therefore, in order to correctly decode a message contained in a slot, it is necessary to detect the timing at the head of the slot (this is called a cell search) and receive the message therefrom. Also, if the mobile station is powered off
In addition to the above-described initial cell search in which a cell connected at the time of N is first acquired, a cell search is performed. That is, even after the power is turned on, for example, when the mobile station moves across cells, the synchronization may be shifted. Therefore, the synchronization is constantly monitored by periodically performing a cell search.

【0009】図4は、移動局が備える従来のワイドバン
ドCDMA通信方式(直接拡散型CDMA方式)による
セルサーチ回路の構成を示すブロック図である。図4に
おいて、受信信号(図示しない基地局から送信された図
3のような伝送路信号)は、図3中に斜線で示した各ス
ロットの先頭1ビット分が、各移動局に固有の拡散符号
とは別に用意された共通の拡散符号(1ビット内で25
6回変化するチップ数=256の拡散符号)によって拡
散されている。通常、このようなセルサーチ用の伝送路
信号は、共通チャネル(とまり木チャネル)を使って送
信される。
FIG. 4 is a block diagram showing a configuration of a cell search circuit provided in a mobile station according to a conventional wideband CDMA communication system (direct spreading CDMA system). In FIG. 4, a received signal (a transmission path signal as shown in FIG. 3 transmitted from a base station not shown) has a leading bit of each slot indicated by hatching in FIG. A common spreading code prepared separately from the code (25 in one bit)
(The number of chips changing six times = 256 spreading codes). Usually, such a transmission path signal for cell search is transmitted using a common channel (perch channel).

【0010】このような受信信号の電圧の同相成分Iと
直交成分Qは、A/D変換器101によってデジタル信
号とされ、移動局の電源をONにしたタイミングから1
スロット(10シンボル分)単位で、マッチトフィルタ
やスライディング相関器などの相関器102に順次与え
られる。相関器102では、A/D変換器101より入
力されたデジタル信号と、符号発生器103により発生
される各移動局に共通の拡散符号との積分を計算するこ
とにより、逆拡散を行う。
[0010] The in-phase component I and the quadrature component Q of the voltage of the received signal are converted into digital signals by the A / D converter 101, and are output from the timing when the power supply of the mobile station is turned on.
Each slot (10 symbols) is sequentially applied to a correlator 102 such as a matched filter or a sliding correlator. The correlator 102 performs despreading by calculating the integral of the digital signal input from the A / D converter 101 and a spreading code generated by the code generator 103 and common to each mobile station.

【0011】図5は、上記相関器102の構成例を示す
ブロック図である。1シンボルが256チップから成る
入力デジタル信号と共通拡散符号との積分を計算する相
関器102を256タップにより構成することも可能で
あるが、これでは相関器102が大きくなってしまう。
そこで、図5に示すように、16タップの相関器201
を用いて16回積分を行い、それぞれの積分結果を加算
して出力するようにしたものも提案されている。
FIG. 5 is a block diagram showing a configuration example of the correlator 102. The correlator 102 for calculating the integral of the input digital signal composed of 256 chips per symbol and the common spreading code can be constituted by 256 taps. However, in this case, the correlator 102 becomes large.
Therefore, as shown in FIG.
Has been proposed to perform integration 16 times, add the respective integration results, and output the result.

【0012】すなわち、♯1〜♯15の15個のSRA
M202〜204は、上記16タップ相関器201によ
り電圧の同相成分Iと直交成分Qのそれぞれについて順
次算出された15回分の積分結果を格納する。加算器2
05,206は、これら15個のSRAM202〜20
4に格納された1〜15回目の各積分結果と、16タッ
プ相関器201から現在出力された16回目の積分結果
とを全て加算して出力する。ここで、加算器205は電
圧の同相成分Iについて加算を行い、加算器206は電
圧の直交成分Qについて加算を行う。
That is, fifteen SRAs of # 1 to # 15
M202 to 204 store the integration results for 15 times sequentially calculated for each of the in-phase component I and the quadrature component Q of the voltage by the 16-tap correlator 201. Adder 2
05 and 206 are the 15 SRAMs 202 to 20.
4 and the 16th integration result currently output from the 16-tap correlator 201 are all added together and output. Here, the adder 205 performs addition on the in-phase component I of the voltage, and the adder 206 performs addition on the quadrature component Q of the voltage.

【0013】この相関器102より出力された電圧の同
相成分Iと直交成分Qは、図4の電力化部104に与え
られて、スロット内にあらかじめ定められた各サンプリ
ングポイントごとに電力化される。そして、こうして得
られた各サンプリングポイントの電力値は、電力値積分
部105内の加算器106を介して、スタティックRA
M(SRAM)107の各サンプリングポイントに対応
するアドレスに順次格納される。
The in-phase component I and the quadrature component Q of the voltage output from the correlator 102 are supplied to the power conversion unit 104 in FIG. 4 and are converted into power at each sampling point predetermined in the slot. . The power value of each sampling point obtained in this manner is added to the static RA value through the adder 106 in the power value integration unit 105.
M (SRAM) 107 is sequentially stored at an address corresponding to each sampling point.

【0014】このような処理を行うことにより、移動局
の電源をONにしてからまず最初の1スロットの範囲内
で、移動局でかけた共通の拡散符号との相関が大きい部
分、すなわち、図示しない基地局で共通の拡散符号がか
けられた図3の斜線部分の電力値のみが、ピークとなっ
て現れる。よって、このピークの部分を検出することに
より、スロットの先頭位置を確認し、そのタイミングに
合わせて以降の通信を行うことができるようになる。
By performing such processing, a portion having a large correlation with the common spreading code applied by the mobile station within the range of the first one slot after the power of the mobile station is turned on, that is, not shown. Only the power values in the hatched portions in FIG. 3 to which a common spreading code has been applied in the base station appear as peaks. Therefore, by detecting this peak portion, the head position of the slot can be confirmed, and the subsequent communication can be performed in accordance with the timing.

【0015】ただし、図3に示したように、現実には、
1つの移動局には、その近くにある複数の基地局からの
伝送路信号が遅延量をもって受信される。また、1つの
基地局からの信号に関しても、基地局から直接受信され
る直接波だけでなく、建物や地上などで反射してから受
信される反射波も存在する。そのため、受信された伝送
路信号中には、共通符号で拡散された部分が1スロット
内に多数存在し、電力値のピークも1スロット内で多数
検出されることになる。また、セルサーチ中に移動局が
移動すると、次のスロットでは前回とは異なる位置にピ
ークが検出されることもある。
However, as shown in FIG. 3, actually,
One mobile station receives transmission path signals from a plurality of base stations near the mobile station with a delay amount. Also, regarding a signal from one base station, not only a direct wave directly received from the base station, but also a reflected wave that is received after being reflected by a building or the ground. Therefore, in the received transmission path signal, there are many portions spread with the common code in one slot, and many peaks of the power value are also detected in one slot. When the mobile station moves during the cell search, a peak may be detected at a position different from the previous position in the next slot.

【0016】このような実情から、電力値のピーク検出
は、移動局の電源をONにしてから最初の1スロット分
だけでなく、数スロット分に渡って行われる。すなわ
ち、RSAM107から前スロットまでの電力積分値を
各サンプリングポイント毎に読み出して加算器106に
与え、現スロットにおける同じサンプリングポイントの
電力値を加算して再びSRAM107に格納する。この
ような電力値の積分を、例えば32スロット分行うこと
により、最終的に最もピークの大きい部分を、最寄りの
基地局から送られてきた伝送路信号の先頭部分であると
認識する。
Under such circumstances, the peak value of the power value is detected not only for the first one slot but also for several slots after the power of the mobile station is turned on. That is, the power integrated value from the RSAM 107 to the previous slot is read out for each sampling point and given to the adder 106, the power value of the same sampling point in the current slot is added and stored in the SRAM 107 again. By performing such integration of the power value for, for example, 32 slots, the portion having the largest peak is finally recognized as the leading portion of the transmission path signal transmitted from the nearest base station.

【0017】[0017]

【発明が解決しようとする課題】しかしながら、上記従
来の方法を用いてセルサーチを行うと、各サンプリング
ポイント毎の電力積分値を格納するSRAM107に
は、10240ワード分の容量が必要となる。すなわ
ち、セルサーチを行うとまり木チャネルにおける1スロ
ット内のチップ数(サイクル数)は、256×10=2
560である。また、ピーク値検出の精度を向上させる
ために、1チップを4分割して4倍のオーバーサンプリ
ングを実施しているため、1スロット内のサンプリング
ポイントは合計で10240個となる(チップレートが
4Mcpsの場合)。
However, when a cell search is performed using the above-described conventional method, a capacity of 10240 words is required for the SRAM 107 that stores the power integrated value for each sampling point. That is, when a cell search is performed, the number of chips (number of cycles) in one slot in the perch channel is 256 × 10 = 2.
560. In addition, in order to improve the accuracy of peak value detection, one chip is divided into four parts and four times oversampling is performed. Therefore, the number of sampling points in one slot is 10240 in total (the chip rate is 4 Mcps). in the case of).

【0018】10240ワード分の電力積分値を格納す
るSRAM107の面積は数ミリ角以上となり、非常に
回路面積が大きなものとなってしまう。特に、携帯電話
などの移動通信端末は、小型化、軽量化を図ることが重
要であり、送信機能、受信機能、セルサーチ機能などの
回路を1チップ中に収めることが望まれるが、LSI中
に占めるセルサーチ回路の割合が非常に大きくなってし
まい、LSIそのものを小型化できないという問題があ
った。
The area of the SRAM 107 for storing the power integrated value for 10240 words is several millimeters or more, and the circuit area becomes very large. In particular, it is important to reduce the size and weight of mobile communication terminals such as mobile phones, and it is desired that circuits such as a transmission function, a reception function, and a cell search function be included in one chip. However, the ratio of the cell search circuit to the LSI becomes very large, and the LSI itself cannot be miniaturized.

【0019】また、相関器102を図5のように16タ
ップで構成する場合、16タップ相関器201で算出し
た相関値、すなわち、入力デジタル信号と共通拡散符号
との積分値を格納するために複数のSRAM202〜2
04が必要になる。そして、これらのSRAM202〜
204も多くのメモリ容量を必要とし、移動通信端末の
小型化、軽量化を図る上で1つのネックとなっていた。
When the correlator 102 has 16 taps as shown in FIG. 5, the correlation value calculated by the 16-tap correlator 201, that is, the integral value of the input digital signal and the common spreading code is stored. Multiple SRAMs 202-2
04 is required. Then, these SRAMs 202 to
204 also requires a large memory capacity, and has been a bottleneck in reducing the size and weight of the mobile communication terminal.

【0020】本発明は、このような問題を解決するため
に成されたものであり、セルサーチを行う際に使用する
RAMの回路面積を小さくすることによって移動通信端
末の更なる小型化を実現できるようにすることを目的と
する。
The present invention has been made to solve such a problem, and realizes a further miniaturization of a mobile communication terminal by reducing a circuit area of a RAM used when performing a cell search. The purpose is to be able to.

【0021】[0021]

【課題を解決するための手段】本発明による通信の同期
装置は、自局で発生された拡散符号と入力信号との相関
値を検出し、所定単位のスロット内にて相関ピーク値を
検出するセルサーチ動作を行う通信の同期装置であっ
て、上記セルサーチ動作を行う際に使用するメモリ手段
としてダイナミックRAMを用いたことを特徴とする。
例えば、上記セルサーチ動作を行う際に積分結果を蓄積
していくメモリ手段にダイナミックRAMを用いる。こ
こで、上記ダイナミックRAMは、リフレッシュサイク
ル以内にデータアクセスが発生するものである。
SUMMARY OF THE INVENTION A communication synchronizer according to the present invention detects a correlation value between a spread code generated in its own station and an input signal, and detects a correlation peak value within a predetermined unit slot. A communication synchronization device for performing a cell search operation, wherein a dynamic RAM is used as a memory means used when performing the cell search operation.
For example, a dynamic RAM is used as a memory for storing the integration result when performing the cell search operation. Here, in the dynamic RAM, data access occurs within a refresh cycle.

【0022】また、本発明の携帯端末装置は、無線回線
を介して少なくとも音声の通信を行う携帯電話内のメモ
リ手段にダイナミックRAMを用いたことを特徴とす
る。ここで、上記ダイナミックRAMは、リフレッシュ
サイクル以内にデータアクセスが発生するものである。
Further, the portable terminal device of the present invention is characterized in that a dynamic RAM is used as a memory means in a portable telephone which performs at least voice communication via a wireless line. Here, in the dynamic RAM, data access occurs within a refresh cycle.

【0023】上記のように構成した本発明によれば、従
来はスタティックRAM(SRAM)によって構成され
ていたメモリ手段がダイナミックRAM(DRAM)に
置き換えられ、メモリ手段の構成が簡素化される。ま
た、本発明にて用いるDRAMは、リフレッシュサイク
ル以内にデータアクセスが発生するものであるので、リ
フレッシュ動作は行わなくても済み、リフレッシュを行
うための制御構成も不要となる。
According to the present invention configured as described above, the memory means conventionally constituted by a static RAM (SRAM) is replaced by a dynamic RAM (DRAM), and the structure of the memory means is simplified. In the DRAM used in the present invention, since data access occurs within a refresh cycle, the refresh operation does not need to be performed, and a control configuration for performing the refresh is not required.

【0024】[0024]

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図1は、本発明の携帯端末装置内
に含まれる通信の同期装置の一実施形態であるセルサー
チ回路の構成例を示すブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a cell search circuit which is an embodiment of a communication synchronization device included in the portable terminal device of the present invention.

【0025】図1に示すように、本実施形態のセルサー
チ回路は、A/D変換器1、相関器2、符号発生器3、
電力化部4および電力値積分部5により構成されてい
る。このうち、A/D変換器1、符号発生器3および電
力化部4は、図4に示した従来のA/D変換器101、
符号発生器103および電力化部104と同様である
が、相関器2および電力値積分部5は、本実施形態の特
徴となる部分である。
As shown in FIG. 1, the cell search circuit of this embodiment comprises an A / D converter 1, a correlator 2, a code generator 3,
It is composed of a power conversion section 4 and a power value integration section 5. Among them, the A / D converter 1, the code generator 3, and the power conversion unit 4 are the conventional A / D converter 101 shown in FIG.
The code generator 103 and the power conversion unit 104 are the same as the code generator 103, but the correlator 2 and the power value integration unit 5 are features of the present embodiment.

【0026】図1に示す受信信号(外部からの入力信
号)は、図示しない基地局から送信される図3のような
伝送路信号であり、図3中に斜線で示した各スロットの
先頭1ビット分が、各移動局に共通の拡散符号(チップ
数=256)によって拡散されている。この受信信号の
電圧の同相成分Iと直交成分Qは、図示しない帯域制限
フィルタによって基地局が送った信号の周波数帯に帯域
制限された後、A/D変換器1に与えられる。
The received signal (input signal from outside) shown in FIG. 1 is a transmission path signal as shown in FIG. 3 transmitted from a base station (not shown). The bits are spread by a spreading code (number of chips = 256) common to each mobile station. The in-phase component I and the quadrature component Q of the voltage of the received signal are band-limited to a frequency band of the signal transmitted by the base station by a band-limiting filter (not shown), and then supplied to the A / D converter 1.

【0027】A/D変換器1は、上述のような受信信号
をデジタル信号に変換する。相関器2は、例えば移動局
の電源をONにしたタイミングから1スロット単位で、
A/D変換器1より入力されたデジタル信号と、符号発
生器3により発生される各移動局に共通の拡散符号との
積分を順次計算することにより逆拡散を行い、自局拡散
符号と受信信号との相関を検出する。この相関器2は、
例えばマッチトフィルタやスライディング相関器などに
より構成される。
The A / D converter 1 converts the above-mentioned received signal into a digital signal. The correlator 2 is, for example, in units of one slot from the timing when the power of the mobile station is turned on.
Despreading is performed by sequentially calculating the integral of the digital signal input from the A / D converter 1 and a spreading code generated by the code generator 3 and common to each mobile station, thereby performing despreading. Detect correlation with signal. This correlator 2
For example, it is configured by a matched filter, a sliding correlator, and the like.

【0028】電力化部4は、スロット内にあらかじめ定
められた10240個の各サンプリングポイントについ
て、相関器2より出力された電圧の同相成分Iと直交成
分Qの2乗和を演算することにより、相関の電力値を求
める。また、電力値積分部5は、電力化部4より各サン
プリングポイント毎に出力される電力値を数スロット分
に渡ってサンプリングポイント毎に積分する。
The power conversion unit 4 calculates the sum of squares of the in-phase component I and the quadrature component Q of the voltage output from the correlator 2 for each of the 10240 sampling points predetermined in the slot, Find the power value of the correlation. Further, the power value integration unit 5 integrates the power value output from the power conversion unit 4 for each sampling point for each sampling point over several slots.

【0029】電力値積分部5は、前スロットまでの電力
積分値(積分相関値)を格納するDRAM7および、こ
のDRAM7に格納されている前スロットまでの電力積
分値と電力化部4より与えられる現スロットにおける電
力値とを同じサンプリングポイントどうしで加算する加
算器6を備え、これらの加算器6とDRAM7とを用い
て電力値の積分を行う。
The power value integration section 5 stores the power integrated value (integrated correlation value) up to the previous slot in the DRAM 7 and the power integrated value up to the previous slot stored in the DRAM 7 and is given by the power conversion section 4. An adder 6 for adding the power value in the current slot to the same sampling point is provided. The adder 6 and the DRAM 7 are used to integrate the power value.

【0030】すなわち、電力化部4から各サンプリング
ポイント毎に出力された相関の電力値は、DRAM7で
構成した電力値メモリの先頭アドレスから順に格納され
ていく。ここでは、1スロット(625μsec)で1
0240個の各サンプリングポイントにおける電力値が
10240ワードのDRAM7に順次格納されていくこ
とになる。
That is, the correlation power values output from the power conversion unit 4 for each sampling point are stored in order from the top address of the power value memory configured by the DRAM 7. Here, 1 slot (625 μsec)
The power values at each of the 0240 sampling points are sequentially stored in the DRAM 7 of 10240 words.

【0031】そして、このDRAM7に格納された10
240個の相関電力値の中からピークポイントを抽出し
てスロットの先頭を検出する訳であるが、1スロットの
データのみでは信頼度が悪く、スロットの先頭を誤判定
する可能性がある。これを防止するために、10240
ポイントの相関電力値を数スロット間に渡って積分する
ことで、相関ピーク検出を行うためのデータの信頼度を
向上させる。
The 10 stored in the DRAM 7
The peak point is extracted from the 240 correlation power values to detect the head of the slot. However, the reliability of the data of only one slot is poor, and the head of the slot may be erroneously determined. To prevent this, 10240
By integrating the correlation power value of a point over several slots, the reliability of data for detecting a correlation peak is improved.

【0032】すなわち、DRAM7から前スロットまで
の電力積分値を各サンプリングポイント毎に読み出して
加算器6に与え、現スロットにおける同じサンプリング
ポイントの電力値を加算して再びDRAM7に格納す
る。このような電力値の積分を、例えば32スロット分
行うことにより、最終的に最もピークの大きい部分を、
最寄りの基地局から送られてきた伝送路信号の先頭部分
であると認識する。
That is, the power integrated value from the DRAM 7 to the previous slot is read out for each sampling point and given to the adder 6, and the power value at the same sampling point in the current slot is added and stored in the DRAM 7 again. By performing such integration of the power value for, for example, 32 slots, a portion having the largest peak in the end is
It recognizes that it is the head of the transmission path signal sent from the nearest base station.

【0033】ここで、DRAMの特性について述べる。
DRAMは、その内部の記憶素子であるメモリセルがコ
ンデンサから構成されている。そのため、一定期間ごと
に電荷をチャージし直さないと、メモリセルに記憶した
内容が消えてしまう。この一定期間ごとにコンデンサに
電荷を与える作業をリフレッシュと言い、そのサイクル
をリフレッシュサイクルと言う。
Here, the characteristics of the DRAM will be described.
In a DRAM, a memory cell as a storage element in the DRAM is formed of a capacitor. Therefore, unless the charges are recharged at regular intervals, the contents stored in the memory cells are lost. The operation of applying a charge to the capacitor every fixed period is called a refresh, and the cycle is called a refresh cycle.

【0034】このリフレッシュを要するDRAMは、従
来はパーソナルコンピュータ、ワークステーション等の
主記憶や拡張メモリ等に用いられていた。すなわち、D
RAMを用いる場合には、メモリセル以外にリフレッシ
ュを行うための制御構成が必要であり、その制御にも多
くの負荷がかかる。そのため、メモリセル内のデータを
維持するためのデメリットを考慮して、携帯電話等の小
型の移動通信端末ではDRAMが使用されることはなか
った。
A DRAM requiring this refresh has conventionally been used as a main memory or an extended memory of a personal computer, a workstation or the like. That is, D
When a RAM is used, a control configuration for performing refreshing other than the memory cells is required, and a large load is applied to the control. Therefore, in consideration of a disadvantage of maintaining data in a memory cell, a DRAM is not used in a small mobile communication terminal such as a mobile phone.

【0035】ところが、CDMA通信方式のように電力
値を数スロット間に渡って積分する方法を用いる場合に
は、DRAMの特徴であるリフレッシュの代わりにデー
タのアクセス(DRAM7内から前スロットまでの電力
積分値を読み出して、電力化部4より与えられる現スロ
ットにおける電力値と加算して書き込む処理)を行え
ば、リフレッシュの制御は不要とすることができる。実
際、1スロットの時間は625μsecであり、これは
リフレッシュサイクルよりも短いので、積分を行ってい
る間リフレッシュ動作は不要である。
However, when a method of integrating the power value over several slots as in the CDMA communication system is used, data access (power from the DRAM 7 to the previous slot) is performed instead of refreshing which is a feature of DRAM. If the integrated value is read out and added to the power value in the current slot provided by the power conversion unit 4 and written, the refresh control can be made unnecessary. In fact, the time for one slot is 625 μsec, which is shorter than the refresh cycle, so that the refresh operation is not required during integration.

【0036】また、積分の最終サイクルでは、加算器6
において10240回の加算を行いながらピーク検出を
行い、ピークポイントであるDRAM7のアドレスを図
1中には示していないスタティックなメモリ(例えば、
SRAMやフリップフロップなど)に記憶してしまえ
ば、10240ポイントの積分結果はその後DRAM7
上から消失してしまっても構わない。したがって、積分
の最終サイクル後においてもリフレッシュ動作は不要で
ある。
In the last cycle of the integration, the adder 6
In the above, peak detection is performed while performing addition 10240 times, and the address of the DRAM 7 which is the peak point is a static memory (for example, not shown in FIG. 1).
(SRAM, flip-flop, etc.), the integration result of 10240 points will be
It can be gone from above. Therefore, the refresh operation is not required even after the last cycle of integration.

【0037】以上のことにより、本実施形態では、電力
値積分部5内の電力値メモリとしてDRAM7を用いる
ようにしている。周知のように、DRAM7のメモリセ
ルはSRAMのメモリセルと比べて非常に簡単に構成で
きる。また、本実施形態のDRAM7では、通常は必要
であるリフレッシュのための制御構成も不要とすること
ができる。
As described above, in the present embodiment, the DRAM 7 is used as the power value memory in the power value integration unit 5. As is well known, the memory cell of the DRAM 7 can be configured much more easily than the memory cell of the SRAM. Further, in the DRAM 7 of the present embodiment, a control configuration for refresh which is normally required can be omitted.

【0038】したがって、セルサーチを行う際に使用す
る電力値メモリの回路面積を大幅に小さくすることがで
きる。これにより、比較的大きなメモリ容量を必要とす
るワイドバンドCDMA方式の携帯端末装置において
も、従来のように電力値メモリをSRAMで構成した場
合と比較して、データメモリを約1/4の大きさで実現
することができるようになる。
Therefore, the circuit area of the power value memory used for performing the cell search can be significantly reduced. As a result, even in a wideband CDMA type portable terminal device requiring a relatively large memory capacity, the data memory is reduced to about one-fourth the size of the conventional case where the power value memory is configured by the SRAM. Now it can be realized.

【0039】従来のFDMA通信方式やTDMA通信方
式では、それほど多くのメモリ容量を必要としていなか
ったので、内部メモリにSRAMを用いていても回路面
積が問題になることは余りなかった。これに対して、C
DMA通信方式では多くのメモリ容量を必要とするの
で、これをSRAMで構成していたのでは回路面積が非
常に大きくなってしまう。よって、この内部メモリをD
RAM7で構成することによって得られるメリットは、
非常に大きなものとなる。
In the conventional FDMA communication system and TDMA communication system, a large amount of memory capacity was not required. Therefore, even if SRAM was used as the internal memory, the circuit area rarely became a problem. In contrast, C
Since a large amount of memory capacity is required in the DMA communication method, the circuit area becomes very large if it is configured by an SRAM. Therefore, this internal memory is
The advantages obtained by configuring with the RAM 7 are as follows.
It will be very large.

【0040】また、以上では、電力値積分部5の内部メ
モリをDRAM7により構成する例について説明した
が、小型化を必要とする移動通信端末内で用いる他のデ
ータメモリであって、リフレッシュサイクルよりも短い
サイクルでデータアクセスが発生するメモリであれば、
そのようなメモリにも同様にDRAMを用いることが可
能である。例えば、入力デジタル信号と共通拡散符号と
の相関を検出するマッチトフィルタ等の相関器2におい
ても、内部メモリをDRAMにより構成することが可能
である。
In the above description, an example has been described in which the internal memory of the power value integration unit 5 is constituted by the DRAM 7. However, this is another data memory used in a mobile communication terminal that requires miniaturization. Is a memory where data access occurs in a short cycle,
A DRAM can be used for such a memory as well. For example, in the correlator 2 such as a matched filter for detecting the correlation between the input digital signal and the common spreading code, the internal memory can be configured by a DRAM.

【0041】図2は、本実施形態による相関器2の構成
例を示すブロック図である。本実施形態の相関器2は、
16タップ相関器11と、♯1〜♯15の15個のDR
AM12〜14と、2個の加算器15,16とを備えて
いる。1スロット全体は256チップで拡散されている
が、詳細には16チップで拡散されたデータが16個連
続している。そこで、16タップ相関器11を用いて1
6回積分を行い、それぞれの積分結果を加算して出力す
るようにする。
FIG. 2 is a block diagram showing a configuration example of the correlator 2 according to the present embodiment. The correlator 2 of the present embodiment includes:
16 tap correlator 11 and 15 DRs of # 1 to # 15
AMs 12 to 14 and two adders 15 and 16 are provided. The entire slot is spread by 256 chips, but in detail, 16 pieces of data spread by 16 chips are continuous. Therefore, using the 16-tap correlator 11
The integration is performed six times, and the respective integration results are added and output.

【0042】すなわち、上記15個のDRAM12〜1
4は、上記16タップ相関器11により電圧の同相成分
Iと直交成分Qのそれぞれについて順次算出された15
回分の積分結果を格納する。また、2個の加算器15,
16は、これら15個のDRAM12〜14に格納され
た1〜15回目の各積分結果と、16タップ相関器11
から現在出力された16回目の積分結果とを全て加算し
て出力する。ここで、加算器15は電圧の同相成分Iに
ついて加算を行い、加算器16は電圧の直交成分Qにつ
いて加算を行う。
That is, the 15 DRAMs 12 to 1
4 is sequentially calculated for each of the in-phase component I and the quadrature component Q of the voltage by the 16-tap correlator 11.
Stores the integration result of the batch. Also, two adders 15,
Reference numeral 16 denotes each of the first to fifteenth integration results stored in these 15 DRAMs 12 to 14 and the 16-tap correlator 11
, And the 16th integration result that is currently output from. Here, the adder 15 performs addition on the in-phase component I of the voltage, and the adder 16 performs addition on the quadrature component Q of the voltage.

【0043】このように、本実施形態では、電力値積分
部5の内部メモリをDRAM7により構成するだけでな
く、相関器2においても内部メモリをDRAM12〜1
4により構成している。上述のように、1スロットの時
間は625μsecであり、リフレッシュサイクルより
も短いので、DRAM12〜14を用いて積分を行って
いる間リフレッシュ動作は不要である。また、積分の最
終サイクルでも、加算器15,16において全ての積分
値を加算して出力した後は、DRAM12〜14内の積
分結果はその後消失してしまっても構わない。したがっ
て、積分の最終サイクル後においてもリフレッシュ動作
は不要である。
As described above, in the present embodiment, the internal memory of the power value integrator 5 is not only constituted by the DRAM 7 but also the internal memory of the correlator 2 is constituted by the DRAMs 12 to 1.
4. As described above, the time of one slot is 625 μsec, which is shorter than the refresh cycle. Therefore, the refresh operation is not required during integration using the DRAMs 12 to 14. Also, in the final cycle of integration, after all the integrated values are added and output by the adders 15 and 16, the integration results in the DRAMs 12 to 14 may be lost thereafter. Therefore, the refresh operation is not required even after the last cycle of integration.

【0044】これにより、本実施形態では、相関器2の
内部メモリも非常に簡単な構成で実現することができ、
セルサーチを行う際に使用するメモリの回路面積を更に
小さくすることができる。
Thus, in the present embodiment, the internal memory of the correlator 2 can be realized with a very simple configuration.
The circuit area of the memory used when performing the cell search can be further reduced.

【0045】なお、上記実施形態では、相関器2により
求められた同相成分Iおよび直交成分Qの2種類の電圧
情報を電力化し、この電力化した相関値に対して積分動
作を行うようにしているが、同相成分Iおよび直交成分
Qの2種類の相関値に対してそれぞれ積分動作を行うよ
うにしても良い。
In the above-described embodiment, two types of voltage information of the in-phase component I and the quadrature component Q obtained by the correlator 2 are converted into electric power, and an integration operation is performed on the converted correlation value. However, the integration operation may be performed on each of two types of correlation values of the in-phase component I and the quadrature component Q.

【0046】また、上記実施形態では、携帯端末の電源
がONにされたときの初期セルサーチについて特に説明
したが、その後の待ち受け状態中に行われるセルサーチ
にも本発明を同様に適用することが可能である。また、
本発明によるセルサーチ方式は、携帯電話などの移動通
信や衛星通信の他に、デジタルテレビなどにも適用する
ことが可能である。
In the above embodiment, the initial cell search when the power of the portable terminal is turned on has been particularly described. However, the present invention is similarly applied to the cell search performed during the standby state. Is possible. Also,
The cell search system according to the present invention can be applied to digital television and the like in addition to mobile communication such as a mobile phone and satellite communication.

【0047】また、上記実施形態において示した回路中
の各部の構成および接続関係等は、本発明を実施するに
あたっての具体化の一例を示したものに過ぎず、これら
によって本発明の技術的範囲が限定的に解釈されてはな
らないものである。すなわち、本発明はその精神、また
はその主要な特徴から逸脱することなく、様々な形で実
施することができる。
Further, the configurations and connection relations of the components in the circuit shown in the above embodiment are merely examples of the embodiment for carrying out the present invention, and the technical scope of the present invention is not limited thereto. Should not be construed as limiting. That is, the present invention can be embodied in various forms without departing from the spirit or main features thereof.

【0048】[0048]

【発明の効果】本発明は上述したように、セルサーチ動
作を行う際に使用するメモリ手段としてダイナミックR
AMを用いたので、メモリ手段としてスタティックRA
Mを用いていた従来と比べて、メモリ自体の構成を小さ
くすることができる。さらに、本発明では、ダイナミッ
クRAMにはリフレッシュサイクル以内にデータアクセ
スが発生するので、リフレッシュを行うための制御構成
も不要であり、メモリ手段の回路規模を格段に小さくす
ることができる。これにより、例えばワイドバンドCD
MA方式の比較的大きなメモリ容量を必要とする携帯端
末装置においても装置の小型化を図ることができる。
According to the present invention, as described above, a dynamic R is used as a memory means used for performing a cell search operation.
Since the AM is used, the static RA
The configuration of the memory itself can be reduced as compared with the conventional configuration using M. Further, in the present invention, since data access occurs in the dynamic RAM within a refresh cycle, a control structure for performing refresh is not required, and the circuit scale of the memory means can be significantly reduced. Thereby, for example, a wideband CD
Even in a portable terminal device requiring a relatively large memory capacity of the MA system, the size of the device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるセルサーチ回路の構
成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of a cell search circuit according to an embodiment of the present invention.

【図2】本実施形態の相関器の構成例を示すブロック図
である。
FIG. 2 is a block diagram illustrating a configuration example of a correlator of the present embodiment.

【図3】セルサーチ動作を説明するための図である。FIG. 3 is a diagram for explaining a cell search operation.

【図4】従来のセルサーチ回路の構成を示すブロック図
である。
FIG. 4 is a block diagram showing a configuration of a conventional cell search circuit.

【図5】従来の相関器の構成例を示すブロック図であ
る。
FIG. 5 is a block diagram showing a configuration example of a conventional correlator.

【符号の説明】[Explanation of symbols]

1 A/D変換器 2 相関器 3 符号発生器 4 電力化部 5 電力値積分部 6 加算器 7 DRAM 11 16タップ相関器 12〜14 DRAM 15,16 加算器 DESCRIPTION OF SYMBOLS 1 A / D converter 2 Correlator 3 Code generator 4 Power supply part 5 Power value integration part 6 Adder 7 DRAM 11 16 tap correlator 12-14 DRAM 15,16 Adder

フロントページの続き (72)発明者 金杉 雅己 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 疋田 真大 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5K022 EE02 EE36 5K027 AA10 AA11 CC08 EE00 5K047 AA16 CC01 GG34 GG37 HH01 HH03 HH15 MM24 5K067 AA42 CC00 CC10 DD25 EE02 EE10 GG11 HH21 KK15 Continuation of the front page (72) Inventor Masami Kanasugi 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Masahiro Hikita 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture No. Fujitsu Limited F term (reference) 5K022 EE02 EE36 5K027 AA10 AA11 CC08 EE00 5K047 AA16 CC01 GG34 GG37 HH01 HH03 HH15 MM24 5K067 AA42 CC00 CC10 DD25 EE02 EE10 GG11 HH21 KK15

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 自局で発生された拡散符号と入力信号と
の相関値を検出し、所定単位のスロット内にて相関ピー
ク値を検出するセルサーチ動作を行う通信の同期装置で
あって、 上記セルサーチ動作を行う際に使用するメモリ手段とし
てダイナミックRAMを用いたことを特徴とする通信の
同期装置。
1. A communication synchronizer for detecting a correlation value between a spreading code generated in a local station and an input signal and performing a cell search operation for detecting a correlation peak value within a predetermined unit slot, A communication synchronization apparatus, wherein a dynamic RAM is used as a memory means used when performing the cell search operation.
【請求項2】 上記セルサーチ動作を行う際に積分結果
を蓄積していくメモリ手段にダイナミックRAMを用い
たことを特徴とする請求項1に記載の通信の同期装置。
2. The communication synchronization apparatus according to claim 1, wherein a dynamic RAM is used as a memory means for storing an integration result when performing the cell search operation.
【請求項3】 上記ダイナミックRAMには、リフレッ
シュサイクル以内にデータアクセスが発生することを特
徴とする請求項1に記載の通信の同期装置。
3. The communication synchronization apparatus according to claim 1, wherein a data access occurs in the dynamic RAM within a refresh cycle.
【請求項4】 自局で発生された拡散符号と入力信号と
の相関値の検出処理を所定単位のスロット毎に数スロッ
トに渡って行い、各スロットで得られた相関値を積分し
て相関ピーク値を検出するセルサーチ動作を行う通信の
同期装置であって、 上記相関値の積分結果を蓄積していくメモリ手段にダイ
ナミックRAMを用いたことを特徴とする通信の同期装
置。
4. A process for detecting a correlation value between a spread code generated in the own station and an input signal is performed over several slots for each predetermined unit slot, and a correlation value obtained by integrating each slot is integrated. What is claimed is: 1. A communication synchronizer for performing a cell search operation for detecting a peak value, wherein a dynamic RAM is used as a memory unit for accumulating an integration result of the correlation value.
【請求項5】 自局で発生された拡散符号と入力信号と
の相関値の検出処理を所定単位のスロット毎に数スロッ
トに渡って行い、各スロットで得られた相関値を積分し
て相関ピーク値を検出するセルサーチ動作を行う通信の
同期装置であって、 相関器において上記スロット内の相関値を検出する際
に、上記拡散符号を分割した小単位毎に相関値を検出し
てメモリ手段に蓄積し、全ての小単位の相関値を加算し
て出力するように成された当該相関器のメモリ手段にダ
イナミックRAMを用いたことを特徴とする通信の同期
装置。
5. A process for detecting a correlation value between a spread code generated in the own station and an input signal is performed over several slots for each predetermined unit slot, and a correlation value obtained by integrating the correlation value obtained in each slot is obtained. What is claimed is: 1. A communication synchronizer for performing a cell search operation for detecting a peak value, comprising: detecting a correlation value for each small unit obtained by dividing said spread code when detecting a correlation value in said slot by a correlator; A communication synchronizer characterized in that a dynamic RAM is used as a memory means of the correlator, wherein the dynamic RAM is stored in the means, and all small unit correlation values are added and output.
【請求項6】 無線回線を介して少なくとも音声の通信
を行う携帯電話内のメモリ手段にダイナミックRAMを
用いたことを特徴とする携帯端末装置。
6. A mobile terminal device using a dynamic RAM as a memory means in a mobile phone that performs at least voice communication via a wireless line.
【請求項7】 上記ダイナミックRAMには、リフレッ
シュサイクル以内にデータアクセスが発生することを特
徴とする請求項6に記載の携帯端末装置。
7. The portable terminal device according to claim 6, wherein a data access occurs in the dynamic RAM within a refresh cycle.
JP37325299A 1999-04-28 1999-12-28 Communication synchronizing device and portable terminal device Pending JP2001189681A (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP37325299A JP2001189681A (en) 1999-12-28 1999-12-28 Communication synchronizing device and portable terminal device
TW089104619A TW463481B (en) 1999-04-28 2000-03-14 Cell search method, communication synchronization apparatus, portable terminal apparatus, and recording medium
KR1020000013953A KR100664641B1 (en) 1999-04-28 2000-03-20 Cell search method, communication synchronization apparatus, portable terminal apparatus, and recording medium
EP00302366A EP1049265B1 (en) 1999-04-28 2000-03-23 Cell search method, communication synchronization apparatus, and portable terminal apparatus
EP09167395A EP2134001B1 (en) 1999-04-28 2000-03-23 Cell search apparatus with simplified RAM
EP09167399A EP2120357A1 (en) 1999-04-28 2000-03-23 Communication synchronization apparatus/program
DE60036432T DE60036432T2 (en) 1999-04-28 2000-03-23 Cell search method, communication synchronizer, and portable terminal
EP05012657A EP1598948B1 (en) 1999-04-28 2000-03-23 Cell search method, communication synchronization apparatus/program, and portable terminal apparatus
DE60043166T DE60043166D1 (en) 1999-04-28 2000-03-23 Cell search method, communication synchronizer program, and portable terminal
US09/540,878 US7085252B1 (en) 1999-04-28 2000-03-31 Cell search method, communication synchronization apparatus, portable terminal apparatus, and recording medium
CNB001069667A CN100481755C (en) 1999-04-28 2000-04-26 Small area searching method and communication synchronous device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37325299A JP2001189681A (en) 1999-12-28 1999-12-28 Communication synchronizing device and portable terminal device

Publications (1)

Publication Number Publication Date
JP2001189681A true JP2001189681A (en) 2001-07-10

Family

ID=18501852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37325299A Pending JP2001189681A (en) 1999-04-28 1999-12-28 Communication synchronizing device and portable terminal device

Country Status (1)

Country Link
JP (1) JP2001189681A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109271A (en) * 2006-10-24 2008-05-08 Fujitsu Ltd Communication equipment
JP2009519451A (en) * 2005-12-16 2009-05-14 ネメリクス・ソシエテ・アノニム Signal processor and signal processing method
JP2009519448A (en) * 2005-12-16 2009-05-14 ネメリクス・ソシエテ・アノニム Signal processing apparatus and signal processing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009519451A (en) * 2005-12-16 2009-05-14 ネメリクス・ソシエテ・アノニム Signal processor and signal processing method
JP2009519448A (en) * 2005-12-16 2009-05-14 ネメリクス・ソシエテ・アノニム Signal processing apparatus and signal processing method
US8406277B2 (en) 2005-12-16 2013-03-26 Qualcomm Incorporated Signal processor and signal processing method
US9151846B2 (en) 2005-12-16 2015-10-06 Qualcomm Incorporated Signal processor and signal processing method
JP2008109271A (en) * 2006-10-24 2008-05-08 Fujitsu Ltd Communication equipment

Similar Documents

Publication Publication Date Title
US7860132B2 (en) Comma free codes for fast cell search using tertiary synchronization channel
EP2134001B1 (en) Cell search apparatus with simplified RAM
US7616680B2 (en) Method for processing data in a spread spectrum system
JP3097443B2 (en) Unique word detection method
CA2264846A1 (en) Storing abbreviating dialling number in a subscriber module interface
GB2250892A (en) A method of operating a radio communications system
US6345069B1 (en) Simplified cell search scheme for first and second stage
JP2001197548A (en) Mobile communication system
MY134527A (en) Method of saving power by reducing active reception time in standby mode
JP2001189681A (en) Communication synchronizing device and portable terminal device
EP1107467A2 (en) Wireless communication device and method of predicting a frame rate in a CDMA communication system
US7035318B2 (en) Receiving unit and semiconductor device
JP3097664B2 (en) Baseband processing circuit for CDMA communication
US6700925B1 (en) Apparatus for detecting correlation, spectrum despread apparatus and receiver having the same, and method for detecting correlation
JP3637238B2 (en) Cell search method, synchronization device, and recording medium
US6748014B1 (en) Correlator/FIR filter unit for dual-mode transceiver
JP3597731B2 (en) Cell search method, communication synchronization device, and recording medium
KR100221519B1 (en) Method and apparatus for sorting walsh indexes in a communication system receiver
KR100400724B1 (en) Method for performing Assignment of PN-offset and Acquisition of PN-code in CDMA Mobile Communication Network
JP3296714B2 (en) Sampling rate converter
US20030223412A1 (en) Message-type data communication apparatus used in a DECT system
JP2001168765A (en) Device and method for acquiring synchronization
CN117097426A (en) Time synchronization method, device and system and computer storage medium
JP2000252861A (en) Digital correlator
MXPA00011869A (en) Fast acquisition of traffic channels for a highly variable data rate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318