JP2001184567A - Transaction processing device - Google Patents
Transaction processing deviceInfo
- Publication number
- JP2001184567A JP2001184567A JP36831099A JP36831099A JP2001184567A JP 2001184567 A JP2001184567 A JP 2001184567A JP 36831099 A JP36831099 A JP 36831099A JP 36831099 A JP36831099 A JP 36831099A JP 2001184567 A JP2001184567 A JP 2001184567A
- Authority
- JP
- Japan
- Prior art keywords
- cover open
- transaction processing
- cover
- memory
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、クレジットカード
やデビットカードなどの決済用カードを用いて売買取引
の決済を処理するPOS(Point Of Sales)端末,クレ
ジット処理端末等の取引処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transaction processing apparatus such as a POS (Point Of Sales) terminal and a credit processing terminal for processing the settlement of a sales transaction using a settlement card such as a credit card or a debit card.
【0002】[0002]
【従来の技術】一般に、クレジットカードやデビットカ
ードなどの決済用カードを用いて売買取引の決済を処理
する取引処理装置は、決済用カードが指定する金融機関
のホストコンピュータとの間で通信伝文を暗号化して送
受信することにより、セキュリティ性を高めていた。こ
のため、取引処理装置に内蔵されたメモリには、暗号化
のための鍵データと復合用の鍵データとが予め設定記憶
されていた。2. Description of the Related Art Generally, a transaction processing apparatus for processing the settlement of a sales transaction using a settlement card such as a credit card or a debit card is provided with a communication message with a host computer of a financial institution designated by the settlement card. The security was enhanced by transmitting and receiving encrypted data. For this reason, the key data for encryption and the key data for recovery are previously set and stored in the memory built in the transaction processing device.
【0003】このものにおいて、取引処理装置の本体を
分解して内蔵メモリを取出し、このメモリに記憶された
データをパーソナルコンピュータに転送して解析するこ
とにより、鍵データを取得することが可能であった。鍵
データが分かると、取引処理装置を介さなくてもネット
ワークを利用して金融機関のホストコンピュータとアク
セスし、他人の口座から所定の口座に現金を振り込ませ
るなどの不正が可能となる。In this apparatus, key data can be obtained by disassembling the main body of the transaction processing apparatus, taking out a built-in memory, transferring the data stored in this memory to a personal computer and analyzing it. Was. Once the key data is known, it is possible to access the host computer of the financial institution using the network without using the transaction processing device, and to perform fraud such as transferring cash from another person's account to a predetermined account.
【0004】そこで、この種の不正を防止する手段とし
て、従来は、取引処理装置の本体が分解されると、内蔵
メモリをバックアップしているバッテリからの電源供給
を停止させることにより、内蔵メモリの記憶データを消
去して不正防止を図る手段が知られていた。Therefore, as means for preventing this kind of fraud, conventionally, when the main body of the transaction processing apparatus is disassembled, the power supply from the battery that backs up the internal memory is stopped to thereby prevent the internal memory from being used. Means for erasing stored data to prevent fraud have been known.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、取引処
理装置の本体が分解されたことに応じて内蔵メモリへの
バックアップ電源供給を停止させる手段は、一旦メモリ
から消去されたデータを修復できないので、誤って本体
を分解してしまった場合には再度データを設定し直さな
ければならず、修復に多くの手間と時間を要していた。However, the means for stopping the backup power supply to the built-in memory in response to the disassembly of the transaction processing apparatus cannot recover the data once erased from the memory. When the main body was disassembled, the data had to be set again, and the restoration required a lot of trouble and time.
【0006】本発明はこのような事情に基づいてなされ
たもので、その目的とするところは、装置本体を分解し
て本体内のメモリから決済処理のセキュリティに関する
秘密情報を不正に取得するのを、同メモリから秘密情報
を消去することなく防止することができ、装置本体を誤
って分解しても速やかに決済処理を復旧させることがで
きる取引処理装置を提供しようとするものである。The present invention has been made in view of such circumstances, and an object of the present invention is to disassemble an apparatus main body and illegally obtain confidential information relating to security of settlement processing from a memory in the main body. It is an object of the present invention to provide a transaction processing device which can prevent confidential information from being erased from the memory without erasing the same, and can promptly restore a settlement process even if the device body is erroneously disassembled.
【0007】[0007]
【課題を解決するための手段】本願請求項1記載の発明
は、カードリーダで読み取った決済用カードのカードデ
ータとピンパッドを介して入力された暗証番号とに基づ
いて売買取引の決済を処理する取引処理装置において、
決済処理のセキュリティに関する秘密情報を記憶するメ
モリと、このメモリを内部に搭載した取引処理装置本体
のカバーオープンを検知するカバーオープン検出手段
と、このカバーオープン検出手段により取引処理装置本
体のカバーオープンを検知したことに応じてメモリをア
クセス不能にする不正防止手段とを備えたものである。
このような構成を有することにより、取引処理装置本体
のカバーが不正に開けられても、カバーが開けられたこ
とによりメモリがアクセス不能になるので、同メモリに
格納された決済処理のセキュリティに関する秘密情報を
読み出すことができない。その一方で、取引処理装置本
体のカバーを誤って開放した場合には、メモリがアクセ
ス不能になるが、同メモリに格納された決済処理のセキ
ュリティに関する秘密情報は消去されないので、復旧は
容易である。The invention according to claim 1 of the present application processes the settlement of a sales transaction based on the card data of the settlement card read by the card reader and the personal identification number inputted via the pin pad. In transaction processing equipment,
A memory for storing secret information relating to security of the settlement processing, a cover open detecting means for detecting a cover open of the transaction processing apparatus main body having the memory therein, and a cover open of the transaction processing apparatus main body by the cover open detecting means. Unauthorized access means for making the memory inaccessible in response to the detection.
With such a configuration, even if the cover of the transaction processing apparatus body is opened illegally, the memory becomes inaccessible due to the opening of the cover. Information cannot be read. On the other hand, if the cover of the transaction processing apparatus body is accidentally opened, the memory becomes inaccessible, but the secret information related to the security of the payment processing stored in the memory is not erased, so that the recovery is easy. .
【0008】そして、本願請求項2記載の発明は、上記
請求項1記載の発明において、不正防止手段によりメモ
リのアクセスが不能になっているときにピンパッドを介
して所定の暗証番号が入力されるとメモリのアクセスを
可能にする不正防止解除手段を備えたものである。この
不正防止解除手段を備えることにより、取引処理装置本
体のカバーを誤って開放した場合に、ピンパッドを介し
て所定の暗証番号を入力するだけでメモリがアクセス可
能になるので、復旧が極めて容易である。According to a second aspect of the present invention, in the first aspect of the present invention, a predetermined password is input via a pin pad when access to the memory is disabled by the unauthorized access prevention means. And a memory for preventing unauthorized access. By providing this fraud prevention release means, when the cover of the transaction processing apparatus body is accidentally opened, the memory can be accessed only by inputting a predetermined password through the pin pad, so that recovery is extremely easy. is there.
【0009】また、本願請求項3記載の発明は、上記請
求項1または2記載の発明に、電源投入時においてカバ
ーオープン検出手段により取引処理装置本体のカバーオ
ープンが検出されているか否かを判断するオープン履歴
判断手段と、この判断手段によりカバーオープンが検出
されていると判断されるとカバーオープン有りの警告を
発する警告手段とを設けたものである。このような手段
を講じたことにより、取引処理装置本体のカバーが不正
に開けられ、その後、元に戻されて外見は異常がないと
思われる場合でも、装置本体の電源投入によりカバーオ
ープン有りの警告が発せられるので、不正を発見でき
る。According to a third aspect of the present invention, in accordance with the first or second aspect of the present invention, it is determined whether or not the cover open of the transaction processing apparatus main body is detected by the cover open detecting means when the power is turned on. And a warning means for issuing a cover open warning when it is determined that a cover open is detected by the determination means. By taking such a measure, even if the cover of the transaction processing apparatus body is opened improperly and then returned to its original state and the appearance seems to be normal, the cover is opened by turning on the power of the apparatus body. A warning is issued so that fraud can be found.
【0010】[0010]
【発明の実施の形態】以下、本発明の一実施の形態を図
面を用いて説明する。なお、この実施の形態では、本発
明をクレジット処理端末に適用するものとして説明を続
ける。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. In this embodiment, the description will be continued assuming that the present invention is applied to a credit processing terminal.
【0011】図1は本実施の形態におけるクレジット処
理端末の要部構成を示すブロック図で、クレジット処理
端末は、端末本体1の内部に、CPU(Central Proces
singUnit)2、ROM(Read Only Memory)3、第1R
AM(Random Access Memory)4、第2RAM5、カバ
ーオープン検出回路6、暗号化回路7、通信部8、表示
コントローラ9、プリンタコントローラ10、キーボー
ドコントローラ11、カードリーダコントローラ12、
I/Oポート13、ブザー回路14及びバッテリ15を
搭載している。そして、CPU2と、ROM3,第1R
AM4,第2RAM5,カバーオープン検出回路6,暗
号化回路7,通信部8,表示コントローラ9,プリンタ
コントローラ10,キーボードコントローラ11,カー
ドリーダコントローラ12,I/Oポート13及びブザ
ー回路14とを、アドレスバス,データバスなどのバス
ライン16を介して接続して、クレジット処理端末の制
御回路を構成している。FIG. 1 is a block diagram showing a configuration of a main part of a credit processing terminal according to the present embodiment. The credit processing terminal includes a CPU (Central
singUnit) 2, ROM (Read Only Memory) 3, 1st R
AM (Random Access Memory) 4, second RAM 5, cover open detection circuit 6, encryption circuit 7, communication unit 8, display controller 9, printer controller 10, keyboard controller 11, card reader controller 12,
An I / O port 13, a buzzer circuit 14, and a battery 15 are mounted. And CPU2, ROM3, 1R
AM 4, second RAM 5, cover open detection circuit 6, encryption circuit 7, communication unit 8, display controller 9, printer controller 10, keyboard controller 11, card reader controller 12, I / O port 13, and buzzer circuit 14. A connection circuit is connected via a bus line 16 such as a bus or a data bus to constitute a control circuit of the credit processing terminal.
【0012】CPU2は、クレジット処理端末としての
全機能を実現するのに必要な制御の中枢を担うものであ
る。ROM3は、上記CPU2の制御動作を実行させる
プログラムを予め格納したものである。第1RAM4
は、上記CPU2が演算処理に使用する各種のメモリエ
リアを形成するものである。The CPU 2 plays a central role in control necessary for realizing all functions as a credit processing terminal. The ROM 3 stores a program for executing the control operation of the CPU 2 in advance. 1st RAM4
Form various memory areas used by the CPU 2 for arithmetic processing.
【0013】第2RAM5は、送信伝文を暗号化するた
めの鍵データや受信伝文を復合するための鍵データ等、
決済処理のセキュリティに関する秘密情報等を記憶する
もので、バッテリ15により電源がバックアップされて
いる。カバーオープン検出回路6は、端末本体1のカバ
ーオープンを検知するもので、同じくバッテリ15によ
り電源がバックアップされている。The second RAM 5 stores key data for encrypting a transmission message and key data for decrypting a reception message.
It stores confidential information and the like related to the security of the settlement process. The power is backed up by the battery 15. The cover open detection circuit 6 detects the cover open of the terminal body 1, and the power is backed up by the battery 15.
【0014】暗号化回路7は、前記第2RAM5に記憶
された暗号化鍵データを用いて送信伝文を暗号化する回
路である。通信部8は、クレジットカードが指定する金
融機関のホストコンピュータとネットワークを介して接
続して、通信伝文の送受信を司るものである。The encryption circuit 7 is a circuit for encrypting a transmission message using the encryption key data stored in the second RAM 5. The communication unit 8 is connected to a host computer of a financial institution designated by the credit card via a network, and controls transmission and reception of communication messages.
【0015】表示コントローラ9は、ディスプレイ等の
表示部17を接続し、この表示部17の駆動を制御し
て、メッセージ等のデータを表示させるものである。プ
リンタコントローラ10は、ラインサーマルプリンタ等
のプリンタ18を接続し、このプリンタ18の駆動を制
御して、クレジット決済伝票等の印字を行わせるもので
ある。The display controller 9 connects a display unit 17 such as a display, controls the driving of the display unit 17, and displays data such as messages. The printer controller 10 is connected to a printer 18 such as a line thermal printer and controls the driving of the printer 18 to print a credit settlement slip or the like.
【0016】キーボードコントローラ11は、売買取引
の決済に必要な各種キーを配設したキーボード19を接
続し、このキーボード19の駆動を制御して、キー入力
データを取込むものである。カードリーダコントローラ
12は、クレジットカードのカードデータを読みとり可
能なカードリーダ20を接続し、このカードリーダ20
の駆動を制御して、クレジットカードから読み取ったカ
ード発行会社コード,会員番号,有効期限等のカードデ
ータを取込むものである。The keyboard controller 11 connects a keyboard 19 provided with various keys necessary for settlement of a sales transaction, controls the driving of the keyboard 19, and takes in key input data. The card reader controller 12 is connected to a card reader 20 capable of reading card data of a credit card.
Is controlled to take in card data such as a card issuing company code, a member number, and an expiration date read from a credit card.
【0017】I/Oポート13は、暗証番号入力用のピ
ンパッド21を接続し、このピンパッド21との間で信
号を入出力するものである。ブザー回路14は、警告音
などのブザー音を発生させるものである。The I / O port 13 connects to a pin pad 21 for inputting a personal identification number, and inputs and outputs signals to and from the pin pad 21. The buzzer circuit 14 generates a buzzer sound such as a warning sound.
【0018】バッテリ15は、前記第2RAM5及びカ
バーオープン検出回路6の電源をバックアップするもの
で、端末本体1の主電源がオフされても第2RAM5に
格納されたデータを安定に記憶保持するとともに、カバ
ーオープン検出回路6の動作を保証するものである。The battery 15 backs up the power of the second RAM 5 and the cover open detection circuit 6, and stably stores and holds the data stored in the second RAM 5 even when the main power of the terminal body 1 is turned off. The operation of the cover open detection circuit 6 is guaranteed.
【0019】図2は本実施の形態におけるカバーオープ
ン検出回路6の回路構成図で、カバーオープン検出回路
6は、端末本体1のカバーが開けられると閉塞動作する
カバーオープンスイッチSWを備えている。そして、バ
ッテリ15からの供給電源VB と接地レベル間に、抵抗
Rと上記カバーオープンスイッチSWとの直列回路を介
挿している。FIG. 2 is a circuit diagram of the cover open detection circuit 6 according to the present embodiment. The cover open detection circuit 6 includes a cover open switch SW that closes when the cover of the terminal body 1 is opened. A series circuit of a resistor R and the cover open switch SW is interposed between the power supply VB from the battery 15 and the ground level.
【0020】また、カバーオープン検出回路6は、D型
フリップフロップ回路FFを備えている。そして、この
D型フリップフロップ回路FFの入力端子Dとセット端
子Sとに、前記バッテリ15からの電源VBが印加され
るようにし、クロック端子CLに、前記カバーオープン
スイッチSWと抵抗Rとの接続点の電圧がインバータ回
路G1を介して印加されるようにしている。また、D型
フリップフロップ回路FFのリセット端子Rには、CP
U2からアクセス禁止解除信号S1が入力されるように
している。The cover open detection circuit 6 has a D-type flip-flop circuit FF. The power supply VB from the battery 15 is applied to the input terminal D and the set terminal S of the D-type flip-flop circuit FF, and the connection between the cover open switch SW and the resistor R is connected to the clock terminal CL. The voltage at the point is applied via the inverter circuit G1. The reset terminal R of the D-type flip-flop circuit FF has
The access prohibition release signal S1 is input from U2.
【0021】さらに、カバーオープン検出回路6は、負
論理2入力のNANDゲート回路G2を備えている。そ
して、このNANDゲート回路G2の一方の負論理入力
端子に前記D型フリップフロップ回路FFの出力端子Q
からアクセスイネーブル信号S2を入力し、他方の負論
理入力端子に第2RAM5のアクセス信号S3を入力す
るようにしている。上記アクセスイネーブル信号S2
は、CPU2の入力ポートにも入力されるようにしてい
る。なお、インバータ回路G1及びD型フリップフロッ
プ回路FFは、バッテリ15により電源をバックアップ
している。Further, the cover open detection circuit 6 includes a NAND gate circuit G2 having two inputs of negative logic. The output terminal Q of the D-type flip-flop circuit FF is connected to one negative logic input terminal of the NAND gate circuit G2.
, And an access signal S3 of the second RAM 5 is input to the other negative logic input terminal. The access enable signal S2
Is also input to the input port of the CPU 2. The power supply of the inverter circuit G1 and the D-type flip-flop circuit FF is backed up by the battery 15.
【0022】かかる構成のカバーオープン検出回路6
は、端末本体1のカバーが閉じられているとき、カバー
オープンスイッチSWが開放しているので、D型フリッ
プフロップ回路FFの出力端子Qから出力されるアクセ
スイネーブル信号S2は、ローレベル“L”を維持す
る。これにより、NANDゲート回路G2はオープン状
態となり、第2RAM5のアクセス信号S3により第2
RAM5をアクセスできるようになっている。The cover open detection circuit 6 having such a configuration
The access enable signal S2 output from the output terminal Q of the D-type flip-flop circuit FF is low when the cover open switch SW is open when the cover of the terminal body 1 is closed. To maintain. As a result, the NAND gate circuit G2 is opened, and the second access signal S3 of the second RAM 5 causes the second gate circuit G2 to open.
The RAM 5 can be accessed.
【0023】一方、端末本体1のカバーが開けられる
と、カバーオープンスイッチSWが閉塞する。これによ
り、D型フリップフロップ回路FFのクロック端子CL
入力される信号のレベルがハイレベル“H”となり、出
力端子Qから出力されるアクセスイネーブル信号S2が
ハイレベル“H”となる。その結果、NANDゲート回
路G2がクローズ状態となり、第2RAM5をアクセス
不能にする(不正防止手段)。On the other hand, when the cover of the terminal body 1 is opened, the cover open switch SW is closed. Thereby, the clock terminal CL of the D-type flip-flop circuit FF
The level of the input signal becomes high level “H”, and the access enable signal S2 output from the output terminal Q becomes high level “H”. As a result, the NAND gate circuit G2 is in the closed state, making the second RAM 5 inaccessible (fraud prevention means).
【0024】図3は本実施の形態においてCPU2が実
行するカバーオープン判定処理の要部を示す流れ図であ
り、CPU2は、端末本体の主電源が投入された後の立
上げ業務の中で、このカバーオープン判定処理を実行す
る。すなわちCPU2は、カバーオープン判定処理を開
始すると、先ず、ST(ステップ)1として所定の入力
ポートに入力されるアクセスイネーブル信号S2のレベ
ルを判定する(オープン履歴判断手段)。ここで、アク
セスイネーブル信号S2のレベルがローレベル“L”の
場合には(ST2のNO)、このカバーオープン判定処
理を終了する。FIG. 3 is a flowchart showing a main part of the cover open determination process executed by the CPU 2 in the present embodiment. The CPU 2 performs this process during the startup operation after the main power of the terminal body is turned on. Execute cover open determination processing. That is, when starting the cover open determination processing, the CPU 2 first determines the level of the access enable signal S2 input to a predetermined input port as ST (step) 1 (open history determination means). Here, if the level of the access enable signal S2 is low ("NO" in ST2), the cover open determination processing ends.
【0025】これに対し、アクセスイネーブル信号S2
のレベルがハイレベル“H”の場合には(ST2のYE
S)、ST3としてこのカバーオープン判定処理以降の
通常動作を停止させる。そして、ST4として表示部1
7にカバーオープンの履歴有りを警告するメッセージを
表示させると同時に、ST5としてブザー14により警
告のためのブザー音を発生させて、カバーオープン有り
の警告を発する(警告手段)。しかる後、このカバーオ
ープン判定処理を終了する。On the other hand, the access enable signal S2
Is high level "H" (YE in ST2).
S), ST3 stops the normal operation after the cover open determination processing. Then, the display unit 1 is set as ST4.
At the same time as displaying a message warning that there is a history of cover open at 7, a buzzer sound is generated by the buzzer 14 for warning at ST 5, and a warning indicating that the cover is open is issued (warning means). Thereafter, the cover open determination process ends.
【0026】図4は本実施の形態においてCPU2が実
行するピンパッド入力処理の要部を示す流れ図であり、
CPU2は、I/Oポート21を介してピンパッド21
からの信号を入力すると、このピンパッド入力処理を実
行する。すなわちCPU2は、ピンパッド入力処理を開
始すると、先ず、ST1としてピンパッド21からの入
力信号を解析して、暗証番号に相当する桁数の数値デー
タが入力されたか否かを判断する。そして、暗証番号に
相当する桁数の数値データが入力されたと判断した場合
には、ST2としてその数値データが予め設定された第
2RAM5のアクセス禁止状態解除を指令する暗証番号
に一致するか否かを判断する。そして、第2RAM5の
アクセス禁止状態解除を指令する暗証番号に一致すると
判断した場合には、ST3として前記アクセス禁止解除
信号S1のレベルをハイレベル“H”から一旦ローレベ
ル“L”とし、再びハイレベル“H”に戻して、カバー
オープン検出回路6のD型フリップフロップ回路FFを
リセットする(不正防止解除手段)。FIG. 4 is a flow chart showing a main part of the pin pad input processing executed by the CPU 2 in the present embodiment.
The CPU 2 is connected to the pin pad 21 via the I / O port 21.
, The pin pad input process is executed. That is, when starting the pin pad input process, the CPU 2 first analyzes the input signal from the pin pad 21 as ST1, and determines whether or not numerical data of the number of digits corresponding to the password has been input. If it is determined that the numeric data having the number of digits corresponding to the password has been input, it is determined in ST2 whether the numeric data matches the preset password for instructing the release of the access prohibition state of the second RAM 5. Judge. If it is determined that the password matches the password for instructing the release of the access prohibition state of the second RAM 5, the level of the access prohibition release signal S1 is temporarily changed from the high level "H" to the low level "L" in step ST3, and the high level is restored. The level is returned to "H", and the D-type flip-flop circuit FF of the cover open detection circuit 6 is reset (fraud prevention release means).
【0027】以上で、このピンパッド入力処理を終了す
る。なお、ST1にて暗証番号以外の数値データが入力
されたと判断した場合には、エラーとする。また、ST
2にて第2RAM5のアクセス禁止状態解除を指令する
暗証番号以外の暗証番号と判断された場合には、その暗
証番号に応じた他の処理を実行するものとなっている。Thus, the pin pad input processing is completed. If it is determined in ST1 that numerical data other than the password has been input, it is determined that an error has occurred. ST
If it is determined in step 2 that the password is a password other than the password for instructing the release of the access prohibition state of the second RAM 5, other processing corresponding to the password is executed.
【0028】このように構成された本実施の形態のクレ
ジット処理端末においては、端末本体1のカバーが閉じ
られた正常状態では、端末本体1の主電源がオンしてい
るか否かに拘らず、送信伝文を暗号化するための鍵デー
タや受信伝文を復合するための鍵データ等、決済処理の
セキュリティに関する秘密情報等を記憶した第2RAM
5のアクセスが可能になっている。この状態で、主電源
がオンされ、第2RAM5に記憶されたデータを読み出
すためにCPU2からアクセス信号S3が出力される
と、このアクセス信号S3が第2RAM5に供給され、
第2RAM5に記憶されたデータが読み出される。In the credit processing terminal of the present embodiment configured as described above, in a normal state in which the cover of the terminal body 1 is closed, regardless of whether the main power supply of the terminal body 1 is on or not. Second RAM storing secret information related to security of settlement processing, such as key data for encrypting a transmission message and key data for decrypting a reception message.
5 accesses are possible. In this state, when the main power supply is turned on and the access signal S3 is output from the CPU 2 to read the data stored in the second RAM 5, the access signal S3 is supplied to the second RAM 5,
The data stored in the second RAM 5 is read.
【0029】一方、端末本体1のカバーが開けられる
と、カバーオープンスイッチSWが閉塞するために、端
末本体1の主電源がオンしているか否かに拘らず、第2
RAM5のアクセスが不能になる。その後、カバーが元
に戻されても、CPU2からアクセス禁止解除信号S1
が出力されない限りD型フリップフロップ回路FFがリ
セットされてないので、第2ROM5のアクセス不能状
態は維持される。したがって、端末本体1のカバーを不
正に開けて第2RAM5に記憶された決済処理のセキュ
リティに関する秘密情報を盗みだそうとしても、端末本
体1のカバーを一旦開けると第2RAM5をアクセスで
きなくなるので、盗みだすことは不可能である。しか
も、第2RAM5に記憶されたデータは消去されないの
で、システム復旧の際には、決済処理のセキュリティに
関する秘密情報等を第2RAM5に再設定する必要がな
く、復旧作業に要する時間を短縮できる上、手間も大幅
に簡略化できる。On the other hand, when the cover of the terminal body 1 is opened, the cover open switch SW is closed.
Access to the RAM 5 becomes impossible. Thereafter, even if the cover is returned to the original position, the access prohibition release signal S1
Unless is output, the D-type flip-flop circuit FF is not reset, and the inaccessible state of the second ROM 5 is maintained. Therefore, even if the cover of the terminal body 1 is illegally opened to steal the confidential information relating to the security of the payment processing stored in the second RAM 5, once the cover of the terminal body 1 is opened, the second RAM 5 cannot be accessed. It is impossible to deliver. In addition, since the data stored in the second RAM 5 is not erased, it is not necessary to reset secret information relating to the security of the settlement processing in the second RAM 5 at the time of system recovery, and the time required for the recovery work can be shortened. The labor can be greatly simplified.
【0030】また、本実施の形態では、端末本体1のカ
バーが一旦開けられた後に主電源が投入されると、カバ
ーオープン検出回路6のD型フリップフロップ回路FF
から出力されるアクセスイネーブル信号がハイレベル
“H”に維持されていることを条件にその後の通常動作
が停止され、カバーオープン有りの不正を警告するメッ
セージが表示部17に表示されると同時にブザー回路1
4によって警告音が発生する。したがって、端末本体1
のカバーが不正に開けられ、その後、元に戻されて外見
は異常がないと思われる場合でも、端末本体1の電源投
入によりカバーオープン有りの警告が発せられるので、
確実に不正を発見できる。Further, in the present embodiment, when the main power is turned on after the cover of the terminal body 1 is once opened, the D-type flip-flop circuit FF of the cover open detection circuit 6
The normal operation thereafter is stopped on condition that the access enable signal output from the CPU is maintained at the high level "H", and a message warning that the cover is open is displayed on the display unit 17 and the buzzer is sounded at the same time. Circuit 1
4 generates a warning sound. Therefore, the terminal body 1
Even if the cover is opened improperly and then returned to its original state and the appearance seems to be normal, a warning that the cover is open will be issued by turning on the power of the terminal body 1.
You can reliably detect fraud.
【0031】また、本実施の形態では、端末本体1のカ
バーを開けたために第2RAM5のアクセスが不能にな
っても、ピンパッド21から予め設定されている所定の
暗証番号を入力することによって、アクセス不能状態を
解除することができる。したがって、端末本体1のカバ
ーを誤って開放した場合には、ピンパッド21を介して
所定の暗証番号を入力するだけで復旧できるので、復旧
作業に要する手間と時間を大幅に簡略化できる効果を奏
する。ただし、この場合において、クレジット処理端末
の管理責任者のみが上記暗証番号を知り得るようにし
て、セキュリティ性を高めることが重要であるのは言う
までもないことである。In this embodiment, even if the access to the second RAM 5 becomes impossible due to the cover of the terminal body 1 being opened, the access can be made by inputting a predetermined PIN code from the pin pad 21. The disabled state can be released. Therefore, if the cover of the terminal body 1 is accidentally opened, the terminal can be restored only by inputting a predetermined password through the pin pad 21, so that the labor and time required for the restoration work can be greatly simplified. . However, in this case, it is needless to say that it is important for only the manager of the credit processing terminal to be able to know the personal identification number and to enhance the security.
【0032】なお、前記一実施の形態では、端末本体1
のカバーオープンをカバーオープンスイッチSWにより
検出すると、D型フリップフロップ回路FFなどのハー
ドウェア回路によってアクセスイネーブル信号S2を生
成して、第2RAM5のアクセスを不能にしたが、CP
U2の処理によりソフト的にアクセスイネーブル信号S
2を生成して、第2RAM5のアクセスを不能にするこ
とも可能である。In the embodiment, the terminal body 1
When the cover open is detected by the cover open switch SW, an access enable signal S2 is generated by a hardware circuit such as a D-type flip-flop circuit FF, and the access of the second RAM 5 is disabled.
The access enable signal S is softened by the processing of U2.
2, it is also possible to disable access to the second RAM 5.
【0033】また、前記一実施の形態では、アクセス禁
止状態の解除を指令するための暗証番号をピンパッド2
1で入力したが、キーボード19で入力するようにして
もよい。この場合、同時に2つの特定キーを押下するな
どの特殊な操作をした場合に暗証番号の入力モードとな
り、キーボード19から暗証番号を入力できるようにす
るとよい。In the above-described embodiment, the password for instructing the release of the access prohibition state is input to the pin pad 2.
Although the input is made at 1, the input may be made at the keyboard 19. In this case, when a special operation such as pressing two specific keys at the same time is performed, a password input mode is set, and the password can be input from the keyboard 19.
【0034】また、本発明はクレジット処理端末に限定
されるものではなく、POS端末など、決済処理のセキ
ュリティに関する秘密情報を内部メモリに記憶した取引
処理装置全般に適用できるものである。The present invention is not limited to a credit processing terminal, but can be applied to any transaction processing apparatus such as a POS terminal in which secret information relating to security of settlement processing is stored in an internal memory.
【0035】[0035]
【発明の効果】以上詳述したように、本願請求項1記載
の発明によれば、装置本体を分解して本体内のメモリか
ら決済処理のセキュリティに関する秘密情報を不正に取
得するのを、同メモリから秘密情報を消去することなく
防止することができ、装置本体を誤って分解しても速や
かに決済処理を復旧させることができる取引処理装置を
提供できる。また、本願請求項2記載の発明によれば、
上記請求項1記載の発明の効果に加えて、復旧作業を極
めて簡単にかつ高いセキュリティ性を持って行うことが
できる取引処理装置を提供できる。As described above in detail, according to the first aspect of the present invention, it is possible to disassemble the apparatus main body and illegally obtain secret information relating to the security of settlement processing from the memory in the main body. It is possible to provide a transaction processing apparatus that can prevent confidential information from being erased from the memory without erasing the information and can promptly restore the settlement process even if the apparatus body is erroneously disassembled. According to the invention described in claim 2 of the present application,
In addition to the effects of the first aspect of the present invention, a transaction processing apparatus capable of performing a recovery operation extremely easily and with high security can be provided.
【0036】さらに、本願請求項3記載の発明によれ
ば、上記請求項1または2記載の発明と同等な効果を奏
することはもとより、取引処理装置本体のカバーが不正
に開けられ、その後、元に戻されて外見は異常がないと
思われる場合でも不正を発見でき、安全性及び信頼性を
より一層高めることができる取引処理装置を提供でき
る。Further, according to the invention of claim 3 of the present application, not only the same effect as the invention of claim 1 or 2 is obtained, but also the cover of the transaction processing apparatus main body is illegally opened. And a transaction processing apparatus that can detect fraud even when it is considered that there is no abnormality in appearance and can further enhance security and reliability.
【図1】 本発明の一実施の形態であるクレジット処理
端末の要部構成を示すブロック図。FIG. 1 is a block diagram showing a main configuration of a credit processing terminal according to an embodiment of the present invention.
【図2】 同実施の形態におけるカバーオープン検出回
路の回路構成を締めスズ。FIG. 2 is a circuit diagram of a cover open detection circuit according to the embodiment, which is tinned.
【図3】 同実施の形態においてCPUが実行するカバ
ーオープン判定処理の要部を示す流れ図。FIG. 3 is a flowchart showing a main part of a cover open determination process executed by a CPU in the embodiment.
【図4】 同実施の形態においてCPUが実行するピン
パッド入力処理の要部を示す流れ図。FIG. 4 is a flowchart showing a main part of a pin pad input process executed by a CPU in the embodiment.
1…端末本体(取引処理装置本体) 2…CPU 3…ROM 4…第1RAM 5…第2RAM 6…カバーオープン検出回路 14…ブザー回路 15…バッテリ 17…表示部 21…ピンパッド DESCRIPTION OF SYMBOLS 1 ... Terminal main body (transaction processing device main body) 2 ... CPU 3 ... ROM4 ... 1st RAM 5 ... 2nd RAM 6 ... Cover open detection circuit 14 ... Buzzer circuit 15 ... Battery 17 ... Display part 21 ... Pin pad
Claims (3)
のカードデータとピンパッドを介して入力された暗証番
号とに基づいて売買取引の決済を処理する取引処理装置
において、 決済処理のセキュリティに関する秘密情報を記憶するメ
モリと、 このメモリを内部に搭載した取引処理装置本体のカバー
オープンを検知するカバーオープン検出手段と、 このカバーオープン検出手段により前記取引処理装置本
体のカバーオープンを検知したことに応じて前記メモリ
をアクセス不能にする不正防止手段と、を具備したこと
を特徴とする取引処理装置。1. A transaction processing apparatus for processing settlement of a sales transaction based on card data of a settlement card read by a card reader and a password input via a pin pad, wherein secret information relating to security of settlement processing is stored. A memory for storing, a cover open detecting means for detecting a cover open of the transaction processing apparatus main body having the memory mounted therein, and a cover open detecting means for detecting the cover open of the transaction processing apparatus main body by the cover open detecting means. A transaction processing device, comprising: fraud prevention means for making a memory inaccessible.
不能になっているときにピンパッドを介して所定の暗証
番号が入力されると前記メモリのアクセスを可能にする
不正防止解除手段を備えたことを特徴とする請求項1記
載の取引処理装置。2. An anti-fraud release means for enabling access to the memory when a predetermined password is input via a pin pad when access to the memory is disabled by the anti-fraud means. The transaction processing device according to claim 1, wherein
手段により取引処理装置本体のカバーオープンが検出さ
れているか否かを判断するオープン履歴判断手段と、こ
の判断手段によりカバーオープンが検出されていると判
断されるとカバーオープン有りの警告を発する警告手段
とを備えたことを特徴とする請求項1または2記載の取
引処理装置。3. An open history judging means for judging whether or not a cover open of the transaction processing apparatus body is detected by a cover open detecting means at the time of power-on, and judging that the cover open is detected by the judging means. 3. The transaction processing apparatus according to claim 1, further comprising: a warning unit that issues a warning indicating that a cover is open when the operation is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36831099A JP2001184567A (en) | 1999-12-24 | 1999-12-24 | Transaction processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36831099A JP2001184567A (en) | 1999-12-24 | 1999-12-24 | Transaction processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001184567A true JP2001184567A (en) | 2001-07-06 |
Family
ID=18491502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36831099A Pending JP2001184567A (en) | 1999-12-24 | 1999-12-24 | Transaction processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001184567A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215834A (en) * | 2004-01-28 | 2005-08-11 | Toshiba Tec Corp | Settlement terminal |
JP2005339399A (en) * | 2004-05-28 | 2005-12-08 | Glory Ltd | Illegality prevention system in terminal for transaction |
JP2010157263A (en) * | 2010-03-08 | 2010-07-15 | Hochiki Corp | Fire alarm system |
WO2016136317A1 (en) * | 2015-02-27 | 2016-09-01 | オムロン株式会社 | Payment terminal |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6045894A (en) * | 1983-08-22 | 1985-03-12 | 東芝テック株式会社 | Electronic cash register |
JPS61168438U (en) * | 1985-04-02 | 1986-10-18 | ||
JPH05151091A (en) * | 1991-11-27 | 1993-06-18 | Fujitsu Ltd | Secret information control system information processor |
JPH11175406A (en) * | 1997-12-16 | 1999-07-02 | Fujitsu Ltd | Auxiliary storage device for information equipment |
-
1999
- 1999-12-24 JP JP36831099A patent/JP2001184567A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6045894A (en) * | 1983-08-22 | 1985-03-12 | 東芝テック株式会社 | Electronic cash register |
JPS61168438U (en) * | 1985-04-02 | 1986-10-18 | ||
JPH05151091A (en) * | 1991-11-27 | 1993-06-18 | Fujitsu Ltd | Secret information control system information processor |
JPH11175406A (en) * | 1997-12-16 | 1999-07-02 | Fujitsu Ltd | Auxiliary storage device for information equipment |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215834A (en) * | 2004-01-28 | 2005-08-11 | Toshiba Tec Corp | Settlement terminal |
JP2005339399A (en) * | 2004-05-28 | 2005-12-08 | Glory Ltd | Illegality prevention system in terminal for transaction |
JP4716676B2 (en) * | 2004-05-28 | 2011-07-06 | グローリー株式会社 | Fraud prevention system for transaction terminal device |
JP2010157263A (en) * | 2010-03-08 | 2010-07-15 | Hochiki Corp | Fire alarm system |
WO2016136317A1 (en) * | 2015-02-27 | 2016-09-01 | オムロン株式会社 | Payment terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE47621E1 (en) | Secure transaction microcontroller with secure boot loader | |
US6715078B1 (en) | Methods and apparatus for secure personal identification number and data encryption | |
EP2363824B1 (en) | Trusted display based on display device emulation. | |
US5949881A (en) | Apparatus and method for cryptographic companion imprinting | |
US7837121B2 (en) | Secure credit card adapter | |
JP5850346B2 (en) | Smart card with verification means | |
US8675868B1 (en) | Encrypting an address-dependent value along with code to prevent execution or use of moved code | |
JPH0670818B2 (en) | Verification card and its authentication method | |
WO2008144555A1 (en) | Secure payment card transactions | |
JP2002014838A (en) | Lsi and electronic equipment on which lsi is mounted and debug method and debug device of lsi | |
JP2003177938A (en) | Electronic device and its debugging authentication method | |
JP4636809B2 (en) | Information processing terminal and information security protection method thereof | |
JP2002358576A (en) | Point-of-sale enhanced manager/operator override system | |
WO2011055804A1 (en) | Handy terminal and payment method used for the handy terminal | |
CN105378773B (en) | Alphanumeric keypad for fuel dispenser system architecture | |
JP2003016527A (en) | Transaction terminal device | |
JP2750746B2 (en) | Method for preventing unauthorized use of portable terminal devices | |
JP2001184567A (en) | Transaction processing device | |
JP3559498B2 (en) | Card reader device with security function | |
JP6464816B2 (en) | Payment terminal | |
JP6464817B2 (en) | Payment terminal | |
JPS62137692A (en) | Individual identification card | |
JPS615389A (en) | Identification card | |
JP4776180B2 (en) | Fraud prevention system for transaction terminal device | |
JPH03100895A (en) | Malfeasant use preventing system for portable terminal equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |