JP2001184138A - Hardware system and its fault solving method - Google Patents

Hardware system and its fault solving method

Info

Publication number
JP2001184138A
JP2001184138A JP36769099A JP36769099A JP2001184138A JP 2001184138 A JP2001184138 A JP 2001184138A JP 36769099 A JP36769099 A JP 36769099A JP 36769099 A JP36769099 A JP 36769099A JP 2001184138 A JP2001184138 A JP 2001184138A
Authority
JP
Japan
Prior art keywords
module
hardware
switch
power supply
hardware module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36769099A
Other languages
Japanese (ja)
Other versions
JP4068277B2 (en
Inventor
Shiyouko Shin
承昊 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP36769099A priority Critical patent/JP4068277B2/en
Publication of JP2001184138A publication Critical patent/JP2001184138A/en
Application granted granted Critical
Publication of JP4068277B2 publication Critical patent/JP4068277B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To more quickly and surely solve a problem caused by a fault of a hardware module in a computer system. SOLUTION: The system is provided with plural switches for individually switching the on/off of power supply to individual hardware modules such as an I/O device and an I/O controller. After temporarily stopping power supply to a hardware module whose fault is detected by controlling these switches, power is supplied again to the module to independently reset the module.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、計算機システム等
のハードウェアシステムと、このシステムに接続された
ハードウェアモジュールの障害解消方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a hardware system such as a computer system and a method for resolving a fault in a hardware module connected to the system.

【0002】[0002]

【従来の技術】計算機システム等のハードウェアシステ
ムに発生した一過性の障害のほとんどはシステム全体を
再初期化(リセット)することによって解消される。と
ころが、一般にシステム全体のリセットはいくつもの工
程を踏んで行われるため長い時間がかかる。そこで、チ
ェックポイント/リカバリ方式のような短時間で障害を
解消するための方式が存在する。
2. Description of the Related Art Most transient faults occurring in a hardware system such as a computer system are eliminated by reinitializing (resetting) the entire system. However, in general, resetting of the entire system is performed in a number of steps, and thus takes a long time. Therefore, there is a method such as a checkpoint / recovery method for solving a failure in a short time.

【0003】このチェックポイント/リカバリ方式にお
いては、あるハードウェアモジュール(機器)に障害が
発生したとき、そのモジュールに電源を入れたままリセ
ット信号を与えることによって障害状態からの回復を試
みる。しかしながら、この方式はモジュールの障害がリ
セット回路にまでは及んでいないことを前提としてお
り、モジュールの障害がリセット回路に波及していた場
合、リセットが正しく働かず障害を回復することができ
ない。
In this checkpoint / recovery method, when a failure occurs in a certain hardware module (equipment), an attempt is made to recover from the failure state by supplying a reset signal while the power is supplied to the module. However, this method is based on the premise that the failure of the module does not reach the reset circuit. If the failure of the module spreads to the reset circuit, the reset does not work properly and the failure cannot be recovered.

【0004】[0004]

【発明が解決しようとする課題】このように計算機シス
テム等のハードウェアシステムに障害が発生した場合の
対策として、システム全体をリセットする方法と、障害
を発生したモジュールを通電状態のままリセットさせる
方法がある。ところが、システム全体をリセットする方
法は確実であるもののリセット完了までに長い時間がか
かり、また、障害を発生したモジュールを通電状態のま
まリセットさせる方法は確実性に欠くという課題があっ
た。
As a countermeasure against the occurrence of a fault in a hardware system such as a computer system, a method of resetting the entire system and a method of resetting a faulty module while the power is on are provided. There is. However, although the method of resetting the entire system is reliable, it takes a long time until the reset is completed, and the method of resetting the failed module while the power is on is not reliable.

【0005】本発明は、このような課題を解決するため
のもので、ハードウェアモジュールの障害に起因するシ
ステムの問題をより迅速にかつ確実に解消することので
きるハードウェアシステムとその障害解消方法の提供を
目的とする。
The present invention has been made to solve such a problem, and a hardware system and a method for solving the hardware system which can more quickly and surely solve a system problem caused by a hardware module failure. The purpose is to provide.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、この発明のハードウェアシステムは、中央制御装置
と、この中央制御装置によって運用される複数のハード
ウェアモジュールと、前記個々のハードウェアモジュー
ルへの電源供給のオン/オフを個別に切り替えるスイッ
チ手段と、障害が検出された前記ハードウェアモジュー
ルをリセットするように前記スイッチ手段を制御するス
イッチ制御手段とを有して構成される。
In order to achieve the above-mentioned object, a hardware system according to the present invention comprises a central controller, a plurality of hardware modules operated by the central controller, and the individual hardware. It is configured to include switch means for individually switching on / off of power supply to a module, and switch control means for controlling the switch means to reset the hardware module in which a failure has been detected.

【0007】本発明は、障害が検出されたハードウェア
モジュールだけをリセットするようにスイッチ手段を制
御してそのハードウェアモジュールへの電源の供給を一
旦停止した後、再度電源を供給することによって、シス
テム全体をリセットする既知の方式に比べ高速にシステ
ムを障害状態から回復させることができ、しかも障害発
生モジュールを通電状態のままリセットさせる既知の方
式よりも確実に障害を排除することができる。
According to the present invention, by controlling the switch means to reset only the hardware module in which a failure is detected, temporarily stopping the supply of power to the hardware module, and then supplying the power again, The system can be recovered from the faulty state faster than the known system for resetting the entire system, and the failure can be more reliably eliminated than the known system for resetting the faulty module while the power is on.

【0008】また、ハードウェアモジュール毎に最適な
時間だけ電源供給をオフさせるようにスイッチ手段を制
御する構成を付加することで、より一層確実性の高いハ
ードウェアモジュールのリセットが可能になる。
Further, by adding a configuration for controlling the switch means to turn off the power supply for an optimum time for each hardware module, it is possible to reset the hardware module with higher reliability.

【0009】さらに、ハードウェアモジュールの識別情
報を申告する識別情報申告手段と、各ハードウェアモジ
ュールより申告された識別情報により各スイッチと各ハ
ードウェアモジュールとの接続関係を管理するスイッチ
接続管理手段を設けることで、ハードウェアモジュール
を交換可能なシステムにおいても、各スイッチと各ハー
ドウェアモジュールとの接続関係が明確になり、信頼性
を維持することができる。
Further, there are provided identification information reporting means for reporting identification information of the hardware module, and switch connection management means for managing a connection relationship between each switch and each hardware module based on the identification information reported from each hardware module. By providing such a system, even in a system in which hardware modules can be exchanged, the connection relationship between each switch and each hardware module becomes clear, and reliability can be maintained.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1に、本発明の実施形態に係るハードウ
ェアシステムの構成を示す。
FIG. 1 shows a configuration of a hardware system according to an embodiment of the present invention.

【0012】このハードウェアシステムは、例えば、シ
ステム全体の制御を行う中央制御装置であるプロセッサ
1と、このプロセッサ1による制御下で運用される複数
のハードウェアモジュール2(以下、単にモジュール2
と呼ぶ。)と、システムに必要な電源を供給する電源装
置3と、電源装置3から個々のモジュール2への電源供
給のオン/オフを個別に切り替える電源スイッチ4と、
各モジュール2の設定情報を記憶しておくモジュール設
定情報記憶装置5と、障害の発生したモジュール2を特
定するモジュールチェック装置6と、モジュール設定情
報記憶装置5に記憶された設定情報によりモジュール2
の再設定を行うモジュール再設定装置7と、各電源スイ
ッチ4を制御する電源スイッチ制御装置8とを備えて構
成される。
The hardware system includes, for example, a processor 1 which is a central control device for controlling the entire system, and a plurality of hardware modules 2 (hereinafter simply referred to as a module 2) operated under the control of the processor 1.
Call. ), A power supply 3 for supplying necessary power to the system, a power switch 4 for individually turning on / off the power supply from the power supply 3 to each module 2,
A module setting information storage device 5 for storing setting information of each module 2, a module checking device 6 for specifying a module 2 in which a failure has occurred, and a module 2 based on the setting information stored in the module setting information storage device 5.
And a power switch control device 8 for controlling each power switch 4.

【0013】このハードウェアシステムは、モジュール
2を各種I/Oデバイスとした計算機システムはもちろ
ん、モジュール2を各種プロセス用の処理装置としたプ
ロセスシステムなど、あらゆるシステムに適用すること
が可能である。
This hardware system can be applied to any system such as a computer system using the module 2 as various I / O devices and a process system using the module 2 as a processing device for various processes.

【0014】モジュール設定情報記憶装置5、モジュー
ルチェック装置6、モジュール再設定装置7はそれぞれ
プロセッサ1により実行されるプログラムにより実現さ
れたものでもよいし、それぞれプロセッサ1の制御下に
ある専用ハードウェアによって実現されたものであって
よい。
Each of the module setting information storage device 5, the module check device 6, and the module resetting device 7 may be realized by a program executed by the processor 1 or by dedicated hardware under the control of the processor 1. It may be realized.

【0015】次に、このハードウェアシステムの動作を
説明する。
Next, the operation of the hardware system will be described.

【0016】このハードウェアシステムの通常の運用時
は、各電源スイッチ4がオンの状態になるようプロセッ
サ1から電源スイッチ制御装置8に制御信号が与えら
れ、これにより、電源装置3から電源スイッチ4を通じ
て各モジュール2へ電源が供給される。
At the time of normal operation of the hardware system, a control signal is supplied from the processor 1 to the power switch control device 8 so that each power switch 4 is turned on. Power is supplied to each module 2 through the power supply.

【0017】いずれかのモジュール2に障害が発生した
場合、プロセッサ1はモジュールチェック装置6により
各モジュール2の状態のチェックを行う。モジュールチ
ェック装置6によって障害の発生したモジュール2が判
定されると、続いてプロセッサ1は、電源スイッチ制御
装置8により、障害が発生したモジュール2への電源供
給を切り替える電源スイッチ4をオフ状態に切り替えて
当該モジュール2への電源供給を一定時間停止する。一
定時間が経過した後、電源スイッチ制御装置8により電
源スイッチ4をオン状態に切り替えて当該モジュール2
への電源供給を再開する。
When a failure occurs in any one of the modules 2, the processor 1 checks the status of each module 2 by the module check device 6. When the module check device 6 determines the module 2 in which the failure has occurred, the processor 1 subsequently switches the power switch 4 for switching power supply to the module 2 in which the failure has occurred to the off state by the power switch control device 8. Then, the power supply to the module 2 is stopped for a certain time. After a certain period of time, the power switch 4 is turned on by the power switch control device 8 and the module 2
Resumes power supply to the

【0018】モジュール2が起動されると、プロセッサ
1はモジュール再設定装置7によりモジュール設定情報
記憶装置5に記憶されている当該モジュール用の設定情
報をモジュール2に設定する。以上により、障害が発生
したモジュール2のリセットが完了する。
When the module 2 is started, the processor 1 sets the module setting information stored in the module setting information storage device 5 in the module 2 by the module resetting device 7. As described above, the reset of the failed module 2 is completed.

【0019】このように、障害が発生したモジュール2
への電源の供給だけを一旦停止した後再び電源供給を再
開してそのモジュール2を単独にリセットすることによ
って、システム全体をリセットする既知の方式に比べ高
速にシステムを障害状態から回復させることができ、し
かも障害発生モジュール2を通電状態のままリセットさ
せる既知の方式よりも確実に障害を排除することができ
る。
As described above, the failed module 2
By temporarily stopping the supply of power to the power supply and then restarting the power supply again and resetting the module 2 alone, the system can be recovered from the faulty state faster than the known method of resetting the entire system. In addition, the failure can be eliminated more reliably than the known method of resetting the failure generating module 2 while the power is on.

【0020】次に、このハードウェアシステムをパーソ
ナルコンピュータなどの計算機システムに適用した場合
の実施形態を説明する。
Next, an embodiment will be described in which this hardware system is applied to a computer system such as a personal computer.

【0021】図2に、この計算機システムの構成を示
す。この計算機システムにおいて、図1のハードウェア
システムのモジュール設定情報記憶装置5、モジュール
チェック装置6およびモジュール再設定装置7は、CP
U11と、主記憶部12にロードされたプログラムによ
って実現される。また、モジュール2として、ハードデ
ィスクドライブや光ディスクドライブ等のドライブ類、
ディスプレイ、モデムやネットワークアダプタ等の通信
機器などのI/Oデバイス13と、このデバイス13を
制御するI/Oコントローラ14が少なくとも存在して
いる。
FIG. 2 shows the configuration of the computer system. In this computer system, the module setting information storage device 5, the module check device 6, and the module resetting device 7 of the hardware system of FIG.
This is realized by U11 and a program loaded in the main storage unit 12. Further, as the module 2, drives such as a hard disk drive and an optical disk drive,
At least an I / O device 13 such as a display, a communication device such as a modem or a network adapter, and an I / O controller 14 for controlling the device 13 are present.

【0022】I/Oデバイス13およびI/Oコントロ
ーラ14はそれぞれ別個の電源スイッチ4a,4bを通
じて電源装置3と接続され、それぞれ個別に電源供給の
オン/オフの切り替えが電源スイッチ制御装置8によっ
て行われる。電源スイッチ制御装置8の制御はプロセッ
サバス15を通じてCPU11から送られる制御信号に
基づいている。なお、図では、I/Oデバイス13とI
/Oコントローラ14が一組しか示されていないが、こ
れらは複数組存在する。
The I / O device 13 and the I / O controller 14 are connected to the power supply 3 through separate power switches 4a and 4b, respectively, and the power supply is switched on / off individually by the power switch controller 8. Is The control of the power switch control device 8 is based on a control signal sent from the CPU 11 through the processor bus 15. In the figure, the I / O devices 13 and I
Although only one set of the / O controller 14 is shown, there are a plurality of these sets.

【0023】システムに接続されているモジュール群の
うちのあるI/Oデバイス13に障害が発生した場合を
考える。I/Oデバイス13の障害の発生は、CPU1
1とI/Oデバイス13との間での通信において、I/
Oデバイス13からの応答がなくなる、或いはI/Oデ
バイス13からエラー発生信号が応答される、などによ
って判定することが可能である。I/Oデバイス13に
障害が発生したことが判定されると、CPU11から電
源スイッチ制御装置8に、当該I/Oデバイス13への
電源の供給を停止するための制御信号が送られる。電源
スイッチ制御装置8はこの制御信号を受けて、I/Oデ
バイス13への電源供給を切り替えるスイッチ4bを制
御することによってI/Oデバイス13への電源供給を
一定時間停止し、一定時間経過後、再びスイッチ4bを
オン状態に切り替えてI/Oデバイス13への電源供給
を再開する。電源投入後、I/Oデバイス13の設定が
行われ、これでI/Oデバイス13のリセットが完了す
る。
Consider a case where a failure occurs in a certain I / O device 13 of a group of modules connected to the system. The occurrence of a failure in the I / O device 13 is determined by the CPU 1
1 and the communication between the I / O device 13,
The determination can be made based on the absence of a response from the O device 13 or a response of an error occurrence signal from the I / O device 13. When it is determined that a failure has occurred in the I / O device 13, a control signal for stopping supply of power to the I / O device 13 is sent from the CPU 11 to the power switch control device 8. The power switch control device 8 receives the control signal and controls the switch 4b for switching the power supply to the I / O device 13, thereby stopping the power supply to the I / O device 13 for a certain period of time. Then, the switch 4b is turned on again to restart the power supply to the I / O device 13. After the power is turned on, the setting of the I / O device 13 is performed, and the reset of the I / O device 13 is completed.

【0024】I/Oデバイス13の障害はそのI/Oデ
バイス13のみならずこれを制御しているI/Oコント
ローラ14にも波及している場合がある。この場合、I
/Oデバイス13だけをリセットしてもシステムの問題
は解消されない。
A failure of the I / O device 13 may spread not only to the I / O device 13 but also to the I / O controller 14 that controls the I / O device 13. In this case, I
Resetting only the / O device 13 does not solve the system problem.

【0025】そこで、I/Oデバイス13のリセット後
に障害が解消されなかった場合は、再びI/Oデバイス
13への電源供給をオフするとともにこのI/Oデバイ
ス13のI/Oコントローラ14への電源供給もオフ
し、一定時間が経過した後、I/Oデバイス13および
I/Oコントローラ14の両方の電源供給をオンにす
る。すなわち、I/Oデバイス13とI/Oコントロー
ラ14の組をリセットする。これにより、I/Oデバイ
ス13の障害がI/Oコントローラ14にも波及してい
る場合でもシステムの障害を解消できる。さらに、I/
Oデバイス13とI/Oコントローラ14との組をリセ
ットしても障害が解消されない場合は、さらにその上位
の制御系モジュールも合わせてリセットするようにして
もよい。システム全体のモジュールは木構造で接続され
ているから、問題が解消されるまで、リセットするモジ
ュールの階層の範囲を末端側より広げて行くことで必要
最小限の数のモジュールのリセットにより、効率的にか
つ確実にシステムの問題を解消できる。
Therefore, if the failure is not resolved after resetting the I / O device 13, the power supply to the I / O device 13 is turned off again and the I / O device 13 is sent to the I / O controller 14 again. The power supply is also turned off, and after a certain period of time, the power supplies of both the I / O device 13 and the I / O controller 14 are turned on. That is, the set of the I / O device 13 and the I / O controller 14 is reset. As a result, even if the failure of the I / O device 13 has spread to the I / O controller 14, the failure of the system can be resolved. In addition, I /
If the failure is not solved even after resetting the pair of the O device 13 and the I / O controller 14, the higher control module may be reset together. Since the modules of the entire system are connected in a tree structure, until the problem is solved, the range of the module hierarchy to be reset is expanded from the end side to reset the minimum number of required modules, so that efficient The problem of the system can be solved quickly and reliably.

【0026】ところで、モジュールはその種類によって
リセットのための最適な電源オフ時間が異なる。例え
ば、ネットワークアダプタの場合は1s程度、SCSI
機器の場合は5s程度である。そこで、モジュール毎の
最適な電源オフ時間の情報を登録したテーブルを予め用
意しておき、このテーブルを参照して電源オフ時間を選
択するようにすることが好ましい。このテーブルはユー
ザが手入力により作成してもよいし、或いはモジュール
2に電源オフ時間の情報を何らかのかたちで記録してお
き、システムがテーブル作成時にモジュール2からその
情報を読み込んでテーブルを自動作成するようにしても
よい。
The optimum power-off time for resetting differs depending on the type of the module. For example, in the case of a network adapter, about 1 s, SCSI
In the case of equipment, it is about 5 s. Therefore, it is preferable to prepare in advance a table in which information of the optimum power-off time for each module is registered, and to select the power-off time with reference to this table. This table may be created manually by the user, or the information of the power-off time is recorded in the module 2 in some form, and the system reads the information from the module 2 when the table is created and automatically creates the table. You may make it.

【0027】次に、モジュールとスイッチとの対応付け
について説明する。
Next, the correspondence between modules and switches will be described.

【0028】前提として、計算機システムは、現在どん
なモジュール2が接続されており、どのモジュール2に
障害が起きているのかを認識できる機能をもっていると
する。障害を起こしたモジュール2が判定されると、C
PU11から電源スイッチ制御装置8にその障害を起こ
したモジュール2が通知されるので、電源スイッチ制御
装置8は、そのモジュール2が接続されている電源スイ
ッチ4を調べてそのスイッチの切り替えを制御する。と
ころが、モジュール2の交換が可能な計算機システムの
場合、電源スイッチ制御装置8は現在個々の電源スイッ
チ4に何のモジュール2が接続されているかを知ってい
る必要がある。
It is assumed that the computer system has a function of recognizing which module 2 is currently connected and which module 2 has a fault. When the failed module 2 is determined, C
Since the PU 11 notifies the power switch control device 8 of the failed module 2, the power switch control device 8 checks the power switch 4 to which the module 2 is connected and controls switching of the switch. However, in the case of a computer system in which the modules 2 can be replaced, the power switch control device 8 needs to know what modules 2 are currently connected to the individual power switches 4.

【0029】そこで本実施形態では、図3に示すよう
に、電源スイッチ制御装置8に電源スイッチ4とモジュ
ール2との対応テーブル21を用意しておき、CPU1
1から電源スイッチ制御装置8に障害を起こしたモジュ
ール2が通知されたときに、そのモジュール2に接続さ
れた電源スイッチ4を前記対応テーブルを参照して調べ
ることができるようにしている。この対応テーブル21
は、もちろん手入力によって作成することが可能である
が、本実施形態では自動的に対応テーブル21を作成す
る機能を採用している。
Therefore, in the present embodiment, as shown in FIG. 3, a correspondence table 21 between the power switch 4 and the module 2 is prepared in the power switch control device 8, and the CPU 1
When a faulty module 2 is notified from 1 to the power switch control device 8, the power switch 4 connected to the module 2 can be checked with reference to the correspondence table. This correspondence table 21
Can of course be created manually, but in the present embodiment, a function of automatically creating the correspondence table 21 is employed.

【0030】図3に、この自動的なテーブル作成のため
の構成を示す。モジュール2にはID発生回路22が設
けられている。このID発生回路22は、自モジュール
2のID情報を含む高周波パルスによる変調信号を電源
ライン23に乗せる。電源スイッチ4には、電源ライン
23に乗せられた高周波パルスによる変調信号を電源ス
イッチ制御装置8のスイッチ制御ポート24に伝達でき
るもの例えばパワー用のトランジスタやFET等が使用
されている。
FIG. 3 shows a configuration for this automatic table creation. The module 2 is provided with an ID generation circuit 22. The ID generation circuit 22 puts a modulation signal based on a high-frequency pulse including ID information of the module 2 on the power supply line 23. As the power switch 4, a power transistor, FET, or the like that can transmit a modulation signal by a high-frequency pulse put on the power line 23 to the switch control port 24 of the power switch control device 8 is used.

【0031】電源スイッチ制御装置8にはそれぞれのス
イッチ制御ポート24毎にハイパスフィルタ25とデコ
ーダ26が設けられている。ハイパスフィルタ25はス
イッチ制御ポート24の信号から高周波成分を抽出して
デコーダ26に導入し、デコーダ26はこれを復調して
当該電源スイッチ4に接続されたモジュール2のID情
報を得る。電源スイッチ制御装置8は、このようにして
得られたモジュール2のID情報を用いて前記の対応テ
ーブル21を作成する。なお、モジュール2にはID発
生回路22から電源ライン23に乗せられた高周波パル
スをカットして後段の主要回路に供給するためのローパ
スフィルタ27が必要である。
The power switch control device 8 is provided with a high-pass filter 25 and a decoder 26 for each switch control port 24. The high-pass filter 25 extracts a high-frequency component from the signal of the switch control port 24 and introduces the high-frequency component into the decoder 26. The decoder 26 demodulates the signal to obtain ID information of the module 2 connected to the power switch 4. The power switch control device 8 creates the correspondence table 21 using the ID information of the module 2 obtained in this manner. Note that the module 2 requires a low-pass filter 27 for cutting high-frequency pulses from the ID generation circuit 22 onto the power supply line 23 and supplying the high-frequency pulses to the main circuit at the subsequent stage.

【0032】ここでは、電源ライン23にモジュール2
のID情報を高周波パルスとして乗せて電源スイッチ制
御装置8に伝達する方法を説明したが、モジュール2か
ら電源スイッチ制御装置8にID情報を通知できれば別
の方法を用いても構わない。例えば、電源スイッチ4の
番号をモジュール2の側で認識し、そのスイッチ番号と
モジュール2のID情報をCPU11を経由してスイッ
チ制御装置8に伝達するようにしてもよい。
Here, the module 2 is connected to the power supply line 23.
Although the method of transmitting the ID information as a high-frequency pulse and transmitting it to the power switch control device 8 has been described, another method may be used as long as the ID information can be notified from the module 2 to the power switch control device 8. For example, the number of the power switch 4 may be recognized on the module 2 side, and the switch number and the ID information of the module 2 may be transmitted to the switch control device 8 via the CPU 11.

【0033】さらに、本実施形態では、電源スイッチ制
御装置8の中でスイッチ番号とモジュールのID情報と
の対応テーブルを管理するようにしたが、対応テーブル
の管理はCPU11で行うようにしてもよい。
Further, in this embodiment, the correspondence table between the switch number and the module ID information is managed in the power switch control device 8, but the management of the correspondence table may be performed by the CPU 11. .

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
システム全体をリセットする既知の方式に比べ高速にシ
ステムを障害状態から回復させることができ、しかも障
害発生モジュールを通電状態のままリセットさせる既知
の方式よりも確実に障害を排除することができる。ま
た、ハードウェアモジュール毎に最適な時間だけ電源供
給をオフさせることで、より一層確実性の高いハードウ
ェアモジュールのリセットが可能になる。さらに、各ハ
ードウェアモジュールより申告された識別情報により各
スイッチと各ハードウェアモジュールとの接続関係を管
理することで、ハードウェアモジュールを交換可能なシ
ステムにおいても、各スイッチと各ハードウェアモジュ
ールとの接続関係が明確になり、信頼性を維持すること
ができる。
As described above, according to the present invention,
The system can be recovered from the faulty state faster than the known system for resetting the entire system, and the failure can be more reliably eliminated than the known system for resetting the faulty module while the power is on. Further, by turning off the power supply for an optimal time for each hardware module, it is possible to reset the hardware module with higher reliability. Furthermore, by managing the connection relationship between each switch and each hardware module based on the identification information declared by each hardware module, even in a system where hardware modules can be exchanged, the connection between each switch and each hardware module can be performed. The connection relationship becomes clear, and reliability can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るハードウェアシステム
の構成を示す図
FIG. 1 is a diagram showing a configuration of a hardware system according to an embodiment of the present invention.

【図2】 図1のハードウェアシステムを計算機システ
ムに適用した場合の実施形態を示す図
FIG. 2 is a diagram showing an embodiment in which the hardware system of FIG. 1 is applied to a computer system

【図3】図2の計算機システムにおいて電源スイッチと
モジュールとの対応テーブルを自動的に作成する構成を
示す図
FIG. 3 is a diagram showing a configuration for automatically creating a correspondence table between a power switch and a module in the computer system of FIG. 2;

【符号の説明】[Explanation of symbols]

1…プロセッサ 2…ハードウェアモジュール 3…電源装置 4…電源スイッチ 5…モジュール設定情報記憶装置 6…モジュールチェック装置 7…モジュール再設定装置 8…電源スイッチ制御装置 11…CPU 12…主記憶部 13…I/Oデバイス 14…I/Oコントローラ 15…プロセッサバス DESCRIPTION OF SYMBOLS 1 ... Processor 2 ... Hardware module 3 ... Power supply device 4 ... Power supply switch 5 ... Module setting information storage device 6 ... Module check device 7 ... Module resetting device 8 ... Power supply switch control device 11 ... CPU 12 ... Main storage unit 13 ... I / O device 14 ... I / O controller 15 ... Processor bus

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 中央制御装置と、 この中央制御装置によって運用される複数のハードウェ
アモジュールと、 前記個々のハードウェアモジュールへの電源供給のオン
/オフを個別に切り替えるスイッチ手段と、 障害が検出された前記ハードウェアモジュールをリセッ
トするように前記スイッチ手段を制御するスイッチ制御
手段とを有することを特徴とするハードウェアシステ
ム。
1. A central controller, a plurality of hardware modules operated by the central controller, switch means for individually turning on / off power supply to each of the hardware modules, and detecting a fault. And a switch control means for controlling the switch means to reset the hardware module.
【請求項2】 前記制御手段が、ハードウェアモジュー
ル毎に決められた時間だけ電源供給をオフさせるように
前記スイッチ手段を制御することを特徴とする請求項1
記載のハードウェアシステム。
2. The control unit according to claim 1, wherein the control unit controls the switch unit to turn off power supply for a time determined for each hardware module.
Hardware system as described.
【請求項3】 前記スイッチ手段が、個々の前記ハード
ウェアモジュール毎に電源との接続のオン/オフを切り
替える複数のスイッチで構成されていることを特徴とす
る請求項1記載のハードウェアシステム。
3. The hardware system according to claim 1, wherein said switch means comprises a plurality of switches for switching on / off a connection to a power supply for each of said hardware modules.
【請求項4】 前記各ハードウェアモジュールの識別情
報を申告する識別情報申告手段と、 前記各ハードウェアモジュールの前記識別情報申告手段
よりそれぞれ申告された識別情報により前記各スイッチ
と前記各ハードウェアモジュールとの接続関係を管理す
るスイッチ接続管理手段とをさらに有し、 前記スイッチ制御手段は、前記スイッチ接続管理手段に
より管理された前記各スイッチと前記各ハードウェアモ
ジュールとの接続関係に基づいて前記スイッチ手段を制
御することを特徴とする請求項3記載のハードウェアシ
ステム。
4. An identification information reporting unit for reporting identification information of each hardware module, and each switch and each hardware module based on identification information declared by the identification information reporting unit of each hardware module. Switch connection management means for managing a connection relationship between the switch module and the hardware module, based on a connection relationship between each of the switches and each of the hardware modules managed by the switch connection management means. 4. The hardware system according to claim 3, wherein the hardware system is controlled.
【請求項5】 中央制御装置と、この中央制御装置によ
って運用される複数のハードウェアモジュールを有する
ハードウェアシステムの障害を解消する方法において、 障害が発生した前記ハードウェアモジュールを検出する
段階と、 前記検出されたハードウェアモジュールへの電源の供給
を一時的にオフしてこのハードウェアモジュールをリセ
ットさせる段階とを有することを特徴とするハードウェ
アシステムの障害解消方法。
5. A method for resolving a fault in a hardware system having a central controller and a plurality of hardware modules operated by the central controller, comprising: detecting the failed hardware module; Temporarily turning off the supply of power to the detected hardware module and resetting the hardware module.
【請求項6】 ハードウェアモジュール毎に決められた
時間だけ電源供給をオフすることを特徴とする請求項5
記載のハードウェアシステムの障害解消方法。
6. The power supply is turned off for a time determined for each hardware module.
A method for resolving a hardware system failure as described.
【請求項7】 障害が検出されたハードウェアモジュー
ルのリセットによる障害の解消に失敗した場合、リセッ
トするハードウェアモジュールを増やして障害の解消を
再度試みることを特徴とする請求項5記載のハードウェ
アシステムの障害解消方法。
7. The hardware according to claim 5, wherein when the failure of the hardware module in which the failure is detected fails to be resolved by resetting the hardware module, the number of hardware modules to be reset is increased and the failure is resolved again. How to troubleshoot the system.
JP36769099A 1999-12-24 1999-12-24 Hardware system Expired - Fee Related JP4068277B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36769099A JP4068277B2 (en) 1999-12-24 1999-12-24 Hardware system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36769099A JP4068277B2 (en) 1999-12-24 1999-12-24 Hardware system

Publications (2)

Publication Number Publication Date
JP2001184138A true JP2001184138A (en) 2001-07-06
JP4068277B2 JP4068277B2 (en) 2008-03-26

Family

ID=18489957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36769099A Expired - Fee Related JP4068277B2 (en) 1999-12-24 1999-12-24 Hardware system

Country Status (1)

Country Link
JP (1) JP4068277B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056764A (en) * 2013-09-11 2015-03-23 東日本電信電話株式会社 Communication device
CN104641312A (en) * 2012-10-26 2015-05-20 英特尔公司 Computing subsystem hardware recovery via automated selective power cycling

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641312A (en) * 2012-10-26 2015-05-20 英特尔公司 Computing subsystem hardware recovery via automated selective power cycling
JP2016500166A (en) * 2012-10-26 2016-01-07 インテル コーポレイション Computational subsystem hardware recovery via automated selective power cycling
US9766676B2 (en) 2012-10-26 2017-09-19 Intel Corporation Computing subsystem hardware recovery via automated selective power cycling
JP2015056764A (en) * 2013-09-11 2015-03-23 東日本電信電話株式会社 Communication device

Also Published As

Publication number Publication date
JP4068277B2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
KR20010062749A (en) Remote power management system of information processing apparatus or the like
US20060265613A1 (en) Method and apparatus for correlating system resources to a particular line cord
CN113360347B (en) Server and control method thereof
CN109525434B (en) Redundancy backup method based on onboard equipment board card
JPH08263183A (en) Method and device for system ending process
JP4068277B2 (en) Hardware system
CN112650620B (en) Dual-computer cold backup autonomous redundancy method with master-slave relation
JP3325785B2 (en) Computer failure detection and recovery method
JP2000020336A (en) Duplex communication system
JP4098004B2 (en) Power interlock control method
KR102262942B1 (en) Gateway self recovery method by the wireless bridge of wireless network system system
JPS5816497B2 (en) Data processing system with system common parts
JP3475542B2 (en) Power supply system
JPS6139138A (en) Multiplexing system
JPH11202985A (en) Automatic restarting method for computer
JP3107104B2 (en) Standby redundancy method
JPS59148968A (en) Automatic operation device
JP2658683B2 (en) System stall monitoring and control method for mutual standby system
JPH05224768A (en) Automatic start monitoring mechanism for computer system
JPH02196341A (en) Fault restoring system for information processor
CN115292090A (en) SoC system mirror image automatic repair circuit and method
JPH0783539B2 (en) Power control method
KR100294407B1 (en) Detection apparatus for instability of power supply
CN116627712A (en) Method and device for detecting memory faults of server, electronic equipment and storage medium
JPH08202536A (en) Automatic start-up device of computer device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees