JP2001177585A - Transmitter using non-linear distortion compensation circuit by negative feedback system - Google Patents

Transmitter using non-linear distortion compensation circuit by negative feedback system

Info

Publication number
JP2001177585A
JP2001177585A JP2000301300A JP2000301300A JP2001177585A JP 2001177585 A JP2001177585 A JP 2001177585A JP 2000301300 A JP2000301300 A JP 2000301300A JP 2000301300 A JP2000301300 A JP 2000301300A JP 2001177585 A JP2001177585 A JP 2001177585A
Authority
JP
Japan
Prior art keywords
phase
component
input
signal
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000301300A
Other languages
Japanese (ja)
Other versions
JP3725016B2 (en
Inventor
Hiroyuki Yamamoto
裕之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000301300A priority Critical patent/JP3725016B2/en
Publication of JP2001177585A publication Critical patent/JP2001177585A/en
Application granted granted Critical
Publication of JP3725016B2 publication Critical patent/JP3725016B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a negative feedback amplifier which controls a phase without opening/closing a Cartesian loop and observing an in-phase component and an orthogonal component, which follows a phase change even if the phase in the loop is changed by temperature fluctuation and a secular change, stably operates the phase characteristic of the loop, stabilizes a transmission operation characteristic and prevents the deterioration of a spurious characteristic in a digital radio machine having a power amplifier distortion compensation system by the Cartesian loop. SOLUTION: A phase difference between the base band signal being a reference and a signal inputted to a modulator is compared. When the phase difference exists, the phase characteristic of the loop is stably kept, the oscillation phenomenon of the loop and the occurrence of spuriousness are suppressed and a stable operation is conducted by controlling the phase of the negative feedback loop by a phase controller and a phase shifter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、送信機に関り、特
に送信機で使用される非線形歪み補償を行う負帰還回路
とその位相制御方法に関わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitter, and more particularly, to a negative feedback circuit for performing nonlinear distortion compensation and a phase control method used in the transmitter.

【0002】[0002]

【従来の技術】線形ディジタル変調方式、例えば16QAM
(Quadrature Amplitude Modulation)やπ/4シフトQPS
K(Quadrature Phase Shift Keying)等を利用した無線
システムにおいては電力増幅器の非線形歪み補償が必須
であり各種の非線形歪み補償方式(リニアライザ)が用
いられている。その中でもカーテシアンループの負帰還
方式のリニアライザは古くから利用されている方式であ
る。従来の線形帰還増幅器を図2によって説明する。図
2はカーテシアン方式の負帰還リニアライザ方式を使っ
たディジタル無線機の送信部の構成を示すブロック図で
ある。
2. Description of the Related Art Linear digital modulation method, for example, 16QAM
(Quadrature Amplitude Modulation) and π / 4 shift QPS
In a wireless system using K (Quadrature Phase Shift Keying) or the like, nonlinear distortion compensation of a power amplifier is indispensable, and various nonlinear distortion compensation methods (linearizers) are used. Among them, the Cartesian loop negative feedback linearizer has been used for a long time. A conventional linear feedback amplifier will be described with reference to FIG. FIG. 2 is a block diagram showing a configuration of a transmission unit of a digital wireless device using the Cartesian negative feedback linearizer system.

【0003】ベースバンド信号発生器1は、ベースバン
ド信号の同相成分(以降、I成分と称する)と直交成分
(以降、Q成分と称する)を出力する。そしてI成分は、
加算器2-1で帰還信号と加算され出力され、ループフィ
ルタ3-1に入力する。また同様にQ成分は、加算器2-2で
帰還信号と加算され出力され、ループフィルタ3-2に入
力する。ループフィルタ3-1と3-2は、入力したI成分とQ
成分とをそれぞれ帯域制限して、直交変調器4に入力す
る。
A baseband signal generator 1 outputs an in-phase component (hereinafter, referred to as an I component) and a quadrature component (hereinafter, referred to as a Q component) of a baseband signal. And I component,
The feedback signal is added to the feedback signal by the adder 2-1 and output, and input to the loop filter 3-1. Similarly, the Q component is added to the feedback signal by the adder 2-2, output, and input to the loop filter 3-2. Loop filters 3-1 and 3-2 determine the input I component and Q
The components are band-limited, and input to quadrature modulator 4.

【0004】基準信号発生器11は基準周波数信号を発生
し、PLL周波数シンセサイザ12とPLL周波数シンセサイザ
13に基準信号を入力する。PLL周波数シンセサイザ12は
基準信号を元に第1の局部発振信号(以降、LO信号と称
する)を発生させ、直交変調器4と移相器18に第1のLO
信号を与える。また、PLL周波数シンセサイザ13は基準
信号を元に第2のLO信号を発生させ、ミキサ6とミキサ1
5に第2のLO信号を与える。移相器18は第1のLO信号を
位相制御器19から入力する制御信号によって、位相を制
御して、位相制御された第1のLO信号を直交復調器16に
与える。
[0004] A reference signal generator 11 generates a reference frequency signal, and a PLL frequency synthesizer 12 and a PLL frequency synthesizer are provided.
13 Input the reference signal. The PLL frequency synthesizer 12 generates a first local oscillation signal (hereinafter, referred to as an LO signal) based on the reference signal, and outputs the first LO signal to the quadrature modulator 4 and the phase shifter 18.
Give a signal. Further, the PLL frequency synthesizer 13 generates a second LO signal based on the reference signal, and the mixer 6 and the mixer 1
Give 5 the second LO signal. The phase shifter 18 controls the phase of the first LO signal according to a control signal input from the phase controller 19, and supplies the phase-controlled first LO signal to the quadrature demodulator 16.

【0005】直交変調器4は入力するベースバンド信号
のI成分I′とQ成分Q′で、第1のLO信号によって、中間
周波数帯(以降、IF周波数帯と称する)の信号に変調す
る。変調された被変調波信号をバンドパスフィルタ(BP
F)5に与え入力した被変調波信号から不要成分を取り除
いた信号をミキサ6に与える。ミキサ6は、入力した被変
調波信号をPLL周波数シンセサイザ13から出力される第
2のLO信号によって所望の周波数に変換しバンドパスフ
ィルタ(BPF)7に与える。バンドパスフィルタ7は、入
力した信号から不要なスプリアス成分を取り除き電力増
幅器(PA)8に与える。電力増幅器8は入力した信号を規
定された出力レベルまで増幅し、アンテナ9を介して送
信する。
[0005] The quadrature modulator 4 modulates the I component I 'and the Q component Q' of the input baseband signal into a signal of an intermediate frequency band (hereinafter referred to as an IF frequency band) by the first LO signal. The modulated modulated signal is converted to a bandpass filter (BP
F) A signal obtained by removing unnecessary components from the modulated wave signal input to 5 and input to the mixer 6 is input to the mixer 6. The mixer 6 converts the input modulated wave signal into a desired frequency by a second LO signal output from the PLL frequency synthesizer 13 and supplies the converted signal to a band-pass filter (BPF) 7. The bandpass filter 7 removes unnecessary spurious components from the input signal and supplies the signal to a power amplifier (PA) 8. The power amplifier 8 amplifies the input signal to a specified output level and transmits the signal via the antenna 9.

【0006】この負帰還増幅器はカーテシアンループに
よる負帰還リニアライザの構成をとっているために、電
力増幅器8の出力信号の一部は、方向性結合器10で帰還
してアッテネータ(ATT)14に与えられる。アッテネー
タ14は、入力した信号の電力レベルを適正な値に調整
し、ミキサ15に与える。ミキサ15は、アッテネータ14か
ら入力した信号を、第2のLO信号によってIF周波数に周
波数変換し、直交復調器16に与える。
Since this negative feedback amplifier has a negative feedback linearizer configuration using a Cartesian loop, a part of the output signal of the power amplifier 8 is fed back by the directional coupler 10 and given to the attenuator (ATT) 14. Can be The attenuator 14 adjusts the power level of the input signal to an appropriate value and supplies the adjusted value to the mixer 15. The mixer 15 frequency-converts the signal input from the attenuator 14 into an IF frequency using the second LO signal, and supplies the IF frequency to the quadrature demodulator 16.

【0007】直交復調器16は、移相器18から入力した第
1のLO信号によってI成分とQ成分のベースバンド信号
q,iを出力する。I成分iはスイッチ20-1を介して加算器
2-1の減算入力側に帰還信号のI成分として入力し、Q成
分qはスイッチ20-2を介して加算器2-2の減算入力側に帰
還信号のQ成分として入力する。このとき、スイッチ20-
1と20-2の出力側は、それぞれ、加算器2-1と2-2側に接
続されている。
[0007] The quadrature demodulator 16 receives the first LO signal input from the phase shifter 18 and outputs the baseband signals of the I component and the Q component.
Outputs q and i. I component i is added through switch 20-1
The I component of the feedback signal is input to the subtraction input side of 2-1 and the Q component q is input to the subtraction input side of the adder 2-2 via the switch 20-2 as the Q component of the feedback signal. At this time, switch 20-
The outputs of 1 and 20-2 are connected to the adders 2-1 and 2-2, respectively.

【0008】このような負帰還においては、系を安定さ
せるために、加算器2-1と2-2の入力側で、入力信号I,Q
と帰還信号i,qの位相が同位相(位相差0)となってい
る必要がある。即ち、入力信号と帰還信号とで位相差が
生じた場合には、加算器2-1と2-2がそれぞれ、最大πラ
ジアンずれる位相を制御して位相差をなくす必要があ
る。
In such a negative feedback, in order to stabilize the system, the input signals I and Q are input on the input side of the adders 2-1 and 2-2.
And the feedback signals i and q need to be in phase (phase difference 0). That is, when a phase difference occurs between the input signal and the feedback signal, it is necessary for the adders 2-1 and 2-2 to control the phase shifted by a maximum of π radians to eliminate the phase difference.

【0009】次に位相制御の方法について説明する。ま
ず、図2のスイッチ20-1と20-2の出力側を切り替えて位
相制御器19側に接続し、帰還ループを開ループ状態にす
る。ベースバンド信号発生器1からI成分のみに、位相調
整のための所定のDC電圧を与え、Q成分は0(Q=0)と
し、そのまま、前述の動作に従って直交変調を行い、ア
ンテナ9から出力する。このときの電力増幅器8の出力波
形は無変調キャリアとなる。電力増幅器8の出力を、方
向性結合器10によって一部帰還し、前述の動作に従っ
て、直交復調器16の帰還信号の出力を見ると、位相が合
っている場合は、I成分側にのみDC電圧が表れ、Q成分側
には信号(DC)が出力されない。しかし、位相が合って
いない場合にはQ成分側の出力にその位相ずれ分のDC電
圧が表れる。従って、このI成分とQ成分のDC電圧から位
相の回転角を求めることができる。位相制御器19では、
この求められた回転角分の位相を、位相器18を制御して
逆に回転させ、第1のLO信号の位相を調整することによ
って、直交復調器16の帰還信号の出力を合わせることで
負帰還を安定させる。入力信号と帰還信号との位相が合
うと、Q成分側の出力が0になるので、その時にスイッチ
20-1と20-2を加算器2-1と2-2側に切り替え、閉ループで
動作させる。
Next, a phase control method will be described. First, the output sides of the switches 20-1 and 20-2 in FIG. 2 are switched and connected to the phase controller 19 side, and the feedback loop is set to an open loop state. A predetermined DC voltage for phase adjustment is given only to the I component from the baseband signal generator 1, the Q component is set to 0 (Q = 0), quadrature modulation is performed according to the above-described operation, and output from the antenna 9 is performed. I do. The output waveform of the power amplifier 8 at this time is a non-modulated carrier. The output of the power amplifier 8 is partially fed back by the directional coupler 10 and the output of the feedback signal of the quadrature demodulator 16 is observed according to the above-described operation. Voltage appears, and no signal (DC) is output to the Q component side. However, when the phases do not match, a DC voltage corresponding to the phase shift appears in the output on the Q component side. Therefore, the rotation angle of the phase can be obtained from the DC voltage of the I component and the Q component. In the phase controller 19,
The phase of the obtained rotation angle is controlled and rotated in the opposite direction by controlling the phase shifter 18 to adjust the phase of the first LO signal, thereby adjusting the output of the feedback signal of the quadrature demodulator 16 to a negative value. Stabilize the feedback. If the phase of the input signal matches the phase of the feedback signal, the output on the Q component side becomes 0.
Switch 20-1 and 20-2 to adders 2-1 and 2-2, and operate in a closed loop.

【0010】[0010]

【発明が解決しようとする課題】前述の従来技術では、
位相調整する動作のたびに、帰還ループを開閉する必要
がある。したがって、位相調整中は開ループとなるので
連続動作中閉ループの位相変化に対しては位相調整する
ことができない。また、ループを開閉するために切り替
え手段を介しており、切り替え手段の入力側の帰還信号
のDC電圧によって位相を制御しているので、切り替え手
段での電圧効果が開ループと閉ループとでは異なるため
に、閉ループ状態で設定した系のオフセット電圧の補償
設定が開ループとなると適合しなくなり、正確な位相制
御を行うことができない。更にまた、例えば、温度変動
や、ゲイン変動により位相特性が変化することによって
位相が変化した場合にも、位相変化量がどの程度あった
かについて検出ができない。
In the above-mentioned prior art,
It is necessary to open and close the feedback loop each time the phase adjustment operation is performed. Therefore, since the open loop is performed during the phase adjustment, the phase cannot be adjusted with respect to the phase change of the closed loop during the continuous operation. In addition, since switching is performed via switching means to open and close the loop, and the phase is controlled by the DC voltage of the feedback signal on the input side of the switching means, the voltage effect at the switching means differs between the open loop and the closed loop. In addition, when the compensation setting of the offset voltage of the system set in the closed loop state becomes an open loop, it does not match, and accurate phase control cannot be performed. Furthermore, for example, even when the phase changes due to a change in phase characteristics due to a temperature change or a gain change, it is not possible to detect the amount of the phase change.

【0011】位相がずれたまま動作させていると系全体
の位相余裕が無くなり、最悪の場合発振現象が起きる場
合もある。また、その過程で、スプリアスの発生の原因
となり出力動作特性を劣化させる要因となる。このた
め、送信動作を停止して再調整しなければならない。本
発明の目的は、これらの欠点を除去し出力動作特性の劣
化のない負帰還増幅器を提供することにある。
If the operation is performed with the phase shifted, the phase margin of the entire system is lost, and in the worst case, an oscillation phenomenon may occur. Further, in the process, spurious is generated, and the output operation characteristic is deteriorated. Therefore, the transmission operation must be stopped and readjusted. An object of the present invention is to provide a negative feedback amplifier which eliminates these drawbacks and does not deteriorate output operation characteristics.

【0012】[0012]

【課題を解決するための手段】本発明は、上記の目的を
達成するために、帰還信号を加算する前の入力ベースバ
ンド信号の位相と、帰還信号の加算した後で直交変調す
る前の信号の位相とを比較し、比較した情報を元に帰還
信号を復調する直交復調器に入力する第2のLO信号の位
相の制御を行なうことにより、通常動作時の入力信号を
使って、常時位相制御を行うものである。これによっ
て、開ループとすることなく常に閉ループのままで、ま
た位相の状態を判定するためのテスト信号を用いずに通
常送信動作時に、出力動作特性を安定に動作させた負帰
還増幅器を実現したものである。
In order to achieve the above object, the present invention provides a phase of an input baseband signal before adding a feedback signal and a signal after adding the feedback signal and before quadrature modulation. By controlling the phase of the second LO signal input to the quadrature demodulator that demodulates the feedback signal based on the compared information, the phase of the second LO signal is always The control is performed. As a result, a negative feedback amplifier that stably operates its output operation characteristic during normal transmission operation without using a test signal for determining the state of the phase, without leaving an open loop, is always realized. Things.

【0013】[0013]

【発明の実施の形態】本発明の一実施例を図1によって
説明する。図1は本発明を用いた直交変調方式送信機の
負帰還回路の構成を示すブロック図である。ベースバン
ド信号発生器1は、ベースバンド信号のI成分とQ成分を
出力する。そしてI成分は、加算器2-1で帰還信号と加算
され出力され、ループフィルタ3-1に入力する。また同
様にQ成分は、加算器2-2で帰還信号と加算され出力さ
れ、ループフィルタ3-2に入力する。ループフィルタ3-1
と3-2は、入力したI成分とQ成分とをそれぞれ帯域制限
して、直交変調器4に入力する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of a negative feedback circuit of a quadrature modulation type transmitter using the present invention. The baseband signal generator 1 outputs an I component and a Q component of a baseband signal. Then, the I component is added to the feedback signal by the adder 2-1 and output, and input to the loop filter 3-1. Similarly, the Q component is added to the feedback signal by the adder 2-2, output, and input to the loop filter 3-2. Loop filter 3-1
And 3-2 band-limit the input I component and Q component, respectively, and input them to quadrature modulator 4.

【0014】基準信号発生器11は基準周波数信号を発生
し、PLL周波数シンセサイザ12とPLL周波数シンセサイザ
13に基準信号を入力する。PLL周波数シンセサイザ12は
基準信号を元に第1のLO信号を発生させ、直交変調器4
と移相器18′に第1のLO信号を与える。また、PLL周波
数シンセサイザ13は基準信号を元に第2のLO信号を発生
させ、ミキサ6とミキサ15に第2のLO信号を与える。移
相器18′は第1のLO信号を位相制御器17から入力する制
御信号(位相差情報と位相の遅れ・進み情報)によっ
て、PLL周波数シンセサイザ12から入力する第1のLO信
号の位相を制御して、位相制御された第1のLO信号を直
交復調器16に与える。
A reference signal generator 11 generates a reference frequency signal, and outputs the reference frequency signal to a PLL frequency synthesizer 12 and a PLL frequency synthesizer.
13 Input the reference signal. The PLL frequency synthesizer 12 generates a first LO signal based on the reference signal, and outputs the first LO signal to the quadrature modulator 4.
And the first LO signal to the phase shifter 18 '. Further, the PLL frequency synthesizer 13 generates a second LO signal based on the reference signal, and supplies the mixer 6 and the mixer 15 with the second LO signal. The phase shifter 18 ′ changes the phase of the first LO signal input from the PLL frequency synthesizer 12 according to a control signal (phase difference information and phase delay / advance information) input from the phase controller 17. The first LO signal, which is controlled in phase, is supplied to the quadrature demodulator 16.

【0015】直交変調器4は入力するベースバンド信号
のI成分I′とQ成分Q′で、第1のLO信号(搬送波信号)
をIF周波数帯の信号に変調する。変調された被変調波信
号をバンドパスフィルタ5に与える。バンドパスフィル
タ5では入力した被変調波信号の不要成分を取り除き、
ミキサ6に与える。ミキサ6は、入力した被変調波信号を
PLL周波数シンセサイザ13から出力される第2のLO信号
によって所望の周波数に変換しバンドパスフィルタ7に
与える。バンドパスフィルタ7は、入力した信号から不
要なスプリアス成分を取り除き電力増幅器8に与える。
電力増幅器8は入力した信号を規定された出力レベルま
で増幅し、アンテナ9を介して送信する。
The quadrature modulator 4 uses the I component I 'and Q component Q' of the input baseband signal as a first LO signal (carrier signal).
Is modulated into a signal in the IF frequency band. The modulated modulated wave signal is supplied to the band pass filter 5. The bandpass filter 5 removes unnecessary components of the input modulated wave signal,
Give to mixer 6. The mixer 6 converts the input modulated wave signal
The frequency is converted to a desired frequency by the second LO signal output from the PLL frequency synthesizer 13 and is provided to the bandpass filter 7. The bandpass filter 7 removes unnecessary spurious components from the input signal and supplies the signal to the power amplifier 8.
The power amplifier 8 amplifies the input signal to a specified output level and transmits the signal via the antenna 9.

【0016】この負帰還増幅器はカーテシアンループに
よる負帰還リニアライザの構成をとっているために、電
力増幅器8の出力信号の一部は、方向性結合器10で帰還
してアッテネータ14に与えられる。アッテネータ14は、
入力した信号の電力レベルを適正な値に調整し、ミキサ
15に与える。ミキサ15は、アッテネータ14から入力した
信号を、第2のLO信号によってIF周波数に周波数変換
し、直交復調器16に与える。
Since this negative feedback amplifier has a configuration of a negative feedback linearizer using a Cartesian loop, a part of the output signal of the power amplifier 8 is fed back by the directional coupler 10 and supplied to the attenuator 14. Attenuator 14 is
Adjust the power level of the input signal to an appropriate value and
Give to 15. The mixer 15 frequency-converts the signal input from the attenuator 14 into an IF frequency using the second LO signal, and supplies the IF frequency to the quadrature demodulator 16.

【0017】直交復調器16は、移相器18から入力した第
1のLO信号によってI成分とQ成分のベースバンド信号
q,iを出力し、I成分iは加算器2-1の減算入力側に帰還
信号のI成分として入力し、Q成分qは加算器2-2の減算入
力側に帰還信号のQ成分として入力し、I,Qそれぞれ負
帰還がかけられる。
The quadrature demodulator 16 uses the first LO signal input from the phase shifter 18 to generate I- and Q-component baseband signals.
q and i are output, the I component i is input to the subtraction input side of the adder 2-1 as the I component of the feedback signal, and the Q component q is input to the subtraction input side of the adder 2-2 as the Q component of the feedback signal. Input and negative feedback is applied to each of I and Q.

【0018】次に位相誤差検出の方法について図1、図
3、図4及び図5を用いて説明する。図3は本発明の位
相制御方法の一実施例の動作を説明するタイムチャート
である。図4は、本発明の位相制御器17(図1)の排他
的論理和の動作の一実施例を説明をする図である。図5
は図1の位相制御器17の詳細ブロック図である。まず、
図1のベースバンド信号発生器1の出力であるQ成分が図
3(a)に示すような信号の場合、この信号と基準電圧と
をコンパレータ26(図5)に入力すると図3(b)の信号
が得られる。
Next, a method of detecting a phase error will be described with reference to FIGS. 1, 3, 4 and 5. FIG. FIG. 3 is a time chart for explaining the operation of the embodiment of the phase control method of the present invention. FIG. 4 is a diagram for explaining an embodiment of the exclusive OR operation of the phase controller 17 (FIG. 1) of the present invention. FIG.
2 is a detailed block diagram of the phase controller 17 of FIG. First,
When the Q component output from the baseband signal generator 1 in FIG. 1 is a signal as shown in FIG. 3A, when this signal and a reference voltage are input to the comparator 26 (FIG. 5), the signal shown in FIG. Is obtained.

【0019】次に直交変調器4のQ成分入力Q′を見る
と、位相が遅れている場合は図3(c)のようになる。こ
の信号Q′と基準電圧とをコンパレータ21(図5)に入
力すると図3(d)の信号が得られる。排他的論理和ゲー
ト23(図5)で、図3(b)と図3(d)との排他的論理和を
とると図3(e)の信号が得られる。
Next, looking at the Q component input Q 'of the quadrature modulator 4, if the phase is delayed, it will be as shown in FIG. 3 (c). When this signal Q 'and the reference voltage are input to the comparator 21 (FIG. 5), the signal of FIG. 3D is obtained. The exclusive OR gate 23 (FIG. 5) takes the exclusive OR of FIG. 3 (b) and FIG. 3 (d) to obtain the signal of FIG. 3 (e).

【0020】また次に、直交変調器4の入力側で位相が
進んだ場合には、図3(f) のようになる。この信号と基
準電圧とをコンパレータ21に入力すると図3(g)の信号
が得られる。図3(b)と図3(g)との排他的論理和をとる
と図3(h)の信号が得られる。ここで、図3(e)と図3
(h)の信号を見ると、遅れ時間分(または進み時間分)
のデータが得られることが分かる。この時間のずれ分を
表すパルス幅ををカウンタ24でクロックfclk(fclk=
2 MHz)によりカウントすることで遅延量を測定し、位
相のずれを補正することができる。
Next, when the phase advances on the input side of the quadrature modulator 4, the state becomes as shown in FIG. When this signal and the reference voltage are input to the comparator 21, the signal shown in FIG. The exclusive OR of FIG. 3 (b) and FIG. 3 (g) yields the signal of FIG. 3 (h). Here, FIG. 3 (e) and FIG.
Looking at the signal at (h), the delay time (or advance time)
It can be seen that the following data is obtained. The pulse width representing the time lag is counted by the counter 24 as a clock fclk (fclk =
By counting at 2 MHz, the amount of delay can be measured and the phase shift can be corrected.

【0021】例えば、4 kHzの正弦波の場合で考える
と、4 kHzの正弦波が1度(π/180ラジアン)ずれると
排他的論理和の出力は、図4のように、“H”(ハイ)
レベル694nsec幅のパルスとして得られる。694 nsecを
カウントできるクロックは1.44 MHz(≒1/0.00000069
4)である。従って、クロックは2 MHzとする。2 MHzで2
50 μsec(4 kHz≒1/0.000250)をカウントする場合、5
00回(=2000000/4000)カウントする必要がある。更に
2 MHzで694 nsecを2つカウントすると2.8カウントを要
する。従って500カウントで排他的論理和の“H”レベル
が2.8カウント以上であれば、位相を、例えば1度(π/1
80 ラジアン)変化させる。
For example, in the case of a 4 kHz sine wave, if the 4 kHz sine wave deviates by 1 degree (π / 180 radians), the output of the exclusive OR becomes “H” (FIG. 4). Yes)
It is obtained as a pulse with a level of 694 nsec width. The clock that can count 694 nsec is 1.44 MHz (≒ 1 / 0.00000069
4). Therefore, the clock is 2 MHz. 2 at 2 MHz
When counting 50 μsec (4 kHz ≒ 1 / 0.000250), 5
It is necessary to count 00 times (= 200000/4000). Further
Counting two 694 nsec at 2 MHz requires 2.8 counts. Therefore, if the "H" level of the exclusive OR is 2.8 counts or more at 500 counts, the phase is changed to, for example, 1 degree (π / 1
80 radians).

【0022】次に位相制御方向の決定について、図6と
図7を用いて説明する。位相を制御する方向は、信号位
相がI-Q座標上で、時計周りか、反時計周りかによりを
決める必要がある。図6は信号位相が反時計回りの場合
で、図7は信号位相が時計回りの場合を示す。ここで、
例えば、Q成分信号が-から+に変化した時、I成分信号が
+であれば時計周りの位相回転、I成分が-であれば反時
計の周りの位相回転、というようにQ成分信号のゼロク
ロス点でI成分の正負を判定することで位相制御の方向
を確定する。
Next, the determination of the phase control direction will be described with reference to FIGS. It is necessary to determine the direction for controlling the phase depending on whether the signal phase is clockwise or counterclockwise on the IQ coordinate. FIG. 6 shows a case where the signal phase is counterclockwise, and FIG. 7 shows a case where the signal phase is clockwise. here,
For example, when the Q component signal changes from-to +, the I component signal
Determines the direction of phase control by determining whether the I component is positive or negative at the zero crossing point of the Q component signal, such as clockwise phase rotation if +, phase rotation counterclockwise if the I component is- I do.

【0023】図6はπ/4シフトQPSK変調方式の特定パタ
ーンのベースバンド位相遷移を示したもので、図6(d)
に示すように、信号軌跡が+π/4ラジアンずつ遷移した
場合のコンスタレーションを示す。図6(a)はQ成分信号
の時間波形を示したもので、図6(b)はループの位相が
遅れた場合のループフィルタ出力でのQ成分の時間波
形、図6(c)はループ内の位相が進んだ場合のループフ
ィルタ出力でのQ成分の時間波形を示す。同様に、図7
は、図7(d)に示すように、信号軌跡が-π/4ラジアンず
つ遷移した場合のコンスタレーションを示す。図7(a)
はQ成分信号の時間波形を示したもので、図7(b)はルー
プの位相が遅れた場合のループフィルタ出力でのQ成分
の時間波形、図7(c)はループ内の位相が進んだ場合の
ループフィルタ出力でのQ成分の時間波形を示す。
FIG. 6 shows a baseband phase transition of a specific pattern of the π / 4 shift QPSK modulation method.
Shows a constellation when the signal trajectory transitions by + π / 4 radians as shown in FIG. FIG. 6A shows the time waveform of the Q component signal, FIG. 6B shows the time waveform of the Q component at the loop filter output when the phase of the loop is delayed, and FIG. 6 shows the time waveform of the Q component at the output of the loop filter when the phase of the inside advances. Similarly, FIG.
Shows a constellation when the signal locus transitions by -π / 4 radians as shown in FIG. 7D. Fig. 7 (a)
FIG. 7B shows the time waveform of the Q component signal. FIG. 7B shows the time waveform of the Q component at the output of the loop filter when the phase of the loop is delayed, and FIG. 5 shows a time waveform of a Q component at a loop filter output in the case where

【0024】図6のように信号位相が反時計周りの場合
には、図6(a)に示すように基準時刻t0にピーク点taで
あったものが、図6(b)に示すようにループ内の位相が
のピーク点tbのように基準時刻t0から遅れた場合は、信
号位相が反時計周りなのでループフィルタ出力は位相遅
れとなる。また図6(c)に示すように、ループ内の位相
がのピーク点tcのように基準時刻t0から進んだ場合は、
ループフィルタ出力は位相進みとなる。
When the signal phase is counterclockwise as shown in FIG. 6, the signal at the peak point ta at the reference time t0 as shown in FIG. When the phase in the loop is delayed from the reference time t0 as at the peak point tb, the output of the loop filter has a phase delay because the signal phase is counterclockwise. Also, as shown in FIG. 6 (c), when the phase in the loop advances from the reference time t0 as at the peak point tc,
The output of the loop filter is advanced in phase.

【0025】図6の場合とは逆に、図7の場合は信号位
相が時計周りなので、図7(a)に示すように基準時刻t0
にピーク点taであったものが、図7(b)に示すようにル
ープ内の位相がのピーク点tb′のように基準時刻t0から
進んだ場合にループフィルタ出力が位相遅れとなる。ま
た図7(c)に示すように、ループ内の位相がのピーク点t
c′のように基準時刻t0から遅れた場合に、ループフィ
ルタ出力が位相進みとなる。
In contrast to the case of FIG. 6, in the case of FIG. 7, the signal phase is clockwise, and therefore, as shown in FIG.
7B, when the phase in the loop advances from the reference time t0 as shown by the peak point tb 'as shown in FIG. 7B, the loop filter output becomes a phase delay. Also, as shown in FIG. 7 (c), the phase in the loop is at the peak point t.
When the time is delayed from the reference time t0 as in c ', the output of the loop filter becomes advanced in phase.

【0026】この様子を、図5によって説明する。図5
は本発明の位相制御器17の一実施例を示すブロック構成
図である。31-1,31-2,31-3は入力端子、32は基準電圧
入力端子、21及び22並びに26は、基準電圧入力端子32か
ら入力するゼロクロス点を基準電圧としたコンパレータ
である。コンパレータ21はループフィルタ3-2が出力す
るQ成分信号(Q′)を入力端子31-1から入力し、コンパ
レータ22はベースバンド信号発生器1が出力するI成分信
号(I)を入力端子31-2から入力し、コンパレータ26はベ
ースバンド信号発生器1が出力するQ成分信号(Q)を入力
端子31-3から入力して、それぞれの結果を出力する。ま
た、23は排他的論理和回路、24はカウンタ、25はアップ
ダウンカウンタ、27と28はフリップフロップ、29はイン
バータ、30はスイッチ、33は制御部、34は出力端子、35
はクロック入力端子である。
This will be described with reference to FIG. FIG.
FIG. 3 is a block diagram showing an embodiment of the phase controller 17 of the present invention. Reference numerals 31-1, 31-2, and 31-3 denote input terminals, reference numeral 32 denotes a reference voltage input terminal, and reference numerals 21, 22, and 26 denote comparators that use a zero-cross point input from the reference voltage input terminal 32 as a reference voltage. The comparator 21 inputs the Q component signal (Q ′) output from the loop filter 3-2 from the input terminal 31-1, and the comparator 22 receives the I component signal (I) output from the baseband signal generator 1 at the input terminal 31. 2, the comparator 26 inputs the Q component signal (Q) output from the baseband signal generator 1 from the input terminal 31-3, and outputs the respective results. 23 is an exclusive OR circuit, 24 is a counter, 25 is an up / down counter, 27 and 28 are flip-flops, 29 is an inverter, 30 is a switch, 33 is a control unit, 34 is an output terminal, 35
Is a clock input terminal.

【0027】まず、位相差を求める動作について説明す
る。図5において、コンパレータ21の出力は排他的論理
和回路23の一方の入力端子に入力する。コンパレータ26
からの出力はフリップフロップ28と排他的論理和回路23
の他方の入力端子に入力する。排他的論理和回路23の出
力は、図3で説明した動作例のように論理結果を出力
し、図4に示したようなパルス信号をカウンタ24に与え
る。カウンタ24は“H”レベルのパルスを別に入力する
クロック信号fclk(fclk=2 MHz)でカウントし、カ
ウント数を位相差カウントとして制御部33に送る。この
ように、ここでは位相差の絶対値を測定するのではな
く、基準値からの位相ずれの有無を検出する。そして、
カウンタ数がある一定値を超えたら位相ずれと判定し、
制御部33は搬送波信号の位相角度を1度(π/180 ラジ
アン)だけずらす制御信号を出力する。1回の移相量
(位相調整量)は1度(π/180ラジアン)に限らず、系
の要求応答特性に応じて決めればよい。
First, the operation for obtaining the phase difference will be described. In FIG. 5, the output of the comparator 21 is input to one input terminal of an exclusive OR circuit 23. Comparator 26
The output from the flip-flop 28 and the exclusive OR circuit 23
To the other input terminal. The output of the exclusive OR circuit 23 outputs a logical result as in the operation example described with reference to FIG. 3, and supplies a pulse signal as shown in FIG. The counter 24 counts “H” level pulses with a clock signal fclk (fclk = 2 MHz) that is separately input, and sends the count to the control unit 33 as a phase difference count. As described above, the presence or absence of a phase shift from the reference value is detected instead of measuring the absolute value of the phase difference. And
If the number of counters exceeds a certain value, it is determined that the phase has shifted,
The control unit 33 outputs a control signal for shifting the phase angle of the carrier signal by 1 degree (π / 180 radians). The amount of phase shift (phase adjustment amount) at one time is not limited to 1 degree (π / 180 radians) and may be determined according to the required response characteristics of the system.

【0028】次に、位相をずらす方向を決める動作につ
いて説明する。図5において、コンパレータ26の出力は
フリップフロップ28と排他的論理和回路23に入力する他
に、フリップフロップ27とアップダウンカウンタ25に入
力する。また、コンパレータ21の出力は排他的論理和回
路23に入力する他に、フリップフロップ28に入力する。
更にコンパレータ22の出力はフリップフロップ28に入力
する。位相をずらす方向は、フリップフロップ27がコン
パレータ21の出力をコンパレータ26の出力信号でラッチ
して、その時のI成分信号の状態により、位相の進み、
位相の遅れを判定する。位相の進みや位相の遅れの判定
情報は、インバータ29とスイッチ30から出力する。スイ
ッチ30の切り替えは、フリップフロップ28がコンパレー
タ22の出力をコンパレータ26の出力信号でラッチするこ
とによって、Q成分がゼロクロス時にI成分が正か負かを
判定し、スイッチ30を切り替える。スイッチ30の出力は
アップダウンカウンタ25に入力し、入力信号が正(+)
であれば遅れと判定し、信号が負(-)であれば進みと
判定し、制御部33に送る。制御部33は入力した「位相
差」と「位相の遅れまたは進み」の2つの情報から移相
器18′の移相を制御する制御信号を生成し、出力端子34
から2つのDC電圧を出力する。
Next, the operation for determining the direction in which the phase is shifted will be described. In FIG. 5, the output of the comparator 26 is input not only to the flip-flop 28 and the exclusive OR circuit 23 but also to the flip-flop 27 and the up / down counter 25. The output of the comparator 21 is input to the exclusive-OR circuit 23 and also to the flip-flop 28.
Further, the output of the comparator 22 is input to the flip-flop 28. In the direction of shifting the phase, the flip-flop 27 latches the output of the comparator 21 with the output signal of the comparator 26, and the phase advances according to the state of the I component signal at that time,
Determine the phase lag. The determination information of the phase advance or the phase delay is output from the inverter 29 and the switch 30. When the switch 30 is switched, the flip-flop 28 latches the output of the comparator 22 with the output signal of the comparator 26, thereby determining whether the I component is positive or negative when the Q component is zero-cross, and switches the switch 30. The output of the switch 30 is input to the up / down counter 25, and the input signal is positive (+)
If it is, it is determined that it is late, and if the signal is negative (-), it is determined that it is advanced and sent to the controller 33. The control unit 33 generates a control signal for controlling the phase shift of the phase shifter 18 'based on the two pieces of information "phase difference" and "phase delay or advance".
Output two DC voltages.

【0029】次に、移相器18′について、図10と図1
1を用いて説明する。図10は、移相器18′の一実施例
の構成を示すブロック図である。位相制御器17から与え
られる2つのDC電圧は、入力端子17-1と17-2とを介し
て、それぞれミキサ40-1と40-2に与えられる。また、PL
L周波数シンセサイザ12からの出力である第1のLO信号
は、ミキサ40-2と90°移相器42とに与えられる。90°移
相器42は、第1のLO信号の位相を90°(π/2 ラジアン)
位相シフトしてミキサ40-1に与える。ミキサ40-1とミキ
サ40-2出力はそれぞれ加算器41に与えられ信号加算され
て直交復調器16に与えられる。
Next, the phase shifter 18 'will be described with reference to FIGS.
1 will be described. FIG. 10 is a block diagram showing the configuration of one embodiment of the phase shifter 18 '. The two DC voltages supplied from the phase controller 17 are supplied to mixers 40-1 and 40-2 via input terminals 17-1 and 17-2, respectively. Also, PL
The first LO signal output from the L frequency synthesizer 12 is provided to the mixer 40-2 and the 90 ° phase shifter. The 90 ° phase shifter 42 shifts the phase of the first LO signal by 90 ° (π / 2 radians)
The phase is shifted and given to mixer 40-1. The outputs of the mixers 40-1 and 40-2 are respectively supplied to the adder 41, where the signals are added, and the signals are added to the quadrature demodulator 16.

【0030】図11は、移相器18′の動作原理を説明す
るための図である。横軸はI成分を表し、縦軸はQ成分を
表す。図10の動作は、図11が示すように、I成分とQ
成分にDC電圧がかかり直交変調がなされ、出力には無変
調キャリア信号と同等の信号が出力される。このとき、
I成分とQ成分の電圧により、初期の位相角θを可変する
ことができ、任意の初期位相で無変調キャリアを出力す
ることができる。即ち、移相器18′は一般的な直交変調
器で代用できる。
FIG. 11 is a diagram for explaining the operation principle of the phase shifter 18 '. The horizontal axis represents the I component, and the vertical axis represents the Q component. As shown in FIG. 11, the operation of FIG.
A DC voltage is applied to the component to perform quadrature modulation, and a signal equivalent to an unmodulated carrier signal is output. At this time,
The initial phase angle θ can be varied by the voltages of the I component and the Q component, and an unmodulated carrier can be output at an arbitrary initial phase. That is, the phase shifter 18 'can be replaced by a general quadrature modulator.

【0031】上述の実施例では、入力信号と帰還信号と
の位相差の比較は、Q成分信号について行ったが、I成分
信号について行ってもよいことは自明である。図5の位
相制御器17は、論理ゲート回路とカウンタ及びメモリと
を組み合わせることにより実現できる一方、DSPあるい
はマイクロコンピュータ(図示せず)をしようしてソフ
トウエアで実施することもできる。図8及び図9は、図
5のコンパレータ20,22,26以外の部分の動作をソフト
ウエアで実施する場合のフローチャートである。以下、
このフローチャートを説明する。
In the above-described embodiment, the comparison of the phase difference between the input signal and the feedback signal is performed for the Q component signal. However, it is obvious that the comparison may be performed for the I component signal. While the phase controller 17 of FIG. 5 can be realized by combining a logic gate circuit with a counter and a memory, it can also be implemented by software using a DSP or a microcomputer (not shown). FIGS. 8 and 9 are flowcharts in the case where the operations of the parts other than the comparators 20, 22, and 26 in FIG. 5 are implemented by software. Less than,
This flowchart will be described.

【0032】ステップ101において、カウンタ24のカウ
ント値Kと、I-Q座標上での位相角の初期設定値φと、ベ
ースバンドQ成分がローレベルからハイレベルに変化し
たかどうかを示すフラグの値Mとをそれぞれゼロにセッ
トする。次に、ステップ101でI成分ベースバンド入力信
号とコンパレータ22出力と、Q成分ベースバンド入力信
号とコンパレータ26出力と、Q成分ベースバンド加算信
号Q′とコンパレータ21出力とを取り込む。
In step 101, the count value K of the counter 24, the initial value φ of the phase angle on the IQ coordinate, and the flag value M indicating whether the baseband Q component has changed from low level to high level. And are set to zero. Next, in step 101, the I component baseband input signal and the output of the comparator 22, the Q component baseband input signal and the output of the comparator 26, the Q component baseband addition signal Q 'and the output of the comparator 21 are fetched.

【0033】次にステップ102で、コンパレータ21と26
の出力の排他的論理和Xの値を計算する。ステップ103
で、Xが1かどうか判定される。Xが1であれば、ステップ
104に進み、Xが1でなければステップ101に戻る。ステッ
プ104で、移相差カウンタ(カウンタ24に相当)の値Kを
1インクリメントする。ステップ105で、カウント値Kが
移相差カウンタの設定基準値Lを超えたかどうかを判定
する。カウント値Kが基準値Lを超えた場合には、ステッ
プ106に進み、超えていない場合には、ステップ101に戻
る。
Next, at step 102, the comparators 21 and 26
Calculate the value of XOR of the output of. Step 103
It is determined whether X is 1 or not. If X is 1, step
Proceed to 104, and return to step 101 if X is not 1. At step 104, the value K of the phase difference counter (corresponding to the counter 24) is calculated.
Increment by one. In step 105, it is determined whether or not the count value K has exceeded the reference value L set for the phase shift difference counter. If the count value K has exceeded the reference value L, the process proceeds to step 106; otherwise, the process returns to step 101.

【0034】ステップ106では、このあと説明するステ
ップ110〜126において決定された移相設定値φに対応す
るI成分とQ成分のDC電圧値をメモリ(図示しない)から
読み出してアナログ信号として出力する(制御部33の動
作に相当)。即ち、例えば、ROMのようなめもりには、
φ値の1〜360°の範囲ごとの位相値に相当するI成分電
圧とQ成分電圧の値が記憶されている。そして、ステッ
プ106で決定した電圧値により移相器18′を制御してス
テップ107で移相をリセットする。
In step 106, the DC voltage values of the I component and the Q component corresponding to the phase shift set value φ determined in steps 110 to 126 described later are read from a memory (not shown) and output as analog signals. (Equivalent to the operation of the control unit 33). That is, for example, for a ROM
The values of the I component voltage and the Q component voltage corresponding to the phase value for each range of the φ value from 1 to 360 ° are stored. Then, the phase shifter 18 'is controlled by the voltage value determined in step 106, and the phase shift is reset in step 107.

【0035】一方、移相のと進みと遅れの検出フローに
ついてさらに説明する。ステップ110で、フラグ値Mがハ
イレベル(1)かどうか判定する。フラグMがハイレベ
ルであれば(前回のQ成分がローレベルであることを示
す。)、次にステップ111でQ成分ベースバンド入力信号
Qがハイレベルかどうか判定する。Q値がハイレベルであ
れば、ステップ112でフラグMを0にリセットする。ステ
ップ110でフラグMがローレベル(前回のQ成分がハイレ
ベルであることを示す。)であれば、次にステップ113
でQ値がローレベルかどうか判定する。Q値がローレベル
であれば、ステップ114でフラグMを1にセットする。Q値
がローレベルでなければステップ101に戻り、上記のス
テップを繰り返す。これまでの動作は、フリップフロッ
プ27,28のクロック動作に相当する。
On the other hand, the detection flow of the phase shift, the advance and the delay will be further described. In step 110, it is determined whether or not the flag value M is at a high level (1). If the flag M is at high level (indicating that the previous Q component is at low level), then at step 111, the Q component baseband input signal
Determine if Q is high level. If the Q value is high, the flag M is reset to 0 in step 112. If the flag M is low at step 110 (indicating that the previous Q component is at high level), then step 113
To determine if the Q value is low. If the Q value is low, the flag M is set to 1 in step 114. If the Q value is not low, the process returns to step 101 and repeats the above steps. The operation so far corresponds to the clock operation of the flip-flops 27 and 28.

【0036】次に、ステップ115で、I成分ベースバンド
入力信号Iの値がハイかどうか判定する。I値がハイであ
ればステップ116で、Q成分ベースバンド加算信号Q′が
ハイかどうか判定する。ステップ115で、I値がハイレベ
ルでないと判定されると、ステップ117でQ成分ベースバ
ンド加算信号Q′がハイかどうか判定する。ステップ110
〜117はフリップフロップ27,28とインバータ29及びス
イッチ30の動作に相当する。
Next, at step 115, it is determined whether the value of the I component baseband input signal I is high. If the I value is high, it is determined in step 116 whether the Q component baseband addition signal Q 'is high. If it is determined in step 115 that the I value is not at the high level, it is determined in step 117 whether the Q component baseband addition signal Q ′ is high. Step 110
117 correspond to the operations of the flip-flops 27 and 28, the inverter 29 and the switch 30.

【0037】次に、ステップ120で、カウント値Nが0よ
りも大きいかどうかを判定する。カウント値Nが0よりも
大きい場合には、移相遅れであるので、ステップ121で
現在の移相設定値φに所定の移相量△(デルタ)を加算
する。カウント値Nが0よりも大きくない場合には、位相
進みであるので、ステップ122で現在の位相設定値φに
所定の移相量△を減算する。
Next, at step 120, it is determined whether or not the count value N is larger than zero. If the count value N is larger than 0, it is a phase shift delay, so that a predetermined phase shift amount △ (delta) is added to the current phase shift set value φ in step 121. If the count value N is not larger than 0, the phase is advanced, so that in step 122, a predetermined phase shift amount △ is subtracted from the current phase set value φ.

【0038】次に、ステップ123で、更新された移相設
定値φが360°以上かどうか判定する。φが360°以上で
あれば、ステップ124でφ−360を演算してその結果を新
たなφとする。ステップ123でφが360°以上でないと判
定されればステップ125でφが0よりも小さいかどうか判
定される。φが0よりも小さい場合には、ステップ126で
φ−360を演算し、その結果を新たなφとする。決定し
たφ値はステップ106で使用される。
Next, in step 123, it is determined whether the updated phase shift set value φ is equal to or greater than 360 °. If φ is equal to or greater than 360 °, φ-360 is calculated in step 124 and the result is set as a new φ. If it is determined in step 123 that φ is not 360 ° or more, it is determined in step 125 whether φ is smaller than 0. If φ is smaller than 0, φ-360 is calculated in step 126, and the result is set as a new φ. The determined φ value is used in step 106.

【0039】上述の実施例では、入力信号のQ成分Qと、
帰還信号のQ成分Q′を用いて位相差の比較を行い、入力
信号のI成分IとQ成分Q及び帰還信号のQ成分Q′を用いて
回転方向を求めたが、位相差の比較のために帰還信号の
Q成分Q′の代わりに帰還信号のI成分I′を用いてもよい
し、またそのとき、回転方向を求めるために、入力信号
のI成分IとQ成分Q及び帰還信号のI成分I′を用いてもよ
いことは自明である。
In the embodiment described above, the Q component Q of the input signal and
The phase difference was compared using the Q component Q ′ of the feedback signal, and the rotation direction was obtained using the I component I and Q component Q of the input signal and the Q component Q ′ of the feedback signal. Because of the feedback signal
The I component I 'of the feedback signal may be used in place of the Q component Q', and at that time, the I component I and the Q component Q of the input signal and the I component I 'of the feedback signal are obtained in order to determine the rotation direction. It is obvious that may be used.

【0040】[0040]

【発明の効果】以上のように本発明によれば、ベースバ
ンド信号のQ成分とI成分を観測することで位相制御を行
うことが可能となる。また、通常動作中に自動的に位相
制御を行うことができるため、位相調整のために特別な
テスト信号を必要としない。更にまた、開ループと閉ル
ープの切り替え手段を不要としたことにより正確な位相
制御を行うことができる。従って、カーテシアンループ
を開ループとせずに、かつ、温度変動、経時変化等でル
ープ内の位相が変化した場合でも位相変化に追従できる
ため、位相特性を安定に動作させ、出力動作特性の安定
化、スプリアス特性の劣化等を防ぐことができる。
As described above, according to the present invention, the phase control can be performed by observing the Q component and the I component of the baseband signal. Further, since the phase control can be automatically performed during the normal operation, no special test signal is required for the phase adjustment. Furthermore, accurate phase control can be performed by eliminating the need for switching means between the open loop and the closed loop. Therefore, it is possible to follow the phase change even if the phase in the loop changes due to temperature fluctuation, temporal change, etc. without opening the Cartesian loop and to stably operate the phase characteristic and stabilize the output operation characteristic. And the spurious characteristics can be prevented from deteriorating.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の送信機の負帰還回路の一実施例の構
成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of an embodiment of a negative feedback circuit of a transmitter according to the present invention.

【図2】 従来の負帰還回路の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a conventional negative feedback circuit.

【図3】 本発明の位相制御方法の一実施例の動作を説
明するタイムチャート。
FIG. 3 is a time chart for explaining the operation of an embodiment of the phase control method of the present invention.

【図4】 本発明の位相制御器の排他的論理和の動作の
一実施例を説明をする図。
FIG. 4 is a view for explaining an embodiment of an exclusive OR operation of the phase controller of the present invention.

【図5】 本発明の位相制御器の一実施例を示すブロッ
ク構成図。
FIG. 5 is a block diagram showing an embodiment of a phase controller according to the present invention.

【図6】 本発明の一実施例の位相制御器の動作説明
図。
FIG. 6 is an explanatory diagram of an operation of the phase controller according to one embodiment of the present invention.

【図7】 本発明の一実施例の位相制御器の動作説明
図。
FIG. 7 is an explanatory diagram of the operation of the phase controller according to one embodiment of the present invention.

【図8】 本発明の位相制御器をソフトウエアで十汁場
合のフローチャートの一部。
FIG. 8 is a part of a flowchart in a case where the phase controller of the present invention is implemented by software.

【図9】 本発明の位相制御器をソフトウエアで十汁場
合のフローチャートの一部。
FIG. 9 is a part of a flowchart when the phase controller of the present invention is implemented by software.

【図10】 図1の移相器の具体例の構成を示すブロッ
ク図。
FIG. 10 is a block diagram showing a configuration of a specific example of the phase shifter in FIG. 1;

【図11】 図10の移相器の動作を説明するためのI
−Q座標図。
11 is a diagram illustrating I for explaining the operation of the phase shifter in FIG. 10;
-Q coordinate diagram.

【符号の説明】[Explanation of symbols]

1:ベースバンド信号発生器、 2:加算器、 3:ルー
プフィルタ、 4:直交変調器、 5,7:バンドパスフ
ィルタ、 6,15:ミキサ、 8:電力増幅器、9:アン
テナ、 10:方向性結合器、 11:基準信号発生器、
12,13:PLL周波数シンセサイザ、 14:アッテネー
タ、 16:直交復調器、 17,19:位相制御器、 18,
18′:移相器、 20,30:スイッチ、 21,22,26:コ
ンパレータ、 23:排他的論理和回路、 24:カウン
タ、 25:アップダウンカウンタ、27,28:フリップフ
ロップ、 29:インバータ、 30:スイッチ、 31-1,
31-2,31-3:入力端子、 32:基準電圧入力端子、33:
制御部、 34:出力端子、35:クロック入力端子。
1: Baseband signal generator, 2: Adder, 3: Loop filter, 4: Quadrature modulator, 5, 7: Bandpass filter, 6, 15: Mixer, 8: Power amplifier, 9: Antenna, 10: Direction Sex coupler, 11: reference signal generator,
12, 13: PLL frequency synthesizer, 14: attenuator, 16: quadrature demodulator, 17, 19: phase controller, 18,
18 ': phase shifter, 20, 30: switch, 21, 22, 26: comparator, 23: exclusive OR circuit, 24: counter, 25: up / down counter, 27, 28: flip-flop, 29: inverter, 30: switch, 31-1,
31-2, 31-3: Input terminal, 32: Reference voltage input terminal, 33:
Control unit, 34: output terminal, 35: clock input terminal.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ベースバンド信号の入力同相成分と入力
直交成分とを入力し、該ベースバンド信号を局部発振信
号周波数によって直交変調し、該直交変調した信号を所
定電力レベルに増幅して送信する送信機であって、 該送信機の出力信号の一部を分岐する分岐手段と、該分
岐手段によって分岐された該出力信号の一部を前記局部
発振信号周波数によって帰還同相成分と帰還直交成分を
直交復調する直交復調手段と、前記帰還同相成分と前記
入力同相成分及び前記帰還直交成分と前記入力直交成分
をそれぞれ加算する加算手段とを備えることによって、
前記Q成分Q′の非線形歪みを補償する負帰還方式による
非線形歪み補償回路において、 前記入力同相成分と前記入力直交成分の位相と、前記加
算手段によって加算した信号の位相とを比較する位相比
較手段と、 該位相比較手段が比較した情報を元に前記直交復調器に
入力する前記局部発振信号の位相の制御を行なう制御手
段とを有し、 通常動作時の入力信号を使って、常時位相制御を行うこ
とによって、出力動作特性を安定に動作させることを特
徴とする送信機。
1. An input in-phase component and an input quadrature component of a baseband signal are input, the baseband signal is quadrature-modulated by a local oscillation signal frequency, and the quadrature-modulated signal is amplified to a predetermined power level and transmitted. A transmitter, comprising: a branching unit that branches a part of an output signal of the transmitter, and a part of the output signal that is branched by the branching unit, by converting a feedback in-phase component and a feedback quadrature component according to the local oscillation signal frequency. By providing quadrature demodulation means for performing quadrature demodulation, and adding means for adding the feedback in-phase component, the input in-phase component, and the feedback quadrature component and the input quadrature component, respectively,
A nonlinear distortion compensating circuit based on a negative feedback method for compensating for nonlinear distortion of the Q component Q ′, wherein a phase comparing unit that compares a phase of the input in-phase component and a phase of the input quadrature component with a phase of a signal added by the adding unit; And control means for controlling the phase of the local oscillation signal input to the quadrature demodulator based on the information compared by the phase comparison means. A transmitter that stably operates output operation characteristics by performing the following.
【請求項2】 ベースバンド信号の入力同相成分と入力
直交成分とを入力し、該ベースバンド信号を局部発振信
号周波数によって直交変調し、該直交変調した信号を所
定電力レベルに増幅して送信する送信機であって、 該送信機の出力信号の一部を分岐する分岐手段と、該分
岐手段によって分岐された該出力信号の一部を前記局部
発振信号周波数によって帰還同相成分と帰還直交成分を
直交復調する直交復調手段と、前記帰還同相成分と前記
入力同相成分及び前記帰還直交成分と前記入力直交成分
をそれぞれ加算する加算手段とを備えることによって、
前記送信機の非線形歪みを補償する負帰還方式による非
線形歪み補償回路において、 前記直交復調器に入力する前記局部発振信号周波数の位
相を移相する移相手段と、 前記入力直交成分または同相成分と、前記加算手段によ
って加算した直交成分または同相成分とを比較して、前
記移相手段が移相するための位相制御情報を出力する位
相制御手段とを有し、 前記入力同相成分と前記帰還同相成分との位相差、及
び、前記入力直交成分と前記帰還直交成分との位相差を
調節することを特徴とする送信機。
2. An input in-phase component and an input quadrature component of a baseband signal are input, the baseband signal is quadrature-modulated by a local oscillation signal frequency, and the quadrature-modulated signal is amplified to a predetermined power level and transmitted. A transmitter, comprising: a branching unit that branches a part of an output signal of the transmitter, and a part of the output signal that is branched by the branching unit, by converting a feedback in-phase component and a feedback quadrature component according to the local oscillation signal frequency. By providing quadrature demodulation means for performing quadrature demodulation, and adding means for adding the feedback in-phase component, the input in-phase component, and the feedback quadrature component and the input quadrature component, respectively,
In a nonlinear distortion compensation circuit using a negative feedback method for compensating for nonlinear distortion of the transmitter, a phase shifter that shifts a phase of the local oscillation signal frequency input to the quadrature demodulator, and the input quadrature component or the in-phase component. A phase control unit that compares the quadrature component or the in-phase component added by the adding unit and outputs phase control information for phase shifting by the phase shifting unit. The input in-phase component and the feedback in-phase A transmitter for adjusting a phase difference between the input quadrature component and a phase difference between the input quadrature component and the feedback quadrature component.
【請求項3】 請求項1または請求項2記載の送信機に
おいて、前記位相制御手段及び前記移相手段を閉ループ
で行うことを特徴とする送信機。
3. The transmitter according to claim 1, wherein said phase control means and said phase shift means are performed in a closed loop.
【請求項4】 請求項1記載の送信機において、前記入
力ベースバンド信号と直交変調器に入力される信号とか
ら位相の回転量を検出し位相制御を行うことを特徴とす
る送信機。
4. The transmitter according to claim 1, wherein phase control is performed by detecting a phase rotation amount from the input baseband signal and a signal input to a quadrature modulator.
JP2000301300A 1999-10-08 2000-09-29 Transmitter using non-linear distortion compensation circuit by negative feedback system Expired - Lifetime JP3725016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000301300A JP3725016B2 (en) 1999-10-08 2000-09-29 Transmitter using non-linear distortion compensation circuit by negative feedback system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-288156 1999-10-08
JP28815699 1999-10-08
JP2000301300A JP3725016B2 (en) 1999-10-08 2000-09-29 Transmitter using non-linear distortion compensation circuit by negative feedback system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005244503A Division JP4490349B2 (en) 1999-10-08 2005-08-25 Transmitter using non-linear distortion compensation circuit by negative feedback system

Publications (2)

Publication Number Publication Date
JP2001177585A true JP2001177585A (en) 2001-06-29
JP3725016B2 JP3725016B2 (en) 2005-12-07

Family

ID=26557049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000301300A Expired - Lifetime JP3725016B2 (en) 1999-10-08 2000-09-29 Transmitter using non-linear distortion compensation circuit by negative feedback system

Country Status (1)

Country Link
JP (1) JP3725016B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408043B1 (en) * 2001-09-21 2003-12-01 엘지전자 주식회사 Predistortion type digital linearier with digital if circuit
JP2007259392A (en) * 2006-03-27 2007-10-04 Hitachi Kokusai Electric Inc Transmitter
US7893787B2 (en) 2005-08-19 2011-02-22 Nec Corporation DC offset cancellation circuit for modulator using 1-bit signal conversion
CN109490839A (en) * 2018-10-29 2019-03-19 北京遥感设备研究所 A kind of temperature feedback phase-correcting circuit and method
KR20210115690A (en) * 2020-03-16 2021-09-27 주식회사 웨이브피아 Phase locked RF power generator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408043B1 (en) * 2001-09-21 2003-12-01 엘지전자 주식회사 Predistortion type digital linearier with digital if circuit
US7893787B2 (en) 2005-08-19 2011-02-22 Nec Corporation DC offset cancellation circuit for modulator using 1-bit signal conversion
JP2007259392A (en) * 2006-03-27 2007-10-04 Hitachi Kokusai Electric Inc Transmitter
JP4617270B2 (en) * 2006-03-27 2011-01-19 株式会社日立国際電気 Transmitter
CN109490839A (en) * 2018-10-29 2019-03-19 北京遥感设备研究所 A kind of temperature feedback phase-correcting circuit and method
KR20210115690A (en) * 2020-03-16 2021-09-27 주식회사 웨이브피아 Phase locked RF power generator
KR102437056B1 (en) 2020-03-16 2022-08-26 주식회사 웨이브피아 Phase locked RF power generator

Also Published As

Publication number Publication date
JP3725016B2 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
US7409004B2 (en) Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization
JP2540098B2 (en) Adaptive Phase Control of Power Amplifier Predistorter
US6384677B2 (en) Power amplifier having negative feedback circuit for transmitter
KR100872277B1 (en) Systems, methods, and apparatuses for linear polar transmitter
US8009765B2 (en) Digital polar transmitter
EP1040571B1 (en) Method and arrangement for correcting phase error in linearization loop of power amplifier
US7962108B1 (en) Adaptive AM/PM compensation
US20050232385A1 (en) Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
US7457586B1 (en) Method of in-device phase measurement and correlation to programmable factors
JP2000286915A (en) Signal modulation circuit and method
US8077799B2 (en) Apparatus and method to adjust a phase and frequency of a digital signal
WO2000031881A1 (en) Linear rf power amplifier and transmitter
WO2006054464A1 (en) Transmitting circuit, transmitting method, and communication device using the same
US20100009641A1 (en) Digital rf phase control in polar modulation transmitters
US9036737B2 (en) Polar modulation
US6693956B1 (en) Power amplifier having negative feedback circuit for transmitter
US8798191B2 (en) Transmission apparatus, radio communication apparatus, and transmission method
JP2005287010A (en) Two-point frequency modulation apparatus, radio transmitter, and radio communication device
US7603089B2 (en) Methods and apparatus for conditioning low-magnitude events in communications signals
JP3725016B2 (en) Transmitter using non-linear distortion compensation circuit by negative feedback system
JPH05175743A (en) Power amplifier
JP4490349B2 (en) Transmitter using non-linear distortion compensation circuit by negative feedback system
JP4538157B2 (en) Power amplifier circuit having negative feedback circuit and phase control method
JP2002111759A (en) Phase control method and transmitter
JP2009188757A (en) Polar modulation transmitter and modulation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250