JP2001176376A - Cold-cathode field-emission-type electron source and displayer - Google Patents

Cold-cathode field-emission-type electron source and displayer

Info

Publication number
JP2001176376A
JP2001176376A JP35527699A JP35527699A JP2001176376A JP 2001176376 A JP2001176376 A JP 2001176376A JP 35527699 A JP35527699 A JP 35527699A JP 35527699 A JP35527699 A JP 35527699A JP 2001176376 A JP2001176376 A JP 2001176376A
Authority
JP
Japan
Prior art keywords
emitter
electron source
gate
electric field
emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35527699A
Other languages
Japanese (ja)
Inventor
Junichi Sawahata
純一 澤幡
Tetsuya Ide
哲也 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35527699A priority Critical patent/JP2001176376A/en
Publication of JP2001176376A publication Critical patent/JP2001176376A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To uniformize electric field on the surface of an emitter and to improve the uniformity of electrons emitted by the emitter in a plane-shaped cold-cathode field-emission-type electron source. SOLUTION: In a cold-cathode field-emission-type electron source which has a cathode electrode 4 on the substrate, it has a plane-shaped emitter 3 on the cathode electrode 4, has a gate insulation layer surrounding the emitter 3 and has gate electrodes 1 on the gate insulation layer, an emitter end 6 is intruded into the gate insulation layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電界放出と
言われる電界放出現象を利用して電子を放出する冷陰極
電子源に関するものであり、特に、ディスプレイ、ラン
プ、蛍光表示管等に利用可能な冷陰極電界放出型電子源
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cold cathode electron source which emits electrons by utilizing a field emission phenomenon called a cold cathode field emission, and more particularly to a display, a lamp, a fluorescent display tube and the like. A possible cold cathode field emission electron source.

【0002】[0002]

【従来の技術】近年、冷陰極電界放出と呼ばれる電界放
出現象を利用して電子を放出する冷陰極電子源に関する
研究が盛んに行われ、フィールドエミッションディスプ
レイ(FED)と呼ばれるフラットパネルディスプレイ
等への応用が期待されている。
2. Description of the Related Art In recent years, research on a cold cathode electron source which emits electrons by utilizing a field emission phenomenon called a cold cathode field emission has been actively carried out, and a flat panel display called a field emission display (FED) has been developed. Application is expected.

【0003】このような電界放出型電子源の動作および
製造方法は、Stanford Research InstituteのC.A.Sp
indt等によるJournal of Applied Physics, Vol.47, N
o.12,pp.5248〜5263 (1976)に発表された研究報告によ
り公知であり、また、C.A.Spindt等による米国特許
第3,665,241号、ならびに、H.F.Gray等による米国特
許第4,307,507号等に開示されている。
[0003] The operation and manufacturing method of such a field emission electron source is described by Stanford Research Institute's CA Sp.
Journal of Applied Physics, Vol. 47, N by indt et al.
o, 12, pp. 5248-5263 (1976), and is also known from U.S. Patent No. 3,665,241 by CA Spindt et al. and U.S. Patent No. No. 4,307,507.

【0004】これらの文献に開示された電界放出型電子
源はいずれも、半導体基板や金属基板上に形成された突
起状の電子放出部(エミッタ)を持ち、エミッタの周辺
には電子を引き出す電界を印加するためのゲートが形成
されている。ゲートへの電圧印加によってエミッタから
放出された電子は、エミッタ上方に形成されたアノード
に向かって進行する。
[0004] Each of the field emission type electron sources disclosed in these documents has a projecting electron emission portion (emitter) formed on a semiconductor substrate or a metal substrate, and an electric field for extracting electrons is provided around the emitter. Is formed. Electrons emitted from the emitter by applying a voltage to the gate travel toward the anode formed above the emitter.

【0005】最近では、特開平5-282990に示されるよう
に、エミッタ部分にダイアモンドなどの低電界で電子を
放出する材料を用いて、アノードに印加する電圧によっ
てエミッタから電子を引き出し、ゲート電極を電子放出
の抑制に用いる電界放出型電子源が提案されている。ま
た、伊勢電子の上村らは、SID 98 DIGEST, pp.1052〜10
55において、エミッタにカーボンナノチューブを用い、
ゲート電極をメッシュあるいはグリッド状にした電界放
出型電子源を提案している。
Recently, as disclosed in Japanese Patent Application Laid-Open No. 5-282990, a material that emits electrons in a low electric field such as diamond is used for the emitter portion, electrons are extracted from the emitter by a voltage applied to the anode, and a gate electrode is formed. A field emission electron source used for suppressing electron emission has been proposed. In addition, Ise Electronics Uemura et al., SID 98 DIGEST, pp.1052-10
In 55, using carbon nanotubes for the emitter,
A field emission type electron source having a gate electrode in a mesh or grid shape has been proposed.

【0006】[0006]

【発明が解決しようとする課題】突起状のエミッタから
電子を放出する電界放出型電子源においては、エミッタ
から放出された電子が陽極に向かって進行する際に、進
行方向に向かって垂直方向の力をゲートから受けて垂直
方向(外側)に曲がるために、フラットパネルディスプ
レイへ応用した際にクロストーク等の現象を生じ、使い
難いものであった。
In a field emission type electron source that emits electrons from a projecting emitter, when the electrons emitted from the emitter travel toward the anode, they move in a direction perpendicular to the traveling direction. Since it is bent in the vertical direction (outside) by receiving a force from the gate, when applied to a flat panel display, phenomena such as crosstalk and the like occur, making it difficult to use.

【0007】特開平5-282990に開示された構造において
は、エミッタの微少構造(ダイアモンド微結晶)がエミ
ッタ開口部のサイズとくらべて十分小さいため、エミッ
タは図1(a)に示すように、ほぼ平面と見なすことがで
きる。図1(a)で、図示しないアノード電極とカソード
電極4との間に印加したアノード電圧によって平面状の
エミッタ3から放出された電子はアノード電極に向かっ
て進む。ディスプレイの場合には、アノード電極上に蛍
光体が塗布されており、エミッタ3から放出された電子
が蛍光体に衝突することによって発光する。ここで、ゲ
ート電極1に適当な電圧を印加することによって電流量
が制御される。ゲート電極1に電圧が印加されていない
場合には、エミッタから放出される電子は、エミッタ全
面に渡ってほぼ均一とみなせる。
In the structure disclosed in Japanese Patent Application Laid-Open No. 5-282990, the microstructure of the emitter (diamond microcrystal) is sufficiently smaller than the size of the emitter opening, so that the emitter is, as shown in FIG. It can be regarded as almost flat. In FIG. 1A, electrons emitted from a planar emitter 3 by an anode voltage applied between an anode electrode (not shown) and a cathode electrode 4 travel toward the anode electrode. In the case of a display, a phosphor is coated on the anode electrode, and light is emitted when electrons emitted from the emitter 3 collide with the phosphor. Here, the current amount is controlled by applying an appropriate voltage to the gate electrode 1. When no voltage is applied to the gate electrode 1, electrons emitted from the emitter can be regarded as substantially uniform over the entire surface of the emitter.

【0008】しかしながら、電流量を制御するためにゲ
ート電極に電圧を印加すると、図1(c)の曲線aに示す
ごとく、エミッタ端に電界が集中するようになる。した
がって、エミッタ6から放出される電子の多くは、エミ
ッタ6の周縁部に限られることになり、電子放出効率が
悪く、ディスプレイにおいて不均一な発光を生じる。さ
らに、階調をとるためにはゲート電圧を変化させて電流
量を制御する必要があるが、ゲート電圧の変化に伴って
エミッタ上の電界分布が変化し、アノード電極上に塗布
した蛍光体の中の発光する部分が変化するために良好な
階調表示が得られなくなるという不都合も生じる。ま
た、エミッタ全体から電子が均一に出ないと、エミッタ
の一部のみに負荷がかかるためエミッタの寿命が短くな
るという欠点も有する。
However, when a voltage is applied to the gate electrode to control the amount of current, the electric field concentrates at the emitter end as shown by a curve a in FIG. Therefore, most of the electrons emitted from the emitter 6 are limited to the peripheral portion of the emitter 6, and the electron emission efficiency is poor, causing uneven light emission in the display. Furthermore, in order to obtain a gradation, it is necessary to control the amount of current by changing the gate voltage, but the electric field distribution on the emitter changes with the change in the gate voltage, and the phosphor applied to the anode electrode is changed. There is also an inconvenience that a good gray scale display cannot be obtained due to a change in the light emitting portion in the middle. Further, if electrons are not uniformly emitted from the entire emitter, a load is applied to only a part of the emitter, so that the life of the emitter is shortened.

【0009】SID 98 DIGEST, pp.1052〜1055に開示され
ているようにメッシュ状のゲート電極を用いると、エミ
ッタ全面に均一に電界がかかるようになるが、ゲート電
極に正の電圧が印加されているために、エミッタから放
出された電子のゲート電極に吸収される割合が多くな
り、損失が大きくなってしまう。
When a mesh gate electrode is used as disclosed in SID 98 DIGEST, pp. 1052 to 1055, an electric field is uniformly applied to the entire surface of the emitter, but a positive voltage is applied to the gate electrode. Therefore, the ratio of electrons emitted from the emitter to be absorbed by the gate electrode increases, and the loss increases.

【0010】そこで、本願発明は上記課題を解決するた
めになされたものであり、不均一な発光、階調表示の問
題を解決することを目的とする。
Therefore, the present invention has been made to solve the above problems, and has as its object to solve the problems of uneven light emission and gradation display.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明にかかる冷陰極電界放出型電子源は、基板上
にカソード電極と、該カソード電極上に平面状のエミッ
タと、該エミッタの周囲に配置されたゲート絶縁層と、
該ゲート絶縁層上にゲート電極とを具備し、アノードに
電圧を印加することにより電子を引き出し、ゲート電極
に印加する電圧によって電子の放出を抑制する冷陰極電
界放出型電子源において、エミッタ端がゲート絶縁層に
食い込んでいることを特徴とする。
In order to achieve the above object, a cold cathode field emission type electron source according to the present invention comprises a cathode electrode on a substrate, a planar emitter on the cathode electrode, A gate insulating layer disposed around
A cold cathode field emission electron source comprising a gate electrode on the gate insulating layer, extracting electrons by applying a voltage to the anode, and suppressing the emission of electrons by the voltage applied to the gate electrode; It is characterized by being penetrated into the gate insulating layer.

【0012】このように構成することにより、アノード
電圧で電子を引き出しゲート電圧で電子の放出を抑制で
きる冷陰極電界放出型電子源において、エミッタ端から
の電子放出を抑制し、絶縁層におおわれていない電子放
出可能なエミッタ領域の電界の均一性を向上することを
可能とする。
With this configuration, in a cold cathode field emission type electron source in which electrons can be extracted at an anode voltage and emission of electrons can be suppressed at a gate voltage, emission of electrons from an emitter end is suppressed and the insulating layer is covered. It is possible to improve the uniformity of the electric field of the emitter region where no electrons can be emitted.

【0013】好ましくは、前記エミッタの前記ゲート絶
縁層への食い込みの長さが、エミッタの厚さの2倍以上
であることを特徴とする。
Preferably, the length of the emitter biting into the gate insulating layer is at least twice the thickness of the emitter.

【0014】さらに、上記冷陰極電界放出型電子源を電
子源として用いて、ピクセル内輝度均一性に優れた表示
装置を作製することが可能となる。
Further, by using the cold cathode field emission type electron source as an electron source, it is possible to manufacture a display device having excellent in-pixel luminance uniformity.

【0015】[0015]

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施形態を説明する。図1(b)は、本発明による冷
陰極電界放出型電子源のセル構成を示す断面図である。
この冷陰極電界放出型電子源は、基板5、ゲート絶縁層
2、ゲート電極1が積層構造となっており、ゲート電極
1とゲート絶縁層2とには円状あるいは楕円状あるいは
方形状の孔が貫通しており、孔の底部には平面エミッタ
3が形成されている。エミッタ端は、ゲート絶縁層2に
食い込むように形成する。また、エミッタ3とゲート電
極1との上方には、エミッタ3およびゲート電極1と電
気的に絶縁して、図示しないアノードが設置されてい
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1B is a sectional view showing a cell configuration of a cold cathode field emission electron source according to the present invention.
This cold cathode field emission type electron source has a laminated structure of a substrate 5, a gate insulating layer 2, and a gate electrode 1, and a circular, elliptical, or square hole is formed between the gate electrode 1 and the gate insulating layer 2. Penetrates, and a planar emitter 3 is formed at the bottom of the hole. The emitter end is formed so as to bite into the gate insulating layer 2. An anode (not shown) is provided above the emitter 3 and the gate electrode 1 so as to be electrically insulated from the emitter 3 and the gate electrode 1.

【0016】基板5とエミッタ3との間の金属層4は、
図示しない電圧供給源からエミッタ3に電気的導通を与
えるためのカソード電極である。エミッタ3には、電子
を放出しやすくするため、カーボンナノチューブを用い
る。カーボンナノチューブは、伊勢電子の上村らがSID
98 DIGEST, pp.1052〜1055で発表した研究報告にあるよ
うに、0.8V/μm程度の電界印加によって電子を放出
することが可能である。そのため、アノード−エミッタ
間隔1mmにおいて1kV程度の電圧印加によって駆動
することができる。カーボンナノチューブは、スパッタ
法やCVD法、あるいは微粒子を塗布することによって
形成される。ゲート電極1とカソード電極4とをマトリ
クス状に配置することによりフィールドエミッションデ
ィスプレイ(FED)の電子源アレイが構築される。
The metal layer 4 between the substrate 5 and the emitter 3
It is a cathode electrode for providing electrical continuity to the emitter 3 from a voltage source (not shown). Carbon nanotubes are used for the emitter 3 in order to easily emit electrons. Uemura et al. At ISE Electronics SID
As described in a research report published in 98 DIGEST, pp. 1052 to 1055, electrons can be emitted by applying an electric field of about 0.8 V / μm. Therefore, it can be driven by applying a voltage of about 1 kV at an anode-emitter distance of 1 mm. The carbon nanotube is formed by a sputtering method, a CVD method, or by applying fine particles. By arranging the gate electrode 1 and the cathode electrode 4 in a matrix, an electron source array of a field emission display (FED) is constructed.

【0017】ここで、例えば、30インチHDTV(19
20×1080画素)のFEDへの応用を考える。図8にR,
G,B各1サブピクセルより構成される1ピクセルの形
状と寸法を示す。サブピクセルピッチが110μm×3
40μm程度になるので、ゲート電極1の幅を60μ
m、カソード電極4の幅を290μmとした。また、エ
ミッタ3のゲート絶縁層2への食い込みを考えて、ゲー
ト開口部は20μm×250μmとした。ここで、エミ
ッタ3からゲート電極1の下端までの高さを20μm、
アノードからエミッタまでの距離を1mmとした。ま
た、アノードへの印加電圧は、全実験を通じて5kVと
した。図中の破線6は、ゲート電極1の下に存在するゲ
ート絶縁層へのエミッタ3の食い込み端を示している。
Here, for example, a 30-inch HDTV (19
Consider application to FED (20 × 1080 pixels). FIG.
Shows the shape and size of one pixel composed of one subpixel for each of G and B. Subpixel pitch is 110μm × 3
Since the width of the gate electrode 1 is about 40 μm,
m, and the width of the cathode electrode 4 was 290 μm. The gate opening was set to 20 μm × 250 μm in consideration of the bite of the emitter 3 into the gate insulating layer 2. Here, the height from the emitter 3 to the lower end of the gate electrode 1 is 20 μm,
The distance from the anode to the emitter was 1 mm. The voltage applied to the anode was 5 kV throughout the experiment. A broken line 6 in the drawing indicates a biting end of the emitter 3 into the gate insulating layer existing below the gate electrode 1.

【0018】ここで、許容される電界分布幅を考える。
新編色彩科学ハンドブック(1998年6月、東京大学出版
会、54頁)に、一様な背景輝度の中に視角直径4′の円
盤形対象物を0.2秒間提示した際に、対象物を弁別で
きる背景輝度と対象物との最小の輝度差(輝度差弁別
閾)が与えられている。ディスプレイで一般的な輝度で
ある300Cd/m2を背景輝度とすると、輝度差弁別閾
は25Cd/m2、即ち、背景輝度のほぼ10%である。
このことは、背景輝度の10%以内の輝度差は検知でき
ないということを意味している。
Here, the allowable electric field distribution width is considered.
When a disk-shaped object with a viewing angle of 4 'was presented for 0.2 seconds in a uniform background luminance in the New Color Science Handbook (June 1998, The University of Tokyo Press, p. 54), The minimum luminance difference between the distinguishable background luminance and the object (luminance difference discrimination threshold) is given. Assuming that the background luminance is 300 Cd / m 2 , which is a general luminance of the display, the luminance difference discrimination threshold is 25 Cd / m 2 , that is, approximately 10% of the background luminance.
This means that a luminance difference within 10% of the background luminance cannot be detected.

【0019】したがって、蛍光体の輝度が蛍光体に入射
する電子電流に比例すると仮定すると、許容される電流
の分布幅も10%以下と考えてよい。本願の電子源は電
界放出型電子源であり、電流はFowler-Nordheimの式に
従うので、第1近似として電界幅が小さければ許容され
る電界幅は電流幅の1/2となり、許容される電流の分
布幅は5%以下と見積もることができる。
Therefore, assuming that the luminance of the phosphor is proportional to the electron current incident on the phosphor, the allowable current distribution width may be considered to be 10% or less. The electron source of the present application is a field emission type electron source, and the current follows the Fowler-Nordheim equation. Therefore, as a first approximation, if the electric field width is small, the allowable electric field width is の of the current width, and the allowable current is Can be estimated to be 5% or less.

【0020】<第1の実施形態>まず、ゲート電極の厚
さを10μm、エミッタの幅(長さ)を20μm、エミ
ッタの厚さを1μm、エミッタ端の絶縁層への食い込み
を両端各々4μmとした。図1(c)の曲線bは、ゲート
電圧を20Vとした場合のエミッタ表面での電界強度分
布を示している。エミッタ表面での電界強度分布は±5
%以内におさまっており、エミッタ表面からの電子放出
は上述の許容範囲にあり、ほぼ均一である。
<First Embodiment> First, the thickness of the gate electrode is 10 μm, the width (length) of the emitter is 20 μm, the thickness of the emitter is 1 μm, and the penetration of the emitter end into the insulating layer is 4 μm at each end. did. A curve b in FIG. 1C shows the electric field intensity distribution on the emitter surface when the gate voltage is set to 20V. Electric field strength distribution at emitter surface is ± 5
%, And the electron emission from the emitter surface is within the above-mentioned allowable range and almost uniform.

【0021】また、図2には、ゲート電圧のみを20
V、10V、5Vと変化させた場合のエミッタ表面での
電界強度分布を示している。エミッタ表面での電界強度
分布は、いずれの場合においても±5%以内におさまっ
ている。FEDで階調をとるためにはゲート電圧を変化
させて電流量を制御する必要があるが、いずれのゲート
電圧においてもエミッタ表面の電界強度が均一であるた
め、アノード電極上に塗布した蛍光体中の発光する部分
が変化することなく良好な階調表示が得られる。
FIG. 2 shows that only the gate voltage is 20
5 shows the electric field intensity distribution on the emitter surface when V, 10 V, and 5 V are changed. The electric field intensity distribution on the emitter surface is within ± 5% in each case. It is necessary to control the amount of current by changing the gate voltage in order to obtain the gradation by the FED. However, since the electric field intensity on the emitter surface is uniform at any gate voltage, the phosphor coated on the anode electrode Good gradation display can be obtained without changing the light emitting portion in the middle.

【0022】<第1の比較形態>図1(a)は、エミッタ
端がゲート絶縁層2の内部に食い込んでいないことを除
けば、第1の実施形態の冷陰極電界放出型電子源の構成
と同じであり、図1(b)において説明した部位に対応す
る部位には、同一の符号を附している。図1(c)の曲線
aは、図1(a)の構造においてアノード電圧を5kV、
ゲート電圧を20Vとした場合のエミッタ表面での電界
強度分布を示している。エミッタ表面での電界強度分布
は±30%以上あり、第1の実施形態の場合に比較して
エミッタ表面からの電子放出は極めて不均一になり、さ
らに、良好な階調表示への妨げになることが分かる。
<First Comparative Embodiment> FIG. 1A shows the configuration of the cold cathode field emission type electron source of the first embodiment except that the emitter end does not penetrate into the gate insulating layer 2. The same reference numerals are given to parts corresponding to the parts described in FIG. The curve a in FIG. 1C shows that the anode voltage is 5 kV and the structure in FIG.
The electric field intensity distribution on the emitter surface when the gate voltage is 20 V is shown. The electric field intensity distribution on the emitter surface is ± 30% or more, and the electron emission from the emitter surface is extremely non-uniform as compared with the case of the first embodiment. You can see that.

【0023】<第2の実施形態>図3は、エミッタ端の
ゲート絶縁層2への食い込み量が4μmの電子源のゲー
トに20Vの電圧を印加した場合のゲート電極1の厚さ
に対するエミッタ表面での電界強度分布の依存性を示し
ている。図3の曲線a,b,cは、それぞれ、ゲート電
極1の厚さが10μm,3μm,1μmの場合のエミッ
タ表面での電界強度分布である。図3の曲線aは、図1
(c)の曲線bと同一である。ゲート電極1を薄くしてい
くと、ゲート電界によるアノードからの電界の遮蔽効果
が薄れるためエミッタ中央部の電界が強くなっていくこ
とがかわる。
<Second Embodiment> FIG. 3 shows the emitter surface with respect to the thickness of the gate electrode 1 when a voltage of 20 V is applied to the gate of an electron source having a bite of 4 μm at the end of the emitter into the gate insulating layer 2. 4 shows the dependence of the electric field intensity distribution on the graph. Curves a, b, and c in FIG. 3 are electric field intensity distributions on the emitter surface when the thickness of the gate electrode 1 is 10 μm, 3 μm, and 1 μm, respectively. The curve a in FIG.
It is the same as the curve b in (c). When the gate electrode 1 is made thinner, the effect of shielding the electric field from the anode by the gate electric field becomes weaker, so that the electric field at the central portion of the emitter becomes stronger.

【0024】図4、図5はゲート電極1の厚さを、それ
ぞれ、10μm、1μmに固定し、エミッタ端のゲート
絶縁層2への食い込みを変化させた場合のエミッタ表面
での電界強度分布の依存性を示している。いずれの場合
においても、エミッタの厚さを1μmにしている。図
4、図5のいずれにおいても曲線a,b,cは、それぞ
れ、エミッタ端のゲート絶縁層への食い込みが4μm,
2μm,1μmの場合のエミッタ表面での電界強度分布
である。図4の曲線dは、エミッタ端のゲート絶縁層2
への食い込みがない場合のエミッタ表面での電界強度分
布である。
FIGS. 4 and 5 show the distribution of the electric field intensity on the emitter surface when the thickness of the gate electrode 1 is fixed to 10 μm and 1 μm, respectively, and the penetration of the emitter end into the gate insulating layer 2 is changed. Dependencies are shown. In each case, the thickness of the emitter is 1 μm. In each of FIGS. 4 and 5, curves a, b, and c indicate that the penetration of the emitter end into the gate insulating layer is 4 μm, respectively.
It is an electric field intensity distribution on the emitter surface in the case of 2 μm and 1 μm. A curve d in FIG. 4 indicates the gate insulating layer 2 at the emitter end.
4 shows an electric field intensity distribution on the emitter surface when there is no bite into the emitter.

【0025】図4、図5ともに、エミッタ端の食い込み
量が2μm以上、即ち、エミッタの厚さの2倍以上ある
場合には、エミッタ表面での電界強度分布は±5%以内
におさまっているが、エミッタ端の食い込み量がエミッ
タの厚さの2倍以下になると、エミッタ表面での電界強
度分布が急激に増大することを示している。
In both FIGS. 4 and 5, when the bite amount at the emitter end is 2 μm or more, that is, twice or more the thickness of the emitter, the electric field intensity distribution on the emitter surface is within ± 5%. However, it shows that when the amount of bite at the emitter end is less than twice the thickness of the emitter, the electric field intensity distribution on the emitter surface sharply increases.

【0026】図6は、ゲート電極1の厚さを10μmと
して、種々のエミッタ端の食い込み量に対して、エミッ
タ電流密度の分布を示したものである。曲線a,b,c
は、それぞれ、エミッタ端が4μm,2μm,1μmの
場合の分布を示している。曲線dは、エミッタ端の食い
込みがない場合である。エミッタ端の食い込み量が2μ
m以上では、エミッタ電流密度の分布が10%程度であ
るが、エミッタ端の食い込み量が1μmになると、電流
密度の分布が大きくなることがわかる。
FIG. 6 shows the distribution of the emitter current density with respect to various amounts of bite at the emitter end when the thickness of the gate electrode 1 is 10 μm. Curves a, b, c
Shows distributions when the emitter ends are 4 μm, 2 μm, and 1 μm, respectively. Curve d shows the case where there is no bite at the emitter end. Emitter depth at emitter end is 2μ
At m or more, the distribution of the emitter current density is about 10%, but when the bite amount at the emitter end becomes 1 μm, the distribution of the current density becomes large.

【0027】図7は、ゲート電極1の厚さを1μmとし
てエミッタ端の食い込み量を4μm,2μm,1μmと
したときの電流密度を示している。図6と同じ傾向を示
しているが、食い込み量が2μm以下になると、電流密
度の分布が極端に大きくなることがかわる。
FIG. 7 shows the current density when the thickness of the gate electrode 1 is 1 μm and the bite amount at the emitter end is 4 μm, 2 μm, and 1 μm. Although the same tendency as in FIG. 6 is shown, the distribution of the current density becomes extremely large when the bite amount is 2 μm or less.

【0028】[0028]

【発明の効果】アノード電圧で電子を引き出し、ゲート
電圧で電子の放出を抑制できる冷陰極電界放出型電子源
において、電界の集中するエミッタ端をゲート絶縁層に
食い込ませることにより、エミッタ表面の電界強度を均
一にすることが可能となった。
According to the present invention, in a cold cathode field emission type electron source in which electrons can be extracted with an anode voltage and emission of electrons can be suppressed with a gate voltage, the emitter end where the electric field concentrates is cut into the gate insulating layer to thereby reduce the electric field on the emitter surface. The strength can be made uniform.

【0029】さらに、エミッタ端の絶縁層への食い込み
量(長さ)をエミッタ厚さの2倍以上にすることによ
り、従来ディスプレイ応用において問題となっていた不
均一な発光、階調表示の不都合等の問題点を解決するこ
とが可能となった。
Further, by making the amount of the bite (length) of the emitter end into the insulating layer more than twice the thickness of the emitter, uneven light emission and gradation display, which have been problems in display applications in the past, are disadvantageous. It has become possible to solve such problems.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来および本発明の冷陰極電界放出型電子源の
断面図と電界強度を示す図である。
FIG. 1 is a cross-sectional view of a cold cathode field emission electron source of the related art and the present invention, and a diagram showing electric field strength.

【図2】第1の実施形態のゲート電圧に対する電界強度
依存性を示す図である。
FIG. 2 is a diagram illustrating electric field intensity dependence on a gate voltage according to the first embodiment.

【図3】第2の実施形態のゲート厚さに対する電界強度
依存性を示す図である。
FIG. 3 is a diagram illustrating the dependence of the electric field intensity on the gate thickness in the second embodiment.

【図4】第2の実施形態のエミッタの食い込み量に対す
る電界強度依存性を示す図である。
FIG. 4 is a diagram showing the dependence of the electric field intensity on the bite amount of the emitter according to the second embodiment.

【図5】第2の実施形態のエミッタの食い込み量に対す
る電界強度依存性を示す図である。
FIG. 5 is a diagram showing electric field intensity dependence on the amount of bite of an emitter according to the second embodiment.

【図6】第2の実施形態のエミッタの食い込み量に対す
る電流密度依存性を示す図である。
FIG. 6 is a diagram showing current density dependence on the amount of bite of an emitter according to the second embodiment.

【図7】第2の実施形態のエミッタの食い込み量に対す
る電流密度依存性を示す図である。
FIG. 7 is a diagram showing the current density dependence on the bite amount of the emitter according to the second embodiment.

【図8】第1の実施形態のエミッタのピクセル構造を示
す図である。
FIG. 8 is a diagram illustrating a pixel structure of an emitter according to the first embodiment.

【符号の説明】[Explanation of symbols]

1 ゲート電極 2 ゲート絶縁層 3 エミッタ 4 カソード電極 5 基板 6 エミッタのゲート絶縁層への食い込み端 DESCRIPTION OF SYMBOLS 1 Gate electrode 2 Gate insulating layer 3 Emitter 4 Cathode electrode 5 Substrate 6 Emitter end of emitter into gate insulating layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上にカソード電極と、該カソード電
極上に平面状のエミッタと、該エミッタの周囲に配置さ
れたゲート絶縁層と、該ゲート絶縁層上にゲート電極と
を具備し、アノードに電圧を印加することにより電子を
引き出し、ゲート電極に印加する電圧によって電子の放
出を抑制する冷陰極電界放出型電子源において、エミッ
タ端がゲート絶縁層に食い込んでいることを特徴とする
冷陰極電界放出型電子源。
An anode comprising: a cathode electrode on a substrate; a planar emitter on the cathode electrode; a gate insulating layer disposed around the emitter; and a gate electrode on the gate insulating layer. A cold cathode field emission type electron source in which electrons are drawn out by applying a voltage to the gate electrode and the emission of electrons is suppressed by a voltage applied to the gate electrode, wherein the emitter end bites into the gate insulating layer. Field emission electron source.
【請求項2】 前記エミッタの前記ゲート絶縁層への食
い込みの長さが、エミッタの厚さの2倍以上であること
を特徴とする請求項1記載の冷陰極電界放出型電子源。
2. The cold cathode field emission electron source according to claim 1, wherein the length of the bite of the emitter into the gate insulating layer is at least twice the thickness of the emitter.
【請求項3】 請求項1あるいは2に記載の冷陰極電界
放出型電子源を電子源として用いることを特徴とする表
示装置。
3. A display device using the cold cathode field emission type electron source according to claim 1 as an electron source.
JP35527699A 1999-12-15 1999-12-15 Cold-cathode field-emission-type electron source and displayer Pending JP2001176376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35527699A JP2001176376A (en) 1999-12-15 1999-12-15 Cold-cathode field-emission-type electron source and displayer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35527699A JP2001176376A (en) 1999-12-15 1999-12-15 Cold-cathode field-emission-type electron source and displayer

Publications (1)

Publication Number Publication Date
JP2001176376A true JP2001176376A (en) 2001-06-29

Family

ID=18442992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35527699A Pending JP2001176376A (en) 1999-12-15 1999-12-15 Cold-cathode field-emission-type electron source and displayer

Country Status (1)

Country Link
JP (1) JP2001176376A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243611A (en) * 2004-02-26 2005-09-08 Samsung Sdi Co Ltd Electron emission device
US7282851B2 (en) 2002-07-08 2007-10-16 Hitachi Displays, Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282851B2 (en) 2002-07-08 2007-10-16 Hitachi Displays, Ltd. Display device
JP2005243611A (en) * 2004-02-26 2005-09-08 Samsung Sdi Co Ltd Electron emission device

Similar Documents

Publication Publication Date Title
JP2004031329A (en) Field emission display device
US6727642B1 (en) Flat field emitter displays
US7714493B2 (en) Field emission device and field emission display employing the same
US6958499B2 (en) Triode field emission device having mesh gate and field emission display using the same
JPWO2002027745A1 (en) Cold cathode electron source and field emission display
JP2001176376A (en) Cold-cathode field-emission-type electron source and displayer
KR101082438B1 (en) Method of improving uniformity of brightness between pixel of electron emission panel
US20050264167A1 (en) Electron emission device
US7138760B2 (en) Electron emission device and electron emission display having beam-focusing structure using insulating layer
US7256540B2 (en) Electron emission device with a grid electrode
US20090134766A1 (en) Electron emission source, electron emission device, electron emission type backlight unit and electron emission display device
KR100982328B1 (en) Field emission display device
US7511413B2 (en) Electron emission device having a grid electrode with a plurality of electron beam-guide holes
KR100592600B1 (en) Triode field emission device having mesh gate
KR100898286B1 (en) Field emission display for preventing diode emission
KR100548256B1 (en) Carbon nanotube field emission device and driving method thereof
KR101135469B1 (en) Electron emission display device
JP2007227348A (en) Electron emission device, electron emission display device using electron emission device
JP2005243611A (en) Electron emission device
KR20050114000A (en) Electron emission device
KR20070041125A (en) Electron emission display device
CN1495842A (en) Display
US20060266994A1 (en) Electron emission device
US20070046174A1 (en) Electron emission display
KR20070111662A (en) Electron emission device and electron emission display device using the same