JP2001175220A - Gradation display processor for plasma display panel and its processing method - Google Patents

Gradation display processor for plasma display panel and its processing method

Info

Publication number
JP2001175220A
JP2001175220A JP35845899A JP35845899A JP2001175220A JP 2001175220 A JP2001175220 A JP 2001175220A JP 35845899 A JP35845899 A JP 35845899A JP 35845899 A JP35845899 A JP 35845899A JP 2001175220 A JP2001175220 A JP 2001175220A
Authority
JP
Japan
Prior art keywords
level
gradation
light emission
video signal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35845899A
Other languages
Japanese (ja)
Other versions
JP4287004B2 (en
Inventor
Kazuhisa Iwamoto
岩本和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to JP35845899A priority Critical patent/JP4287004B2/en
Publication of JP2001175220A publication Critical patent/JP2001175220A/en
Application granted granted Critical
Publication of JP4287004B2 publication Critical patent/JP4287004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To raise color temperature and also to adjust brightness without decreasing display gradation in a PDP(plasma display panel). SOLUTION: In this processor, one field period is divided into subfields SF2 to SF8 having respective numbers of gradation and, also, an offset SF is provided and an input signal (a) is converted into digital data having 256 gradation and the processor performs assigning intensity levels of the PDP according to the number of gradation of the subfield adapted for the number of gradation of the input signal among respective subfields SF1 to SF8 and, also, when the APL(average picture level) of the blue signal in the input signal exceeds a prescribed value, the device perform luminous control equivalent to a time corresponding to its excess value in the offset subfield. Moreover, the processor detect levels of red, green and blue signals in the input signal to control increase or decrease of light emitting times in the offset SF period in accordance with magnitude of these detected levels.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビや広告表示
板などの画像表示に用いるプラズマディスプレイパネル
の階調表示処理装置及びその処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gradation display processing apparatus for a plasma display panel used for displaying an image on a television or an advertisement display board, and a processing method therefor.

【0002】[0002]

【従来の技術】プラズマディスプレイパネル(以下、P
DP)において、画像表示のために階調表示を行う輝度
制御方法は、図5に示すように、1/60秒である1フ
ィールド期間(所定発光期間)内に表示輝度の重み付け
をした複数のサブフィールドSF1,SF2,SF3,
・・・,SF8を設ける方法が用いられている。各サブ
フィールドは、それぞれ表示データの書き込み放電のた
めの書き込み期間と、表示放電のための維持期間と、維
持放電を終了させるための消去期間の各期間に区分され
る。図5の例では、8個のサブフィールドSF1,SF
2,SF3,・・・,SF8が1フィールド内に設けら
れている例である。各サブフィールドの期間の長さは輝
度の重み付けに応じて異なっている。
2. Description of the Related Art Plasma display panels (hereinafter referred to as P
In DP), a brightness control method of performing gradation display for image display includes, as shown in FIG. 5, a plurality of display brightnesses weighted in one field period (predetermined light emission period) of 1/60 second. Subfield SF1, SF2, SF3
.., A method of providing SF8 is used. Each subfield is divided into a writing period for writing discharge of display data, a sustaining period for display discharge, and an erasing period for terminating the sustaining discharge. In the example of FIG. 5, eight subfields SF1, SF
2, SF3,..., SF8 are provided in one field. The length of the period of each subfield differs according to the weighting of the luminance.

【0003】例えば、各サブフィールドSF1,SF
2,SF3,・・・,SF8での発光時の輝度をそれぞ
れ、20 ×B0 (B0 =基準輝度),21 ×B0 ,22
×B0,・・・,27 ×B0 に重み付けすると、各サブ
フィールドSF1,SF2,SF3,・・・,SF8で
の発光時間(維持期間)は、SF1では1,SF2では
2,SF3では4,SF4では8,SF5では16,S
F6では32,SF7では64,SF8では128とな
り、これらの発光の組み合わせにより、28 =256階
調の表示が行われる。
For example, each subfield SF1, SF
2, SF3, ···, respectively luminance in emission at SF8, 2 0 × B 0 ( B 0 = standard brightness), 2 1 × B 0, 2 2
× B 0 ,..., 2 7 × B 0 , the light emission time (sustain period) in each subfield SF1, SF2, SF3,. 4 for SF4, 8 for SF5, 16 for S
In F6, it is 32, in SF7 it is 64, and in SF8 it is 128, and a display of 2 8 = 256 gradations is performed by a combination of these light emission.

【0004】このような輝度制御は図4に示す駆動回路
により実現される。図4において、PDPユニット10
0はAC型適応のものであり、PDP1001には、M
列のデータ電極D1,D2,D3,・・・,DMと、N
行の各行で対をなす走査電極SC1,SC2,SC3,
・・・,SCN及び維持電極SU1,SU2,SU3,
・・・,SUNとがマトリクス状に配置されている。ま
た、PDPユニット100には、M列のデータ電極D
1,D2,D3,・・・,DMを駆動するデータドライ
バ102、及び走査電極SC1,SC2,SC3,・・
・,SCNと維持電極SU1,SU2,SU3,・・
・,SUNとを駆動する走査・維持・消去ドライバ10
3が設けられている。
[0004] Such luminance control is realized by a drive circuit shown in FIG. In FIG. 4, the PDP unit 10
0 is for AC type adaptation, and PDP 1001 has M
.., DM, and the data electrodes D1, D2, D3,.
Scan electrodes SC1, SC2, SC3 forming a pair in each of the rows
..., SCN and sustain electrodes SU1, SU2, SU3
.., SUN are arranged in a matrix. Further, the PDP unit 100 has data electrodes D of M columns.
, D2, D3,..., DM, and the scan electrodes SC1, SC2, SC3,.
.., SCN and sustain electrodes SU1, SU2, SU3,.
Scan / maintain / erase driver 10 for driving SUN
3 are provided.

【0005】また、PDPユニット100を駆動する駆
動部として、図4に示すようにレベル調整部11,A/
D変換部12,γ補正部13B,フレームメモリ14,
出力処理部15,同期分離部16,タイミングパルス発
生部17,メモリ制御部18及び駆動タイミング発生部
19が設けられている。
[0005] Further, as a driving unit for driving the PDP unit 100, as shown in FIG.
D conversion unit 12, γ correction unit 13B, frame memory 14,
An output processing unit 15, a synchronization separation unit 16, a timing pulse generation unit 17, a memory control unit 18, and a drive timing generation unit 19 are provided.

【0006】次にPDPユニット100を駆動する信号
の流れについて簡単に説明する。入力映像信号である入
力信号aの大きさはレベル調整部11で調整され8ビッ
トのA/D変換部12へ出力される。A/D変換部12
はレベル調整部11で調整された入力信号aのレベルを
8ビットのデータに変換してγ補正部13Bへ出力す
る。
Next, the flow of a signal for driving PDP unit 100 will be briefly described. The magnitude of the input signal a, which is an input video signal, is adjusted by the level adjustment unit 11 and output to the 8-bit A / D conversion unit 12. A / D converter 12
Converts the level of the input signal a adjusted by the level adjustment unit 11 into 8-bit data and outputs the 8-bit data to the γ correction unit 13B.

【0007】γ補正部13BではA/D変換部12から
のデジタル映像データを構成する(R:Red),緑
(G:Green),青(B:Blue)の各信号の発
光輝度が直線的に変化するようなγ補正を行って補正し
た赤(R),緑(G),青(B)の各信号データをフレ
ームメモリ14へ送出する。これらの映像データはフレ
ームメモリ14に一旦蓄えられるとともに、出力処理部
15はフレームメモリ14から読み出されたデータをP
DPユニット100内のデータドライバ102へ送出し
てデータドライバ102を駆動する。一方、同期分離部
16は入力信号aに基づきタイミングパルス発生部17
を駆動し、タイミングパルス発生部17からタイミング
パルスを発生させる。このタイミングパルス発生部17
の出力によりA/D変換部12が制御されるとともに、
メモリ制御部18及び駆動タイミング発生部19が制御
される。
In the γ correction unit 13B, the emission luminance of each of the signals (R: Red), green (G: Green), and blue (B: Blue) constituting the digital video data from the A / D conversion unit 12 is linear. Then, the red (R), green (G), and blue (B) signal data corrected by performing the γ correction so as to change to the frame memory 14 are sent to the frame memory 14. These video data are temporarily stored in the frame memory 14, and the output processing unit 15 converts the data read from the frame memory 14 into P
The data is sent to the data driver 102 in the DP unit 100 to drive the data driver 102. On the other hand, the synchronizing separation unit 16 generates a timing pulse
And the timing pulse generator 17 generates a timing pulse. This timing pulse generator 17
A / D converter 12 is controlled by the output of
The memory controller 18 and the drive timing generator 19 are controlled.

【0008】そして、駆動タイミング発生部19のタイ
ミング出力によりPDPユニット100内の走査・維持
・消去ドライバ103が駆動されPDP101の表示が
行われる。なお、駆動タイミング発生部19の出力はメ
モリ制御部18へ帰還される。メモリ制御部18は、タ
イミングパルス発生部17及び駆動タイミング発生部1
9の各出力に同期して動作して、フレームメモリ14へ
のデータの書き込み及びフレームメモリ13からのデー
タの読み出しを制御し、これによりフレームメモリ14
から出力処理部14を経てPDPユニット100内のデ
ータドライバ102へデータが送られデータドライバ1
02が駆動される。
[0008] Then, the scanning / sustaining / erasing driver 103 in the PDP unit 100 is driven by the timing output of the driving timing generator 19 to display the PDP 101. The output of the drive timing generator 19 is fed back to the memory controller 18. The memory controller 18 includes a timing pulse generator 17 and a drive timing generator 1
9 in synchronism with each output, and controls the writing of data to the frame memory 14 and the reading of data from the frame memory 13, whereby the frame memory 14
Is sent to the data driver 102 in the PDP unit 100 via the output processing unit 14 and the data driver 1
02 is driven.

【0009】次に、入力信号aのレベル調整について説
明する。図6に一般的なTV(テレビ)表示の入力信号
の時間変化図を示す。入力信号aには、大きく分けて、
平均信号レベルの入力信号と、頻繁に現れるレベルBの
最大入力信号と、時々現れるレベルAのピーク入力信号
とがある。いま、図4のレベル調整部11によりA/D
変換部12へ出力する信号レベルを図6でのレベルA
(ピーク入力)に調整すると、レベルA(ピーク入力)
までの信号は全てA/D変換部12によりデジタル信号
に変換される。したがって、図7に示すように、ピーク
入力に対応するピーク輝度までの全ての入力信号に対し
て、256階調の階調表示が行える。すなわち、図6に
示す入力信号の変化は、図8に示すようにそのまま輝度
変化としてPDP101上に表示される。
Next, the level adjustment of the input signal a will be described. FIG. 6 shows a time change diagram of an input signal of a general TV (television) display. The input signal a is roughly divided into
There are an input signal of an average signal level, a maximum input signal of a level B that frequently appears, and a peak input signal of a level A that occasionally appears. Now, A / D conversion is performed by the level adjustment unit 11 shown in FIG.
The signal level output to the converter 12 is the level A in FIG.
When adjusted to (Peak input), level A (Peak input)
All the signals up to are converted into digital signals by the A / D converter 12. Therefore, as shown in FIG. 7, 256 gradations can be displayed for all input signals up to the peak luminance corresponding to the peak input. That is, the change in the input signal shown in FIG. 6 is displayed on the PDP 101 as a change in luminance as shown in FIG.

【0010】[0010]

【発明が解決しようとする課題】一般に、PDPでは入
力映像信号を構成する赤(R),緑(G),青(B)の
各信号の発光効率は均等ではない。このため、白信号を
表示したときの色温度は、ブラウン管で実現されている
11,000度に比べて6,000度とかなり低い温度
となっている。
Generally, in a PDP, the luminous efficiencies of red (R), green (G), and blue (B) signals constituting an input video signal are not uniform. For this reason, the color temperature at the time of displaying a white signal is considerably lower at 6,000 degrees than 11,000 degrees realized by a CRT.

【0011】このような赤(R),緑(G),青(B)
の各信号の発光効率をPDP装置で電気信号により補正
する場合は、図4に示すA/D変換部12の前段に配置
されているレベル調整部11において赤(R),緑
(G),青(B)の各信号に応じた電圧レベルの調整が
行われる。この場合、輝度が明るい青(B)信号の電圧
を例えばA/D変換部12の最大出力値「256」(即
ち、256階調)に相当する電圧レベルに調整したとき
には、輝度が暗い赤(R)及び緑(G)の各信号の電圧
レベルはA/D変換部12の出力値「130」〜「15
0」に相当する電圧レベルに下げられ、この結果、PD
P本来の表示色数1677万色に対し、色温度をブラウ
ン管並みに調整したPDPにおいては約540万色とか
なり表示色数が低減されてしまうという問題がある。
[0011] Such red (R), green (G), blue (B)
When the luminous efficiency of each signal is corrected by the PDP device using an electric signal, the red (R), green (G), red (G), and green (G) signals are output by the level adjuster 11 disposed in front of the A / D converter 12 shown in FIG. The adjustment of the voltage level according to each blue (B) signal is performed. In this case, when the voltage of the bright blue (B) signal is adjusted to, for example, a voltage level corresponding to the maximum output value “256” (that is, 256 gradations) of the A / D converter 12, the brightness is reduced to red ( The voltage levels of the R) and green (G) signals are output values of “130” to “15” of the A / D converter 12.
0 ", and as a result, PD
There is a problem that the number of display colors is considerably reduced to about 5.4 million colors in a PDP in which the color temperature is adjusted to the same level as that of a cathode-ray tube, compared to 16.77 million colors of the original display colors of P.

【0012】また、ブラウン管を用いたテレビでは標準
的に装備されている明るさ(Brightness)調
整機能も、PDPにおいては前記と同様に前記レベル調
整部11でDC電圧レベルを調整して明るさ調整を行う
ため、同様に階調が減少した表示しか行うことができな
い。
A brightness adjustment function, which is standardly provided in a television using a cathode ray tube, also has a brightness adjustment function by adjusting the DC voltage level in the PDP in the same manner as described above. , Only display with reduced gradation can be performed.

【0013】したがって、本発明は、PDPにおいて、
表示階調を減少させることなく色温度を上昇させるとと
もに、明るさ調整を行うことを目的とする。
Accordingly, the present invention provides a PDP comprising:
An object of the present invention is to increase the color temperature without reducing the display gradation and adjust the brightness.

【0014】[0014]

【課題を解決するための手段】このような課題を解決す
るために本発明は、所定の発光期間を示す1フィールド
期間内に設けられ発光時間が階調数として各個に重み付
けされた複数のサブフィールドと、前記サブフィールド
の階調数に応じた表示を行うPDPと、映像信号を入力
するとこの入力映像信号を所定階調数のデジタル映像信
号に変換する変換部とを備え、変換部により変換された
デジタル映像信号の階調数に基づいてPDPの階調表示
を行う装置において、1フィールド期間内にオフセット
サブフィールドを設けるとともに、入力映像信号のレベ
ルに応じてオフセットサブフィールド期間内の発光時間
量を制御する制御部を設けるようにしたことにより特徴
づけられる。この場合、入力映像信号の中の青信号の平
均映像レベルを検出する検出部を設け、制御部は、検出
部により検出されたレベル値が所定レベルを超えたとき
にこの超過レベル値に比例した発光時間量で表示するも
のである。また、入力映像信号を構成する赤,緑及び青
の各信号のレベルを検出する検出部を設け、制御部は、
検出部により検出された検出レベル値に応じて発光時間
量を制御するものである。また、制御部は、検出部によ
り検出された検出レベル値が規定レベルより高い場合は
発光時間量を減少させるとともに、検出レベル値が規定
レベルより低い場合は発光時間量を増加させるものであ
る。
In order to solve such a problem, the present invention is directed to a plurality of sub-pixels provided within one field period indicating a predetermined light-emitting period and having light-emitting times each of which is weighted as a gradation number. A field, a PDP that performs display in accordance with the number of tones of the subfield, and a conversion unit that, when a video signal is input, converts the input video signal into a digital video signal having a predetermined number of tones. In a device for performing PDP gradation display based on the number of gradations of a digital video signal obtained, an offset subfield is provided within one field period, and a light emission time within the offset subfield period is set according to the level of an input video signal. It is characterized by providing a control unit for controlling the amount. In this case, a detection unit for detecting the average video level of the blue signal in the input video signal is provided, and when the level value detected by the detection unit exceeds a predetermined level, the light emission proportional to the excess level value is provided. It is displayed in the amount of time. In addition, a detection unit for detecting the level of each of the red, green, and blue signals constituting the input video signal is provided, and the control unit includes:
The amount of light emission time is controlled according to the detection level value detected by the detection unit. Further, the control section decreases the emission time amount when the detection level value detected by the detection section is higher than the specified level, and increases the emission time amount when the detection level value is lower than the specified level.

【0015】[0015]

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図1は本発明を適用したPDP装置の構
成を示すブロック図であり、本装置を構成するPDPユ
ニット100は、M列のデータ電極D1,・・・,DM
と、N行の各行で対をなす走査電極SC1,・・・,S
CN/維持電極SU1,・・・,SUNとがマトリクス
状に形成されたPDP101と、前記M列のデータ電極
を駆動するデータドライバ102及び前記N行の走査電
極/維持電極を駆動する走査・維持・消去ドライバ10
3の各部により構成され、AC型適応のPDPユニット
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a PDP device to which the present invention is applied. A PDP unit 100 constituting the present device includes M columns of data electrodes D1,.
And scan electrodes SC1,..., S forming a pair in each of N rows.
.., SUN in a matrix, a data driver 102 for driving the M-column data electrodes, and a scan / sustain for driving the N-row scan electrodes / sustain electrodes. .Erase driver 10
3 is an AC-adaptive PDP unit.

【0016】また、PDP装置には、PDPユニット1
00を駆動する駆動部として、レベル調整部11,A/
D変換部12,γ変換部13A,フレームメモリ14,
出力処理部15,同期分離部16,タイミングパルス発
生部17,メモリ制御部18,駆動タイミング発生部1
9,APL検出部20及びオフセット制御部21が設け
られている。
The PDP device includes a PDP unit 1
00 as a driving unit for driving the A / 00
D conversion unit 12, γ conversion unit 13A, frame memory 14,
Output processing unit 15, synchronization separation unit 16, timing pulse generation unit 17, memory control unit 18, drive timing generation unit 1
9, an APL detection unit 20 and an offset control unit 21 are provided.

【0017】次に図1を参照してPDPユニット100
を駆動する信号の流れについて簡単に説明する。入力映
像信号である入力信号aの大きさはレベル調整部11で
調整され8ビットのA/D変換部12へ出力される。A
/D変換部12はレベル調整部11で調整された入力信
号aのレベルを8ビットのデータに変換してγ変換部1
3Aへ出力する。
Next, referring to FIG.
Will be briefly described. The magnitude of the input signal a, which is an input video signal, is adjusted by the level adjustment unit 11 and output to the 8-bit A / D conversion unit 12. A
The / D converter 12 converts the level of the input signal a adjusted by the level adjuster 11 into 8-bit data, and
Output to 3A.

【0018】γ変換部13BではA/D変換部12から
出力されたデジタル映像データを構成する赤(R:Re
d),緑(G:Green),青(B:Blue)の各
信号の発光輝度がそれぞれ直線的に変化するようなγ変
換を行い、変換した赤(R),緑(G),青(B)の各
信号データをフレームメモリ14へ送出する。これらの
映像データはフレームメモリ14に一旦蓄えられるとと
もに、出力処理部15はフレームメモリ14から読み出
されたデータをPDPユニット100内のデータドライ
バ102へ送出してデータドライバ102を駆動し、こ
れによりデータ電極D1,・・・,DMにデータが出力
される。一方、同期分離部16は入力信号aに基づきタ
イミングパルス発生部17を駆動し、タイミングパルス
発生部17からタイミングパルスを発生させる。このタ
イミングパルス発生部17の出力によりA/D変換部1
2が制御されるとともに、メモリ制御部18及び駆動タ
イミング発生部19が制御される。
In the γ converter 13B, the red (R: Re) constituting the digital video data output from the A / D converter 12 is
d), green (G: Green) and blue (B: Blue) are subjected to γ conversion so that the emission luminance of each signal changes linearly, and the converted red (R), green (G), and blue ( Each signal data of B) is sent to the frame memory 14. These video data are temporarily stored in the frame memory 14, and the output processing unit 15 sends the data read from the frame memory 14 to the data driver 102 in the PDP unit 100 to drive the data driver 102. Data is output to the data electrodes D1,..., DM. On the other hand, the synchronization separator 16 drives the timing pulse generator 17 based on the input signal a, and causes the timing pulse generator 17 to generate a timing pulse. The output of the timing pulse generator 17 allows the A / D converter 1
2 is controlled, and the memory controller 18 and the drive timing generator 19 are controlled.

【0019】そして、駆動タイミング発生部19のタイ
ミング出力によりPDPユニット100内の走査・維持
・消去ドライバ103が駆動され、これにより走査電極
SC1,・・・,SCN及び維持電極SU1,・・・,
SUNに走査パルス及び維持パルスがそれぞれ出力され
て、PDP101に映像データの表示が行われる。ま
た、駆動タイミング発生部19の出力はメモリ制御部1
8に帰還される。なお、メモリ制御部18は、タイミン
グパルス発生部17及び駆動タイミング発生部19の各
出力に同期して動作して、フレームメモリ14へのデー
タの書き込み及びフレームメモリ13からのデータの読
み出しを制御し、これによりフレームメモリ14から出
力処理部14を経てPDPユニット100内のデータド
ライバ102へデータが送られデータドライバ102が
駆動されるとともに、前述したように駆動タイミング発
生部19のタイミング出力によってPDPユニット10
0内の走査・維持・消去ドライバ103が駆動され、P
DP101に映像データの表示が行われる。
The scan / sustain / erase driver 103 in the PDP unit 100 is driven by the timing output of the drive timing generator 19, whereby the scan electrodes SC1,..., SCN and the sustain electrodes SU1,.
The scan pulse and the sustain pulse are output to the SUN, respectively, and the display of the video data is performed on the PDP 101. The output of the drive timing generator 19 is output from the memory controller 1
8 is returned. The memory controller 18 operates in synchronization with the outputs of the timing pulse generator 17 and the drive timing generator 19 to control writing of data to the frame memory 14 and reading of data from the frame memory 13. As a result, data is sent from the frame memory 14 to the data driver 102 in the PDP unit 100 via the output processing unit 14 to drive the data driver 102, and the PDP unit is driven by the timing output of the drive timing generation unit 19 as described above. 10
0, the scan / maintain / erase driver 103 is driven, and P
Video data is displayed on the DP 101.

【0020】図1に示すAPL検出部20は、γ変換部
13Aにより変換された赤(R),緑(G),青(B)
の各信号データのうち、所定信号データ(この例では青
(B)信号データ)の平均映像レベル(APL:Ave
rage PictureLevel)を検出するもの
であり、APL検出部20により検出された青(B)信
号データの平均映像レベルが所定レベル以上になると、
図1に示すオフセット制御部21は後述するオフセット
サブフィールド期間に出力処理部15を制御してフレー
ムメモリ14のデータをデータドライバ102へ出力さ
せるとともに、駆動タイミング発生部19を制御するこ
とにより青(B)信号の全面発光を行わせる。
The APL detector 20 shown in FIG. 1 converts the red (R), green (G), and blue (B) converted by the gamma converter 13A.
Of the predetermined signal data (in this example, blue (B) signal data), the average video level (APL: Ave)
(A.Picture Level), and when the average video level of the blue (B) signal data detected by the APL detection unit 20 becomes equal to or higher than a predetermined level,
The offset control unit 21 shown in FIG. 1 controls the output processing unit 15 to output the data of the frame memory 14 to the data driver 102 during the offset subfield period described later, and controls the drive timing generation unit 19 to change the blue ( B) The entire surface of the signal is emitted.

【0021】すなわち、本実施の形態では、図2に示す
ように、1/60秒の時間である1フィールド期間(所
定発光期間)内に、それぞれ表示データの書き込み放電
のための書き込み期間,表示放電のための維持期間及び
維持放電を終了させるための消去期間を有しかつ各発光
時間(維持期間)がそれぞれ各階調数1,2,4,8,
16,32,64,128として重み付けされた8個の
サブフィールドSF1,SF2,SF3,SF4,SF
5,SF6,SF7,SF8を設けると共に、サブフィ
ールドSF8に前述のオフセットサブフィールドSFを
付加している。そして、常時はA/D変換部12により
変換されγ変換部13Aにより補正されたデータの階調
数に応じたサブフィールドを選択しその選択サブフィー
ルドの階調数に従ってPDP101の発光を制御すると
共に、APL検出部20により検出された青(B)信号
データの平均映像レベルが所定値以上になると、前記サ
ブフィールドSF1〜SF8の階調数に基づく発光制御
の他に、前記オフセットサブフィールドSF期間に前記
検出レベル値に比例する時間分の発光制御を行う。
That is, in the present embodiment, as shown in FIG. 2, the writing period for the writing discharge of the display data and the display period in one field period (predetermined light emitting period), which is 1/60 second, respectively. It has a sustaining period for discharging and an erasing period for ending the sustaining discharge, and each light emitting time (sustaining period) corresponds to the number of gradations 1, 2, 4, 8,
Eight subfields SF1, SF2, SF3, SF4, SF weighted as 16, 32, 64, 128
5, SF6, SF7 and SF8 are provided, and the above-described offset subfield SF is added to the subfield SF8. Then, at all times, a subfield corresponding to the gradation number of the data converted by the A / D conversion unit 12 and corrected by the γ conversion unit 13A is selected, and the light emission of the PDP 101 is controlled according to the gradation number of the selected subfield. When the average video level of the blue (B) signal data detected by the APL detection unit 20 becomes a predetermined value or more, in addition to the light emission control based on the number of gradations of the subfields SF1 to SF8, the offset subfield SF period Then, light emission control for a time proportional to the detection level value is performed.

【0022】このオフセットサブフィールドSF期間の
発光は、PDP101の全画面において青(B)信号を
同時に発光させるもので、オフセット制御部21は、青
(B)信号の平均映像レベルが所定レベル以上の場合、
フレームメモリ14に蓄積されている青(B)信号デー
タをデータ電極Dに出力させるとともに、駆動タイミン
グ発生部19の出力タイミングを制御することにより青
(b)信号の平均映像レベル値に比例した数の発光パル
ス数を走査・維持・消去ドライバ103から発生させ、
走査電極SC及び維持電極SUに印加させる。
The light emission during the offset subfield SF causes the blue (B) signal to be emitted simultaneously on the entire screen of the PDP 101. The offset control unit 21 determines that the average video level of the blue (B) signal is equal to or higher than a predetermined level. If
By outputting the blue (B) signal data stored in the frame memory 14 to the data electrode D and controlling the output timing of the drive timing generation unit 19, the number in proportion to the average video level value of the blue (b) signal is controlled. From the scanning / sustaining / erasing driver 103,
The voltage is applied to scan electrode SC and sustain electrode SU.

【0023】すなわち、APL検出部20により検出さ
れた青(B)信号の平均映像レベルが図3に示すような
最大平均レベルの例えば40%以下の場合は、オフセッ
トサブフィールドSF期間においては発光制御は行わな
いが、APL検出部20による検出レベルが所定レベル
である40%を超えると、図2に示すオフセットサブフ
ィールドSF期間の時点(オフセットサブフィールド
SFの開始時点)から超過分のレベル値に比例した数の
発光パルス数を走査・維持・消去ドライバ103により
発生させて、各走査電極SC1〜SCN及び各維持電極
SU1〜SUNに走査パルス及び維持パルスとして印加
させ、図3のように青(B)信号の発光レベルを増加さ
せる。これにより、PDP101の表示階調を減少させ
ることなく色温度を上昇させることができる。
That is, when the average video level of the blue (B) signal detected by the APL detection unit 20 is, for example, 40% or less of the maximum average level as shown in FIG. 3, the light emission control is performed during the offset subfield SF. However, if the level detected by the APL detection unit 20 exceeds a predetermined level of 40%, the excess level value is changed from the time point of the offset subfield SF period (start time point of the offset subfield SF) shown in FIG. The scanning / sustaining / erasing driver 103 generates a proportional number of light emission pulses, and applies the same to each of the scan electrodes SC1 to SCN and each of the sustain electrodes SU1 to SUN as a scan pulse and a sustain pulse. B) Increasing the light emission level of the signal. Thus, the color temperature can be increased without reducing the display gradation of the PDP 101.

【0024】また、オフセットサブフィールドSF期間
では、PDP101の全画面を同時に点灯制御すること
から、図2に示すオフセットサブフィールドSFの時点
からの書き込み期間では、フレームメモリ14の青
(B)データがデータドライバ102へ出力されデータ
電極Dに印加された後、オフセット制御部21により駆
動タイミング発生部19の出力タイミングが制御され
て、走査・維持・消去ドライバ103から各走査電極S
C1,SC2,SC3,・・・,SCNに対し同時に走
査パルスが印加される。これにより、書き込み期間は1
ライン分の期間で良く、各走査電極毎の走査パルスの印
加が不要になるため、書き込み期間を短縮できる。
In the offset subfield SF period, the entire screen of the PDP 101 is simultaneously turned on. Therefore, during the writing period from the offset subfield SF shown in FIG. 2, the blue (B) data of the frame memory 14 is not changed. After being output to the data driver 102 and applied to the data electrode D, the output timing of the drive timing generation unit 19 is controlled by the offset control unit 21, and the scan / sustain / erase driver 103 outputs the signal to each scan electrode S.
Scan pulses are simultaneously applied to C1, SC2, SC3,..., SCN. Thereby, the writing period is 1
The writing period can be shortened because the period for the line is sufficient and the application of the scanning pulse for each scanning electrode becomes unnecessary.

【0025】一方、オフセットサブフィールドSF期間
において前述した青(B)信号の平均映像レベル検出に
基づく発光制御を行わない場合は、赤(R),緑
(G),青(B)の全ての色信号についての発光制御を
行う。この発光制御は、赤(R),緑(G),青(B)
の全ての色信号についてその発光パルス数を制御するも
ので、これにより表示階調を減少させることなく明るさ
(Brightness)調整を行うことができる。す
なわち、前記サブフィールドSF1〜SF8の階調数に
基づく発光制御の他に、APL検出部20により赤
(R),緑(G),青(B)の全ての色信号について平
均映像レベルを検出し、オフセット制御部21がオフセ
ットサブフィールドSF期間においてその検出レベル値
に応じて発光パルス数を制御することによりPDP10
1の画面の明るさ調整を行う。
On the other hand, when the emission control based on the detection of the average video level of the blue (B) signal is not performed during the offset subfield SF, all of the red (R), green (G), and blue (B) are used. Light emission control for the color signal is performed. This light emission control includes red (R), green (G), and blue (B)
The number of light emission pulses is controlled for all of the color signals, so that the brightness can be adjusted without reducing the display gradation. That is, in addition to the light emission control based on the number of gradations of the subfields SF1 to SF8, the APL detection unit 20 detects the average video level for all red (R), green (G), and blue (B) color signals. The offset control unit 21 controls the number of light emission pulses in accordance with the detection level value during the offset subfield SF, so that the PDP 10
1. The brightness of the screen is adjusted.

【0026】こうした明るさ調整は、ブラウン管テレビ
で標準装備されているABL(Auto Beam L
imiter)機能に応用することも可能である。すな
わち、前記サブフィールドSF1〜SF8の階調数に基
づく発光制御の他に、APL検出部20が赤(R),緑
(G),青(B)の全ての色信号について平均映像レベ
ルを検出し、その検出レベルが規定レベルより低く暗い
絵柄の場合は、オフセット制御部21がオフセットサブ
フィールドSF期間において前記発光パルス数を増加さ
せるように制御してPDP101の画面を明るくすると
共に、APL検出部20の検出レベルが規定レベルより
高く明るい絵柄の場合は、オフセットサブフィールドS
F期間において発光パルス数を減少させるように制御し
てPDP101の画面を暗くするような前記ABL機能
に応用できる。
The brightness adjustment is performed by an ABL (Auto Beam L) which is a standard equipment of a CRT television.
It is also possible to apply to an (imiter) function. That is, in addition to the light emission control based on the number of gradations of the subfields SF1 to SF8, the APL detection unit 20 detects the average video level for all red (R), green (G), and blue (B) color signals. If the detection level is lower than the specified level and the pattern is dark, the offset control unit 21 controls the increase of the number of light emission pulses during the offset sub-field SF to brighten the screen of the PDP 101 and the APL detection unit. In the case of a bright pattern whose detection level is higher than the specified level, the offset subfield S
The present invention can be applied to the above-described ABL function in which the screen of the PDP 101 is darkened by controlling the number of light emission pulses to be reduced in the F period.

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、所
定の発光期間を示す1フィールド期間内に設けられ発光
時間が階調数として各個に重み付けされた複数のサブフ
ィールドと、サブフィールドの階調数に応じた表示を行
うPDPと、映像信号を入力するとこの入力映像信号を
所定階調数のデジタル映像信号に変換する変換部とを備
え、変換部により変換されたデジタル映像信号の階調数
に基づいてPDPの階調表示を行う装置において、1フ
ィールド期間内にオフセットサブフィールドを設け、か
つ入力映像信号のレベルに応じてオフセットサブフィー
ルド期間内の発光時間量を制御するようにしたので、P
DPの表示階調を減少させることなく明るさ(Brig
htness)調整を行うことができるとともに、例え
ば入力映像信号中の青(B)信号のレベルが或るレベル
より上昇したときにオフセットサブフィールド期間の発
光時間量を増加させるようにすれば、PDPの表示階調
を減少させることなく色温度を上昇させることができ
る。また、入力映像信号の中の青信号の平均映像レベル
を検出する検出部を設け、検出部により検出されたレベ
ル値が所定レベルを超えたときにこの超過レベル値に比
例した発光時間量で表示するようにしたので、PDPの
表示階調を減少させることなく的確に色温度を上昇させ
ることができる。また、入力映像信号を構成する赤,緑
及び青の各信号のレベルを検出する検出部を設け、検出
部により検出された検出レベル値に応じて発光時間量を
制御するようにしたので、PDPの表示階調を減少させ
ることなく的確な明るさ調整が行える。また、検出部に
より検出された検出レベル値が規定レベルより高い場合
は発光時間量を減少させるとともに、検出レベル値が規
定レベルより低い場合は発光時間量を増加させるように
したので、暗い絵柄のときは画面を明るく、また明るい
絵柄のときは画面を暗くするABL(Auto Bea
m Limiter)機能に応用できる。
As described above, according to the present invention, a plurality of subfields provided within one field period indicating a predetermined light emission period and each of which has a light emission time weighted as a gradation number, and A PDP for performing display in accordance with the number of gradations, and a conversion unit for converting the input video signal into a digital video signal having a predetermined number of gradations when a video signal is input. In an apparatus that performs PDP gradation display based on a tone, an offset subfield is provided within one field period, and the amount of light emission time in the offset subfield period is controlled according to the level of an input video signal. So P
Brightness (Brig) without reducing the display gradation of DP
htness) adjustment can be performed, and when the level of the blue (B) signal in the input video signal rises above a certain level, for example, the light emission time in the offset subfield period is increased. The color temperature can be increased without reducing the display gradation. In addition, a detection unit that detects an average video level of a blue signal in the input video signal is provided, and when a level value detected by the detection unit exceeds a predetermined level, a display is performed with a light emission time amount proportional to the excess level value. Thus, the color temperature can be raised accurately without reducing the display gradation of the PDP. Also, a detection unit for detecting the levels of the red, green, and blue signals constituting the input video signal is provided, and the amount of light emission time is controlled according to the detection level value detected by the detection unit. The brightness can be adjusted accurately without reducing the display gradation. In addition, when the detection level value detected by the detection unit is higher than the specified level, the light emission time amount is reduced, and when the detection level value is lower than the specified level, the light emission time amount is increased. ABL (Auto Beam) that brightens the screen when the image is bright and darkens the screen when the pattern is bright
m Limiter) function.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明を適用したPDP装置の構成を示すブ
ロック図である。
FIG. 1 is a block diagram illustrating a configuration of a PDP device to which the present invention has been applied.

【図2】 前記PDP装置における階調表示のタイミン
グを示す図である。
FIG. 2 is a diagram showing the timing of gradation display in the PDP device.

【図3】 前記PDP装置における入力信号のレベルと
オフセットフィールド期間の表示レベルとの関係を示す
図である。
FIG. 3 is a diagram showing a relationship between an input signal level and a display level in an offset field period in the PDP device.

【図4】 従来のPDP装置のブロック図である。FIG. 4 is a block diagram of a conventional PDP device.

【図5】 従来のPDP装置の階調表示のタイミングを
示す図である。
FIG. 5 is a diagram showing the timing of gradation display of a conventional PDP device.

【図6】 従来のPDP装置における入力信号の状況を
示す図である。
FIG. 6 is a diagram showing the state of an input signal in a conventional PDP device.

【図7】 従来のPDP装置における入力信号とPDP
に対する出力信号との関係を示す図である。
FIG. 7 shows an input signal and a PDP in a conventional PDP device.
FIG. 6 is a diagram showing a relationship between the output signal and the output signal.

【図8】 従来のPDPへの表示入力信号の状況を示す
図である。
FIG. 8 is a diagram showing a state of a display input signal to a conventional PDP.

【符号の説明】[Explanation of symbols]

11…レベル調整部、12…A/D変換部、13A…γ
変換部、14…フレームメモリ、15…出力処理部、1
6…同期分離部、17…タイミングパルス発生部、18
…メモリ制御部、19…駆動タイミング発生部、20…
APL検出部、21…オフセット制御部、100…プラ
ズマディスプレイユニット、101…プラズマディスプ
レイパネル(PDP)、102…データドライバ、10
3…走査・維持・消去ドライバ、D1〜DM…データ電
極、SC1〜SCN…走査電極、SU1〜SU9…維持
電極、SF1〜SF8…サブフィールド、SF…オフセ
ットサブフィールド、a…入力信号(入力映像信号)。
11: Level adjustment unit, 12: A / D conversion unit, 13A: γ
Conversion unit, 14: frame memory, 15: output processing unit, 1
6: Synchronization separation unit, 17: Timing pulse generation unit, 18
... Memory control unit, 19 ... Drive timing generation unit, 20 ...
APL detection unit, 21 offset control unit, 100 plasma display unit, 101 plasma display panel (PDP), 102 data driver, 10
3: Scan / maintain / erase driver, D1 to DM: data electrode, SC1 to SCN: scan electrode, SU1 to SU9: sustain electrode, SF1 to SF8: subfield, SF: offset subfield, a: input signal (input image) signal).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/288 G09G 3/28 E B ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/288 G09G 3/28 EB

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 所定の発光期間を示す1フィールド期間
内に設けられ発光時間が階調数として各個に重み付けさ
れた複数のサブフィールドと、プラズマディスプレイパ
ネルと、映像信号を入力するとこの入力映像信号を所定
の階調数のデジタル映像信号に変換する変換部とを備
え、前記変換部により変換されたデジタル映像信号の階
調数に応じたサブフィールドを選択すると共に選択した
前記サブフィールドの階調数に基づいて前記プラズマデ
ィスプレイパネルの階調表示を行うプラズマディスプレ
イパネルの階調表示処理装置において、 前記1フィールド期間内にオフセットサブフィールドを
設け、 かつ、前記入力映像信号のレベルに応じて前記オフセッ
トサブフィールド期間内の発光時間量を制御する制御部
を設けたことを特徴とするプラズマディスプレイパネル
の階調表示処理装置。
When a video signal is input, a plurality of subfields provided in one field period indicating a predetermined light emission period, each of which has a light emission time weighted as a gradation number, a plasma display panel, and an input video signal To a digital video signal having a predetermined number of gradations, and selecting a subfield corresponding to the number of gradations of the digital video signal converted by the conversion unit, and selecting the gradation of the selected subfield. A gradation display processing apparatus for a plasma display panel for performing gradation display of said plasma display panel based on a number of pixels, wherein an offset subfield is provided within said one field period, and said offset is set according to a level of said input video signal. A control unit for controlling the amount of light emission time in the subfield period. Gradation display processing device of the plasma display panel.
【請求項2】 請求項1において、 前記入力映像信号の中の青信号の平均映像レベルを検出
する検出部を設け、 前記制御部は、前記検出部により検出されたレベル値が
所定レベルを超えたときにこの超過レベル値に比例した
発光時間量で表示することを特徴とするプラズマディス
プレイパネルの階調表示処理装置。
2. The apparatus according to claim 1, further comprising a detection unit configured to detect an average video level of a blue signal in the input video signal, wherein the control unit determines that a level value detected by the detection unit exceeds a predetermined level. A gradation display processing apparatus for a plasma display panel, wherein the display is sometimes performed with an emission time amount proportional to the excess level value.
【請求項3】 請求項1において、 前記入力映像信号を構成する赤,緑及び青の各信号のレ
ベルを検出する検出部を設け、 前記制御部は、前記検出部により検出された検出レベル
値に応じて発光時間量を制御することを特徴とするプラ
ズマディスプレイパネルの階調表示処理装置。
3. The apparatus according to claim 1, further comprising: a detection unit configured to detect a level of each of red, green, and blue signals included in the input video signal, wherein the control unit includes a detection level value detected by the detection unit. A gradation display processing apparatus for a plasma display panel, wherein the amount of light emission time is controlled according to the time.
【請求項4】 請求項1において、 前記入力映像信号を構成する赤,緑及び青の各信号のレ
ベルを検出する検出部を設け、 前記制御部は、前記検出部により検出された検出レベル
値が規定レベルより高い場合は発光時間量を減少させる
とともに、前記検出レベル値が規定レベルより低い場合
は発光時間量を増加させることを特徴とするプラズマデ
ィスプレイパネルの階調表示処理装置。
4. The apparatus according to claim 1, further comprising: a detection unit that detects a level of each of red, green, and blue signals constituting the input video signal, wherein the control unit detects a detection level value detected by the detection unit. A gradation display processing apparatus for a plasma display panel, characterized in that, when is higher than a specified level, the amount of light emission time is reduced, and when the detected level value is lower than the specified level, the amount of light emission time is increased.
【請求項5】 所定の発光期間を示す1フィールド期間
内に設けられ発光時間が階調数として各個に重み付けさ
れた複数のサブフィールドと、プラズマディスプレイパ
ネルと、映像信号を入力するとこの入力映像信号を所定
の階調数のデジタル映像信号に変換する変換部とを備
え、前記変換部により変換されたデジタル映像信号の階
調数に応じたサブフィールドを選択すると共に選択した
前記サブフィールドの階調数に基づいて前記プラズマデ
ィスプレイパネルの階調表示を行うプラズマディスプレ
イパネルの階調表示処理装置において、 前記サブフィールドにオフセットサブフィールドを付加
するステップと、 前記入力映像信号のレベルに応じて前記オフセットサブ
フィールド期間内の発光時間量を制御する表示ステップ
とを有することを特徴とするプラズマディスプレイパネ
ルの階調表示処理方法。
5. A plurality of subfields provided within one field period indicating a predetermined light emission period and each of which has a light emission time weighted as a gradation number, a plasma display panel, and a video signal, the input video signal To a digital video signal having a predetermined number of gradations, and selecting a subfield corresponding to the number of gradations of the digital video signal converted by the conversion unit, and selecting the gradation of the selected subfield. A gradation display processing apparatus for a plasma display panel that performs gradation display of the plasma display panel based on a number of the sub-fields, wherein an offset sub-field is added to the sub-field; A display step of controlling the amount of light emission time within the field period. Gradation display processing method of a plasma display panel according to symptoms.
【請求項6】 請求項5において、 前記入力映像信号の中の青信号の平均映像レベルを検出
する検出ステップを有し、 前記表示ステップは、前記検出ステップにより検出され
たレベル値が所定レベルを超えたときにこの超過レベル
値に比例した発光時間量で表示するステップを含むこと
を特徴とするプラズマディスプレイパネルの階調表示処
理方法。
6. The method according to claim 5, further comprising a detecting step of detecting an average video level of a blue signal in the input video signal, wherein the displaying step is performed such that a level value detected by the detecting step exceeds a predetermined level. A step of displaying a light emission time amount proportional to the excess level value at the time of the display.
【請求項7】 請求項5において、 前記入力映像信号を構成する赤,緑及び青の各信号のレ
ベルを検出する検出ステップを有し、 前記表示ステップは、前記検出ステップにより検出され
た検出レベル値に応じて発光時間量を制御するステップ
を含むことを特徴とするプラズマディスプレイパネルの
階調表示処理方法。
7. The method according to claim 5, further comprising a detecting step of detecting a level of each of red, green, and blue signals constituting the input video signal, and wherein the displaying step includes a detecting level detected by the detecting step. Controlling the amount of light emission time according to the value.
【請求項8】 請求項5において、 前記入力映像信号を構成する赤,緑及び青の各信号のレ
ベルを検出する検出ステップを有し、 前記表示ステップは、前記検出ステップにより検出され
た検出レベル値が規定レベルより高い場合は発光時間量
を減少させるとともに、前記検出レベル値が規定レベル
より低い場合は発光時間量を増加させるステップを含む
ことを特徴とするプラズマディスプレイパネルの階調表
示処理方法。
8. The apparatus according to claim 5, further comprising a detecting step of detecting a level of each of red, green, and blue signals constituting the input video signal, and wherein the displaying step includes a detecting level detected by the detecting step. A step of reducing the amount of light emission time when the value is higher than a specified level, and increasing the amount of light emission time when the detected level value is lower than the specified level. .
JP35845899A 1999-12-17 1999-12-17 Gradation display processing apparatus and processing method for plasma display panel Expired - Fee Related JP4287004B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35845899A JP4287004B2 (en) 1999-12-17 1999-12-17 Gradation display processing apparatus and processing method for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35845899A JP4287004B2 (en) 1999-12-17 1999-12-17 Gradation display processing apparatus and processing method for plasma display panel

Publications (2)

Publication Number Publication Date
JP2001175220A true JP2001175220A (en) 2001-06-29
JP4287004B2 JP4287004B2 (en) 2009-07-01

Family

ID=18459421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35845899A Expired - Fee Related JP4287004B2 (en) 1999-12-17 1999-12-17 Gradation display processing apparatus and processing method for plasma display panel

Country Status (1)

Country Link
JP (1) JP4287004B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480167B1 (en) * 2002-05-11 2005-04-06 엘지전자 주식회사 Apparatus and method of driving plasma display panel
US7075503B2 (en) * 2000-02-29 2006-07-11 Lg Electronics Inc. Method for adjusting color temperature in plasma display panel
CN100410978C (en) * 2004-01-17 2008-08-13 奇美电子股份有限公司 Subframe driving method
US7876301B2 (en) 2002-08-22 2011-01-25 Hitachi, Ltd. Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith
US8004612B2 (en) 2005-11-24 2011-08-23 Tohoku Pioneer Corporation Apparatus and method for controlling display brightness in an image display device
US8314802B2 (en) 2007-07-25 2012-11-20 Samsung Electronics Co., Ltd. Display apparatus and control method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075503B2 (en) * 2000-02-29 2006-07-11 Lg Electronics Inc. Method for adjusting color temperature in plasma display panel
KR100480167B1 (en) * 2002-05-11 2005-04-06 엘지전자 주식회사 Apparatus and method of driving plasma display panel
US7876301B2 (en) 2002-08-22 2011-01-25 Hitachi, Ltd. Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith
US7898557B2 (en) 2002-08-22 2011-03-01 Hitachi, Ltd. Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith
US8120560B2 (en) 2002-08-22 2012-02-21 Hitachi, Ltd. Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith
CN100410978C (en) * 2004-01-17 2008-08-13 奇美电子股份有限公司 Subframe driving method
US8004612B2 (en) 2005-11-24 2011-08-23 Tohoku Pioneer Corporation Apparatus and method for controlling display brightness in an image display device
US8314802B2 (en) 2007-07-25 2012-11-20 Samsung Electronics Co., Ltd. Display apparatus and control method thereof

Also Published As

Publication number Publication date
JP4287004B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP3891499B2 (en) Brightness adjustment device for plasma display panel
KR100965202B1 (en) Method and apparatus for processing video pictures
KR100482326B1 (en) Plasma display panel and driving method thereof
JP2001092409A (en) Plasma display device
JP3345184B2 (en) Multi-scan adaptive plasma display device and driving method thereof
KR100953281B1 (en) Plasma display device, luminance correction method and display method thereof
JP2000242229A (en) Plasma display panel drive method
KR20030063391A (en) Method and apparatus for controlling a display device
JP4951195B2 (en) Multi-scan display for plasma display panel
JP4601371B2 (en) Driving device and driving method for plasma display panel
US20020140636A1 (en) Matrix display device and method
JP2004212645A (en) Method for driving plasma display panel, and plasma display device
JP2001067041A (en) Driving device of plasma display, sub field converting method of plasma display, and plasma display device
JP2002351381A (en) Display device and driving method for display panel
US7532177B2 (en) Method and apparatus for driving a plasma display panel
JP4287004B2 (en) Gradation display processing apparatus and processing method for plasma display panel
KR20000003326A (en) Control apparatus of sustain purse for pdp
KR100480148B1 (en) Method and apparatus of driving plasma display panel
JP4165108B2 (en) Plasma display device
JP2004020991A (en) Display signal processing circuit for gradation display device
EP1732055B1 (en) Display device
JP2005128544A (en) Method and system for decreasing afterimage of plasma display panel
KR20000000730A (en) Device for driving a plasma display panel
JP2001042814A (en) Display driving device and driving method thereof
JP2001034226A (en) Gradation display processing device of plasma display panel and its processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees