JP2001168668A - Phase shifter - Google Patents

Phase shifter

Info

Publication number
JP2001168668A
JP2001168668A JP35089999A JP35089999A JP2001168668A JP 2001168668 A JP2001168668 A JP 2001168668A JP 35089999 A JP35089999 A JP 35089999A JP 35089999 A JP35089999 A JP 35089999A JP 2001168668 A JP2001168668 A JP 2001168668A
Authority
JP
Japan
Prior art keywords
rad
phase
phase shifter
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35089999A
Other languages
Japanese (ja)
Inventor
Hiroki Sato
広樹 佐藤
Yukinari Fujiwara
行成 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP35089999A priority Critical patent/JP2001168668A/en
Publication of JP2001168668A publication Critical patent/JP2001168668A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a phase shifter which reduces loss and can be made small to be more inexpensive by reducing components such as distributors, variable attenuators and adders used by a 2 πphase shifter in the 2π phase shifter changing the phases of a high frequency signal and to provide communication equipment using the phase shifter. SOLUTION: A π distributor divides a signal whose phase is to be changed into two paths and a π/2 distributor further divides each of the signals. In the outputs of variable attenuators connected to the four paths being the outputs of two π/2 distributors, the optional phase shift quantity of 0 to 2 π rad can be adjusted by changing the attenuation quantity of the variable attenuators.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、線形変調方式を用
いて無線伝送を行うための送信装置の電力増幅器の非線
形性を補償するための線形補償回路に関り、特に移相器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear compensation circuit for compensating for non-linearity of a power amplifier of a transmission apparatus for performing radio transmission using a linear modulation method, and more particularly to a phase shifter.

【0002】[0002]

【従来の技術】移相器の従来例を図4によって説明す
る。図4は移相器の構成を示すブロック図である。1は
入力端子、21と25と29と33はπ/2分配器、22,23と26,
27と30,31と34,35は可変減衰器(ATT)、24と28と32
と36は加算器、16は出力端子、37と38は制御電圧入力端
子である。図4において、入力端子1から入力された信
号は、π/2分配器21に入力する。そしてハイブリッドで
構成されるπ/2分配器21により、同相信号(0 rad)
と、直交信号(π/2 rad)に分配され出力される。分配
された同相信号(I1)は可変減衰器22に与えられ、直交
信号(Q1)は可変減衰器23にそれぞれ与えられる。可変
減衰器22の出力P1と可変減衰器23の出力P2はそれぞれ加
算器24に与えられ、加算器24で加算される。加算器24の
出力P3はπ/2分配器25に与えられ、π/2分配器25により
同相信号(0 rad)と、直交信号(π/2 rad)に分配さ
れ出力される。分配された同相信号(I2)は可変減衰器
26に与えられ、直交信号(Q2)は可変減衰器27にそれぞ
れ与えられる。可変減衰器26と可変減衰器27の出力はそ
れぞれ加算器28に与えられ、加算器28で加算される。加
算器28の出力はπ/2分配器29に与えられ、π/2分配器29
により同相信号(0 rad)と、直交信号(π/2 rad)に
分配され出力される。分配された同相信号(I3)は可変
減衰器30に与えられ、直交信号(Q3)は可変減衰器31に
それぞれ与えられる。可変減衰器30と可変減衰器31の出
力はそれぞれ加算器32に与えられ、加算器32で加算され
る。加算器32の出力はπ/2分配器33に与えられ、π/2分
配器33により同相信号(0 rad)と、直交信号(π/2 ra
d)に分配され出力される。分配された同相信号(I4)
は可変減衰器34に与えられ、直交信号(Q4)は可変減衰
器35にそれぞれ与えられる。可変減衰器34と可変減衰器
35の出力はそれぞれ加算器36に与えられ、加算器36で加
算される。加算器36の出力は出力端子16から出力され
る。制御電圧入力端子37は可変減衰器22,26,30,34と
接続されており、制御電圧V1を入力し、可変減衰器22,
26,30,34を制御する。また、制御電圧入力端子38は可
変減衰器23,27,31,35と接続されており、制御電圧V2
を入力し、可変減衰器23,27,31,35を制御する。
2. Description of the Related Art A conventional example of a phase shifter will be described with reference to FIG. FIG. 4 is a block diagram showing the configuration of the phase shifter. 1 is an input terminal, 21, 25, 29 and 33 are π / 2 dividers, 22, 23 and 26,
27 and 30, 31, 34 and 35 are variable attenuators (ATT), 24, 28 and 32
And 36 are adders, 16 is an output terminal, and 37 and 38 are control voltage input terminals. In FIG. 4, a signal input from an input terminal 1 is input to a π / 2 distributor 21. The in-phase signal (0 rad) is generated by the hybrid π / 2 distributor 21.
And are distributed to quadrature signals (π / 2 rad) and output. The distributed in-phase signal (I1) is provided to the variable attenuator 22, and the quadrature signal (Q1) is provided to the variable attenuator 23. The output P1 of the variable attenuator 22 and the output P2 of the variable attenuator 23 are respectively supplied to an adder 24, and are added by the adder 24. The output P3 of the adder 24 is supplied to the π / 2 distributor 25, which distributes the output P3 into an in-phase signal (0 rad) and a quadrature signal (π / 2 rad) and outputs the same. The distributed in-phase signal (I2) is a variable attenuator
26, and the quadrature signal (Q2) is applied to variable attenuators 27, respectively. The outputs of the variable attenuator 26 and the variable attenuator 27 are respectively supplied to an adder 28, and are added by the adder 28. The output of the adder 28 is provided to a π / 2 divider 29,
The signal is divided into an in-phase signal (0 rad) and a quadrature signal (π / 2 rad) and output. The distributed in-phase signal (I3) is provided to the variable attenuator 30, and the quadrature signal (Q3) is provided to the variable attenuator 31. The outputs of the variable attenuator 30 and the variable attenuator 31 are respectively supplied to an adder 32, and are added by the adder 32. The output of the adder 32 is supplied to a π / 2 divider 33, which outputs an in-phase signal (0 rad) and a quadrature signal (π / 2ra).
Distributed to d) and output. In-phase signal (I4) distributed
Is provided to the variable attenuator 34, and the quadrature signal (Q4) is provided to the variable attenuator 35. Variable attenuator 34 and variable attenuator
The outputs of 35 are given to the adders 36, respectively, and are added by the adders 36. The output of the adder 36 is output from the output terminal 16. The control voltage input terminal 37 is connected to the variable attenuators 22, 26, 30, and 34, receives the control voltage V1, and
26, 30, and 34 are controlled. The control voltage input terminal 38 is connected to the variable attenuators 23, 27, 31, and 35, and the control voltage V2
To control the variable attenuators 23, 27, 31, and 35.

【0003】最初に、入力端子1から加算器24までの動
作を説明する。例えば、可変減衰器22と23の減衰量をそ
れぞれ0〜30 dBとし、また、可変減衰器22の出力信号を
P1、可変減衰器23の出力信号をP2、加算器24の出力信号
をP3とする。説明を簡単にするため、2つの可変減衰器
(ATT)22と23の減衰量を0 dB(ATT= 0 dB、即ち、P1=P
2=1)とすると、加算器24の出力信号状態は図5(a)に示
すようになり、2つの直交するベクトルP1,P2の合成ベ
クトルP3が出力される。従って、このP1とP2の大きさを
変える(即ち、可変減衰器の減衰量を変える)ことによ
って、合成ベクトルP3(加算器24の出力)の位相角を変
えることができる。加算器24の出力信号において、信号
レベル一定のままその位相角を変化させるための制御電
圧V1とV2と位相角θは、以下の式で与えられる。
First, the operation from the input terminal 1 to the adder 24 will be described. For example, the attenuation amounts of the variable attenuators 22 and 23 are each set to 0 to 30 dB, and the output signal of the variable attenuator 22 is
P1, the output signal of the variable attenuator 23 is P2, and the output signal of the adder 24 is P3. To simplify the explanation, the attenuation of the two variable attenuators (ATT) 22 and 23 is set to 0 dB (ATT = 0 dB, that is, P1 = P
If 2 = 1), the output signal state of the adder 24 is as shown in FIG. 5A, and a composite vector P3 of two orthogonal vectors P1 and P2 is output. Therefore, by changing the magnitude of P1 and P2 (ie, changing the attenuation of the variable attenuator), the phase angle of the composite vector P3 (the output of the adder 24) can be changed. In the output signal of the adder 24, the control voltages V1 and V2 and the phase angle θ for changing the phase angle while keeping the signal level constant are given by the following equations.

【0004】ただし、可変減衰器の減衰度は入力電圧の
対数に比例するものとしてある。また、kは可変減衰器
の感度を与える比例定数である。
However, the attenuation of the variable attenuator is proportional to the logarithm of the input voltage. Further, k is a proportional constant that gives the sensitivity of the variable attenuator.

【0005】[0005]

【数1】 (Equation 1)

【0006】式(1)によって与えられる制御電圧V1とV2
を、それぞれ制御電圧入力端子37と38より入力して、可
変減衰器22と23にそれぞれ加え、それぞれ異なった減衰
量に設定した場合について、図5(b)を用いて説明す
る。制御電圧V1とV2とを調整することで、可変減衰器22
の減衰量を0 dB、可変減衰器23の減衰量を30 dBとする
と、加算器24の出力の位相角θは0 radとなる。また、
可変減衰器22の減衰量を30 dB、可変減衰器23の減衰量
を0 dBとすると、位相角θはπ/2 radとなる。このよう
に、2つの可変減衰器22と23とを適当な値に設定するこ
とで、出力レベル一定のまま、位相角θを0〜π/2 rad
の範囲内で任意の値に設定することができる。
The control voltages V1 and V2 given by equation (1)
Is input from control voltage input terminals 37 and 38, respectively, is applied to variable attenuators 22 and 23, and is set to different attenuation amounts, respectively, with reference to FIG. 5B. By adjusting the control voltages V1 and V2, the variable attenuator 22
Is 0 dB and the attenuation of the variable attenuator 23 is 30 dB, the phase angle θ of the output of the adder 24 is 0 rad. Also,
Assuming that the attenuation of the variable attenuator 22 is 30 dB and the attenuation of the variable attenuator 23 is 0 dB, the phase angle θ is π / 2 rad. As described above, by setting the two variable attenuators 22 and 23 to appropriate values, the phase angle θ can be set to 0 to π / 2 rad while the output level is kept constant.
Can be set to any value within the range.

【0007】更に、図6に示すように、加算器28の出力
信号は、加算器24の出力信号イと同位相で可変減衰器26
で減衰された信号ロと、可変減衰器27で減衰された出力
信号イからπ/2移相した信号ハの合成ベクトルの信号ニ
として出力される。以上のように、加算器28の出力信号
は、位相角2θ、つまり0 rad〜π radの任意の位相角に
設定することができる。そして加算器32の出力信号は、
加算器28までと同様の動作により、位相角3θ、つまり0
rad〜3π/2 radの位相角を設定することができる。ま
た加算器36の出力信号も、加算器28までの動作と同様の
動作により、位相角4θ、つまり0 rad〜2π radの位相
角を設定することができる。以上より、出力端子16で
は、移相量をすべての領域(0 rad〜2π rad)で対応さ
せることが可能となる。
Further, as shown in FIG. 6, the output signal of the adder 28 has the same phase as the output signal A of the adder 24 and the variable attenuator 26
And the output signal A attenuated by the variable attenuator 27 is output as a signal d of a composite vector of a signal c having a phase shift of π / 2. As described above, the output signal of the adder 28 can be set to the phase angle 2θ, that is, an arbitrary phase angle from 0 rad to π rad. And the output signal of the adder 32 is
By the same operation up to the adder 28, the phase angle 3θ, that is, 0
A phase angle from rad to 3π / 2 rad can be set. The output signal of the adder 36 can also set the phase angle 4θ, that is, the phase angle of 0 rad to 2π rad, by the same operation as the operation up to the adder 28. As described above, at the output terminal 16, the phase shift amount can be made to correspond in all regions (0 rad to 2π rad).

【0008】上述の分配器には、ハイブリッドで構成さ
れる分配器が4つ必要であり、例えば、1つの分配器で
3 dBの損失があるとすると、この分配器を4つ縦続接続
することで、全体で12 dBとなり、損失が大きい。
[0008] The above-mentioned distributor requires four distributors composed of hybrids.
Assuming that there is a loss of 3 dB, the cascade connection of the four splitters results in a total loss of 12 dB, which is a large loss.

【0009】[0009]

【発明が解決しようとする課題】前述の従来技術には、
ハイブリッドで構成される分配器が4つ必要であり、損
失が大きくなってしまうという欠点があった。また、必
要な可変減衰器の数が多く、小型化や、調整の簡素化が
難しいという欠点があった。
The above-mentioned prior art includes the following:
Four distributors composed of hybrids are required, and there is a disadvantage that the loss increases. Further, there is a disadvantage that the number of required variable attenuators is large, and it is difficult to reduce the size and simplify the adjustment.

【0010】本発明の目的は、上記のような欠点を除去
し、分配器や可変減衰器、加算器などの構成要素を減ら
すことによって、損失を少なくし、小型化が可能でより
安価な移相器および、移相器を用いた通信装置を提供す
ることにある。
An object of the present invention is to eliminate the above-mentioned drawbacks and to reduce components such as a distributor, a variable attenuator, and an adder, thereby reducing loss, enabling downsizing and a more inexpensive transfer. A communication device using a phase shifter and a phase shifter is provided.

【0011】[0011]

【課題を解決するための手段】上記の目標を達成するた
めに、本発明の移相器はπ rad移相するπ分配器を有
し、逆相の信号をそれぞれπ/2移相器に入力させること
で、出力信号が0 rad〜2π radのすべての位相角に対応
するようにした移相器を実現したものである。
In order to achieve the above-mentioned object, the phase shifter of the present invention has a π divider that shifts the phase by π rad, and outputs the signals of the opposite phases to the π / 2 phase shifters, respectively. By inputting, a phase shifter in which an output signal corresponds to all phase angles of 0 rad to 2π rad is realized.

【0012】[0012]

【発明の実施の形態】本発明の一実施例を図1のよって
説明する。図1は本発明の移相器の構成を示すブロック
図である。これまで説明した構成要素と同一の機能の構
成要素には同一の番号を付した。その他、2はπ分配
器、3と4はπ/2分配器、5〜8は可変減衰器(ATT)、9〜
12は制御電圧入力端子、13〜15は加算器である。入力端
子1は、π分配器2によって2分配され0 radの信号P4と
π radの信号P5とに分配される。信号P4はπ/2分配器3
に与えられ、信号P5はπ/2分配器4に与えられる。π/2
分配器3の同相出力(I0)は可変減衰器5を、直交出力
(Q0)は可変減衰器6を介して加算器13に与えらる。ま
た、π/2分配器4の同相出力(Iπ)は可変減衰器7を、
直交出力(Qπ)は可変減衰器8を介して加算器14に与え
らる。制御電圧入力端子9〜12は、可変減衰器5〜8とそ
れぞれ接続され、加算器13と14は加算器15を介して出力
端子16に接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the phase shifter of the present invention. Components having the same functions as those described above are denoted by the same reference numerals. In addition, 2 is a π divider, 3 and 4 are π / 2 dividers, 5 to 8 are variable attenuators (ATT), 9 to
12 is a control voltage input terminal, and 13 to 15 are adders. The input terminal 1 is divided into two by a π divider 2 and is divided into a signal P4 of 0 rad and a signal P5 of π rad. Signal P4 is π / 2 divider 3
, And the signal P5 is provided to the π / 2 distributor 4. π / 2
The in-phase output (I0) of the distributor 3 is supplied to the variable attenuator 5 and the quadrature output (Q0) is supplied to the adder 13 via the variable attenuator 6. The in-phase output (Iπ) of the π / 2 distributor 4 is supplied to the variable attenuator 7,
The quadrature output (Qπ) is provided to the adder 14 via the variable attenuator 8. The control voltage input terminals 9 to 12 are connected to the variable attenuators 5 to 8, respectively, and the adders 13 and 14 are connected to the output terminal 16 via the adder 15.

【0013】図1において、入力端子1から入力された
信号はπ分配器2により、図2に示すように、同相信号P
4(0 rad)と逆相信号P5(π rad)とに分けられる。分
配された同相信号P4と逆相信号P5は、π/2分配器3とπ/
2分配器4にそれぞれ入力される。π/2分配器3から加算
器13までの動作、及び、π/2分配器4から加算器14まで
の動作は前述の従来例で説明したので、ここでの説明を
省略する。ただし、π/2分配器4に入力される信号は、
入力端子1から入力される信号に対して逆相であるの
で、π/2分配器4により分配される信号は、入力端子1の
入力信号の位相を基準とすると、位相角がそれぞれπ r
adまたは3π/2 radの信号となる。従って、制御電圧入
力端子9から入力する制御電圧V1と制御電圧入力端子10
から入力する制御電圧V2とにより、加算器13の出力信号
P6では、0 rad〜π/2 radの任意の位相角を設定するこ
とができる。また、制御電圧入力端子11から入力する制
御電圧V3と制御電圧入力端子12から入力する制御電圧V3
とにより、加算器14の出力信号P7では、π rad〜3π/2
radの任意の位相角を設定することができる。加算器13
及び14でそれぞれ出力された信号P6とP7は、加算器15に
与えられ、加算器15はそれら入力信号を加算した出力信
号P8を出力する。加算器15の出力信号P8は図3のように
なり、2つのベクトルP6とP7の合成ベクトルP8となる。
従って、加算器15の出力は、0 rad〜2π radの範囲で位
相角を設定することができ、出力端子16では、移相量を
すべての領域で対応させることが可能となる。
In FIG. 1, a signal input from an input terminal 1 is converted by a π divider 2 into an in-phase signal P as shown in FIG.
4 (0 rad) and a negative-phase signal P5 (π rad). The distributed in-phase signal P4 and anti-phase signal P5 are
Each is input to the two dividers 4. The operation from the π / 2 distributor 3 to the adder 13 and the operation from the π / 2 distributor 4 to the adder 14 have been described in the above-described conventional example, and thus description thereof will be omitted. However, the signal input to the π / 2 distributor 4 is
Since the phase of the signal input from the input terminal 1 is opposite to that of the signal input from the input terminal 1, the phase angle of the signal distributed by the π / 2 distributor 4 is π r with respect to the phase of the input signal of the input terminal 1.
ad or 3π / 2 rad signal. Therefore, the control voltage V1 input from the control voltage input terminal 9 and the control voltage input terminal 10
Output signal of the adder 13 according to the control voltage V2 input from the
In P6, an arbitrary phase angle of 0 rad to π / 2 rad can be set. The control voltage V3 input from the control voltage input terminal 11 and the control voltage V3 input from the control voltage input terminal 12
Thus, in the output signal P7 of the adder 14, π rad to 3π / 2
Any phase angle of rad can be set. Adder 13
The signals P6 and P7 output at S14 and S14 are provided to an adder 15, and the adder 15 outputs an output signal P8 obtained by adding the input signals. The output signal P8 of the adder 15 is as shown in FIG. 3, and becomes a composite vector P8 of the two vectors P6 and P7.
Therefore, the phase angle of the output of the adder 15 can be set in the range of 0 rad to 2π rad, and the output terminal 16 can correspond the phase shift amount in all regions.

【0014】次に、本発明の他の実施例について、図7
と図8を用いて、図1で使用した制御電圧4つのうち2
つの制御電圧を制御し、制御された2つの可変減衰器の
出力を加算することにより、2π移相器が実現できる一
実施例を説明する。図7は本発明の移相器の一実施例の
構成を示すブロック図である。また、図8は図7の移相
器で同相信号と直交信号とを加算した信号について説明
する図である。これまで説明した構成要素と同一の機能
の構成要素には同一の番号を付した。その他、17と18は
制御電圧入力端子、19と20はスイッチである。
Next, another embodiment of the present invention will be described with reference to FIG.
8 and FIG. 8, two of the four control voltages used in FIG.
An example in which two control voltages are controlled and the outputs of two controlled variable attenuators are added to realize a 2π phase shifter will be described. FIG. 7 is a block diagram showing the configuration of one embodiment of the phase shifter of the present invention. FIG. 8 is a diagram illustrating a signal obtained by adding the in-phase signal and the quadrature signal by the phase shifter of FIG. Components having the same functions as those described above are denoted by the same reference numerals. In addition, 17 and 18 are control voltage input terminals, and 19 and 20 are switches.

【0015】図7において、入力端子1から可変減衰器5
〜8までの構成は図1と同じであるので、説明を省略す
る。可変減衰器5〜8はスイッチ20に接続され、スイッチ
20は加算器15を介して出力端子16と接続される。また、
可変減衰器5〜8はスイッチ19とも接続されており、スイ
ッチ19は制御電圧VIとV2の入力端子17と18と接続されて
いる。可変減衰器5〜8の出力信号をそれぞれP9〜P12
とする。最初に、第一象限(0 rad〜π/2 rad)の範囲
の移相量を設定する場合について説明する。図8のベク
トル図により、出力信号P11=P12= 0とし、出力信号P9
とP10を変化させると、出力信号P9とP10の合成ベクトル
は0 rad〜π/2 radの角度を満足する。即ち、例えば図
7において、スイッチ19を切換え、制御電圧入力端子17
を可変減衰器5に接続して可変減衰器5を制御し、かつ、
制御電圧入力端子18を可変減衰器6に接続して可変減衰
器6を制御する。従って制御電圧V1とV2とにより可変減
衰器5と6とを制御することができる。また、それらの可
変減衰器5と6の出力だけをスイッチ20により選択し、加
算器15でそれらの信号を加算することによって、出力信
号の位相角を0 rad〜π/2 radの範囲の任意の値に設定
することができる。
In FIG. 7, a variable attenuator 5 is connected to an input terminal 1.
1 to 8 are the same as those in FIG. Variable attenuators 5-8 are connected to switch 20 and switches
20 is connected to the output terminal 16 via the adder 15. Also,
The variable attenuators 5 to 8 are also connected to a switch 19, and the switch 19 is connected to input terminals 17 and 18 for control voltages VI and V2. Output signals of the variable attenuators 5 to 8 are respectively P9 to P12
And First, a case where the phase shift amount in the first quadrant (0 rad to π / 2 rad) is set will be described. According to the vector diagram of FIG. 8, the output signal P11 = P12 = 0 and the output signal P9
And P10, the combined vector of the output signals P9 and P10 satisfies the angle from 0 rad to π / 2 rad. That is, for example, in FIG.
To the variable attenuator 5 to control the variable attenuator 5, and
The control voltage input terminal 18 is connected to the variable attenuator 6 to control the variable attenuator 6. Therefore, the variable attenuators 5 and 6 can be controlled by the control voltages V1 and V2. Further, only the outputs of the variable attenuators 5 and 6 are selected by the switch 20, and the signals are added by the adder 15, so that the phase angle of the output signal can be arbitrarily set in the range of 0 rad to π / 2 rad. Can be set to the value of

【0016】次に、第二象限(π/2 rad〜π rad)の移
相量を設定する場合について説明する。図8のベクトル
図より、P9=P12= 0とし、P10とP11を変化させることに
より、P10とP11の合成ベクトルはπ/2 rad〜π radの
角度を満足する。
Next, a case where the amount of phase shift in the second quadrant (π / 2 rad to π rad) is set will be described. From the vector diagram of FIG. 8, by setting P9 = P12 = 0 and changing P10 and P11, the combined vector of P10 and P11 satisfies the angle of π / 2 rad to π rad.

【0017】即ち、例えば図7において、スイッチ19を
切換え、制御電圧入力端子17を可変減衰器6に接続して
可変減衰器6を制御し、かつ、制御電圧入力端子18を可
変減衰器7に接続して可変減衰器7を制御する。従って制
御電圧V1とV2とにより可変減衰器6と7とを制御すること
ができる。また、それらの可変減衰器6と7の出力だけを
スイッチ20により選択し、加算器15でそれらの信号を加
算することによって、出力信号の位相角をπ/2 rad〜π
radの範囲の任意の値に設定することができる。
That is, for example, in FIG. 7, the switch 19 is switched, the control voltage input terminal 17 is connected to the variable attenuator 6 to control the variable attenuator 6, and the control voltage input terminal 18 is connected to the variable attenuator 7. Connect to control the variable attenuator 7. Therefore, the variable attenuators 6 and 7 can be controlled by the control voltages V1 and V2. Further, only the outputs of the variable attenuators 6 and 7 are selected by the switch 20, and the signals are added by the adder 15, so that the phase angle of the output signal becomes π / 2 rad to π
It can be set to any value in the range of rad.

【0018】また、第三象限(π rad〜3π/2 rad)の
移相量を設定する場合も同様にして、図8のベクトル図
より、P9=P10= 0とし、P11とP12を変化させることによ
り、P11とP12の合成ベクトルはπ rad〜3π/2 radの
角度を満足する。即ち、例えば図7において、スイッチ
19を切換え、制御電圧入力端子17を可変減衰器7に接続
して可変減衰器7を制御し、かつ、制御電圧入力端子18
を可変減衰器8に接続して可変減衰器8を制御する。従っ
て制御電圧V1とV2とにより可変減衰器7と8とを制御する
ことができる。また、それらの可変減衰器7と8の出力だ
けをスイッチ20により選択し、加算器15でそれらの信号
を加算することによって、出力信号の位相角をπ rad〜
3π/2 radの範囲の任意の値に設定することができる。
Similarly, when setting the phase shift amount in the third quadrant (π rad to 3π / 2 rad), P9 = P10 = 0 and P11 and P12 are changed from the vector diagram of FIG. Thus, the combined vector of P11 and P12 satisfies the angle of π rad to 3π / 2 rad. That is, for example, in FIG.
19, the control voltage input terminal 17 is connected to the variable attenuator 7 to control the variable attenuator 7, and the control voltage input terminal 18
Is connected to the variable attenuator 8 to control the variable attenuator 8. Therefore, the variable attenuators 7 and 8 can be controlled by the control voltages V1 and V2. In addition, only the outputs of the variable attenuators 7 and 8 are selected by the switch 20, and the signals are added by the adder 15, so that the phase angle of the output signal becomes π rad to
It can be set to any value in the range 3π / 2 rad.

【0019】さらに、第四象限(3π/2 rad〜2π rad)
の移相量を設定する場合も同様にして、図8のベクトル
図により、P10=P11= 0とし、P9とP12を変化させること
により、P9とP12の合成ベクトルは3π/2 rad〜2π ra
dの角度を満足する。即ち、例えば図7において、スイ
ッチ19を切換え、制御電圧入力端子17を可変減衰器5に
接続して可変減衰器5を制御し、かつ、制御電圧入力端
子18を可変減衰器8に接続して可変減衰器8を制御する。
従って制御電圧V1とV2とにより可変減衰器5と8とを制御
することができる。また、それらの可変減衰器57と8の
出力だけをスイッチ20により選択し、加算器15でそれら
の信号を加算することによって、出力信号の位相角を3
π/2 rad〜2π radの範囲の任意の値に設定することが
できる。
Further, the fourth quadrant (3π / 2 rad to 2π rad)
Similarly, when the phase shift amount is set, P10 = P11 = 0 according to the vector diagram of FIG. 8, and by changing P9 and P12, the combined vector of P9 and P12 becomes 3π / 2 rad to 2π ra
Satisfies the angle of d. That is, for example, in FIG. 7, the switch 19 is switched, the control voltage input terminal 17 is connected to the variable attenuator 5, the variable attenuator 5 is controlled, and the control voltage input terminal 18 is connected to the variable attenuator 8, The variable attenuator 8 is controlled.
Therefore, the variable attenuators 5 and 8 can be controlled by the control voltages V1 and V2. Further, only the outputs of the variable attenuators 57 and 8 are selected by the switch 20, and the signals are added by the adder 15, so that the phase angle of the output signal becomes 3
It can be set to any value in the range of π / 2 rad to 2π rad.

【0020】次に、本発明の移相器を電力増幅器の線形
補償に応用した一実施例を図9を用いて説明する。図9
はフィードフォワード型線形補償方式を用いた電力増幅
器の構成を示すブロック図である。39は入力端子、40は
第1の電力分配器、41は第1の可変減衰器(ATT)、42
は第1の移相器、43は電力増幅器、44は第1の遅延器、
45は第2の電力分配器、46は第1の加算器、47は第2の
遅延器、48は第2の可変減衰器、49は第2の移相器、50
は線形増幅器、51は第2の加算器、52は出力端子であ
る。
Next, an embodiment in which the phase shifter of the present invention is applied to linear compensation of a power amplifier will be described with reference to FIG. FIG.
FIG. 2 is a block diagram showing a configuration of a power amplifier using a feedforward linear compensation method. 39 is an input terminal, 40 is a first power divider, 41 is a first variable attenuator (ATT), 42
Is a first phase shifter, 43 is a power amplifier, 44 is a first delay unit,
45 is a second power divider, 46 is a first adder, 47 is a second delay, 48 is a second variable attenuator, 49 is a second phase shifter, 50
Is a linear amplifier, 51 is a second adder, and 52 is an output terminal.

【0021】入力端子39は、第1の電力分配器40を介し
て第1の可変減衰器41、第1の遅延器44とに接続され
る。第1の可変減衰器41は第1の移相器42と電力増幅器
43を介して第2の電力分配器45に接続され、第2の電力
分配器45は、第2の遅延器47と第2の加算器51を介して
出力端子52と接続される。また一方、第2の電力分配器
45は、第1の加算器46と接続される。第1の遅延器44も
また、第1の加算器46に接続され、第1の加算器46は、
第2の可変減衰器48と、第2の移相器49、及び線形増幅
器50を介して第2の加算器51に接続する。
The input terminal 39 is connected to a first variable attenuator 41 and a first delay unit 44 via a first power divider 40. The first variable attenuator 41 includes a first phase shifter 42 and a power amplifier.
The second power divider 45 is connected to the output terminal 52 via the second delay unit 47 and the second adder 51 via the 43. On the other hand, the second power distributor
45 is connected to a first adder 46. The first delay unit 44 is also connected to the first adder 46, and the first adder 46
It is connected to a second adder 51 via a second variable attenuator 48, a second phase shifter 49, and a linear amplifier 50.

【0022】以下、この動作について、図9を用いて説
明する。入力端子39から入力された信号は、第1の電力
分配器40を介して、一方は第1の可変減衰器41及び第1
の移相器42を介して電力増幅器43に与えられる。他方、
入力端子39から入力された信号は、第1の遅延器44に入
力される。電力増幅器43では、入力信号は所望の電力ま
で増幅されるが、電力増幅器の非線形性によりその出力
には主信号成分以外に、歪み成分が含まれる。その一方
で、無歪み出力が第1の遅延器44において、電力増幅器
43で生ずる遅延分と同じだけの遅延量を与えられる。ま
た、温度変化などにより、振幅レベル、位相が変化した
場合には、第1の可変減衰器41と第1の移相器42によっ
てそれぞれ微調整する。この2つの信号を逆位相で第1
の加算器46が加算することで、第1の加算器46の出力に
は電力増幅器43で発生した歪み成分のみが抽出される。
抽出された歪み成分は、線形増幅器50に与えられ増幅さ
れ、第2の加算器51に送出される。その一方で、電力増
幅器43の出力は第2の遅延器47で線形増幅器50で生ずる
遅延分と同じだけの遅延量を与えられ、第2の加算器51
に入力される。また、信号レベル、位相の微調整は第2
の可変減衰器48と第2の移相器49とによって行われる。
第2の加算器51に入力される2つの信号成分の差をとる
ことにより、結果として電力増幅器の出力から歪み成分
だけを取り除くことで、非線形歪みに対する補償がなさ
れる。
Hereinafter, this operation will be described with reference to FIG. The signal input from the input terminal 39 is passed through a first power divider 40, one of which is a first variable attenuator 41 and a first
To the power amplifier 43 via the phase shifter 42 of FIG. On the other hand,
The signal input from the input terminal 39 is input to the first delay unit 44. In the power amplifier 43, the input signal is amplified to a desired power, but the output of the power amplifier 43 includes a distortion component other than the main signal component due to the non-linearity of the power amplifier. On the other hand, the distortionless output is supplied to the first delay unit 44 by the power amplifier.
The same delay amount as the delay generated in 43 is given. Further, when the amplitude level and the phase change due to a temperature change or the like, fine adjustment is performed by the first variable attenuator 41 and the first phase shifter 42, respectively. The two signals are phase-shifted to the first
Adder 46 adds only the distortion component generated by the power amplifier 43 to the output of the first adder 46.
The extracted distortion component is applied to the linear amplifier 50, amplified, and sent to the second adder 51. On the other hand, the output of the power amplifier 43 is given the same delay amount as the delay generated by the linear amplifier 50 in the second delay unit 47, and the second adder 51
Is input to Fine adjustment of signal level and phase
And a second phase shifter 49.
By taking the difference between the two signal components input to the second adder 51, as a result, only the distortion component is removed from the output of the power amplifier, thereby compensating for the nonlinear distortion.

【0023】これまで述べた動作について、図5に示さ
れるA点〜D点のスペクトルを図で示したものが図10で
ある。図10は本発明の電力増幅器の動作を説明する図
である。横軸は周波数、縦軸は信号電力レベルを示す。
図10(a)は図5における電力増幅器43の出力A、図10
(b)は図5における第1の遅延器44の出力B、図10(c)
は図5における第1の加算器46の出力C、図10(d)は図
5における第2の加算器51の出力Dである。
FIG. 10 is a diagram showing the spectrum of points A to D shown in FIG. 5 in the operation described above. FIG. 10 is a diagram for explaining the operation of the power amplifier of the present invention. The horizontal axis indicates frequency, and the vertical axis indicates signal power level.
FIG. 10A shows the output A of the power amplifier 43 in FIG.
(b) is the output B of the first delay unit 44 in FIG. 5, FIG. 10 (c)
Is the output C of the first adder 46 in FIG. 5, and FIG. 10D is the output D of the second adder 51 in FIG.

【0024】この歪み抽出、歪み補償は、各々の系に用
いられる移相器に前述した移相器を用いて、広帯域な歪
み補償を実現するものである。電力増幅器の歪み補償の
方法としては、ここで述べたフィードフォワードの他
に、フィードバック方式、プリディストーション方式が
あるが、いずれも歪み補償を行うために移相器による位
相調節が必要であり、本実施例で述べた2π移相器を用
いることができる。
The distortion extraction and the distortion compensation realize wideband distortion compensation by using the above-described phase shifters for the phase shifters used in the respective systems. As a method of compensating the distortion of the power amplifier, there are a feedback method and a pre-distortion method in addition to the feed-forward described here.Both of them require a phase adjustment by a phase shifter to perform the distortion compensation. The 2π phase shifter described in the embodiment can be used.

【0025】[0025]

【発明の効果】以上のように本発明によれば、従来より
少ない構成で、0 〜2π radの位相角を制御できるた
め、移相器全体の損失を減らすことができるため、より
小型で安価かつ高効率、高品質な通信装置が実現でき
る。
As described above, according to the present invention, the phase angle of 0 to 2π rad can be controlled with a smaller configuration than in the prior art, and the loss of the entire phase shifter can be reduced. In addition, a highly efficient and high quality communication device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の移相器の一実施例の構成を示すブロ
ック図。
FIG. 1 is a block diagram showing a configuration of an embodiment of a phase shifter of the present invention.

【図2】 本発明の動作の一実施例を説明する図。FIG. 2 is a view for explaining an embodiment of the operation of the present invention.

【図3】 本発明の動作の一実施例を説明する図。FIG. 3 is a diagram illustrating an embodiment of the operation of the present invention.

【図4】 従来の移相器の構成を示すブロック図。FIG. 4 is a block diagram showing a configuration of a conventional phase shifter.

【図5】 同相信号と直交信号とを加算した信号を示す
図。
FIG. 5 is a diagram showing a signal obtained by adding an in-phase signal and a quadrature signal.

【図6】 同相信号と直交信号とを加算した信号を示す
図。
FIG. 6 is a diagram showing a signal obtained by adding an in-phase signal and a quadrature signal.

【図7】 本発明の移相器の一実施例の構成を示すブロ
ック図。
FIG. 7 is a block diagram showing a configuration of an embodiment of a phase shifter of the present invention.

【図8】 同相信号と直交信号とを加算した信号を示す
図。
FIG. 8 is a diagram showing a signal obtained by adding an in-phase signal and a quadrature signal.

【図9】 本発明の電力増幅器の一実施例の構成を示す
ブロック図。
FIG. 9 is a block diagram showing a configuration of an embodiment of the power amplifier of the present invention.

【図10】 本発明の電力増幅器の動作を説明する図。FIG. 10 illustrates an operation of the power amplifier of the present invention.

【符号の説明】[Explanation of symbols]

1:入力端子、 2:π分配器、 3,4,21,25,29,3
3:π/2分配器、 6,7,8,22,23,25,26,30,31,
34,35:可変減衰器、 10,11,12,17,18,37,38:
制御電圧入力端子、 13,14,15:加算器、 16:出力
端子、 19,20:スイッチ、 39:入力端子、 40:第
1の電力分配器、 41:第1の可変減衰器、 42:第1
の移相器、 43:電力増幅器、 44:第1の遅延器、
45:第2の電力分配器、 46:第1の加算器、 47:第
2の遅延器、 48:第2の可変減衰器、 49:第2の移
相器、 50:線形増幅器、 51:第2の加算器、 52:
出力端子。
1: input terminal, 2: π distributor, 3, 4, 21, 25, 29, 3
3: π / 2 distributor, 6, 7, 8, 22, 23, 25, 26, 30, 31,
34, 35: Variable attenuator, 10, 11, 12, 17, 18, 37, 38:
Control voltage input terminal, 13, 14, 15: adder, 16: output terminal, 19, 20: switch, 39: input terminal, 40: first power divider, 41: first variable attenuator, 42: First
43: power amplifier, 44: first delay unit,
45: second power divider, 46: first adder, 47: second delayer, 48: second variable attenuator, 49: second phase shifter, 50: linear amplifier, 51: Second adder, 52:
Output terminal.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 入力する信号の位相を0 rad〜2π rad変
化させる2π移相器であって、 前記入力信号の位相を0 radの信号とπ rad移相した信
号とに分配する第1の分配器と、 該第1の分配器によって分配された0 radの信号とπ rad
移相した信号の位相を、それぞれ更に、0 radの信号と
π/2 rad移相した2つの信号に分配する第2の分配器
と、 該第2の分配器によって分配された4つの信号のレベル
をそれぞれ変化させる4つの可変減衰器と、 前記4つの可変減衰器を制御する制御手段と、 前記4つの可変減衰器の出力を加算する手段を有するこ
とを特徴とする2π移相器。
1. A 2π phase shifter for changing a phase of an input signal from 0 rad to 2π rad, the first phase shifter distributing a phase of the input signal into a signal of 0 rad and a signal shifted by π rad. A splitter, and a signal of 0 rad and π rad distributed by the first splitter.
A second divider that further divides the phase of the phase-shifted signal into two signals that are shifted in phase by 0 rad and two signals that are shifted by π / 2 rad; A 2π phase shifter, comprising: four variable attenuators for changing levels, control means for controlling the four variable attenuators, and means for adding outputs of the four variable attenuators.
【請求項2】 請求項1記載の2π移相器において、 前記4つの可変減衰器それぞれに2つの任意の制御電圧
を入力する制御電圧入力手段を有し、 前記2つの任意の制御電圧によって、前記4つの可変減
衰器の減衰量をそれぞれ制御することによって、前記第
2の分配器の出力信号のレベルをそれぞれ制御し、前記
入力信号の位相を移相することを特徴とする2π移相
器。
2. The 2π phase shifter according to claim 1, further comprising control voltage input means for inputting two arbitrary control voltages to each of the four variable attenuators, and A 2π phase shifter, wherein each of the four variable attenuators controls an amount of attenuation, thereby controlling a level of an output signal of the second divider and shifting a phase of the input signal. .
【請求項3】 請求項2記載の2π移相器において、 前記2つの制御電圧を、前記4つの可変減衰器の所望の
2つにそれぞれ与える制御電圧切換え手段を有し、 前記入力信号の位相を移相することを特徴とする2π移
相器。
3. The phase shifter according to claim 2, further comprising control voltage switching means for applying the two control voltages to desired two of the four variable attenuators, respectively. 2π phase shifter characterized by phase shifting.
【請求項4】 請求項3記載の2π移相器において、 前記前記2つの制御電圧を任意に変更することによって
前記2π移相器が移相する範囲が、 前記制御電圧切換え手段によって、0 rad〜π/2 rad、
π/2 rad〜π rad、πrad〜3π/2 rad、3π/2 rad〜π
radの4つの範囲内のいずれかに切換えることを特徴と
する2π移相器。
4. The 2π phase shifter according to claim 3, wherein the range in which the 2π phase shifter is shifted by arbitrarily changing the two control voltages is set to 0 rad by the control voltage switching means. ~ Π / 2 rad,
π / 2 rad to π rad, π rad to 3π / 2 rad, 3π / 2 rad to π
A 2π phase shifter characterized by switching to any one of four ranges of rad.
【請求項5】 請求項2または請求項3記載の2π移相
器において、 前記4つの可変減衰器の出力のうち、2つの出力を選択
して加算するための出力切換え手段を有し、前記入力信
号の位相を移相することを特徴とする2π移相器。
5. The 2π phase shifter according to claim 2, further comprising an output switching means for selecting and adding two outputs from the outputs of the four variable attenuators, A 2π phase shifter characterized by shifting the phase of an input signal.
【請求項6】 入力する信号の位相を0 radとπ radと
に移相してそれぞれ出力するπ rad移相器と、該π rad
移相器が出力する2つの信号を入力し0 radとπ/2 rad
とに移相してそれぞれ出力する2つのπ/2 rad移相器
と、該2つのπ/2 rad移相器の出力レベルをそれぞれ減
衰する可変減衰器と、該可変減衰器のそれぞれの出力す
る信号を加算する加算器とを有し、前記可変減衰器のそ
れぞれに入力する制御電圧を切換えることによって前記
可変減衰器のそれぞれの減衰量を切換えることによっ
て、前記入力信号の位相を移相することを特徴とする2
π移相器。
6. A π rad phase shifter that shifts the phase of an input signal to 0 rad and π rad and outputs each of them,
Input two signals output by the phase shifter, and input 0 rad and π / 2 rad
Two π / 2 rad phase shifters for phase-shifting and outputting respectively, a variable attenuator for attenuating the output level of each of the two π / 2 rad phase shifters, and each output of the variable attenuator An adder for adding a signal to be applied to each of the variable attenuators, and by switching a control voltage to be input to each of the variable attenuators, thereby switching the amount of attenuation of each of the variable attenuators, thereby shifting the phase of the input signal. Characterized by 2
π phase shifter.
【請求項7】 請求項6記載の2π移相器において、前
記制御電圧を前記可変減衰器の2つに入力することによ
って、前記入力信号の位相を移相することを特徴とする
2π移相器。
7. The 2π phase shifter according to claim 6, wherein a phase of said input signal is shifted by inputting said control voltage to two of said variable attenuators.
2π phase shifter.
【請求項8】 請求項1ないし請求項7記載の2π移相
器を有し、線形補償回路を用いて、線形歪みを補償した
ことを特徴とする電力増幅器。
8. A power amplifier comprising the 2π phase shifter according to claim 1 and using a linear compensation circuit to compensate for linear distortion.
JP35089999A 1999-12-10 1999-12-10 Phase shifter Pending JP2001168668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35089999A JP2001168668A (en) 1999-12-10 1999-12-10 Phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35089999A JP2001168668A (en) 1999-12-10 1999-12-10 Phase shifter

Publications (1)

Publication Number Publication Date
JP2001168668A true JP2001168668A (en) 2001-06-22

Family

ID=18413661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35089999A Pending JP2001168668A (en) 1999-12-10 1999-12-10 Phase shifter

Country Status (1)

Country Link
JP (1) JP2001168668A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132348A1 (en) * 2010-04-19 2011-10-27 日本電気株式会社 Phase shifter
WO2018163682A1 (en) * 2017-03-09 2018-09-13 日本電気株式会社 Phase shifter, communication instrument and phase shift method
US10523167B2 (en) 2016-11-07 2019-12-31 Fujitsu Limited Variable attenuation device, phase-switching variable attenuation device, and phase shifter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132348A1 (en) * 2010-04-19 2011-10-27 日本電気株式会社 Phase shifter
US8736336B2 (en) 2010-04-19 2014-05-27 Nec Corporation Phase shifter having transistor of which impedance is changeable according to phase control amount
JP5799951B2 (en) * 2010-04-19 2015-10-28 日本電気株式会社 Phase shifter
US10523167B2 (en) 2016-11-07 2019-12-31 Fujitsu Limited Variable attenuation device, phase-switching variable attenuation device, and phase shifter
WO2018163682A1 (en) * 2017-03-09 2018-09-13 日本電気株式会社 Phase shifter, communication instrument and phase shift method
US10797772B2 (en) 2017-03-09 2020-10-06 Nec Corporation Phase shifter, communication device, and phase shifting method

Similar Documents

Publication Publication Date Title
US8837632B2 (en) Vector generator using octant symmetry
TWI524593B (en) Digital amplitude control of vector generator
US6055278A (en) Linearization circuits and methods
JP2002506307A (en) Precompensator
CA2439018A1 (en) Cartesian loop systems with digital processing
JPH03145356A (en) Digital method for correcting nonlinearity in transmission chain and device for enforcing said method
JP2003503867A (en) Method and apparatus for linearizing an amplifier
KR20000039236A (en) I/q vector modulator
US5532642A (en) Feedforward-type distortion compensation circuit
JPH07147547A (en) Feedforward type distortion compensation circuit
US6757338B1 (en) Predistortion linearizer using even order intermodulation components
KR20060048169A (en) Paralleling digital-input amplifiers
US6285252B1 (en) Apparatus and method for broadband feedforward predistortion
EP0823747B1 (en) RF phase and/or amplitude control device
US4870374A (en) Modulator producing phase modulation by combining amplitude modulated signals
US4238855A (en) Parallel operation of multiple TV transmitters
JP2002057533A (en) Distortion pre-compensating circuit, low distortion power amplifier and control method therefor
JP2945447B2 (en) Feedforward amplifier
JP2001168668A (en) Phase shifter
JPH1117464A (en) Phase shifter
JP2503904B2 (en) Variable amplitude equalization circuit
JP3268574B2 (en) Frequency converter
JPS634721B2 (en)
JPH03198401A (en) Phase and amplitude adjusting circuit
JP2001326541A (en) Device for changing amplitude and phase

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050117

A131 Notification of reasons for refusal

Effective date: 20050909

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD12 Notification of acceptance of power of sub attorney

Effective date: 20051108

Free format text: JAPANESE INTERMEDIATE CODE: A7432

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051109

A02 Decision of refusal

Effective date: 20060912

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20061109

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061120

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061208