JP2001168467A - Manufacturing method for semiconductor laser - Google Patents

Manufacturing method for semiconductor laser

Info

Publication number
JP2001168467A
JP2001168467A JP35415799A JP35415799A JP2001168467A JP 2001168467 A JP2001168467 A JP 2001168467A JP 35415799 A JP35415799 A JP 35415799A JP 35415799 A JP35415799 A JP 35415799A JP 2001168467 A JP2001168467 A JP 2001168467A
Authority
JP
Japan
Prior art keywords
mesa
layer
dielectric film
growth
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35415799A
Other languages
Japanese (ja)
Inventor
Yuichiro Okunuki
雄一郎 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35415799A priority Critical patent/JP2001168467A/en
Publication of JP2001168467A publication Critical patent/JP2001168467A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor laser of coordinated characteristics with satisfactory yield by improving adhesion between a photoresist and a mesa and preventing erosion or disappearance of a second growth block mask at a mesa top part. SOLUTION: After a mesa, comprising an active layer, is formed by selective growth between a pair of first growth block masks comprising dielectrics, a second growth block mask is formed at the mesa top part for growing of a current block layer. Furthermore, after the second growth block mask is removed, a clad layer and a contact layer are grown on the mesa and current block layer. Here, a process, where a dielectrics film which is to be a second growth block mask, is formed over the entire surface of semiconductor substrate is provided, after a first growth block mask is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体レーザの製造
方法に関する。
The present invention relates to a method for manufacturing a semiconductor laser.

【0002】[0002]

【従来の技術】狭幅選択MOVPE成長を用いて導波路
メサを直接形成する「全MOVPE選択成長型半導体レ
ーザ」は、導波路メサを形成する際に、制御性に難のあ
る半導体のウェットエッチングを用いる必要がないこと
から、非常に高均一な特性が得られることが知られてお
り、「1996年電子情報通信学会総合大会SC−2−
2」において優れた特性と均一性が報告されている。こ
の「全MOVPE選択成長型半導体レーザ」の製造方法
については特開平8−330665号公報に詳しく述べ
られており、この製造方法について、図7に基いて簡単
に説明する。
2. Description of the Related Art An "all-MOVPE selective growth type semiconductor laser" in which a waveguide mesa is directly formed using narrow-width selective MOVPE growth is a method of forming a waveguide mesa by wet etching of a semiconductor having difficulty in controllability. It is known that very high uniform characteristics can be obtained because it is not necessary to use the CDMA.
2 "reports excellent properties and uniformity. The method of manufacturing this “all-MOVPE selective growth type semiconductor laser” is described in detail in Japanese Patent Application Laid-Open No. 8-330665, and this manufacturing method will be briefly described with reference to FIG.

【0003】n型InP(100)面基板101上に、
<011>方向に延在するストライプ状のSiO2膜か
らなる一対の第一成長阻止マスク102を形成する(図
7(a))。第一成長阻止マスク102の幅Wは5μ
m、マスク間の間隔(開口幅d)は1.5μmである。
次に、選択MOVPE成長によりn型InPクラッド層
103(層厚100nm)、多重量子井戸活性層を含む
InGaAsP導波路層104(層厚200nm)、第
一p型InPクラッド層105(層厚150nm)から
成るメサ106を形成する(図7(b))。なお、ここ
での層厚は、第一成長阻止マスク102の開口部102
aにおける層厚である。したがって、活性層を含むメサ
106の高さは450nmである。次に、ウェハ全面に
熱CVDによりSiO2膜107(膜厚400nm)を
形成する(図7(c))。続いて、Arなどの不活性ガ
スイオンを用いたイオンミリングを行い、メサ106斜
面のSiO2膜を除去する(図7(d))。次に、フォ
トリソグラフィによりメサ106を含む部分を幅5μm
のフォトレジスト108で覆い(図7(e))、バッフ
ァードフッ酸でエッチングすると、サイドエッチングに
より、図7(f)に示すように、メサ106の頂部にの
みSiO2膜107が残る。フォトレジスト108を除
去した後、メサ頂部のSiO2膜を第二成長阻止マスク
109として選択MOVPE成長によりp型InP電流
ブロック層110、n型InP電流ブロック層111を
順次形成し(図7(g))、さらにバッファードフッ酸
で第二成長阻止マスク109を除去した後、第二p型I
nPクラッド層112、p型InGaAsコンタクト層
113を順次形成する(図7(h))。
On an n-type InP (100) plane substrate 101,
A pair of first growth inhibition masks 102 made of a stripe-shaped SiO 2 film extending in the <011> direction is formed (FIG. 7A). The width W of the first growth blocking mask 102 is 5 μm.
m, an interval between masks (opening width d) is 1.5 μm.
Next, an n-type InP cladding layer 103 (layer thickness 100 nm), an InGaAsP waveguide layer 104 including a multiple quantum well active layer (layer thickness 200 nm), and a first p-type InP cladding layer 105 (layer thickness 150 nm) by selective MOVPE growth. Is formed (FIG. 7B). Note that the layer thickness here is the same as that of the opening 102 of the first growth inhibition mask 102.
It is a layer thickness in a. Therefore, the height of the mesa 106 including the active layer is 450 nm. Next, an SiO 2 film 107 (400 nm thick) is formed on the entire surface of the wafer by thermal CVD (FIG. 7C). Subsequently, ion milling using an inert gas ion such as Ar is performed to remove the SiO 2 film on the slope of the mesa 106 (FIG. 7D). Next, the portion including the mesa 106 was formed to a width of 5 μm by photolithography.
7 (e), and etching with buffered hydrofluoric acid, the SiO 2 film 107 remains only on the top of the mesa 106 due to side etching as shown in FIG. 7 (f). After removing the photoresist 108, a p-type InP current blocking layer 110 and an n-type InP current blocking layer 111 are sequentially formed by selective MOVPE growth using the SiO 2 film on the top of the mesa as the second growth inhibition mask 109 (FIG. 7 (g)). )) And after removing the second growth inhibition mask 109 with buffered hydrofluoric acid, the second p-type I
An nP cladding layer 112 and a p-type InGaAs contact layer 113 are sequentially formed (FIG. 7H).

【0004】[0004]

【発明が解決しようとする課題】上記の方法により作製
した半導体レーザは優れた特性と均一性を有する。しか
し、サイドエッチングによりSiO2膜を除去する工程
(図7(e)〜(f))において、フォトレジスト10
8とメサ106との密着性が十分でないと、バッファー
ドフッ酸はメサ斜面からメサ106の頂部にまで浸入し
てしまい、メサ頂部のSiO2膜、則ち、第二成長阻止
マスク109が消失或いは浸蝕されてしまうという問題
があった。上記の例の場合においても、工程変動により
フォトレジスト108とメサ106との密着性は変動
し、バッファードフッ酸がメサ頂部に浸入するケースが
起こりうる。このような場合、メサ頂部のSiO2膜、
則ち、第二成長阻止マスク109が消失してしまい、メ
サ106の両側に電流ブロック層110、111を形成
できないという問題が生じていた。また、フォトレジス
ト108とメサ106との密着性は両者の密着面積が小
さいほど劣ることから、素子の設計上、メサ106の高
さを低くする必要がある場合、あるいは、共振器方向で
メサ106の高さが変化しメサ高さが低い部分が存在す
るような場合には、フォトレジスト108とメサ106
との密着面積が小さいため、この問題がより顕著であっ
た。
The semiconductor laser manufactured by the above method has excellent characteristics and uniformity. However, in the step of removing the SiO 2 film by side etching (FIGS. 7E to 7F), the photoresist 10 is removed.
If the adhesion between the mesa 106 and the mesa 106 is not sufficient, the buffered hydrofluoric acid penetrates from the mesa slope to the top of the mesa 106, and the SiO 2 film on the top of the mesa, that is, the second growth inhibition mask 109 disappears. Alternatively, there is a problem of being eroded. Also in the case of the above example, the adhesion between the photoresist 108 and the mesa 106 fluctuates due to process fluctuations, and a case where buffered hydrofluoric acid infiltrates the top of the mesa may occur. In such a case, the SiO 2 film on the top of the mesa,
That is, the second growth blocking mask 109 disappears, and the current blocking layers 110 and 111 cannot be formed on both sides of the mesa 106. In addition, since the smaller the contact area between the photoresist 108 and the mesa 106 is, the smaller the contact area between the photoresist 108 and the mesa 106 is, the lower the height of the mesa 106 is required in the element design, or the smaller the mesa 106 is in the resonator direction. When there is a portion where the height of the mesa changes and the mesa height is low, the photoresist 108 and the mesa 106
This problem was more remarkable because the contact area with the substrate was small.

【0005】本発明の目的は、上記の問題点を解決し、
フォトレジストとメサとの密着性を向上し、第二成長阻
止マスクの消失や浸蝕を防止して工程能力向上を図り、
安定生産が可能な半導体レーザの製造方法を提供するこ
とである。
An object of the present invention is to solve the above problems,
Improve the adhesion between the photoresist and the mesa, prevent the disappearance and erosion of the second growth inhibition mask, and improve the process capability.
An object of the present invention is to provide a method of manufacturing a semiconductor laser capable of stable production.

【0006】[0006]

【課題を解決するための手段】本発明による半導体レー
ザの製造方法は、第1導電型半導体基板上にストライプ
状の開口を有する第一成長阻止マスクを形成する工程
と、前記第一成長阻止マスクの開口部に、発光に与る活
性層を含む多層構造から成るストライプ状のメサを選択
成長により形成する工程と、前記第一成長阻止マスクを
除去する工程と、誘電体膜を前記メサを覆って前記半導
体基板全面に形成する工程と、前記誘電体膜を前記メサ
頂部のみに残す工程と、前記メサ頂部に残された誘電体
膜を第二成長阻止マスクとして、選択成長により前記メ
サ両脇に第2導電型電流ブロック層、第1導電型電流ブ
ロック層を順次積層した電流ブロック層、或いは、高抵
抗半導体層又は半絶縁性半導体層で成る電流ブロック層
を成長する工程と、前記第二成長阻止マスクを除去する
工程と、前記メサ上及び前記電流ブロック上に第2導電
型のクラッド層及びコンタクト層を順次成長する工程と
を有することを特徴としている。
According to the present invention, there is provided a method of manufacturing a semiconductor laser, comprising the steps of: forming a first growth inhibition mask having a stripe-shaped opening on a first conductivity type semiconductor substrate; Forming, by selective growth, a stripe-shaped mesa having a multi-layered structure including an active layer that contributes to light emission, a step of removing the first growth inhibition mask, and a step of removing a dielectric film from the mesa. Forming the entire surface of the semiconductor substrate, leaving the dielectric film only on the top of the mesa, and using the dielectric film left on the top of the mesa as a second growth-inhibiting mask, by selective growth, on both sides of the mesa. Growing a current block layer in which a current block layer of the second conductivity type and a current block layer of the first conductivity type are sequentially stacked, or a current block layer made of a high-resistance semiconductor layer or a semi-insulating semiconductor layer; Removing the serial second growth blocking mask, is characterized by a step of sequentially growing a clad layer and a contact layer of the second conductivity type on said mesa and on the current block.

【0007】スポットサイズ変換器を集積化した本発明
の半導体レーザの製造方法は、第1導電型半導体基板上
に一定幅のストライプ状の開口を有し、且つ、幅が一定
の部分と幅が端部近づくにつれて次第に狹くなるテーパ
ー状の部分とから成る第一成長阻止マスクを形成する工
程と、前記第一成長阻止マスクの開口部に、発光に与る
活性層を含む多層構造から成るストライプ状のメサを選
択成長により形成する工程と、前記第一成長阻止マスク
を除去する工程と、誘電体膜を前記メサを覆って前記半
導体基板全面に形成する工程と、前記誘電体膜を前記メ
サ頂部のみに残す工程と、前記メサ頂部に残された誘電
体膜を第二成長阻止マスクとして、選択成長により前記
メサ両脇に第2導電型電流ブロック層、第1導電型電流
ブロック層を順次積層した電流ブロック層、或いは、高
抵抗半導体層又は半絶縁性半導体層で成る電流ブロック
層を成長する工程と、前記第二成長阻止マスクを除去す
る工程と、前記メサ上及び前記電流ブロック上に第2導
電型のクラッド層及びコンタクト層を順次成長する工程
とを有することを特徴としており、テーパー状第一成長
阻止マスクの開口部に形成された部分がスポットサイズ
変換器になる。
According to the method of manufacturing a semiconductor laser of the present invention in which a spot size converter is integrated, a stripe-shaped opening having a constant width is formed on a semiconductor substrate of a first conductivity type, and a portion having a constant width and a constant width are formed. Forming a first growth-inhibiting mask comprising a tapered portion that gradually narrows toward an end; and a stripe having a multilayer structure including an active layer for emitting light at an opening of the first growth-inhibiting mask. Forming a stepped mesa by selective growth, removing the first growth inhibition mask, forming a dielectric film over the semiconductor substrate over the mesa, and forming the dielectric film over the mesa. Leaving the second conductive type current blocking layer and the first conductive type current blocking layer on both sides of the mesa by selective growth using the dielectric film left on the top of the mesa as a second growth-inhibiting mask. Growing a current blocking layer, or a current blocking layer comprising a high resistance semiconductor layer or a semi-insulating semiconductor layer; removing the second growth blocking mask; and forming a layer on the mesa and the current block. A step of sequentially growing a cladding layer and a contact layer of the second conductivity type, wherein the portion formed at the opening of the tapered first growth inhibition mask becomes a spot size converter.

【0008】この、スポットサイズ変換器集積化半導体
レーザの製造方法において、第2導電型のクラッド層に
キャリア濃度の異なる領域を形成する工程を設け、スポ
ットサイズ変換部のキャリア濃度をレーザ部のキャリア
濃度よりも低く形成すると、レーザ部の素子抵抗を損な
わずにスポットサイズ変換部での価電子帯間吸収による
レーザ光の吸収を抑制でき、スロープ効率に優れ、閾値
電流の低い半導体レーザが得られる。
In this method of manufacturing a semiconductor laser integrated with a spot size converter, a step of forming regions having different carrier densities in the cladding layer of the second conductivity type is provided. When the concentration is lower than the concentration, the absorption of laser light due to absorption between valence bands in the spot size converter can be suppressed without impairing the device resistance of the laser unit, and a semiconductor laser with excellent slope efficiency and low threshold current can be obtained. .

【0009】本発明の分布帰還型半導体レーザの製造方
法は、第1導電型半導体基板上にストライプ状の開口を
有する第一成長阻止マスクを形成する工程と、前記第一
成長阻止マスクの開口部に、発光に与る活性層を含む多
層構造から成るストライプ状のメサを選択成長により形
成する工程と、前記第一成長阻止マスクを除去する工程
と、誘電体膜を前記メサを覆って前記半導体基板全面に
形成する工程と、前記誘電体膜を前記メサ頂部のみに残
す工程と、前記メサ頂部に残された誘電体膜を第二成長
阻止マスクとして、選択成長により前記メサ両脇に第2
導電型電流ブロック層、第1導電型電流ブロック層を順
次積層した電流ブロック層、或いは、高抵抗半導体層又
は半絶縁性半導体層で成る電流ブロック層を成長する工
程と、前記第二成長阻止マスクを除去する工程と、少な
くとも前記メサ上部に回折格子を形成する工程と、前記
回折格子が形成されたメサ上及び前記電流ブロック上に
第2導電型のクラッド層及びコンタクト層を順次成長す
る工程とを有することを特徴としている。
According to a method of manufacturing a distributed feedback semiconductor laser of the present invention, a step of forming a first growth inhibition mask having a stripe-shaped opening on a first conductivity type semiconductor substrate, and an opening of the first growth inhibition mask are provided. Forming, by selective growth, a stripe-shaped mesa having a multilayer structure including an active layer that contributes to light emission; removing the first growth inhibition mask; and covering the mesa with a dielectric film covering the mesa. Forming the entire surface of the substrate, leaving the dielectric film only on the top of the mesa, and using the dielectric film left on the top of the mesa as a second growth inhibition mask, selectively growing the second dielectric film on both sides of the mesa by selective growth.
Growing a current blocking layer in which a conductive type current blocking layer, a first conductive type current blocking layer is sequentially laminated, or a current blocking layer made of a high-resistance semiconductor layer or a semi-insulating semiconductor layer; Removing, a step of forming a diffraction grating at least on the mesa, and a step of sequentially growing a cladding layer and a contact layer of a second conductivity type on the mesa and the current block on which the diffraction grating is formed. It is characterized by having.

【0010】上記製造方法において、誘電体膜は熱CV
D、プラズマCVD、ECRプラズマCVD、バイアス
スパッタ、ECRスパッタの何れかの方法で形成するこ
とを特徴としている。このような方法で誘電体膜を形成
すると、メサ側壁部(メサ斜面)における誘電体膜のエ
ッチング速度がメサ頂部の誘電体膜エッチング速度より
も速いため、エッチング時のプロセスマージンが大き
く、メサ斜面の誘電体膜を完全にエッチング・除去して
も、メサ頂部に誘電体膜を確実に残すことができる。
[0010] In the above manufacturing method, the dielectric film is formed by thermal CV.
D, plasma CVD, ECR plasma CVD, bias sputtering, or ECR sputtering. When the dielectric film is formed by such a method, the etching rate of the dielectric film on the mesa side wall (mesa slope) is faster than the etching rate of the dielectric film on the top of the mesa. Even if the dielectric film is completely etched and removed, the dielectric film can be reliably left on the top of the mesa.

【0011】誘電体膜をメサ頂部のみに残す工程は、誘
電体膜をイオンミリングによりエッチングしてメサ斜面
の誘電体膜の厚さを薄くした後、バッファードフッ酸に
よりメサ斜面の誘電体膜を除去し、メサ頂部及びメサの
両脇の平坦部に誘電体膜を残す工程と、前記メサをフォ
トレジストで覆い、前記メサ両脇の平坦部の誘電体膜を
エッチングする工程とを有することを特徴としている。
或いは、誘電体膜をバッファードフッ酸によりエッチン
グしてメサ斜面の誘電体膜を除去し、メサ頂部及びメサ
の両脇の平坦部に誘電体膜を残す工程と、前記メサをフ
ォトレジストで覆い、前記メサ両脇の平坦部の誘電体膜
をエッチングする工程とを有することを特徴としてい
る。
In the step of leaving the dielectric film only on the top of the mesa, the dielectric film is etched by ion milling to reduce the thickness of the dielectric film on the mesa slope, and then the dielectric film on the mesa slope is buffered with hydrofluoric acid. Removing the dielectric film on the top of the mesa and the flat portion on both sides of the mesa, and covering the mesa with a photoresist and etching the dielectric film on the flat portion on both sides of the mesa. It is characterized by.
Alternatively, a step of removing the dielectric film on the mesa slope by etching the dielectric film with buffered hydrofluoric acid and leaving the dielectric film on the top of the mesa and the flat portions on both sides of the mesa, and covering the mesa with a photoresist Etching the dielectric film on the flat portions on both sides of the mesa.

【0012】[0012]

【発明の実施の形態】(第一の実施の形態)第一の実施
の形態として、1.3μm帯全選択MOVPE成長型半
導体レーザの例を図1を用いて説明する。なお、図1
(b)〜(h)は図1(a)におけるA−A’断面を表
している。切断面を示すハッチングは省略してある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) As a first embodiment, an example of a 1.3 μm band all-select MOVPE grown semiconductor laser will be described with reference to FIG. FIG.
(B) to (h) show AA 'cross sections in FIG. 1 (a). The hatching indicating the cut surface is omitted.

【0013】n型InP基板1(100)面上に、<0
11>方向に延在するストライプ状のSiO2膜からな
る一対の第一成長阻止マスク2(マスク幅W5μm、開
口幅d1.5μm、厚さ100nm)を形成する(図1
(a))。次に、選択MOVPE成長により、n型In
Pクラッド層3(層厚100nm、キャリア濃度1×1
18cm-3)、InGaAsPガイド層(層厚60n
m、波長組成1130nm)とInGaAsP障壁層
(層厚8nm、波長組成1130nm)とInGaAs
P井戸層(層厚5nm、波長組成1270nm、圧縮歪
0.7%)からなる多重量子井戸活性層(井戸層数7)
とInGaAsPガイド層(層厚60nm、波長組成1
130nm)からなるInGaAsP導波路層4、第一
p型InPクラッド層5(層厚150nm、キャリア濃
度7×1017cm-3)から成るストライプ状のメサ6を
形成する(図1(b))。なお、ここでの各半導体層の
層厚は、第一成長阻止マスク2の開口部における層厚で
ある。したがって、活性層を含むメサ6の高さは453
nmである。
On the n-type InP substrate 1 (100) surface, <0
A pair of first growth inhibition masks 2 (mask width W5 μm, opening width d1.5 μm, thickness 100 nm) formed of a stripe-shaped SiO 2 film extending in the 11> direction are formed (FIG. 1).
(A)). Next, n-type In is grown by selective MOVPE growth.
P cladding layer 3 (layer thickness 100 nm, carrier concentration 1 × 1
0 18 cm -3 ), InGaAsP guide layer (layer thickness 60 n )
m, wavelength composition 1130 nm) and InGaAsP barrier layer (layer thickness 8 nm, wavelength composition 1130 nm) and InGaAs
Multiple quantum well active layer (7 well layers) composed of a P well layer (layer thickness: 5 nm, wavelength composition: 1270 nm, compressive strain: 0.7%)
And InGaAsP guide layer (layer thickness 60 nm, wavelength composition 1
A stripe-shaped mesa 6 composed of an InGaAsP waveguide layer 4 of 130 nm) and a first p-type InP cladding layer 5 (layer thickness of 150 nm, carrier concentration of 7 × 10 17 cm −3 ) is formed (FIG. 1B). . Here, the layer thickness of each semiconductor layer is the layer thickness at the opening of the first growth inhibition mask 2. Therefore, the height of the mesa 6 including the active layer is 453.
nm.

【0014】次にバッファードフッ酸で第一成長阻止マ
スク2を除去し、ウェハ全面に熱CVDによりSiO2
膜7(膜厚400nm)を形成する(図1(c))。続
いてArなどの不活性ガスイオンを用いたイオンミリン
グを行い、メサ斜面のSiO 2膜を薄くする。イオンミ
リングを行うと、メサ6斜面のSiO2膜の方がメサ頂
部や平坦部のSiO2膜と比較して速くエッチングさ
れ、メサ斜面のSiO2膜がメサ頂部及びメサ両側の平
坦部のSiO2膜7よりも薄くなる。次に、バッファー
ドフッ酸でメサ6斜面のSiO2膜7を完全に取り除く
(図1(d))。この時、メサ斜面のSiO2膜は厚さ
がメサ頂部及びメサ両側の平坦部のSiO2膜7よりも
薄いので、メサ頂部及びメサ両側の平坦部にSiO2
7が残る。この後、フォトリソグラフィによりメサ6を
含む部分を幅5μmのフォトレジスト8で覆い(図1
(e))、バッファードフッ酸でエッチングすると、サ
イドエッチングにより図1(f)に示すようにメサ頂部
にのみSiO2膜7が残る。フォトレジスト8を除去し
た後、メサ頂部のSiO2膜を第二成長阻止マスク9と
して選択MOVPE成長により、p型InP電流ブロッ
ク層10(層厚0.6μm、キャリア濃度6×1017
-3)、n型InP電流ブロック層11(層厚0.6μ
m、キャリア濃度3×1018cm-3)をメサ6の両脇に
順次形成する(図1(g))。この後、バッファードフ
ッ酸で第二成長阻止マスク9を除去した後、第二p型I
nPクラッド層12(層厚3.5μm、キャリア濃度1
×1018cm-3)、p型InGaAsコンタクト層13
(層厚0.3μm、キャリア濃度1×10 19cm-3
を、n型InP電流ブロック層11及びメサ6の上部に
順次形成する(図1(h))。最後に、p型InGaA
sコンタクト層13表面およびInP基板裏面に金属電
極を形成し、劈開して半導体レーザとする。
Next, the first growth inhibition mask is formed with buffered hydrofluoric acid.
The mask 2 is removed, and the entire surface of the wafer is SiO 2 by thermal CVD.Two
A film 7 (thickness: 400 nm) is formed (FIG. 1C). Continued
Milling using inert gas ions such as Ar
The mesa slope SiO TwoThin the film. Ionmi
When the ring is formed, the mesa 6 slope SiOTwoMesa peak on membrane
Part and flat part SiOTwoEtched faster compared to film
And the mesa slope SiOTwoThe membrane is flat on the top of the mesa and on both sides of the mesa
Tan of SiOTwoIt becomes thinner than the film 7. Next, the buffer
SiO on mesa 6 slope with dofluoric acidTwoComplete removal of membrane 7
(FIG. 1 (d)). At this time, the mesa slope SiOTwoFilm thickness
Is SiO on the top of the mesa and the flat on both sides of the mesaTwoThan membrane 7
Since it is thin, SiOTwofilm
7 remains. Thereafter, the mesa 6 is formed by photolithography.
The part including this is covered with a photoresist 8 having a width of 5 μm (FIG. 1).
(E)), etching with buffered hydrofluoric acid
As shown in FIG. 1 (f), the top of the mesa is formed by id etching.
Only SiOTwoThe film 7 remains. Remove the photoresist 8
After the mesa top SiOTwoThe film is formed as a second growth inhibition mask 9
P-type InP current block by selective MOVPE growth
Layer 10 (layer thickness 0.6 μm, carrier concentration 6 × 1017c
m-3), N-type InP current blocking layer 11 (layer thickness 0.6 μm)
m, carrier concentration 3 × 1018cm-3) On both sides of mesa 6
Formed sequentially (FIG. 1 (g)). After this, the buffered
After removing the second growth inhibition mask 9 with hydrofluoric acid, the second p-type I
nP cladding layer 12 (layer thickness 3.5 μm, carrier concentration 1
× 1018cm-3), P-type InGaAs contact layer 13
(Layer thickness 0.3 μm, carrier concentration 1 × 10 19cm-3)
On the n-type InP current block layer 11 and the mesa 6
It is formed sequentially (FIG. 1 (h)). Finally, p-type InGaAs
A metal electrode is formed on the surface of the
A pole is formed and cleaved to obtain a semiconductor laser.

【0015】本実施の形態においては、図1(e)と図
7(e)の比較から明らかなように、第一成長阻止マス
ク2を除去した後でSiO2膜7を形成しているから、
メサ6両側の平坦部のSiO2膜の厚さは従来例よりも
薄くなり、フォトレジスト8とメサ6との密着面積が従
来例よりも大きい。そのため、工程変動により両者の密
着性が変動したとしても、両者の密着面積が大きいため
エッチャントであるバッファードフッ酸がメサ頂部へと
浸入しにくく、メサ頂部のSiO2膜の消失が防止で
き、工程能力が向上し安定生産が可能となる。 (第二の実施の形態)第二の実施の形態として、ファイ
バアンプ励起用1.48μm帯全選択MOVPE成長型
高出力半導体レーザの例を、第一の実施の形態と同様
に、図1を用いて説明する。このような高出力半導体レ
ーザにおいては、1999年 Optical Amp
lifiers and their Applica
tionsのThD11−1に示されているように、レ
ーザ共振器の内部損失を最小限に抑えることが必要であ
る。そのため多重量子井戸活性層の井戸層数を少なく
し、また光閉じ込めを弱くするため導波路層厚を薄くす
ることが有効である。以下に素子の製造方法を示す。
In the present embodiment, as is apparent from a comparison between FIG. 1E and FIG. 7E, the SiO 2 film 7 is formed after the first growth inhibition mask 2 is removed. ,
The thickness of the SiO 2 film in the flat portions on both sides of the mesa 6 is smaller than in the conventional example, and the adhesion area between the photoresist 8 and the mesa 6 is larger than in the conventional example. Therefore, even if the adhesion between the two fluctuates due to process variations, the buffered hydrofluoric acid, which is an etchant, does not easily penetrate into the top of the mesa because of the large adhesion area between the two, and the SiO 2 film on the top of the mesa can be prevented from disappearing, Process capacity is improved and stable production is possible. (Second Embodiment) As a second embodiment, an example of a 1.48 μm band all-selective MOVPE growth type high power semiconductor laser for exciting a fiber amplifier is shown in FIG. 1 as in the first embodiment. It will be described using FIG. In such high-power semiconductor lasers, Optical Amp 1999
lifeers and their Applica
It is necessary to minimize the internal loss of the laser cavity as shown in Thions ThD11-1. Therefore, it is effective to reduce the number of well layers in the multiple quantum well active layer and to reduce the thickness of the waveguide layer in order to weaken optical confinement. The method for manufacturing the element will be described below.

【0016】n型InP基板1(100)面上に、<0
11>方向に延在するストライプ状のSiO2膜からな
る一対の第一成長阻止マスク2(幅5μm、開口幅3μ
m、厚さ100nm)を形成する(図1(a))。次
に、選択MOVPE成長によりn型InPクラッド層3
(層厚100nm、キャリア濃度1×1018cm-3)、
InGaAsPガイド層(層厚33nm、波長組成11
30nm)とInGaAsP障壁層(層厚7nm、波長
組成1200nm)とInGaAsP井戸層(層厚4n
m、波長組成1450nm、圧縮歪1%)からなる多重
量子井戸活性層(井戸層数3)とInGaAsPガイド
層(層厚33nm、波長組成1130nm)からなるI
nGaAsP導波路層4、第一p型InPクラッド層5
(層厚150nm、キャリア濃度5×1017cm-3)か
らなるストライプ状のメサ6を形成する(図1
(b))。なお、ここでの層厚は、第一成長阻止マスク
2の開口部における層厚である。したがって、活性層を
含むメサ6の高さは342nmである。
On the n-type InP substrate 1 (100) surface, <0
11> a pair of first growth inhibition masks 2 (width 5 μm, opening width 3 μm) made of a stripe-shaped SiO 2 film extending in the direction
m, thickness 100 nm) (FIG. 1A). Next, the n-type InP cladding layer 3 is formed by selective MOVPE growth.
(Layer thickness 100 nm, carrier concentration 1 × 10 18 cm −3 ),
InGaAsP guide layer (layer thickness 33 nm, wavelength composition 11
30 nm), an InGaAsP barrier layer (layer thickness 7 nm, wavelength composition 1200 nm), and an InGaAsP well layer (layer thickness 4n).
m, wavelength composition 1450 nm, compression strain 1%) and a multiquantum well active layer (3 well layers) and an InGaAsP guide layer (layer thickness 33 nm, wavelength composition 1130 nm).
nGaAsP waveguide layer 4, first p-type InP cladding layer 5
A stripe-shaped mesa 6 having a layer thickness of 150 nm and a carrier concentration of 5 × 10 17 cm −3 is formed (FIG. 1).
(B)). Note that the layer thickness here is the layer thickness at the opening of the first growth inhibition mask 2. Therefore, the height of the mesa 6 including the active layer is 342 nm.

【0017】次に、バッファードフッ酸で第一成長阻止
マスク2を除去し、ウェハ全面に熱CVDによりSiO
2膜7(膜厚400nm)を形成する(図1(c))。
続いて、Arなどの不活性ガスイオンを用いたイオンミ
リングを行い、メサ6斜面のSiO2膜の膜厚をメサ頂
部や平坦部のSiO2膜の膜厚よりも薄くする。次に、
バッファードフッ酸でメサ6斜面のSiO2膜を完全に
取り除いた後(図1(d))、フォトリソグラフィによ
りメサ6を含む部分を幅5μmのフォトレジスト8で覆
い(図1(e))、バッファードフッ酸でエッチングす
る。このとき、フォトレジスト8が一部平坦面のSiO
2膜を覆っているが、サイドエッチングにより除去さ
れ、図1(f)に示すように、メサ頂部にのみSiO2
膜7が残る。フォトレジスト8を除去した後、メサ頂部
のSiO2膜を第二成長阻止マスク9として選択MOV
PE成長によりp型InP電流ブロック層10(層厚
0.6μm、キャリア濃度6×1017cm-3)、n型I
nP電流ブロック層11(層厚0.6μm、キャリア濃
度3×1018cm-3)をメサ6の両側に順次形成した後
(図1(g))、バッファードフッ酸で第二成長阻止マ
スク9を除去し、第二p型InPクラッド層12(層厚
3.5μm、キャリア濃度1×1018cm-3)、p型I
nGaAsコンタクト層13(層厚0.3μm、キャリ
ア濃度1×1019cm-3)をn型InP電流ブロック層
11及びメサ6の上部に順次形成する(図1(h))。
その後、p型InGaAsコンタクト層13の表面およ
びInP基板の裏面に金属電極を形成し、劈開して半導
体レーザとする。
Next, the first growth inhibition mask 2 is removed with buffered hydrofluoric acid, and SiO
Two films 7 (thickness: 400 nm) are formed (FIG. 1C).
Subsequently, ion milling using an inert gas ion such as Ar is performed to make the thickness of the SiO 2 film on the slope of the mesa 6 smaller than the thickness of the SiO 2 film on the top of the mesa or the flat portion. next,
After the SiO 2 film on the slope of the mesa 6 is completely removed with buffered hydrofluoric acid (FIG. 1D), the portion including the mesa 6 is covered with a photoresist 8 having a width of 5 μm by photolithography (FIG. 1E). And etch with buffered hydrofluoric acid. At this time, the photoresist 8 has a SiO 2 partially flat surface.
Covers 2 film, but is removed by side etching, as shown in FIG. 1 (f), only the mesa top SiO 2
The film 7 remains. After removing the photoresist 8, the SiO 2 film on the top of the mesa is used as a second growth inhibiting mask 9 for selective MOV.
The p-type InP current blocking layer 10 (layer thickness 0.6 μm, carrier concentration 6 × 10 17 cm −3 ) and n-type I
After sequentially forming an nP current blocking layer 11 (layer thickness: 0.6 μm, carrier concentration: 3 × 10 18 cm −3 ) on both sides of the mesa 6 (FIG. 1G), a second growth inhibition mask is formed by buffered hydrofluoric acid. 9 is removed, the second p-type InP cladding layer 12 (3.5 μm in thickness, carrier concentration of 1 × 10 18 cm −3 ), p-type I
An nGaAs contact layer 13 (layer thickness 0.3 μm, carrier concentration 1 × 10 19 cm −3 ) is sequentially formed on the n-type InP current block layer 11 and the mesa 6 (FIG. 1H).
Thereafter, metal electrodes are formed on the front surface of the p-type InGaAs contact layer 13 and the back surface of the InP substrate, and are cleaved to obtain a semiconductor laser.

【0018】本実施の形態も、第一の実施の形態と同
様、従来例よりもフォトレジスト8とメサ6との密着面
積が大きい。そのため、工程変動により両者の密着性が
変動したとしても密着面積が大きいためエッチャントで
あるバッファードフッ酸がメサ頂部へと浸入しにくく、
メサ頂部のSiO2膜の消失が防止でき、工程能力が向
上し安定生産が可能となる。特に、第一の実施の形態と
比較してメサ6の高さが低いことから、その効果は第一
の実施の形態の場合よりも大きい。 (第三の実施の形態)第三の実施の形態として、図2
(a)、(b)に示すスポットサイズ変換器集積型半導
体レーザの例について説明する。なお、図2(b)は
(a)のAA´における断面図である。
In this embodiment, as in the first embodiment, the contact area between the photoresist 8 and the mesa 6 is larger than in the conventional example. Therefore, even if the adhesion between the two fluctuates due to process fluctuations, it is difficult for buffered hydrofluoric acid, which is an etchant, to penetrate into the top of the mesa because the adhesion area is large,
The disappearance of the SiO 2 film on the top of the mesa can be prevented, the process capability is improved, and stable production is possible. Particularly, since the height of the mesa 6 is lower than that of the first embodiment, the effect is larger than that of the first embodiment. (Third Embodiment) As a third embodiment, FIG.
An example of the spot size converter integrated type semiconductor laser shown in (a) and (b) will be described. FIG. 2B is a cross-sectional view taken along line AA ′ of FIG.

【0019】スポットサイズ変換器集積型半導体レーザ
は、特願平10−271020号にも記載されてるよう
に、レーザ発振の生じるレーザ部30とスポットサイズ
を変換するスポットサイズ変換部31からなり、導波路
層厚はレーザ部30で一定、スポットサイズ変換部31
では端面に向かうにつれて徐々に薄くなる構造となって
いる。これによりスポットサイズ変換部31でレーザ光
32のスポットサイズが拡大され、レンズなしで光ファ
イバに光を結合することが出来る。本実施の形態のスポ
ットサイズ変換器集積型半導体レーザは、レーザ部30
でのメサ高さは496nmであり、スポットサイズ変換
部31では導波路層厚と同時にメサ高さも減少し、光の
出射端ではレーザ部の約1/3である170nmとなっ
ている。以下、図3に基づいて製造手順を説明する。
As described in Japanese Patent Application No. 10-271020, the spot size converter integrated semiconductor laser comprises a laser section 30 in which laser oscillation occurs and a spot size converter 31 for converting the spot size. The waveguide layer thickness is constant in the laser unit 30 and the spot size conversion unit 31
Has a structure that becomes gradually thinner toward the end face. As a result, the spot size of the laser beam 32 is enlarged by the spot size converter 31, and the light can be coupled to the optical fiber without a lens. The spot size converter integrated type semiconductor laser of the present embodiment
Is 496 nm, and in the spot size converter 31, the mesa height is also reduced at the same time as the thickness of the waveguide layer, and is 170 nm which is about 1/3 of the laser portion at the light emitting end. Hereinafter, the manufacturing procedure will be described with reference to FIG.

【0020】先ず、第一の実施の形態と同様に、熱CV
Dによりn型InP(100)面基板1の表面にSiO
2膜を堆積した後、フォトリソグラフィとエッチングに
より、<011>方向に走行するストライプ状のSiO
2膜から成る一対の第一成長阻止マスク2を形成する。
第一成長阻止マスク2の幅は、レーザ部では一定(50
μm)で、スポットサイズ変換部ではレーザ部との境か
ら端面に向かって徐々に狹くなっている(端面での幅は
5μm)。また、第一成長阻止マスク2の長さはレーザ
部が300μm、スポットサイズ変換部が200μmで
ある。開口幅はレーザ部、スポットサイズ変換部とも一
定で、1.5μmである。
First, as in the first embodiment, thermal CV
D, the surface of the n-type InP (100) plane substrate 1 is coated with SiO.
After deposition of the two films, a striped SiO running in the <011> direction is formed by photolithography and etching.
A pair of first growth inhibiting masks 2 made of two films are formed.
The width of the first growth blocking mask 2 is constant (50 in the laser portion).
μm), the spot size converter gradually narrows from the boundary with the laser toward the end face (the width at the end face is 5 μm). The length of the first growth blocking mask 2 is 300 μm for the laser portion and 200 μm for the spot size conversion portion. The aperture width is constant at 1.5 μm for both the laser section and the spot size conversion section.

【0021】第一成長阻止マスク2を形成したInP基
板上に、選択MOVPE成長により、n型InPクラッ
ド層3(層厚100nm、キャリア濃度1×1018cm
-3)、導波路層4、p型InPクラッド層5(層厚20
0nm、キャリア濃度7×1017cm-3)を順次積層
し、開口部に活性領域となるメサ6を形成する(図3
(a))。ここで、導波路層4は、InGaAsPガイ
ド層(層厚60nm、波長組成1130nm)、InG
aAsP井戸層(層厚6nm、波長組成1270nm、
歪量0.7%)とInGaAsP障壁層(層厚10n
m、波長組成1130nm)から成る多重量子井戸活性
層(井戸層の層数6)、InGaAsPガイド層(層厚
60nm、波長組成1130nm)を順次積層した構造
である。なお、各半導体層の層厚、波長組成、歪量は何
れもレーザ部における値である。
An n-type InP cladding layer 3 (layer thickness: 100 nm, carrier concentration: 1 × 10 18 cm) is formed on the InP substrate on which the first growth inhibition mask 2 is formed by selective MOVPE growth.
-3 ), waveguide layer 4, p-type InP cladding layer 5 (layer thickness 20).
0 nm and a carrier concentration of 7 × 10 17 cm −3 ) are sequentially stacked to form a mesa 6 serving as an active region in the opening (FIG. 3).
(A)). Here, the waveguide layer 4 is composed of an InGaAsP guide layer (layer thickness 60 nm, wavelength composition 1130 nm), InG
aAsP well layer (layer thickness 6 nm, wavelength composition 1270 nm,
Strain amount 0.7%) and InGaAsP barrier layer (layer thickness 10n)
m, a wavelength composition of 1130 nm) and a multiple quantum well active layer (the number of well layers is 6) and an InGaAsP guide layer (layer thickness of 60 nm, wavelength composition of 1130 nm) are sequentially laminated. The thickness, wavelength composition, and strain amount of each semiconductor layer are all values in the laser section.

【0022】MOVPEでは、一対のSiO2膜に挾ま
れた領域は、SiO2膜の幅により成長速度が異なり、
SiO2膜の幅が狹いほど、SiO2膜に挾まれた領域に
成長した半導体層は層厚が薄く、四元半導体層の組成は
短波長化する。このため、SiO2膜が徐々に狹くなっ
ているスポットサイズ変換部の半導体層は、レーザ部と
の接続部から端面に向かって徐々に薄くなるテーパ状に
なり、導波路層4はレーザ部の導波路層よりも短波長の
組成となる。
In MOVPE, a region sandwiched between a pair of SiO 2 films has a different growth rate depending on the width of the SiO 2 film.
The width of the SiO 2 film is about physician狹, semiconductor layers grown in a region sandwiched SiO 2 film is thin is layer thickness, the composition quaternary semiconductor layer to shorter wavelengths. For this reason, the semiconductor layer of the spot size conversion section in which the SiO 2 film is gradually narrowed is tapered so as to gradually become thinner from the connection with the laser section toward the end face, and the waveguide layer 4 is formed in the laser section. Has a shorter wavelength than that of the waveguide layer.

【0023】メサ6を形成した図3(a)のレーザ部の
断面(A−A’断面)は第一の実施の形態と同じである
から、図示を省略する。図示が必要である場合は図1を
参照する。スポットサイズ変換部(SSC部)の断面
(B−B’断面)を図3(b)〜(e)に示す。以下、
図3(b)〜(e)を用いて引き続き本実施の形態を説
明する。
The cross section (AA 'cross section) of the laser portion shown in FIG. 3A in which the mesa 6 is formed is the same as that of the first embodiment, and is not shown. If an illustration is required, reference is made to FIG. FIGS. 3B to 3E show cross sections (BB ′ cross sections) of the spot size conversion section (SSC section). Less than,
The present embodiment will be described with reference to FIGS.

【0024】InP基板上にメサ6を形成(図3
(a))した後、バッファードフッ酸で第一成長阻止マ
スク2を除去し、熱CVDにより全面にSiO2膜7
(膜厚400nm)を形成する(図3(b))。続い
て、Arなどの不活性ガスイオンを用いたイオンミリン
グを行い、メサ6斜面のSiO2膜厚をメサ頂部や平坦
部のSiO2膜厚に比べて薄くする。次に、バッファー
ドフッ酸でメサ6斜面のSiO2膜を完全に取り除いた
後(図3(c))、フォトリソグラフィによりメサ6を
含む部分を幅5μmのフォトレジスト8で覆い(図3
(d))、バッファードフッ酸でエッチングし、サイド
エッチングにより、図3(e)に示すように、メサ頂部
にのみSiO2膜7を残す。フォトレジスト8を除去し
た後、メサ頂部に残ったSiO2膜を第二成長阻止マス
ク9として、第一の実施の形態と同様に、メサ6の両脇
にp型InP電流ブロック層10(キャリア濃度6×1
17cm-3)、n型InP電流ブロック層11(キャリ
ア濃度3×1018cm-3)をメサ6の両側に順次形成し
た後、バッファードフッ酸で第二成長阻止マスク9を除
去し、第二p型InPクラッド層12(レーザ部とスポ
ットサイズ変換部とでキャリア濃度が異なる)、p型I
nGaAsコンタクト層13(キャリア濃度1×1019
cm -3)をn型InP電流ブロック層及びメサ6の上部
に順次形成する(図2(a))。その後、レーザ部メサ
直上部に開口を有するSiO2膜16をp型InGaA
sコンタクト層上に形成し、この、開口を有するSiO
2膜16上およびInP基板の裏面に金属電極14、1
5を形成し、劈開して半導体レーザとした(図2
(a)、(b))。この、スポットサイズ変換器を集積
した半導体レーザは、p型InGaAsコンタクト層1
3と電極14の間に、レーザ部30にストライプ状の開
口を有するSiO2膜16を設けてあり、レーザ部30
のみに電流が流れ、スポットサイズ変換部31には電流
が流れない構造になっている。
A mesa 6 is formed on the InP substrate (FIG. 3)
After (a)), the first growth inhibition mask is
The mask 2 is removed, and SiO 2 is formed on the entire surface by thermal CVD.TwoMembrane 7
(Thickness: 400 nm) is formed (FIG. 3B). Continued
Ion milling using inert gas ions such as Ar
And the SiO on the slope of the mesa 6TwoMesa top or flat
Part of SiOTwoMake it thinner than the film thickness. Next, the buffer
SiO on mesa 6 slope with dofluoric acidTwoComplete removal of membrane
Later (FIG. 3C), the mesa 6 is formed by photolithography.
3 is covered with a photoresist 8 having a width of 5 μm (FIG. 3).
(D)), etching with buffered hydrofluoric acid
By etching, as shown in FIG.
Only SiOTwoThe film 7 is left. Remove the photoresist 8
After that, the SiO remaining on the top of the mesaTwoThe film is used for the second growth inhibition mass.
In the same manner as in the first embodiment, both sides of the mesa 6
The p-type InP current blocking layer 10 (carrier concentration 6 × 1
017cm-3), N-type InP current blocking layer 11 (carrier
A concentration 3 × 1018cm-3) Are sequentially formed on both sides of the mesa 6
After that, the second growth inhibition mask 9 is removed with buffered hydrofluoric acid.
Then, the second p-type InP cladding layer 12 (the laser portion and the
Carrier size differs from the cut-size converter), p-type I
nGaAs contact layer 13 (carrier concentration 1 × 1019
cm -3) Is the upper part of the n-type InP current blocking layer and the mesa 6.
(FIG. 2A). After that, the laser mesa
SiO with opening directly aboveTwoThe film 16 is made of p-type InGaAs
s formed on the s-contact layer and having an opening
TwoThe metal electrodes 14 and 1 are formed on the film 16 and on the back surface of the InP substrate.
5 was formed and cleaved to obtain a semiconductor laser (FIG. 2).
(A), (b)). This spot size converter is integrated
The semiconductor laser is a p-type InGaAs contact layer 1
3 and the electrode 14, a stripe-shaped opening is formed in the laser section 30.
SiO with mouthTwoA film 16 is provided and a laser unit 30 is provided.
Current flows only in the spot size conversion unit 31
Has a structure that does not flow.

【0025】本実施の形態では、第二p型InPクラッ
ド層のスポットサイズ変換部のキャリア濃度をレーザ部
のキャリア濃度よりも低くし(例えば、スポットサイズ
変換部は1×1017cm-3、レーザ部は1×1018cm
-3)、レーザ部の素子抵抗を損なわずにスポットサイズ
変換部での価電子帯間吸収によるレーザ光の吸収を抑制
する構造となっており、スロープ効率に優れ、閾値電流
の低い半導体レーザが得られる。この場合、キャリア濃
度1×1017cm-3の第二p型InPクラッド層12を
形成し、p型InGaAsコンタクト層を形成した後、
レーザ部30のメサ直上部に開口を有するSiO2膜を
p型InGaAsコンタクト層上に形成し、熱拡散或い
はイオン注入によりレーザ部30のみにZnを導入して
Zn拡散領域12aを設け、レーザ部30の第二p型I
nPクラッド層(少なくとも、第二p型InPクラッド
層のうちのメサ6上部のストライプ状領域(図2でハッ
チングを施した領域))のキャリア濃度を1×1018
-3とする(Zn拡散領域はレーザ部の第二p型InP
クラッド層全域に渡ってもよい)、或いは、レーザ部
(又はスポットサイズ変換部)の第二p型InPクラッ
ド層を成長・形成した後、スポットサイズ変換部(又は
レーザ部)の第二p型InPクラッド層を成長・形成す
る、又は、第二p型InPクラッド層、p型InGaA
sコンタクト層を形成した後、スポットサイズ変換部
(又はレーザ部)の第二p型InPクラッド層、p型I
nGaAsコンタクト層をエッチングで取り除いた後、
第二p型InPクラッド層、p型InGaAsコンタク
ト層を除去したスポットサイズ変換部(又はレーザ部)
に、エッチングされずに残ったレーザ部(又はスポット
サイズ変換部)の第二p型InPクラッド層のキャリア
濃度と異なるキャリア濃度の第二p型InPクラッド層
とp型InGaAsコンタクト層を再度成長・形成する
ことで、レーザ部とスポットサイズ変換部とで互いにキ
ャリア濃度の異なる第二p型InPクラッド層が形成で
きる。上記3番目の方法でレーザ部とスポットサイズ変
換部とで互いにキャリア濃度の異なる第二p型InPク
ラッド層を形成する場合、第二p型InPクラッド層を
形成する前にInGaAsP等のエッチングストッパ層
を形成して、メサ及び電流ブロック層と第二p型InP
クラッド層との間にエッチングストッパ層を設け、第二
p型InPクラッド層のエッチングの際にメサ及び電流
ブロック層がエッチングされるのを防止するのが望まし
い。
In the present embodiment, the carrier concentration in the spot size converter of the second p-type InP cladding layer is set lower than the carrier concentration of the laser unit (for example, the spot size converter is 1 × 10 17 cm −3 , Laser part is 1 × 10 18 cm
-3 ) A semiconductor laser with excellent slope efficiency and low threshold current has a structure that suppresses the absorption of laser light due to valence band absorption in the spot size conversion section without impairing the element resistance of the laser section. can get. In this case, after forming a second p-type InP cladding layer 12 having a carrier concentration of 1 × 10 17 cm −3 and forming a p-type InGaAs contact layer,
An SiO 2 film having an opening directly above the mesa of the laser unit 30 is formed on the p-type InGaAs contact layer, and Zn is introduced only into the laser unit 30 by thermal diffusion or ion implantation to provide a Zn diffusion region 12a. 30 second p-type I
The carrier concentration of the nP cladding layer (at least the striped region (the hatched region in FIG. 2) above the mesa 6 in the second p-type InP cladding layer) is 1 × 10 18 c
m −3 (Zn diffusion region is the second p-type InP
After growing and forming a second p-type InP cladding layer of the laser section (or spot size conversion section), the second p-type of the spot size conversion section (or laser section) may be formed. Growing and forming an InP cladding layer, or a second p-type InP cladding layer, p-type InGaAs
After forming the s-contact layer, the second p-type InP clad layer of the spot size conversion part (or laser part), p-type I
After removing the nGaAs contact layer by etching,
Spot size converter (or laser unit) from which the second p-type InP cladding layer and p-type InGaAs contact layer have been removed
Then, a second p-type InP cladding layer and a p-type InGaAs contact layer having a carrier concentration different from the carrier concentration of the second p-type InP cladding layer of the laser portion (or spot size conversion portion) remaining without being etched are grown again. By forming the second p-type InP cladding layer, the carrier concentration is different between the laser portion and the spot size conversion portion. In the case of forming the second p-type InP cladding layer having a different carrier concentration between the laser portion and the spot size conversion portion by the third method, an etching stopper layer such as InGaAsP is formed before forming the second p-type InP cladding layer. To form a mesa and current blocking layer and a second p-type InP
It is desirable to provide an etching stopper layer between the cladding layer and the second p-type InP cladding layer to prevent the mesa and the current blocking layer from being etched when the second p-type InP cladding layer is etched.

【0026】本実施の形態では第二p型InPクラッド
層のスポットサイズ変換部のキャリア濃度をレーザ部の
キャリア濃度よりも低くしたが、第二p型InPクラッ
ド層のスポットサイズ変換部のキャリア濃度とレーザ部
のキャリア濃度を同じ(例えば、1×1018cm-3)に
してもよい。この場合は、第一の実施の形態と同じ工程
で第二p型InPクラッド層12、p型InGaAsコ
ンタクト層13を形成すればよい。
In the present embodiment, the carrier concentration of the spot size converter of the second p-type InP cladding layer is lower than the carrier concentration of the laser unit. And the carrier concentration of the laser section may be the same (for example, 1 × 10 18 cm −3 ). In this case, the second p-type InP cladding layer 12 and the p-type InGaAs contact layer 13 may be formed in the same steps as in the first embodiment.

【0027】スポットサイズ変換器を集積した半導体レ
ーザにおいては、メサ6の高さが共振器方向で変化し、
最もメサが低い部分でのメサ高さはわずか170nmで
しかない。このようなメサ高さであっても、本実施の形
態は、第一の実施の形態と同様、従来に比べてフォトレ
ジスト8とメサ6との密着面積を十分大きくできるた
め、レジストとメサ斜面との密着性に優れ、メサの頂部
に第二成長阻止マスク9の消失を防止することが出来、
安定的に素子を製造することが出来る。 (第四の実施の形態)第四の実施の形態として、レーザ
共振器中に回折格子を有する分布帰還型半導体レーザに
適用した例を示す。全選択MOVPE成長型分布帰還型
半導体レーザの例としては特願平11−239113号
にも記載されているように、メサ上部に回折格子を設け
たもの(図4、図5)、或いは、メサの下に回折格子を
設けたもの(図6)等がある。このような分布帰還型レ
ーザについても、第一の実施の形態と同様の手法により
同様の効果が得られる。なお、図5に示す分布帰還型半
導体レーザは、メサ6が、n型InPクラッド層3(層
厚100nm、キャリア濃度1×1018cm-3)とIn
GaAsP導波路層4との2層から成る例で、図4に示
す分布帰還型半導体レーザは、第一の実施の形態と同様
に、メサ6が、n型InPクラッド層3(層厚100n
m、キャリア濃度1×1018cm-3)とInGaAsP
導波路層4と第一p型クラッド層5(層厚150nm、
キャリア濃度7×1017cm-3)から成る例である。こ
こで、InGaAsP導波路層4は、InGaAsPガ
イド層(層厚60nm、波長組成1130nm)と、I
nGaAsP障壁層(層厚8nm、波長組成1130n
m)とInGaAsP井戸層(層厚5nm、波長組成1
270nm、圧縮歪0.7%)を有する多重量子井戸活
性層(井戸層数7)と、InGaAsPガイド層(層厚
60nm、波長組成1130nm)とから構成されてい
る。
In a semiconductor laser in which a spot size converter is integrated, the height of the mesa 6 changes in the direction of the resonator,
The mesa height at the lowest mesa is only 170 nm. Even with such a mesa height, in the present embodiment, as in the first embodiment, the contact area between the photoresist 8 and the mesa 6 can be made sufficiently large as compared with the prior art. And the second growth inhibiting mask 9 can be prevented from disappearing on the top of the mesa,
An element can be manufactured stably. (Fourth Embodiment) As a fourth embodiment, an example in which the present invention is applied to a distributed feedback semiconductor laser having a diffraction grating in a laser resonator will be described. As described in Japanese Patent Application No. 11-239113, an example of an all-selective MOVPE growth type distributed feedback semiconductor laser is one in which a diffraction grating is provided above a mesa (FIGS. 4 and 5), or (FIG. 6) and the like in which a diffraction grating is provided underneath. Also for such a distributed feedback laser, a similar effect can be obtained by a method similar to that of the first embodiment. In the distributed feedback semiconductor laser shown in FIG. 5, the mesa 6 includes the n-type InP cladding layer 3 (layer thickness: 100 nm, carrier concentration: 1 × 10 18 cm −3 ).
In the distributed feedback semiconductor laser shown in FIG. 4 in which the mesa 6 has the n-type InP cladding layer 3 (having a thickness of 100 n), as in the first embodiment, which is composed of two layers, the GaAsP waveguide layer 4 and the GaAsP waveguide layer 4.
m, carrier concentration 1 × 10 18 cm −3 ) and InGaAsP
Waveguide layer 4 and first p-type cladding layer 5 (layer thickness 150 nm,
This is an example in which the carrier concentration is 7 × 10 17 cm −3 ). Here, the InGaAsP waveguide layer 4 is composed of an InGaAsP guide layer (layer thickness: 60 nm, wavelength composition: 1130 nm),
nGaAsP barrier layer (layer thickness 8 nm, wavelength composition 1130 n
m) and an InGaAsP well layer (layer thickness 5 nm, wavelength composition 1)
It is composed of a multiple quantum well active layer (well layer number: 7) having 270 nm and a compressive strain of 0.7%, and an InGaAsP guide layer (layer thickness: 60 nm, wavelength composition: 1130 nm).

【0028】メサ上部に回折格子を有する分布帰還型半
導体レーザを作製するには、先ず、第一の実施の形態と
同様の手順で、InP基板上に活性層を含むストライプ
状のメサ6及びp型InP電流ブロック層10、n型電
流ブロック層11を形成する(図4(a)、図5
(a))。次いで、メサ6及びn型電流ブロック層11
の表面にフォトレジストを塗布し、干渉露光或いは電子
ビーム露光により回折格子パターンをフォトレジストに
形成した後、エッチングにより回折格子パターンをメサ
6及びn型電流ブロック層11の表面に転写し、フォト
レジストを除去する(図4(b)、図5(b))。この
後、第一の実施の形態と同様にして、第二p型InPク
ラッド層12(層厚3.5μm、キャリア濃度1×10
18cm-3)、p型InGaAsコンタクト層13(層厚
0.3μm、キャリア濃度1×1019cm-3)を、回折
格子20が形成されたn型InP電流ブロック層11及
びメサ6の上部に順次形成する(図4(c)、図5
(c))。最後に、p型InGaAsコンタクト層13
表面およびInP基板裏面に金属電極14、15を形成
し、劈開して分布帰還型半導体レーザができあがる。な
お、この実施の形態では回折格子20はn型電流ブロッ
ク層11の上にも形成したが、n型InP電流ブロック
層上には形成せずに、メサ上部のみに回折格子20を形
成してもよい。
In order to fabricate a distributed feedback semiconductor laser having a diffraction grating on the mesa, first, in the same procedure as in the first embodiment, stripe-shaped mesas 6 and p having an active layer on an InP substrate are formed. Forming the InP current blocking layer 10 and the n-type current blocking layer 11 (FIGS. 4A and 5)
(A)). Next, the mesa 6 and the n-type current blocking layer 11
A photoresist is applied to the surface of the substrate, a diffraction grating pattern is formed on the photoresist by interference exposure or electron beam exposure, and then the diffraction grating pattern is transferred to the surface of the mesa 6 and the n-type current blocking layer 11 by etching. (FIGS. 4B and 5B). Thereafter, in the same manner as in the first embodiment, the second p-type InP cladding layer 12 (thickness: 3.5 μm, carrier concentration: 1 × 10
18 cm −3 ), a p-type InGaAs contact layer 13 (layer thickness: 0.3 μm, carrier concentration: 1 × 10 19 cm −3 ), an n-type InP current block layer 11 on which a diffraction grating 20 is formed, and an upper part of the mesa 6. (FIG. 4C, FIG. 5)
(C)). Finally, the p-type InGaAs contact layer 13
Metal electrodes 14 and 15 are formed on the front surface and the back surface of the InP substrate, and are cleaved to complete a distributed feedback semiconductor laser. In this embodiment, the diffraction grating 20 is formed also on the n-type current blocking layer 11, but is not formed on the n-type InP current blocking layer, but is formed only on the mesa. Is also good.

【0029】メサ下部に回折格子を有する分布帰還型半
導体レーザ(図6)は、フォトリソグラフィによりIn
P基板1に回折格子20を形成した後、第一の実施の形
態と同様の製造工程を経て各半導体層及び電極を形成す
ることで作製できる。回折格子20は基板全面に形成し
ないで、メサ6を形成する部分のみに形成してもよい。
また、メサ6を、図5に示した分布帰還型半導体レーザ
と同様に、n型InPクラッド層3とInGaAsP導
波路層4との2層で構成してもよい。
A distributed feedback semiconductor laser having a diffraction grating below the mesa (FIG. 6) is formed by photolithography.
After the diffraction grating 20 is formed on the P substrate 1, it can be manufactured by forming the respective semiconductor layers and electrodes through the same manufacturing steps as in the first embodiment. The diffraction grating 20 may not be formed on the entire surface of the substrate, but may be formed only on the portion where the mesa 6 is formed.
Further, the mesa 6 may be composed of two layers of the n-type InP cladding layer 3 and the InGaAsP waveguide layer 4 as in the distributed feedback semiconductor laser shown in FIG.

【0030】上記4つの実施の形態においては、SiO
2膜7の成膜に熱CVDを用いたが、プラズマCVD、
ECRプラズマCVD、バイアススパッタ、ECRスパ
ッタ等によりSiO2膜7を形成してもよい。ECRプ
ラズマCVDを含むプラズマCVDや、ECRスパッタ
を含むバイアススパッタにより形成したSiO2膜は、
メサ側壁部(メサ斜面)におけるエッチング速度がメサ
頂部よりも速い特徴を有する。このため、エッチング時
のプロセスマージンが大きく、メサ斜面のSiO2膜を
完全にエッチング・除去しても、メサ頂部にSiO2
を確実に残すことができる。また、イオンミリングとバ
ッファードフッ酸によりメサ斜面のSiO 2膜7を除去
したが、イオンミリングを用いず、バッファードフッ酸
のみでメサ斜面のSiO2膜を除去してもよい。この場
合、メサ斜面のSiO2膜の厚さが、メサ頂部やメサ両
脇の平坦部のSiO2膜の膜厚よりも薄く形成されてい
るので、バッファードフッ酸のみでメサ斜面のSiO2
膜を除去しても、メサ頂部やメサ両脇の平坦部のSiO
2膜が全てエッチングされて消失することはない。しか
し、イオンミリングのみでメサ斜面のSiO2膜を除去
するのは、メサを構成している半導体層までエッチング
してしまうので好ましくない。
In the above four embodiments, SiO
TwoAlthough thermal CVD was used to form the film 7, plasma CVD,
ECR plasma CVD, bias sputtering, ECR spa
SiOTwoA film 7 may be formed. ECR
Plasma CVD including plasma CVD and ECR sputtering
Formed by bias sputtering containingTwoThe membrane is
The etching rate on the mesa side wall (mesa slope) is
It has faster features than the top. Therefore, when etching
Process margin is large and mesa slope SiOTwoMembrane
Even if it is completely etched and removed, SiOTwofilm
Can be reliably left. In addition, ion milling and
SiO on mesa slope by buffed hydrofluoric acid TwoRemove film 7
However, buffered hydrofluoric acid was used without ion milling.
Mesa slope SiO onlyTwoThe film may be removed. This place
If the mesa slope SiOTwoThe thickness of the film is
Side flat SiOTwoIt is formed thinner than the film thickness
Therefore, the mesa slope SiOTwo
Even if the film is removed, the SiO on the top of the mesa and the flat portions on both sides of the mesa
TwoThe entire film is not etched away. Only
Then, only the ion milling is performed,TwoRemove film
What is done is etching to the semiconductor layer that constitutes the mesa
It is not preferable because it will do.

【0031】電流ブロック層は、p型電流ブロック層と
n型電流ブロック層を積層した構造としたが、半絶縁性
或いは高抵抗の半導体層、例えば、FeドープInP
等、で構成してもよい。また、使用半導体材料は、In
GaAsP/InP系の材料に限らず、他の材料、例え
ば、InGaAsP/InAlAs系、GaAsP/I
nGaAsP系等、でも本発明は適用できる。
The current blocking layer has a structure in which a p-type current blocking layer and an n-type current blocking layer are stacked, but a semi-insulating or high-resistance semiconductor layer, for example, Fe-doped InP
And so on. The semiconductor material used is In.
Not limited to GaAsP / InP-based materials, but other materials such as InGaAsP / InAlAs-based materials and GaAsP / I
The present invention can be applied to an nGaAsP type or the like.

【0032】[0032]

【発明の効果】本発明は、選択成長で活性層を含むメサ
を形成した後、第一成長阻止マスクを除去した後でメサ
を覆う誘電体膜を基板全面に形成しているから、メサ斜
面の誘電体膜を除去した後のメサ両側の平坦部の誘電体
膜の厚さが従来よりも薄くなり、メサを覆うフォトレジ
ストとメサとの密着面積が従来よりも大きくなる。その
結果、工程変動により両者の密着性が変動しても、両者
の密着面積が大きいためエッチャントであるバッファー
ドフッ酸がメサ頂部へと浸入しにくく、メサ頂部の誘電
体膜の浸蝕・消失が防止でき、工程能力が向上し安定生
産が可能となる。
According to the present invention, a mesa including an active layer is formed by selective growth, and a dielectric film covering the mesa is formed on the entire surface of the substrate after removing the first growth inhibition mask. After the dielectric film is removed, the thickness of the dielectric film on the flat portions on both sides of the mesa becomes thinner than before, and the contact area between the photoresist covering the mesa and the mesa becomes larger than before. As a result, even if the adhesion between the two fluctuates due to process fluctuations, the buffered hydrofluoric acid, which is an etchant, is unlikely to penetrate into the top of the mesa due to the large contact area between the two, and erosion and disappearance of the dielectric film on the top of the mesa are prevented. Can be prevented, the process capability is improved, and stable production is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第一、第二の実施の形態の製造工程図。FIG. 1 is a manufacturing process diagram of the first and second embodiments.

【図2】 スポットサイズ変換器を集積した半導体レ
ーザの斜視図及び断面図。
FIG. 2 is a perspective view and a sectional view of a semiconductor laser in which a spot size converter is integrated.

【図3】 第三の実施の形態の製造工程図。FIG. 3 is a manufacturing process diagram of a third embodiment.

【図4】 第四の実施の形態の製造工程図。FIG. 4 is a manufacturing process diagram of a fourth embodiment.

【図5】 第四の実施の形態の製造工程図。FIG. 5 is a manufacturing process diagram of the fourth embodiment.

【図6】 第四の実施の形態における半導体レーザの
斜視図。
FIG. 6 is a perspective view of a semiconductor laser according to a fourth embodiment.

【図7】 従来の半導体レーザの製造工程図。FIG. 7 is a manufacturing process diagram of a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

1 n型InP基板 2 第一成長阻止マスク 3 n型InPクラッド層 4 InGaAsP導波路層 5 第一p型InPクラッド層 6 メサ 7 SiO2膜 8 フォトレジスト 9 第二成長阻止マスク 10 p型電流ブロック層 11 n型電流ブロック層 12 第二p型InPクラッド層 12a Zn拡散領域 13 p型InGaAsコンタクト層 14 電極 15 電極 16 SiO2膜 20 回折格子 30 レーザ部 31 スポットサイズ変換部 32 レーザ光 101 n型InP基板 102 第一成長阻止マスク 102a 開口部 103 n型InPクラッド層 104 InGaAsP導波路層 105 第一p型InPクラッド層 106 メサ 107 SiO2膜 108 フォトレジスト 109 第二成長阻止マスク 110 p型電流ブロック層 111 n型電流ブロック層 112 第二p型InPクラッド層 113 p型InGaAsコンタクト層REFERENCE SIGNS LIST 1 n-type InP substrate 2 first growth blocking mask 3 n-type InP cladding layer 4 InGaAsP waveguide layer 5 first p-type InP cladding layer 6 mesa 7 SiO 2 film 8 photoresist 9 second growth blocking mask 10 p-type current block Layer 11 n-type current blocking layer 12 second p-type InP cladding layer 12a Zn diffusion region 13 p-type InGaAs contact layer 14 electrode 15 electrode 16 SiO 2 film 20 diffraction grating 30 laser unit 31 spot size conversion unit 32 laser light 101 n-type InP substrate 102 first growth blocking mask 102a opening 103 n-type InP cladding layer 104 InGaAsP waveguide layer 105 first p-type InP cladding layer 106 mesa 107 SiO 2 film 108 photoresist 109 second growth blocking mask 110 p-type current blocking Layer 111 n-type current Lock layer 112 second p-type InP cladding layer 113 p-type InGaAs contact layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型半導体基板上にストライプ状
の開口を有する第一成長阻止マスクを形成する工程と、
前記第一成長阻止マスクの開口部に、発光に寄与する活
性層を含む多層構造から成るストライプ状のメサを選択
成長により形成する工程と、前記第一成長阻止マスクを
除去する工程と、誘電体膜を前記メサを覆って前記半導
体基板全面に形成する工程と、前記誘電体膜を前記メサ
頂部のみに残す工程と、前記メサ頂部に残された誘電体
膜を第二成長阻止マスクとして、選択成長により前記メ
サ両脇に電流ブロック層を成長する工程と、前記第二成
長阻止マスクを除去する工程と、前記メサ上及び前記電
流ブロック上に第2導電型のクラッド層及びコンタクト
層を順次成長する工程とを有することを特徴とする半導
体レーザの製造方法。
Forming a first growth inhibition mask having a stripe-shaped opening on a first conductivity type semiconductor substrate;
Forming, by selective growth, a stripe-shaped mesa having a multilayer structure including an active layer contributing to light emission in an opening of the first growth inhibition mask; removing the first growth inhibition mask; Forming a film on the entire surface of the semiconductor substrate over the mesa, leaving the dielectric film only on the mesa top, and selecting the dielectric film left on the mesa as a second growth inhibition mask. Growing a current block layer on both sides of the mesa by growing, removing the second growth blocking mask, and sequentially growing a second conductivity type cladding layer and a contact layer on the mesa and the current block. A method of manufacturing a semiconductor laser.
【請求項2】 第1導電型半導体基板上に一定幅のスト
ライプ状の開口を有し、且つ、幅が一定の部分と幅が端
部近づくにつれて次第に狹くなるテーパー状の部分とか
ら成る第一成長阻止マスクを形成する工程と、前記第一
成長阻止マスクの開口部に、発光に寄与する活性層を含
む多層構造から成るストライプ状のメサを選択成長によ
り形成する工程と、前記第一成長阻止マスクを除去する
工程と、誘電体膜を前記メサを覆って前記半導体基板全
面に形成する工程と、前記誘電体膜を前記メサ頂部のみ
に残す工程と、前記メサ頂部に残された誘電体膜を第二
成長阻止マスクとして、選択成長により前記メサ両脇に
電流ブロック層を成長する工程と、前記第二成長阻止マ
スクを除去する工程と、前記メサ上及び前記電流ブロッ
ク上に第2導電型のクラッド層及びコンタクト層を順次
成長する工程とを有することを特徴とする半導体レーザ
の製造方法。
2. A semiconductor device comprising: a first conductivity type semiconductor substrate having a stripe-shaped opening having a constant width on a first conductivity type semiconductor substrate and having a constant width portion and a tapered portion having a width gradually narrowing toward an end portion; Forming a growth inhibition mask, forming a stripe-shaped mesa having a multilayer structure including an active layer contributing to light emission in an opening of the first growth inhibition mask by selective growth, Removing the blocking mask, forming a dielectric film over the semiconductor substrate over the mesa, leaving the dielectric film only on the mesa top, and removing the dielectric film on the mesa top. Using the film as a second growth blocking mask, growing a current blocking layer on both sides of the mesa by selective growth, removing the second growth blocking mask, and forming a second conductive layer on the mesa and the current block. Type Sequentially growing a cladding layer and a contact layer.
【請求項3】 第2導電型のクラッド層にキャリア濃度
の異なる領域を設ける工程を有することを特徴とする請
求項2記載の半導体レーザの製造方法。
3. The method according to claim 2, further comprising the step of providing regions having different carrier concentrations in the cladding layer of the second conductivity type.
【請求項4】 第1導電型半導体基板上にストライプ状
の開口を有する第一成長阻止マスクを形成する工程と、
前記第一成長阻止マスクの開口部に、発光に寄与する活
性層を含む多層構造から成るストライプ状のメサを選択
成長により形成する工程と、前記第一成長阻止マスクを
除去する工程と、誘電体膜を前記メサを覆って前記半導
体基板全面に形成する工程と、前記誘電体膜を前記メサ
頂部のみに残す工程と、前記メサ頂部に残された誘電体
膜を第二成長阻止マスクとして、選択成長により前記メ
サ両脇に電流ブロック層を成長する工程と、前記第二成
長阻止マスクを除去する工程と、少なくとも前記メサ上
部に回折格子を形成する工程と、前記回折格子が形成さ
れたメサ上及び前記電流ブロック上に第2導電型のクラ
ッド層及びコンタクト層を順次成長する工程とを有する
ことを特徴とする半導体レーザの製造方法。
4. A step of forming a first growth inhibition mask having a stripe-shaped opening on a first conductivity type semiconductor substrate;
Forming, by selective growth, a stripe-shaped mesa having a multilayer structure including an active layer contributing to light emission in an opening of the first growth inhibition mask; removing the first growth inhibition mask; Forming a film on the entire surface of the semiconductor substrate over the mesa, leaving the dielectric film only on the mesa top, and selecting the dielectric film left on the mesa as a second growth inhibition mask. Growing a current blocking layer on both sides of the mesa by growing; removing the second growth blocking mask; forming a diffraction grating on at least the mesa; and forming a diffraction grating on the mesa on which the diffraction grating is formed. And a step of sequentially growing a second conductivity type cladding layer and a contact layer on the current block.
【請求項5】 電流ブロック層形成工程が、第2導電型
電流ブロック層、第1導電型電流ブロック層を順次積層
する工程であることを特徴とする請求項1〜4の何れか
に記載の半導体レーザの製造方法。
5. The current block layer forming step according to claim 1, wherein the second conductivity type current block layer and the first conductivity type current block layer are sequentially laminated. A method for manufacturing a semiconductor laser.
【請求項6】 電流ブロック層形成工程が、高抵抗半導
体層或いは半絶縁性半導体層を成長する工程であること
を特徴とする請求項1〜4の何れかに記載の半導体レー
ザの製造方法。
6. The method of manufacturing a semiconductor laser according to claim 1, wherein the current block layer forming step is a step of growing a high resistance semiconductor layer or a semi-insulating semiconductor layer.
【請求項7】 誘電体膜を熱CVD、プラズマCVD、
ECRプラズマCVD、バイアススパッタ、ECRスパ
ッタの何れかの方法で形成する請求項1〜6の何れかに
記載の半導体レーザの製造方法。
7. The method according to claim 1, wherein the dielectric film is formed by thermal CVD, plasma CVD,
The method of manufacturing a semiconductor laser according to claim 1, wherein the semiconductor laser is formed by any one of ECR plasma CVD, bias sputtering, and ECR sputtering.
【請求項8】 誘電体膜をメサ頂部のみに残す工程が、
誘電体膜をイオンミリングによりエッチングしてメサ斜
面の誘電体膜の厚さを薄くした後、バッファードフッ酸
によりメサ斜面の誘電体膜を除去し、メサ頂部及びメサ
の両脇の平坦部に誘電体膜を残す工程と、前記メサをフ
ォトレジストで覆い、前記メサ両脇の平坦部の誘電体膜
をエッチングする工程とを有することを特徴とする請求
項1〜7の何れかに記載の半導体レーザの製造方法。
8. The step of leaving the dielectric film only on the top of the mesa,
After the dielectric film is etched by ion milling to reduce the thickness of the dielectric film on the mesa slope, the dielectric film on the mesa slope is removed with buffered hydrofluoric acid, and the top of the mesa and the flat portions on both sides of the mesa are removed. The method according to claim 1, further comprising: a step of leaving a dielectric film; and a step of covering the mesa with a photoresist and etching a dielectric film in a flat portion on both sides of the mesa. A method for manufacturing a semiconductor laser.
【請求項9】 誘電体膜をメサ頂部のみに残す工程が、
誘電体膜をバッファードフッ酸によりエッチングしてメ
サ斜面の誘電体膜を除去し、メサ頂部及びメサの両脇の
平坦部に誘電体膜を残す工程と、前記メサをフォトレジ
ストで覆い、前記メサ両脇の平坦部の誘電体膜をエッチ
ングする工程とを有することを特徴とする請求項1〜7
の何れかに記載の半導体レーザの製造方法。
9. The step of leaving the dielectric film only on the top of the mesa,
Removing the dielectric film on the mesa slope by etching the dielectric film with buffered hydrofluoric acid, leaving a dielectric film on the mesa top and flat portions on both sides of the mesa, and covering the mesa with a photoresist, Etching a dielectric film on a flat portion on both sides of the mesa.
The method for manufacturing a semiconductor laser according to any one of the above.
JP35415799A 1999-12-14 1999-12-14 Manufacturing method for semiconductor laser Pending JP2001168467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35415799A JP2001168467A (en) 1999-12-14 1999-12-14 Manufacturing method for semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35415799A JP2001168467A (en) 1999-12-14 1999-12-14 Manufacturing method for semiconductor laser

Publications (1)

Publication Number Publication Date
JP2001168467A true JP2001168467A (en) 2001-06-22

Family

ID=18435681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35415799A Pending JP2001168467A (en) 1999-12-14 1999-12-14 Manufacturing method for semiconductor laser

Country Status (1)

Country Link
JP (1) JP2001168467A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330665A (en) * 1995-05-31 1996-12-13 Nec Corp Manufacture of optical semiconductor laser
JPH1075009A (en) * 1996-08-30 1998-03-17 Nec Corp Optical semiconductor device and its manufacture
JPH10178232A (en) * 1996-12-17 1998-06-30 Nec Corp Semiconductor laser and its manufacture
JPH10308556A (en) * 1997-05-02 1998-11-17 Nec Corp Semiconductor optical element and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330665A (en) * 1995-05-31 1996-12-13 Nec Corp Manufacture of optical semiconductor laser
JPH1075009A (en) * 1996-08-30 1998-03-17 Nec Corp Optical semiconductor device and its manufacture
JPH10178232A (en) * 1996-12-17 1998-06-30 Nec Corp Semiconductor laser and its manufacture
JPH10308556A (en) * 1997-05-02 1998-11-17 Nec Corp Semiconductor optical element and its manufacture

Similar Documents

Publication Publication Date Title
JP3225942B2 (en) Semiconductor optical element, method of manufacturing the same, and semiconductor optical device
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
JP2007158195A (en) Semiconductor laser element and manufacturing method therefor
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH0656906B2 (en) Semiconductor laser device
KR100232993B1 (en) Semiconductor laser device and method of fabricating semiconductor laser device
US5786234A (en) Method of fabricating semiconductor laser
US5524017A (en) Quantum well semiconductor laser
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
JP2004186259A (en) Semiconductor laser device, its manufacturing method, and multiwavelength integrated semiconductor laser apparatus
JP3971484B2 (en) Semiconductor laser device
US5805628A (en) Semiconductor laser
JP2002111125A (en) Distributed feedback semiconductor laser
JP2001044566A (en) Semiconductor laser and manufacture thereof
JP2001168467A (en) Manufacturing method for semiconductor laser
JP2629678B2 (en) Semiconductor laser device and method of manufacturing the same
JP4497606B2 (en) Semiconductor laser device
JP2973215B2 (en) Semiconductor laser device
JP4228285B2 (en) Semiconductor light emitting device
JPH11251678A (en) Semiconductor laser and its manufacture
JP2000101186A (en) Semiconductor optical element
EP1104945A2 (en) Improved semiconductor laser
JPH03156989A (en) Semiconductor laser and its manufacture
JP3422365B2 (en) Ridge stripe type semiconductor laser device
JPH0671122B2 (en) Semiconductor laser device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020618