JP2001160079A - 配線遅延時間算出方法 - Google Patents
配線遅延時間算出方法Info
- Publication number
- JP2001160079A JP2001160079A JP34364199A JP34364199A JP2001160079A JP 2001160079 A JP2001160079 A JP 2001160079A JP 34364199 A JP34364199 A JP 34364199A JP 34364199 A JP34364199 A JP 34364199A JP 2001160079 A JP2001160079 A JP 2001160079A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- delay time
- calculated
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】計算処理時間の増大を防止しながら、近似精度
の向上を図り得る配線遅延時間の算出方法を提供する。 【解決手段】駆動セルの負荷駆動能力を等価的に置換し
たセル抵抗値Ｒｄを算出し、前記駆動セルに接続される
被駆動配線及び被駆動セルを等価的に置換したインピー
ダンスＲｗを算出する。そして、セル抵抗値Ｒｄと配線
インピーダンスＲｗとの比に基づいて、配線遅延計算式
を駆動セルの負荷駆動能力を考慮した配線遅延計算式に
切り換えて配線遅延時間を算出する。
の向上を図り得る配線遅延時間の算出方法を提供する。 【解決手段】駆動セルの負荷駆動能力を等価的に置換し
たセル抵抗値Ｒｄを算出し、前記駆動セルに接続される
被駆動配線及び被駆動セルを等価的に置換したインピー
ダンスＲｗを算出する。そして、セル抵抗値Ｒｄと配線
インピーダンスＲｗとの比に基づいて、配線遅延計算式
を駆動セルの負荷駆動能力を考慮した配線遅延計算式に
切り換えて配線遅延時間を算出する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
の設計過程において、論理回路のシミュレーションや、
論理回路の動作タイミングの解析等を行う上で必要とな
る配線遅延時間を算出するための遅延時間算出方法に関
するものである。
の設計過程において、論理回路のシミュレーションや、
論理回路の動作タイミングの解析等を行う上で必要とな
る配線遅延時間を算出するための遅延時間算出方法に関
するものである。
【０００２】近年、半導体集積回路の大規模化及び微細
化にともなって、回路を構成する素子のゲート遅延もま
すます短縮されている。一方、配線の高密度化により配
線容量及び配線抵抗はゲート遅延に比して縮小化が進ん
でいないため、回路の動作遅延時間において、配線によ
る遅延時間の割合がゲート遅延に対し相対的に大きくな
っている。そこで、回路の動作遅延時間を算出する場合
に、配線による遅延時間をより正確にかつ効率よく算出
することが必要となっている。
化にともなって、回路を構成する素子のゲート遅延もま
すます短縮されている。一方、配線の高密度化により配
線容量及び配線抵抗はゲート遅延に比して縮小化が進ん
でいないため、回路の動作遅延時間において、配線によ
る遅延時間の割合がゲート遅延に対し相対的に大きくな
っている。そこで、回路の動作遅延時間を算出する場合
に、配線による遅延時間をより正確にかつ効率よく算出
することが必要となっている。
【０００３】
【従来の技術】従来、あらかじめ設計された半導体集積
回路のネットリスト、あるいはレイアウトデータに基づ
いて配線遅延時間を演算装置で算出する場合には、当該
配線を抵抗と容量からなるＲＣ回路に置換し、そのＲＣ
回路に基づいて配線遅延時間が近似的に算出されてい
る。
回路のネットリスト、あるいはレイアウトデータに基づ
いて配線遅延時間を演算装置で算出する場合には、当該
配線を抵抗と容量からなるＲＣ回路に置換し、そのＲＣ
回路に基づいて配線遅延時間が近似的に算出されてい
る。
【０００４】例えば、駆動セルに対し配線を介して被駆
動セルが接続されている場合には、図３に示すように、
駆動セル１と被駆動セル２との間の配線を抵抗Ｒと容量
Ｃからなる等価回路に置換し、その等価回路に基づいて
配線遅延時間が算出される。
動セルが接続されている場合には、図３に示すように、
駆動セル１と被駆動セル２との間の配線を抵抗Ｒと容量
Ｃからなる等価回路に置換し、その等価回路に基づいて
配線遅延時間が算出される。
【０００５】上記のような等価回路を解く方式には、次
のようなものがある。 Ｅｌｍｏｒｅ Ｄｅｌａｙ 「W.Elmore， The transient response of damped
linear networks with particurar regard to
wideband amplifires,J.Apply physics,vol.19,pp.55
-63,Jan.1948」 ＡＷＥ 「L.Pillage and R.Rohrer, Asymptotic Waveform
Evaluation for timing analysis,IEEE Trans. C
omputer-Aided Design,pp.352-366,April.1990」 ＳＰＩＣＥ 「L.W.Nagel,SPICE2,A Computer program to Simul
ate semiconductor circuit,Tech.Rep.ERL-M520,Univ
ersity of california,Berkeley,May.1975」 Ｌｏｗｅｒ／Ｕｐｐｅｒ Ｂｏｕｎｄ Ｓｃａｔｔｅｒｉｎｇ−Ｐａｒａｍｅｔｅｒ これらは、実波形を近似すると、いわゆるhalf-volta
ge delay timeと呼ばれ、ＲＣ回路の入力波形と出力
波形との遅延時間をその振幅の中間レベルにおいて近似
的に算出する方法とに大別される。
のようなものがある。 Ｅｌｍｏｒｅ Ｄｅｌａｙ 「W.Elmore， The transient response of damped
linear networks with particurar regard to
wideband amplifires,J.Apply physics,vol.19,pp.55
-63,Jan.1948」 ＡＷＥ 「L.Pillage and R.Rohrer, Asymptotic Waveform
Evaluation for timing analysis,IEEE Trans. C
omputer-Aided Design,pp.352-366,April.1990」 ＳＰＩＣＥ 「L.W.Nagel,SPICE2,A Computer program to Simul
ate semiconductor circuit,Tech.Rep.ERL-M520,Univ
ersity of california,Berkeley,May.1975」 Ｌｏｗｅｒ／Ｕｐｐｅｒ Ｂｏｕｎｄ Ｓｃａｔｔｅｒｉｎｇ−Ｐａｒａｍｅｔｅｒ これらは、実波形を近似すると、いわゆるhalf-volta
ge delay timeと呼ばれ、ＲＣ回路の入力波形と出力
波形との遅延時間をその振幅の中間レベルにおいて近似
的に算出する方法とに大別される。
【０００６】「Ｅｌｍｏｒｅ Ｄｅｌａｙ」は、最もシ
ンプルで計算処理時間も短くて済むが、近似精度におい
て劣っている。また、その他の計算手法は、近似精度に
ついては「Ｅｌｍｏｒｅ Ｄｅｌａｙ」より優れている
が、演算装置による計算処理時間が長くなる。
ンプルで計算処理時間も短くて済むが、近似精度におい
て劣っている。また、その他の計算手法は、近似精度に
ついては「Ｅｌｍｏｒｅ Ｄｅｌａｙ」より優れている
が、演算装置による計算処理時間が長くなる。
【０００７】特に、ＳＰＩＣＥについては、近似精度
は最も高いが膨大な計算処理時間が必要となる。一般
に、これらの計算手法は、複数の手法を組み合わせて活
用されることはなく、いずれか一つの計算手法が単独で
活用される。
は最も高いが膨大な計算処理時間が必要となる。一般
に、これらの計算手法は、複数の手法を組み合わせて活
用されることはなく、いずれか一つの計算手法が単独で
活用される。
【０００８】また、回路及び配線のレイアウトが確定し
ていない段階で配線遅延時間を算出する場合には、配線
の経路予想を実施し、その予想配線長に基づいて配線遅
延時間が算出される。
ていない段階で配線遅延時間を算出する場合には、配線
の経路予想を実施し、その予想配線長に基づいて配線遅
延時間が算出される。
【０００９】
【発明が解決しようとする課題】上記のような従来の手
法、例えば「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の手法を使用
して演算される配線遅延時間は、図５に特性線ＥＬで示
すように、単位長さ当たりの配線遅延時間すなわち単位
長当たりの信号伝搬時間が、駆動セルの近傍から被駆動
セル２に向かって徐々に短くなる一次関数で表わされ
る。
法、例えば「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の手法を使用
して演算される配線遅延時間は、図５に特性線ＥＬで示
すように、単位長さ当たりの配線遅延時間すなわち単位
長当たりの信号伝搬時間が、駆動セルの近傍から被駆動
セル２に向かって徐々に短くなる一次関数で表わされ
る。
【００１０】ところが、実際の単位長さ当たりの配線遅
延時間は、図５に特性線Ｐ１で示すように、駆動セル近
傍では遅延時間が短く、配線長の１／３付近までは遅延
時間が徐々に長くなり、その後は再度遅延時間が短くな
る。
延時間は、図５に特性線Ｐ１で示すように、駆動セル近
傍では遅延時間が短く、配線長の１／３付近までは遅延
時間が徐々に長くなり、その後は再度遅延時間が短くな
る。
【００１１】従って、従来の手法、例えば「Ｅｌｍｏｒ
ｅ Ｄｅｌａｙ」の手法では、駆動セル近傍部分の配線
において遅延時間の見積もりに誤差を生じ易く、十分な
近似精度を得ることができないという問題点がある。
ｅ Ｄｅｌａｙ」の手法では、駆動セル近傍部分の配線
において遅延時間の見積もりに誤差を生じ易く、十分な
近似精度を得ることができないという問題点がある。
【００１２】また、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」以外
の他の手法では、近似精度の向上にともなって計算処理
時間が増大するという問題点がある。この発明の目的
は、計算処理時間の増大を防止しながら、近似精度の向
上を図り得る配線遅延時間の算出方法を提供することに
ある。
の他の手法では、近似精度の向上にともなって計算処理
時間が増大するという問題点がある。この発明の目的
は、計算処理時間の増大を防止しながら、近似精度の向
上を図り得る配線遅延時間の算出方法を提供することに
ある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、駆動セルの負荷駆動能力を等価的に置換したセル抵
抗値を算出し、前記駆動セルに接続される被駆動配線及
び被駆動セルを等価的に置換したインピーダンスを算出
する。そして、セル抵抗値と配線インピーダンスとの比
に基づいて、配線遅延計算式を駆動セルの負荷駆動能力
を考慮した配線遅延計算式に切り換えて配線遅延時間を
算出する。
に、駆動セルの負荷駆動能力を等価的に置換したセル抵
抗値を算出し、前記駆動セルに接続される被駆動配線及
び被駆動セルを等価的に置換したインピーダンスを算出
する。そして、セル抵抗値と配線インピーダンスとの比
に基づいて、配線遅延計算式を駆動セルの負荷駆動能力
を考慮した配線遅延計算式に切り換えて配線遅延時間を
算出する。
【００１４】
【発明の実施の形態】以下、本発明を具体化した配線遅
延時間算出方法を説明する。この算出方法は、「Ｅｌｍ
ｏｒｅ Ｄｅｌａｙ」の手法を使用しながら、図５に特
性線Ｐ１で示す「ＳＰＩＣＥ」の計算手法による配線遅
延時間に近似した算出値を得ることを可能とするもので
ある。
延時間算出方法を説明する。この算出方法は、「Ｅｌｍ
ｏｒｅ Ｄｅｌａｙ」の手法を使用しながら、図５に特
性線Ｐ１で示す「ＳＰＩＣＥ」の計算手法による配線遅
延時間に近似した算出値を得ることを可能とするもので
ある。
【００１５】すなわち、単位長さあたりの遅延時間が特
性線Ｐ１に示す山形の曲線となり、その特性は、駆動セ
ルと配線の条件により変化する。そして、その変化は駆
動セルの駆動能力と配線インピーダンスとの比に基づく
ものであり、駆動セルの駆動能力が大きいほど、駆動セ
ルの近傍において単位長さあたりの配線遅延時間が小さ
くなり、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」で算出した配線
遅延時間との誤差が大きくなることが判明した。この実
施の形態は、この事実に基づいて「Ｅｌｍｏｒｅ Ｄｅ
ｌａｙ」の手法を使用しながら、算出される配線遅延時
間の近似精度を向上させようとするものである。
性線Ｐ１に示す山形の曲線となり、その特性は、駆動セ
ルと配線の条件により変化する。そして、その変化は駆
動セルの駆動能力と配線インピーダンスとの比に基づく
ものであり、駆動セルの駆動能力が大きいほど、駆動セ
ルの近傍において単位長さあたりの配線遅延時間が小さ
くなり、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」で算出した配線
遅延時間との誤差が大きくなることが判明した。この実
施の形態は、この事実に基づいて「Ｅｌｍｏｒｅ Ｄｅ
ｌａｙ」の手法を使用しながら、算出される配線遅延時
間の近似精度を向上させようとするものである。
【００１６】まず、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」によ
る計算値と「ＳＰＩＣＥ」による計算値との比較を行
う。図２において、縦軸は「Ｅｌｍｏｒｅ Ｄｅｌａ
ｙ」による計算値と「ＳＰＩＣＥ」による計算値との比
（Ｅｌｍｏｒｅ／ＳＰＩＣＥ）であり、横軸はＲｄ／Ｒ
ｗである。
る計算値と「ＳＰＩＣＥ」による計算値との比較を行
う。図２において、縦軸は「Ｅｌｍｏｒｅ Ｄｅｌａ
ｙ」による計算値と「ＳＰＩＣＥ」による計算値との比
（Ｅｌｍｏｒｅ／ＳＰＩＣＥ）であり、横軸はＲｄ／Ｒ
ｗである。
【００１７】すなわち、図３に示すように、駆動セル１
と被駆動セル２との間の配線を抵抗Ｒと容量Ｃとがπ型
に接続された等価回路に置換し、さらに図４に示すよう
に、駆動セル１の負荷駆動能力をセル抵抗値Ｒｄに置換
し、図３のπ型等価回路及び被駆動セル２をシングルπ
型の等価回路１３に置換して、その等価回路のインピー
ダンスを配線インピーダンスＲｗとする。
と被駆動セル２との間の配線を抵抗Ｒと容量Ｃとがπ型
に接続された等価回路に置換し、さらに図４に示すよう
に、駆動セル１の負荷駆動能力をセル抵抗値Ｒｄに置換
し、図３のπ型等価回路及び被駆動セル２をシングルπ
型の等価回路１３に置換して、その等価回路のインピー
ダンスを配線インピーダンスＲｗとする。
【００１８】このようにして、「Ｅｌｍｏｒｅ Ｄｅｌ
ａｙ」及び「ＳＰＩＣＥ」の計算手法により配線遅延時
間が算出された種々の配線について、Ｒｄ／Ｒｗの値と
Ｅｌｍｏｒｅ／ＳＰＩＣＥの値との関係を求めた結果が
図２である。
ａｙ」及び「ＳＰＩＣＥ」の計算手法により配線遅延時
間が算出された種々の配線について、Ｒｄ／Ｒｗの値と
Ｅｌｍｏｒｅ／ＳＰＩＣＥの値との関係を求めた結果が
図２である。
【００１９】この結果から明らかなように、Ｒｄ／Ｒｗ
が１より小さくなると、Ｅｌｍｏｒｅ／ＳＰＩＣＥの値
が大きくなる。すなわち、Ｒｄ／Ｒｗが１より小さくな
ると、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」により算出された
配線遅延時間の誤差が大きくなる。
が１より小さくなると、Ｅｌｍｏｒｅ／ＳＰＩＣＥの値
が大きくなる。すなわち、Ｒｄ／Ｒｗが１より小さくな
ると、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」により算出された
配線遅延時間の誤差が大きくなる。
【００２０】次に、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の計
算手法による計算誤差の発生理由を解明する。図５は、
直線配線ににおける配線長と単位長さあたりの遅延時間
の関係を示す。「Ｅｌｍｏｒｅ Ｄｅｌａｙ」による計
算値は、特性線ＥＬで示すように、配線長が短いほど、
言い換えれば駆動セル１に近づくにしたがって遅延時間
が長くなる。
算手法による計算誤差の発生理由を解明する。図５は、
直線配線ににおける配線長と単位長さあたりの遅延時間
の関係を示す。「Ｅｌｍｏｒｅ Ｄｅｌａｙ」による計
算値は、特性線ＥＬで示すように、配線長が短いほど、
言い換えれば駆動セル１に近づくにしたがって遅延時間
が長くなる。
【００２１】しかし、「ＳＰＩＣＥ」の計算手法によれ
ば、特性線Ｐ１あるいは特性線Ｐ２で示すように、山形
の曲線となる。そして、前記Ｒｄ／Ｒｗが小さくなるほ
ど、特性線ＥＬとの差は大きくなる。
ば、特性線Ｐ１あるいは特性線Ｐ２で示すように、山形
の曲線となる。そして、前記Ｒｄ／Ｒｗが小さくなるほ
ど、特性線ＥＬとの差は大きくなる。
【００２２】「Ｅｌｍｏｒｅ Ｄｅｌａｙ」により計算
誤差が発生する最も大きな理由は、駆動セルの近くにお
ける遅延時間の計算誤差が大きくなるからである。そし
て、その計算誤差は配線の単位長さ当たりの抵抗値及び
容量値に依存している。従って、駆動セルの負荷駆動能
力が同一であっても、単位長さ当たりの抵抗値と容量値
が異なる配線が接続されると、配線遅延時間は異なる。
誤差が発生する最も大きな理由は、駆動セルの近くにお
ける遅延時間の計算誤差が大きくなるからである。そし
て、その計算誤差は配線の単位長さ当たりの抵抗値及び
容量値に依存している。従って、駆動セルの負荷駆動能
力が同一であっても、単位長さ当たりの抵抗値と容量値
が異なる配線が接続されると、配線遅延時間は異なる。
【００２３】しかし、配線の終端部での遅延は、「Ｅｌ
ｍｏｒｅ Ｄｅｌａｙ」及び「ＳＰＩＣＥ」のいずれの
計算においても、配線の単位長さ当たりの抵抗値及び容
量値に関わらず０である。そして、配線の終端から駆動
セルに近づくにつれて、単位長さあたりの遅延時間が増
大する範囲では、は「Ｅｌｍｏｒｅ Ｄｅｌａｙ」と
「ＳＰＩＣＥ」の計算値はほぼ近似している。
ｍｏｒｅ Ｄｅｌａｙ」及び「ＳＰＩＣＥ」のいずれの
計算においても、配線の単位長さ当たりの抵抗値及び容
量値に関わらず０である。そして、配線の終端から駆動
セルに近づくにつれて、単位長さあたりの遅延時間が増
大する範囲では、は「Ｅｌｍｏｒｅ Ｄｅｌａｙ」と
「ＳＰＩＣＥ」の計算値はほぼ近似している。
【００２４】「ＳＰＩＣＥ」による遅延時間が、駆動セ
ルに近づくつれて増大する状態から減少に転ずる変位点
Ｐは、終端側の配線抵抗と、駆動セルのセル抵抗値を含
む駆動側の配線抵抗の比が逆転する点である。
ルに近づくつれて増大する状態から減少に転ずる変位点
Ｐは、終端側の配線抵抗と、駆動セルのセル抵抗値を含
む駆動側の配線抵抗の比が逆転する点である。
【００２５】このようなことから、配線の終端から上記
変位点Ｐまでは、「ＥｌｍｏｒｅＤｅｌａｙ」と「ＳＰ
ＩＣＥ」の計算値の誤差は無視できる程度であり、変位
点Ｐから駆動セルまでの間では、「Ｅｌｍｏｒｅ Ｄｅ
ｌａｙ」による計算値の誤差が大きくなる。そして、変
位点Ｐから駆動セルまでの単位長さあたりの配線遅延時
間は、前記Ｒｄ／Ｒｗが１より小さくなったとき、その
比に依存して変化する。
変位点Ｐまでは、「ＥｌｍｏｒｅＤｅｌａｙ」と「ＳＰ
ＩＣＥ」の計算値の誤差は無視できる程度であり、変位
点Ｐから駆動セルまでの間では、「Ｅｌｍｏｒｅ Ｄｅ
ｌａｙ」による計算値の誤差が大きくなる。そして、変
位点Ｐから駆動セルまでの単位長さあたりの配線遅延時
間は、前記Ｒｄ／Ｒｗが１より小さくなったとき、その
比に依存して変化する。
【００２６】図６は、分岐構造をなす配線の等価回路を
示す。このような配線においても、「Ｅｌｍｏｒｅ Ｄ
ｅｌａｙ」での誤差の発生を同様に理解することができ
る。この等価回路では、駆動セル１の近くで配線が分岐
している。そして、図７に示すように、配線の終端部
Ａ，Ｂでは、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」による計算
値ＥＬ１，ＥＬ２は、「ＳＰＩＣＥ」による計算値ＳＰ
１，ＳＰ２と近似している。しかし、同図に示すハッチ
ング部分では、その誤差が最も大きくなっている。
示す。このような配線においても、「Ｅｌｍｏｒｅ Ｄ
ｅｌａｙ」での誤差の発生を同様に理解することができ
る。この等価回路では、駆動セル１の近くで配線が分岐
している。そして、図７に示すように、配線の終端部
Ａ，Ｂでは、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」による計算
値ＥＬ１，ＥＬ２は、「ＳＰＩＣＥ」による計算値ＳＰ
１，ＳＰ２と近似している。しかし、同図に示すハッチ
ング部分では、その誤差が最も大きくなっている。
【００２７】次に、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」によ
る計算誤差を補正する計算方法について説明する。ここ
で説明する計算方法は、駆動セルのセル抵抗値を含む二
次定数近似値を備えた改良式を使用するものであり、図
８に示す分岐構造を備えた等価回路について説明する。
る計算誤差を補正する計算方法について説明する。ここ
で説明する計算方法は、駆動セルのセル抵抗値を含む二
次定数近似値を備えた改良式を使用するものであり、図
８に示す分岐構造を備えた等価回路について説明する。
【００２８】まず、次式において、τpを算出する。
【００２９】
【数１】 上式において、ｋは任意のノード、Ｒkkはノード１から
ノードｋまでの経路上にある抵抗値の和、Ｃkはノード
ｋの接地容量である。
ノードｋまでの経路上にある抵抗値の和、Ｃkはノード
ｋの接地容量である。
【００３０】次いで、次式でτDiを算出する。
【００３１】
【数２】 なお、上記（２）式は、通常の「Ｅｌｍｏｒｅ Ｄｅｌ
ａｙ」の計算式である。通常の「Ｅｌｍｏｒｅ Ｄｅｌ
ａｙ」の計算の場合、上式において、ｉはノード２（ｎ
２）〜ノード６（ｎ６）までの各ノードのうちの任意の
着目ノード、Ｒｋｉはノードｋをノード２（ｎ２）〜ノ
ード６（ｎ６）までの任意のノードとし、ノードｋから
ノード２までの経路とノードｉからノード２までの経路
に共通に存在する抵抗値の総和である。
ａｙ」の計算式である。通常の「Ｅｌｍｏｒｅ Ｄｅｌ
ａｙ」の計算の場合、上式において、ｉはノード２（ｎ
２）〜ノード６（ｎ６）までの各ノードのうちの任意の
着目ノード、Ｒｋｉはノードｋをノード２（ｎ２）〜ノ
ード６（ｎ６）までの任意のノードとし、ノードｋから
ノード２までの経路とノードｉからノード２までの経路
に共通に存在する抵抗値の総和である。
【００３２】一方、誤差を補正する改良方法では、上式
において、ｉは、ノード１（ｎ１）〜ノード６（ｎ６）
までの各ノードのうちの任意の着目ノード、Ｒkiはノー
ドｋから入力端子までの経路と、ノードｉから入力端子
までの経路に共通して存在する抵抗値の和となる。
において、ｉは、ノード１（ｎ１）〜ノード６（ｎ６）
までの各ノードのうちの任意の着目ノード、Ｒkiはノー
ドｋから入力端子までの経路と、ノードｉから入力端子
までの経路に共通して存在する抵抗値の和となる。
【００３３】上記（２）式に基づいて、ｎ２〜ｎ６のす
べてのノードについて計算が行われる。その計算式を次
に示す。
べてのノードについて計算が行われる。その計算式を次
に示す。
【００３４】
【数３】 次いで、次式の計算を行う。
【００３５】
【数４】 例えばノード４では、（４）式の計算は次式となる。
【００３６】
【数５】 次いで、（１）〜（５）式に基づいて、次式により、τ
１，τ２，τzを算出する。
１，τ２，τzを算出する。
【００３７】
【数６】 次いで、ノードｉのステップ応答電圧値Ｖｉを次式で算
出する。
出する。
【００３８】
【数７】 なお、τ１，τ２が複素数の場合は次式で算出される。
【００３９】
【数８】 Ｖｉが、Newton-Raphson法で得られた任意の電圧になる
までの遅延時間は、次式で求められる。
までの遅延時間は、次式で求められる。
【００４０】
【数９】 収束条件は、
【００４１】
【数１０】 である。（１０）式が収束しない場合、反復動作を収束
させる条件は次式で表わされる。
させる条件は次式で表わされる。
【００４２】
【数１１】 初期値ｔ１が最初に計算され、次いで次式でｔ２が計算
される。
される。
【００４３】
【数１２】 ｔ３も、同様にｔ２から計算される。
【００４４】
【数１３】 この計算は、収束用件が満たされるまで繰り返される。
Newton-Raphson法に基づく上記計算の意味を図７に示
す。
Newton-Raphson法に基づく上記計算の意味を図７に示
す。
【００４５】一例として、
【００４６】
【数１４】 であるとき、
【００４７】
【数１５】 となり、このとき遅延時間は、５６３（psec）となる。
【００４８】次いで、次式において配線遅延時間Ｔline
を算出する。
を算出する。
【００４９】
【数１６】 ここでＴniはノードｉが電圧Ｖｉとなる遅延時間、Ｔn2
はノード２が電圧Ｖｉとなる遅延時間である。
はノード２が電圧Ｖｉとなる遅延時間である。
【００５０】上記各計算式の参考文献を以下に示す。 （１）「W.Elmore， The transient response of
damped linear networks with particurar regard
to wideband amplifires,J.Apply physics,vol.1
9,pp.55-63,Jan.1948」 （２）M-C Chang,C-F Chen,M-T yen,「FULL-CHIP R
C ROUTING EXTRACTION AND DELAY ANALYSIS」IEEE
1987 CUSTOM INTEGRATED CIRCUITS CONFERENCE
pp.137-141. （３）C-Y CHU and M.A.Horowiz,「Charge-Sharing
Models for Switch-Level Simulation」IEEE TRA
NS.COMPUTER-AIDED DESIGN Vol.CAD-6.No.6,Nov.198
7,pp.1053-1061. 次に、図１において、上記のような配線遅延時間計算を
行う機能を備えた配線遅延時間算出装置による配線遅延
時間算出動作を説明する。
damped linear networks with particurar regard
to wideband amplifires,J.Apply physics,vol.1
9,pp.55-63,Jan.1948」 （２）M-C Chang,C-F Chen,M-T yen,「FULL-CHIP R
C ROUTING EXTRACTION AND DELAY ANALYSIS」IEEE
1987 CUSTOM INTEGRATED CIRCUITS CONFERENCE
pp.137-141. （３）C-Y CHU and M.A.Horowiz,「Charge-Sharing
Models for Switch-Level Simulation」IEEE TRA
NS.COMPUTER-AIDED DESIGN Vol.CAD-6.No.6,Nov.198
7,pp.1053-1061. 次に、図１において、上記のような配線遅延時間計算を
行う機能を備えた配線遅延時間算出装置による配線遅延
時間算出動作を説明する。
【００５１】遅延時間算出動作の開始により、算出装置
の演算部はあらかじめネットリストライブラリ１１から
遅延時間の算出対象となる配線のＲＣ情報を読み出す
（ステップ１）。
の演算部はあらかじめネットリストライブラリ１１から
遅延時間の算出対象となる配線のＲＣ情報を読み出す
（ステップ１）。
【００５２】次いで、前記演算部は前記配線の終端に接
続される被駆動セルのセル内部容量をセルライブラリ１
２から読み出す。そして、演算部はステップ１で読み出
した配線のＲＣ情報と、被駆動セル２の内部容量とに基
づいて、例えば図３に示すように、駆動セル１に対し抵
抗Ｒ及び容量Ｃがπ型に接続された等価回路を求める
（ステップ２）。
続される被駆動セルのセル内部容量をセルライブラリ１
２から読み出す。そして、演算部はステップ１で読み出
した配線のＲＣ情報と、被駆動セル２の内部容量とに基
づいて、例えば図３に示すように、駆動セル１に対し抵
抗Ｒ及び容量Ｃがπ型に接続された等価回路を求める
（ステップ２）。
【００５３】次いで、演算部は複数のＲＣ情報で構成さ
れた配線形状を、図４に示すようなシングルπ型の等価
回路１３に変換する（ステップ３）。次いで、演算部は
駆動セル１の負荷駆動能力をセルライブラリ１２からセ
ル抵抗値Ｒｄとして読み出す（ステップ４）。このセル
抵抗値Ｒｄは、駆動セル１の負荷駆動能力に反比例する
値である。
れた配線形状を、図４に示すようなシングルπ型の等価
回路１３に変換する（ステップ３）。次いで、演算部は
駆動セル１の負荷駆動能力をセルライブラリ１２からセ
ル抵抗値Ｒｄとして読み出す（ステップ４）。このセル
抵抗値Ｒｄは、駆動セル１の負荷駆動能力に反比例する
値である。
【００５４】すると、図４に示すように、駆動セル１が
セル抵抗値Ｒｄに置換され、配線及び被駆動セル２が配
線インピーダンスＲｗの等価回路１３として置換され
る。次いで、演算部はセル抵抗値Ｒｄと配線インピーダ
ンスＲｗの比、Ｒｄ／Ｒｗを算出する（ステップ５）。
セル抵抗値Ｒｄに置換され、配線及び被駆動セル２が配
線インピーダンスＲｗの等価回路１３として置換され
る。次いで、演算部はセル抵抗値Ｒｄと配線インピーダ
ンスＲｗの比、Ｒｄ／Ｒｗを算出する（ステップ５）。
【００５５】次いで、演算部は算出されたＲｄ／Ｒｗの
値に基づいて、計算式を選択する（ステップ６）。すな
わち、図１のステップ７の計算式Ｉに「Ｅｌｍｏｒｅ
Ｄｅｌａｙ」の計算式を適用し、ステップ８の計算式に
その改良式を適用した場合、例えばＲｄ／Ｒｗが１．０
以上、３０．０以下であれば、前記「ＥｌｍｏｒｅＤｅ
ｌａｙ」の計算式、すなわち上記（２）式に基づいて配
線遅延時間を算出し（ステップ７）、Ｒｄ／Ｒｗが１．
０未満であれば、上記改良計算式（１）〜（１６）に基
づいて配線遅延時間を算出し（ステップ８）、Ｒｄ／Ｒ
ｗが３０．０を超える場合には、配線遅延時間を０とす
る（ステップ８）。
値に基づいて、計算式を選択する（ステップ６）。すな
わち、図１のステップ７の計算式Ｉに「Ｅｌｍｏｒｅ
Ｄｅｌａｙ」の計算式を適用し、ステップ８の計算式に
その改良式を適用した場合、例えばＲｄ／Ｒｗが１．０
以上、３０．０以下であれば、前記「ＥｌｍｏｒｅＤｅ
ｌａｙ」の計算式、すなわち上記（２）式に基づいて配
線遅延時間を算出し（ステップ７）、Ｒｄ／Ｒｗが１．
０未満であれば、上記改良計算式（１）〜（１６）に基
づいて配線遅延時間を算出し（ステップ８）、Ｒｄ／Ｒ
ｗが３０．０を超える場合には、配線遅延時間を０とす
る（ステップ８）。
【００５６】つまり、Ｒｄ／Ｒｗが１．０以上、３０．
０以下であるときは、配線の単位長さあたりの遅延時間
は、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」で得られる遅延時間
に対し大きな誤差は生じない。従って、この範囲では
「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の計算式に基づいて遅延
時間を算出すればよい。
０以下であるときは、配線の単位長さあたりの遅延時間
は、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」で得られる遅延時間
に対し大きな誤差は生じない。従って、この範囲では
「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の計算式に基づいて遅延
時間を算出すればよい。
【００５７】また、Ｒｄ／Ｒｗが１．０未満であれば、
配線の単位長さあたりの遅延時間は例えば図５に示す特
性線Ｐ１となり、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」を特性
線Ｐ１に合わせて改良した上記計算式（１）〜（１６）
に基づいて遅延時間を算出する。
配線の単位長さあたりの遅延時間は例えば図５に示す特
性線Ｐ１となり、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」を特性
線Ｐ１に合わせて改良した上記計算式（１）〜（１６）
に基づいて遅延時間を算出する。
【００５８】次いで、演算部はステップ７若しくはステ
ップ８で得られた計算結果を配線遅延時間として外部へ
出力する（ステップ９）。上記のような遅延時間算出方
法では、次に示す作用効果を得ることができる。
ップ８で得られた計算結果を配線遅延時間として外部へ
出力する（ステップ９）。上記のような遅延時間算出方
法では、次に示す作用効果を得ることができる。
【００５９】（１）Ｒｄ／Ｒｗが１．０以上、３０．０
以下であるときは、実際の遅延時間が「Ｅｌｍｏｒｅ
Ｄｅｌａｙ」の計算式に基づく計算結果と大きな誤差は
ないので、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の計算式に基
づいて、精度のよい遅延時間を短時間で算出することが
できる。
以下であるときは、実際の遅延時間が「Ｅｌｍｏｒｅ
Ｄｅｌａｙ」の計算式に基づく計算結果と大きな誤差は
ないので、「Ｅｌｍｏｒｅ Ｄｅｌａｙ」の計算式に基
づいて、精度のよい遅延時間を短時間で算出することが
できる。
【００６０】（２）Ｒｄ／Ｒｗが１．０未満であれば、
駆動セル１の近傍において、実際の遅延時間と「Ｅｌｍ
ｏｒｅ Ｄｅｌａｙ」の計算式に基づく計算結果との間
の誤差が大きくなる。この場合には、その誤差を解消す
るように「Ｅｌｍｏｒｅ Ｄｅｌａｙ」を改良した計算
式に基づいて計算を行う。すなわち、「ＥｌｍｏｒｅＤ
ｅｌａｙ」の計算式では、駆動セルから被駆動セルまで
の経路以外のネット上の配線抵抗を無視しているのに対
し、改良計算式では、参考文献（２），（３）に示すよ
うに、図８に示すような等価回路のネット全体の配線抵
抗及び配線容量を含んだ遅延を算出している。従って、
精度のよい遅延時間を短時間で算出することができる。
駆動セル１の近傍において、実際の遅延時間と「Ｅｌｍ
ｏｒｅ Ｄｅｌａｙ」の計算式に基づく計算結果との間
の誤差が大きくなる。この場合には、その誤差を解消す
るように「Ｅｌｍｏｒｅ Ｄｅｌａｙ」を改良した計算
式に基づいて計算を行う。すなわち、「ＥｌｍｏｒｅＤ
ｅｌａｙ」の計算式では、駆動セルから被駆動セルまで
の経路以外のネット上の配線抵抗を無視しているのに対
し、改良計算式では、参考文献（２），（３）に示すよ
うに、図８に示すような等価回路のネット全体の配線抵
抗及び配線容量を含んだ遅延を算出している。従って、
精度のよい遅延時間を短時間で算出することができる。
【００６１】（３）Ｒｄ／Ｒｗが３０．０を超える場
合、すなわち駆動セル１の負荷駆動能力が配線インピー
ダンスに比して小さい場合には、配線遅延時間は駆動セ
ルの動作遅延時間に対し小さくなるので、配線遅延時間
を０と見積もっても誤差はほとんど生じない。従って、
精度のよい遅延時間を直ちに得ることができる。
合、すなわち駆動セル１の負荷駆動能力が配線インピー
ダンスに比して小さい場合には、配線遅延時間は駆動セ
ルの動作遅延時間に対し小さくなるので、配線遅延時間
を０と見積もっても誤差はほとんど生じない。従って、
精度のよい遅延時間を直ちに得ることができる。
【００６２】（４）Ｒｄ／Ｒｗの比に基づいて、「Ｅｌ
ｍｏｒｅ Ｄｅｌａｙ」の計算式と、その改良計算式と
のいずれかを選択して遅延計算を算出することができる
ので、精度のよい遅延時間を短時間で算出することがで
きる。
ｍｏｒｅ Ｄｅｌａｙ」の計算式と、その改良計算式と
のいずれかを選択して遅延計算を算出することができる
ので、精度のよい遅延時間を短時間で算出することがで
きる。
【００６３】上記実施の形態は、次に示すように変更す
ることもできる。 ・上記実施の形態では、Ｒｄ／Ｒｗの比に基づいてステ
ップ７の計算式Ｉに「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算
式を設定し、ステップ８の計算式ＩＩにその改良計算式
を設定し、ステップ６の計算式選択での条件設定に基づ
き複数の計算式を切り換えて使用しているが、各計算式
Ｉや計算式ＩＩには「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算
式やその改良式に代えて、ＡＷＥ方式あるいはＳＰＩＣ
Ｅ方式等を使用して配線遅延時間を求める場合にも本発
明を適用できる。
ることもできる。 ・上記実施の形態では、Ｒｄ／Ｒｗの比に基づいてステ
ップ７の計算式Ｉに「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算
式を設定し、ステップ８の計算式ＩＩにその改良計算式
を設定し、ステップ６の計算式選択での条件設定に基づ
き複数の計算式を切り換えて使用しているが、各計算式
Ｉや計算式ＩＩには「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算
式やその改良式に代えて、ＡＷＥ方式あるいはＳＰＩＣ
Ｅ方式等を使用して配線遅延時間を求める場合にも本発
明を適用できる。
【００６４】例えば、図１におけるステップ７の計算式
Ｉの配線遅延計算をＳＰＩＣＥ方式とし、ステップ８の
計算式ＩＩの配線遅延計算を固定遅延値とする。このと
き、ステップ６における計算式選択の判定値を例えば３
０．０とし、これより小さい場合にはＳＰＩＣＥ方式を
用いて配線遅延時間を算出するようにし、３０．０以上
の場合には配線遅延時間を固定遅延値とする。この場合
は、全配線情報に対してＳＰＩＣＥを用いた場合と比
べ、ＳＰＩＣＥ方式を適用しない配線情報が発生するこ
とになり、これにより算出される配線遅延時間の精度と
しては悪化するものの、その悪化を最小限に抑えつつ計
算速度を向上させることが可能となる。
Ｉの配線遅延計算をＳＰＩＣＥ方式とし、ステップ８の
計算式ＩＩの配線遅延計算を固定遅延値とする。このと
き、ステップ６における計算式選択の判定値を例えば３
０．０とし、これより小さい場合にはＳＰＩＣＥ方式を
用いて配線遅延時間を算出するようにし、３０．０以上
の場合には配線遅延時間を固定遅延値とする。この場合
は、全配線情報に対してＳＰＩＣＥを用いた場合と比
べ、ＳＰＩＣＥ方式を適用しない配線情報が発生するこ
とになり、これにより算出される配線遅延時間の精度と
しては悪化するものの、その悪化を最小限に抑えつつ計
算速度を向上させることが可能となる。
【００６５】また、ステップ７の計算式Ｉの配線遅延計
算を「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算式とし、ステッ
プ８の計算式ＩＩの配線遅延計算をＡＷＥ方式とする。
この時のステップ６における計算式選択の判定値を、例
えば１．０とし、これより小さい場合には「Ｅｌｍｏｒ
ｅ Ｄｅｌａｙ」計算式を用いて配線遅延時間を算出す
るようにし、１．０以上の場合には、ＡＷＥ方式を用い
て配線遅延時間を算出する。この場合には改良式を用い
て配線遅延時間を算出する場合と比べて計算速度の面で
は遅くなるものの、算出される配線遅延時間の精度は、
より高精度な配線遅延時間を算出することが期待され
る。 ・ステップ１における配線情報の取り込み動作にともな
って、ループ状配線あるいはメッシュ状配線等の特殊な
配線形状であるか否かを検出可能である。そして、特殊
な配線形状である場合には、当該配線形状の遅延時間を
算出し得る「Ｅｌｍｏｒｅ Ｄｅｌａｙ」以外の計算方
法で遅延時間を算出することができる。 ・上記実施の形態は、レイアウト後の配線及びレイアウ
ト前の予想配線に対し、配線遅延時間を算出することが
できる。
算を「Ｅｌｍｏｒｅ Ｄｅｌａｙ」計算式とし、ステッ
プ８の計算式ＩＩの配線遅延計算をＡＷＥ方式とする。
この時のステップ６における計算式選択の判定値を、例
えば１．０とし、これより小さい場合には「Ｅｌｍｏｒ
ｅ Ｄｅｌａｙ」計算式を用いて配線遅延時間を算出す
るようにし、１．０以上の場合には、ＡＷＥ方式を用い
て配線遅延時間を算出する。この場合には改良式を用い
て配線遅延時間を算出する場合と比べて計算速度の面で
は遅くなるものの、算出される配線遅延時間の精度は、
より高精度な配線遅延時間を算出することが期待され
る。 ・ステップ１における配線情報の取り込み動作にともな
って、ループ状配線あるいはメッシュ状配線等の特殊な
配線形状であるか否かを検出可能である。そして、特殊
な配線形状である場合には、当該配線形状の遅延時間を
算出し得る「Ｅｌｍｏｒｅ Ｄｅｌａｙ」以外の計算方
法で遅延時間を算出することができる。 ・上記実施の形態は、レイアウト後の配線及びレイアウ
ト前の予想配線に対し、配線遅延時間を算出することが
できる。
【００６６】上記実施の形態から把握できる前記請求項
以外の技術思想を以下に示す。 （１）駆動セルの負荷駆動能力を等価的に置換したセル
抵抗値を算出する第一の演算手段と、前記駆動セルに接
続される被駆動配線及び被駆動セルを等価的に置換した
インピーダンスを算出する第二の演算手段と、Ｅｌｍｏ
ｒｅ Ｄｅｌａｙの計算式と、駆動セルの負荷駆動能力
を考慮した計算式とをあらかじめ格納した記憶手段と、
前記第一の演算手段で算出されたセル抵抗値と、前記第
二の演算手段で算出されたインピーダンスとの比に基づ
いて、前記記憶手段に格納されているＥｌｍｏｒｅ Ｄ
ｅｌａｙの計算式と、駆動セルの負荷駆動能力を考慮し
た計算式とのいずれかを選択して配線遅延時間を算出す
る第三の演算手段とを備えたことを特徴とする配線遅延
時間算出装置。
以外の技術思想を以下に示す。 （１）駆動セルの負荷駆動能力を等価的に置換したセル
抵抗値を算出する第一の演算手段と、前記駆動セルに接
続される被駆動配線及び被駆動セルを等価的に置換した
インピーダンスを算出する第二の演算手段と、Ｅｌｍｏ
ｒｅ Ｄｅｌａｙの計算式と、駆動セルの負荷駆動能力
を考慮した計算式とをあらかじめ格納した記憶手段と、
前記第一の演算手段で算出されたセル抵抗値と、前記第
二の演算手段で算出されたインピーダンスとの比に基づ
いて、前記記憶手段に格納されているＥｌｍｏｒｅ Ｄ
ｅｌａｙの計算式と、駆動セルの負荷駆動能力を考慮し
た計算式とのいずれかを選択して配線遅延時間を算出す
る第三の演算手段とを備えたことを特徴とする配線遅延
時間算出装置。
【００６７】
【発明の効果】以上詳述したように、この発明は駆動セ
ルの負荷駆動能力を考慮した配線遅延計算を使用して、
計算処理時間の増大を防止しながら、近似精度の向上を
図り得る配線遅延時間の算出方法を提供することができ
る。
ルの負荷駆動能力を考慮した配線遅延計算を使用して、
計算処理時間の増大を防止しながら、近似精度の向上を
図り得る配線遅延時間の算出方法を提供することができ
る。
【図１】 遅延時間算出動作を示すフローチャート図で
ある。
ある。
【図２】 Ｅｌｍｏｒｅ／ＳＰＩＣＥとＲｄ／Ｒｗとの
関係を示す説明図である。
関係を示す説明図である。
【図３】 駆動セルに接続される配線及び被駆動セルの
等価回路を示す回路図である。
等価回路を示す回路図である。
【図４】 シングルπ型等価回路を示す回路図である。
【図５】 配線長と単位長さあたりの遅延時間との関係
を示す概念図である。
を示す概念図である。
【図６】 分岐した配線の等価回路を示す回路図であ
る。
る。
【図７】 配線長と単位長さあたりの遅延時間との関係
を示す概念図である。
を示す概念図である。
【図８】 駆動セルに接続される配線及び被駆動セルの
等価回路を示す回路図である。
等価回路を示す回路図である。
【図９】 Newton-Raphson法を示す説明図である。
１ 駆動セル ２ 被駆動セル Ｒｄ セル抵抗値 Ｒｗ 配線インピーダンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 高志 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5B046 AA08 BA03 JA01 JA03 JA07 5F064 AA04 BB26 EE08 EE12 EE20 EE42 EE43 EE47 HH06 HH09 HH10 HH12
Claims (4)
- 【請求項１】 駆動セルの負荷駆動能力を等価的に置換
したセル抵抗値と、前記駆動セルに接続される被駆動配
線及び被駆動セルを等価的に置換した配線インピーダン
スとの比に基づいて、配線遅延計算式を駆動セルの負荷
駆動能力を考慮した配線遅延計算式に切り換えて配線遅
延時間を算出することを特徴とする配線遅延時間算出方
法。 - 【請求項２】 駆動セルの負荷駆動能力を等価的にセル
抵抗値に置換し、前記駆動セルに接続される被駆動配線
及び被駆動セルの配線情報を取得し、前記配線情報をシ
ングルπ型の等価回路に置換し、前記等価回路のインピ
ーダンスを配線インピーダンスとして算出し、前記セル
抵抗値と前記配線インピーダンスの比を算出し、該比に
基づいて、配線遅延計算式を駆動セルの負荷駆動能力を
考慮した配線遅延計算式に切り換えて配線遅延時間を算
出することを特徴とする配線遅延時間算出方法。 - 【請求項３】 前記セル抵抗値と配線インピーダンスの
比は、セル抵抗値をＲｄ、配線インピーダンスをＲｗと
したとき、Ｒｄ／Ｒｗの演算で算出し、該Ｒｄ／Ｒｗに
基づいて、Ｅｌｍｏｒｅ Ｄｅｌａｙの計算式と、駆動
セルの負荷駆動能力を考慮した計算式とを切り換えて配
線遅延時間を算出することを特徴とする請求項１乃至２
のいずれかに記載配線遅延時間算出方法。 - 【請求項４】 前記駆動セルの負荷駆動能力を考慮した
計算式は、Ｅｌｍｏｒｅ Ｄｅｌａｙの計算式を改良し
た計算式としたことを特徴とする請求項１乃至３のいず
れかに記載の配線遅延時間算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34364199A JP3987255B2 (ja) | 1999-12-02 | 1999-12-02 | 配線遅延時間算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34364199A JP3987255B2 (ja) | 1999-12-02 | 1999-12-02 | 配線遅延時間算出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160079A true JP2001160079A (ja) | 2001-06-12 |
| JP3987255B2 JP3987255B2 (ja) | 2007-10-03 |
Family
ID=18363107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34364199A Expired - Fee Related JP3987255B2 (ja) | 1999-12-02 | 1999-12-02 | 配線遅延時間算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987255B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041475A (ja) * | 2011-08-17 | 2013-02-28 | Fujitsu Ltd | 遅延時間計算プログラム、装置及び方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11341304B2 (en) | 2019-12-10 | 2022-05-24 | Microchip Technology Inc. | Machine learning based methods and apparatus for integrated circuit design delay calculation and verification |
-
1999
- 1999-12-02 JP JP34364199A patent/JP3987255B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013041475A (ja) * | 2011-08-17 | 2013-02-28 | Fujitsu Ltd | 遅延時間計算プログラム、装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3987255B2 (ja) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8615725B1 (en) | Methods for compact modeling of circuit stages for static timing analysis of integrated circuit designs | |
| US6182269B1 (en) | Method and device for fast and accurate parasitic extraction | |
| US7721236B2 (en) | Method and apparatus of estimating circuit delay | |
| US9129078B1 (en) | Static timing analysis of integrated circuit designs with flexible noise and delay models of circuit stages | |
| US6405348B1 (en) | Deep sub-micron static timing analysis in the presence of crosstalk | |
| US7590958B2 (en) | Method and apparatus for retrofitting semiconductor chip performance analysis tools with full-chip thermal analysis capabilities | |
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| US8966421B1 (en) | Static timing analysis methods for integrated circuit designs using a multi-CCC current source model | |
| JP2010020372A (ja) | 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法 | |
| JP2002117092A (ja) | 半導体集積回路装置の設計方法、及び設計装置 | |
| JP2001093982A (ja) | 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体 | |
| US5636130A (en) | Method of determining signal propagation delay through circuit elements | |
| US6567960B2 (en) | System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values | |
| US20060206845A1 (en) | Hybrid linear wire model approach to tuning transistor widths of circuits with RC interconnect | |
| US7594209B2 (en) | Method for incorporating Miller capacitance effects in digital circuits for an accurate timing analysis | |
| US7747972B2 (en) | Methods and apparatuses for timing analysis of electronic circuits | |
| US6678869B2 (en) | Delay calculation method and design method of a semiconductor integrated circuit | |
| JP2001160079A (ja) | 配線遅延時間算出方法 | |
| US6826740B2 (en) | Automated buffer insertion incorporating congestion relief for use in connection with physical design of integrated circuit | |
| US5691910A (en) | Generic gate level model for characterization of glitch power in logic cells | |
| US7058907B2 (en) | Reduction of cross-talk noise in VLSI circuits | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| US5949991A (en) | Fast modeling of signal propagation delays through interconnect wires with arbitrary load distribution | |
| US7283942B1 (en) | High speed techniques for simulating circuits | |
| JP2003186943A (ja) | クロストーク検証装置及びクロストーク検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |