JP2001127269A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor

Info

Publication number
JP2001127269A
JP2001127269A JP30183699A JP30183699A JP2001127269A JP 2001127269 A JP2001127269 A JP 2001127269A JP 30183699 A JP30183699 A JP 30183699A JP 30183699 A JP30183699 A JP 30183699A JP 2001127269 A JP2001127269 A JP 2001127269A
Authority
JP
Japan
Prior art keywords
insulating film
storage node
node electrode
film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30183699A
Other languages
Japanese (ja)
Inventor
Satoshi Kamiyama
聡 神山
Yumiko Kouno
有美子 河野
Hideaki Yamazaki
英亮 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
NEC Corp
Original Assignee
Tokyo Electron Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, NEC Corp filed Critical Tokyo Electron Ltd
Priority to JP30183699A priority Critical patent/JP2001127269A/en
Priority to KR1020000062633A priority patent/KR20010051216A/en
Publication of JP2001127269A publication Critical patent/JP2001127269A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase a surface area by controlling the surface morphology of a storage node electrode at a capacity part. SOLUTION: A capacity part comprising at least a capacity insulating film 2 and a storage node electrode 1 contacting to the capacity insulating film 2 is provided. Here, a high melting-point metal nitride film is formed as the storage node electrode 1 into a form having a specified surface morphology, with the capacity insulating film 2 formed on the storage node electrode 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、容量部におけるストレージノー
ド電極の表面積を増加させるための半導体装置及びその
製造方法に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device for increasing a surface area of a storage node electrode in a capacitance portion and a method of manufacturing the same.

【0002】[0002]

【従来の技術】DRAM(Dynamic Rando
m Access Memory)などのメモリ製品に
おいては、その高集積化に伴い、内部に形成される容量
部も必要な容量を確保しつつ小型化する必要がある。
2. Description of the Related Art DRAM (Dynamic Land)
2. Description of the Related Art In a memory product such as a m Access Memory, it is necessary to reduce the size of a capacitance portion formed therein while securing a necessary capacitance with the increase in integration.

【0003】このような要求から、容量部の絶縁膜は薄
膜化され、従来の酸化シリコン膜や窒化シリコン膜に代
わり、高誘電率の絶縁膜を用いた容量部が提案されてお
り、酸化タンタルやペロブスカイト型チタン酸塩である
チタン酸バリウムあるいはチタン酸ストロンチウムなど
が注目されている。
[0003] In response to such demands, the insulating film of the capacitor has been thinned, and a capacitor using a high dielectric constant insulating film instead of the conventional silicon oxide film or silicon nitride film has been proposed. And perovskite-type titanates such as barium titanate and strontium titanate have attracted attention.

【0004】一方、容量部のストレージノード電極とし
て、容量の電圧依存性の観点から従来のポリシリコンか
ら、タングステンなどの高融点金属材料を用い、酸化膜
換算膜厚を薄くして適用することが提案されている。
On the other hand, from the viewpoint of voltage dependence of capacitance, a high-melting point metal material such as tungsten is used as the storage node electrode of the capacitance portion, and the equivalent oxide film thickness is reduced. Proposed.

【0005】さらに、超微細容量部のストレージノード
電極として高融点金属材料を適用する場合、化学気相成
長法などステップカバレッジ性の優れた形成技術が必須
とされる。
Further, when a high melting point metal material is used as the storage node electrode of the ultra-fine capacitance portion, a formation technique having excellent step coverage such as a chemical vapor deposition method is required.

【0006】ここで、図8を参照して、従来の円筒型ス
トレージノード電極を用いた容量素子部の製造方法を説
明する。
Here, a method of manufacturing a capacitor element using a conventional cylindrical storage node electrode will be described with reference to FIG.

【0007】まず、円筒型のストレージノード電極81
を形成するため、チタン/窒化チタン82及びタングス
テン83で埋め込まれたコンタクト孔上へ層間絶縁膜8
4を堆積し、PR/ドライエッチングにより円筒型ホー
ルを形成する(図8(a))。
First, a cylindrical storage node electrode 81
To form an interlayer insulating film 8 on the contact hole buried with titanium / titanium nitride 82 and tungsten 83.
Then, a cylindrical hole is formed by PR / dry etching (FIG. 8A).

【0008】次に、ストレージノード電極81として、
WFガスを用いたタングステン膜を化学気相成長法に
より形成すると共に、保護PR85を堆積する((図8
(b)))。
Next, as the storage node electrode 81,
A tungsten film using WF 6 gas is formed by a chemical vapor deposition method, and a protective PR 85 is deposited (FIG.
(B))).

【0009】続いて、保護PR/ドライエッチングによ
り層間絶縁膜84上に形成したタングステン膜を除去す
ると共に、円筒型ホール内の保護PR85を除去する。
このようにして、円筒型ストレージノード電極81を形
成する(図8(c))。
Subsequently, the tungsten film formed on the interlayer insulating film 84 is removed by protection PR / dry etching, and the protection PR 85 in the cylindrical hole is removed.
Thus, the cylindrical storage node electrode 81 is formed (FIG. 8C).

【0010】次に、円筒型ストレージノード電極81上
へ容量絶縁膜86を形成し、その後、プレート電極87
を形成する(図8(d))。このようにして、円筒型ス
トレージノード電極81を用いた容量素子部が完成す
る。
Next, a capacitance insulating film 86 is formed on the cylindrical storage node electrode 81, and thereafter, a plate electrode 87 is formed.
Is formed (FIG. 8D). In this way, a capacitance element using the cylindrical storage node electrode 81 is completed.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、WF
ガスを用いたタングステン膜を化学気相成長法により形
成した場合、タングステン膜自身が持つ結晶性、さらに
はWFガスの反応性が激しいため、膜表面モホロジー
を抑制することが難しく、所望の凹凸状態を形成するこ
とが難しいという問題がある。
However, WF 6
When a tungsten film using a gas is formed by a chemical vapor deposition method, the crystallinity of the tungsten film itself and the reactivity of the WF 6 gas are so strong that it is difficult to suppress the film surface morphology. There is a problem that it is difficult to form a state.

【0012】本発明は上記従来技術の問題点に鑑みて成
されたものであり、その目的は、容量部におけるストレ
ージノード電極の表面モホロジーを制御して表面積を増
加させることにある。
The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to increase the surface area by controlling the surface morphology of a storage node electrode in a capacitor.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、少なくとも容量絶縁膜と、容量絶縁膜
に接するストレージノード電極とを有する容量部とを備
えた半導体装置の製造方法において、ストレージノード
電極として窒化高融点金属膜を所定の表面モホロジーを
有する形状に形成し、このストレージノード電極上に容
量絶縁膜を形成する。
According to the present invention, there is provided a method of manufacturing a semiconductor device having at least a capacitor insulating film and a capacitor having a storage node electrode in contact with the capacitor insulating film. Then, a refractory metal nitride film is formed as a storage node electrode in a shape having a predetermined surface morphology, and a capacitor insulating film is formed on the storage node electrode.

【0014】前記ストレージノード電極としての窒化高
融点金属膜は、化学気相成長法によって形成されるのが
好ましい。
Preferably, the refractory metal nitride film as the storage node electrode is formed by a chemical vapor deposition method.

【0015】ここで、前記ストレージノード電極として
の窒化高融点金属膜を化学気相成長法で形成する際に、
ハロゲン系高融点金属ガスとアンモニアガスを用い、ア
ンモニアに対して1/20以上10以下になるようにハ
ロゲン系高融点金属ガスとアンモニアガスを反応容器内
に導入し、成長温度を300〜600℃の範囲内に設定
し、かつ反応圧力を0.01〜5.0Torrの範囲内
に設定する。
Here, when forming the nitrided refractory metal film as the storage node electrode by a chemical vapor deposition method,
Using a halogen-based high melting point metal gas and an ammonia gas, a halogen-based high melting point metal gas and an ammonia gas are introduced into the reaction vessel so as to be 1/20 to 10 with respect to ammonia, and the growth temperature is set to 300 to 600 ° C. And the reaction pressure is set within the range of 0.01 to 5.0 Torr.

【0016】この場合、前記ハロゲン系高融点金属ガス
は、少なくとも、WF、MoCl 、TaCl及び
TiClの中から選ばれる。
In this case, the halogen-based high melting point metal gas is used.
Is at least WF6, MoCl 5, TaCl5as well as
TiCl4Selected from

【0017】前記モホロジーを有する窒化高融点金属膜
の表面積は、モホロジー形成前の窒化高融点金属膜の表
面積のほぼ1.2〜2.5倍である。
The surface area of the nitrided high melting point metal film having the morphology is approximately 1.2 to 2.5 times the surface area of the nitrided high melting point metal film before forming the morphology.

【0018】また、前記ストレージノード電極としての
窒化高融点金属膜は、少なくとも、窒化タングステン、
窒化モリブデン、窒化タンタル及び窒化チタンの中から
選ばれる。
Further, the refractory metal nitride film serving as the storage node electrode may include at least tungsten nitride,
It is selected from molybdenum nitride, tantalum nitride and titanium nitride.

【0019】また、前記ストレージノード電極としての
窒化高融点金属膜は、層間絶縁膜上に直接形成しても良
い。
Further, the refractory metal nitride film as the storage node electrode may be formed directly on the interlayer insulating film.

【0020】好ましくは、前記層間絶縁膜は、酸化シリ
コン膜である。
Preferably, the interlayer insulating film is a silicon oxide film.

【0021】さらに、上記ストレージノード電極を窒化
ガスを用いて熱処理を行う。この窒化ガスを用いた熱処
理は、ストレージノード電極のコンタクト抵抗を低下さ
せるために行われる。
Further, a heat treatment is performed on the storage node electrode using a nitriding gas. The heat treatment using the nitriding gas is performed to reduce the contact resistance of the storage node electrode.

【0022】前記窒化ガスを用いた熱処理は、望ましく
は、700℃以下の温度で行われる。前記窒化ガスは、
アンモニアガスであることが好ましい。
The heat treatment using the nitriding gas is preferably performed at a temperature of 700 ° C. or less. The nitriding gas is
It is preferably ammonia gas.

【0023】さらに、前記容量絶縁膜の緻密化熱処理を
行う。この容量絶縁膜の緻密化熱処理は、リーク電流特
性を改善するために行われる。
Further, a heat treatment for densifying the capacitor insulating film is performed. This heat treatment for densifying the capacitor insulating film is performed to improve the leakage current characteristics.

【0024】さらに、前記容量絶縁膜上にプレート電極
を形成する。前記容量絶縁膜は、高誘電率を有する絶縁
膜であるのが好ましい。
Further, a plate electrode is formed on the capacitance insulating film. It is preferable that the capacitor insulating film is an insulating film having a high dielectric constant.

【0025】さらに、前記容量絶縁膜は、化学気相成長
法によって形成されるのが望ましい。
Further, it is preferable that the capacitive insulating film is formed by a chemical vapor deposition method.

【0026】前記容量絶縁膜は、好ましくは、酸化タン
タルから成る。あるいは、前記容量絶縁膜は、ペロブス
カイト型チタン酸塩から成る。このペロブスカイト型チ
タン酸塩は、チタン酸バリウムまたはチタン酸ストロン
チウムである。
The capacitance insulating film is preferably made of tantalum oxide. Alternatively, the capacitance insulating film is made of perovskite titanate. The perovskite titanate is barium titanate or strontium titanate.

【0027】また、本発明によれば、少なくとも容量絶
縁膜と、容量絶縁膜に接するストレージノード電極とを
有する容量部とを備えた半導体装置において、ストレー
ジノード電極として、表面モホロジーを制御可能な窒化
高融点金属材料を使用する。
Further, according to the present invention, in a semiconductor device having at least a capacitance portion having a capacitance insulating film and a storage node electrode in contact with the capacitance insulating film, a nitride capable of controlling surface morphology is provided as a storage node electrode. Use a high melting point metal material.

【0028】前記窒化高融点金属材料は、少なくとも、
窒化タングステン、窒化モリブデン、窒化タンタル及び
窒化チタンの中から選ばれる。
The nitrided high melting point metal material is at least
It is selected from tungsten nitride, molybdenum nitride, tantalum nitride and titanium nitride.

【0029】[0029]

【発明の実施の形態】図1は、本発明の半導体装置の製
造方法により製造された半導体装置(DRAMセル)の
一例を示す模式的断面図である。
FIG. 1 is a schematic sectional view showing an example of a semiconductor device (DRAM cell) manufactured by a method of manufacturing a semiconductor device according to the present invention.

【0030】p型シリコン基板7の表面領域にnウエル
8が形成され、nウエル8内に第一のpウエル9が形成
されている。またp型シリコン基板7の他の表面領域内
には第二のpウエル10が形成されている。
An n-well 8 is formed in the surface region of the p-type silicon substrate 7, and a first p-well 9 is formed in the n-well 8. In the other surface region of the p-type silicon substrate 7, a second p-well 10 is formed.

【0031】第一のpウエル9と第二のpウエル10と
は、nウエル8内に形成されたn型分離領域11によ
り分離されており、これら各領域によりシリコン基板が
構成されている。
The first p-well 9 and the second p-well 10 are separated by an n + -type separation region 11 formed in the n-well 8, and these regions constitute a silicon substrate. .

【0032】このシリコン基板の主面のSTI(Sallow
Trench Isolation)12で絶縁分離された活性化領域
17内に各素子が形成されている。
The STI ( S allow) on the main surface of this silicon substrate
T rench I solation) each element 12 with an insulating isolated activated region 17 is formed.

【0033】第一のpウエル9には多数のメモリセルに
それぞれのトランジスタ100が形成されており、これ
らトランジスタ100の全体は第一の層間絶縁膜13で
被覆されている。
In the first p-well 9, transistors 100 are formed in a large number of memory cells, and these transistors 100 are entirely covered with a first interlayer insulating film 13.

【0034】この第一の層間絶縁膜13上には、この第
一の層間絶縁膜13に設けられたコンタクト孔を介して
一対のメモリセルにそれぞれのトランジスタ100に共
通なソース・ドレイン領域となるn型領域に接続された
ビット線21が形成されている。ここで、各トランジス
タ100は、ポリシリコンゲート電極19とメタルゲー
ト電極20とを有している。
On the first interlayer insulating film 13, via a contact hole provided in the first interlayer insulating film 13, a pair of memory cells becomes a source / drain region common to each transistor 100. A bit line 21 connected to the n-type region is formed. Here, each transistor 100 has a polysilicon gate electrode 19 and a metal gate electrode 20.

【0035】ビット線21を被覆して第二の層間絶縁膜
14が形成されており、ビット線21の上に本発明によ
る容量素子部が形成されている。
The second interlayer insulating film 14 is formed so as to cover the bit line 21, and the capacitor element according to the present invention is formed on the bit line 21.

【0036】すなわち、円筒型スタックの容量素子は、
ストレージノード電極1、容量絶縁膜2及びプレート電
極3から構成されている。一対のストレージノード電極
1は第一および第二の層間絶縁膜13、14に設けられ
たコンタクト孔18を介してそれぞれのトランジスタ1
00に対してもう一方のソース・ドレイン領域となるn
型領域に接続されている。
That is, the capacitance element of the cylindrical stack is
It comprises a storage node electrode 1, a capacitor insulating film 2, and a plate electrode 3. The pair of storage node electrodes 1 are connected to respective transistors 1 through contact holes 18 provided in the first and second interlayer insulating films 13 and 14.
The other source / drain region n
Connected to the mold area.

【0037】また、プレート電極3は一対のメモリセル
にそれぞれの容量素子が共通で連続的に形成され、その
延長部は第二の層間絶縁膜14によって覆われている。
プレート電極3の取り出し部は、第三の層間絶縁膜15
に設けられたスルーホール22を通して接地電位などの
固定電位に保持されたAl配線23と電気的に接続され
ている。
The plate electrode 3 has a pair of memory cells, each of which has a common capacitance element and is continuously formed, and its extension is covered with a second interlayer insulating film 14.
The take-out portion of the plate electrode 3 is formed by the third interlayer insulating film 15
Is electrically connected to an Al wiring 23 which is maintained at a fixed potential such as a ground potential through a through hole 22 provided in the semiconductor device.

【0038】なお、このAl配線23の下部及びスルー
ホール22内には、タングステンプラグ6が形成されて
いる。さらに、第三の層間絶縁膜15上には、保護膜1
6が形成されている。
The tungsten plug 6 is formed below the Al wiring 23 and in the through hole 22. Further, the protective film 1 is formed on the third interlayer insulating film 15.
6 are formed.

【0039】図2は、本発明の第一の実施の形態の製造
方法を示す工程断面図であり、これは図1に示した片側
の円筒型ストレージノード電極を用いた容量素子部の部
分に対応するものである。
FIG. 2 is a process sectional view showing a manufacturing method according to the first embodiment of the present invention. The manufacturing method shown in FIG. 2 is applied to a portion of a capacitor element portion using one cylindrical storage node electrode shown in FIG. Corresponding.

【0040】まず、円筒型ストレージノード電極1を形
成するため、チタン/窒化チタン4及びタングステン5
で埋め込まれたコンタクト孔上へ第3の層間絶縁膜15
を堆積し、PR/ドライエッチングにより円筒型ホール
を形成する(図2(a))。
First, in order to form the cylindrical storage node electrode 1, titanium / titanium nitride 4 and tungsten 5
A third interlayer insulating film 15 on the contact hole buried with
Is deposited, and a cylindrical hole is formed by PR / dry etching (FIG. 2A).

【0041】次に、ストレージノード電極1として、ハ
ロゲン系高融点金属ガスである六フッ化タングステンガ
ス(WF)とアンモニアガスを用いた化学気相成長法
により窒化タングステン膜を50nm以下と薄く形成す
る。さらに、円筒型ホール内に、保護PR200を堆積
する(図2(b))。
Next, as the storage node electrode 1, a tungsten nitride film is formed as thin as 50 nm or less by a chemical vapor deposition method using tungsten hexafluoride gas (WF 6 ), which is a halogen-based high melting point metal gas, and ammonia gas. I do. Further, the protection PR 200 is deposited in the cylindrical hole (FIG. 2B).

【0042】ここで、窒化タングステン膜の形成条件と
して、アンモニアに対して1/20以上10以下になる
ように六フッ化タングステンガスとアンモニアガスを反
応容器(図示せず)内に導入し、成長温度を300〜6
00℃に設定すると共に、反応圧力を0.01〜5.0
Torrに設定する。これにより、表面モホロジーの凹
凸状態を制御し所望の表面積の得られるストレージノー
ド電極1が形成される。
Here, as a condition for forming the tungsten nitride film, a tungsten hexafluoride gas and an ammonia gas are introduced into a reaction vessel (not shown) so that the ratio becomes 1/20 or more and 10 or less with respect to ammonia. Temperature between 300 and 6
The reaction pressure was set to 0.01 to 5.0 while being set to 00 ° C.
Set to Torr. As a result, the storage node electrode 1 having a desired surface area by controlling the uneven state of the surface morphology is formed.

【0043】さらに、保護PR/ドライエッチングによ
り第3の層間絶縁膜15上に形成した窒化高融点金属膜
を除去すると共に、円筒型ホール内の保護PR200を
除去する。さらに第3の層間絶縁膜15を除去し、円筒
型ストレージノード電極1を形成する(図2(c))。
Further, the protective high-melting-point metal film formed on the third interlayer insulating film 15 is removed by protection PR / dry etching, and the protection PR 200 in the cylindrical hole is removed. Further, the third interlayer insulating film 15 is removed to form the cylindrical storage node electrode 1 (FIG. 2C).

【0044】この場合、低コンタクト抵抗を得るために
は、アンモニアガスなど窒化ガスを用いたアニール処理
を行うことが望ましい。しかし、700℃以上の高温で
処理すると、窒化タングステン膜の剥がれが生じるた
め、それ以下の温度でアニール処理を行う。
In this case, in order to obtain a low contact resistance, it is desirable to perform an annealing process using a nitriding gas such as an ammonia gas. However, when the treatment is performed at a high temperature of 700 ° C. or more, the tungsten nitride film is peeled off, and therefore the annealing treatment is performed at a temperature lower than that.

【0045】次に、円筒型ストレージノード電極1上へ
容量絶縁膜2として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成は、エトキシタンタル(Ta(OC
)と酸素を原料とした化学気相成長法により行わ
れる。これにより、膜厚10nm程度の酸化タンタル膜
が形成される。
Next, on the cylindrical storage node electrode 1
A tantalum oxide film is formed as the capacitance insulating film 2. Oxidation
The formation of the tantalum film is performed using ethoxy tantalum (Ta (OC2H
5) 5) And chemical vapor deposition using oxygen as a raw material
It is. As a result, a tantalum oxide film having a thickness of about 10 nm is formed.
Is formed.

【0046】さらに、リーク電流特性を改善するための
緻密化処理として、UV−Oアニールを行う。その
後、プレート電極3として化学気相成長法により窒化タ
ングステンなど窒化高融点金属膜を形成し、層間絶縁膜
など所望の層形成を行い、本発明の半導体装置を形成す
る(図2(d))。
Further, as a densification process for improving the leak current characteristics, UV-O 3 annealing is performed. Thereafter, a high melting point metal film such as tungsten nitride is formed as a plate electrode 3 by a chemical vapor deposition method, and a desired layer such as an interlayer insulating film is formed to form a semiconductor device of the present invention (FIG. 2D). .

【0047】ここで、本発明により形成したストレージ
ノード電極1である窒化タングステン膜の形成温度によ
る凹凸形状依存性を示すSEM写真を図3に示す。
Here, FIG. 3 shows an SEM photograph showing the dependence of the tungsten nitride film, which is the storage node electrode 1 formed according to the present invention, on the unevenness shape depending on the forming temperature.

【0048】図3から、窒化タングステン膜の表面モホ
ロジー状態は形成温度により違いが見られ、450℃を
用いた場合、半球状に近い凹凸状態が形成できることが
確認された。
FIG. 3 shows that the surface morphological state of the tungsten nitride film varies depending on the forming temperature, and that when a temperature of 450 ° C. is used, an uneven state close to a hemisphere can be formed.

【0049】次に、ストレージノード電極1である窒化
タングステン膜の形成温度による容量部の表面積増加依
存性を図4に示す。
Next, FIG. 4 shows the dependence of the surface area of the capacitance portion on the temperature at which the tungsten nitride film serving as the storage node electrode 1 is formed.

【0050】反応ガス比としてWF:NH=10
0:50を用い、圧力1.0Torrで窒化タングステ
ン膜を形成した場合、形成温度により得られる表面積が
異なり、450℃を用いることにより、約2.5倍の表
面積の増加が見られた。
The reaction gas ratio is WF 6 : NH 3 = 10
When a tungsten nitride film was formed at a pressure of 1.0 Torr using 0:50, the surface area obtained was different depending on the formation temperature. By using 450 ° C., an increase in the surface area of about 2.5 times was observed.

【0051】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図5に
示す。
FIG. 5 shows the cell capacitance value dependency of the stack height in the semiconductor device formed as described above.

【0052】ここで、○印はストレージノード電極1と
して化学気相成長法による窒化タングステン膜を適用し
た場合、●印は図8に示した従来技術の製造方法を用い
た化学気相成長法によるタングステン膜あるいは平坦状
態を用いた窒化タングステン膜を適用した場合の結果を
示す。
Here, ○ indicates a case where a tungsten nitride film formed by a chemical vapor deposition method is applied as the storage node electrode 1, and ● indicates a chemical vapor deposition method using the conventional manufacturing method shown in FIG. 8. The results when a tungsten film or a tungsten nitride film using a flat state is applied are shown.

【0053】図5から、本発明による窒化タングステン
膜を用いた場合、従来技術を用いた場合と比較して同ス
タック高さに対するセル容量値が約2倍程度増加する結
果が得られた。
FIG. 5 shows that when the tungsten nitride film according to the present invention was used, the cell capacitance value with respect to the same stack height was increased about twice as compared with the case where the conventional technique was used.

【0054】なお、本発明においては、ストレージノー
ド電極1として、窒化タングステン膜に関してのみ説明
してきたが、窒化モリブデン、窒化タンタルあるいは窒
化チタンなど他の窒化高融点金属材料を用いた場合にお
いても本発明の第一の実施の形態とほぼ同等の効果が得
られた。
In the present invention, only the tungsten nitride film has been described as the storage node electrode 1. However, the present invention can be applied to the case where other high melting point metal materials such as molybdenum nitride, tantalum nitride or titanium nitride are used. Almost the same effects as those of the first embodiment were obtained.

【0055】さらに、本発明においては、容量絶縁膜と
して、酸化タンタル膜に関してのみ説明してきたが、ペ
ロブスカイト系チタン酸塩であるチタン酸バリウムまた
はチタン酸ストロンチウムなどを用いた場合において
も、本発明の第一の実施の形態とほぼ同等の効果が得ら
れた。
Further, in the present invention, only the tantalum oxide film has been described as the capacitance insulating film. However, the present invention can be applied to a case where barium titanate or strontium titanate which is a perovskite titanate is used. An effect almost equivalent to that of the first embodiment was obtained.

【0056】図6は、本発明の第二の実施の形態の製造
方法を示す工程断面図である。
FIG. 6 is a process sectional view showing a manufacturing method according to the second embodiment of the present invention.

【0057】まず、内壁型ストレージノード電極1を形
成するため、チタン/窒化チタン4及びタングステン5
で埋め込まれたコンタクト孔上へ第3の層間絶縁膜15
を堆積し、PR/ドライエッチングにより円筒型ホール
を形成する(図6(a))。
First, a titanium / titanium nitride 4 and a tungsten 5
A third interlayer insulating film 15 on the contact hole buried with
Is deposited, and a cylindrical hole is formed by PR / dry etching (FIG. 6A).

【0058】次に、ストレージノード電極1として、ハ
ロゲン系高融点金属ガスである六フッ化タングステンガ
ス(WF)とアンモニアガスを用いた化学気相成長法
により窒化タングステン膜を50nm以下と薄く形成す
る。さらに、円筒型ホール内に、保護PR600を堆積
する(図6(b))。
Next, as the storage node electrode 1, a tungsten nitride film is formed as thin as 50 nm or less by a chemical vapor deposition method using tungsten hexafluoride gas (WF 6 ), which is a halogen-based high melting point metal gas, and ammonia gas. I do. Further, a protection PR 600 is deposited in the cylindrical hole (FIG. 6B).

【0059】ここで、窒化タングステン膜の形成条件と
して、アンモニアに対して1/20以上10以下になる
ように六フッ化タングステンガスとアンモニアガスを反
応容器(図示せず)内に導入し、成長温度を300〜6
00℃に設定すると共に、反応圧力を0.01〜5.0
Torrに設定する。これにより、表面モホロジーの凹
凸状態を制御し所望の表面積の得られるストレージノー
ド電極1が形成される。
Here, as a condition for forming the tungsten nitride film, a tungsten hexafluoride gas and an ammonia gas are introduced into a reaction vessel (not shown) so as to be 1/20 or more and 10 or less with respect to ammonia. Temperature between 300 and 6
The reaction pressure was set to 0.01 to 5.0 while being set to 00 ° C.
Set to Torr. As a result, the storage node electrode 1 having a desired surface area by controlling the uneven state of the surface morphology is formed.

【0060】さらに、保護PR/ドライエッチングによ
り第3の層間絶縁膜15上に形成した窒化高融点金属膜
を除去する。さらに、円筒型ホール内の保護PR600
を除去し、円筒型ストレージノード電極1を形成する
(図6(c))。
Further, the nitrided high melting point metal film formed on the third interlayer insulating film 15 is removed by protective PR / dry etching. Furthermore, protection PR600 in the cylindrical hole
Is removed to form a cylindrical storage node electrode 1 (FIG. 6C).

【0061】この際、膜剥がれを抑制し、かつ低コンタ
クト抵抗を得るため、アンモニアガスなど窒化ガスを用
いたアニール処理を700℃以下の温度で行う。
At this time, in order to suppress film peeling and obtain a low contact resistance, an annealing treatment using a nitriding gas such as an ammonia gas is performed at a temperature of 700 ° C. or less.

【0062】次に、円筒型ストレージノード電極1上へ
容量絶縁膜2として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成は、エトキシタンタル(Ta(OC
)と酸素を原料とした化学気相成長法により行わ
れる。これにより、膜厚10nm程度の酸化タンタル膜
が形成される。また、リーク電流特性を改善するための
緻密化処理として、UV−Oアニールを行う。
Next, onto the cylindrical storage node electrode 1
A tantalum oxide film is formed as the capacitance insulating film 2. Oxidation
The formation of the tantalum film is performed using ethoxy tantalum (Ta (OC2H
5) 5) And chemical vapor deposition using oxygen as a raw material
It is. As a result, a tantalum oxide film having a thickness of about 10 nm is formed.
Is formed. Also, to improve the leakage current characteristics
UV-O for densification3Annealing is performed.

【0063】その後、プレート電極3として化学気相成
長法により窒化タングステンなど窒化高融点金属膜を形
成し、さらに、層間絶縁膜など所望の層形成を行い、本
発明の半導体装置を形成する(図6(d))。
Thereafter, a high-melting point metal film such as tungsten nitride is formed as a plate electrode 3 by chemical vapor deposition, and a desired layer such as an interlayer insulating film is formed to form a semiconductor device of the present invention (FIG. 6 (d)).

【0064】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図7に
示す。
FIG. 7 shows the cell capacitance value dependence of the stack height in the semiconductor device formed as described above.

【0065】ここで、○印はストレージノード電極とし
て化学気相成長法による窒化タングステン膜を適用した
場合(本発明)、●印は化学気相成長法によるタングス
テン膜を適用した場合(従来技術)の結果を示す。
Here, ○ indicates a case where a tungsten nitride film formed by a chemical vapor deposition method is applied as a storage node electrode (the present invention), and ● indicates a case where a tungsten film formed by a chemical vapor deposition method is applied (prior art). The result is shown.

【0066】図7から、第一の実施の形態を用いて形成
された場合同様、 本発明による窒化タングステン膜を
用いた場合、従来技術の場合と比較して同スタック高さ
に対するセル容量値が約2倍程度増加する結果が得られ
た。
FIG. 7 shows that the cell capacitance value with respect to the same stack height when the tungsten nitride film according to the present invention is used is similar to that in the case of the prior art, as in the case where the first embodiment is used. A result of about a two-fold increase was obtained.

【0067】この第二の実施の形態を用いて半導体装置
の容量部を形成することは、第一の実施の形態を用いる
よりも比較的安定した製造方法である。しかしながら、
第二の実施の形態を用いて形成した容量値は内壁部のみ
しか容量部を用いていないため、第一の実施の形態を用
いた場合と比較すると小さくなるが、本発明を用いた窒
化タングステンを用いることによりスタック高さ0.2
5μmで30fFのセル容量値が得られた。
Forming a capacitance portion of a semiconductor device using the second embodiment is a relatively stable manufacturing method as compared with the first embodiment. However,
The capacitance value formed by using the second embodiment is smaller than the case of using the first embodiment because only the inner wall portion uses the capacitance portion, but the tungsten nitride using the present invention The stack height 0.2
A cell capacitance value of 30 fF was obtained at 5 μm.

【0068】なお、本発明においては、ストレージノー
ド電極1として、窒化タングステン膜に関してのみ説明
してきたが、窒化モリブデン、窒化タンタルあるいは窒
化チタンなど他の窒化高融点金属材料を用いた場合にお
いても本発明の第二の実施の形態とほぼ同等の効果が得
られた。
In the present invention, only the tungsten nitride film has been described as the storage node electrode 1. However, the present invention can be applied to the case where other high melting point metal materials such as molybdenum nitride, tantalum nitride or titanium nitride are used. Almost the same effects as those of the second embodiment were obtained.

【0069】さらに、本発明においては、容量絶縁膜と
して、酸化タンタル膜に関してのみ説明してきたが、ペ
ロブスカイト系チタン酸塩であるチタン酸バリウムまた
はチタン酸ストロンチウムなどを用いた場合において
も、本発明の第二の実施の形態とほぼ同等の効果が得ら
れた。
Further, in the present invention, only the tantalum oxide film has been described as the capacitive insulating film. However, the present invention can be applied to a case where barium titanate or strontium titanate which is a perovskite titanate is used. An effect almost equivalent to that of the second embodiment was obtained.

【0070】[0070]

【発明の効果】本発明によれば、容量部のストレージノ
ード電極として窒化高融点金属材料を用いることによ
り、従来技術と比較してセル容量値が約2倍の増加が得
られる容量部が形成できる。
According to the present invention, by using a nitrided refractory metal material as the storage node electrode of the capacitor portion, a capacitor portion having a cell capacitance value approximately twice as large as that of the prior art can be formed. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法により製造された半導体装置
(DRAMセル)の一例を示す模式的断面図である。
FIG. 1 is a schematic sectional view showing an example of a semiconductor device (DRAM cell) manufactured by a manufacturing method of the present invention.

【図2】本発明の第一の実施の形態による半導体装置の
製造工程手順を示した模式的断面図である。
FIG. 2 is a schematic cross-sectional view showing a manufacturing process procedure of the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第一の実施の形態に基づき形成したス
トレージノード電極である窒化タングステン膜の形成温
度による凹凸形状依存性を示すSEM写真である。
FIG. 3 is an SEM photograph showing the dependency of the formation temperature of a tungsten nitride film as a storage node electrode formed according to the first embodiment of the present invention on unevenness.

【図4】本発明の第一の実施の形態に基づき形成したス
トレージノード電極の形成温度による容量部の表面積増
加依存性を示すグラフである。
FIG. 4 is a graph showing the dependency of the surface area of the capacitance portion on the formation temperature of the storage node electrode formed according to the first embodiment of the present invention.

【図5】本発明の第一の実施の形態に基づき形成した容
量部のスタック高さにおけるセル容量値依存性を示すグ
ラフである。
FIG. 5 is a graph showing a cell capacitance value dependency on a stack height of a capacitance unit formed based on the first embodiment of the present invention.

【図6】本発明の第二の実施の形態になる半導体装置の
製造工程手順を示した模式的断面図である。
FIG. 6 is a schematic cross-sectional view illustrating a manufacturing process procedure of the semiconductor device according to the second embodiment of the present invention.

【図7】本発明の第二の実施の形態に基づき形成した容
量部のスタック高さにおけるセル容量値依存性を示すグ
ラフである。
FIG. 7 is a graph showing a cell capacitance value dependency on a stack height of a capacitance unit formed based on the second embodiment of the present invention.

【図8】従来技術の半導体装置の製造工程手順を示した
模式的断面図である。
FIG. 8 is a schematic cross-sectional view showing a manufacturing process procedure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 ストレージノード電極 2 容量絶縁膜 3 プレート電極 4 チタン/窒化チタン 5 タングステン 6 タングステンプラグ 7 p型シリコン基板 8 nウエル 9 第一のpウエル 10 第二のpウエル 11 n型分離領域 12 STI 13 第一の層間絶縁膜 14 第二の層間絶縁膜 15 第三の層間絶縁膜 16 保護膜 17 活性化領域 18 コンタクト孔 19 ポリシリコンゲート電極 20 メタルゲート電極 21 ビット線 22 スルーホール 23 Al配線REFERENCE SIGNS LIST 1 storage node electrode 2 capacitance insulating film 3 plate electrode 4 titanium / titanium nitride 5 tungsten 6 tungsten plug 7 p-type silicon substrate 8 n-well 9 first p-well 10 second p-well 11 n + -type isolation region 12 STI 13 First interlayer insulating film 14 Second interlayer insulating film 15 Third interlayer insulating film 16 Protective film 17 Active region 18 Contact hole 19 Polysilicon gate electrode 20 Metal gate electrode 21 Bit line 22 Through hole 23 Al wiring

フロントページの続き (72)発明者 河野 有美子 山梨県韮崎市穂坂町三ツ沢650 東京エレ クトロン株式会社内 (72)発明者 山崎 英亮 山梨県韮崎市穂坂町三ツ沢650 東京エレ クトロン株式会社内 Fターム(参考) 5F038 AC02 AC14 AV06 BH03 DF05 EZ17 5F083 AD24 AD48 JA06 JA14 JA40 NA01 PR21 Continued on the front page (72) Inventor Yumiko Kono 650 Mitsuzawa, Hosaka-cho, Nirasaki, Yamanashi Prefecture Inside Tokyo Electron Co., Ltd. Reference) 5F038 AC02 AC14 AV06 BH03 DF05 EZ17 5F083 AD24 AD48 JA06 JA14 JA40 NA01 PR21

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも容量絶縁膜と、容量絶縁膜に
接するストレージノード電極とを有する容量部とを備え
た半導体装置の製造方法において、 上記ストレージノード電極として、窒化高融点金属膜を
所定の表面モホロジーを有する形状に形成し、 このストレージノード電極上に上記容量絶縁膜を形成す
ることを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device comprising at least a capacitor portion having a capacitor insulating film and a storage node electrode in contact with the capacitor insulating film, wherein a nitride refractory metal film having a predetermined surface is used as the storage node electrode. A method of manufacturing a semiconductor device, comprising: forming a morphological shape; and forming the capacitor insulating film on the storage node electrode.
【請求項2】 前記ストレージノード電極としての窒化
高融点金属膜は、化学気相成長法によって形成されるこ
とを特徴とする請求項1の半導体装置の製造方法。
2. The method according to claim 1, wherein the nitrided refractory metal film as the storage node electrode is formed by a chemical vapor deposition method.
【請求項3】 前記ストレージノード電極としての窒化
高融点金属膜を化学気相成長法で形成する際に、ハロゲ
ン系高融点金属ガスとアンモニアガスを用い、アンモニ
アに対して1/20以上10以下になるようにハロゲン
系高融点金属ガスとアンモニアガスを反応容器内に導入
し、成長温度を300〜600℃の範囲内に設定し、か
つ反応圧力を0.01〜5.0Torrの範囲内に設定
することを特徴とする請求項2の半導体装置の製造方
法。
3. When forming a nitrided refractory metal film as a storage node electrode by a chemical vapor deposition method, a halogen-based refractory metal gas and an ammonia gas are used, and the ratio is 1/20 to 10 with respect to ammonia. A halogen-based high melting point metal gas and an ammonia gas are introduced into the reaction vessel so that the growth temperature is set within a range of 300 to 600 ° C., and the reaction pressure is set within a range of 0.01 to 5.0 Torr. 3. The method according to claim 2, wherein the setting is performed.
【請求項4】 前記ハロゲン系高融点金属ガスは、少な
くとも、WF、MoCl、TaCl及びTiCl
の中から選ばれることを特徴とする請求項3の半導体
装置の製造方法。
4. The halogen-based high melting point metal gas includes at least WF 6 , MoCl 5 , TaCl 5 and TiCl
4. The method according to claim 3, wherein the method is selected from the group consisting of:
【請求項5】 前記モホロジーを有する窒化高融点金属
膜の表面積は、モホロジー形成前の窒化高融点金属膜の
表面積のほぼ1.2〜2.5倍であることを特徴とする
請求項3の半導体装置の製造方法。
5. The method according to claim 3, wherein the surface area of the nitrided refractory metal film having the morphology is approximately 1.2 to 2.5 times the surface area of the nitrided refractory metal film before forming the morphology. A method for manufacturing a semiconductor device.
【請求項6】 前記ストレージノード電極としての窒化
高融点金属膜は、少なくとも、窒化タングステン、窒化
モリブデン、窒化タンタル及び窒化チタンの中から選ば
れることを特徴とする請求項1の半導体装置の製造方
法。
6. The method according to claim 1, wherein the refractory metal nitride film as the storage node electrode is selected from at least one of tungsten nitride, molybdenum nitride, tantalum nitride, and titanium nitride. .
【請求項7】 前記ストレージノード電極としての窒化
高融点金属膜は、層間絶縁膜上に直接形成されることを
特徴とする請求項1の半導体装置の製造方法。
7. The method according to claim 1, wherein the refractory metal nitride film as the storage node electrode is formed directly on an interlayer insulating film.
【請求項8】 前記層間絶縁膜は、酸化シリコン膜であ
ることを特徴とする請求項7の半導体装置の製造方法。
8. The method according to claim 7, wherein the interlayer insulating film is a silicon oxide film.
【請求項9】 請求項1において、さらに、上記ストレ
ージノード電極を窒化ガスを用いて熱処理を行うことを
特徴とする請求項1の半導体装置の製造方法。
9. The method according to claim 1, further comprising performing a heat treatment on the storage node electrode using a nitriding gas.
【請求項10】 前記窒化ガスを用いた熱処理は、前記
ストレージノード電極のコンタクト抵抗を低下させるた
めに行われることを特徴とする請求項9の半導体装置の
製造方法。
10. The method according to claim 9, wherein the heat treatment using the nitriding gas is performed to reduce the contact resistance of the storage node electrode.
【請求項11】 前記窒化ガスを用いた熱処理は、70
0℃以下の温度で行われることを特徴とする請求項9に
記載の半導体装置の製造方法。
11. The heat treatment using the nitriding gas is performed at 70
The method according to claim 9, wherein the method is performed at a temperature of 0 ° C. or less.
【請求項12】 前記窒化ガスは、アンモニアガスであ
ることを特徴とする請求項9の半導体装置の製造方法。
12. The method according to claim 9, wherein the nitriding gas is an ammonia gas.
【請求項13】 請求項1において、さらに、前記容量
絶縁膜の緻密化熱処理を行うことを特徴とする半導体装
置の製造方法。
13. The method for manufacturing a semiconductor device according to claim 1, further comprising performing a heat treatment for densifying the capacitance insulating film.
【請求項14】 前記容量絶縁膜の緻密化熱処理は、リ
ーク電流特性を改善するために行われることを特徴とす
る請求項13の半導体装置の製造方法。
14. The method according to claim 13, wherein the heat treatment for densifying the capacitor insulating film is performed to improve a leakage current characteristic.
【請求項15】 請求項1において、さらに、前記容量
絶縁膜上にプレート電極を形成することを特徴とする半
導体装置の製造方法。
15. The method according to claim 1, further comprising forming a plate electrode on the capacitance insulating film.
【請求項16】 前記容量絶縁膜は、高誘電率を有する
絶縁膜であることを特徴とする請求項1の半導体装置の
製造方法。
16. The method according to claim 1, wherein the capacitance insulating film is an insulating film having a high dielectric constant.
【請求項17】 前記容量絶縁膜は、化学気相成長法に
よって形成されることを特徴とする請求項1の半導体装
置の製造方法。
17. The method according to claim 1, wherein the capacitive insulating film is formed by a chemical vapor deposition method.
【請求項18】 前記容量絶縁膜は、酸化タンタルから
成ることを特徴とする請求項16の半導体装置の製造方
法。
18. The method according to claim 16, wherein the capacitance insulating film is made of tantalum oxide.
【請求項19】 前記容量絶縁膜は、ペロブスカイト型
チタン酸塩から成ることを特徴とする請求項16の半導
体装置の製造方法。
19. The method according to claim 16, wherein the capacitance insulating film is made of perovskite titanate.
【請求項20】 前記ペロブスカイト型チタン酸塩は、
チタン酸バリウムまたはチタン酸ストロンチウムである
ことを特徴とする請求項19の半導体装置の製造方法。
20. The perovskite titanate,
20. The method according to claim 19, wherein the method is barium titanate or strontium titanate.
【請求項21】 少なくとも容量絶縁膜と、容量絶縁膜
に接するストレージノード電極とを有する容量部とを備
えた半導体装置において、 上記ストレージノード電極として、表面モホロジーを制
御可能な窒化高融点金属材料を使用したことを特徴とす
るを半導体装置。
21. A semiconductor device comprising at least a capacitor portion having a capacitor insulating film and a storage node electrode in contact with the capacitor insulating film, wherein the storage node electrode is made of a refractory nitrided metal material whose surface morphology can be controlled. A semiconductor device characterized by being used.
【請求項22】 前記窒化高融点金属材料は、少なくと
も、窒化タングステン、窒化モリブデン、窒化タンタル
及び窒化チタンの中から選ばれることを特徴とする請求
項21の半導体装置。
22. The semiconductor device according to claim 21, wherein the refractory metal nitride material is selected from at least one of tungsten nitride, molybdenum nitride, tantalum nitride, and titanium nitride.
JP30183699A 1999-10-25 1999-10-25 Semiconductor device and manufacturing method therefor Withdrawn JP2001127269A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30183699A JP2001127269A (en) 1999-10-25 1999-10-25 Semiconductor device and manufacturing method therefor
KR1020000062633A KR20010051216A (en) 1999-10-25 2000-10-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30183699A JP2001127269A (en) 1999-10-25 1999-10-25 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001127269A true JP2001127269A (en) 2001-05-11

Family

ID=17901753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30183699A Withdrawn JP2001127269A (en) 1999-10-25 1999-10-25 Semiconductor device and manufacturing method therefor

Country Status (2)

Country Link
JP (1) JP2001127269A (en)
KR (1) KR20010051216A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021185108A1 (en) * 2020-03-20 2021-09-23 长鑫存储技术有限公司 Double-sided capacitor structure and forming method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021185108A1 (en) * 2020-03-20 2021-09-23 长鑫存储技术有限公司 Double-sided capacitor structure and forming method therefor
US11916102B2 (en) 2020-03-20 2024-02-27 Changxin Memory Technologies, Inc. Double-sided capacitor structures and forming methods thereof

Also Published As

Publication number Publication date
KR20010051216A (en) 2001-06-25

Similar Documents

Publication Publication Date Title
US6458645B2 (en) Capacitor having tantalum oxynitride film and method for making same
US6475855B1 (en) Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US5943581A (en) Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6259125B1 (en) Scalable high dielectric constant capacitor
US6483143B2 (en) Semiconductor device having a capacitor structure including a self-alignment deposition preventing film
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US6372574B1 (en) Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
JP2004288710A (en) Semiconductor integrated circuit device and its manufacturing method
US20060046378A1 (en) Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US6285038B1 (en) Integrated circuitry and DRAM integrated circuitry
JP3943033B2 (en) Capacitor and manufacturing method thereof
US20020106854A1 (en) Semiconductor memory device and method of producing the same
JP3646013B2 (en) Method for manufacturing DRAM capacitor
US20040166627A1 (en) Methods for forming a capacitor on an integrated circuit device at reduced temperatures
US5893980A (en) Semiconductor device capacitor fabrication method
US20020074661A1 (en) Semiconductor device and method of manufacturing the same
JP2001127269A (en) Semiconductor device and manufacturing method therefor
JP3415476B2 (en) Method for manufacturing semiconductor device
US6528436B1 (en) Method of forming silicon nitride layer directly on HSG polysilicon
JP3420098B2 (en) Method for manufacturing semiconductor device
JP2001267517A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109