JP2001124844A - Radar excitation receiver - Google Patents

Radar excitation receiver

Info

Publication number
JP2001124844A
JP2001124844A JP30532299A JP30532299A JP2001124844A JP 2001124844 A JP2001124844 A JP 2001124844A JP 30532299 A JP30532299 A JP 30532299A JP 30532299 A JP30532299 A JP 30532299A JP 2001124844 A JP2001124844 A JP 2001124844A
Authority
JP
Japan
Prior art keywords
output terminal
frequency
input terminal
terminal
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30532299A
Other languages
Japanese (ja)
Inventor
Takashi Sueda
岳志 末田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30532299A priority Critical patent/JP2001124844A/en
Publication of JP2001124844A publication Critical patent/JP2001124844A/en
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve such problems that the number of reception systems requires is increased corresponding to the number of antennas because the number of reception systems the same as the number of antennas is necessary, the dimension and weight of a radar excitation receiver are increased and also the power consumption and price are increased. SOLUTION: Signals from two antennas are combined together into a single first intermediate frequency with a slight difference in frequency. Alternatively, signals from two antennas are alternately converted into a single intermediate frequency at a high speed. In another way, one of signals from two antennas is delayed by a great time so that the signals are converted into a single intermediate frequency.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、複数のアンテナ
とこれに対応する複数の受信系を有し、これらの受信系
の出力信号をデジタル信号処理することによりアンテナ
ビームパターンを形成する方式のレーダ装置に使用す
る、レーダ励振受信機の構成に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radar having a plurality of antennas and a plurality of receiving systems corresponding to the antennas, and forming an antenna beam pattern by digitally processing output signals of these receiving systems. The present invention relates to a configuration of a radar excitation receiver used for an apparatus.

【0002】[0002]

【従来の技術】図11は従来のこの種のレーダ励振受信
機の構成を示す図であり、図において、1a,1b,1
c,1dは受信信号入力端子、2a,2b,2c,2d
は第1の高周波増幅器、11a,11b,11c,11
dは利得制御回路、17a,17b,17c,17dは
受信信号出力端子、24は第1の発振回路、25は第2
の発振回路、26は第1の電力分配器、27はパルス変
調回路、28は第2の電力分配器、29は第3の帯域フ
ィルタ、30は第3の周波数ミキサ、31は第2の高周
波増幅器、32は送信信号出力端子、33は周波数逓倍
器、50a,50b,50c,50dは第1の局部信号
入力端子、52a,52b,52c,52dは第2の局
部信号入力端子、70はダイレクトデジタルシンセサイ
ザ、75a,75b,75c,75dは第1の周波数ミ
キサ、76a,76b,76c,76dは第1の帯域フ
ィルタ、77a,77b,77c,77dは第2の周波
数ミキサ、78a,78b,78c,78dは第2の帯
域フィルタ、79a,79b,79c,79dは受信
系、80は第4の電力分配器、81は第3の電力分配器
である。
2. Description of the Related Art FIG. 11 is a diagram showing the structure of a conventional radar excitation receiver of this type. In the figure, reference numerals 1a, 1b, 1
c, 1d are reception signal input terminals, 2a, 2b, 2c, 2d
Are the first high-frequency amplifiers, 11a, 11b, 11c, 11
d is a gain control circuit, 17a, 17b, 17c and 17d are reception signal output terminals, 24 is a first oscillation circuit, and 25 is a second oscillation circuit.
Oscillation circuit, 26 is a first power divider, 27 is a pulse modulation circuit, 28 is a second power divider, 29 is a third bandpass filter, 30 is a third frequency mixer, and 31 is a second high frequency. An amplifier, 32 is a transmission signal output terminal, 33 is a frequency multiplier, 50a, 50b, 50c, 50d are first local signal input terminals, 52a, 52b, 52c, 52d are second local signal input terminals, and 70 is a direct signal. Digital synthesizers, 75a, 75b, 75c, 75d are first frequency mixers, 76a, 76b, 76c, 76d are first bandpass filters, 77a, 77b, 77c, 77d are second frequency mixers, 78a, 78b, 78c , 78d are second bandpass filters, 79a, 79b, 79c, 79d are receiving systems, 80 is a fourth power divider, and 81 is a third power divider.

【0003】次に動作について説明する。発振回路24
で作成した基準信号は電力分配器26で2つに分けら
れ、その片方は周波数逓倍器33にて周波数逓倍され、
ダイレクトデジタルシンセサイザ70のクロック信号と
なる。ダイレクトデジタルシンセサイザ70は発振回路
24の出力信号周波数よりやや低い周波数の信号を発生
し、この信号は電力分配器81にて4つの受信系79
a,79b,79c,79dの第2の局部信号入力端子
52a,52b,52c,52dに供給される。また第
1の電力分配器26にて分配されたもう片方の基準信号
は、パルス変調回路27にてパルス変調される。一方、
第2の発振回路25で発生した高周波信号は第2の電力
分配器28で2分配され、その片方は第3の周波数ミキ
サ30にてパルス変調回路27の出力信号と周波数混合
され、レーダ装置の送信周波数のパルス信号のみを第3
の帯域フィルタ29にて抽出されたのち、第2の高周波
増幅器31にて所要のレベルまで増幅され送信信号出力
端子32からレーダ装置の送信信号としてアンテナへむ
けて出力される。また第2の電力分配器で2分配された
もう片方の信号は第4の電力分配器80にて4つの受信
系79a,79b,79c,79dの各部の第1の局部
信号入力端子50a,50b,50c,50dに供給さ
れる。また、ある1つのアンテナで受信したレーダ装置
の受信信号は受信信号入力端子1aに入力され、第1の
高周波増幅器2aで増幅され第1の周波数ミキサ75a
にて第1の局部信号入力端子50aの信号と周波数混合
され、第1中間周波数成分だけを第1の帯域フィルタ7
6aで抽出されたのち、利得制御回路11aにて適正レ
ベルに調整され第2の周波数ミキサ77aにて第2の局
部信号入力端子52aからの信号と周波数混合され第2
中間周波数成分のみを第2の帯域フィルタ78aで抽出
されて、中間周波増幅器16aにて所要のレベルまで増
幅され、受信信号出力端子17aからレーダ装置の信号
処理装置にむけて出力される。この受信信号入力端子1
aから受信信号出力端子17aまでで構成される受信系
79aと同様な受信系が第1の受信系79aのほかに、
第2の受信系79bから第4の受信系79dまで合計4
つ存在し、それぞれの受信系に対応するアンテナからの
受信信号を周波数変換、増幅してそれぞれに対応する信
号処理装置へ出力する。
Next, the operation will be described. Oscillation circuit 24
Is divided into two by the power divider 26, and one of the two is frequency-multiplied by the frequency multiplier 33,
A clock signal for the direct digital synthesizer 70. The direct digital synthesizer 70 generates a signal having a frequency slightly lower than the output signal frequency of the oscillation circuit 24, and this signal is transmitted to four receiving systems 79 by the power divider 81.
a, 79b, 79c, 79d are supplied to the second local signal input terminals 52a, 52b, 52c, 52d. The other reference signal distributed by the first power distributor 26 is pulse-modulated by the pulse modulation circuit 27. on the other hand,
The high-frequency signal generated by the second oscillation circuit 25 is divided into two by a second power divider 28, one of which is frequency-mixed with the output signal of the pulse modulation circuit 27 by a third frequency mixer 30, and is used for a radar device. Only the transmission frequency pulse signal is
After being extracted by the band-pass filter 29, the signal is amplified to a required level by the second high-frequency amplifier 31 and output from the transmission signal output terminal 32 to the antenna as a transmission signal of the radar device. The other signal divided into two by the second power divider is divided by the fourth power divider 80 into first local signal input terminals 50a and 50b of each of the four receiving systems 79a, 79b, 79c and 79d. , 50c, 50d. A reception signal of the radar device received by one antenna is input to a reception signal input terminal 1a, amplified by a first high-frequency amplifier 2a, and amplified by a first frequency mixer 75a.
Is mixed in frequency with the signal of the first local signal input terminal 50a, and only the first intermediate frequency component is
After being extracted by 6a, the signal is adjusted to an appropriate level by the gain control circuit 11a and frequency-mixed with the signal from the second local signal input terminal 52a by the second frequency mixer 77a.
Only the intermediate frequency component is extracted by the second bandpass filter 78a, amplified to a required level by the intermediate frequency amplifier 16a, and output from the reception signal output terminal 17a to the signal processing device of the radar device. This received signal input terminal 1
a to the reception signal output terminal 17a, a reception system similar to the reception system 79a, in addition to the first reception system 79a,
A total of 4 from the second receiving system 79b to the fourth receiving system 79d
And frequency-convert and amplify received signals from antennas corresponding to the respective receiving systems, and output the signals to the corresponding signal processing devices.

【0004】[0004]

【発明が解決しようとする課題】従来のレーダ励振受信
機は以上のように構成されているので、アンテナの数量
と同じ数量の受信系が必要である。このためアンテナの
数量が多いレーダ装置に使用する場合は、受信系の個数
が多くなり、レーダ励振受信機の寸法、重量が大きくな
るとともに、消費電力が多くなるという課題があった。
また部品点数が増加するためレーダ励振受信機のコスト
が上昇するという課題があった。
Since the conventional radar excitation receiver is configured as described above, the same number of reception systems as the number of antennas are required. Therefore, when used in a radar apparatus having a large number of antennas, the number of receiving systems is increased, and the size and weight of the radar excitation receiver are increased, and the power consumption is increased.
In addition, there is a problem that the cost of the radar excitation receiver increases because the number of parts increases.

【0005】この発明は上記のような課題を解消するた
めになされたもので、受信系の個数を半減させ、これに
よりレーダ励振受信機の寸法、重量を小さくし、消費電
力を少なくすることを目的とし、さらに、部品点数を削
減してレーダ励振受信機を安価に構成することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to reduce the number of receiving systems by half, thereby reducing the size and weight of a radar excitation receiver and reducing power consumption. It is another object of the present invention to reduce the number of parts and to construct a radar excitation receiver at low cost.

【0006】[0006]

【課題を解決するための手段】第1の発明によるレーダ
励振受信機は、ダイレクトデジタルシンセサイザを3つ
用いることにより、2種類の第1局部発振信号とそれに
対応する2種類の第2局部発振信号を作成して、これら
の信号を受信系に供給するとともに、2つのアンテナか
らの受信信号を1つの受信系に入力し、各々別の第1局
部発振信号を用いて第1中間周波数に変換し、さらにこ
の2つの信号を電力合成した後、不要波除去、利得制御
を行って2分配し、各々別の第2局部発振信号を用いて
第2中間周波数に変換し、不要波を除去してから各々2
つのアンテナからの受信信号として信号処理装置に出力
するように構成したものである。このため2つのアンテ
ナからの受信信号を1つの受信系で処理できるので、レ
ーダ励振受信機の受信系の個数はアンテナの個数の半分
となり、これによりレーダ励振受信機の寸法、重量が小
さくなり、消費電力が少なくなる。さらに、部品点数が
削減されレーダ励振受信機を安価に構成できる。
The radar excitation receiver according to the first invention uses two direct digital synthesizers to form two types of first local oscillation signals and two types of corresponding second local oscillation signals. And supplying these signals to a receiving system, and inputting the received signals from the two antennas to one receiving system, and converting them into a first intermediate frequency using different first local oscillation signals. Further, after the two signals are power-combined, unnecessary waves are removed and gain control is performed to divide the signals into two, and the two signals are converted to a second intermediate frequency using different second local oscillation signals, and unnecessary waves are removed. From 2 each
It is configured to output to a signal processing device as reception signals from two antennas. For this reason, the reception signals from the two antennas can be processed by one reception system, so that the number of the reception systems of the radar excitation receiver becomes half of the number of the antennas, thereby reducing the size and weight of the radar excitation receiver, Power consumption is reduced. Further, the number of parts is reduced, and the radar excitation receiver can be configured at low cost.

【0007】また第2の発明によるレーダ励振受信機
は、ダイレクトデジタルシンセサイザを2つ用い、かつ
1つのダイレクトデジタルシンセサイザの発振周波数を
2通りの値に常に高速に切り替えるように動作させるこ
とにより、常に高速に2通りの周波数に切り替わる第1
と第2の局部発振信号を作成して、これらを受信系に供
給し、第1の局部発振信号については受信系内の第1の
ダイプレクサで、第2の局部発振信号については受信系
内の第2のダイプレクサで、それぞれ2つに分離すると
ともに、2つのアンテナからの受信信号を1つの受信系
に入力し、各々の信号を上記の第1局部発振信号を用い
て第1中間周波数に変換し、さらにこの2つの信号を電
力合成した後、不要波除去、利得制御を行って2分配
し、上記の第2局部発振信号を用いて第2中間周波数に
変換し、不要波除去してから各々2つのアンテナからの
受信信号として信号処理装置に出力するように構成した
ものである。このため2つのアンテナからの受信信号を
1つの受信系で処理できるので、レーダ励振受信機の受
信系の個数はアンテナの個数の半分となり、これにより
レーダ励振受信機の寸法、重量が小さくなり、消費電力
が少なくなる。さらに、部品点数が削減されレーダ励振
受信機を安価に構成できる。
The radar excitation receiver according to the second aspect of the present invention always uses two direct digital synthesizers and operates so that the oscillation frequency of one direct digital synthesizer is always switched to two values at high speed. The first that switches to two frequencies at high speed
And a second local oscillation signal are generated and supplied to the receiving system. The first local oscillation signal is generated by the first diplexer in the receiving system, and the second local oscillation signal is generated in the receiving system by the first diplexer. In the second diplexer, the signals are separated into two, and the signals received from the two antennas are input to one receiving system, and each signal is converted to a first intermediate frequency using the first local oscillation signal. Then, after the two signals are power-combined, unnecessary waves are removed and gain control is performed to divide the two signals, and the two signals are converted to a second intermediate frequency using the second local oscillation signal, and the unnecessary waves are removed. Each is configured to output to a signal processing device as a reception signal from two antennas. For this reason, the reception signals from the two antennas can be processed by one reception system, so that the number of the reception systems of the radar excitation receiver becomes half of the number of the antennas, thereby reducing the size and weight of the radar excitation receiver, Power consumption is reduced. Further, the number of parts is reduced, and the radar excitation receiver can be configured at low cost.

【0008】また第3の発明によるレーダ励振受信機
は、2つのアンテナからの受信信号を1つの受信系に入
力し、各々の信号のどちらかを第1の高周波スイッチに
て常に高速に切り替えて選択し、選択された信号を、第
1中間周波数に変換し、不要波除去、利得制御して第2
中間周波数に変換し、第2中間周波数の信号を第1の高
周波スイッチと同期した第2の高周波スイッチにて2つ
のアンテナからの受信信号に選別分離し、増幅してか
ら、各々2つのアンテナからの受信信号として信号処理
装置に出力するように構成したものである。このため2
つのアンテナからの受信信号を1つの受信系で処理でき
るので、レーダ励振受信機の受信系の個数はアンテナの
個数の半分となり、これによりレーダ励振受信機の寸
法、重量が小さくなり、消費電力が少なくなる。さら
に、部品点数が削減されレーダ励振受信機を安価に構成
できる。
A radar excitation receiver according to a third aspect of the present invention inputs signals received from two antennas to one receiving system, and always switches one of the signals at a high speed by a first high-frequency switch. Select, convert the selected signal to a first intermediate frequency, remove unnecessary waves,
The signal is converted into an intermediate frequency, the signal of the second intermediate frequency is separated and separated into reception signals from two antennas by a second high-frequency switch synchronized with the first high-frequency switch, and amplified, and then each of the signals is output from the two antennas. Is output to the signal processing device as the received signal of the above. Therefore 2
Since the signals received from one antenna can be processed by one receiving system, the number of receiving systems of the radar excitation receiver becomes half of the number of antennas, thereby reducing the size and weight of the radar excitation receiver and reducing power consumption. Less. Further, the number of parts is reduced, and the radar excitation receiver can be configured at low cost.

【0009】また第4の発明によるレーダ励振受信機
は、2つのアンテナからの受信信号を1つの受信系に入
力して増幅したのち、片方のアンテナからの受信信号の
みを第1の高周波遅延器にて時間遅延させてから、2つ
の信号を電力合成する。その後第1中間周波数に変換し
て不要波除去、利得制御して第2中間周波数に変換し、
第2中間周波数の信号を第1の高周波スイッチと同期し
た第2の高周波スイッチにて2つのアンテナからの受信
信号に選別分離し、不要波除去してから上記時間遅延を
実施していない方の受信信号のみを第2の高周波遅延器
で時間遅延させてから各々2つのアンテナからの受信信
号として信号処理装置に出力するように構成したもので
ある。このため2つのアンテナからの受信信号を1つの
受信系で処理できるので、レーダ励振受信機の受信系の
個数はアンテナの個数の半分となり、これによりレーダ
励振受信機の寸法、重量が小さくなり、消費電力が少な
くなる。さらに、部品点数が削減されレーダ励振受信機
を安価に構成できる。
In a radar excitation receiver according to a fourth aspect of the present invention, after signals received from two antennas are input to one receiving system and amplified, only a signal received from one antenna is received by a first high-frequency delay unit. , And power-combines the two signals. After that, the signal is converted to the first intermediate frequency, unnecessary waves are removed, the gain is controlled, and the signal is converted to the second intermediate frequency.
The signal of the second intermediate frequency is selectively separated into reception signals from the two antennas by a second high-frequency switch synchronized with the first high-frequency switch, and the time delay is not performed after removing unnecessary waves. Only the reception signal is time-delayed by the second high-frequency delay device, and then output to the signal processing device as reception signals from two antennas. For this reason, the reception signals from the two antennas can be processed by one reception system, so that the number of the reception systems of the radar excitation receiver becomes half of the number of the antennas, thereby reducing the size and weight of the radar excitation receiver, Power consumption is reduced. Further, the number of parts is reduced, and the radar excitation receiver can be configured at low cost.

【0010】[0010]

【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1を示す構成図であり、図において、1a,
1bは第1の受信信号入力端子、2a,2bは第1の高
周波増幅器、3a,3bは第1の局部信号入力端子、4
a,4bは第1の電力合成器、5a,5bは第1の周波
数ミキサ、6a,6bは第2の受信信号入力端子、7
a,7bは第2の高周波増幅器、8a,8bは第2の局
部信号入力端子、9a,9bは第2の周波数ミキサ、1
0a,10bは第1の帯域フィルタ、11a,11bは
利得制御回路、12a,12bは第1の電力分配器、1
3a,13bは第3の局部信号入力端子、14a,14
bは第2の帯域フィルタ、15a,15bは第3の周波
数ミキサ、16a,16bは第1の中間周波増幅器、1
7a,17bは第1の受信信号出力端子、18a,18
bは第4の局部信号入力端子、19a,19bは第3の
帯域フィルタ、20a,20bは第4の周波数ミキサ、
21a,21bは第2の中間周波増幅器、22a,22
bは第2の受信信号出力端子、23a,23bは受信系
である。また、24は第1の発振回路、25は第2の発
振回路、26は第2の電力分配器、27はパルス変調回
路、28は第3の電力分配器、29は第4の帯域フィル
タ、30は第5の周波数ミキサ、31は第3の高周波増
幅器、32は送信信号出力端子、33は周波数逓倍器、
34,35,36はそれぞれ第1,第2,第3のダイレ
クトデジタルシンセサイザ、37は第5の帯域フィル
タ、38は第6の周波数ミキサ、39は第4の電力分配
器、40,41はそれぞれ第5,第6の電力分配器、4
2は第6の帯域フィルタ、43は第7の周波数ミキサ、
44は第7の帯域フィルタ、45は第8の周波数ミキ
サ、46,47,48,49はそれぞれ第7,第8,第
9,第10の電力分配器である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a block diagram showing a first embodiment of the present invention.
1b is a first reception signal input terminal, 2a and 2b are first high-frequency amplifiers, 3a and 3b are first local signal input terminals,
a and 4b are first power combiners; 5a and 5b are first frequency mixers; 6a and 6b are second received signal input terminals;
a and 7b are second high frequency amplifiers; 8a and 8b are second local signal input terminals; 9a and 9b are second frequency mixers;
0a and 10b are first bandpass filters, 11a and 11b are gain control circuits, 12a and 12b are first power dividers,
3a and 13b are third local signal input terminals, 14a and 14
b is a second bandpass filter, 15a and 15b are third frequency mixers, 16a and 16b are first intermediate frequency amplifiers,
7a, 17b are first reception signal output terminals, 18a, 18
b is a fourth local signal input terminal, 19a and 19b are third bandpass filters, 20a and 20b are fourth frequency mixers,
21a, 21b are second intermediate frequency amplifiers, 22a, 22
b is a second reception signal output terminal, and 23a and 23b are reception systems. 24 is a first oscillation circuit, 25 is a second oscillation circuit, 26 is a second power divider, 27 is a pulse modulation circuit, 28 is a third power divider, 29 is a fourth bandpass filter, 30 is a fifth frequency mixer, 31 is a third high frequency amplifier, 32 is a transmission signal output terminal, 33 is a frequency multiplier,
Reference numerals 34, 35, and 36 denote first, second, and third direct digital synthesizers, 37, a fifth bandpass filter, 38, a sixth frequency mixer, 39, a fourth power divider, and 40, 41, respectively. Fifth and sixth power distributors, 4
2 is a sixth bandpass filter, 43 is a seventh frequency mixer,
44 is a seventh bandpass filter, 45 is an eighth frequency mixer, and 46, 47, 48, and 49 are seventh, eighth, ninth, and tenth power distributors, respectively.

【0011】つぎに動作について説明する。第1の発振
回路24は周波数fcoの信号を発生しその出力は第2
の電力分配器26で2分配される。2分配された信号の
片方はパルス変調回路27にてこのレーダ装置の送信パ
ルス幅にパルス変調される。また第2の発振回路25は
周波数fstの信号を発振し、その出力信号は第3の電
力分配器28にて2分配される。2分配された片方の信
号は第5の周波数ミキサ30にてパルス変調器27の出
力信号と周波数混合され、第4の帯域フィルタ29にて
数1に示す周波数成分のみが抽出される。
Next, the operation will be described. The first oscillating circuit 24 generates a signal having a frequency fco and outputs
Is divided into two by the power distributor 26 of FIG. One of the two divided signals is pulse-modulated by the pulse modulation circuit 27 to the transmission pulse width of the radar device. The second oscillating circuit 25 oscillates a signal of the frequency fst, and its output signal is split into two by a third power splitter 28. One of the two divided signals is frequency-mixed with the output signal of the pulse modulator 27 by the fifth frequency mixer 30, and only the frequency component shown in Expression 1 is extracted by the fourth bandpass filter 29.

【0012】[0012]

【数1】 (Equation 1)

【0013】その後、第3の高周波増幅器31にて適当
なレベルまで増幅されたのち、このレーダ装置の送信パ
ルス信号として送信信号出力端子32からこのレーダ装
置のアンテナに向けて出力される。一方、第2の電力分
配器26で2分配されたもう片方の信号は、周波数逓倍
器33にて周波数逓倍された後、後段の3つのダイレク
トデジタルシンセサイザ34,35,36のクロック信
号として使用される。第1のダイレクトデジタルシンセ
サイザ34は周波数foutの信号を発生し、その出力
信号は第3の電力分配器28にて2分配されたもう片方
の信号と第6の周波数ミキサ38にて周波数混合され、
第5の帯域フィルタ37にて数1に示す周波数成分のみ
が抽出される。その後、第4の電力分配器39にて2分
配される。また第2のダイレクトデジタルシンセサイザ
35は周波数f1の信号を、また第3のダイレクトデジ
タルシンセサイザ36は周波数f1よりΔfだけ高い周
波数の信号をそれぞれ発生し、それぞれの出力は第5の
電力分配器40、第6の電力分配器41でそれぞれ2分
配されたのち、さらに第9、第10の電力分配器48,
49により2分配され、第1および第2の受信系23
a,23bのそれぞれの第3の局部信号入力端子13
a,13bと第4の局部信号入力端子18a,18bに
供給される。第5の電力分配器40で2分配されたもう
片方の周波数f1の信号は、第7の周波数ミキサ43に
て第4の電力分配器39の片方の出力信号と周波数混合
され、第6の帯域フィルタ42にて数2に示す周波数成
分のみが抽出される。
Thereafter, the signal is amplified to an appropriate level by a third high-frequency amplifier 31, and then output from a transmission signal output terminal 32 as a transmission pulse signal of the radar device to an antenna of the radar device. On the other hand, the other signal divided into two by the second power divider 26 is frequency-multiplied by the frequency multiplier 33 and then used as a clock signal for the three subsequent direct digital synthesizers 34, 35, 36. You. The first direct digital synthesizer 34 generates a signal having a frequency fout, and an output signal of the first direct digital synthesizer 34 is frequency-mixed with the other signal divided into two by the third power divider 28 by a sixth frequency mixer 38.
The fifth bandpass filter 37 extracts only the frequency components shown in Expression 1. Thereafter, the second power is distributed by the fourth power distributor 39. The second direct digital synthesizer 35 generates a signal having a frequency f1 and the third direct digital synthesizer 36 generates a signal having a frequency higher than the frequency f1 by Δf. After being divided into two by the sixth power distributor 41, ninth and tenth power distributors 48,
49 and the first and second receiving systems 23
a, 23b each of the third local signal input terminals 13
a, 13b and a fourth local signal input terminal 18a, 18b. The signal of the other frequency f1 divided into two by the fifth power divider 40 is frequency-mixed by the seventh frequency mixer 43 with the output signal of one of the fourth power dividers 39 to form a sixth band. The filter 42 extracts only the frequency components shown in Expression 2.

【0014】[0014]

【数2】 (Equation 2)

【0015】その後、第7の電力分配器46にて2分配
されて第1、および第2の受信系23a,23bの各々
の第1の局部信号入力端子3a,3bに供給される。ま
た、第6の電力分配器41で2分配されたもう片方の周
波数がf1よりΔfだけ高い信号は、第8の周波数ミキ
サ45にて第4の電力分配器39のもう片方の出力信号
と周波数混合され、第7の帯域フィルタ44にて数3に
示す周波数成分のみが抽出される。
Thereafter, the signal is split into two by a seventh power divider 46 and supplied to the first local signal input terminals 3a and 3b of the first and second receiving systems 23a and 23b. The other frequency-divided signal divided by the sixth power divider 41 whose frequency is higher than f1 by Δf is converted by the eighth frequency mixer 45 into the other output signal of the fourth power divider 39 and the frequency. The frequency components are mixed, and only the frequency components shown in Expression 3 are extracted by the seventh band filter 44.

【0016】[0016]

【数3】 (Equation 3)

【0017】その後、第8の電力分配器47にて2分配
されて第1、および第2の受信系23a,23bの各々
の第2の局部信号入力端子8a,8bに供給される。
Thereafter, the signal is split into two by an eighth power divider 47 and supplied to the second local signal input terminals 8a and 8b of the first and second receiving systems 23a and 23b.

【0018】一方、異なる2つのアンテナで受信したこ
のレーダ装置の受信信号は、それぞれ第1および第2の
受信信号入力端子1a,6aに入力される。このとき、
受信信号の周波数は送信信号出力端子32の信号周波数
と等しく数1で表される。第1の受信信号入力端子1a
に入力されたこのレーダ装置の受信信号は、第1の高周
波増幅器2aにて増幅された後、第1の周波数ミキサ5
aにて第1の局部信号入力端子3aに供給されている信
号と周波数混合される。この時の第1の周波数ミキサ5
aの出力信号周波数は数4で表される。
On the other hand, received signals of the radar apparatus received by two different antennas are input to first and second received signal input terminals 1a and 6a, respectively. At this time,
The frequency of the reception signal is equal to the signal frequency of the transmission signal output terminal 32 and is expressed by Equation 1. First received signal input terminal 1a
The received signal of the radar device input to the first frequency mixer 5a is amplified by a first high-frequency amplifier 2a, and then amplified by a first frequency mixer 5a.
At a, the signal is frequency-mixed with the signal supplied to the first local signal input terminal 3a. At this time, the first frequency mixer 5
The output signal frequency of “a” is expressed by Expression 4.

【0019】[0019]

【数4】 (Equation 4)

【0020】また、第2の受信信号入力端子6aに入力
されたこのレーダ装置の受信信号は、第2の高周波増幅
器7aにて増幅された後、第2の周波数ミキサ9aにて
第2の局部信号入力端子8aと周波数混合される。この
時の第2の周波数ミキサ9aの出力信号周波数は数5で
表される。
The reception signal of the radar device input to the second reception signal input terminal 6a is amplified by a second high-frequency amplifier 7a, and then amplified by a second frequency mixer 9a. The frequency is mixed with the signal input terminal 8a. The output signal frequency of the second frequency mixer 9a at this time is represented by Expression 5.

【0021】[0021]

【数5】 (Equation 5)

【0022】上記第1および第2の周波数ミキサ5a,
9aの出力信号は第1の電力合成器4aにて合成され第
1の帯域フィルタ10aに入力される。ここで第1の帯
域フィルタ10aの周波数特性を図2に示す。したがっ
て、第1の帯域フィルタ10aの出力信号の周波数成分
は数6となる。
The first and second frequency mixers 5a, 5a,
The output signal 9a is synthesized by the first power combiner 4a and input to the first bandpass filter 10a. FIG. 2 shows the frequency characteristics of the first bandpass filter 10a. Therefore, the frequency component of the output signal of the first bandpass filter 10a is given by Equation 6.

【0023】[0023]

【数6】 (Equation 6)

【0024】すなわち、異なる2つのアンテナからの受
信信号は、周波数がΔfだけ異なる第1中間周波数に変
換され、1つの信号に合成される。第1中間周波数に変
換された2つのアンテナからの受信信号は、利得制御回
路11aにて適当なレベルに増幅されたのち、第1の電
力分配器12aにて2分配される。ここで、利得制御回
路11a、第1の電力分配器12aは第1の帯域フィル
タ10aが出力する信号を扱える周波数帯域を有してい
る。2分配された信号の片方は、第3の周波数ミキサ1
5aで第3の局部信号入力端子3からの信号と周波数混
合される。この時の第3の周波数ミキサ15aの出力信
号周波数は数7で表される。
That is, signals received from two different antennas are converted into a first intermediate frequency having a frequency different by Δf, and are combined into one signal. The received signals from the two antennas converted to the first intermediate frequency are amplified to an appropriate level by the gain control circuit 11a, and then split into two by the first power splitter 12a. Here, the gain control circuit 11a and the first power divider 12a have a frequency band that can handle the signal output from the first bandpass filter 10a. One of the two split signals is the third frequency mixer 1
At 5a, the signal is frequency-mixed with the signal from the third local signal input terminal 3. The output signal frequency of the third frequency mixer 15a at this time is expressed by Expression 7.

【0025】[0025]

【数7】 (Equation 7)

【0026】ここで第2の帯域フィルタ14aの周波数
特性を図3に示す。したがって、第2の帯域フィルタ1
4aの出力信号の周波数成分は数8となる。
FIG. 3 shows the frequency characteristics of the second bandpass filter 14a. Therefore, the second bandpass filter 1
The frequency component of the output signal of 4a is given by equation (8).

【0027】[0027]

【数8】 (Equation 8)

【0028】その後、第2の帯域フィルタ14aの出力
信号は第1の中間周波増幅器16aにて増幅された後、
第1の受信信号入力端子1aに入力された受信信号の第
2中間周波数信号として第1の受信信号出力端子17a
からこのレーダ装置の信号処理装置に向けて出力され
る。また、第1の電力分配器1にて2分配されたもう片
方信号の片方は、第4の周波数ミキサ20aで第4の局
部信号入力端子18aからの信号と周波数混合される。
この時の第4の周波数ミキサ20aの出力信号周波数は
数9で表される。
Thereafter, the output signal of the second bandpass filter 14a is amplified by the first intermediate frequency amplifier 16a.
The first reception signal output terminal 17a is used as a second intermediate frequency signal of the reception signal input to the first reception signal input terminal 1a.
Is output to the signal processing device of this radar device. Further, one of the other signals divided into two by the first power divider 1 is frequency-mixed with the signal from the fourth local signal input terminal 18a by the fourth frequency mixer 20a.
The output signal frequency of the fourth frequency mixer 20a at this time is expressed by Expression 9.

【0029】[0029]

【数9】 (Equation 9)

【0030】ここで第2の帯域フィルタ19aの周波数
特性を図4に示す。このため第2の帯域フィルタ14a
の出力信号の周波数成分も数8となる。その後、第3の
帯域フィルタ19aの出力信号は第2の中間周波増幅器
21aにて増幅された後、第2の受信信号入力端子6a
に入力された受信信号の第2中間周波数信号として第2
の受信信号出力端子22aからこのレーダ装置の信号処
理装置に向けて出力される。上記のように、第1の受信
信号入力端子1aおよび第2の受信信号入力端子6aか
ら第1の受信信号出力端子17aおよび第2の受信信号
出力端子22aまでで構成される第1の受信系23aと
同じ構成の第2の受信系23bがあり、第2の受信系2
3bは第1の受信系23aと同様にして、2つのアンテ
ナからの受信信号を第2中間周波数に変換、増幅してこ
のレーダ装置の信号処理装置に向けて出力する。なお、
図1は4つのアンテナを有するレーダ装置におけるレー
ダ励振受信機の構成を示したものであり、5つ以上のア
ンテナを有するレーダ装置においては、受信系の数を増
やして構成する。
FIG. 4 shows the frequency characteristics of the second bandpass filter 19a. Therefore, the second bandpass filter 14a
The frequency component of the output signal is After that, the output signal of the third bandpass filter 19a is amplified by the second intermediate frequency amplifier 21a, and then the second reception signal input terminal 6a
The second intermediate frequency signal of the received signal input to the second
Is output from the reception signal output terminal 22a of the radar device to the signal processing device of the radar device. As described above, the first reception system including the first reception signal input terminal 1a and the second reception signal input terminal 6a to the first reception signal output terminal 17a and the second reception signal output terminal 22a. There is a second receiving system 23b having the same configuration as that of the second receiving system 23a.
3b converts the signals received from the two antennas into a second intermediate frequency, amplifies the signals, and outputs the converted signals to the signal processing device of the radar device, similarly to the first receiving system 23a. In addition,
FIG. 1 shows the configuration of a radar excitation receiver in a radar apparatus having four antennas. In a radar apparatus having five or more antennas, the number of reception systems is increased.

【0031】実施の形態2.図5はこの発明の実施の形
態2を示す構成図であり、図において、1a,1bは第
1の受信信号入力端子、2a,2bは第1の高周波増幅
器、4a,4bは電力合成器、5a,5bは第1の周波
数ミキサ、6a,6bは第2の受信信号入力端子、7
a,7bは第2の高周波増幅器、9a,9bは第2の周
波数ミキサ、10a,10bは第1の帯域フィルタ、1
1a,11bは利得制御回路、12a,12bは第1の
電力分配器、14a,14bは第2の帯域フィルタ、1
5a,15bは第3の周波数ミキサ、16a,16bは
第1の中間周波増幅器、17a,17bは第1の受信信
号出力端子、19a,19bは第3の帯域フィルタ、2
0a,20bは第4の周波数ミキサ、21a,21bは
第2の中間周波増幅器、22a,22bは第2の受信信
号出力端子である。また、24は第1の発振回路、25
は第2の発振回路、26は第2の電力分配器、27はパ
ルス変調回路、28は第3の電力分配器、29は第4の
帯域フィルタ、30は第5の周波数ミキサ、31は第3
の高周波増幅器、32は送信信号出力端子、33は周波
数逓倍器、34は第1のダイレクトデジタルシンセサイ
ザ、37は第5の帯域フィルタ、38は第6の周波数ミ
キサ、50a,50bは第1の局部信号入力端子、51
a,51bは第1のダイプレクサ、52a,52bは第
2の局部信号入力端子、53a,53bは第2のダイプ
レクサ、54a,54bは受信系、55は第2のダイレ
クトデジタルシンセサイザ、56は制御回路、57は第
4の電力分配器、58は第6の帯域フィルタ、59は第
7の周波数ミキサ、60,61は第5、第6の電力分配
器である。
Embodiment 2 FIG. 5 is a block diagram showing Embodiment 2 of the present invention. In the drawing, reference numerals 1a and 1b denote first reception signal input terminals, 2a and 2b denote first high-frequency amplifiers, 4a and 4b denote power combiners, 5a and 5b are first frequency mixers; 6a and 6b are second received signal input terminals;
a and 7b are second high-frequency amplifiers; 9a and 9b are second frequency mixers; 10a and 10b are first bandpass filters;
1a and 11b are gain control circuits, 12a and 12b are first power dividers, 14a and 14b are second bandpass filters,
5a and 15b are third frequency mixers, 16a and 16b are first intermediate frequency amplifiers, 17a and 17b are first reception signal output terminals, 19a and 19b are third bandpass filters,
0a and 20b are fourth frequency mixers, 21a and 21b are second intermediate frequency amplifiers, and 22a and 22b are second reception signal output terminals. 24 is a first oscillation circuit;
Is a second oscillation circuit, 26 is a second power divider, 27 is a pulse modulation circuit, 28 is a third power divider, 29 is a fourth bandpass filter, 30 is a fifth frequency mixer, and 31 is a 3
, A transmission signal output terminal 32, a frequency multiplier 33, a first direct digital synthesizer 34, a fifth bandpass filter 37, a sixth frequency mixer 38, and first local mixers 50a and 50b. Signal input terminal, 51
a and 51b are first diplexers, 52a and 52b are second local signal input terminals, 53a and 53b are second diplexers, 54a and 54b are reception systems, 55 is a second direct digital synthesizer, and 56 is a control circuit. , 57 are a fourth power divider, 58 is a sixth bandpass filter, 59 is a seventh frequency mixer, and 60 and 61 are fifth and sixth power dividers.

【0032】次に動作について説明する。第1の発振回
路24で発生した周波数fcoの信号は、第2の電力分
配器26を通ってパルス変調回路27にてパルス変調し
てから第5の周波数ミキサ30にて第2の発振回路25
で作成した周波数fstの信号を第3の電力分配器28
で2分配したものの片方と周波数混合し、第4の帯域フ
ィルタ29で周波数がfstとfcoの和の成分のみを
抽出し、第3の高周波増幅器31で適当なレベルまで増
幅して送信信号出力端子32からアンテナにむけて出力
するのは実施の形態1の場合と同じである。一方、第2
の電力分配器26で2分配されたもう片方の信号は、周
波数逓倍器33にて周波数逓倍されたのち、後段の2つ
のダイレクトデジタルシンセサイザ34,55のクロッ
ク信号として使用される。
Next, the operation will be described. The signal of the frequency fco generated by the first oscillation circuit 24 passes through the second power divider 26, is pulse-modulated by the pulse modulation circuit 27, and is then modulated by the fifth frequency mixer 30 into the second oscillation circuit 25.
The signal of the frequency fst created by the third power distributor 28
The frequency is mixed with one of the two components, and the fourth bandpass filter 29 extracts only the component of the sum of the frequencies fst and fco, and the third high-frequency amplifier 31 amplifies the component to an appropriate level. Outputting from 32 to the antenna is the same as in the first embodiment. On the other hand, the second
The other signal that has been split into two by the power divider 26 is frequency-multiplied by the frequency multiplier 33 and then used as a clock signal for two direct digital synthesizers 34 and 55 at the subsequent stage.

【0033】第1のダイレクトデジタルシンセサイザ3
4は周波数foutの信号を発生し、第4の電力分配器
28にて2分配された周波数fstのもう片方の信号と
第6の周波数ミキサ38にて周波数混合され、第5の帯
域フィルタ37にて数1に示す周波数成分のみが抽出さ
れる。また第2のダイレクトデジタルシンセサイザ55
は制御回路56の制御により、周波数f1の信号とf1
よりΔfだけ高い周波数の信号とを交互に高速に切り替
えて発振する。この周波数が高速に切り替わっている信
号は、第4の電力分配器57にて2分配され、その片方
は第6の電力分配器61でさらに2分配されて2つの受
信系54a,54bの各々の第2の局部信号入力端子5
2a,52bに供給される。また第4の電力分配器57
のもう片方の出力は、第5の帯域フィルタ37の出力と
第7の周波数ミキサ59にて周波数混合され、第6の帯
域フィルタ58にて数2および数3で示される周波数が
高速に切り替わっている信号成分のみが抽出される。そ
の後第5の電力分配器60にて2分配され2つの受信系
54a,54bの各々の第1の局部信号入力端子50
a,50bに供給される。また第1の局部信号入力端子
50a,50bに数2で示される周波数の信号が供給さ
れているときは、第2の局部信号入力端子52a,52
bには周波数f1の信号が供給され、第1の局部信号入
力端子50a,50bに数3で示される周波数の信号が
供給されているときは、第2の局部信号入力端子52
a,52bには周波数がf1よりΔfだけ高い周波数の
信号が供給される。
First direct digital synthesizer 3
4 generates a signal of frequency fout, and the other signal of frequency fst, which is divided into two by the fourth power divider 28, is frequency-mixed by the sixth frequency mixer 38. Only the frequency components shown in Equation 1 are extracted. Also, the second direct digital synthesizer 55
Is a signal of frequency f1 and f1
A signal having a frequency higher by Δf is alternately switched at high speed to oscillate. The signal whose frequency is switched at a high speed is divided into two by a fourth power divider 57, and one of the signals is further divided by a sixth power divider 61 to each of the two receiving systems 54a and 54b. Second local signal input terminal 5
2a and 52b. In addition, the fourth power distributor 57
The other output is mixed in frequency with the output of the fifth bandpass filter 37 and the seventh frequency mixer 59, and the frequency represented by Expressions 2 and 3 is switched at high speed by the sixth bandpass filter 58. Only the present signal component is extracted. After that, the first local signal input terminal 50 of each of the two receiving systems 54a and 54b is split by the fifth power divider 60.
a, 50b. Further, when a signal having a frequency represented by Expression 2 is supplied to the first local signal input terminals 50a and 50b, the second local signal input terminals 52a and 52b are provided.
b, a signal having a frequency f1 is supplied to the first local signal input terminals 50a and 50b, and when a signal having a frequency represented by Expression 3 is supplied to the first local signal input terminals 50a and 50b, the second local signal input terminal 52 is provided.
Signals having a frequency higher than f1 by Δf are supplied to a and 52b.

【0034】一方、異なる2つのアンテナで受信したこ
のレーダ装置の受信信号は、それぞれ第1および第2の
受信信号入力端子1a,6aに入力される。このとき、
受信信号の周波数は送信信号出力端子32の信号周波数
と等しく数1で表される。第1の局部信号入力端子50
aに供給された信号は、その信号の周波数が数2で表さ
れるときは第1の周波数ミキサ5aに、数3で表される
ときは第2の周波数ミキサ9aに第1のダイプレクサ5
1aにより分離、供給される。第1の受信信号入力端子
1aに入力されたこのレーダ装置の受信信号は、第1の
高周波増幅器2aにて増幅された後、第1の周波数ミキ
サ5aにて第1のダイプレクサ51aからの信号と周波
数混合される。この時の第1の周波数ミキサ5aの出力
信号は時間的に間欠となり、周波数は数4で表される。
第2の受信信号入力端子6aに入力されたこのレーダ装
置の受信信号は、第2の高周波増幅器7aにて増幅され
た後、第2の周波数ミキサ9aにて第1のダイプレクサ
51aからの信号と周波数混合される。この時の第2の
周波数ミキサ5aの出力信号も時間的に間欠となり周波
数は数5で表される。これら第1の周波数ミキサ5aと
第2の周波数ミキサ9aの出力信号は電力合成器4aに
て合成され、第1の帯域フィルタ10aに入力される。
ここで第1の帯域フィルタ10aの周波数特性は実施の
形態1の場合と同じく図2に示される通りである。した
がって、第1の帯域フィルタ10aの出力信号は数6に
示す周波数成分が交互に出力するものとなる。すなわ
ち、異なる2つのアンテナからの受信信号は、周波数が
Δfだけ異なる第1中間周波数に時間的に交互に、高速
に切り替えて変換、合成される。
On the other hand, the reception signals of this radar device received by two different antennas are input to first and second reception signal input terminals 1a and 6a, respectively. At this time,
The frequency of the reception signal is equal to the signal frequency of the transmission signal output terminal 32 and is expressed by Equation 1. First local signal input terminal 50
a is supplied to the first frequency mixer 5a when the frequency of the signal is represented by the equation (2), and to the second frequency mixer 9a when the frequency of the signal is represented by the equation (3).
1a. The reception signal of the radar device input to the first reception signal input terminal 1a is amplified by the first high-frequency amplifier 2a, and then is amplified by the first frequency mixer 5a with the signal from the first diplexer 51a. The frequencies are mixed. At this time, the output signal of the first frequency mixer 5a is temporally intermittent, and the frequency is represented by Expression 4.
The reception signal of the radar device input to the second reception signal input terminal 6a is amplified by the second high-frequency amplifier 7a, and then, is amplified by the second frequency mixer 9a with the signal from the first diplexer 51a. The frequencies are mixed. At this time, the output signal of the second frequency mixer 5a also becomes temporally intermittent, and the frequency is represented by Expression 5. The output signals of the first frequency mixer 5a and the second frequency mixer 9a are combined by the power combiner 4a and input to the first bandpass filter 10a.
Here, the frequency characteristics of the first bandpass filter 10a are as shown in FIG. 2 as in the case of the first embodiment. Therefore, the output signal of the first bandpass filter 10a is such that the frequency components shown in Equation 6 are output alternately. That is, the received signals from the two different antennas are converted and combined by switching at high speed alternately with time to the first intermediate frequency having a frequency different by Δf.

【0035】第1中間周波数に変換された2つのアンテ
ナからの受信信号は、利得制御回路11aにて適当なレ
ベルに増幅されたのち、第1の電力分配器12aにて2
分配される。一方、第2の局部信号入力端子に供給され
た信号は、その信号周波数がf1のときは第3の周波数
ミキサ15aに、信号周波数はf1よりΔfだけ大きい
ときは第4の周波数ミキサ20aに、第2のダイプレク
サ53aにより分離して供給される。第2の局部信号入
力端子52aに供給されている信号の周波数がf1のと
きは、この周波数f1の信号と第1の電力分配器12a
の片方の出力信号とが第3の周波数ミキサ15aで周波
数混合される。この時の第3の周波数ミキサ15aの出
力信号は時間的に間欠に、すなわちパルス状となり、出
力信号が存在しているときの出力信号周波数は数10と
なる。
The received signals from the two antennas converted to the first intermediate frequency are amplified to an appropriate level by a gain control circuit 11a, and then amplified by a first power divider 12a.
Be distributed. On the other hand, the signal supplied to the second local signal input terminal is supplied to the third frequency mixer 15a when the signal frequency is f1, and to the fourth frequency mixer 20a when the signal frequency is larger than Δ1 by Δf. It is supplied separately by the second diplexer 53a. When the frequency of the signal supplied to the second local signal input terminal 52a is f1, the signal of this frequency f1 and the first power divider 12a
Is mixed in frequency with the third frequency mixer 15a. At this time, the output signal of the third frequency mixer 15a is temporally intermittent, that is, pulse-shaped, and the output signal frequency when an output signal exists is several tens.

【0036】[0036]

【数10】 (Equation 10)

【0037】第2の帯域フィルタ14aの周波数特性は
実施の形態1の場合と同じであり図3で示される。した
がって、第2の帯域フィルタ14aの出力信号は、周波
数成分が数8で示される信号が、時間的に間欠に出力さ
れる。その後、第2の帯域フィルタ14aの出力信号は
第2の中間周波増幅器21aにて増幅された後、第1の
受信信号出力端子22aからこのレーダ装置の信号処理
装置に向けて出力される。つまり、第1の受信信号入力
端子1aに入力した信号の第2中間周波数信号が間欠的
に第1の受信信号出力端子から出力される。また第2の
局部信号入力端子52aに供給されている信号の周波数
がf1よりΔfだけ高い場合のときは、この信号と第1
の電力分配器12aの片方の出力信号とが第4の周波数
ミキサ20aで周波数混合される。この時の第4の周波
数ミキサ20aの出力信号は時間的に間欠に、すなわち
パルス状となり、出力信号が存在しているときの出力信
号周波数は数11となる。
The frequency characteristic of the second bandpass filter 14a is the same as that of the first embodiment and is shown in FIG. Therefore, as the output signal of the second bandpass filter 14a, a signal whose frequency component is represented by Expression 8 is output intermittently in time. Thereafter, the output signal of the second bandpass filter 14a is amplified by the second intermediate frequency amplifier 21a, and then output from the first reception signal output terminal 22a to the signal processing device of the radar device. That is, the second intermediate frequency signal of the signal input to the first reception signal input terminal 1a is output intermittently from the first reception signal output terminal. If the frequency of the signal supplied to the second local signal input terminal 52a is higher than f1 by Δf, this signal and the first
And one output signal of the power divider 12a is frequency-mixed by the fourth frequency mixer 20a. At this time, the output signal of the fourth frequency mixer 20a is temporally intermittent, that is, in the form of a pulse, and the output signal frequency when an output signal is present is represented by Formula 11.

【0038】[0038]

【数11】 [Equation 11]

【0039】第3の帯域フィルタ19aの周波数特性は
実施の形態1の場合と同じであり図4で示される。した
がって、第3の帯域フィルタ19aの出力信号は、周波
数成分が数8で示される信号が、時間的に間欠に出力さ
れる。その後第2の中間周波増幅器21aにて増幅され
た後、第2の受信信号出力端子22aからこのレーダ装
置の信号処理装置に向けて出力される。つまり、第2の
受信信号入力端子6aに入力した信号の第2中間周波数
信号が間欠的に第2の受信信号出力端子22aから出力
される。ここまで説明した各部の時間的動作を図6に示
す。上記のように、第1の受信信号入力端子1a、およ
び第2の受信信号入力端子6aから第1の受信信号出力
端子17a、および第2の受信信号出力端子22aまで
で構成される第1の受信系23aと同じ構成の第2の受
信系23bがあり、第2の受信系23bは第1の受信系
23aと同様にして、2つのアンテナからの受信信号を
第2中間周波数に変換、増幅してこのレーダ装置の信号
処理装置に向けて出力する。ここで、受信系54a,5
4bが出力する時間的に間欠な受信信号は、その繰り返
し時間が十分短いので、レーダ信号処理装置にて信号処
理を実施することができる。なお、図5は4つのアンテ
ナを有するレーダ装置におけるレーダ励振受信機の構成
を示したものであり、5つ以上のアンテナを有するレー
ダ装置においては、受信系の数を増やして構成する。
The frequency characteristic of the third bandpass filter 19a is the same as that of the first embodiment and is shown in FIG. Therefore, as the output signal of the third bandpass filter 19a, a signal whose frequency component is represented by Expression 8 is output intermittently in time. Then, after being amplified by the second intermediate frequency amplifier 21a, the signal is output from the second reception signal output terminal 22a to the signal processing device of the radar device. That is, the second intermediate frequency signal of the signal input to the second reception signal input terminal 6a is output intermittently from the second reception signal output terminal 22a. FIG. 6 shows the temporal operation of each unit described so far. As described above, the first reception signal input terminal 1a and the second reception signal input terminal 6a to the first reception signal output terminal 17a and the first reception signal output terminal 22a. There is a second receiving system 23b having the same configuration as the receiving system 23a. The second receiving system 23b converts and amplifies signals received from the two antennas into a second intermediate frequency in the same manner as the first receiving system 23a. Then, the signal is output to the signal processing device of the radar device. Here, the receiving systems 54a, 54
Since the repetition time of the temporally intermittent received signal output by 4b is sufficiently short, signal processing can be performed by the radar signal processing device. FIG. 5 shows the configuration of a radar excitation receiver in a radar apparatus having four antennas. In a radar apparatus having five or more antennas, the number of reception systems is increased.

【0040】実施の形態3.図7はこの発明の実施の形
態3を示す構成図であり、図において、1a,1bは第
1の受信信号入力端子、2a,2bは第1の高周波増幅
器、6a,6bは第2の受信信号入力端子、7a,7b
は第2の高周波増幅器、11a,11bは利得制御回
路、16a,16bは第1の中間周波増幅器、17a,
17bは第1の受信信号出力端子、21a,21bは第
2の中間周波増幅器、22a,22bは第2の受信信号
出力端子である。また、24は第1の発振回路、25は
第2の発振回路、26は第2の電力分配器、27はパル
ス変調回路、28は第3の電力分配器、29は第4の帯
域フィルタ、30は第5の周波数ミキサ、31は第3の
高周波増幅器、32は送信信号出力端子、33は周波数
逓倍器、50a,50bは第1の局部信号入力端子、5
2a,52bは第2の局部信号入力端子、60,61は
第4、第3の電力分配器、62a,62bは第1の高周
波スイッチ、63a,63bは第1の周波数ミキサ、6
4a,64bは第1の帯域フィルタ、65a,65bは
第2の周波数ミキサ、66a,66bは第2の帯域フィ
ルタ、67a,67bは第2の高周波スイッチ、68
a,68bは制御回路、69a,69bは受信系、70
はダイレクトデジタルシンセサイザである。
Embodiment 3 FIG. 7 is a block diagram showing Embodiment 3 of the present invention. In the drawing, reference numerals 1a and 1b denote first reception signal input terminals, 2a and 2b denote first high-frequency amplifiers, and 6a and 6b denote second reception. Signal input terminal, 7a, 7b
Is a second high frequency amplifier, 11a and 11b are gain control circuits, 16a and 16b are first intermediate frequency amplifiers, 17a and 17a.
17b is a first reception signal output terminal, 21a and 21b are second intermediate frequency amplifiers, and 22a and 22b are second reception signal output terminals. 24 is a first oscillation circuit, 25 is a second oscillation circuit, 26 is a second power divider, 27 is a pulse modulation circuit, 28 is a third power divider, 29 is a fourth bandpass filter, Reference numeral 30 denotes a fifth frequency mixer, 31 denotes a third high-frequency amplifier, 32 denotes a transmission signal output terminal, 33 denotes a frequency multiplier, and 50a and 50b denote first local signal input terminals.
2a and 52b are second local signal input terminals, 60 and 61 are fourth and third power distributors, 62a and 62b are first high frequency switches, 63a and 63b are first frequency mixers, 6
4a and 64b are first bandpass filters, 65a and 65b are second frequency mixers, 66a and 66b are second bandpass filters, 67a and 67b are second high frequency switches, 68
a and 68b are control circuits; 69a and 69b are reception systems;
Is a direct digital synthesizer.

【0041】つぎに動作について説明する。第1の発振
回路24で発生した周波数fcoの信号は、第2の電力
分配器26を通ってパルス変調回路27にてパルス変調
してから第3の周波数ミキサ30にて第2の発振回路2
5で作成した周波数fstの信号を第2の電力分配器2
8で2分配したものの片方と周波数混合し、第3の帯域
フィルタ29で周波数がfstとfcoの和の成分のみ
を抽出し、第3の高周波増幅器31で適当なレベルまで
増幅して送信信号出力端子32からアンテナにむけて出
力するのは実施の形態1の場合と同じである。一方、第
2の電力分配器26で2分配されたもう片方の信号は、
周波数逓倍器33にて周波数逓倍されたのち、後段のダ
イレクトデジタルシンセサイザ70のクロック信号とし
て使用される。ダイレクトデジタルシンセサイザ70は
周波数foutの信号を発生し、第3の電力分配器61
にて2分配され、第1および、第2の受信系69a,6
9bの各々の第2の局部信号入力端子52a,52bに
供給される。また第2の電力分配器28にて分配された
もう片方の信号は第4の電力分配器60にて2分配さ
れ、第1および、第2の受信系69a,69bの各々の
第1の局部信号入力端子50a,50bに供給される。
Next, the operation will be described. The signal of the frequency fco generated by the first oscillation circuit 24 passes through the second power distributor 26, is pulse-modulated by the pulse modulation circuit 27, and is then modulated by the third frequency mixer 30 into the second oscillation circuit 2
5 to the second power divider 2
8, the frequency is mixed with one of the two components, and the third band-pass filter 29 extracts only the sum of the components fst and fco, and the third high-frequency amplifier 31 amplifies it to an appropriate level to output the transmission signal. The output from the terminal 32 to the antenna is the same as in the first embodiment. On the other hand, the other signal split into two by the second power splitter 26 is
After being frequency-multiplied by the frequency multiplier 33, it is used as a clock signal of a direct digital synthesizer 70 at the subsequent stage. The direct digital synthesizer 70 generates a signal of the frequency fout,
, And the first and second receiving systems 69a, 69
9b are supplied to respective second local signal input terminals 52a, 52b. The other signal distributed by the second power distributor 28 is further divided into two by the fourth power distributor 60, and the first local signals of the first and second receiving systems 69a and 69b are respectively provided. The signal is supplied to the signal input terminals 50a and 50b.

【0042】一方、異なる2つのアンテナで受信したこ
のレーダ装置の受信信号は、それぞれ第1および第2の
受信信号入力端子1a,6aに入力される。このとき、
受信信号の周波数は送信信号出力端子32の信号周波数
と等しく数1で表される。これら2つの受信信号はそれ
ぞれ第1の高周波増幅器2a、および第2の高周波増幅
器7aにて増幅された後、第1の高周波切替えスイッチ
62aにてそのどちらかが選択される。第1の高周波ス
イッチ62aは制御回路68aからの信号により切り替
え動作を高速に繰り返している。第1の高周波スイッチ
63aの出力信号は第1の局部信号入力端子50aから
の信号と第1の周波数ミキサ63aにて周波数混合され
る。この時、第1の周波数ミキサの出力信号周波数は数
12で表される。
On the other hand, the received signals of the radar device received by two different antennas are input to first and second received signal input terminals 1a and 6a, respectively. At this time,
The frequency of the reception signal is equal to the signal frequency of the transmission signal output terminal 32 and is expressed by Equation 1. After these two received signals are amplified by the first high-frequency amplifier 2a and the second high-frequency amplifier 7a, one of them is selected by the first high-frequency switch 62a. The first high-frequency switch 62a repeats the switching operation at a high speed by a signal from the control circuit 68a. The output signal of the first high-frequency switch 63a is frequency-mixed with the signal from the first local signal input terminal 50a by the first frequency mixer 63a. At this time, the output signal frequency of the first frequency mixer is expressed by Expression 12.

【0043】[0043]

【数12】 (Equation 12)

【0044】第1の周波数ミキサの出力信号のうち、周
波数がfcoの成分のみを第1の帯域フィルタ64aで
抽出する。その結果、第1の帯域フィルタ64aの出力
信号は、受信系69aの第1中間周波数となり、時間的
に第1の受信信号入力端子1aからの信号成分と第2の
受信信号入力端子6aからの成分とを高速に切り替わっ
ているものとなる。その後利得制御回路11aにて適当
なレベルまで増幅されたのち、第2の周波数ミキサ65
aにて第2の局部信号入力端子52aからの信号と周波
数混合される。第2の周波数ミキサ65aの出力信号の
周波数成分は数13となる。
From the output signal of the first frequency mixer, only the component whose frequency is fco is extracted by the first bandpass filter 64a. As a result, the output signal of the first bandpass filter 64a becomes the first intermediate frequency of the reception system 69a, and the signal component from the first reception signal input terminal 1a and the signal component from the second reception signal input terminal 6a in time. The component is switched at high speed. Thereafter, the signal is amplified to an appropriate level by the gain control circuit 11a, and then the second frequency mixer 65
At a, the signal is frequency-mixed with the signal from the second local signal input terminal 52a. The frequency component of the output signal of the second frequency mixer 65a is given by Expression 13.

【0045】[0045]

【数13】 (Equation 13)

【0046】第2の周波数ミキサ65aの出力信号のう
ち、周波数成分が数8で示される成分のみを第2の帯域
フィルタ66aで抽出し、第2の高周波スイッチ67a
に入力する。この第2の高周波スイッチ67aは制御回
路68aにて第1の高周波スイッチ62aと時間的に同
期して動作しており、第1の受信信号入力端子1aの成
分の信号が入力されたタイミングではその信号を第1の
中間周波増幅器16aに出力し、第2の受信信号入力端
子6aの成分の信号が入力されたタイミングではその信
号を第2の中間周波増幅器21aに出力するように動作
する。第1および第2の中間周波増幅器16a,21a
により適当なレベルに増幅された信号は受信信号出力端
子17a,22aから時間的に間欠な信号としてこのレ
ーダ装置の信号処理装置にむけて出力される。ここまで
説明した各部の時間的動作を図8に示す。上記のよう
に、第1の受信信号入力端子1a,および第2の受信信
号入力端子6aから第1の受信信号出力端子17a、お
よび第2の受信信号出力端子22aまでで構成される第
1の受信系69aと同じ構成の第2の受信系69bがあ
り、第2の受信系69bは第1の受信系69aと同様に
して、2つのアンテナからの受信信号を第2中間周波数
に変換、増幅してこのレーダ装置の信号処理装置に向け
て出力する。ここで、受信系69a,69bが出力する
時間的に間欠な受信信号は、その繰り返し時間が十分短
いので、レーダ信号処理装置にて信号処理を実施するこ
とができる。なお、図7は4つのアンテナを有するレー
ダ装置におけるレーダ励振受信機の構成を示したもので
あり、5つ以上のアンテナを有するレーダ装置において
は、受信系の数を増やして構成する。
Of the output signal of the second frequency mixer 65a, only the component whose frequency component is represented by the formula 8 is extracted by the second bandpass filter 66a, and the second high-frequency switch 67a
To enter. The second high-frequency switch 67a operates in synchronization with the first high-frequency switch 62a by the control circuit 68a in time, and at the timing when the signal of the component of the first reception signal input terminal 1a is input, It operates to output a signal to the first intermediate frequency amplifier 16a and to output the signal to the second intermediate frequency amplifier 21a at the timing when the signal of the component of the second received signal input terminal 6a is input. First and second intermediate frequency amplifiers 16a, 21a
The signal amplified to an appropriate level is output from the reception signal output terminals 17a and 22a as a temporally intermittent signal to the signal processing device of the radar device. FIG. 8 shows the temporal operation of each unit described so far. As described above, the first reception signal input terminal 1a and the second reception signal input terminal 6a to the first reception signal output terminal 17a and the first reception signal output terminal 22a. There is a second receiving system 69b having the same configuration as the receiving system 69a, and the second receiving system 69b converts and amplifies received signals from the two antennas to a second intermediate frequency in the same manner as the first receiving system 69a. Then, the signal is output to the signal processing device of the radar device. Here, the temporally intermittent reception signals output by the reception systems 69a and 69b have sufficiently short repetition times, so that signal processing can be performed by the radar signal processing device. FIG. 7 shows a configuration of a radar excitation receiver in a radar apparatus having four antennas. In a radar apparatus having five or more antennas, the number of reception systems is increased.

【0047】実施の形態4.図9はこの発明の実施の形
態4を示す構成図であり、図において、1a,1bは第
1の受信信号入力端子、2a,2bは第1の高周波増幅
器、4a,4bは電力合成器、6a,6bは第2の受信
信号入力端子、7a,7bは第2の高周波増幅器、11
a,11bは利得制御回路、16a,16bは第1の中
間周波増幅器、17a,17bは第1の受信信号出力端
子、21a,21bは第2の中間周波増幅器、22a,
22bは第2の受信信号出力端子である。また、24は
第1の発振回路、25は第2の発振回路、26は第1の
電力分配器、27はパルス変調回路、28は第2の電力
分配器、29は第3の帯域フィルタ、30は第3の周波
数ミキサ、31は第3の高周波増幅器、32は送信信号
出力端子、33は周波数逓倍器、50a,50bは第1
の局部信号入力端子、52a,52bは第2の局部信号
入力端子、60,61は第4、第3の電力分配器、63
a,63bは第1の周波数ミキサ、64a,64bは第
1の帯域フィルタ、65a,65bは第2の周波数ミキ
サ、66a,66bは第2の帯域フィルタ、67a,6
7bは高周波スイッチ、71a,71bは第1の高周波
遅延器、72a,72bは制御回路、73a,73bは
第2の高周波遅延器、74a,74bは受信系である。
Embodiment 4 FIG. 9 is a block diagram showing a fourth embodiment of the present invention. In the drawing, reference numerals 1a and 1b denote first reception signal input terminals, 2a and 2b denote first high-frequency amplifiers, 4a and 4b denote power combiners, 6a and 6b are second reception signal input terminals, 7a and 7b are second high-frequency amplifiers, 11
a and 11b are gain control circuits; 16a and 16b are first intermediate frequency amplifiers; 17a and 17b are first reception signal output terminals; 21a and 21b are second intermediate frequency amplifiers;
22b is a second reception signal output terminal. 24 is a first oscillation circuit, 25 is a second oscillation circuit, 26 is a first power divider, 27 is a pulse modulation circuit, 28 is a second power divider, 29 is a third bandpass filter, 30 is a third frequency mixer, 31 is a third high-frequency amplifier, 32 is a transmission signal output terminal, 33 is a frequency multiplier, 50a and 50b are first
, 52a and 52b are second local signal input terminals, 60 and 61 are fourth and third power distributors, 63
a and 63b are first frequency mixers, 64a and 64b are first bandpass filters, 65a and 65b are second frequency mixers, 66a and 66b are second bandpass filters, 67a and 6b.
7b is a high-frequency switch, 71a and 71b are first high-frequency delay devices, 72a and 72b are control circuits, 73a and 73b are second high-frequency delay devices, and 74a and 74b are reception systems.

【0048】つぎに動作について説明する。第1の発振
回路24で発生した周波数fcoの信号は、第1の電力
分配器26を通ってパルス変調器27にてパルス変調し
てから第3周波数ミキサ30にて第2の発振回路25で
作成した周波数fstの信号を第2の電力分配器28で
2分配したものの片方と周波数混合し、第3の帯域フィ
ルタ29で周波数がfstとfcoの和の成分のみを抽
出し、第3の高周波増幅器31で適当なレベルまで増幅
して送信信号出力端子32からアンテナにむけて出力す
るのは実施の形態1の場合と同じである。また、第1の
電力分配器26で2分配されたもう片方の信号を、周波
数逓倍器33にて周波数逓倍して、ダイレクトデジタル
シンセサイザ69のクロック信号とし、ダイレクトデジ
タルシンセサイザ69は周波数foutの信号を発生
し、その信号を第3の電力分配器61にて2分配して、
それぞれ第2の局部信号入力端子52a,52bに供給
するとともに、第2の電力分配器28にて分配されたも
う片方の信号を第4の電力分配器60にて2分配して、
第1の局部信号入力端子50a,50bに供給するの
は、実施の形態3の場合と同じである。
Next, the operation will be described. The signal of the frequency fco generated by the first oscillation circuit 24 passes through the first power divider 26, is pulse-modulated by the pulse modulator 27, and is then modulated by the third frequency mixer 30 by the second oscillation circuit 25. The signal of the generated frequency fst is frequency-mixed with one of the two signals divided by the second power divider 28, and only the component whose frequency is the sum of fst and fco is extracted by the third bandpass filter 29. Amplifying to an appropriate level by the amplifier 31 and outputting the amplified signal from the transmission signal output terminal 32 to the antenna is the same as in the first embodiment. Further, the other signal divided into two by the first power divider 26 is frequency-multiplied by the frequency multiplier 33 to be a clock signal of the direct digital synthesizer 69, and the direct digital synthesizer 69 converts the signal of the frequency fout Generated and the signal is split into two by the third power splitter 61.
The signals are supplied to the second local signal input terminals 52a and 52b, respectively, and the other signal distributed by the second power distributor 28 is distributed by the fourth power distributor 60 into two signals.
The supply to the first local signal input terminals 50a and 50b is the same as in the third embodiment.

【0049】一方、異なる2つのアンテナで受信したこ
のレーダ装置の受信信号は、それぞれ第1および第2の
受信信号入力端子1a,6aに入力される。このとき、
受信信号の周波数は送信信号出力端子32の信号周波数
と等しく数1で表される。これら2つの受信信号はそれ
ぞれ第1の高周波増幅器2a、および第2の高周波増幅
器7aにて増幅された後、第1の高周波増幅器2aの出
力はそのまま、また、第2の高周波増幅器7aの出力は
第1の高周波遅延器71aにて時間遅延されてから、そ
れぞれ電力合成器4aに入力される。このとき、第1の
高周波遅延器71aの遅延時間はこのレーダ装置のパル
ス繰り返し時間の半分に等しくしてある。したがって、
電力合成器4aの出力信号は、このレーダシステムの送
信直後から、次の送信までの間の前半は、第1の受信信
号入力端子1aに入力した信号となり、後半は第2の受
信信号入力端子6aに入力した信号となる。その後、こ
れらの信号は第1の周波数ミキサ63aにて第1の局部
信号入力端子50aからの信号と周波数混合される。第
1の周波数ミキサ63aの出力から、高周波スイッチ6
7aまでの動作は実施の形態3の場合と同じである。
On the other hand, the received signals of this radar apparatus received by two different antennas are input to first and second received signal input terminals 1a and 6a, respectively. At this time,
The frequency of the reception signal is equal to the signal frequency of the transmission signal output terminal 32 and is expressed by Equation 1. After these two received signals are respectively amplified by the first high-frequency amplifier 2a and the second high-frequency amplifier 7a, the output of the first high-frequency amplifier 2a remains unchanged, and the output of the second high-frequency amplifier 7a is After being time-delayed by the first high-frequency delay device 71a, they are respectively input to the power combiner 4a. At this time, the delay time of the first high-frequency delay device 71a is equal to half the pulse repetition time of the radar device. Therefore,
The output signal of the power combiner 4a is a signal input to the first reception signal input terminal 1a in the first half from immediately after transmission of this radar system to the next transmission, and the second half is a second reception signal input terminal in the second half. 6a. Thereafter, these signals are frequency-mixed with the signal from the first local signal input terminal 50a by the first frequency mixer 63a. From the output of the first frequency mixer 63a, the high-frequency switch 6
The operation up to 7a is the same as in the third embodiment.

【0050】高周波スイッチ67aは制御回路72aか
らの信号により切り替え動作をくりかえしており、この
レーダシステムの送信直後から、次の送信までの間の前
半は、入力信号を第2の高周波遅延器73aに接続し、
後半は第2の中間周波増幅器21aに接続する。第1の
中間周波増幅器16aの入力信号は第2の高周波遅延器
73aにて時間遅延される。この時、第2の高周波遅延
器73aの遅延時間は第1の高周波遅延器71aの遅延
時間に等しくしてある。したがって、第1の受信信号出
力端子17a、第2の受信信号出力端子22aからは同
じタイミングで信号がこのレーダ装置の信号処理装置に
むけて出力される。ここまで説明した各部の時間的動作
を図10に示す。上記のように、第1の受信信号入力端
子1a,および第2の受信信号入力端子6aから第1の
受信信号出力端子17a、および第2の受信信号出力端
子22aまでで構成される第1の受信系74aと同じ構
成の第2の受信系74bがあり、第2の受信系74bは
第1の受信系74aと同様にして、2つのアンテナから
の受信信号を第2中間周波数に変換、増幅してこのレー
ダ装置の信号処理装置に向けて出力する。なお、図10
は4つのアンテナを有するレーダ装置におけるレーダ励
振受信機の構成を示したものであり、5つ以上のアンテ
ナを有するレーダ装置においては、受信系の数を増やし
て構成する。
The switching operation of the high frequency switch 67a is repeated by a signal from the control circuit 72a. During the first half from immediately after the transmission of this radar system to the next transmission, the input signal is transmitted to the second high frequency delay unit 73a. connection,
The latter half is connected to the second intermediate frequency amplifier 21a. The input signal of the first intermediate frequency amplifier 16a is time-delayed by the second high-frequency delay unit 73a. At this time, the delay time of the second high-frequency delay device 73a is equal to the delay time of the first high-frequency delay device 71a. Therefore, signals are output from the first reception signal output terminal 17a and the second reception signal output terminal 22a to the signal processing device of the radar device at the same timing. FIG. 10 shows the temporal operation of each unit described so far. As described above, the first reception signal input terminal 1a and the second reception signal input terminal 6a to the first reception signal output terminal 17a and the first reception signal output terminal 22a. There is a second receiving system 74b having the same configuration as the receiving system 74a, and the second receiving system 74b converts and amplifies signals received from the two antennas into a second intermediate frequency in the same manner as the first receiving system 74a. Then, the signal is output to the signal processing device of the radar device. Note that FIG.
Shows a configuration of a radar excitation receiver in a radar apparatus having four antennas. A radar apparatus having five or more antennas is configured by increasing the number of reception systems.

【0051】[0051]

【発明の効果】第1の発明によれば、レーダ励振受信機
を、ダイレクトデジタルシンセサイザを3つ用いて、2
種類の第1局部発振信号とそれに対応する2種類の第2
局部発振信号を作成して、これらの信号を受信系に供給
するとともに、2つのアンテナからの受信信号を1つの
受信系に入力し、各々別の第1局部発振信号を用いて第
1中間周波数に変換し、さらにこの2つの信号を電力合
成した後、不要波除去、利得制御を行って2分配し、各
々別の第2局部発振信号を用いて第2中間周波数に変換
し、不要波を除去してから各々2つのアンテナからの受
信信号として信号処理装置に出力するように構成したの
で、2つのアンテナからの受信信号を1つの受信系で処
理できるので、レーダ励振受信機の受信系の個数はアン
テナの個数の半分となり、これにより寸法、重量が小さ
く、消費電力が少ないレーダ励振受信機を得られる効果
がある。さらに、部品点数が削減され安価なレーダ励振
受信機を得られる効果がある。
According to the first aspect of the present invention, the radar excitation receiver uses two direct digital synthesizers to generate
Type of first local oscillation signal and two types of corresponding second
A local oscillation signal is generated, and these signals are supplied to a receiving system. The signals received from the two antennas are input to one receiving system, and the first intermediate frequency is generated using different first local oscillation signals. After the two signals are further power-combined, unnecessary signals are removed and gain control is performed to divide the signals into two, and each is converted to a second intermediate frequency using another second local oscillation signal. Since the signals are removed and output to the signal processing device as received signals from the two antennas, respectively, the signals received from the two antennas can be processed by one receiving system. The number of antennas is half that of the number of antennas, so that there is an effect that a radar excitation receiver having a small size, a small weight and low power consumption can be obtained. Furthermore, there is an effect that the number of parts is reduced and an inexpensive radar excitation receiver can be obtained.

【0052】また第2の発明によれば、レーダ励振受信
機を、ダイレクトデジタルシンセサイザを2つ用いて、
かつ1つのダイレクトデジタルシンセサイザの発振周波
数を2通りの値に常に高速に切り替えるように動作させ
ることにより、常に高速に2通りの周波数に切り替わる
第1と第2の局部発振信号を作成して、これらを受信系
に供給し、第1の局部発振信号については受信系内の第
1のダイプレクサで、第2の局部発振信号については受
信系内の第2のダイプレクサで、それぞれ2つに分離す
るとともに、2つのアンテナからの受信信号を1つの受
信系に入力し、各々の信号を上記の第1局部発振信号を
用いて第1中間周波数に変換し、さらにこの2つの信号
を電力合成した後、不要波除去、利得制御を行って2分
配し、上記の第2局部発振信号を用いて第2中間周波数
に変換し、不要波除去してから各々2つのアンテナから
の受信信号として信号処理装置に出力するように構成し
たので、2つのアンテナからの受信信号を1つの受信系
で処理できるので、レーダ励振受信機の受信系の個数は
アンテナの個数の半分となり、これにより寸法、重量が
小さく、消費電力が少ないレーダ励振受信機を得られる
効果がある。さらに、部品点数が削減され安価なレーダ
励振受信機を得られる効果がある。
According to the second invention, the radar excitation receiver is provided by using two direct digital synthesizers.
In addition, by operating the oscillation frequency of one direct digital synthesizer so that it always switches to two values at high speed, first and second local oscillation signals that always switch to two frequencies at high speed are created. Is supplied to the receiving system, and the first local oscillation signal is separated into two by the first diplexer in the receiving system, and the second local oscillation signal is separated into two by the second diplexer in the receiving system. Receiving signals from two antennas into one receiving system, converting each signal to a first intermediate frequency using the first local oscillation signal, and further power-synthesizing the two signals; Unnecessary wave removal and gain control are performed to divide the signal into two, converted to the second intermediate frequency using the above-mentioned second local oscillation signal, unnecessary wave is removed, and then received signals from two antennas are obtained. Since the signals are output to the signal processing device, the reception signals from the two antennas can be processed by one reception system. Therefore, the number of the reception systems of the radar excitation receiver is half of the number of the antennas. There is an effect that a radar excitation receiver having a small weight and low power consumption can be obtained. Furthermore, there is an effect that the number of parts is reduced and an inexpensive radar excitation receiver can be obtained.

【0053】また第3の発明によれば、レーダ励振受信
機を、2つのアンテナからの受信信号を1つの受信系に
入力し、各々の信号のどちらかを第1の高周波スイッチ
にて常に高速に切り替えて選択し、選択された信号を、
第1中間周波数に変換し、不要波除去、利得制御して第
2中間周波数に変換し、第2中間周波数の信号を第1の
高周波スイッチと同期した第2の高周波スイッチにて2
つのアンテナからの受信信号に選別分離し、不要波除去
してから、各々2つのアンテナからの受信信号として信
号処理装置に出力するように構成したので、2つのアン
テナからの受信信号を1つの受信系で処理できるので、
レーダ励振受信機の受信系の個数はアンテナの個数の半
分となり、これにより寸法、重量が小さく、消費電力が
少ないレーダ励振受信機を得られる効果がある。さら
に、部品点数が削減され安価なレーダ励振受信機を得ら
れる効果がある。
According to the third aspect of the present invention, the radar excitation receiver inputs signals received from two antennas to one receiving system, and one of the signals is always transmitted at a high speed by the first high frequency switch. Switch to and select the selected signal,
The signal is converted to the first intermediate frequency, the unnecessary wave is removed, the gain is controlled, and the signal is converted to the second intermediate frequency.
Since the signals received from the two antennas are selectively separated and separated into the signals received from the two antennas, unnecessary waves are removed, and the signals are output to the signal processing device as the signals received from the two antennas, respectively. Can be processed by the system,
The number of receiving systems of the radar excitation receiver is half of the number of antennas, which has the effect of obtaining a radar excitation receiver that is small in size and weight and consumes little power. Furthermore, there is an effect that the number of parts is reduced and an inexpensive radar excitation receiver can be obtained.

【0054】また第4の発明によれば、レーダ励振受信
機を、2つのアンテナからの受信信号を1つの受信系に
入力して増幅したのち、片方のアンテナからの受信信号
のみを第1の高周波遅延器にて時間遅延させてから、2
つの信号を電力合成し、その後第1中間周波数に変換し
て不要波除去、利得制御して第2中間周波数に変換し、
第2中間周波数の信号を第1の高周波スイッチと同期し
た第2の高周波スイッチにて2つのアンテナからの受信
信号に選別分離し、不要波除去してから上記時間遅延を
実施していない方の受信信号のみを第2の高周波遅延器
で時間遅延させて、各々2つのアンテナからの受信信号
として信号処理装置に出力するように構成したので、2
つのアンテナからの受信信号を1つの受信系で処理でき
るので、レーダ励振受信機の受信系の個数はアンテナの
個数の半分となり、これにより寸法、重量が小さく、消
費電力が少ないレーダ励振受信機を得られる効果があ
る。さらに、部品点数が削減され安価なレーダ励振受信
機を得られる効果がある。
According to the fourth invention, the radar excitation receiver inputs the signals received from the two antennas to one receiving system and amplifies them, and then only receives the signals received from one antenna to the first. After a time delay with a high-frequency delay device,
The two signals are power-combined, then converted to a first intermediate frequency, unwanted wave removal, gain control is performed, and converted to a second intermediate frequency,
The signal of the second intermediate frequency is selectively separated into reception signals from the two antennas by a second high-frequency switch synchronized with the first high-frequency switch, and the time delay is not performed after removing unnecessary waves. Since only the received signal is time-delayed by the second high-frequency delay device and is output to the signal processing device as the received signal from each of the two antennas,
Since the signals received from two antennas can be processed by one receiving system, the number of receiving systems of the radar excitation receiver is half of the number of antennas, thereby reducing the size, weight and power consumption of the radar excitation receiver. There is an effect that can be obtained. Furthermore, there is an effect that the number of parts is reduced and an inexpensive radar excitation receiver can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明によるレーダ励振受信機の実施の形
態1を示す図である。
FIG. 1 is a diagram showing a first embodiment of a radar excitation receiver according to the present invention.

【図2】 帯域フィルタの周波数特性を示す図である。FIG. 2 is a diagram illustrating frequency characteristics of a bandpass filter.

【図3】 帯域フィルタの周波数特性を示す図である。FIG. 3 is a diagram illustrating frequency characteristics of a bandpass filter.

【図4】 帯域フィルタの周波数特性を示す図である。FIG. 4 is a diagram illustrating frequency characteristics of a bandpass filter.

【図5】 この発明によるレーダ励振受信機の実施の形
態2を示す図である。
FIG. 5 is a diagram showing a radar excitation receiver according to a second embodiment of the present invention.

【図6】 各部の信号タイミングを示す図である。FIG. 6 is a diagram showing signal timing of each unit.

【図7】 この発明によるレーダ励振受信機の実施の形
態3を示す図である。
FIG. 7 is a diagram showing a radar excitation receiver according to a third embodiment of the present invention.

【図8】 各部の信号タイミングを示す図である。FIG. 8 is a diagram showing signal timing of each unit.

【図9】 この発明によるレーダ励振受信機の実施の形
態4を示す図である。
FIG. 9 is a diagram showing a fourth embodiment of a radar excitation receiver according to the present invention.

【図10】 各部の信号タイミングを示す図である。FIG. 10 is a diagram showing signal timing of each unit.

【図11】 従来の励振受信機を示す図である。FIG. 11 is a diagram showing a conventional excitation receiver.

【符号の説明】[Explanation of symbols]

1a 受信信号入力端子、1b 受信信号入力端子、1
c 受信信号入力端子、1d 受信信号入力端子、2a
高周波増幅器、2b 高周波増幅器、2c 高周波増
幅器、2d 高周波増幅器、3a 局部信号入力端子、
3b 局部信号入力端子、4a 電力合成器、4b 電
力合成器、5a 周波数ミキサ、5b 周波数ミキサ、
6a 受信信号入力端子、6b 受信信号入力端子、7
a 高周波増幅器、7b 高周波増幅器、8a 局部信
号入力端子、8b 局部信号入力端子、9a 周波数ミ
キサ、9b 周波数ミキサ、10a 帯域フィルタ、1
0b帯域フィルタ、11a 利得制御回路、11b 利
得制御回路、11c 利得制御回路、11d 利得制御
回路、12a 電力分配器、12b 電力分配器、13
a 局部信号入力端子、13b 局部信号入力端子、1
4a 帯域フィルタ、14b 帯域フィルタ、15a
周波数ミキサ、15b 周波数ミキサ、16a 中間周
波増幅器、16b 中間周波増幅器、16c 中間周波
増幅器、16d 中間周波増幅器、17a 受信信号出
力端子、17b 受信信号出力端子、17c 受信信号
出力端子、17d 受信信号出力端子、18a 局部信
号入力端子、18b 局部信号入力端子、19a 帯域
フィルタ、19b 帯域フィルタ、20a 周波数ミキ
サ、20b 周波数ミキサ、21a 中間周波増幅器、
21b 中間周波増幅器、22a 受信信号出力端子、
22b 受信信号出力端子、23a 受信系、23b
受信系、24 発振回路、25 発振回路、26電力分
配器、27 パルス変調回路、28 電力分配器、29
帯域フィルタ、30 周波数ミキサ、31 高周波増
幅器、32 送信信号出力端子、33周波数逓倍器、3
4 ダイレクトデジタルシンセサイザ、35 ダイレク
トデジタルシンセサイザ、36 ダイレクトデジタルシ
ンセサイザ、37 帯域フィルタ、38 周波数ミキ
サ、39 電力分配器、40 電力分配器、41 電力
分配器、42 帯域フィルタ、43 周波数ミキサ、4
4 帯域フィルタ、45周波数ミキサ、46 電力分配
器、47 電力分配器、48 電力分配器、49電力分
配器、50a 局部信号入力端子、50b 局部信号入
力端子、50c局部信号入力端子、50d 局部信号入
力端子、51a ダイプレクサ、51b ダイプレク
サ、52a 局部信号入力端子、52b 局部信号入力
端子、52c 局部信号入力端子、52d 局部信号入
力端子、53a ダイプレクサ、53b ダイプレク
サ、54a 受信系、54b 受信系、55 ダイレク
トデジタルシンセサイザ、56 制御回路、57 電力
分配器、58 帯域フィルタ、59 周波数ミキサ、6
0 電力分配器、61 電力分配器、62a 高周波ス
イッチ、62b 高周波スイッチ、63a 周波数ミキ
サ、63b 周波数ミキサ、64a 帯域フィルタ、6
4b 帯域フィルタ、65a 周波数ミキサ、65b
周波数ミキサ、66a 帯域フィルタ、66b 帯域フ
ィルタ、67a高周波スイッチ、67b 高周波スイッ
チ、68a 制御回路、68b 制御回路、69a 受
信系、69b 受信系、70 ダイレクトデジタルシン
セサイザ、71a 高周波遅延器、71b 高周波遅延
器、72a 制御回路、72b制御回路、73a 高周
波遅延器、73b 高周波遅延器、74a 受信系、7
4b 受信系、75a 周波数ミキサ、75b 周波数
ミキサ、75c 周波数ミキサ、75d 周波数ミキ
サ、76a 帯域フィルタ、76b 帯域フィルタ、7
6c 帯域フィルタ、76d 帯域フィルタ、77a
周波数ミキサ、77b 周波数ミキサ、77c 周波数
ミキサ、77d 周波数ミキサ、78a帯域フィルタ、
78b 帯域フィルタ、78c 帯域フィルタ、78d
帯域フィルタ、79a 受信系、79b 受信系、7
9c 受信系、79d 受信系、80 電力分配器、8
1 電力分配器。
1a Received signal input terminal, 1b Received signal input terminal, 1
c reception signal input terminal, 1d reception signal input terminal, 2a
High frequency amplifier, 2b high frequency amplifier, 2c high frequency amplifier, 2d high frequency amplifier, 3a local signal input terminal,
3b local signal input terminal, 4a power combiner, 4b power combiner, 5a frequency mixer, 5b frequency mixer,
6a reception signal input terminal, 6b reception signal input terminal, 7
a high frequency amplifier, 7b high frequency amplifier, 8a local signal input terminal, 8b local signal input terminal, 9a frequency mixer, 9b frequency mixer, 10a band filter,
0b bandpass filter, 11a gain control circuit, 11b gain control circuit, 11c gain control circuit, 11d gain control circuit, 12a power divider, 12b power divider, 13
a local signal input terminal, 13b local signal input terminal, 1
4a Band filter, 14b Band filter, 15a
Frequency mixer, 15b Frequency mixer, 16a Intermediate frequency amplifier, 16b Intermediate frequency amplifier, 16c Intermediate frequency amplifier, 16d Intermediate frequency amplifier, 17a Reception signal output terminal, 17b Reception signal output terminal, 17c Reception signal output terminal, 17d Reception signal output terminal , 18a local signal input terminal, 18b local signal input terminal, 19a band filter, 19b band filter, 20a frequency mixer, 20b frequency mixer, 21a intermediate frequency amplifier,
21b intermediate frequency amplifier, 22a reception signal output terminal,
22b reception signal output terminal, 23a reception system, 23b
Receiving system, 24 oscillation circuit, 25 oscillation circuit, 26 power divider, 27 pulse modulation circuit, 28 power divider, 29
Bandpass filter, 30 frequency mixer, 31 high frequency amplifier, 32 transmission signal output terminal, 33 frequency multiplier, 3
4 Direct digital synthesizer, 35 direct digital synthesizer, 36 direct digital synthesizer, 37 band filter, 38 frequency mixer, 39 power divider, 40 power divider, 41 power divider, 42 band filter, 43 frequency mixer, 4
4 band filter, 45 frequency mixer, 46 power divider, 47 power divider, 48 power divider, 49 power divider, 50a local signal input terminal, 50b local signal input terminal, 50c local signal input terminal, 50c local signal input terminal, 50d local signal input Terminal, 51a diplexer, 51b diplexer, 52a local signal input terminal, 52b local signal input terminal, 52c local signal input terminal, 52d local signal input terminal, 53a diplexer, 53b diplexer, 54a receiving system, 54b receiving system, 55 direct digital synthesizer , 56 control circuit, 57 power divider, 58 bandpass filter, 59 frequency mixer, 6
0 power divider, 61 power divider, 62a high frequency switch, 62b high frequency switch, 63a frequency mixer, 63b frequency mixer, 64a band filter, 6
4b Bandpass filter, 65a Frequency mixer, 65b
Frequency mixer, 66a band filter, 66b band filter, 67a high frequency switch, 67b high frequency switch, 68a control circuit, 68b control circuit, 69a reception system, 69b reception system, 70 direct digital synthesizer, 71a high frequency delay device, 71b high frequency delay device, 72a control circuit, 72b control circuit, 73a high-frequency delay device, 73b high-frequency delay device, 74a reception system, 7
4b reception system, 75a frequency mixer, 75b frequency mixer, 75c frequency mixer, 75d frequency mixer, 76a band filter, 76b band filter, 7
6c band filter, 76d band filter, 77a
Frequency mixer, 77b Frequency mixer, 77c Frequency mixer, 77d Frequency mixer, 78a Band filter,
78b band filter, 78c band filter, 78d
Bandpass filter, 79a receiving system, 79b receiving system, 7
9c receiving system, 79d receiving system, 80 power divider, 8
1 Power divider.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1の受信信号入力端子、この第1の受
信信号入力端子に接続される第1の高周波増幅器、この
第1の高周波増幅器の出力端と第1の局部信号入力端子
と第1の電力合成器の片方の入力端とにそれぞれ接続す
る第1の周波数ミキサ、第2の受信信号入力端子と、こ
の第2の受信信号入力端子に接続される第2の高周波増
幅器、この第2の高周波増幅器の出力端と第2の局部信
号入力端子と第1の電力合成器のもう片方の入力端とに
それぞれ接続する第2の周波数ミキサ、上記第1の電力
合成器の出力端に接続される第1の帯域フィルタ、この
第1の帯域フィルタの出力端に接続される利得制御回
路、この利得制御回路の出力端に接続される第1の電力
分配器、この第1の電力分配器の片方の出力端子と第3
の局部信号入力端子と第2の帯域フィルタの入力端とに
それぞれ接続する第3の周波数ミキサ、上記第2の帯域
フィルタの出力端に接続される第1の中間周波増幅器、
この第1の中間周波増幅器の出力端に接続される第1の
受信信号出力端子、上記第1の電力分配器のもう片方の
出力端と第4の局部信号入力端子と第3の帯域フィルタ
の入力端とにそれぞれ接続する第4の周波数ミキサ、上
記第3の帯域フィルタの出力端に接続される第2の中間
周波数増幅器、この第2の中間周波数増幅器の出力端に
接続される第2の受信信号出力端子とを有する第1の受
信系と、この第1の受信系と同じ構造の第2の受信系
と、第1および第2の発振回路と、上記第1の発振回路
の出力端に接続される第2の電力分配器と、上記第2の
電力分配器の片方の出力端に接続されるパルス変調回路
と、上記第2の発振回路の出力端に接続される第3の電
力分配器と、上記第3の電力分配器の片方の出力端と上
記パルス変調回路の出力端と第4の帯域フィルタの入力
端とにそれぞれ接続する第5の周波数ミキサと、上記第
4の帯域フィルタの出力端に接続される第3の高周波増
幅器と、上記第3の高周波増幅器の出力端に接続される
送信信号出力端子と、上記第2の電力分配器のもう一つ
の出力端に接続される周波数逓倍器と、上記周波数逓倍
器の出力端に接続される第1、第2、第3のダイレクト
デジタルシンセサイザと、上記第1のダイレクトデジタ
ルシンセサイザの出力端と上記第3の電力分配器のもう
片方の出力端と第5の帯域フィルタの入力端とにそれぞ
れ接続する第6の周波数ミキサと、上記第5の帯域フィ
ルタの出力端に接続される第4の電力分配器と、上記第
2のダイレクトデジタルシンセサイザの出力端に接続さ
れる第5の電力分配器と、上記第3のダイレクトデジタ
ルシンセサイザの出力端に接続される第6の電力分配器
と、上記第5の電力分配器の片方の出力端と第4の電力
分配器の片方の出力端と第6の帯域フィルタの入力端と
にそれぞれ接続する第7の周波数ミキサと、上記第6の
電力分配器の片方の出力端と第4の電力分配器のもう片
方の出力端と第7の帯域フィルタの入力端とにそれぞれ
接続する第8の周波数ミキサと、上記第6の帯域フィル
タの出力端に入力端を、上記第1および第2の受信系の
第1の局部信号入力端子に出力端を、それぞれ接続され
る第7の電力分配器と、上記第7の帯域フィルタの出力
端に入力端を、上記第1および第2の受信系の第2の局
部信号入力端子に出力端を、それぞれ接続される第8の
電力分配器と、上記第5の電力分配器のもう片方の出力
端に入力端を、上記第1と第2の受信系の各々の第3の
局部信号入力端子に出力端を、それぞれ接続される第9
の電力分配器と、上記第6の電力分配器のもう片方の出
力端に入力端を、上記第1と第2の受信系の各々の第4
の局部信号入力端子に出力端を、それぞれ接続される第
10の電力分配器とを有するレーダ励振受信機。
1. A first reception signal input terminal, a first high-frequency amplifier connected to the first reception signal input terminal, an output terminal of the first high-frequency amplifier, a first local signal input terminal, and a first A first frequency mixer, a second received signal input terminal connected to one input terminal of the first power combiner, a second high-frequency amplifier connected to the second received signal input terminal, A second frequency mixer connected to the output terminal of the second high-frequency amplifier, the second local signal input terminal, and the other input terminal of the first power combiner; A first bandpass filter connected thereto, a gain control circuit connected to an output end of the first bandpass filter, a first power divider connected to an output end of the gain control circuit, and a first power distribution Output terminal on one side of the vessel and the third
A third frequency mixer connected to the local signal input terminal of the second bandpass filter and an input terminal of the second bandpass filter, a first intermediate frequency amplifier connected to the output terminal of the second bandpass filter,
A first reception signal output terminal connected to an output terminal of the first intermediate frequency amplifier, another output terminal of the first power divider, a fourth local signal input terminal, and a third bandpass filter; A fourth frequency mixer connected to the input end, a second intermediate frequency amplifier connected to the output end of the third bandpass filter, and a second intermediate frequency amplifier connected to the output end of the second intermediate frequency amplifier. A first reception system having a reception signal output terminal, a second reception system having the same structure as the first reception system, first and second oscillation circuits, and an output terminal of the first oscillation circuit , A pulse modulation circuit connected to one output terminal of the second power divider, and a third power connected to the output terminal of the second oscillation circuit. Divider, one output terminal of the third power divider and the pulse modulation circuit. A fifth frequency mixer connected to the input end of the fourth bandpass filter, a third high frequency amplifier connected to the output end of the fourth bandpass filter, and a fifth high frequency amplifier connected to the output end of the fourth bandpass filter. A transmission signal output terminal connected to an output terminal; a frequency multiplier connected to another output terminal of the second power divider; and first and second terminals connected to output terminals of the frequency multiplier. , A third direct digital synthesizer, and a sixth terminal connected to an output terminal of the first direct digital synthesizer, another output terminal of the third power divider, and an input terminal of a fifth bandpass filter. A frequency mixer, a fourth power divider connected to the output end of the fifth bandpass filter, a fifth power divider connected to the output end of the second direct digital synthesizer, and of A sixth power divider connected to an output terminal of the direct digital synthesizer, one output terminal of the fifth power divider, one output terminal of the fourth power divider, and an input of a sixth bandpass filter; And a seventh frequency mixer connected to the other end, respectively, to one output terminal of the sixth power divider, the other output terminal of the fourth power divider, and the input terminal of the seventh bandpass filter. An eighth frequency mixer to be connected, an input terminal connected to an output terminal of the sixth bandpass filter, and an output terminal connected to a first local signal input terminal of each of the first and second receiving systems. An eighth input terminal connected to the output terminal of the seventh bandpass filter, and an output terminal connected to the second local signal input terminal of the first and second receiving systems. A power divider and the other output end of the fifth power divider And an output terminal connected to a third local signal input terminal of each of the first and second receiving systems.
And an input terminal at the other output terminal of the sixth power distributor, and a fourth terminal of each of the first and second receiving systems.
A radar excitation receiver, comprising: a tenth power splitter having an output terminal connected to a local signal input terminal of the radar device.
【請求項2】 第1の受信信号入力端子、上記第1の受
信信号入力端子に接続される第1の高周波増幅器、上記
第1の局部信号入力端子と、第1の局部信号入力端子に
入力端を接続される第1のダイプレクサ、上記第1の高
周波増幅器の出力端とダイプレクサの片方の出力端と電
力合成器の片方の入力端とにそれぞれ接続する第1の周
波数ミキサ、第2の受信信号入力端子、上記第2の受信
信号入力端子に接続される第2の高周波増幅器、上記第
2の高周波増幅器の出力端とダイプレクサのもう片方の
出力端と電力合成器のもう片方の入力端とにそれぞれ接
続する第2の周波数ミキサ、上記電力合成器の出力端に
接続される第1の帯域フィルタ、上記第1の帯域フィル
タの出力端に接続される利得制御回路と、上記利得制御
回路の出力端に接続される第1の電力分配器、第2の局
部信号入力端子、上記第2の局部信号入力端子に入力端
子を接続される第2のダイプレクサ、上記第1の電力分
配器の片方の出力端と、第2のダイプレクサの片方の出
力端と、第2の帯域フィルタの入力端とに接続する第3
の周波数ミキサ、上記第1の電力分配器のもう片方の出
力端と第2のダイプレクサのもう片方の出力端と、第3
の帯域フィルタの入力端とに接続する第4の周波数ミキ
サ、上記第2の帯域フィルタの出力端に接続される第1
の中間周波増幅器、上記第1の中間周波増幅器の出力端
に接続される第1の受信信号出力端子、上記第3の帯域
フィルタの出力端に接続される第2の中間周波増幅器、
上記第2の中間周波増幅器の出力端に接続される第2の
受信信号出力端子とを有する第1の受信系と、上記第1
の受信系と同じ構造の第2の受信系と、第1および第2
の発振回路と、上記第1の発振回路の出力端に接続され
る第2の電力分配器と、上記第2の電力分配器の片方の
出力端に接続されるパルス変調回路と、上記第2の発振
回路の出力端に接続される第3の電力分配器と、上記第
3の電力分配器の片方の出力端と上記パルス変調回路の
出力端と第4の帯域フィルタの入力端とにそれぞれ接続
する第5の周波数ミキサと、上記第4の帯域フィルタの
出力端に接続される第3の高周波増幅器と、上記第3の
高周波増幅器の出力端に接続される送信信号出力端子
と、上記第2の電力分配器のもう一つの出力端に接続さ
れる周波数逓倍器と、上記周波数逓倍器の出力端に接続
される第1、第2のダイレクトデジタルシンセサイザ
と、上記第2のダイレクトデジタルシンセサイザに接続
される、第2ダイレクトデジタルシンセサイザの制御回
路と、上記第1のダイレクトデジタルシンセサイザの出
力端と上記第3の電力分配器のもう片方の出力端と第5
の帯域フィルタの入力端とにそれぞれ接続する第6の周
波数ミキサと、上記第2のダイレクトデジタルシンセサ
イザの出力端に接続される第4の電力分配器と、上記第
4の電力分配器の片方の出力端と第5の帯域フィルタの
出力端と第6の帯域フィルタの入力端とにそれぞれ接続
される第7の周波数ミキサと、上記第6の帯域フィルタ
の出力端に入力端を、上記第1および第2の受信系の第
1の局部信号入力端子に出力端を、それぞれ接続される
第5の電力分配器と、上記第4の電力分配器のもう片方
の出力端に入力端を、上記第1および第2の受信系の第
2の局部信号入力端子に出力端をそれぞれ接続される第
6の電力分配器とを有するレーダ励振受信機。
2. A first receiving signal input terminal, a first high-frequency amplifier connected to the first receiving signal input terminal, an input to the first local signal input terminal, and an input to the first local signal input terminal. A first diplexer having one end connected thereto, a first frequency mixer connected to an output end of the first high-frequency amplifier, one output end of the diplexer, and one input end of the power combiner, and a second reception end. A signal input terminal, a second high-frequency amplifier connected to the second reception signal input terminal, an output terminal of the second high-frequency amplifier, another output terminal of the diplexer, and another input terminal of the power combiner. , A first bandpass filter connected to the output end of the power combiner, a gain control circuit connected to the output end of the first bandpass filter, Connect to output end A first power divider, a second local signal input terminal, a second diplexer having an input terminal connected to the second local signal input terminal, and one output terminal of the first power divider. , A third diplexer connected to one output terminal of the second diplexer and an input terminal of the second bandpass filter.
Frequency mixer, the other output terminal of the first power splitter, the other output terminal of the second diplexer, and the third
A fourth frequency mixer connected to the input terminal of the band-pass filter, and a first frequency mixer connected to the output terminal of the second band-pass filter.
An intermediate frequency amplifier, a first reception signal output terminal connected to the output terminal of the first intermediate frequency amplifier, a second intermediate frequency amplifier connected to the output terminal of the third bandpass filter,
A first reception system having a second reception signal output terminal connected to an output terminal of the second intermediate frequency amplifier;
A second receiving system having the same structure as that of the first and second receiving systems;
An oscillation circuit, a second power divider connected to the output terminal of the first oscillation circuit, a pulse modulation circuit connected to one output terminal of the second power divider, A third power divider connected to the output terminal of the oscillator circuit of the first embodiment, one output terminal of the third power divider, the output terminal of the pulse modulation circuit, and the input terminal of the fourth bandpass filter. A fifth frequency mixer to be connected, a third high-frequency amplifier connected to the output terminal of the fourth bandpass filter, a transmission signal output terminal connected to the output terminal of the third high-frequency amplifier, A frequency multiplier connected to another output terminal of the second power divider; first and second direct digital synthesizers connected to the output terminal of the frequency multiplier; and a second direct digital synthesizer. Connected second director A control circuit for a digital synthesizer, the first output terminal of the direct digital synthesizer and the other output terminal of the third power divider 5
A sixth frequency mixer connected to the input terminal of the bandpass filter, a fourth power divider connected to the output terminal of the second direct digital synthesizer, and one of the fourth power dividers A seventh frequency mixer connected to the output end, the output end of the fifth bandpass filter, and the input end of the sixth bandpass filter; and the input end to the output end of the sixth bandpass filter, And a fifth power divider connected to the first local signal input terminal of the second receiving system, and a fifth power divider connected to the input terminal to the other output terminal of the fourth power divider, respectively. A radar excitation receiver comprising: a sixth power divider whose output terminals are respectively connected to second local signal input terminals of first and second receiving systems.
【請求項3】 第1の受信信号入力端子、上記第1の受
信信号入力端子に接続される第1の高周波増幅器、第2
の受信信号入力端子、上記第2の受信信号入力端子に接
続される第2の高周波増幅器、2つの入力端子を上記第
1と第2の高周波増幅器の出力端子に接続する第1の高
周波スイッチ、上記第1の高周波スイッチの出力端と第
1の局部信号入力端子と、第1の帯域フィルタの入力端
とにそれぞれ接続する第1の周波数ミキサ、上記第1の
帯域フィルタの出力端に接続される利得制御回路、上記
利得制御回路の出力端と第2の局部信号入力端子と第2
の帯域フィルタの入力端子とにそれぞれ接続される第2
の周波数ミキサ、上記第2の帯域フィルタの出力端に入
力端を接続される第2の高周波スイッチ、上記第2の高
周波スイッチの片方の出力端に接続される第1の中間周
波数増幅器、上記第1の中間周波数増幅器の出力端に接
続される第1の受信信号出力端子、上記第2の高周波ス
イッチのもう片方の出力端に接続される第2の中間周波
数増幅器、上記第2の中間周波数増幅器の出力端に接続
される第2の受信信号出力端子、上記第1と第2の高周
波スイッチの制御信号入力端子に接続する、スイッチの
制御回路とを有する第1の受信系と、上記第1の受信系
と同じ構造の第2の受信系と、第1および第2の発振回
路と、上記第1の発振回路の出力端に接続される第1の
電力分配器と、上記第1の電力分配器の片方の出力端に
接続されるパルス変調回路と、上記第2の発振回路の出
力端に接続される第2の電力分配器と、上記第2の電力
分配器の片方の出力端と上記パルス変調器の出力端と第
3の帯域フィルタの入力端とにそれぞれ接続する第3の
周波数ミキサと、上記第3の帯域フィルタの出力端に接
続される第3の高周波増幅器と、上記第3の高周波増幅
器の出力端に接続される送信信号出力端子と、上記第1
の電力分配器のもう一つの出力端に接続される周波数逓
倍器と、上記周波数逓倍器の出力端に接続されるダイレ
クトデジタルシンセサイザと、上記ダイレクトデジタル
シンセサイザの出力端に入力端を、上記第1と第2の受
信系の各々の第2の局部信号入力端子に出力端をそれぞ
れ接続される第3の電力分配器と、上記第2の電力分配
器のもう片方の出力端子に入力端子を、上記第1と第2
の受信系の各々の第1の局部信号入力端子に出力端子を
それぞれ接続される第4の電力分配器とを有するレーダ
励振受信機。
3. A first reception signal input terminal, a first high-frequency amplifier connected to the first reception signal input terminal, and a second reception signal input terminal.
A second high-frequency amplifier connected to the received signal input terminal of the first and second high-frequency amplifiers, a first high-frequency switch connecting two input terminals to output terminals of the first and second high-frequency amplifiers, A first frequency mixer connected to an output terminal of the first high-frequency switch, a first local signal input terminal, and an input terminal of the first bandpass filter, respectively connected to an output terminal of the first bandpass filter; Gain control circuit, an output terminal of the gain control circuit, a second local signal input terminal, and a second
Connected to the input terminals of the bandpass filters of
Frequency mixer, a second high-frequency switch having an input terminal connected to the output terminal of the second bandpass filter, a first intermediate frequency amplifier connected to one output terminal of the second high-frequency switch, A first reception signal output terminal connected to the output terminal of the first intermediate frequency amplifier, a second intermediate frequency amplifier connected to the other output terminal of the second high-frequency switch, and the second intermediate frequency amplifier A first reception system having a second reception signal output terminal connected to the output terminal of the first switch, a switch control circuit connected to the control signal input terminals of the first and second high-frequency switches, and the first reception system. A second receiving system having the same structure as the receiving system, first and second oscillation circuits, a first power divider connected to an output terminal of the first oscillation circuit, Pulse connected to one output terminal of distributor Adjusting circuit, a second power divider connected to the output terminal of the second oscillation circuit, one output terminal of the second power divider, the output terminal of the pulse modulator, and a third band. A third frequency mixer connected to the input terminal of the filter, a third high-frequency amplifier connected to the output terminal of the third bandpass filter, and a transmission connected to the output terminal of the third high-frequency amplifier A signal output terminal;
A frequency multiplier connected to another output terminal of the power divider, a direct digital synthesizer connected to an output terminal of the frequency multiplier, and an input terminal connected to an output terminal of the direct digital synthesizer. And a third power divider having an output terminal connected to each of the second local signal input terminals of the second receiving system, and an input terminal to the other output terminal of the second power divider. The first and second
And a fourth power divider having an output terminal connected to the first local signal input terminal of each of the receiving systems.
【請求項4】 第1の受信信号入力端子、上記第1の受
信信号入力端子に接続される第1の高周波増幅器、第2
の受信信号入力端子、上記第2の受信信号入力端子に接
続される第2の高周波増幅器、上記第2の高周波増幅器
の出力端に接続される第1の高周波遅延器、上記第1の
高周波増幅器の出力端に片方の入力端を、上記第1の高
周波遅延器の出力端にもう片方の入力端をそれぞれ接続
する電力合成器、上記電力合成器の出力端と第1の局部
信号入力端子と、第1の帯域フィルタの入力端にそれぞ
れ接続する第1の周波数ミキサ、上記第1の帯域フィル
タの出力端に接続される利得制御回路、上記利得制御回
路の出力端と第2の局部信号入力端子と第2の帯域フィ
ルタの入力端子とにそれぞれ接続される第2の周波数ミ
キサ、上記第2の帯域フィルタの出力端に入力端を接続
される高周波スイッチ、上記高周波スイッチの片方の出
力端子に接続される第2の高周波遅延器、上記第2の高
周波遅延器の出力端に接続される第1の中間周波増幅
器、上記第1の中間周波増幅器の出力端に接続される第
1の受信信号出力端子、上記高周波スイッチのもう片方
の出力端に接続される第2の中間周波増幅器、上記第2
の中間周波増幅器の出力端に接続される第2の受信信号
出力端子、上記高周波スイッチの制御信号入力端子に接
続されるこの高周波スイッチの制御回路とを有する第1
の受信系と、上記第1の受信系と同じ構造の第2の受信
系と、第1および第2の発振回路と、上記第1の発振回
路の出力端に接続される第1の電力分配器と、上記第1
の電力分配器の片方の出力端に接続されるパルス変調回
路と、第2の発振回路の出力端に接続される第2の電力
分配器と、上記第2の電力分配器の片方の出力端と上記
パルス変調器の出力端と第3の帯域フィルタの入力端と
にそれぞれ接続する第3の周波数ミキサと、上記第3の
帯域フィルタの出力端に接続される第3の高周波増幅器
と、上記第3の高周波増幅器の出力端に接続される送信
信号出力端子と、上記第1の電力分配器のもう一つの出
力端に接続される周波数逓倍器と、上記周波数逓倍器の
出力端に接続されるダイレクトデジタルシンセサイザ
と、上記ダイレクトデジタルシンセサイザの出力端に入
力端を、上記第1と第2の受信系の各々の第2の局部信
号入力端子に出力端をそれぞれ接続される第3の電力分
配器と、上記第2の電力分配器のもう片方の出力端子に
入力端子を、上記第1と第2の受信系の各々の第1の局
部信号入力端子に出力端子をそれぞれ接続される第4の
電力分配器とを有するレーダ励振受信機。
4. A first reception signal input terminal, a first high-frequency amplifier connected to the first reception signal input terminal, a second high-frequency amplifier,
Receiving signal input terminal, a second high-frequency amplifier connected to the second receiving signal input terminal, a first high-frequency delay device connected to an output terminal of the second high-frequency amplifier, and the first high-frequency amplifier A power combiner for connecting one input terminal to the output terminal of the power combiner and the other input terminal to the output terminal of the first high-frequency delay device; an output terminal of the power combiner and a first local signal input terminal; A first frequency mixer connected to an input terminal of the first bandpass filter, a gain control circuit connected to an output terminal of the first bandpass filter, an output terminal of the gain control circuit, and a second local signal input A second frequency mixer connected to the terminal and an input terminal of the second bandpass filter, a high-frequency switch having an input terminal connected to the output terminal of the second bandpass filter, and a high-frequency switch connected to one output terminal of the high-frequency switch. Connected A second high-frequency delay device, a first intermediate frequency amplifier connected to an output terminal of the second high-frequency delay device, a first reception signal output terminal connected to an output terminal of the first intermediate frequency amplifier, A second intermediate frequency amplifier connected to the other output terminal of the high frequency switch,
A second reception signal output terminal connected to the output terminal of the intermediate frequency amplifier, and a control circuit of the high frequency switch connected to a control signal input terminal of the high frequency switch.
, A second receiving system having the same structure as the first receiving system, first and second oscillation circuits, and a first power distribution circuit connected to an output terminal of the first oscillation circuit. Vessel and the first
A pulse modulation circuit connected to one output terminal of the power divider, a second power divider connected to the output terminal of the second oscillation circuit, and one output terminal of the second power divider A third frequency mixer connected to an output terminal of the pulse modulator and an input terminal of a third bandpass filter, a third high-frequency amplifier connected to an output terminal of the third bandpass filter, A transmission signal output terminal connected to the output terminal of the third high-frequency amplifier; a frequency multiplier connected to another output terminal of the first power divider; and a frequency multiplier connected to the output terminal of the frequency multiplier A direct digital synthesizer, and a third power distribution unit having an input terminal connected to an output terminal of the direct digital synthesizer and an output terminal connected to a second local signal input terminal of each of the first and second receiving systems. Vessel and the second A fourth power divider having an input terminal connected to the other output terminal of the force divider and an output terminal connected to the first local signal input terminal of each of the first and second receiving systems. Radar excitation receiver.
JP30532299A 1999-10-27 1999-10-27 Radar excitation receiver Pending JP2001124844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30532299A JP2001124844A (en) 1999-10-27 1999-10-27 Radar excitation receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30532299A JP2001124844A (en) 1999-10-27 1999-10-27 Radar excitation receiver

Publications (1)

Publication Number Publication Date
JP2001124844A true JP2001124844A (en) 2001-05-11

Family

ID=17943723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30532299A Pending JP2001124844A (en) 1999-10-27 1999-10-27 Radar excitation receiver

Country Status (1)

Country Link
JP (1) JP2001124844A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699402A (en) * 2019-04-24 2020-09-22 深圳市大疆创新科技有限公司 Intermediate frequency analog circuit of continuous wave radar, continuous wave radar and movable platform

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699402A (en) * 2019-04-24 2020-09-22 深圳市大疆创新科技有限公司 Intermediate frequency analog circuit of continuous wave radar, continuous wave radar and movable platform

Similar Documents

Publication Publication Date Title
KR100201814B1 (en) Radio signal processing apparatus in multi mode portable phone
JPH0487424A (en) Transmitter
JP2000307464A (en) Transmitter/receiver for broadband wireless access communication system
WO1981000942A1 (en) Transmitter having a phase-locked loop
CN115842549A (en) Frequency synthesizer
JP2007535855A (en) Oscillator circuit, method, transceiver
CN109450479B (en) Signal modulation module and method
EP1009100A2 (en) Interference canceling device
JP2001330660A (en) Monitoring system for phased array radar
JP2001124844A (en) Radar excitation receiver
CN218006233U (en) Eight-channel amplitude-phase consistent superheterodyne receiver
JP3970284B2 (en) Multi-mode radio transmitter and portable radio using the same
JP2001016042A (en) Local oscillator-mixer circuit
JPS6231865B2 (en)
JP2697650B2 (en) Feedforward amplifier
JP3464147B2 (en) Transceiver
JP3941783B2 (en) Retro directive antenna device
KR0135995B1 (en) Phase lock loop circuit
JP3286889B2 (en) Wireless telephone
JP2592661B2 (en) Microwave receiver
CN117459060A (en) Broadband low-phase-noise frequency source synthesis system and method for synthesizing Ku wave band signals by using same
JP2000323932A (en) Signal generator
JP2003243983A (en) Microwave zone and millimeter-wave zone phase synchronizing oscillator and high frequency transmitter and receiver using the same
JPH09191264A (en) Transmitter-receiver, receiver, communication system and reception section evaluation device
JP2000299646A (en) Double conversion tuner