JP2001119412A - Packet exchange device and its packet exchange processing method - Google Patents

Packet exchange device and its packet exchange processing method

Info

Publication number
JP2001119412A
JP2001119412A JP2000290324A JP2000290324A JP2001119412A JP 2001119412 A JP2001119412 A JP 2001119412A JP 2000290324 A JP2000290324 A JP 2000290324A JP 2000290324 A JP2000290324 A JP 2000290324A JP 2001119412 A JP2001119412 A JP 2001119412A
Authority
JP
Japan
Prior art keywords
cell
unit
atm
interface
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000290324A
Other languages
Japanese (ja)
Inventor
Kazuho Miki
和穂 三木
正浩 ▲高▼取
Masahiro Takatori
Masahiko Takase
晶彦 高瀬
Masaru Murakami
勝 村上
Koji Wakayama
浩二 若山
哲郎 ▲吉▼本
Tetsuo Yoshimoto
Masao Kunimoto
雅夫 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000290324A priority Critical patent/JP2001119412A/en
Publication of JP2001119412A publication Critical patent/JP2001119412A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a router that can cope with communications in diversified forms by enhancing the multiplicity of communications conducted via an ATM switch so as to reduce dispersion in communication delays among multiplexed communications. SOLUTION: The router 5 is provided with the ATM switch 52, an IP control section 53 that conducts routing control, a plurality of kinds of interface sections 512-517 provided individually for a plurality of transmission lines for diversified communications, and a cell multiplexer/demultiplexer section 511, and the router 5 manages communication of cells among the sections above by identification information. The interface section 512 applies IP processing to IP packets received from an IP node 41 and assembles them into cells of a common form. Then the cell multiplexer/demultiplexer section 511 applies serial multiplexing to the cells to multiplex them with cells from other interface sections in the unit of cells and the multiplexed cells are fed to the ATM switch 52. Each interface section and the cell multiplexer/demultiplexer section 511 have a table on which correspondence relation of the identification information is registered and the table is used to set the identification information to each header part of communicated IP packets and cells with/ without conversion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、IP(Internet Prot
ocol)等、パケット交換方式のレイヤ3の処理が要求さ
れるパケットを、ATM(Asynchronous Transfer Mode)ス
イッチを用いて交換するルータ装置に関し、特に、その
ATMスイッチの1つの物理ポートについて複数の伝送路
の通信を多重化するルータ装置に関するものである。
[0001] The present invention relates to an IP (Internet Protocol)
ocol) and the like, which uses an ATM (Asynchronous Transfer Mode) switch to exchange packets requiring processing of layer 3 of the packet switching method.
The present invention relates to a router device for multiplexing communication of a plurality of transmission paths for one physical port of an ATM switch.

【0002】[0002]

【従来の技術】ATMの技術を利用してIPパケットの高速
な転送を可能とするネットワークとして、イプシロン・
ネットワークス社の提唱するIPスイッチングネットワー
クが知られている。このネットワークでは、図48に示
すようにIPスイッチ1とIPスイッチゲートウェイ2を備
え、IPスイッチゲートウェイ2に接続されたイーサネッ
ト(登録商標)(Ethernet(登録商標))やFDDI等の従
来のLAN・IPネットワークで通信されるIPパケットを高速
に転送及び交換することができる。
2. Description of the Related Art As a network that enables high-speed transfer of IP packets using ATM technology, Epsilon and
IP switching networks proposed by Networks are known. This network includes an IP switch 1 and an IP switch gateway 2 as shown in FIG. 48, and a conventional LAN / IP such as Ethernet (registered trademark) or FDDI connected to the IP switch gateway 2. It is possible to transfer and exchange IP packets communicated on a network at high speed.

【0003】図48では、ネットワークをレイヤ2(下
位)とレイヤ3(上位)を分けて表しており、両者を結
ぶ太い線はレイヤ間での処理の移行を示している。LAN
・IPネットワークのルータ等であるIPノード4は、到着
したパケット(データグラム)に対し、まず、イーサネ
ット等のレイヤ2LANプロトコル処理を施してから、上位
のレイヤ3のIPプロトコル処理を行う。次に、そのパケ
ットを転送すべき方路を決定した後、再びレイヤ2の処
理を施し、隣接するノードへパケットを転送する。IPス
イッチングネットワークのIPスイッチゲートウェイ2も
同様に、転送する全てのパケットについてレイヤ2及び
レイヤ3の処理を行う。IPスイッチ1もレイヤ2及びレイ
ヤ3の処理を行うが、IPスイッチゲートウェイ2とIPス
イッチ1の間、あるいは、IPスイッチ1同士の間の通信
でカットスルーされるパケットについてはレイヤ2の処
理のみを施して転送する。図48では、このようにレイ
ヤ3の処理がカットスルーされることを示すために、レ
イヤ2とレイヤ3の間の太い線を点線で示している。
In FIG. 48, a network is represented by layer 2 (lower) and layer 3 (higher), and a thick line connecting the two indicates a transition of processing between layers. LAN
The IP node 4, which is a router or the like of the IP network, first performs layer 2 LAN protocol processing such as Ethernet on the arriving packet (datagram), and then performs upper layer 3 IP protocol processing. Next, after determining a route to which the packet is to be transferred, the packet is transferred to an adjacent node by performing layer 2 processing again. Similarly, the IP switch gateway 2 of the IP switching network performs layer 2 and layer 3 processing for all packets to be transferred. The IP switch 1 also performs layer 2 and layer 3 processing, but only the layer 2 processing is performed for packets cut through in communication between the IP switch gateway 2 and the IP switch 1 or between the IP switches 1. And transfer. In FIG. 48, a thick line between layer 2 and layer 3 is indicated by a dotted line to indicate that the processing of layer 3 is cut through.

【0004】図49に、IPスイッチ1とIPスイッチゲー
トウェイ2の構成例を示す。IPスイッチ1は、ATMスイ
ッチ11とIP制御部12により構成され、ATMスイッチ
11の物理ポートに接続されたIPスイッチゲートウェイ
2や、ATM通信を行うIPノード3の間でATMセルの交換を
行う。IPスイッチゲートウェイ2は、IPノード4の接続
されたLAN・IPネットワークの各伝送路に個別に接続され
る複数のLANインタフェース部21A,21Bと、LANイ
ンタフェース部で通信されるIPパケットの多重/分離を
行うIPデータグラム多重/分離部22と、IP処理部23
と、ATMスイッチ11の物理ポートに接続されたATMイン
タフェース部24により構成される。このような構成に
おいて、IPスイッチ1のIP制御部12と、IPスイッチゲ
ートウェイ2のIP処理部23は、IFMP(Ipsilon Flow Ma
nagement Protocol)と呼ばれるプロトコルにより協調し
てIPに関わる通信制御を行う。ここで、フロー(flow)と
は、例えば、ある発信側端末から着信側端末へ送られる
一連のパケットの列を示す。また、IP制御部12は、GS
MP(General Switch Management Protocol) と呼ばれる
プロトコルにより、ATMスイッチ11と協調してVC(Virt
ual Channel:仮想チャネル)コネクションの制御を行
う。
FIG. 49 shows a configuration example of an IP switch 1 and an IP switch gateway 2. The IP switch 1 includes an ATM switch 11 and an IP control unit 12, and exchanges ATM cells between an IP switch gateway 2 connected to a physical port of the ATM switch 11 and an IP node 3 that performs ATM communication. The IP switch gateway 2 includes a plurality of LAN interface units 21A and 21B individually connected to respective transmission paths of a LAN / IP network to which the IP node 4 is connected, and multiplexing / demultiplexing of IP packets communicated by the LAN interface unit. IP datagram multiplexing / demultiplexing unit 22 and IP processing unit 23
And an ATM interface unit 24 connected to the physical port of the ATM switch 11. In such a configuration, the IP control unit 12 of the IP switch 1 and the IP processing unit 23 of the IP switch gateway 2 use IFMP (Ipsilon Flow Matrix).
Communication control related to IP is performed in cooperation with a protocol called “Nagement Protocol”. Here, a flow refers to, for example, a sequence of a series of packets sent from a certain calling terminal to a called terminal. In addition, the IP control unit 12
By a protocol called MP (General Switch Management Protocol), VC (Virt
ual Channel: Controls the connection.

【0005】IPスイッチ1を介して接続されたIPスイッ
チゲートウェイ2間の通信を、図50を用いて説明す
る。LAN・IPネットワークの複数のIPノード4からIPスイ
ッチゲートウェイ2に送られたIPパケットA,Bは、IP
データグラム多重/分離部22で例えばA,Bの順でシ
リアル多重化される。多重化されたIPパケットは、順次
IP処理部23でIP処理を施された後、ATMインタフェー
ス部24でATMセルに変換されてIPスイッチ1へ送られ
る。そして、IPスイッチ1に送られたATMセルは送信先
のIPスイッチゲートウェイ2へ転送され、ATMインタフ
ェース部24とIP処理部23の処理の後、IPデータグラ
ム多重/分離部22で順次IPパケットに合成され、転送
先のLANインタフェース部21へ送られる。各LANインタ
フェース部21は、IPパケットの全データを受け取った
後、個別にLAN・IPネットワークの伝送路へIPパケットを
送出する。
[0005] Communication between the IP switch gateways 2 connected via the IP switch 1 will be described with reference to FIG. IP packets A and B sent from a plurality of IP nodes 4 of the LAN / IP network to the IP switch gateway 2 are IP
The datagram multiplexing / demultiplexing unit 22 serially multiplexes the data in the order of A and B, for example. The multiplexed IP packets are sequentially
After being subjected to the IP processing by the IP processing unit 23, it is converted into an ATM cell by the ATM interface unit 24 and sent to the IP switch 1. Then, the ATM cell sent to the IP switch 1 is transferred to the destination IP switch gateway 2, and after processing by the ATM interface unit 24 and the IP processing unit 23, the IP datagram multiplexing / demultiplexing unit 22 sequentially converts the ATM cell into an IP packet. The data is synthesized and sent to the LAN interface 21 of the transfer destination. After receiving all the data of the IP packet, each LAN interface unit 21 individually sends the IP packet to the transmission path of the LAN / IP network.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のシステムでは、IPスイッチゲートウェイ2で転送す
るIPパケットをIP処理部23で全て処理しなければなら
ないため、IPスイッチゲートウェイ2での通信量が制限
され、システム全体での通信の多重度も上げることがで
きない。
However, in the above-mentioned conventional system, since all IP packets transferred by the IP switch gateway 2 must be processed by the IP processing unit 23, the communication volume at the IP switch gateway 2 is limited. Therefore, the multiplicity of communication in the entire system cannot be increased.

【0007】また、IPスイッチゲートウェイ2では、IP
パケットをシリアル多重化した後にIP処理を行うため、
図50に示したように、ある伝送路よりデータ量の多い
IPパケットAが送られると、他の伝送路より送られたIP
パケットBの処理及び転送は大幅に遅れてしまう。これ
はアクセスの公平性が要求される公衆網において大きな
欠点である。
[0007] In the IP switch gateway 2, the IP
To perform IP processing after serial multiplexing packets,
As shown in FIG. 50, the data amount is larger than a certain transmission path.
When the IP packet A is sent, the IP sent from another transmission path
Processing and forwarding of packet B is greatly delayed. This is a major drawback in a public network where access fairness is required.

【0008】さらに、公衆網に適用する場合にはIPパケ
ットのサービスの他にフレームリレーや低速ATM、回線
エミュレーション等の多様なサービスが要求されるが、
IPスイッチゲートウェイ2では、構造上IPパケットのサ
ービスにしか対応できず、網運用に制約がある。
Further, when applied to a public network, various services such as frame relay, low-speed ATM, and circuit emulation are required in addition to the IP packet service.
The IP switch gateway 2 can cope only with the service of the IP packet due to its structure, and there is a restriction on the network operation.

【0009】そこで、本発明は、ATMスイッチを介し行
う通信の多重度を向上させるルータ装置を提供すること
を目的とする。また、多重化する通信間の通信遅延のば
らつきを低減するルータ装置を提供することを目的とす
る。さらに、多様な形態の通信に対応できるルータ装置
を提供することを目的とする。
Accordingly, an object of the present invention is to provide a router device that improves the degree of multiplexing of communication performed via an ATM switch. It is another object of the present invention to provide a router device that reduces communication delay variation between multiplexed communications. It is another object of the present invention to provide a router device that can support various forms of communication.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、通信においてパケット交換方式のレイヤ
3の処理を伴うパケットを、ATMスイッチを用いて交換
するルータ装置であって、セルの交換を行うATMスイッ
チと、前記パケットを伝送する複数の伝送路に接続され
た複数のインタフェース部と、前記ATMスイッチの1つ
の物理ポート及び前記複数のインタフェース部に接続さ
れたセル多重分離部と、前記レイヤ3の処理を自装置内
で実施及び管理するためのレイヤ3制御部とを備え、前
記各インタフェース部は、接続された前記伝送路より送
られたパケットをセルに変換して前記セル多重分離部へ
送信する手段と、前記セル多重分離部より送られたセル
をパケットに変換して前記接続された伝送路へ送出する
手段と、前記レイヤ3の処理のため、送受信するセル及
びパケットのヘッダ部の情報を変換する手段とを有し、
前記セル多重分離部は、接続された前記複数のインタフ
ェース部より送られたセルをシリアル多重化して前記AT
Mスイッチに送信する手段と、前記ATMスイッチより送ら
れたセルを分離し、送信先の前記伝送路に接続されたイ
ンタフェース部に配送する手段とを有し、前記レイヤ3
制御部は、前記各インタフェース部と、前記セル多重分
離部の接続されない前記ATMスイッチの物理ポートとに
対し設定された論理ポート番号と、前記インタフェース
部及び物理ポートでのセルのフローに対し設定された論
理チャネル情報と、前記インタフェース部でのパケット
のフローに対し設定されたレイヤ3のアドレス情報とを
含む、前記セルもしくはパケットのフローを識別するた
めの複数種類の識別情報を指定する通信により、前記イ
ンタフェース部及びATMスイッチと協調して前記レイヤ
3の処理を実施することで、前記パケットの交換の内容
を変更することを特徴とするルータ装置を提供する。
In order to achieve the above object, the present invention provides a router device for exchanging a packet accompanied by processing of a layer 3 of a packet exchange system by using an ATM switch in communication, comprising: An ATM switch that performs switching, a plurality of interface units connected to a plurality of transmission paths for transmitting the packets, a physical port of the ATM switch, and a cell demultiplexing unit connected to the plurality of interface units, A layer 3 control unit for performing and managing the layer 3 processing in the own apparatus, wherein each of the interface units converts a packet transmitted from the connected transmission path into a cell and converts the packet into a cell. Means for transmitting to the demultiplexing unit, means for converting the cell transmitted from the cell demultiplexing unit into a packet and transmitting the packet to the connected transmission path, and processing for the layer 3 For, and means for converting the information of the header portion of the cell and the packet transmitting and receiving,
The cell demultiplexing unit serially multiplexes the cells transmitted from the plurality of connected interface units and performs the AT.
Means for transmitting to the M switch, and means for separating cells sent from the ATM switch and delivering the separated cells to an interface unit connected to the transmission path of the transmission destination.
The control unit is configured for a logical port number set for each of the interface units and the physical port of the ATM switch to which the cell demultiplexing unit is not connected, and for a cell flow in the interface unit and the physical port. The communication that specifies a plurality of types of identification information for identifying the cell or packet flow, including the logical channel information and the layer 3 address information set for the packet flow in the interface unit, The present invention provides a router device that changes the contents of the packet exchange by performing the layer 3 processing in cooperation with the interface unit and the ATM switch.

【0011】このようなルータ装置によれば、各インタ
フェース部において、パケット交換方式のレイヤ3の処
理とセル化を行い、セル多重分離部でセルの多重化を行
うため、レイヤ3の処理が要求されるパケットの通信遅
延を低減でき、自装置におけるパケットのフローの多重
度を向上させることができる。
[0011] According to such a router, each interface performs layer 3 processing and cell conversion in the packet switching system, and performs cell multiplexing in the cell demultiplexing unit. It is possible to reduce the communication delay of the packet to be transmitted and improve the multiplicity of the packet flow in the own device.

【0012】また、本発明は、上記のルータ装置におい
て、前記セル多重分離部のシリアル多重化を行う手段
は、接続された前記複数のインタフェース部より送られ
たセルを、前記インタフェース部間での通信遅延のばら
つきが小さくなるようにセル単位に多重化することを特
徴とするルータ装置を提供する。
[0012] In the above-mentioned router device, the means for performing serial multiplexing of the cell demultiplexing unit may include a cell transmitted from the plurality of interface units connected to the interface unit. A router device is characterized in that multiplexing is performed on a cell-by-cell basis so that variations in communication delay are reduced.

【0013】さらに、本発明は、ATMスイッチを用いて
正規のATM通信以外の通信のデータブロックの交換も行
うルータ装置であって、セルの交換を行うATMスイッチ
と、通信においてパケット交換方式のレイヤ3の処理を
伴うパケットを含む複数種類のデータブロックを個別に
伝送する1または複数の伝送路にそれぞれ接続された複
数のインタフェース部と、前記ATMスイッチの1つの物
理ポート及び前記複数のインタフェース部に接続された
セル多重分離部と、前記レイヤ3の処理を自装置内で実
施及び管理するためのレイヤ3制御部とを備え、前記各
インタフェース部は、前記伝送路より伝送されたデータ
ブロックを共通形式のセルに変換して前記セル多重分離
部へ送信する手段と、前記セル多重分離部より送られた
セルを前記接続された伝送路での通信に対応するデータ
ブロックに変換して前記伝送路に送出する手段と、前記
レイヤ3の処理が要求される場合に設けられ、前記レイ
ヤ3の処理のため、送受信するセル及びデータブロック
のヘッダ部の情報を変換する手段とを有し、前記セル多
重分離部は、前記複数のインタフェース部より送られた
セルをシリアル多重化して前記ATMスイッチに送信する
手段と、前記ATMスイッチから送られたセルを分離し、
送信先の前記伝送路に接続されたインタフェース部に配
送する手段とを有し、前記レイヤ3制御部は、前記各イ
ンタフェース部と、前記セル多重分離部の接続されない
前記ATMスイッチの物理ポートとに対し設定された論理
ポート番号と、前記インタフェース部及び物理ポートで
のセルのフローに対し設定された論理チャネル情報と、
前記インタフェース部でのパケットのフローに対し設定
されたレイヤ3のアドレス情報とを含む、前記セルもし
くはパケットのフローを識別するための複数種類の識別
情報を指定する通信により、前記レイヤ3の処理が要求
されるインタフェース部とATMスイッチと協調して前記
レイヤ3の処理を実施することで、前記パケットの交換
の内容を変更することを特徴とするルータ装置を提供す
る。
Further, the present invention relates to a router device for exchanging data blocks of communication other than regular ATM communication using an ATM switch, comprising: an ATM switch for exchanging cells; A plurality of interface units respectively connected to one or a plurality of transmission lines for individually transmitting a plurality of types of data blocks including a packet accompanied by the process 3; and one physical port of the ATM switch and the plurality of interface units. A connected cell demultiplexing unit, and a layer 3 control unit for performing and managing the layer 3 processing in the own device, wherein each of the interface units shares a data block transmitted from the transmission line. Means for converting the cell into a format cell and transmitting the cell to the cell demultiplexing unit; and transmitting the cell transmitted from the cell demultiplexing unit to the connected transmission unit. Means for converting the data into a data block corresponding to the communication in the transmission path and transmitting the data block to the transmission path, and provided when processing of the layer 3 is required. Means for converting information in a header portion, wherein the cell demultiplexing portion serially multiplexes cells transmitted from the plurality of interface portions and transmits the serially multiplexed cells to the ATM switch; and Separated cells
Means for delivering to an interface unit connected to the transmission path of the transmission destination, wherein the layer 3 control unit transmits the data to each of the interface units and a physical port of the ATM switch to which the cell demultiplexing unit is not connected. A set logical port number, and logical channel information set for a cell flow in the interface unit and the physical port,
The communication of the plurality of types of identification information for identifying the cell or packet flow, including the layer 3 address information set for the packet flow in the interface unit, allows the processing of the layer 3 to be performed. There is provided a router device characterized in that the content of the exchange of the packet is changed by performing the layer 3 processing in cooperation with the required interface unit and the ATM switch.

【0014】このようなルータ装置によれば、パケット
交換方式のレイヤ3の処理を要求するパケットの通信の
他に、例えば、上記レイヤ3の処理を要求するセルの通
信や、上記レイヤ3の処理を要求しない通信、回線交換
の通信等、複数の形態の通信の多重化及び交換を行うこ
とができる。
According to such a router device, for example, in addition to the communication of the packet requesting the processing of the layer 3 of the packet switching system, for example, the communication of the cell requesting the processing of the layer 3 or the processing of the layer 3 Multiplexing and switching can be performed for a plurality of forms of communication, such as communication that does not require communication, circuit switching communication, and the like.

【0015】[0015]

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described.
This will be described with reference to the drawings.

【0016】図1は、本発明の実施形態に係る多重化装
置付きIPスイッチ(ATMスイッチを用いたルータ装置)
が適用されるネットワークの一例を示す図である。図1
では、図48と同様に、ネットワークをレイヤ2(下
位)とレイヤ3(上位)の論理階層に分けて表してい
る。以下では、レイヤ3のプロトコルとしてIPを利用す
る例について説明するが、IP以外のレイヤ3のプロトコ
ルを用いることも可能である。
FIG. 1 shows an IP switch with a multiplexer (router device using an ATM switch) according to an embodiment of the present invention.
1 is a diagram illustrating an example of a network to which is applied. FIG.
48, the network is divided into layer 2 (lower) and layer 3 (higher) logical layers, as in FIG. Hereinafter, an example in which IP is used as the layer 3 protocol will be described. However, a layer 3 protocol other than IP may be used.

【0017】図のネットワークでは、フレームリレー上
でIPパケットを転送するフレームリレー・IPネットワー
クと、ATM上でIPパケットを転送するATM・IPネットワー
クとを接続したIPスイッチングネットワークが構成され
ている。また、そのIPスイッチングネットワークにはAT
MによりIP以外のトラヒックを転送するATM・非IPネット
ワークをも接続することができるので、レイヤ2のATMネ
ットワークは、IPパケットのサービスだけに限定しない
多様なサービスが提供可能なネットワークとなる。多重
化装置付きIPスイッチ5は、上記の様々な種類のネット
ワークの伝送路を収容し、ATMセルやIPパケットの交
換、IP、IFMP、GSMP等のプロトコル処理を実施する。
In the network shown in the figure, an IP switching network is constructed in which a frame relay IP network for transferring IP packets on a frame relay and an ATM / IP network for transferring IP packets on an ATM are connected. Also, the IP switching network has AT
Since M can also connect ATM / non-IP networks that transfer traffic other than IP, the Layer 2 ATM network is a network that can provide various services that are not limited to IP packet services. The IP switch 5 with a multiplexing device accommodates the transmission paths of the various types of networks described above, and exchanges ATM cells and IP packets, and performs protocol processing such as IP, IFMP, and GSMP.

【0018】図2に、本実施形態に係る多重化装置付き
IPスイッチ5の構成例を示す。
FIG. 2 shows a multiplexing apparatus according to this embodiment.
4 shows a configuration example of an IP switch 5.

【0019】図2で、多重化装置付きIPスイッチ5は、
複数のネットワークの伝送路を収容する多重化装置51
と、ATMセルの交換を行うATMスイッチ52と、IFMPとGS
MPに基づいてルーティング制御のためのIP処理を行うIP
制御部53により構成される。多重化装置51は、収容
する伝送路の他にATMスイッチ52の1つの物理ポート
にも接続され、その物理ポートとの間でATMセルの通信
を行う。多重化装置51が接続されないATMスイッチ5
2の他の物理ポートには、IP制御部53と、ATMセルの
通信を行うIPノード(ATM)3や隣接ノード6等の伝送路
が接続される。
In FIG. 2, the IP switch 5 with a multiplexer is
Multiplexer 51 for accommodating transmission lines of a plurality of networks
, An ATM switch 52 for exchanging ATM cells, IFMP and GS
IP that performs IP processing for routing control based on MP
The control unit 53 is configured. The multiplexing device 51 is connected to one physical port of the ATM switch 52 in addition to the transmission line to be accommodated, and performs communication of the ATM cell with the physical port. ATM switch 5 to which multiplexer 51 is not connected
The other physical ports are connected to the IP control unit 53 and transmission paths such as an IP node (ATM) 3 and an adjacent node 6 for performing ATM cell communication.

【0020】多重化装置51は、収容する伝送路あるい
は伝送路群にそれぞれ対応して設けられた複数のインタ
フェース部512〜517と、セル多重/分離部511
からなる。インタフェース部512〜517は、収容し
た伝送路との間ではそこに接続されたノードと同じ形態
のIPパケットやセルの通信を行い、セル多重/分離部5
11との間では共通形式のセルの通信を行う。セル多重
/分離部511は、インタフェース部512〜517か
らのセルをシリアル多重化してATMスイッチ52へ送
り、ATMスイッチ52からのセルは分離して対応するイ
ンタフェース部512〜517へ送る。
The multiplexer 51 includes a plurality of interface units 512 to 517 provided corresponding to transmission lines or transmission line groups to be accommodated, and a cell multiplexing / demultiplexing unit 511.
Consists of The interface units 512 to 517 perform communication of IP packets and cells in the same form as the nodes connected thereto between the accommodated transmission path and the cell multiplexing / demultiplexing unit 5.
Communication with cells 11 is common. The cell multiplexing / separating unit 511 serially multiplexes the cells from the interface units 512 to 517 and sends them to the ATM switch 52, and separates the cells from the ATM switch 52 and sends them to the corresponding interface units 512 to 517.

【0021】ここで、多重化装置51は、多重化装置付
きIPスイッチ5内に複数個配置することができる。ま
た、配置するインタフェース部の種類及び数は任意に選
択することができる。例えば、多重化装置51とIP対応
フレームリレーインタフェース部を多数配置した場合に
は、大容量のIPスイッチゲートウェイの機能が実現され
る。以下では、まず、多重化装置51が複数のIP対応フ
レームリレーインタフェース部512を備える場合の構
成及び動作を説明し、その後で他のインタフェース部5
13〜517について説明する。
Here, a plurality of multiplexing devices 51 can be arranged in the IP switch 5 with a multiplexing device. Further, the type and number of interface units to be arranged can be arbitrarily selected. For example, when a large number of multiplexing devices 51 and IP-compatible frame relay interfaces are arranged, the function of a large-capacity IP switch gateway is realized. Hereinafter, first, the configuration and operation when the multiplexing device 51 includes a plurality of IP-compatible frame relay interface units 512 will be described.
13 to 517 will be described.

【0022】IP対応フレームリレーインタフェース部5
12は、1ないし複数のIPノード41の伝送路に接続さ
れ、HDLC(High level Data Link Control)を基にしたフ
レームリレーの通信を行う。ここで、IPノード41は、
ネットワーク層のプロトコルとしてIP(Internet Protoc
ol)を持ち、IPパケットをフレームリレーにより通信す
るものである。
Frame relay interface unit 5 for IP
Reference numeral 12 is connected to a transmission path of one or more IP nodes 41, and performs frame relay communication based on HDLC (High Level Data Link Control). Here, the IP node 41
IP (Internet Protocol)
ol) to communicate IP packets by frame relay.

【0023】図3に、多重化装置付きIPスイッチ5の構
成を機能的に細分化した例を示す。
FIG. 3 shows an example in which the configuration of the IP switch 5 with a multiplexer is functionally subdivided.

【0024】図3で、ATMスイッチ52は、各物理ポー
ト毎に設けられた複数のATMインタフェース部523
と、セル単位に通信経路を切り替えるスイッチファブリ
ック部521と、その切替えを制御するスイッチ制御部
522により構成される。ここで、多重化装置付きIPス
イッチ5の各部は、便宜上、スイッチファブリック部5
21側へ送られる信号を処理する上り部と、スイッチフ
ァブリック部521側から送られた信号を処理する下り
部に分けている。スイッチ制御部522は、図中点線で
示す制御線により各ATMインタフェース部523の制御
を行う。
In FIG. 3, the ATM switch 52 includes a plurality of ATM interface units 523 provided for each physical port.
And a switch fabric unit 521 for switching a communication path for each cell, and a switch control unit 522 for controlling the switching. Here, each unit of the IP switch 5 with the multiplexing device is referred to as a switch fabric unit 5 for convenience.
It is divided into an upstream unit that processes a signal sent to the 21 side and a downstream unit that processes a signal sent from the switch fabric unit 521 side. The switch control unit 522 controls each ATM interface unit 523 by a control line indicated by a dotted line in the figure.

【0025】図4は、多重化装置付きIPスイッチ5の他
の実現例を示す図である。
FIG. 4 is a diagram showing another example of realizing the IP switch 5 with a multiplexer.

【0026】図4の多重化装置付きIPスイッチ5は、AT
Mスイッチと多重化装置を統合したものであり、セル多
重/分離部にATMインタフェース処理部の機能を持たせ
て図3の装置と同じ機能を実現する。以下では、この図
4に示す構成に基づいて説明を行う。
The IP switch 5 with a multiplexer shown in FIG.
The M switch and the multiplexing device are integrated, and the same function as the device of FIG. Hereinafter, description will be made based on the configuration shown in FIG.

【0027】図4において、スイッチファブリック部5
21は、1〜12番の物理ポート番号が順次付された計
12個の物理ポートを持ち、1〜8番の物理ポートにそ
れぞれATMインタフェース部523A〜523Hが接続
され、9〜12番の物理ポートにはそれぞれセル多重/
分離部511A〜511Dが接続されている。各セル多
重/分離部511には、それぞれ16個のインタフェー
ス部が接続される。例えば、9番の物理ポートに接続さ
れたセル多重/分離部511Aには、16個のIP対応フ
レームリレーインタフェース部512A〜512Pが接
続されている。
In FIG. 4, the switch fabric unit 5
21 has a total of 12 physical ports sequentially numbered 1 to 12 physical port numbers, and ATM interface units 523A to 523H are connected to the 1st to 8th physical ports, respectively. Each port has a cell multiplex /
The separation units 511A to 511D are connected. Each of the cell multiplexing / demultiplexing units 511 is connected to 16 interface units. For example, 16 IP-compatible frame relay interface units 512A to 512P are connected to the cell multiplexing / demultiplexing unit 511A connected to the ninth physical port.

【0028】図5に、多重化装置付きIPスイッチ5で用
いられる各種ポートの識別情報(アドレス情報)の対応
関係の一例を示す。
FIG. 5 shows an example of a correspondence relationship between identification information (address information) of various ports used in the IP switch 5 with a multiplexer.

【0029】図5において、スイッチポート番号は、AT
Mインタフェース部やIP対応フレームリレーインタフェ
ース部等の各種インタフェース部のそれぞれに対し設定
されたシリアル番号でり、本例のATMインタフェース部
には物理ポート番号と同じ値が設定さている。このスイ
ッチポート番号はIP制御部53がポートを認識するのに
用いられる。
In FIG. 5, the switch port number is AT
It is a serial number set for each of the various interface units such as the M interface unit and the IP-compatible frame relay interface unit, and the same value as the physical port number is set for the ATM interface unit in this example. This switch port number is used by the IP control unit 53 to recognize the port.

【0030】多重ポート番号は、セル多重/分離部51
1に接続されたインタフェース部に対し設定されたシリ
アル番号であり、本例では各セル多重/分離部511毎
に1〜16の値をとる。この多重ポート番号は各セル多
重/分離部511がインタフェース部のポートを認識す
るのに用いられる。
The multiplex port number is stored in the cell multiplexing / demultiplexing unit 51.
This is a serial number set for the interface unit connected to 1 and takes a value of 1 to 16 for each cell multiplexing / demultiplexing unit 511 in this example. This multiplex port number is used by each cell multiplexing / demultiplexing unit 511 to recognize the port of the interface unit.

【0031】次に、PVC(Parmanent VC)により予め固定
的に張られるデフォルトVCと、IFMPとGSMPの処理により
動的に張られるリダイレクトVCのそれぞれについて、コ
ネクションの各種識別子を説明する。
Next, a description will be given of various connection identifiers for a default VC fixedly set in advance by a PVC (Parmanent VC) and a redirect VC dynamically set by IFMP and GSMP processing.

【0032】ローカル識別子は、セル多重/分離部51
1とそれに接続された各インタフェース部の通信で利用
されるコネクションを一意に識別するための識別子であ
る。
The local identifier is stored in the cell multiplexing / demultiplexing unit 51
This is an identifier for uniquely identifying a connection used for communication between the communication interface 1 and each interface unit connected thereto.

【0033】このローカル識別子と多重ポート番号によ
り、セル多重/分離部511内でのコネクションが一意
に識別可能となる。本例では、各IP対応フレームリレー
インタフェース部毎に128本のコネクションを想定
し、デフォルトVCに1番、リダイレクトVCには2番〜1
28番をそれぞれ割り当てている。
The connection within the cell multiplexing / demultiplexing unit 511 can be uniquely identified by the local identifier and the multiplex port number. In this example, 128 connections are assumed for each IP-compatible frame relay interface unit, and the default VC is number 1 and the redirect VC is number 2 to 1.
No. 28 is assigned respectively.

【0034】内部コネクション識別子は、セル多重/分
離部511間、ATMインタフェース部間、あるいは、こ
れら両者間の通信で利用されるコネクションを、セル多
重部511内であるいはATMインタフェース部523内
で、一意に識別するための識別子である。この内部コネ
クション識別子と物理ポート番号により、スイッチファ
ブリック部521内、すなわち多重化装置付きIPスイッ
チ5内のコネクションが一意に識別可能となる。本例で
は、ATMインタフェース部毎に4095本のコネクショ
ンを想定し、外部に接続される各ATMインタフェース部
523B〜523HにはデフォルトVCを1番、リダイレ
クトVCを2番〜4095番とする内部コネクション識別
子を割り当てている。IP制御部に接続されるATMインタ
フェース部523Aには、他の全てのインタフェース部
のデフォルトVCが集中するため、デフォルトVCを16番
〜86番、リダイレクトVCを128番〜4095番とす
る内部コネクション識別子を割り当てている。ここで、
残りの15番はスイッチ制御部へ接続するGSMP用のコネ
クションに用い、他の番号は欠番としておくかまたは他
の用途に用いる。一方、各セル多重/分離部511のコ
ネクションについては、図5に示すように、多重ポート
番号の若い順に1番〜2048番の内部コネクション識
別子を割り当てている。
The internal connection identifier uniquely identifies a connection used for communication between the cell multiplexing / demultiplexing units 511, between the ATM interface units, or between them, in the cell multiplexing unit 511 or the ATM interface unit 523. This is an identifier for identifying. The connection within the switch fabric unit 521, that is, the connection within the IP switch 5 with a multiplexer can be uniquely identified by the internal connection identifier and the physical port number. In this example, 4095 connections are assumed for each ATM interface unit, and the internal connection identifiers for the externally connected ATM interface units 523B to 523H are such that the default VC is 1 and the redirect VC is 2 to 4095. Is assigned. Since the default VCs of all the other interface units are concentrated on the ATM interface unit 523A connected to the IP control unit, an internal connection identifier that sets the default VC to the 16th to 86th and the redirect VC to the 128th to the 4095th Is assigned. here,
The remaining number 15 is used for a connection for GSMP to be connected to the switch control unit, and the other numbers are left as missing numbers or used for other purposes. On the other hand, as shown in FIG. 5, the connection of each cell multiplexing / demultiplexing unit 511 is assigned an internal connection identifier of No. 1 to 2048 in ascending order of the multiplex port number.

【0035】VPI/VCIは、装置内部に限らず標準的に使
用されるコネクションの識別子である。例えばATMイン
タフェース部の外部との通信ではこのVPI/VCIが用いら
れる。
VPI / VCI is an identifier of a connection that is used not only inside the device but also as a standard. For example, this VPI / VCI is used for communication with the outside of the ATM interface unit.

【0036】本例ではVPIを全て0とし、VCIは内部コネ
クション識別子と同じ値としている。
In this example, the VPIs are all set to 0, and the VCI has the same value as the internal connection identifier.

【0037】ただし、デフォルトVCには一律VPI=0,VC
I=15(以下、これを(0,15)と表記する)を割り当
てる。また、セル多重/分離部511のリダイレクトVC
には、ローカル識別子の値に、例として14を加えたVC
I値を割り当てる。
However, the default VC is uniformly VPI = 0, VC
I = 15 (hereinafter referred to as (0,15)) is assigned. Also, the redirect VC of the cell multiplexing / demultiplexing unit 511
Has the value of the local identifier plus 14 as an example
Assign an I value.

【0038】以上で説明した各種ポート番号と各種識別
情報の対応関係を示す情報は、各種インタフェース部と
セル多重/分離部に設けられたテーブルに部分的に登録
されている。各種インタフェース部とセル多重/分離部
は、そのテーブルの登録内容に従って、通信するIPパケ
ットやセルに対しヘッダ部の識別情報(アドレス情報)
の変換を行う。
The information indicating the correspondence between the various port numbers and the various identification information described above is partially registered in tables provided in the various interface units and the cell multiplexing / demultiplexing unit. Various interface units and cell multiplexing / demultiplexing units identify header information (address information) for communicating IP packets and cells according to the registered contents of the table.
Is converted.

【0039】以下、多重化装置付きIPスイッチ5の各部
の詳細について説明する。
The details of each part of the IP switch 5 with a multiplexer will be described below.

【0040】図6に、IP対応フレームリレーインタフェ
ース部512の構成を示す。
FIG. 6 shows the configuration of the IP-compatible frame relay interface unit 512.

【0041】図示するように、IP対応フレームリレーイ
ンタフェース部512は、上り部5121と、下り部5
122と、IFMPの処理を行うIPフロー管理部5123と
からなる。上り部5121と下り部5122の各々は、
フレームリレーによるIPパケットの通信を行うフレーム
処理部、IP処理部、ALLタイプ5のプロトコルに従った処
理を行うALL5処理部、セルの通信を行うATM処理部、セ
ル及びIPパケットのヘッダ部の識別情報の変換に用いら
れるテーブルにより構成される。また、図6ではフレー
ム処理部に接続された伝送路が1本であるが、複数の伝
送路が接続されてもよい。
As shown in the figure, the IP-compatible frame relay interface unit 512 includes an up unit 5121 and a down unit 5.
122 and an IP flow management unit 5123 that performs IFMP processing. Each of the ascending part 5121 and the descending part 5122,
Frame processing unit for IP packet communication by frame relay, IP processing unit, ALL5 processing unit for processing in accordance with ALL type 5 protocol, ATM processing unit for cell communication, header identification of cell and IP packet It is composed of a table used for information conversion. In FIG. 6, one transmission line is connected to the frame processing unit, but a plurality of transmission lines may be connected.

【0042】このような構成において、ネットワークよ
り上り部5121に送られたIPパケットは、フレーム処
理部51211で受信処理を施された後、IP処理部51
212でアドレス情報の検出等のIP処理が施される。そ
して、ALL5処理部51213でSAR-PDUフレームに分割
され、ATM処理部51214でテーブル51215の登
録内容により定まる識別情報(ローカル識別子)を設定
したセルに変換されて、セル多重/分離部511へ送ら
れる。
In such a configuration, an IP packet sent from the network to the upstream unit 5121 is subjected to reception processing by the frame processing unit 51211 and then processed by the IP processing unit 5112.
At 212, IP processing such as detection of address information is performed. Then, the data is divided into SAR-PDU frames by the ALL5 processing unit 51213, converted into cells in which identification information (local identifier) determined by the registered contents of the table 51215 is set by the ATM processing unit 51214, and transmitted to the cell multiplexing / demultiplexing unit 511. Can be

【0043】一方、セル多重/分離部511より下り部
5122に送られたセルは、ATM処理部51224で受
信処理を施された後、ALL5処理部51223でSAR-PDU
フレームに合成される。そして、IP処理部51222で
テーブル51225の登録内容に従いアドレス情報の設
定等のIP処理が施され、IPパケットとなってフレーム処
理部51221から伝送路に送出される。ここで、各テ
ーブルの登録内容は、IP制御部53との間で通信するIF
MPのメッセージに従いIPフロー管理部5123が更新す
る。
On the other hand, the cells transmitted from the cell multiplexing / demultiplexing section 511 to the downstream section 5122 are subjected to reception processing by the ATM processing section 51224, and then subjected to the SAR-PDU by the ALL5 processing section 51223.
Combined into frame. Then, IP processing such as setting of address information is performed by the IP processing unit 51222 according to the registered contents of the table 51225, and the packet is transmitted from the frame processing unit 51221 to the transmission path as an IP packet. Here, the registration content of each table is stored in the IF that communicates with the IP control unit 53.
The IP flow management unit 5123 updates the message according to the message of the MP.

【0044】図7に、ATMインタフェース部523の構
成を示す。
FIG. 7 shows the configuration of the ATM interface unit 523.

【0045】図示するように、ATMインタフェース部5
23の上り部5231と下り部5232の各々は、転送
するセルのヘッダ部の識別情報の変換等を行うATM処理
部と、識別情報の変換に用いられるテーブルにより構成
される。ここで、各テーブルの登録内容は、スイッチ制
御部522から制御線5233で送られる制御情報に従
い更新される。
As shown, the ATM interface unit 5
Each of the ascending part 5231 and the descending part 5232 of the 23 comprises an ATM processing unit for performing conversion of identification information of a header part of a cell to be transferred and a table used for conversion of identification information. Here, the registered contents of each table are updated according to the control information sent from the switch control unit 522 via the control line 5233.

【0046】図8に、セル多重/分離部511の構成を
示す。
FIG. 8 shows the configuration of the cell multiplexing / demultiplexing unit 511.

【0047】図示するように、セル多重/分離部511
の上り部5111と下り部5112の各々は、セルの多
重/分離に用いられる時分割バスと、時分割バス上のセ
ルの伝送タイミングを調停する時分割バス調停部と、時
分割バスのセルのヘッダ部の識別情報の変換等を行うAT
M処理部と、識別情報の変換に用いられるテーブルによ
り構成される。ここで、各テーブルの登録内容は、スイ
ッチ制御部522から制御線5113により送られる制
御情報により更新される。
As shown, the cell multiplexing / demultiplexing unit 511
Each of the upstream unit 5111 and the downstream unit 5112 includes a time division bus used for multiplexing / demultiplexing cells, a time division bus arbitration unit that arbitrates transmission timing of cells on the time division bus, and a cell division of the time division bus. AT for converting header identification information
It is composed of an M processing unit and a table used for conversion of identification information. Here, the registered content of each table is updated by control information sent from the switch control unit 522 via the control line 5113.

【0048】この構成において、各インタフェース部5
12〜517から上り部5111に送られたセルは、時
分割バス調停部51112により所定のタイミングで時
分割バス51111上に送出されてシリアル化される。
シリアル化された時分割バス51111上のセルは、AT
M処理部51113でヘッダ部の識別情報を変換されてA
TMスイッチ52の物理ポートに送出される。
In this configuration, each interface unit 5
The cells transmitted from 12 to 517 to the upstream unit 5111 are transmitted to the time division bus 51111 at a predetermined timing by the time division bus arbitration unit 51112 and serialized.
Cells on the serialized time division bus 51111 are AT
The M processing section 51113 converts the identification information of the header section into A
It is sent to the physical port of the TM switch 52.

【0049】一方、上記の物理ポートから下り部511
2へ送られたセルは、ATM処理部51123で識別情報
を変換された後、時分割バス調停部51122により時
分割バス51121上に送出され、送信先のインタフェ
ース部512〜517に取り込まれる。なお、上記構成
において、時分割バスを共通化して上り側セルと下り側
セルの伝送および調停を一括して行うようにしてもよ
い。また、時分割バス以外の方法でセルの多重/分離を
行ってもよい。
On the other hand, the downstream unit 511
After the identification information is converted by the ATM processing unit 51123, the cell transmitted to the transmission unit 2 is sent out onto the time division bus 51121 by the time division bus arbitration unit 51122, and is taken into the interface units 512 to 517 of the transmission destination. In the above configuration, the transmission and arbitration of the upstream cell and the downstream cell may be performed collectively by sharing the time division bus. The cells may be multiplexed / separated by a method other than the time division bus.

【0050】また、インタフェース部512〜517の
内、複数の伝送路に接続されたインタフェース部では、
伝送路との接続部分に、例えば、パラレル/シリアル変
換部を配置し、複数の伝送路から送られるパケット等を
シリアル化して入力し、逆に、交換後のパケット等は対
応する伝送路に送出する。
Further, of the interface units 512 to 517, the interface unit connected to a plurality of transmission lines
For example, a parallel / serial conversion unit is arranged at a connection portion with the transmission path, and serializes packets and the like sent from a plurality of transmission paths and inputs the packets. Conversely, the exchanged packets and the like are transmitted to the corresponding transmission paths. I do.

【0051】次に、多重化装置付きIPスイッチ5の動作
例を、IPノード41が隣接ノード6へ通信を行う場合を
例に説明する。
Next, an operation example of the IP switch 5 with the multiplexing device will be described with reference to an example in which the IP node 41 communicates with the adjacent node 6.

【0052】多重化装置付きIPスイッチ5での通信に
は、図9に示すようにIPデータをデフォルトVCによりIP
制御部53を介して通信するモードと、図10に示すよ
うにリダイレクトVCによりIP制御部53を介さずに通信
を行うモード(カットスルー)がある。通常、開始時に
はデフォルトVCによる通信がなされ、その後通信はリダ
イレクトVCによる通信に移行する。リダイレクトVCの設
定は、IFMPとGSMPのプロトコル処理により実施される。
For communication in the IP switch 5 with the multiplexing device, as shown in FIG.
There is a mode in which communication is performed via the control unit 53, and a mode (cut-through) in which communication is performed without using the IP control unit 53 by the redirect VC as shown in FIG. Normally, at the start, communication by the default VC is performed, and thereafter, the communication shifts to communication by the redirect VC. The setting of the redirect VC is performed by IFMP and GSMP protocol processing.

【0053】ここで、上記の動作に関わるテーブルの登
録内容を説明する。
Here, the registered contents of the table relating to the above operation will be described.

【0054】IP対応フレームリレーインタフェース部の
上り部5121A内のテーブルには、図11に示すよう
に、リダイレクトVCのIPパケットのIPフロー識別子とロ
ーカル識別子が登録される。IPフロー識別子が登録され
ていないIPパケットは全て、デフォルトVC、すなわち1
番のローカル識別子に対応する。IPフロー識別子は、発
側IPアドレスx.x.x.xと着側IPアドレスy.y.y.yからな
る。なお、IPフロー識別子としては、これらIPアドレス
と、TCPやUDP等の上位プロトコルのヘッダ内のポート番
号等を組み合わせたものや、ネットワークを識別するネ
ットワークアドレス等を用いてもよい。
As shown in FIG. 11, the IP flow identifier and the local identifier of the IP packet of the redirect VC are registered in the table in the upstream unit 5121A of the IP-compatible frame relay interface unit. All IP packets for which no IP flow identifier is registered are all default VCs, that is, 1
Number corresponding to the local identifier. The IP flow identifier includes a source IP address xxxx and a destination IP address yyyy. As the IP flow identifier, a combination of these IP addresses and a port number in a header of a higher-level protocol such as TCP or UDP, a network address for identifying a network, or the like may be used.

【0055】セル多重/分離部の上り部5111A内の
テーブルには、図12に示すように、多重ポート番号と
ローカル識別子の値に対応して、出力物理ポート番号と
内部コネクション識別子が登録されている。これらの登
録は、固定的に登録されるデフォルトVC用と、更新がな
されるリダイレクトVC用に別れている。
As shown in FIG. 12, an output physical port number and an internal connection identifier are registered in the table in the upstream section 5111A of the cell multiplexing / demultiplexing section, corresponding to the multiplex port number and the value of the local identifier. I have. These registrations are divided into a fixedly registered default VC and a renewed redirect VC.

【0056】IP制御部53に接続されたATMインタフェ
ース部の下り部5232A内のテーブル52322Aに
は、図13に示すように、内部コネクション識別子の値
に対応してVPI/VCIが登録されている。同様に、隣接ノ
ードに接続されたATMインタフェース部の下り部523
2B内のテーブル52322Bにも、図14に示すよう
に、内部コネクション識別子の値に対応してVPI/VCIが
登録されている。
As shown in FIG. 13, VPI / VCI is registered in the table 52322A in the downstream section 5232A of the ATM interface section connected to the IP control section 53, corresponding to the value of the internal connection identifier. Similarly, the downstream unit 523 of the ATM interface unit connected to the adjacent node
As shown in FIG. 14, VPI / VCI is also registered in the table 52322B in 2B corresponding to the value of the internal connection identifier.

【0057】IP制御部に接続されたATMインタフェース
部の上り部5231Aのテーブル52312Aには、図
15に示すように、VPI/VCIの値に対応して出力物理ポ
ート番号と内部コネクション識別子が登録されている。
As shown in FIG. 15, an output physical port number and an internal connection identifier are registered in the table 5212A of the upstream section 5231A of the ATM interface section connected to the IP control section, in correspondence with the VPI / VCI values. ing.

【0058】以上のテーブルの登録内容に従い行われる
デフォルトVCによる通信を、図16〜図18を用いて説
明する。
The communication by the default VC performed according to the registered contents of the above table will be described with reference to FIGS.

【0059】図16において、IPノード41から送られ
た発側IPアドレスx.x.x.xと着側IPアドレスy.y.y.yの設
定されたIPバケットは、IP対応フレームリレーインタフ
ェース部の上り部5121Aで、最初、対応するIPフロ
ー識別子(x.x.x.x , y.y.y.y)がテーブルに登録されて
いないことからヘッダ部に各1番の多重ポート番号及び
ローカル識別子を設定したセル(図17(a))に変換さ
れ、セル多重/分離部の上り部5111Aに送られる。
上り部5111Aは、送られたセルを多重化した後、ヘ
ッダ部の識別情報をテーブルの登録内容を基に1番の出
力物理ポート番号と23番の内部コネクション識別子に
置き換え(図17(b))、セルをスイッチファブリック
部521へ送る。このセルはヘッダ部の出力物理ポート
番号に従いATMインタフェース部の下り部5232Aへ
転送される。下り部5232Aでは、送られたセルのヘ
ッダ部の内部コネクション識別子を基に(0,23)のVPI
/VCIを含むATMヘッダを生成し、送られたセルを標準フ
ォーマットのATMセル(図17(c))に変換してIP制御部
53へ送る。IP制御部53では、送られたATMセルからI
Pパケットを再生し、IPパケットのIPフロー識別子の値
を基にIP処理で新たな、出力物理ポートと、対応するデ
フォルトVCのVPI/VCIとを決定して、VPI/VCIを(0,1
6)に変換したATMセル(図18(a))をATMインタフェー
ス部の上り部5231Aへ送る。上り部5231Aで
は、送られたATMセルのヘッダ部に2番の出力物理ポー
ト番号と1番の内部コネクション識別子を設定し、その
ATMセルスイッチファブリック部521へ送る。このATM
セルはその出力物理ポート番号に従いATMインタフェー
ス部の下り部5232Bへ転送され、そこで(0,15)
のVPI/VCIを設定されて隣接ノード6へ送られる。
In FIG. 16, an IP bucket sent from an IP node 41 and set with a calling side IP address xxxx and a called side IP address yyyy is first sent to the corresponding section 5121A of the IP corresponding frame relay interface section. Since the flow identifier (xxxx, yyyy) is not registered in the table, it is converted into a cell (FIG. 17 (a)) in which the first multiplex port number and the local identifier are set in the header, and the cell multiplexing / demultiplexing unit It is sent to the ascending unit 5111A.
After multiplexing the transmitted cells, the uplink unit 5111A replaces the identification information of the header part with the first output physical port number and the 23rd internal connection identifier based on the registered contents of the table (FIG. 17B). ), And sends the cell to the switch fabric unit 521. This cell is transferred to the downstream section 5232A of the ATM interface section according to the output physical port number of the header section. In the downlink unit 5232A, the VPI of (0, 23) is determined based on the internal connection identifier in the header of the transmitted cell.
An ATM header including / VCI is generated, and the transmitted cell is converted into an ATM cell in a standard format (FIG. 17C) and transmitted to the IP control unit 53. In the IP control unit 53, the received ATM cell
The P packet is reproduced, a new output physical port and the corresponding default VC VPI / VCI are determined by IP processing based on the value of the IP flow identifier of the IP packet, and the VPI / VCI is set to (0, 1).
The ATM cell (FIG. 18 (a)) converted to 6) is sent to the upstream unit 5231A of the ATM interface unit. In the uplink section 5231A, the second output physical port number and the first internal connection identifier are set in the header of the sent ATM cell, and the
The packet is sent to the ATM cell switch fabric unit 521. This ATM
The cell is transferred to the downstream section 5232B of the ATM interface section according to the output physical port number, where (0,15)
VPI / VCI is set and sent to the adjacent node 6.

【0060】次に、カットスルーのための処理を、図1
9〜図24を用いて説明する。
Next, the processing for cut-through is shown in FIG.
This will be described with reference to FIGS.

【0061】図19において、IP対応フレームリレーイ
ンタフェース部512AからのIPデータのセルを受信し
たIP制御部53は、そのIPデータをリダイレクトVCによ
り通信できると判断すると、IP制御部53とIPノード4
1間にリダイレクトVCのコネクションを設定するための
GSMPのアッドブランチメッセージ(図20(a))を出力
する。このメッセージは、ATMインタフェース部523
Aとスイッチファブリック部521を介してスイッチ制
御部522に送られる。スイッチ制御部522は、送ら
れたメッセージを基にコネクション設定のための2つの
制御情報(図20(b),(c))を生成し、それぞれセル多
重/分離部511とATMインタフェース部523へ送
る。これにより、セル多重/分離部の上り部5111A
とATMインタフェース部の下り部5232Aの各テーブ
ルにはリダイレクトVC用の登録が追加される。そして、
スイッチ制御部522は、処理が終了した旨を知らせる
アッドブランチ応答メッセージをIP制御部53へ返送す
る。
In FIG. 19, the IP control unit 53, which has received the cell of the IP data from the IP-compatible frame relay interface unit 512A, determines that the IP data can be communicated by the redirect VC, and if the IP control unit 53 and the IP node 4
For setting up a redirect VC connection between one
The GSMP add branch message (FIG. 20A) is output. This message is sent to the ATM interface unit 523.
A is sent to the switch control unit 522 via A and the switch fabric unit 521. The switch control unit 522 generates two pieces of control information (FIGS. 20 (b) and (c)) for connection setting based on the transmitted message, and sends the control information to the cell multiplexing / demultiplexing unit 511 and the ATM interface unit 523, respectively. send. Thereby, the upstream section 5111A of the cell multiplexing / demultiplexing section
The registration for the redirect VC is added to each table of the downstream section 5232A of the ATM interface unit. And
The switch control unit 522 returns an add branch response message notifying that the processing has been completed to the IP control unit 53.

【0062】アッドブランチ応答メッセージを受けたIP
制御部53は、IP対応フレームリレーインタフェース部
512Aへ通信をリダイレクトVCに切り替えるよう指示
するためのIFMPのリダイレクトメッセージ(図20
(d))を生成し送信する。送信されたメッセージは、ス
イッチファブリック部521とセル多重/分離部511
Aを介してIP対応フレームリレーインタフェース部51
2A内のIPフロー管理部5123へ送られる。IPフロー
管理部5123は、送られたメッセージを基に上り部の
テーブル51215Aに、上記IPパケットの通信のロー
カル識別子を2番に変更する内容(図20(e))を登録
する。
The IP that received the add branch response message
The control unit 53 transmits an IFMP redirect message (FIG. 20) to instruct the IP-compatible frame relay interface unit 512A to switch the communication to the redirect VC.
(d)) is generated and transmitted. The transmitted message is transmitted to the switch fabric unit 521 and the cell multiplexing / demultiplexing unit 511.
Frame relay interface unit 51 for IP via A
It is sent to the IP flow management unit 5123 in 2A. The IP flow management unit 5123 registers the content (FIG. 20 (e)) for changing the local identifier of the communication of the IP packet to No. 2 in the upstream table 51215A based on the transmitted message.

【0063】この登録が終了すると、IPノード41から
のIPデータは、図21に示すように、リダイレクトVCに
よりIP制御部53へ送られるようになる。すなわち、IP
データは、まず、IP対応フレームリレーインタフェース
部512Aで、2番のローカル識別子を設定されたセル
(図22(a))に変換される。そして、セル多重/分離
部511Aで128番の内部コネクション識別子を設定
され(図22(b))、ATMインタフェース部523Aで
(0,128)のVPI/VCIの設定されたATMセル(図22
(c))となってIP制御部53へ送られる。そして、IP制
御部53から隣接ノード6へは、図16同様にデフォル
トVCにより送られる。
When the registration is completed, the IP data from the IP node 41 is sent to the IP control unit 53 by the redirect VC as shown in FIG. That is, IP
The data is first converted by the IP-compatible frame relay interface unit 512A into a cell (FIG. 22A) in which the second local identifier is set. Then, the 128th internal connection identifier is set by the cell multiplexing / demultiplexing unit 511A (FIG. 22B), and the ATM interface unit 523A sets it.
ATM cell with VPI / VCI of (0,128) (FIG. 22)
(c)) is sent to the IP control unit 53. Then, the packet is sent from the IP control unit 53 to the adjacent node 6 by the default VC as in FIG.

【0064】図23において、IPノード41からIPデー
タを受信した隣接ノード6も、そのIPデータをリダイレ
クトVCで通信できると判断すると、通信をリダイレクト
VCに切替えるよう指定するIFMPのリダイレクトメッセー
ジ(図24(a))を生成しIP制御部53へ送る。IP制御
部53は、このメッセージに応じて隣接ノード6とスイ
ッチファブリック部521間にリダイレクトVCのコネク
ションを設定するためのGSMPのムーブブランチメッセー
ジ(図24(b))を生成しスイッチ制御部522へ送
る。スイッチ制御部522では、このメッセージに応じ
てコネクション設定のための2つの制御情報(図24
(c),(d))を生成しそれぞれATMインタフェース部523
Bとセル多重/分離部511Aへ送る。これにより、AT
Mインタフェース部の下り部5232Bとセル多重/分
離部の上り部5111Aの各テーブルの登録内容が更新
され、IPノード41と隣接ノード6の間をIP制御部53
を介さずにリダイレクトVCで接続するカットスルーが成
立する。この後、スイッチ制御部522は、コネクショ
ン解除のための制御情報(図24(e))をATMインタフェ
ース部の下り部5232Aに送り、切替前のリダイレク
トVCのコネクションを解除させる。そして、最後に、処
理の完了を通知するムーブブランチ応答メッセージをIP
制御部53へ返送する。
In FIG. 23, when the adjacent node 6 that has received the IP data from the IP node 41 determines that the IP data can be communicated by the redirect VC, the communication is redirected.
An IFMP redirect message (FIG. 24 (a)) designating switching to VC is generated and sent to the IP control unit 53. The IP control unit 53 generates a GSMP move branch message (FIG. 24 (b)) for setting a redirect VC connection between the adjacent node 6 and the switch fabric unit 521 in response to this message, and sends the message to the switch control unit 522. send. The switch control unit 522 responds to this message with two pieces of control information (FIG. 24) for setting a connection.
(c) and (d)) and generate the ATM interface unit 523, respectively.
B and the cell multiplexing / demultiplexing unit 511A. This allows the AT
The registered contents of the respective tables of the downlink section 5232B of the M interface section and the uplink section 5111A of the cell multiplexing / demultiplexing section are updated, and the IP control section 53 between the IP node 41 and the adjacent node 6 is updated.
Cut-through that connects with the redirect VC without going through is established. Thereafter, the switch control unit 522 sends control information (FIG. 24 (e)) for releasing the connection to the downstream unit 5232A of the ATM interface unit, and releases the connection of the redirect VC before switching. Finally, the move branch response message notifying the completion of the processing is sent to the IP
It is returned to the control unit 53.

【0065】次に、カットスルー成立後の通信を、図2
5及び図26を用いて説明する。
Next, the communication after the cut-through is established is shown in FIG.
This will be described with reference to FIG.

【0066】カットスルーが成立するとIPノード41か
ら隣接ノード6への通信は、図25に示すように、IP制
御部を介さずに全てリダイレクトVCで行われるようにな
る。
When the cut-through is established, the communication from the IP node 41 to the adjacent node 6 is all performed by the redirect VC without going through the IP control unit, as shown in FIG.

【0067】すなわち、IPノード41からのIPパケット
は、IP対応フレームリレーインタフェース部512Aで
セル(図26(a))に変換され、セル多重/分離部51
1へ送られる。このセルは、セル多重/分離部511で
2番の物理ポート番号を設定され(図26(b))、スイ
ッチファブリック部を介してATMインタフェース部の下
り部5232Bへ送られる。そして、ATMインタフェー
ス部の下り部5232Bで(0,16)のVPI/VCIを設定さ
れたATMセル(図26(c))に変換され隣接ノード6へ送
られる。
That is, the IP packet from the IP node 41 is converted into a cell (FIG. 26A) by the IP-compatible frame relay interface unit 512A, and the cell multiplexing / demultiplexing unit 51
Sent to 1. This cell is set with the second physical port number by the cell multiplexing / demultiplexing unit 511 (FIG. 26B), and is sent to the downstream unit 5232B of the ATM interface unit via the switch fabric unit. Then, it is converted into an ATM cell (FIG. 26 (c)) in which the VPI / VCI of (0, 16) is set by the downstream unit 5232B of the ATM interface unit and transmitted to the adjacent node 6.

【0068】以上で、IPノード41から隣接ノード6へ
通信を行う場合の多重化装置付きIPスイッチ5の動作例
を説明した。
In the above, the operation example of the IP switch 5 with the multiplexing device when the communication is performed from the IP node 41 to the adjacent node 6 has been described.

【0069】次に、隣接ノード6がIPノード41へ通信
を行う場合の動作例を説明する。
Next, an example of the operation when the adjacent node 6 communicates with the IP node 41 will be described.

【0070】この通信でも上述と同様の動作が行われ
る。通信状態も、図27に示すようにデフォルトVCによ
りIP制御部53を介して行われる通信から、図28に示
すようにリダイレクトVCによりIP制御部53を介さずに
行われる通信へ移行する。
In this communication, the same operation as described above is performed. The communication state also shifts from communication performed by the default VC via the IP control unit 53 as shown in FIG. 27 to communication performed without the IP control unit 53 by the redirect VC as shown in FIG.

【0071】ここで、上記の動作に関わるテーブルの登
録内容を説明する。
Here, the registered contents of the table relating to the above operation will be described.

【0072】IP対応フレームリレーインタフェース部の
下り部5122A内のテーブルには、図29に示すよう
に、リダイレクトVCのIPパケットのローカル識別子とIP
フロー識別子が対応付けて登録される。
As shown in FIG. 29, the local identifier of the IP packet of the redirect VC and the IP address of the redirect VC are stored in the table in the downstream unit 5122A of the frame relay interface unit for IP.
The flow identifier is registered in association with the flow identifier.

【0073】セル多重/分離部の下り部5112A内の
テーブルには、図30に示すように、内部コネクション
識別子の値に対応して多重ポート番号とローカル識別子
とが予め登録されている。これらの登録は、固定的に登
録されるデフォルトVC用と、更新がなされるリダイレク
トVC用に分かれている。
As shown in FIG. 30, a multiplex port number and a local identifier are registered in advance in a table in the downstream unit 5112A of the cell multiplexing / demultiplexing unit, corresponding to the value of the internal connection identifier. These registrations are divided into those for default VCs that are fixedly registered and those for redirect VCs that are updated.

【0074】ATMインタフェース部の上り部5231A
と上り部5231B内の各テーブルには、それぞれ図3
1と図32に示すように、VPI/VCIの値に対応して出力
物理ポート番号と内部コネクション識別子が登録されて
いる。
Up section 5231A of ATM interface section
And each table in the ascending section 5231B has a
As shown in FIG. 1 and FIG. 32, an output physical port number and an internal connection identifier are registered corresponding to the value of VPI / VCI.

【0075】以上のテーブルの登録内容に従い行われる
デフォルトVCによる通信を、図33〜図35を用いて説
明する。
The communication based on the default VC performed according to the registered contents of the above table will be described with reference to FIGS.

【0076】隣接ノード6から送られたATMセル(図3
4(a))は、ATMインタフェース部の上り部5231Bで
1番の出力ポート番号と16番の内部コネクション識別
子を設定され(図34(b))、スイッチファブリック部
521を介してATMインタフェース部523Aへ送られ
る。ATMインタフェース部523Aは、送られたセルに
(0,16) のVPI/VCIを設定し(図34(c))、そのATM
セルをIP制御部へ送る。IP制御部はIP処理を行い、VPI/
VCIを(0,23)に変換したATMセル(図35(a))を出力
する。出力されたセルは、ATMインタフェース部の上り
部5231Aで9番の出力ポート番号と1番の内部コネ
クション識別子を設定され(図35(b))、スイッチフ
ァブリック部521を介してセル多重/分離部511A
へ送られる。
The ATM cell transmitted from the adjacent node 6 (FIG. 3)
4 (a)), the first output port number and the 16th internal connection identifier are set in the upstream section 5231B of the ATM interface section (FIG. 34 (b)), and the ATM interface section 523A is transmitted via the switch fabric section 521. Sent to The ATM interface unit 523A adds
The VPI / VCI of (0,16) is set (FIG. 34 (c)) and its ATM is set.
Send the cell to the IP controller. The IP control unit performs IP processing and performs VPI /
An ATM cell (FIG. 35 (a)) obtained by converting the VCI to (0, 23) is output. In the output cell, the ninth output port number and the first internal connection identifier are set in the upstream section 5231A of the ATM interface section (FIG. 35 (b)), and the cell multiplexing / demultiplexing section is switched via the switch fabric section 521. 511A
Sent to

【0077】セル多重/分離部511Aでは、送られた
セルの内部コネクション識別子に対応する各1番の多重
ポート番号とローカル識別子を設定し(図35(c))、
セルを出力する。そして、このセルはIP対応フレームリ
レーインタフェース部512Aに取り込まれIPパケット
に変換されてIPノード41へ送られる。
The cell multiplexing / demultiplexing unit 511A sets the first multiplex port number and the local identifier corresponding to the internal connection identifier of the transmitted cell (FIG. 35 (c)).
Output a cell. Then, this cell is taken into the IP-compatible frame relay interface unit 512A, converted into an IP packet, and sent to the IP node 41.

【0078】次に、カットスルーのための処理を、図3
6〜図41を用いて説明する。
Next, the processing for cut-through will be described with reference to FIG.
This will be described with reference to FIGS.

【0079】図36において、隣接ノード6からのATM
セルを受信したIP制御部53は、そのセルをリダイレク
トVCにより通信できると判断すると、GSMPのアッドブラ
ンチメッセージ(図37(a))を生成しスイッチ制御部
522に送る。スイッチ制御部522は、送られたメッ
セージを基にコネクション設定のための制御情報(図3
7(b),(c))を生成し、それぞれATMインタフェース部の
下り部5232Aと上り部5231Bへ送る。この制御
情報によりATMインタフェース部の下り部5232Aと
上り部5231Bの各テーブルにリダイレクトVC用の登
録がなされる。
In FIG. 36, the ATM from the adjacent node 6
Upon determining that the cell can be communicated by the redirect VC, the IP control unit 53 that has received the cell generates an GSMP add branch message (FIG. 37A) and sends it to the switch control unit 522. The switch control unit 522 performs control information (FIG. 3) for setting a connection based on the transmitted message.
7 (b), (c)) and sends them to the downstream section 5232A and the upstream section 5231B of the ATM interface section, respectively. With this control information, registration for the redirect VC is made in each table of the downstream section 5232A and the upstream section 5231B of the ATM interface section.

【0080】そして、この登録後にスイッチ制御部52
2から送られるアッドブランチ応答メッセージに応じて
IP制御部53は、IFMPのリダイレクトメッセージ(図3
7(d))を生成し隣接ノード6へ送る。このメッセージ
を受けた隣接ノード6は、以降、そのメッセージが指定
する(0,17)のVPI/VCIをATMセルに設定して送信を行
う。
After this registration, the switch control unit 52
2 in response to the add branch response message sent from
The IP control unit 53 transmits the IFMP redirect message (FIG. 3)
7 (d)) and sends it to the adjacent node 6. After receiving this message, the adjacent node 6 sets the (0, 17) VPI / VCI specified by the message in the ATM cell and transmits the ATM cell.

【0081】上記処理により隣接ノード6の送信するAT
Mセルは、図38に示すように、リダイレクトVCによりI
P制御部53へ送られるようになる。ここで、ATMセルは
図39(a),(b),(c)に示すようにヘッダ部の識別情報を
順次変換されながらIP制御部53へ送られる。そして、
IP制御部53からIP対応フレームリレーインタフェース
部512Aへは、図33と同様にデフォルトVCにより送
られる。
The AT transmitted by the adjacent node 6 by the above processing
As shown in FIG. 38, the M cell
This is sent to the P control unit 53. Here, the ATM cell is sent to the IP control unit 53 while the identification information of the header part is sequentially converted as shown in FIGS. 39 (a), (b) and (c). And
The default VC is sent from the IP control unit 53 to the IP-compatible frame relay interface unit 512A as in FIG.

【0082】図40において、隣接ノード6からのセル
を受信したIP対応フレームリレーインタフェース部51
2Aは、そのセルをリダイレクトVCで通信できると判断
すると、上記セルをリダイレクトVCで受信するための登
録(図41(a))を下り部5122のテーブルに行い、
通信をリダイレクトVCに切替えるよう指定するIFMPのリ
ダイレクトメッセージ(図41(b))を生成しIP制御部
53へ送る。IP制御部53は、このメッセージに応じて
IP対応フレームリレーインタフェース部512Aとスイ
ッチファブリック部521間にリダイレクトVCのコネク
ションを設定させるためのGSMPのムーブブランチメッセ
ージ(図41(c))を生成しスイッチ制御部522へ送
る。スイッチ制御部522では、このメッセージに応じ
てコネクション設定のための制御情報(図41(d),
(e))を生成しそれぞれセル多重/分離部511とATMイ
ンタフェース部の上り部5231Bへ送る。これによ
り、セル多重/分離部511の下り部とATMインタフェ
ース部の上り部5231Bの各テーブルにリダイレクト
VC用の登録がなされ、IPノード41と隣接ノード6の間
をIP制御部を介さずにリダイレクトVCで接続するカット
スルーが成立する。この後、スイッチ制御部522は、
コネクション解除のための制御情報(図41(f))をATM
インタフェース部の下り部5232Aに送り切替前のリ
ダイレクトVCのコネクション設定を解除させ、処理の完
了をムーブブランチ応答メッセージによりIP制御部53
へ通知する。
In FIG. 40, an IP-compatible frame relay interface unit 51 receiving a cell from an adjacent node 6
When determining that the cell can be communicated with the redirect VC, 2A performs registration (FIG. 41 (a)) for receiving the cell with the redirect VC in the table of the downlink unit 5122, and
An IFMP redirect message (FIG. 41B) for designating switching of the communication to the redirect VC is generated and sent to the IP control unit 53. The IP control unit 53 responds to this message
A GSMP move branch message (FIG. 41C) for setting a redirect VC connection between the IP-compatible frame relay interface unit 512A and the switch fabric unit 521 is generated and sent to the switch control unit 522. The switch control unit 522 responds to this message with control information for connection setting (FIG. 41 (d),
(e)) is generated and sent to the cell multiplexing / demultiplexing unit 511 and the upstream unit 5231B of the ATM interface unit, respectively. As a result, the data is redirected to each table of the downstream section of the cell multiplexing / demultiplexing section 511 and the upstream section 5231B of the ATM interface section.
Registration for the VC is performed, and cut-through is established in which the IP node 41 and the adjacent node 6 are connected by the redirect VC without passing through the IP control unit. After that, the switch control unit 522
The control information (FIG. 41 (f)) for releasing the connection is transmitted to the ATM.
The downstream section 5232A of the interface section cancels the connection setting of the redirect VC before the switching, and notifies the IP control section 53 of the completion of the processing by a move branch response message.
Notify to

【0083】次に、カットスルー成立後の通信を図42
及び図43を用いて説明する。
Next, the communication after the cut-through is established is shown in FIG.
This will be described with reference to FIG.

【0084】カットスルーが成立すると、隣接ノード6
からIPノード41への通信は、図42に示すように、IP
制御部を介さずに全てリダイレクトVCで行われるように
なる。まず、隣接ノード6からのセル(図43(a))
は、ATMインタフェース部523Bでヘッダ部に識別情
報を設定され(図43(b))、セル多重/分離部511
へ送られる。送られたセルは、セル多重/分離部511
で1番の多重ポート番号を設定したセル(図43(C))
となり、IP対応フレームリレーインタフェース部512
Aに送られる。そして、IP対応フレームリレーインタフ
ェース部512AでIPパケットに変換されIPアドレスを
設定された後、IPノード41へ送られる。
When cut-through is established, the adjacent node 6
As shown in FIG. 42, the communication from
All will be performed by the redirect VC without going through the control unit. First, the cell from the adjacent node 6 (FIG. 43 (a))
Is set in the header section by the ATM interface section 523B (FIG. 43 (b)), and the cell multiplexing / demultiplexing section 511
Sent to The transmitted cell is transmitted to the cell multiplexing / demultiplexing unit 511.
Cell where the first multiplex port number was set in (Fig. 43 (C))
And the frame relay interface 512 corresponding to the IP.
Sent to A. Then, the packet is converted into an IP packet by the IP-compatible frame relay interface unit 512A and an IP address is set, and then sent to the IP node 41.

【0085】以上で隣接ノード6からIPノード41へ通
信を行う場合の動作例を説明した。
The operation example when communication is performed from the adjacent node 6 to the IP node 41 has been described above.

【0086】次に、スイッチファブリック部521を介
して接続されたセル多重/分離部511間の通信の例
を、図44を用いて説明する。
Next, an example of communication between the cell multiplexing / demultiplexing units 511 connected via the switch fabric unit 521 will be described with reference to FIG.

【0087】図44において、同じセル多重/分離部5
11に接続された2つのIPノードから送信されたIPパケ
ットA,Bは、それぞれ、インタフェース部512A,
BでIP処理を施されセルに変換された後、セル多重/分
離部511でセル単位にシリアル多重化される。図示す
るように、セル化されたIPデータA,Bはインタフェー
ス部512A,Bから同じタイミングで出力された場合
にも、例えば所定の時間間隔で1セル毎に交互に多重化
される。そして、このセル列はスイッチファブリック部
521を介して送信先のセル多重/分離部511へ送ら
れる。送信先のセル多重/分離部511でセル列はセル
単位に分割され、送信先のインタフェース部512
A’,B’に取り込まれる。そして、IPパケットA,B
に再生され、伝送路へ送出される。
In FIG. 44, the same cell multiplexing / demultiplexing unit 5
IP packets A and B transmitted from the two IP nodes connected to the network interface 11 are interface units 512A and 512A, respectively.
After being subjected to IP processing in B and converted into cells, the cells are serially multiplexed in cell units by a cell multiplexing / demultiplexing unit 511. As shown in the figure, even if the IP data A and B in the form of cells are output from the interface units 512A and 512B at the same timing, they are alternately multiplexed for each cell at a predetermined time interval. Then, the cell train is sent to the cell multiplexing / demultiplexing unit 511 of the transmission destination via the switch fabric unit 521. The cell sequence is divided into cell units by the destination cell multiplexing / demultiplexing unit 511, and the destination interface unit 512
A ′ and B ′ are taken in. And IP packets A and B
And transmitted to the transmission path.

【0088】図50との比較から分かるように、多重化
装置付きIPスイッチ5では、IPデータを上記のように多
重化するため、データ量の多いIPパケットAと共に多重
化されるIPパケットBも小さい遅延時間で通信すること
ができる。この特性は、アクセスの公平性が重視される
公衆網等にとって非常に有用である。
As can be seen from the comparison with FIG. 50, in the IP switch 5 with the multiplexing device, since the IP data is multiplexed as described above, the IP packet B multiplexed together with the IP packet A having a large data amount is also required. Communication can be performed with a small delay time. This characteristic is very useful for a public network or the like where fairness of access is important.

【0089】また、図44及び図50にはIP処理により
生じる遅延時間を示していないが、多重化装置付きIPス
イッチ5では、多重化する各伝送路毎あるいは伝送路群
毎に設けられたインタフェース部のそれぞれにIP処理を
実施する機能を設けているため、図50の方法に比べIP
処理により生じる通信遅延を低減でき、これにより、シ
ステム全体でのトラヒックの多重度を上げることが可能
となる。
Although the delay time caused by the IP processing is not shown in FIGS. 44 and 50, in the IP switch 5 with the multiplexing device, the interface provided for each transmission path to be multiplexed or each transmission path group is provided. Since each of the units has a function of performing the IP processing, compared to the method of FIG.
The communication delay caused by the processing can be reduced, whereby the multiplicity of traffic in the entire system can be increased.

【0090】さらに、多重化装置付きIPスイッチ5で
は、物理ポートやスイッチポート等の各種識別情報の対
応関係を図5に示すように決め、各種インタフェース部
で識別情報を変換してセルの転送を行うため、その転送
制御のための制御情報の受け渡しは少なくて済む。ま
た、IP制御部53でも、スイッチポート番号によりポー
トの認識を行うことにより、一般的なIFMPやGSMPに従っ
てIP処理を実施することができる。
Further, in the IP switch 5 with a multiplexing device, the correspondence of various identification information such as physical ports and switch ports is determined as shown in FIG. 5, and the identification information is converted by various interface units to transfer cells. Therefore, the transfer of control information for the transfer control can be reduced. Also, the IP control unit 53 can perform IP processing according to general IFMP or GSMP by recognizing a port based on a switch port number.

【0091】さて、図2で説明したように多重化装置付
きIPスイッチ5ではIPノード41と異なる通信を行うノ
ードや伝送路の通信も多重化及び交換することができ
る。以下では、図2のインタフェース部513〜517
について詳細に説明する。
As described with reference to FIG. 2, the IP switch 5 with the multiplexing device can also multiplex and exchange the communication of the node and the transmission line which perform the communication different from the IP node 41. Hereinafter, the interface units 513 to 517 of FIG.
Will be described in detail.

【0092】図45に、図2のIP対応低速ATMインタフ
ェース部513の構成を示す。
FIG. 45 shows the configuration of the IP-compatible low-speed ATM interface unit 513 shown in FIG.

【0093】このIP対応低速ATMインタフェース部51
3は、ネットワーク層のプロトコルとしてIPを持ちIPパ
ケットの情報をATMセルにより低速で通信するIPノード
(ATM)42の伝送路に接続される。図示するように、こ
のインタフェース部513は、図6のIP対応フレームリ
レーインタフェース部512において、フレーム処理部
51211,51221をATM・ALL処理部51311,
51321に置き換えた構成となっている。この構成に
おいて、上り部5131のATM・ALL処理部51311
は、伝送路から低速で送られたATMセルに受信処理を施
し、そのATMセルからIPパケットを再生してIP処理部5
1312に送る。以降のIP処理部、ALL5処理部、ATM処
理部の処理は、図6のインタフェース部512と同じで
ある。同様に下り部5132でも、IP処理部、ALL5処
理部、ATM処理部で図6のインタフェース部512と同
じ処理がなされ、IP処理部51322で処理されたIPパ
ケットが生成される。ATM・ALL処理部51321は、そ
のIPパケットをATMセルに変換して低速で伝送路に送出
する。多重化装置付きIPスイッチ5では、このインタフ
ェース部513を介して通信されるセルに対し、上述の
IP対応フレームリレーインタフェース部512で通信さ
れるセルと同様のIP処理および交換を行う。
This IP-compatible low-speed ATM interface unit 51
3 is an IP node that has IP as a network layer protocol and communicates information of IP packets at a low speed through ATM cells.
(ATM) 42 is connected to the transmission line. As shown in the figure, the interface unit 513 is different from the IP-compatible frame relay interface unit 512 in FIG. 6 in that the frame processing units 51211 and 51221 are replaced by an ATM / ALL processing unit 51311.
The configuration is replaced with 51321. In this configuration, the ATM / ALL processing unit 51311 of the uplink unit 5131
Performs reception processing on ATM cells transmitted at a low speed from the transmission path, reproduces IP packets from the ATM cells,
Send to 1312. The subsequent processes of the IP processing unit, the ALL5 processing unit, and the ATM processing unit are the same as those of the interface unit 512 in FIG. Similarly, in the downstream unit 5132, the same processing as that of the interface unit 512 in FIG. 6 is performed in the IP processing unit, the ALL5 processing unit, and the ATM processing unit, and an IP packet processed by the IP processing unit 51322 is generated. The ATM / ALL processing unit 51321 converts the IP packet into an ATM cell and sends it out to the transmission line at a low speed. In the IP switch 5 with the multiplexing device, the cells communicated via the
The same IP processing and exchange as those of the cells communicated by the IP-compatible frame relay interface unit 512 are performed.

【0094】図46に、IP非対応フレームリレーインタ
フェース部514の構成を示す。
FIG. 46 shows the configuration of the non-IP-compatible frame relay interface unit 514.

【0095】このIP非対応フレームリレーインタフェー
ス部514は、IPを持たずフレームリレーの通信を行う
非IPノード43の伝送路に接続される。このインタフェ
ース部514は、IPに関わる処理を行う必要がないため
図6のIP対応フレームリレーインタフェース部512か
らIP処理部とIPフロー管理部を除いた構成となってい
る。この構成において、フレーム処理部とATM処理部
は、テーブルの登録内容に従いパケットとATMセルの識
別情報の変換処理を行う。また、このインタフェース部
514で通信されるセルは、IP制御部53を介さずに直
接交換及び転送される。
The non-IP compatible frame relay interface unit 514 is connected to the transmission path of the non-IP node 43 that does not have an IP and performs frame relay communication. The interface unit 514 does not need to perform IP-related processing, and thus has a configuration in which the IP processing unit and the IP flow management unit are removed from the IP-compatible frame relay interface unit 512 in FIG. In this configuration, the frame processing unit and the ATM processing unit perform conversion processing of the identification information of the packet and the ATM cell according to the registered contents of the table. The cells communicated by the interface unit 514 are directly exchanged and transferred without passing through the IP control unit 53.

【0096】IP非対応低速ATMインタフェース部515
は、IPを持たずATMセルの通信を行う非IPノード(ATM)4
4の伝送路に接続される。このインタフェース部515
は、非IPノード(ATM)44とセル多重/分離部511間
で、ATMセルの通信速度の変換を行う回路(図示略)か
らなる。このインタフェース部515で通信されるセル
も、IP制御部53を介さずに直接交換及び転送される。
Low-speed ATM interface unit 515 not supporting IP
Is a non-IP node (ATM) 4 that does not have IP and performs ATM cell communication
4 transmission lines. This interface unit 515
Is composed of a circuit (not shown) for converting the communication speed of the ATM cell between the non-IP node (ATM) 44 and the cell multiplexing / demultiplexing unit 511. The cells communicated by the interface unit 515 are also directly exchanged and transferred without passing through the IP control unit 53.

【0097】図2のIP非対応低速ATMインタフェース部
516は、IPを持ちATMセルの通信を低速で行うIPノー
ド(ATM)45の伝送路に接続される。このインタフェー
ス部516は、IPノード(ATM)45とセル多重/分離部
511間でATMセルとIMFPのメッセージの通信速度の変
換を行う回路(図示略)からなる。IP処理についはIPノ
ード(ATM)45において実施される。図2でATMスイッチ
52の物理ポートに接続されたIPノード(ATM)3も自ノ
ード内でIP処理を行い、通常のATM通信を行う。
The non-IP-compatible low-speed ATM interface unit 516 in FIG. 2 is connected to the transmission line of the IP node (ATM) 45 that has IP and performs low-speed ATM cell communication. The interface unit 516 is composed of a circuit (not shown) for converting the communication speed of the ATM cell and the message of the IMFP between the IP node (ATM) 45 and the cell multiplexing / demultiplexing unit 511. The IP processing is performed in the IP node (ATM) 45. In FIG. 2, the IP node (ATM) 3 connected to the physical port of the ATM switch 52 also performs IP processing within the own node and performs normal ATM communication.

【0098】図47に、回線エミュレーション用インタ
フェース部517の構成を示す。
FIG. 47 shows the configuration of the circuit emulation interface unit 517.

【0099】回線エミュレーション用インタフェース部
517は回線交換ノード46の回線伝送路に接続され
る。図示するように、このインタフェース部517の上
り部5171と下り部5172は各々、回線処理部、AL
L1処理部、ATM処理部、テーブルにより構成される。上
り部5171で、回線伝送路より送られた信号は回線処
理部51711で受信処理とアドレス変換処理を施され
た後、ALL1処理部51712で、ALLタイプ1のプロトコ
ル処理によりATMセルに変換される。そして、変換され
たATMセルは、ATM処理部で識別情報を付加された後にセ
ル多重/分離部511へ送られる。一方、下り部517
2では、セル多重/分離部511から送られたATMセル
はATM処理部51723で受信処理を施された後、ALL1
処理部51722で回線伝送路の信号に変換され、さら
に回線処理部でアドレスの変換処理を施されて回線伝送
路に送出される。回線処理部およびATM処理部でのアド
レス変換処理はテーブルの登録内容に従って行われる。
The circuit emulation interface unit 517 is connected to the circuit transmission line of the circuit switching node 46. As shown, the uplink section 5171 and the downlink section 5172 of the interface section 517 are respectively a line processing section and an AL section.
It is composed of an L1 processing unit, an ATM processing unit, and a table. In the uplink section 5171, the signal sent from the line transmission line is subjected to reception processing and address conversion processing in the line processing section 51711, and is converted to ATM cells by the ALL1 processing section 51712 by the ALL type 1 protocol processing. . Then, the converted ATM cell is sent to the cell multiplexing / demultiplexing unit 511 after the identification information is added by the ATM processing unit. On the other hand, the descending section 517
In 2, the ATM cell sent from the cell multiplexing / demultiplexing unit 511 is subjected to reception processing by the ATM processing unit 51723,
The signal is converted into a signal on the line transmission line by the processing unit 51722, and is subjected to address conversion processing by the line processing unit before being sent out to the line transmission line. The address conversion processing in the line processing unit and the ATM processing unit is performed according to the registered contents of the table.

【0100】以上のように、多重化装置付きIPスイッチ
5では、IPパケットのサービスの他にフレームリレーや
低速ATM、回線エミュレーション等の多様なサービスに
対応でき、柔軟な網運用が可能である。また、これらの
サービスを可能とする各インタフェース部513〜51
7と多重化装置51の間で通信されるセルはIP対応フレ
ームリレーインタフェース部512で通信されるセルと
同じ形式をとる。このため、セル多重/分離部511で
は、接続されたインタフェース部の種類を意識する必要
がなく、識別情報に従いATMセルの転送と識別情報の変
換を行えばよい。同様に、IP処理部53も、多重化装置5
1の数やそこに接続されたインタフェース部の種類を意
識する必要がなく、スイッチポート番号によりIP処理の
対象のノードを認識して一般的なIFMPとGSMPに基づくIP
処理を行えばよい。これらの特徴により、多重化装置付
きIPスイッチ5は、構成の変更や拡張にも容易に対応で
きる。
As described above, the IP switch 5 with a multiplexing device can cope with various services such as frame relay, low-speed ATM, and circuit emulation in addition to IP packet services, and can perform flexible network operation. In addition, each of the interface units 513 to 51 enabling these services
7 and the multiplexing device 51 take the same format as the cells communicated by the IP-compatible frame relay interface unit 512. For this reason, the cell multiplexing / demultiplexing unit 511 does not need to be aware of the type of the connected interface unit, and only has to transfer the ATM cell and convert the identification information according to the identification information. Similarly, the IP processing unit 53 also
It is not necessary to be aware of the number of 1s and the type of interface unit connected to it. It recognizes the target node of IP processing by the switch port number and uses general IP based on IFMP and GSMP.
Processing may be performed. With these features, the IP switch 5 with the multiplexing device can easily cope with a change or expansion of the configuration.

【0101】[0101]

【発明の効果】以上のように、本発明によれば、ATMス
イッチを介し行う通信の多重度を向上させるルータ装置
を提供することができる。また、多重化する通信間の通
信遅延のばらつきを低減するルータ装置を提供すること
ができる。さらに、多様な形態の通信に対応できるルー
タ装置を提供することもできる。
As described above, according to the present invention, it is possible to provide a router device that improves the multiplicity of communication performed via an ATM switch. Further, it is possible to provide a router device that reduces a variation in communication delay between multiplexed communications. Further, it is possible to provide a router device that can support various forms of communication.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る多重化装置付きIPスイッチが適
用されるネットワークの例を示す図である。
FIG. 1 is a diagram showing an example of a network to which an IP switch with a multiplexer according to the present invention is applied.

【図2】 多重化装置付きIPスイッチの構成例を示す図
である。
FIG. 2 is a diagram illustrating a configuration example of an IP switch with a multiplexer.

【図3】 多重化装置付きIPスイッチのより詳細な構成
例を示す図である。
FIG. 3 is a diagram illustrating a more detailed configuration example of an IP switch with a multiplexer.

【図4】 多重化装置付きIPスイッチの他の構成例を示
す図である。
FIG. 4 is a diagram showing another configuration example of an IP switch with a multiplexer.

【図5】 多重化装置付きIPスイッチで用いられる各種
識別情報の対応関係の例を示す図である。
FIG. 5 is a diagram illustrating an example of a correspondence relationship between various types of identification information used in an IP switch with a multiplexer.

【図6】 IP対応フレームリレーインタフェース部の構
成例を示す図である。
FIG. 6 is a diagram illustrating a configuration example of an IP-compatible frame relay interface unit.

【図7】 ATMインタフェース部の構成例を示す図であ
る。
FIG. 7 is a diagram illustrating a configuration example of an ATM interface unit.

【図8】 セル多重/分離部の構成例を示す図である。FIG. 8 is a diagram illustrating a configuration example of a cell multiplexing / demultiplexing unit.

【図9】 上りフローのデフォルトVCによる通信の例を
示す図である。
FIG. 9 is a diagram illustrating an example of communication using a default VC in an uplink flow.

【図10】 上りフローのリダイレクトVCによる通信の
例を示す図である。
FIG. 10 is a diagram illustrating an example of communication by a redirect VC of an uplink flow.

【図11】 IP対応フレームリレーインタフェース部上
り部Aのテーブルの例を示す図である。
FIG. 11 is a diagram showing an example of a table of an IP-compatible frame relay interface unit upstream unit A;

【図12】 セル多重/分離部の上り部のテーブルの例
を示す図である。
FIG. 12 is a diagram illustrating an example of an upstream table of a cell multiplexing / demultiplexing unit.

【図13】 ATMインタフェース部の下り部Aのテーブ
ルの例を示す図である。
FIG. 13 is a diagram illustrating an example of a table of a downstream unit A of the ATM interface unit.

【図14】 ATMインタフェース部の下り部Bのテーブ
ルの例を示す図である。
FIG. 14 is a diagram illustrating an example of a table of a downstream unit B of the ATM interface unit.

【図15】 ATMインタフェース部の上り部Aのテーブ
ルの例を示す図である。
FIG. 15 is a diagram illustrating an example of a table of an upstream unit A of the ATM interface unit.

【図16】 上りフローでの処理シーケンスの例(その
1)を示す図である。
FIG. 16 is a diagram showing an example (part 1) of a processing sequence in an uplink flow.

【図17】 上りフローでのセルフォーマットの例(そ
の1)を示す図である。
FIG. 17 is a diagram illustrating an example (part 1) of a cell format in an uplink flow.

【図18】 上りフローでのセルフォーマットの例(そ
の2)を示す図である。
FIG. 18 is a diagram illustrating an example (part 2) of a cell format in an uplink flow.

【図19】 上りフローでの処理シーケンスの例(その
2)を示す図である。
FIG. 19 is a diagram illustrating an example (part 2) of a processing sequence in an uplink flow.

【図20】 上りフローに対する制御メッセージの例
(その1)を示す図である。
FIG. 20 is a diagram illustrating an example (part 1) of a control message for an uplink flow.

【図21】 上りフロー処理シーケンスの例(その3)
を示す図である。
FIG. 21 illustrates an example of an uplink flow processing sequence (part 3);
FIG.

【図22】 上りフローでのセルフォーマットの例(そ
の3)を示す図である。
FIG. 22 is a diagram illustrating an example (part 3) of a cell format in an uplink flow.

【図23】 上りフローでの処理シーケンスの例(その
4)を示す図である。
FIG. 23 is a diagram illustrating an example (part 4) of a processing sequence in the uplink flow.

【図24】 上りフローに対する制御メッセージの例
(その2)を示す図である。
FIG. 24 is a diagram illustrating an example (part 2) of a control message for an uplink flow.

【図25】 上りフロー処理シーケンスの例(その5)
を示す図である。
FIG. 25 illustrates an example of an uplink flow processing sequence (part 5);
FIG.

【図26】 上りフローでのセルフォーマットの例(そ
の4)を示す図である。
FIG. 26 is a diagram illustrating an example (part 4) of a cell format in an uplink flow.

【図27】 下りフローのデフォルトVCによる通信の例
を示す図である。
FIG. 27 is a diagram illustrating an example of communication using a default VC of a downlink flow.

【図28】 下りフローのリダイレクトVCによる通信の
例を示す図である。
FIG. 28 is a diagram showing an example of communication by a redirect flow redirect VC.

【図29】 IP対応フレームリレーインタフェース部下
り部Aのテーブルの例を示す図である。
FIG. 29 is a diagram illustrating an example of a table of an IP-compatible frame relay interface unit downstream unit A;

【図30】 セル多重/分離部の下り部のテーブルの例
を示す図である。
FIG. 30 is a diagram illustrating an example of a table of a downlink section of the cell multiplexing / demultiplexing section.

【図31】 ATMインタフェース部上り部Aのテーブル
の例を示す図である。
FIG. 31 is a diagram illustrating an example of a table of an ATM interface unit upstream unit A;

【図32】 ATMインタフェース部上り部Bのテーブル
の例を示す図である。
FIG. 32 is a diagram showing an example of a table of an ATM interface section up section B.

【図33】 下りフローでの処理シーケンスの例(その
1)を示す図である。
FIG. 33 is a diagram showing an example (part 1) of a processing sequence in a downlink flow.

【図34】 下りフローでのセルフォーマットの例(そ
の1)を示す図である。
FIG. 34 is a diagram illustrating an example (part 1) of a cell format in a downlink flow.

【図35】 下りフローでのセルフォーマットの例(そ
の2)を示す図である。
FIG. 35 is a diagram illustrating an example (part 2) of a cell format in a downlink flow.

【図36】 下りフローでの処理シーケンスの例(その
2)を示す図である。
FIG. 36 is a diagram illustrating an example (part 2) of a processing sequence in a downlink flow.

【図37】 下りフローに対する制御メッセージの例
(その1)を示す図である。
FIG. 37 is a diagram illustrating an example (part 1) of a control message for a downlink flow.

【図38】 下りフローでの処理シーケンスの例(その
3)を示す図である。
FIG. 38 is a diagram illustrating an example (part 3) of a processing sequence in a downlink flow.

【図39】 下りフローでのセルフォーマットの例(そ
の3)を示す図である。
FIG. 39 is a diagram illustrating an example (part 3) of a cell format in a downlink flow.

【図40】 下りフローでの処理シーケンスの例(その
4)を示す図である。
FIG. 40 is a diagram illustrating an example (part 4) of the processing sequence in the downlink flow.

【図41】 下りフローに対する制御メッセージの例
(その2)を示す図である。
FIG. 41 is a diagram illustrating an example (part 2) of a control message for a downlink flow.

【図42】 下りフローでの処理シーケンスの例(その
5)を示す図である。
FIG. 42 is a diagram illustrating an example (part 5) of a processing sequence in a downlink flow.

【図43】 下りフローでのセルフォーマットの例(そ
の4)を示す図である。
FIG. 43 is a diagram illustrating an example (part 4) of a cell format in a downlink flow.

【図44】 多重化装置付きIPスイッチでのパケット遅
延の例を示す図である。
FIG. 44 is a diagram illustrating an example of packet delay in an IP switch with a multiplexer.

【図45】 IP対応低速ATMインタフェース部の構成例
を示す図である。
FIG. 45 is a diagram illustrating a configuration example of an IP-compatible low-speed ATM interface unit.

【図46】 IP非対応フレームリレーインタフェース部
の構成例を示す図である。
FIG. 46 is a diagram illustrating a configuration example of a non-IP-compatible frame relay interface unit.

【図47】 回線エミュレーション用インタフェース部
の構成例を示す図である。
FIG. 47 is a diagram illustrating a configuration example of a circuit emulation interface unit.

【図48】 従来のIPスイッチングネットワークの例を
示す図である。
FIG. 48 is a diagram illustrating an example of a conventional IP switching network.

【図49】 IPスイッチとIPスイッチゲートウェイの従
来例を示す図である。
FIG. 49 is a diagram showing a conventional example of an IP switch and an IP switch gateway.

【図50】 従来例におけるパケット遅延の例を示す図
である。
FIG. 50 is a diagram illustrating an example of packet delay in a conventional example.

【符号の説明】[Explanation of symbols]

5・・・多重化装置付きIPスイッチ、51・・・多重化装置、
52・・・ATMスイッチ、53・・・IP制御部、511・・・セル
多重/分離部、512・・・IP対応フレームリレーインタ
フェース部、513・・・IP対応低速ATMインタフェース
部。
5 ... IP switch with multiplexer, 51 ... multiplexer,
52: ATM switch; 53: IP control unit; 511: Cell multiplexing / demultiplexing unit; 512: IP-compatible frame relay interface unit; 513: IP-compatible low-speed ATM interface unit.

【手続補正書】[Procedure amendment]

【提出日】平成12年9月20日(2000.9.2
0)
[Submission date] September 20, 2000 (2009.2)
0)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】パケット交換装置及びそのパケット交換
処理方法
Patent application title: Packet switching apparatus and packet switching processing method

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高瀬 晶彦 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 村上 勝 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 若山 浩二 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 ▲吉▼本 哲郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 国本 雅夫 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akihiko Takase 216 Totsukacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Information Communication Division (72) Inventor Masaru Murakami 216 Totsukacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd.Information and Communication Division (72) Koji Wakayama, Inventor, 1-280 Higashi-Koigakubo, Kokubunji-shi, Tokyo Tokyo, Japan Inside (72) Inventor 1-280, Tetsuro Yoshi ▼ Tetsuro Higashi-Koigakubo, Kokubunji, Tokyo, Japan Address: Central Research Laboratory, Hitachi, Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】通信においてパケット交換方式のレイヤ3
の処理を伴うパケットを、ATMスイッチを用いて交換す
るルータ装置であって、 セルの交換を行うATMスイッチと、前記パケットを伝送
する複数の伝送路に接続された複数のインタフェース部
と、前記ATMスイッチの1つの物理ポート及び前記複数
のインタフェース部に接続されたセル多重分離部と、前
記レイヤ3の処理を自装置内で実施及び管理するための
レイヤ3制御部とを備え、 前記各インタフェース部は、接続された前記伝送路より
送られたパケットをセルに変換して前記セル多重分離部
へ送信する手段と、前記セル多重分離部より送られたセ
ルをパケットに変換して前記接続された伝送路へ送出す
る手段と、前記レイヤ3の処理のため、送受信するセル
及びパケットのヘッダ部の情報を変換する手段とを有
し、 前記セル多重分離部は、接続された前記複数のインタフ
ェース部より送られたセルをシリアル多重化して前記AT
Mスイッチに送信する手段と、前記ATMスイッチより送ら
れたセルを分離し、送信先の前記伝送路に接続されたイ
ンタフェース部に配送する手段とを有し、 前記レイヤ3制御部は、前記各インタフェース部と、前
記セル多重分離部の接続されない前記ATMスイッチの物
理ポートとに対し設定された論理ポート番号と、前記イ
ンタフェース部及び物理ポートでのセルのフローに対し
設定された論理チャネル情報と、前記インタフェース部
でのパケットのフローに対し設定されたレイヤ3のアド
レス情報とを含む、前記セルもしくはパケットのフロー
を識別するための複数種類の識別情報を指定する通信に
より、前記インタフェース部及びATMスイッチと協調し
て前記レイヤ3の処理を実施することで、前記パケット
の交換の内容を変更することを特徴とするルータ装置。
1. Layer 3 of packet switching system in communication
A router device for exchanging a packet accompanied by the above processing using an ATM switch, comprising: an ATM switch for exchanging cells; a plurality of interface units connected to a plurality of transmission paths for transmitting the packet; A cell demultiplexing unit connected to one physical port of the switch and the plurality of interface units; and a layer 3 control unit for performing and managing the layer 3 processing in the own device. Means for converting a packet transmitted from the connected transmission line into cells and transmitting the cells to the cell demultiplexing unit, and converting the cells transmitted from the cell demultiplexing unit into packets and connecting the cells. Means for transmitting to a transmission path, and means for converting information of a header part of a cell and a packet to be transmitted and received for processing of the layer 3, wherein the cell demultiplexing unit comprises: Continued been said plurality of interface units than the transmitted cell by serial multiplexed the AT
Means for transmitting to the M switch, and means for separating cells sent from the ATM switch and delivering the separated cells to an interface unit connected to the transmission path of the transmission destination, wherein the layer 3 control unit includes: An interface unit, a logical port number set for a physical port of the ATM switch to which the cell demultiplexing unit is not connected, and logical channel information set for a cell flow in the interface unit and the physical port, The interface unit and the ATM switch are provided by communication that specifies a plurality of types of identification information for identifying the cell or packet flow, including the layer 3 address information set for the packet flow in the interface unit. The content of the packet exchange is changed by performing the processing of the layer 3 in cooperation with Router device.
【請求項2】請求項1記載のルータ装置であって、 前記セル多重分離部のシリアル多重化を行う手段は、接
続された前記複数のインタフェース部より送られたセル
を、前記インタフェース部間での通信遅延のばらつきが
小さくなるようにセル単位に多重化することを特徴とす
るルータ装置。
2. The router device according to claim 1, wherein the means for performing serial multiplexing of the cell demultiplexing unit converts cells sent from the plurality of connected interface units between the interface units. A router for multiplexing in a unit of cell so as to reduce a variation in communication delay.
【請求項3】請求項1記載のルータ装置であって、 前記ATMスイッチの各物理ポートには、送受信するセル
のヘッダ部の情報を変換する手段を備えたATMインタフ
ェース部が配置され、 前記各インタフェース部と、前記セル多重分離部に接続
されるATMインタフェース部との間の通信と、前記ATMイ
ンタフェース部間の通信では、前記セルもしくはパケッ
トのフローを識別するための複数種類の識別情報が個別
に定義されており、 前記各インタフェース部およびATMインタフェース部の
各々は、前記識別情報間の対応関係が登録され、かつ、
前記ヘッダ部の情報を変換する手段の変換に利用される
メモリを有し、 前記レイヤ3制御部が指定した識別情報を基に前記各メ
モリの登録内容が更新されることを特徴とするルータ装
置。
3. The router device according to claim 1, wherein each of the physical ports of the ATM switch is provided with an ATM interface unit having means for converting information of a header portion of a cell to be transmitted and received. In the communication between the interface unit and the ATM interface unit connected to the cell demultiplexing unit and the communication between the ATM interface units, a plurality of types of identification information for identifying the flow of the cell or the packet are individually identified. In each of the interface unit and the ATM interface unit, the correspondence between the identification information is registered, and,
A router device having a memory used for conversion of means for converting the information of the header portion, wherein registered contents of each memory are updated based on identification information specified by the layer 3 control portion. .
【請求項4】ATMスイッチを用いて正規のATM通信以外の
通信のデータブロックの交換も行うルータ装置であっ
て、 セルの交換を行うATMスイッチと、通信においてパケッ
ト交換方式のレイヤ3の処理を伴うパケットを含む複数
種類のデータブロックを個別に伝送する1または複数の
伝送路にそれぞれ接続された複数のインタフェース部
と、前記ATMスイッチの1つの物理ポート及び前記複数
のインタフェース部に接続されたセル多重分離部と、前
記レイヤ3の処理を自装置内で実施及び管理するための
レイヤ3制御部とを備え、 前記各インタフェース部は、前記伝送路より伝送された
データブロックを共通形式のセルに変換して前記セル多
重分離部へ送信する手段と、前記セル多重分離部より送
られたセルを前記接続された伝送路での通信に対応する
データブロックに変換して前記伝送路に送出する手段
と、前記レイヤ3の処理が要求される場合に設けられ、
前記レイヤ3の処理のため、送受信するセル及びデータ
ブロックのヘッダ部の情報を変換する手段とを有し、 前記セル多重分離部は、前記複数のインタフェース部よ
り送られたセルをシリアル多重化して前記ATMスイッチ
に送信する手段と、前記ATMスイッチから送られたセル
を分離し、送信先の前記伝送路に接続されたインタフェ
ース部に配送する手段とを有し、 前記レイヤ3制御部は、前記各インタフェース部と、前
記セル多重分離部の接続されない前記ATMスイッチの物
理ポートとに対し設定された論理ポート番号と、前記イ
ンタフェース部及び物理ポートでのセルのフローに対し
設定された論理チャネル情報と、前記インタフェース部
でのパケットのフローに対し設定されたレイヤ3のアド
レス情報とを含む、前記セルもしくはパケットのフロー
を識別するための複数種類の識別情報を指定する通信に
より、前記レイヤ3の処理が要求されるインタフェース
部とATMスイッチと協調して前記レイヤ3の処理を実施
することで、前記パケットの交換の内容を変更すること
を特徴とするルータ装置。
4. A router device for exchanging data blocks for communications other than regular ATM communications using an ATM switch, comprising: an ATM switch for exchanging cells; and a packet exchange layer 3 process in communications. A plurality of interface units respectively connected to one or a plurality of transmission paths for individually transmitting a plurality of types of data blocks including accompanying packets, and a cell connected to one physical port of the ATM switch and the plurality of interface units A demultiplexing unit; and a layer 3 control unit for performing and managing the layer 3 processing in the own device. Each of the interface units converts a data block transmitted from the transmission line into a cell of a common format. Means for converting and transmitting to the cell demultiplexing unit, and supporting communication on the connected transmission path for cells transmitted from the cell demultiplexing unit. Means for sending to said transmission line is converted into that data block, provided when the processing of the layer 3 is required,
Means for converting information of a header part of a cell and a data block to be transmitted and received for the processing of the layer 3, wherein the cell demultiplexing unit serially multiplexes the cells sent from the plurality of interface units. Means for transmitting to the ATM switch, and means for separating cells sent from the ATM switch, and delivering the cells to an interface unit connected to the transmission path of the transmission destination, the layer 3 control unit, A logical port number set for each interface unit and a physical port of the ATM switch to which the cell demultiplexing unit is not connected, and logical channel information set for a cell flow in the interface unit and the physical port. The cell or the packet, including layer 3 address information set for the flow of the packet in the interface unit. The packet exchange is performed by performing the layer 3 processing in cooperation with the ATM switch and the interface unit requiring the layer 3 processing by communication specifying a plurality of types of identification information for identifying the flow. A router device characterized by changing the content of a router.
【請求項5】請求項4記載のルータ装置であって、 前記セル多重分離部のシリアル多重化を行う手段は、接
続された前記複数のインタフェース部より送られたセル
を、前記インタフェース部間での通信遅延のばらつきが
小さくなるようにセル単位に多重化することを特徴とす
るルータ装置。
5. The router device according to claim 4, wherein the means for performing serial multiplexing of the cell demultiplexing unit converts cells sent from the plurality of connected interface units between the interface units. A router for multiplexing in a unit of cell so as to reduce a variation in communication delay.
【請求項6】請求項4記載のルータ装置であって、 前記ATMスイッチの各物理ポートには、送受信するセル
のヘッダ部の情報を変換する手段を備えたATMインタフ
ェース部が配置され、 前記各インタフェース部と、前記セル多重分離部に接続
されるATMインタフェース部との間の通信と、前記ATMイ
ンタフェース部間の通信では、前記セルもしくはパケッ
トのフローを識別するための複数種類の識別情報が個別
に定義されており、 前記各インタフェース部およびATMインタフェース部の
各々は、前記識別情報間の対応関係が登録され、かつ、
前記ヘッダ部の情報を変換する手段の変換に利用される
メモリを有し、 前記レイヤ3制御部が指定した識別情報を基に前記各メ
モリの登録内容が更新されることを特徴とするルータ装
置。
6. The router device according to claim 4, wherein each of the physical ports of the ATM switch is provided with an ATM interface unit having means for converting information of a header portion of a cell to be transmitted and received. In the communication between the interface unit and the ATM interface unit connected to the cell demultiplexing unit and the communication between the ATM interface units, a plurality of types of identification information for identifying the flow of the cell or the packet are individually identified. In each of the interface unit and the ATM interface unit, the correspondence between the identification information is registered, and,
A router device having a memory used for conversion of means for converting the information of the header portion, wherein registered contents of each memory are updated based on identification information specified by the layer 3 control portion. .
【請求項7】請求項1または4記載のルータ装置であっ
て、 前記セル多重分離部と、当該セル多重分離部に接続され
る複数のインタフェース部との組を、複数組備えること
を特徴とするルータ装置。
7. The router device according to claim 1, wherein a plurality of sets of the cell demultiplexing unit and a plurality of interface units connected to the cell demultiplexing unit are provided. Router device to do.
JP2000290324A 1997-02-14 2000-09-20 Packet exchange device and its packet exchange processing method Pending JP2001119412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000290324A JP2001119412A (en) 1997-02-14 2000-09-20 Packet exchange device and its packet exchange processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000290324A JP2001119412A (en) 1997-02-14 2000-09-20 Packet exchange device and its packet exchange processing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3064397A Division JPH10229415A (en) 1996-09-03 1997-02-14 Router using atm switch

Publications (1)

Publication Number Publication Date
JP2001119412A true JP2001119412A (en) 2001-04-27

Family

ID=18773568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000290324A Pending JP2001119412A (en) 1997-02-14 2000-09-20 Packet exchange device and its packet exchange processing method

Country Status (1)

Country Link
JP (1) JP2001119412A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352663B2 (en) 2008-07-25 2013-01-08 Hitachi, Ltd. Data storage apparatus and method of data transfer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352663B2 (en) 2008-07-25 2013-01-08 Hitachi, Ltd. Data storage apparatus and method of data transfer

Similar Documents

Publication Publication Date Title
US6424662B1 (en) Router apparatus using ATM switch
US6275494B1 (en) Packet switching system, packet switching network and packet switching method
CA2231758C (en) Improved system for routing packet switched traffic
EP1393192B1 (en) Method and system for connecting virtual circuits across an ethernet switch
US6826196B1 (en) Method and apparatus to allow connection establishment over diverse link types
JPH08223181A (en) Atm exchange and inter-network connection device
JPH0338141A (en) Packet switching system and packet switchboard
JPH07202908A (en) Atm bridge device
JPH11506900A (en) Virtual route-based static route configuration
US6411625B1 (en) ATM-LAN network having a bridge that establishes communication with or without LAN emulation protocol depending on destination address
KR20010101252A (en) Internal routing through multi-staged atm node
GB2254529A (en) Connectionless switching for an atm or dqdb switch
WO2000056113A1 (en) Internet protocol switch and method
JP3042457B2 (en) Multi-layer ATM communication device
JP2001268113A (en) Label request packet transmitting method, and network, method and device for packet transfer
JPH10229415A (en) Router using atm switch
JP2001119412A (en) Packet exchange device and its packet exchange processing method
JP3842417B2 (en) ATM switch
JP3349725B2 (en) LAN connection control method
JP3670157B2 (en) IP packet transfer system
JPH10285200A (en) Inter-lan connecting device, method and record medium recording inter-lan connection control program
JP3070545B2 (en) Packet communication network and packet switch
JP3372083B2 (en) ATM communication system and ATM communication method
JPH07321794A (en) Terminal accommodation equipment and its operating method
JPH0964914A (en) Control information transfer method and node equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214