JP2001119040A - Semiconductor amount-of-dynamics sensor and manufacturing method therefor - Google Patents

Semiconductor amount-of-dynamics sensor and manufacturing method therefor

Info

Publication number
JP2001119040A
JP2001119040A JP29550099A JP29550099A JP2001119040A JP 2001119040 A JP2001119040 A JP 2001119040A JP 29550099 A JP29550099 A JP 29550099A JP 29550099 A JP29550099 A JP 29550099A JP 2001119040 A JP2001119040 A JP 2001119040A
Authority
JP
Japan
Prior art keywords
thin film
substrate
semiconductor
bonding
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29550099A
Other languages
Japanese (ja)
Inventor
Toshimasa Yamamoto
山本  敏雅
Yukihiro Takeuchi
竹内  幸裕
Nobuyuki Kato
信之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP29550099A priority Critical patent/JP2001119040A/en
Publication of JP2001119040A publication Critical patent/JP2001119040A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor amount-of-dynamics sensor for readily securing a closing property in a cap when protecting the movable part of beam structure with the cap. SOLUTION: A sensor element part, consisting of a beam structure 2 as a movable part, fixed electrodes 9a-9c, and the like, is provided on the upper surface of a silicon substrate 17, an insulated and separated conductive thin film 19 is embedded between a sensor element part and the substrate 17, a wiring pattern and lower electrodes 22-25 formed by the conductive thin film 19 are electrically connected to electrode take-out parts 27a-27d arranged being nearly flush with the sensor element part, at the same time, a flat part 30 without steps so that the sensor element part is surrounded is formed between the electrode draw-out part on the substrate 17 and the sensor element, one surface side of a cap substrate 200 with a recessed part 202 at one surface side is joined to the flat part 30, and the sensor element part is covered with the recessed part 202 for protection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、梁構造の可動部を
有する半導体力学量センサに係り、例えば、加速度、ヨ
ーレート、振動等の力学量を検出するための半導体力学
量センサ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor dynamic quantity sensor having a movable portion having a beam structure, and more particularly to a semiconductor dynamic quantity sensor for detecting a dynamic quantity such as acceleration, yaw rate, and vibration, and a method of manufacturing the same. .

【0002】[0002]

【従来の技術】一般に、加速度センサ等の力学量センサ
の基本原理は、たわみ梁と呼ばれる梁を用いて梁に連結
した質量部(可動部)に力学量が作用した際の変位また
は力を測定することである。近年、自動車のサスペンシ
ョン制御、エアバッグ用等に用いられる加速度センサ等
の力学量センサの小型化、低価格化、高信頼性化の要望
が高まっている。これらの要望に応えるものとして、特
開平9−211022号公報に記載されているようなS
OI基板を用いた半導体力学量センサ及びその製造方法
がある。
2. Description of the Related Art In general, a basic principle of a dynamic quantity sensor such as an acceleration sensor is to measure a displacement or a force when a dynamic quantity acts on a mass portion (movable portion) connected to a beam using a beam called a flexure beam. It is to be. In recent years, there has been an increasing demand for miniaturization, low cost, and high reliability of dynamic quantity sensors such as acceleration sensors used for automobile suspension control, airbags, and the like. In order to meet these demands, there has been proposed an S-port as described in JP-A-9-211022.
There is a semiconductor physical quantity sensor using an OI substrate and a manufacturing method thereof.

【0003】このものは、基板の上面に、単結晶シリコ
ンよりなる可動部としての梁構造体と、梁構造体の可動
電極に対向配置された固定電極とを備え、さらに、基板
の上面部に、下層側絶縁薄膜と導電性薄膜と上層側絶縁
体薄膜との積層体を配置し、導電性薄膜によって、配線
または電極を形成し、当該配線または電極を、上層側絶
縁体薄膜に形成した開口部を通して基板の上に配置した
電気接続部材(ボンディングパッド)に対し電気的に接
続したものである。
In this device, a beam structure as a movable portion made of single-crystal silicon and a fixed electrode disposed opposite to a movable electrode of the beam structure are provided on an upper surface of the substrate. An opening in which a laminate of a lower insulating thin film, a conductive thin film, and an upper insulating thin film is arranged, and a wiring or an electrode is formed by the conductive thin film, and the wiring or the electrode is formed in the upper insulating thin film. This is electrically connected to an electric connection member (bonding pad) disposed on the substrate through the portion.

【0004】つまり、基板側の配線として埋め込みの導
電性薄膜(例えばポリシリコン層)を用いたSOI(シ
リコンオンインシュレータ)基板(埋め込みSOI基
板)を用いており、それによって、絶縁体により絶縁分
離された配線を形成でき、また、単結晶シリコンによる
梁構造体をトレンチ溝により区画形成して信頼性が高い
半導体力学量センサが実現できるというものである。
That is, an SOI (silicon-on-insulator) substrate (embedded SOI substrate) using a buried conductive thin film (for example, a polysilicon layer) is used as the wiring on the substrate side, whereby the SOI substrate is insulated and separated by an insulator. In addition, a highly reliable semiconductor dynamic quantity sensor can be realized by forming a beam structure made of single crystal silicon with a trench groove.

【0005】[0005]

【発明が解決しようとする課題】ところで、一般に、上
記のような半導体力学量センサにおいては、可動部を保
護するために可動部をキャップにて覆い、可動部周囲を
不活性ガスあるいは真空になるように封止し、ウェハ状
態からチップにダイシングカットする際の水圧や水流か
ら可動部を保護すると共に、チップを樹脂モールドする
際に可動部内部へ樹脂が浸入することを防げるようにす
ることが行われている(例えば、特開平10−1125
48号公報等)。
In general, in the above-described semiconductor dynamic quantity sensor, the movable portion is covered with a cap to protect the movable portion, and an inert gas or vacuum is applied around the movable portion. In order to protect the movable part from water pressure and water flow when dicing and cutting into chips from the wafer state, it is possible to prevent resin from entering the inside of the movable part when molding the chip with resin. (For example, Japanese Patent Laid-Open No. 10-1125)
No. 48).

【0006】ここで、上記した従来のSOI基板を用い
た半導体力学量センサにおいては、梁構造体や固定電極
と電気接続部材との間に、トレンチ溝等による段差が存
在する。例えば、上記した特開平9−211022号公
報の図1に示されているものにおいては、ボンディング
パッド(符号34)と可動部としての梁構造体(符号
2)との間には、トレンチ溝が存在する。
Here, in the above-described semiconductor dynamic quantity sensor using the conventional SOI substrate, a step due to a trench or the like exists between the beam structure or the fixed electrode and the electric connection member. For example, in the structure shown in FIG. 1 of Japanese Patent Application Laid-Open No. 9-211022, a trench is provided between the bonding pad (reference numeral 34) and the beam structure (reference numeral 2) as a movable portion. Exists.

【0007】そして、可動部を保護するための保護キャ
ップを設けるにあたっては、センサ表面とキャップとの
接合部分に上記の段差が存在して該接合部分に隙間が生
じる。そのため、この隙間からキャップ内へ異物が混入
したり、不活性ガスもしくは真空による封止を行うこと
ができないという問題が生じる。つまり、接合された保
護キャップ内の密閉性が不十分であるという問題が発生
する。
[0007] When providing a protective cap for protecting the movable portion, the above-mentioned step is present at the joint between the sensor surface and the cap, and a gap is generated at the joint. For this reason, there arises a problem that a foreign substance is mixed into the cap from the gap and that sealing with an inert gas or vacuum cannot be performed. That is, there arises a problem that the hermeticity of the joined protective cap is insufficient.

【0008】そこで、上記問題に鑑み、本発明の目的
は、キャップで梁構造の可動部を保護するにあたって、
キャップ内の密閉性を容易に確保できるような半導体力
学量センサを提供すること、および、そのような半導体
力学量センサを適切に製造できる製造方法を提供するこ
とにある。
In view of the above problems, an object of the present invention is to protect a movable portion of a beam structure with a cap.
It is an object of the present invention to provide a semiconductor physical quantity sensor that can easily ensure the tightness of a cap, and to provide a manufacturing method that can appropriately manufacture such a semiconductor physical quantity sensor.

【0009】[0009]

【課題を解決するための手段】まず、請求項1記載の発
明は、第1の基板(17)の上面に、可動部としての梁
構造体(2)と固定電極(9a〜9c、11a〜11
c、13a〜13c、15a〜15c)とよりなるセン
サエレメント部を備え、第1の基板の上面部に、下層側
絶縁薄膜(18a、18b)と導電性薄膜(19)と上
層側絶縁体薄膜(20)との積層体(21)を配置し、
導電性薄膜により配線(22、23、25)または電極
(24)を形成し、当該配線または電極を、上層側絶縁
体薄膜に形成した開口部を通して第1の基板の上に配置
した電気接続部材(27a〜27d)に対し電気的に接
続した半導体力学量センサにおいて、第1の基板上にお
ける電気接続部材とセンサエレメント部との間に、セン
サエレメント部を囲むように、段差を持たない平坦面を
有する平坦部(30)を形成し、この平坦部に対して、
一面側に凹部(202)を有する第2の基板(200)
の一面側を接合し、センサエレメント部を該凹部にて被
覆保護するようにしたことを特徴としている。
First, according to the first aspect of the present invention, a beam structure (2) as a movable portion and fixed electrodes (9a to 9c, 11a to 11a) are provided on an upper surface of a first substrate (17). 11
c, 13a to 13c, 15a to 15c) and a lower insulating thin film (18a, 18b), a conductive thin film (19), and an upper insulating thin film on the upper surface of the first substrate. Placing a laminate (21) with (20),
Wiring (22, 23, 25) or electrode (24) formed of a conductive thin film, and the wiring or electrode is disposed on the first substrate through an opening formed in the upper insulating thin film. In the semiconductor physical quantity sensor electrically connected to (27a to 27d), a flat surface having no step between the electric connection member and the sensor element portion on the first substrate so as to surround the sensor element portion. Forming a flat portion (30) having
Second substrate (200) having recess (202) on one side
Are joined together to cover and protect the sensor element portion with the concave portion.

【0010】本発明によれば、まず、配線または電極と
して絶縁体により絶縁分離された導電性薄膜を用いるこ
とで、当該配線または電極をセンサ内部に埋め込まれた
ものとできる。そのため、センサエレメント部と電気接
続部材との間において、センサエレメント部を囲むよう
に平坦部を形成しても、上記配線または電極は平坦部の
下側を通すことができ、センサエレメント部と電気接続
部材との電気的接続は確保できる。
According to the present invention, by using a conductive thin film insulated and separated by an insulator as a wiring or an electrode, the wiring or the electrode can be embedded in the sensor. Therefore, even if a flat portion is formed between the sensor element portion and the electrical connection member so as to surround the sensor element portion, the wiring or the electrode can pass under the flat portion, and the sensor element portion and the electric connection member can be electrically connected. Electrical connection with the connection member can be secured.

【0011】そして、平坦面を有する平坦部に対して、
凹部を有する保護キャップとしての第2の基板を接合す
るから、第2の基板と平坦部との接合部分に隙間が発生
しない。よって、本発明によれば、キャップで可動部を
保護するにあたって、キャップ内の密閉性を容易に確保
できる半導体力学量センサを提供できる。
Then, for a flat portion having a flat surface,
Since the second substrate as the protective cap having the concave portion is joined, no gap is generated at the joint between the second substrate and the flat portion. Therefore, according to the present invention, it is possible to provide a semiconductor dynamic quantity sensor that can easily secure the tightness of the inside of the cap when protecting the movable portion with the cap.

【0012】ここで、請求項2の発明のように、導電性
薄膜(19)が、上層側絶縁体薄膜(20)に形成され
た開口部を通して上層側絶縁体薄膜の上側まで突き出し
た突出部(10a〜10c、12a〜12c、14a〜
14c、16a〜16c)を有しており、この突出部を
介して固定電極(9a〜9c、11a〜11c、13a
〜13c、15a〜15c)を導電性薄膜に接続させた
構成を採用できる。
Here, as in the invention of claim 2, the conductive thin film (19) protrudes to the upper side of the upper insulating thin film through an opening formed in the upper insulating thin film (20). (10a-10c, 12a-12c, 14a-
14c, 16a to 16c) and fixed electrodes (9a to 9c, 11a to 11c, 13a)
To 13c, 15a to 15c) can be adopted.

【0013】また、請求項3記載の発明は、第1の基板
(17)の上面に、互いに平行に延びる可動電極(7a
〜7c、8a〜8c)を有する可動部としての梁構造体
(2)と、各可動電極の一方の側面にそれぞれ対向配置
された第1の固定電極(9a〜9c、13a〜13c)
と、各可動電極の他方の側面にそれぞれ対向配置された
第2の固定電極(11a〜11c、15a〜15c)と
を備え、梁構造体の可動電極と第1の固定電極とにより
第1のコンデンサが形成されるとともに、前記梁構造体
の可動電極と前記第2の固定電極とにより第2のコンデ
ンサが形成される、いわゆる差動容量型の半導体力学量
センサについてなされたものである。
According to a third aspect of the present invention, a movable electrode (7a) extending in parallel with each other is provided on the upper surface of the first substrate (17).
To 7c, 8a to 8c), a beam structure (2) as a movable portion, and first fixed electrodes (9a to 9c, 13a to 13c) disposed opposite to one side surface of each movable electrode, respectively.
And second fixed electrodes (11a to 11c, 15a to 15c) arranged opposite to each other on the other side surface of each movable electrode, and the first fixed electrode is formed by the movable electrode of the beam structure and the first fixed electrode. A so-called differential capacitance type semiconductor dynamic quantity sensor in which a capacitor is formed and a second capacitor is formed by the movable electrode of the beam structure and the second fixed electrode.

【0014】そして、本発明では、この差動容量型の半
導体力学量センサにおいて、第1の基板の上面部に、下
層側絶縁体薄膜(18a、18b)と導電性薄膜(1
9)と上層側絶縁体薄膜(20)との積層体(21)を
配置し、導電性薄膜により可動電極、第1の固定電極及
び第2の固定電極の各配線パターン(22、23、2
5)を形成し、これら配線パターンを、上層側絶縁体薄
膜に形成した開口部を通して第1の基板の上に配置した
電気接続部材(27b、27c、27d)に対し電気的
に接続しており、さらに、梁構造体と各固定電極とによ
り構成されたセンサエレメント部と電気接続部材との間
において、上記請求項1と同様に、平坦部(30)を設
け、第2の基板(200)を接合したことを特徴として
いる。
According to the present invention, in this differential capacitance type semiconductor dynamic quantity sensor, the lower insulating thin films (18a, 18b) and the conductive thin film (1) are formed on the upper surface of the first substrate.
9) and a laminated body (21) of the upper insulating thin film (20) are arranged, and each of the wiring patterns (22, 23, 2) of the movable electrode, the first fixed electrode, and the second fixed electrode is formed by the conductive thin film.
5), and these wiring patterns are electrically connected to the electric connection members (27b, 27c, 27d) arranged on the first substrate through the openings formed in the upper insulating thin film. Further, a flat portion (30) is provided between the sensor element portion constituted by the beam structure and each fixed electrode and the electric connection member, as in the above-mentioned claim 1, and the second substrate (200) It is characterized by joining.

【0015】この請求項3の発明によっても、請求項1
の発明と同様に、センサエレメント部と電気接続部材と
の電気的接続は確保でき、キャップで可動部を保護する
にあたって、キャップ内の密閉性を容易に確保できる半
導体力学量センサを提供できる。
[0015] According to the third aspect of the present invention, the first aspect is also provided.
Similarly to the invention of the third aspect, it is possible to provide a semiconductor dynamic quantity sensor which can secure electrical connection between the sensor element portion and the electrical connection member, and can easily secure tightness inside the cap when protecting the movable portion with the cap.

【0016】ここで、平坦部(30)は、上層側絶縁体
薄膜(20)の上側に構成することができるが、この平
坦部を、梁構造体(2)を構成する材料と同一材料とす
れば、別材料を用いる場合に比べて簡単に平坦部を形成
できる。また、請求項8記載の発明のように、センサエ
レメント部と第2の基板(200)の凹部(202)と
の間を、不活性ガスが充填された状態若しくは真空状態
とすれば、センサエレメント部の劣化(変質等)をより
高いレベルにて維持できる。
Here, the flat portion (30) can be formed on the upper insulating thin film (20). The flat portion is made of the same material as that of the beam structure (2). This makes it possible to form the flat portion more easily than when another material is used. Further, if the space between the sensor element portion and the concave portion (202) of the second substrate (200) is filled with an inert gas or is in a vacuum state as in the invention of the eighth aspect, the sensor element Deterioration (deterioration, etc.) of the part can be maintained at a higher level.

【0017】また、請求項9〜請求項13記載の発明に
よれば、請求項1及び請求項3記載の半導体力学量セン
サを適切に製造することができる。つまり、第1の半導
体基板(40)と第2の半導体基板(48)との間に、
第1の絶縁体薄膜(43)、導電性薄膜(45)、第2
の絶縁体薄膜(46a、46b)のサンドイッチ構造を
形成することで、配線として絶縁分離され埋め込まれた
導電性薄膜を有する埋め込みSOI基板(貼り合わせら
れた第1及び第2の半導体基板)を形成できる。
According to the ninth to thirteenth aspects of the present invention, the semiconductor physical quantity sensor according to the first and third aspects can be appropriately manufactured. That is, between the first semiconductor substrate (40) and the second semiconductor substrate (48),
A first insulator thin film (43), a conductive thin film (45), a second
By forming a sandwich structure of the insulator thin films (46a, 46b), a buried SOI substrate (a bonded first and second semiconductor substrate) having a conductive thin film which is insulated and separated as wiring is formed. it can.

【0018】そして、梁構造体(2)のパターン形成
は、請求項9の製造方法においては、出来上がった埋め
込みSOI基板に対して第1の半導体基板における不要
領域を除去して所望の形状にする第8工程、また、請求
項10の製造方法においては、埋め込みSOI基板を貼
り合わせる前に第1の半導体基板(40)における所定
領域に溝(60a)を形成する第1工程によって、それ
ぞれ実現可能である。
In the method of manufacturing the buried SOI substrate, unnecessary patterns in the first semiconductor substrate are removed from the completed buried SOI substrate to obtain a desired shape. The eighth step and the manufacturing method according to claim 10 can be realized by the first step of forming a groove (60a) in a predetermined region of the first semiconductor substrate (40) before bonding the buried SOI substrate. It is.

【0019】さらに、第1の半導体基板(40)を研磨
して所望の厚さとするとともに、該第1の半導体基板の
表面に平坦部(30)を形成する工程によって、平坦部
(30)を形成できる。そして、梁構造体(可動構造
部)を形成した埋め込みSOI基板における該平坦部に
対して、可動構造部を凹部(202)にて覆うように、
第3の半導体基板(200)を接合用膜(201)を介
して接合する工程を経て、上記請求項1及び請求項3記
載の構成を有する半導体力学量センサを形成することが
できる。
Further, the first semiconductor substrate (40) is polished to a desired thickness, and the flat portion (30) is formed on the surface of the first semiconductor substrate by the step of forming the flat portion (30). Can be formed. Then, with respect to the flat portion of the embedded SOI substrate on which the beam structure (movable structure) is formed, the movable structure is covered with the concave portion (202).
Through the step of bonding the third semiconductor substrate (200) via the bonding film (201), the semiconductor physical quantity sensor having the configuration according to the first and third aspects can be formed.

【0020】このように、請求項9〜請求項13記載の
発明によれば、キャップで梁構造の可動部を保護するに
あたってキャップ内の密閉性を容易に確保できるような
半導体力学量センサを適切に製造できる製造方法を提供
することができる。特に、請求項11〜請求項13記載
の発明によれば、請求項11の発明の効果を有する半導
体力学量センサを適切に製造できる。
As described above, according to the ninth to thirteenth aspects of the present invention, a semiconductor dynamic quantity sensor capable of easily ensuring the tightness of the inside of the cap when protecting the movable portion of the beam structure with the cap is suitable. Can be provided. In particular, according to the invention as set forth in claims 11 to 13, a semiconductor dynamic quantity sensor having the effect of the invention of claim 11 can be appropriately manufactured.

【0021】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
Note that the reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.

【0022】[0022]

【発明の実施の形態】(第1実施形態)本第1実施形態
は、本発明の半導体力学量センサを半導体加速度セン
サ、より詳しくは、サーボ制御式の差動容量型半導体加
速度センサに具体化したものとして説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) In the first embodiment, the semiconductor dynamic quantity sensor of the present invention is embodied as a semiconductor acceleration sensor, more specifically, a servo-controlled differential capacitive semiconductor acceleration sensor. It will be described as having done.

【0023】図1は本実施形態に係る半導体加速度セン
サの平面図である。また、図2は図1の中央部(センサ
エレメント部)拡大図であり、図1にて省略した梁構造
体及び固定電極の各アンカー部を図示してある。また、
図3は図1中のA−A断面図、図4は図1中のB−B断
面図、図5は図1中のC−C断面図、図6は図1中のD
−D断面図、図7は図1中のA−A断面における斜視図
である。なお、図1及び図2中、各アンカー部、各配線
パターン及び下部電極は破線で図示してある。
FIG. 1 is a plan view of the semiconductor acceleration sensor according to the present embodiment. FIG. 2 is an enlarged view of the central portion (sensor element portion) of FIG. 1 and illustrates the beam structure and the anchor portions of the fixed electrode omitted in FIG. Also,
3 is a sectional view taken along line AA in FIG. 1, FIG. 4 is a sectional view taken along line BB in FIG. 1, FIG. 5 is a sectional view taken along line CC in FIG. 1, and FIG.
FIG. 7 is a perspective view taken along the line AA in FIG. 1. 1 and 2, each anchor portion, each wiring pattern, and the lower electrode are shown by broken lines.

【0024】図3に示す様に、基板1の上面には、単結
晶シリコン(単結晶半導体材料)よりなる梁構造体(可
動部)2が配置されている。梁構造体2は、図2及び図
3に示す様に、基板1側から突出する2つのアンカー部
3a、3bにより架設されており、基板1の上面におい
て所定間隔を隔てた位置に配置されている。アンカー部
3a、3bはポリシリコン薄膜よりなる。
As shown in FIG. 3, a beam structure (movable part) 2 made of single crystal silicon (single crystal semiconductor material) is arranged on the upper surface of the substrate 1. As shown in FIGS. 2 and 3, the beam structure 2 is bridged by two anchor portions 3 a and 3 b protruding from the substrate 1, and is disposed at a predetermined interval on the upper surface of the substrate 1. I have. The anchor portions 3a and 3b are made of a polysilicon thin film.

【0025】アンカー部3aとアンカー部3bとの間に
おいて、アンカー部3a寄りに梁部4、アンカー部3b
寄りに梁部5が架設されており、梁部4と梁部5との間
において長方形状をなす質量部(マス部)6が架設され
ている。質量部6には上下に貫通する透孔6aが設けら
れ、この透孔6aにより後述する犠牲層エッチングの際
にエッチング液が進入し易くなる。
Between the anchor 3a and the anchor 3b, the beam 4 and the anchor 3b are located near the anchor 3a.
A beam portion 5 is provided closer thereto, and a rectangular mass portion (mass portion) 6 is provided between the beam portions 4 and 5. The mass portion 6 is provided with a through-hole 6a penetrating vertically, and the through-hole 6a makes it easier for the etchant to enter the sacrificial layer to be described later.

【0026】さらに、質量部6における一方の側面(図
1においては左側面)からは、3つの可動電極7a、7
b、7cが突出している。この可動電極7a〜7cは棒
状をなし、等間隔をおいて平行に延びている。また、質
量部6における他方の側面(図1においては右側面)か
らは、3つの可動電極8a、8b、8cが突出してい
る。この可動電極8a〜8cは棒状をなし、等間隔をお
いて平行に延びている。ここで、梁部4、5、質量部
6、可動電極7a〜7c、8a〜8cは、犠牲層酸化膜
37の一部をエッチング除去することにより可動となっ
ている。このように、梁構造体2は2つの櫛歯状の可動
電極を有している。
Further, from one side surface (left side surface in FIG. 1) of the mass section 6, three movable electrodes 7a and 7
b and 7c protrude. The movable electrodes 7a to 7c are rod-shaped and extend in parallel at equal intervals. Further, three movable electrodes 8a, 8b, 8c protrude from the other side surface (the right side surface in FIG. 1) of the mass portion 6. The movable electrodes 8a to 8c have a bar shape and extend in parallel at equal intervals. Here, the beam portions 4 and 5, the mass portion 6, and the movable electrodes 7 a to 7 c and 8 a to 8 c are movable by etching and removing a part of the sacrifice layer oxide film 37. Thus, the beam structure 2 has two comb-shaped movable electrodes.

【0027】基板1の上面には、3つの第1の固定電極
9a、9b、9cが固定され、この固定電極9a〜9c
は単結晶シリコン(単結晶半導体材料)よりなる。第1
の固定電極9a〜9cは基板1側から突出するアンカー
部10a、10b、10cにより支持されており、梁構
造体2の各可動電極(棒状部)7a〜7cの一方の側面
に対向して配置されている。
On the upper surface of the substrate 1, three first fixed electrodes 9a, 9b, 9c are fixed.
Is made of single crystal silicon (single crystal semiconductor material). First
Fixed electrodes 9a to 9c are supported by anchor portions 10a, 10b, and 10c protruding from the substrate 1 side, and are arranged to face one side surface of each movable electrode (rod-shaped portion) 7a to 7c of the beam structure 2. Have been.

【0028】また、基板1の上面には3つの第2の固定
電極11a、11b、11cが固定され、この固定電極
11a〜11cは単結晶シリコンよりなる。第2の固定
電極11a〜11cは基板1側から突出するアンカー部
12a、12b、12cにより支持されており、梁構造
体2の各可動電極(棒状部)7a〜7cの他方の側面に
対向して配置されている。
On the upper surface of the substrate 1, three second fixed electrodes 11a, 11b and 11c are fixed, and the fixed electrodes 11a to 11c are made of single crystal silicon. The second fixed electrodes 11a to 11c are supported by anchor portions 12a, 12b, and 12c protruding from the substrate 1, and face the other side surfaces of the movable electrodes (bar-shaped portions) 7a to 7c of the beam structure 2. It is arranged.

【0029】同様に、基板1の上面には第1の固定電極
13a、13b、13cおよび第2の固定電極15a、
15b、15cが固定され、この固定電極13a〜13
cおよび15a〜15cは単結晶シリコンよりなる。第
1の固定電極13a〜13cはアンカー部14a、14
b、14cにより支持され、かつ、梁構造体2の各可動
電極(棒状部)8a〜8cの一方の側面に対向して配置
されている。また、第2の固定電極15a〜15dはア
ンカー部16a、16b、16cにより支持され、か
つ、梁構造体2の各可動電極(棒状部)8a〜8cの他
方の側面に対向して配置されている。
Similarly, the first fixed electrodes 13a, 13b, 13c and the second fixed electrodes 15a,
15b and 15c are fixed, and the fixed electrodes 13a to 13c are fixed.
c and 15a to 15c are made of single crystal silicon. The first fixed electrodes 13a to 13c are anchor portions 14a, 14
b, 14c, and are arranged to face one side surface of each of the movable electrodes (bar portions) 8a to 8c of the beam structure 2. The second fixed electrodes 15a to 15d are supported by the anchor portions 16a, 16b, and 16c, and are disposed so as to face the other side surfaces of the movable electrodes (rod portions) 8a to 8c of the beam structure 2. I have.

【0030】ここで、基板1は、図3〜図7に示す様
に、シリコン基板(本発明でいう第1の基板)17の上
に貼合用薄膜39を介して、下層側絶縁体薄膜18a、
18bと導電性薄膜19と上層側絶縁体薄膜20とを積
層した構成となっている。つまり、シリコン基板17の
上面部に、下層側絶縁体薄膜18a、18bと導電性薄
膜19と上層側絶縁体薄膜20との積層体21を配置し
た構造となっており、導電性薄膜19が絶縁体薄膜18
a、18b、20の内部に埋め込まれた構成となってい
る。
Here, as shown in FIGS. 3 to 7, the substrate 1 is formed on a silicon substrate (first substrate according to the present invention) 17 via a bonding thin film 39 via a lower insulating thin film. 18a,
18b, a conductive thin film 19, and an upper insulating thin film 20. That is, the laminated body 21 of the lower insulating thin films 18a and 18b, the conductive thin film 19, and the upper insulating thin film 20 is arranged on the upper surface of the silicon substrate 17, and the conductive thin film 19 is insulated. Body thin film 18
a, 18b, and 20 are embedded.

【0031】下層側絶縁体薄膜18a、18bはシリコ
ン酸化膜及びシリコン窒化膜よりなり(本例では、薄膜
18aがシリコン窒化膜、薄膜18bがシリコン酸化
膜)、上層側絶縁体薄膜20はシリコン窒化膜よりな
り、CVD法等により形成されたものである。また、導
電性薄膜19はリン等の不純物をドーピングしたポリシ
リコン薄膜よりなる。
The lower insulating thin films 18a and 18b are composed of a silicon oxide film and a silicon nitride film (in this example, the thin film 18a is a silicon nitride film and the thin film 18b is a silicon oxide film), and the upper insulating thin film 20 is a silicon nitride film. It is formed of a film and formed by a CVD method or the like. The conductive thin film 19 is made of a polysilicon thin film doped with an impurity such as phosphorus.

【0032】また、導電性薄膜19により、図1に示す
3つの配線パターン22、23、25が形成されるとと
もに、下部電極(静電気力相殺用固定電極)24が形成
されている。なお、図1及び図2において、これら配線
及び電極22〜25は破線にて示してある。まず、配線
パターン22は第1の固定電極9a、9b、9c及び1
3a、13b、13cの配線であり、図1に示す様に帯
状に延設されている。
The conductive thin film 19 forms the three wiring patterns 22, 23 and 25 shown in FIG. 1 and also forms the lower electrode (fixed electrode for canceling electrostatic force) 24. 1 and 2, these wirings and electrodes 22 to 25 are indicated by broken lines. First, the wiring pattern 22 includes the first fixed electrodes 9a, 9b, 9c, and 1
The wirings 3a, 13b, and 13c extend in a belt shape as shown in FIG.

【0033】同様に、配線パターン23は第2の固定電
極11a、11b、11c及び15a、15b、15c
の配線であり、図1に示す様に帯状に延設されている。
また、配線パターン25は可動電極7a〜7c及び8a
〜8cの配線であり、図1に示す様に帯状に延設されて
いる。さらに、下部電極24は基板1の上面部における
梁構造体2と対向する領域に形成され、図1に示す様に
帯状に延設されている。
Similarly, the wiring pattern 23 includes the second fixed electrodes 11a, 11b, 11c and 15a, 15b, 15c.
, And extend in a belt shape as shown in FIG.
The wiring pattern 25 includes movable electrodes 7a to 7c and 8a.
To 8c, and extend in a belt shape as shown in FIG. Further, the lower electrode 24 is formed in a region facing the beam structure 2 on the upper surface of the substrate 1 and extends in a belt shape as shown in FIG.

【0034】そして、図2に示す様に、梁構造体2の可
動電極7a〜7cと第1の固定電極9a〜9cとの間に
第1のコンデンサC1(静電容量C1)が、また、梁構
造体2の可動電極7a〜7cと第2の固定電極11a〜
11cとの間に第2のコンデンサC2(静電容量C2)
が形成される。同様に、梁構造体2の可動電極8a〜8
cと第1の固定電極13a〜13cとの間に第1のコン
デンサC1が、また、梁構造体2の可動電極8a〜8c
と第2の固定電極15a〜15cとの間に第2のコンデ
ンサC2が形成される。
As shown in FIG. 2, a first capacitor C1 (capacitance C1) is provided between the movable electrodes 7a to 7c of the beam structure 2 and the first fixed electrodes 9a to 9c. The movable electrodes 7a to 7c of the beam structure 2 and the second fixed electrodes 11a to 11c
11c and a second capacitor C2 (capacitance C2)
Is formed. Similarly, the movable electrodes 8 a to 8 of the beam structure 2
c and the first fixed electrodes 13a to 13c, the first capacitor C1 is provided between the movable electrodes 8a to 8c of the beam structure 2.
A second capacitor C2 is formed between the second fixed electrodes 15a to 15c.

【0035】また、基板1の上面には、単結晶シリコン
よりなる電極取出部(本発明でいう電気接続部材)27
a、27b、27c、27dが形成され、各電極取出部
27a〜27dは基板1から突出するアンカー部28
a、28b、28c、28dにより支持されている。
On the upper surface of the substrate 1, an electrode extraction portion (electric connection member in the present invention) made of single crystal silicon is provided.
a, 27b, 27c, and 27d are formed, and each of the electrode extraction portions 27a to 27d is an anchor portion 28 protruding from the substrate 1.
a, 28b, 28c, 28d.

【0036】図5に示す様に、上層側絶縁体薄膜20に
は開口部29a、29b、29cおよび30bが形成さ
れ、開口部29a、29b、29c内に上述のアンカー
部(不純物ドープトポリシリコン)10a〜10cが配
置されている。また、開口部30b内にはアンカー部
(不純物ドープトポリシリコン)28bが配置されてい
る。よって、開口部29a〜29cおよびアンカー部1
0a〜10cを通して、配線パターン22と第1の固定
電極9a〜9cとが電気的に接続され、開口部30bお
よびアンカー部28bを通して、配線パターン22と電
極取出部27bとが電気的に接続されている。なお、第
1の固定電極13a〜13cと配線パターン22と電極
取出部27bとの電気的接続構成も同様である。
As shown in FIG. 5, openings 29a, 29b, 29c and 30b are formed in the upper insulating thin film 20, and the above-described anchor portions (impurity-doped polysilicon) are formed in the openings 29a, 29b and 29c. ) 10a to 10c are arranged. An anchor (impurity-doped polysilicon) 28b is arranged in the opening 30b. Therefore, the openings 29a to 29c and the anchor 1
The wiring pattern 22 and the first fixed electrodes 9a to 9c are electrically connected through 0a to 10c, and the wiring pattern 22 and the electrode extraction portion 27b are electrically connected through the opening 30b and the anchor portion 28b. I have. The same applies to the electrical connection configuration between the first fixed electrodes 13a to 13c, the wiring pattern 22, and the electrode extraction portion 27b.

【0037】図6に示す様に、上層側絶縁体薄膜20に
は開口部31a、31b、31cおよび30dが形成さ
れている。開口部31a〜31c内には上述のアンカー
部(不純物ドープトポリシリコン)12a〜12cが、
また、開口部30d内に上述のアンカー部(不純物ドー
プトポリシリコン)28dが配置されている。よって、
開口部31a〜31cおよびアンカー部12a〜12c
を通して、配線パターン23と第2の固定電極11a〜
11cとが電気的に接続され、開口部30dおよびアン
カー部28dを通して、配線パターン23と電極取出部
27dとが電気的に接続されている。なお、第2の固定
電極15a〜15cと配線パターン23と電極取出部2
7dとの電気的接続構成も同様である。
As shown in FIG. 6, openings 31a, 31b, 31c and 30d are formed in the upper insulating thin film 20. The anchor portions (impurity-doped polysilicon) 12a to 12c described above are formed in the openings 31a to 31c.
Further, the above-mentioned anchor portion (impurity-doped polysilicon) 28d is arranged in the opening 30d. Therefore,
Openings 31a-31c and anchors 12a-12c
Through the wiring pattern 23 and the second fixed electrodes 11a to 11a.
11c is electrically connected, and the wiring pattern 23 and the electrode extraction portion 27d are electrically connected through the opening 30d and the anchor portion 28d. The second fixed electrodes 15a to 15c, the wiring pattern 23, and the electrode extraction portion 2
The same applies to the electrical connection configuration with 7d.

【0038】図3に示す様に、上層側絶縁体薄膜20に
は開口部32a、32b、30cが形成されている。開
口部32a、32b内には上述のアンカー部(不純物ド
ープトポリシリコン)3a、3bが、また、開口部30
c内に上述のアンカー部(不純物ドープトポリシリコ
ン)28cが配置されている。よって、開口部32a、
32b及びアンカー部3a、3bを通して、配線パター
ン25と梁構造体2、質量部6及び可動電極7a〜7
c、8a〜8cとが、電気的に接続されるとともに、開
口部30c及びアンカー部28cを通して、配線パター
ン25と電極取出部27cとが、電気的に接続されてい
る。
As shown in FIG. 3, openings 32a, 32b and 30c are formed in the upper insulating thin film 20. The above-mentioned anchor portions (impurity-doped polysilicon) 3a, 3b are provided in the openings 32a, 32b.
The anchor portion (impurity-doped polysilicon) 28c described above is arranged in c. Therefore, the openings 32a,
32b, the wiring pattern 25, the beam structure 2, the mass part 6, and the movable electrodes 7a to 7a through the anchor parts 3a and 3b.
c, 8a to 8c are electrically connected, and the wiring pattern 25 and the electrode extraction portion 27c are electrically connected through the opening 30c and the anchor portion 28c.

【0039】基板1の上面部における梁構造体2と対向
する領域に形成された下部電極24も、これら配線パタ
ーン22、23、25と同様に、上層側絶縁体薄膜20
に形成された開口部(図示せず)及びアンカー部(不純
物ドープトポリシリコン)28aを通して、電極取出部
27aに電気的に接続されている。
Similarly to the wiring patterns 22, 23 and 25, the lower electrode 24 formed in a region facing the beam structure 2 on the upper surface of the substrate 1 also has an upper insulating thin film 20.
Through an opening (not shown) and an anchor portion (impurity-doped polysilicon) 28a.

【0040】ここで、図1に示す様に、配線パターン2
2と下部電極24とが交差し、配線パターン23と25
とが交差している。これら交差部分では、図3に示す様
に、上層側絶縁体薄膜20に形成された開口部とアンカ
ー部(不純物ドープトポリシリコン)26a、26bと
により形成されたブリッジ26によって、一方が短絡し
ないように他方を跨ぐ形となっている。
Here, as shown in FIG.
2 and the lower electrode 24 intersect, and the wiring patterns 23 and 25
And intersect. As shown in FIG. 3, one of the intersections is not short-circuited by the bridge 26 formed by the opening formed in the upper insulating thin film 20 and the anchors (impurity-doped polysilicon) 26a and 26b. As shown in FIG.

【0041】このように、基板1は、ポリシリコンより
なる配線パターン22、23、25および下部電極24
をSOI層の下に埋め込んだ構成となっており、この構
造は、表面マイクロマシニング技術を用いて形成したも
のである。また、図1、図3、図5及び図6に示す様
に、電極取出部27a、27b、27c、27dの上面
には、アルミ薄膜よりなるパッド電極(ボンディングパ
ッド)34a、34b、34c、34dがそれぞれ設け
られている。
As described above, the substrate 1 includes the wiring patterns 22, 23, 25 and the lower electrode 24 made of polysilicon.
Is embedded under the SOI layer, and this structure is formed by using a surface micromachining technique. As shown in FIGS. 1, 3, 5, and 6, pad electrodes (bonding pads) 34a, 34b, 34c, 34d made of an aluminum thin film are provided on the upper surfaces of the electrode extraction portions 27a, 27b, 27c, 27d. Are provided respectively.

【0042】よって、本実施形態においては、シリコン
基板(第1の基板)17の上面部に、下層側絶縁体薄膜
18a、18bと導電性薄膜19と上層側絶縁体薄膜2
0との積層体21を配置し、導電性薄膜19により可動
電極、第1の固定電極及び第2の固定電極の各配線パタ
ーン22、23、25を形成し、これら配線パターン
を、上層側絶縁体薄膜20に形成した開口部を通してシ
リコン基板17の上に配置した電極取出部(電気接続部
材)27a〜27d及びパッド電極34a〜34dに対
し電気的に接続した形となっている。
Therefore, in this embodiment, the lower insulating thin films 18a and 18b, the conductive thin film 19, and the upper insulating thin film 2 are formed on the upper surface of the silicon substrate (first substrate) 17.
0, and the respective wiring patterns 22, 23, 25 of the movable electrode, the first fixed electrode, and the second fixed electrode are formed by the conductive thin film 19, and these wiring patterns are insulated from the upper layer. Through the openings formed in the body thin film 20, the electrodes are electrically connected to electrode extraction portions (electric connection members) 27a to 27d and pad electrodes 34a to 34d arranged on the silicon substrate 17.

【0043】また、本実施形態においては、導電性薄膜
19が、上層側絶縁体薄膜20に形成された開口部を通
して上層側絶縁体薄膜20の上側まで突き出した突出部
としてのアンカー部10a〜10c、12a〜12c、
14a〜14c、16a〜16cを有しており、このア
ンカー部(突出部)を介して各固定電極9a〜9c、1
1a〜11c、13a〜13c、15a〜15cを導電
性薄膜19に接続させた構成となっている。
In this embodiment, the conductive thin film 19 is provided with anchor portions 10a to 10c as protrusions protruding to the upper side of the upper insulating thin film 20 through openings formed in the upper insulating thin film 20. , 12a-12c,
14a to 14c and 16a to 16c, and each fixed electrode 9a to 9c, 1
1 a to 11 c, 13 a to 13 c, and 15 a to 15 c are connected to the conductive thin film 19.

【0044】かかる半導体加速度センサにおいては、梁
構造体2の可動電極7a〜7cと第1の固定電極9a〜
9cとの間に形成された第1のコンデンサの容量C1
(および可動電極8a〜8cと第1の固定電極13a〜
13cとの間に形成される第1のコンデンサの容量C
1)、および、梁構造体2の可動電極7a〜7cと第2
の固定電極11a〜11cとの間に形成された第2のコ
ンデンサの容量C2(および可動電極8a〜8cと第2
の固定電極15a〜15cとの間に形成される第2のコ
ンデンサの容量C2)に基づき、梁構造体2に作用する
加速度を検出することができるようになっている。より
詳しくは、可動電極と固定電極とにより2つの差動型静
電容量を形成し、2つの容量が等しくなるようにサーボ
動作を行う。
In such a semiconductor acceleration sensor, the movable electrodes 7a to 7c of the beam structure 2 and the first fixed electrodes 9a to 9c
9c and the capacitance C1 of the first capacitor formed between
(And the movable electrodes 8a to 8c and the first fixed electrodes 13a to 13c)
13c and the capacitance C of the first capacitor formed between
1) and the movable electrodes 7a to 7c of the beam structure 2 and the second
Of the second capacitor formed between the fixed electrodes 11a to 11c (and the movable electrodes 8a to 8c and the second
The acceleration acting on the beam structure 2 can be detected based on the capacitance C2) of the second capacitor formed between the fixed electrodes 15a to 15c. More specifically, two differential capacitances are formed by the movable electrode and the fixed electrode, and the servo operation is performed so that the two capacitances become equal.

【0045】また、梁構造体2と下部電極24とを等電
位にすることにより梁構造体2と基板1との間に生じる
静電気力を相殺する。つまり、下部電極24と、アンカ
ー部3a、3bを通して梁部4、5および質量部6に結
合されている配線パターン25とを外部で接続すること
により、電気的に等電位にすることができ、梁部4、5
および質量部6が静電気力により基板1に付着すること
が防止できる。即ち、梁構造体2はシリコン基板17に
対して絶縁されているため、梁構造体2とシリコン基板
17間のわずかな電位差によっても梁構造体2が基板1
7側に付着しようとするが、それを防止することができ
る。
Further, by making the potential of the beam structure 2 and the lower electrode 24 equal, the electrostatic force generated between the beam structure 2 and the substrate 1 is canceled. That is, by connecting the lower electrode 24 and the wiring pattern 25 connected to the beams 4, 5 and the mass 6 through the anchors 3a, 3b externally, the electric potential can be made equal. Beam part 4, 5
In addition, the mass portion 6 can be prevented from attaching to the substrate 1 due to electrostatic force. That is, since the beam structure 2 is insulated from the silicon substrate 17, the beam structure 2 is also insulated from the substrate 1 by a slight potential difference between the beam structure 2 and the silicon substrate 17.
Attempt to adhere to the side 7 can be prevented.

【0046】さらに、本実施形態においては、梁構造体
2と固定電極9a〜9c、11a〜11c、13a〜1
3c、15a〜15cとにより検出部としてのセンサエ
レメント部が構成されている。そして、図1、及び図3
〜図7に示す様に、基板1上におけるパッド電極34a
〜34dとセンサエレメント部との間には、センサエレ
メント部を囲むように、単結晶シリコン(単結晶半導体
材料)よりなるリング状の平坦部30が形成されてい
る。この平坦部30は、その表面が段差を持たない平坦
面となっている。
Further, in the present embodiment, the beam structure 2 and the fixed electrodes 9a to 9c, 11a to 11c, 13a to 1
3c and 15a to 15c constitute a sensor element unit as a detection unit. 1 and 3
-As shown in FIG. 7, the pad electrode 34a on the substrate 1
A ring-shaped flat portion 30 made of single crystal silicon (single crystal semiconductor material) is formed between the sensor element portion and the sensor element portion so as to surround the sensor element portion. The flat portion 30 has a flat surface with no steps.

【0047】また、平坦部30は、上層側絶縁体薄膜2
0の上側に成膜された膜により構成されており、本例で
は、梁構造体2が形成されている層と同一の層(つま
り、梁構造体の構成材料と同一材料)である。なお、平
坦部30は、別材料により成膜された層でも良く、さら
には、平坦部30に相当する部位において上層側絶縁体
薄膜20を厚く形成するとともに上層側絶縁体薄膜20
の表面を平坦面として、上層側絶縁体薄膜20そのもの
を平坦部として構成しても良い。
The flat portion 30 is formed on the upper insulating thin film 2.
In the present example, it is the same layer as the layer on which the beam structure 2 is formed (ie, the same material as the constituent material of the beam structure). The flat portion 30 may be a layer formed of a different material. Further, in a portion corresponding to the flat portion 30, the upper insulating thin film 20 is formed thicker and the upper insulating thin film 20 is formed.
May be configured as a flat surface, and the upper insulating thin film 20 itself may be configured as a flat portion.

【0048】そして、この平坦部30に対して、一面側
におけるセンサエレメント部と対向する位置に凹部20
2を有したキャップ基板(本発明でいう第2の基板)2
00が、接合用膜201を介して接合されている。ここ
で、各図中、203はキャップ基板200の接合部を示
し、図1中、キャップ基板200及び接合部203は便
宜上、二点鎖線にて示してある。なお、平坦部30は、
少なくとも接合部203の部位が平坦面であればよい。
The recess 20 is located at a position facing the sensor element on one side with respect to the flat portion 30.
Substrate (second substrate in the present invention) 2 having
00 are bonded via the bonding film 201. Here, in each figure, 203 indicates a joint portion of the cap substrate 200, and in FIG. 1, the cap substrate 200 and the joint portion 203 are indicated by two-dot chain lines for convenience. In addition, the flat part 30
It suffices that at least the joint 203 has a flat surface.

【0049】このキャップ基板200はシリコン基板よ
りなり、キャップ部材200の一面側(凹部形成面側)
に形成された接合用膜201はTiやAu等の薄膜より
なる。そして、この接合用膜201と平坦部30の表面
が共晶接合によって結合しているが、これは、キャップ
基板200を平坦部30へ加圧しながら押しつけること
によってなされる。
The cap substrate 200 is made of a silicon substrate, and has one surface side of the cap member 200 (the concave surface side).
Is formed of a thin film such as Ti or Au. The bonding film 201 and the surface of the flat portion 30 are bonded by eutectic bonding. This is performed by pressing the cap substrate 200 against the flat portion 30 while pressing.

【0050】こうして、センサエレメント部はキャップ
基板200の凹部202にて被覆され保護されている。
ここで、凹部202が形成されているため、センサエレ
メント部とキャップ基板200とは非接触状態にある。
そして、センサエレメント部と凹部202との間の空洞
部204には、不活性ガスが充填されて(もしくは真空
状態となって)おり、センサの検出感度の高感度化、特
性の安定化等が考慮されている。なお、本例では、図1
に示す様に、不活性ガス充填または真空排気を行うため
にキャップ基板200に連通溝205が形成されてお
り、この連通溝205は接着剤等にて封止されている。
In this way, the sensor element portion is covered and protected by the concave portion 202 of the cap substrate 200.
Here, since the concave portion 202 is formed, the sensor element portion and the cap substrate 200 are not in contact with each other.
The hollow portion 204 between the sensor element portion and the concave portion 202 is filled with an inert gas (or is in a vacuum state), so that the detection sensitivity of the sensor can be increased and the characteristics can be stabilized. Is considered. In this example, FIG.
As shown in (1), a communication groove 205 is formed in the cap substrate 200 for filling with an inert gas or vacuum evacuation, and the communication groove 205 is sealed with an adhesive or the like.

【0051】以上のように、絶縁体分離された配線パタ
ーン22、23、25と下部電極24を用いることで、
パッド電極(ボンディングパッド)34a〜34dを基
板表面の一方の端から取り出すことができ、キャップ基
板200を接合するためのリング状の平坦部30を形成
することができることから、加速度センサの製造プロセ
スを容易にすることが可能となる。
As described above, by using the wiring patterns 22, 23, 25 and the lower electrode 24 separated from each other by the insulator,
The pad electrodes (bonding pads) 34a to 34d can be taken out from one end of the substrate surface, and the ring-shaped flat portion 30 for joining the cap substrate 200 can be formed. It can be made easier.

【0052】次に、この加速度センサの検出原理を図2
を用いて説明する。可動電極7a〜7c(8a〜8c)
は両側の固定電極9a〜9c(13a〜13c)と11
a〜11c(15a〜15c)の中心に位置し、可動電
極と固定電極間の静電容量C1、C2は等しい。また、
可動電極7a〜7c(8a〜8c)と第1の固定電極9
a〜9c(13a〜13c)間には電圧V1が、可動電
極7a〜7c(8a〜8c)と第2の固定電極11a〜
11c(15a〜15c)間には電圧V2が印加されて
いる。
Next, the detection principle of this acceleration sensor is shown in FIG.
This will be described with reference to FIG. Movable electrodes 7a to 7c (8a to 8c)
Are fixed electrodes 9a to 9c (13a to 13c) and 11 on both sides.
Located at the center of a to 11c (15a to 15c), the capacitances C1 and C2 between the movable electrode and the fixed electrode are equal. Also,
Movable electrodes 7a to 7c (8a to 8c) and first fixed electrode 9
The voltage V1 is applied between the movable electrodes 7a to 7c (8a to 8c) and the second fixed electrodes 11a to 9c (13a to 13c).
The voltage V2 is applied between 11c (15a to 15c).

【0053】そして、加速度が生じていないときにはV
1=V2であり、可動電極7a〜7c(8a〜8c)は
固定電極9a〜9c(13a〜13c)と11a〜11
c(15a〜15c)から等しい静電気力で引かれてい
る。ここで、加速度が基板表面に平行な方向に作用し、
可動電極7a〜7c(8a〜8c)が変位すると、可動
電極と固定電極との間の距離が変わり、静電容量C1、
C2が等しくなくなる。
When no acceleration occurs, V
1 = V2, and the movable electrodes 7a to 7c (8a to 8c) are fixed electrodes 9a to 9c (13a to 13c) and 11a to 11c.
c (15a to 15c) with the same electrostatic force. Here, the acceleration acts in a direction parallel to the substrate surface,
When the movable electrodes 7a to 7c (8a to 8c) are displaced, the distance between the movable electrode and the fixed electrode changes, and the capacitance C1,
C2 is not equal.

【0054】このときに静電気力が等しくなるように、
例えば可動電極7a〜7c(8a〜8c)が固定電極9
a〜9c(13a〜13c)側に変位したとすると、電
圧V1が下がり、電圧V2が上がる。これにより静電気
力で固定電極11a〜11c(15a〜15c)側に可
動電極7a〜7c(8a〜8c)は引かれる。可動電極
7a〜7c(8a〜8c)が中心位置に戻り静電容量C
1、C2が等しくなれば、加速度と静電気力が等しく釣
り合っており、このときの電圧V1、V2から加速度の
大きさを求めることができる。
At this time, so that the electrostatic force becomes equal,
For example, the movable electrodes 7a to 7c (8a to 8c) are
If it is displaced to the side of a to 9c (13a to 13c), the voltage V1 decreases and the voltage V2 increases. Thus, the movable electrodes 7a to 7c (8a to 8c) are pulled toward the fixed electrodes 11a to 11c (15a to 15c) by the electrostatic force. The movable electrodes 7a to 7c (8a to 8c) return to the center position and the capacitance C
If C1 and C2 are equal, the acceleration and the electrostatic force are equally balanced, and the magnitude of the acceleration can be obtained from the voltages V1 and V2 at this time.

【0055】このように、第1のコンデンサC1と第2
のコンデンサC2において、力学量の作用による変位に
対して、可動電極が変位しないように第1と第2のコン
デンサC1及びC2を形成している固定電極の電圧を制
御し、その電圧の変化で加速度を検出する。
As described above, the first capacitor C1 and the second capacitor
In the capacitor C2, the voltage of the fixed electrodes forming the first and second capacitors C1 and C2 is controlled so that the movable electrode is not displaced with respect to the displacement due to the action of the physical quantity. Detect acceleration.

【0056】次に、この加速度センサの製造工程を図8
〜図13を用いて説明する。尚、図8〜図13は、図1
におけるD−D断面(つまり、図6に示す断面)を用い
た製造工程を示す概略断面図である。
Next, the manufacturing process of this acceleration sensor is shown in FIG.
This will be described with reference to FIG. 8 to 13 correspond to FIG.
FIG. 7 is a schematic cross-sectional view showing a manufacturing process using the DD cross section (that is, the cross section shown in FIG. 6).

【0057】まず、図8(a)に示す様に、第1の半導
体基板としての単結晶シリコン基板(最終的に梁構造体
2、固定電極9a〜9c、11a〜11c、13a〜1
3c、15a〜15c、平坦部30等となる)40を用
意し、後で説明する工程において、合わせマーク及び、
薄膜構造体を所望の厚さにするための終点検知用のマー
クとして利用できるように、所望の厚さと同じ深さの溝
Aを形成する。そして、シリコン基板40に犠牲層用薄
膜としてのシリコン酸化膜(最終的に犠牲層酸化膜37
となる)41を熱酸化、CVD法等により成膜する。そ
して、犠牲層エッチング時のエッチングストッパとなる
シリコン窒化膜(第1の絶縁体薄膜、最終的に上層側絶
縁体薄膜20となる)43を成膜する。
First, as shown in FIG. 8A, a single crystal silicon substrate (finally, a beam structure 2, fixed electrodes 9a to 9c, 11a to 11c, and 13a to 1c) as a first semiconductor substrate.
3c, 15a to 15c, and the flat portion 30) are prepared, and alignment marks and
A groove A having the same depth as the desired thickness is formed so that the thin film structure can be used as a mark for detecting an end point for obtaining the desired thickness. Then, a silicon oxide film as a sacrificial layer thin film (finally, a sacrificial layer oxide film 37) is formed on the silicon substrate 40.
Is formed by thermal oxidation, CVD, or the like. Then, a silicon nitride film (first insulating thin film, which eventually becomes the upper insulating thin film 20) 43 serving as an etching stopper at the time of etching the sacrificial layer is formed.

【0058】その後、図8(b)に示す様に、シリコン
酸化膜41とシリコン窒化膜43との積層体に対してフ
ォトリソグラフィを経てドライエッチング等によりアン
カー部形成領域に開口部44a〜44gを形成する。こ
の開口部44a〜44gは、梁構造体と基板(下部電
極)とを接続するため、および、固定電極及び電極取出
部と配線パターンとを接続するためのものである。
Thereafter, as shown in FIG. 8B, openings 44a to 44g are formed in the anchor portion formation region by dry etching or the like through photolithography with respect to the stacked body of the silicon oxide film 41 and the silicon nitride film 43. Form. The openings 44a to 44g are for connecting the beam structure and the substrate (lower electrode), and for connecting the fixed electrode and the electrode extraction portion to the wiring pattern.

【0059】引き続き、開口部44a〜44gを含むシ
リコン窒化膜43上に導電性薄膜となるポリシリコン薄
膜45(最終的に導電性薄膜19となる)を成膜し、そ
の後、リン拡散等により不純物を導入し、フォトリソグ
ラフィを経てシリコン窒化膜43上の所定領域に配線パ
ターン45aと下部電極45bとアンカー部45cを形
成する。これらの形成された部分45a〜45cは、最
終的に、上記図1〜図7に示す各配線パターン、下部電
極、及びアンカー部となるものである。
Subsequently, on the silicon nitride film 43 including the openings 44a to 44g, a polysilicon thin film 45 (which eventually becomes the conductive thin film 19) to be a conductive thin film is formed. And a wiring pattern 45a, a lower electrode 45b, and an anchor portion 45c are formed in predetermined regions on the silicon nitride film 43 through photolithography. These formed portions 45a to 45c finally become the respective wiring patterns, lower electrodes, and anchor portions shown in FIGS.

【0060】さらに、図9(a)、(b)に示す様に、
ポリシリコン薄膜45の上を含むシリコン窒化膜43上
に第2の絶縁体薄膜としてのシリコン窒化膜(最終的に
下層側絶縁体薄膜18aとなる)46a、シリコン酸化
膜46b(最終的に下層側絶縁体薄膜18bとなる)を
CVD法等により成膜する。
Further, as shown in FIGS. 9A and 9B,
On the silicon nitride film 43 including on the polysilicon thin film 45, a silicon nitride film (finally becoming the lower insulator thin film 18a) 46a as a second insulator thin film, and a silicon oxide film 46b (finally lower insulator film) The insulating thin film 18b is formed by a CVD method or the like.

【0061】さらに、図10(a)に示す様に、シリコ
ン酸化膜46bの上に貼合用薄膜としてのポリシリコン
薄膜47を成膜し、ポリシリコン薄膜47(最終的に貼
合用薄膜39となる)に対し貼り合わせのために表面を
機械的研磨等により平坦化する。そして、図10(b)
に示す様に、シリコン基板40とは別の単結晶シリコン
基板48を用意し、ポリシリコン薄膜47の表面と第2
の半導体基板としてのシリコン基板48とを貼り合わせ
る。
Further, as shown in FIG. 10A, a polysilicon thin film 47 as a bonding thin film is formed on the silicon oxide film 46b, and the polysilicon thin film 47 (finally, the bonding thin film 39) is formed. The surface is flattened by mechanical polishing or the like for bonding. Then, FIG.
As shown in FIG. 3, a single crystal silicon substrate 48 different from the silicon substrate 40 is prepared, and the surface of the polysilicon thin film 47 is
And a silicon substrate 48 as a semiconductor substrate.

【0062】さらに、図11(a)に示す様に、シリコ
ン基板40、48を表裏逆にして、シリコン基板40側
を機械的研磨等を行い、所望の厚さ(例えば10〜20
μm)まで薄膜化する。この時、先に合わせマークとし
て形成した溝Aが見えるまで薄膜化することで、所望の
厚さを得るための終点検知をすることができる。また、
この研磨により、シリコン基板40の研磨された面は段
差のない平坦面となり、上記平坦部30が形成される。
Further, as shown in FIG. 11A, the silicon substrates 40 and 48 are turned upside down, and the silicon substrate 40 side is subjected to mechanical polishing or the like to obtain a desired thickness (for example, 10 to 20).
μm). At this time, the end point for obtaining a desired thickness can be detected by thinning the film until the groove A previously formed as the alignment mark is seen. Also,
By this polishing, the polished surface of the silicon substrate 40 becomes a flat surface without any step, and the flat portion 30 is formed.

【0063】次に、図11(b)に示す様に、層間絶縁
膜51を成膜し、フォトリソグラフィを経てドライエッ
チング等によりコンタクトホール52を形成する。さら
に、アルミ電極(上記パッド電極34a〜34dに相当
するもの)53を、成膜及びフォトリソグラフィを経て
形成する。
Next, as shown in FIG. 11B, an interlayer insulating film 51 is formed, and a contact hole 52 is formed by photolithography and dry etching. Further, an aluminum electrode (corresponding to the pad electrodes 34a to 34d) 53 is formed through film formation and photolithography.

【0064】その後、図12(a)に示す様に、シリコ
ン基板40に対しフォトリソ技術を用いて、トレンチエ
ッチングにより一定の幅で溝を掘り、梁構造体を形成す
るための溝パターン49を形成する。このように、シリ
コン基板40における不要領域に溝パターン49を形成
して、不要領域を除去し所望の形状にする。この工程
(シリコン基板40における不要領域を除去して所望の
形状にする工程)において、先の工程において形成した
溝Aを用いて、フォトマスク合わせを正確に行うことが
できる。
Thereafter, as shown in FIG. 12A, a groove is formed in the silicon substrate 40 by photolithography at a constant width by trench etching to form a groove pattern 49 for forming a beam structure. I do. As described above, the groove pattern 49 is formed in the unnecessary region of the silicon substrate 40, and the unnecessary region is removed to obtain a desired shape. In this step (the step of removing unnecessary regions in the silicon substrate 40 to have a desired shape), the photomask can be accurately aligned using the groove A formed in the previous step.

【0065】この後、図12(b)に示す様に、HF系
のエッチング液によりシリコン酸化膜41、51をエッ
チング除去し、可動電極部8a〜8c等を有する梁構造
体を可動とする。つまり、エッチング液を用いた犠牲層
エッチングにより所定領域のシリコン酸化膜41を除去
してシリコン基板40を可動構造とする。この際、エッ
チング後の乾燥の過程で可動部が基板に固着するのを防
止するため、バラジクロルベンゼン等の昇華剤を用い
る。
Thereafter, as shown in FIG. 12B, the silicon oxide films 41 and 51 are removed by etching with an HF-based etchant to make the beam structure having the movable electrode portions 8a to 8c movable. That is, the silicon oxide film 41 in a predetermined region is removed by sacrifice layer etching using an etchant, so that the silicon substrate 40 has a movable structure. At this time, in order to prevent the movable portion from sticking to the substrate during the drying process after the etching, a sublimation agent such as balazichlorobenzene is used.

【0066】この工程(エッチング液を用いた犠牲層エ
ッチングにより所定領域のシリコン酸化膜41を除去し
てシリコン基板40を可動構造とする工程)において、
可動部におけるアンカー部45cは導電性薄膜(ポリシ
リコン)よりなるため、アンカー部45cにおいてエッ
チングが停止し、バラツキが無くなる。即ち、犠牲層用
薄膜としてシリコン酸化膜を用い、導電性薄膜としてポ
リシリコン薄膜を用い、HF系エッチング液を用いた本
例においては、シリコン酸化膜はHFにて溶けるがポリ
シリコン薄膜は溶けないので、HF系エッチング液の濃
度や温度を正確に管理したり、エッチングの終了を正確
なる時間管理にて行う必要はなく、製造が容易となる。
In this step (a step of removing the silicon oxide film 41 in a predetermined region by sacrifice layer etching using an etchant to make the silicon substrate 40 a movable structure)
Since the anchor portion 45c of the movable portion is made of a conductive thin film (polysilicon), the etching stops at the anchor portion 45c, and there is no variation. That is, in this example in which a silicon oxide film is used as the sacrificial layer thin film, a polysilicon thin film is used as the conductive thin film, and an HF-based etchant is used, the silicon oxide film dissolves in HF but the polysilicon thin film does not. Therefore, there is no need to accurately control the concentration and temperature of the HF-based etchant, or to perform the end of the etching with accurate time management, thereby facilitating the manufacture.

【0067】即ち、犠牲層エッチングに際しては、SO
I基板を用いた場合においては、梁の長さがエッチング
時間によって変化してしまうが、本実施形態では、エッ
チング時間に関係なくアンカー部までエッチングしたと
ころで選択的にエッチングが終了するため、梁の長さは
常に一定となる。
That is, when etching the sacrificial layer, the SO
In the case of using the I substrate, the length of the beam changes depending on the etching time. However, in this embodiment, the etching is selectively terminated when the anchor portion is etched regardless of the etching time. The length is always constant.

【0068】このようにアンカー部を形成することがで
きることから、梁構造体をリリースする際の犠牲層エッ
チング工程で時間制御による終点制御を行う必要がなく
バネ定数等の制御を容易にすることが可能となる。そし
て、以上の工程により、埋め込みSOI基板を用い、配
線パターン45aおよび下部電極45bを絶縁体分離に
より形成して、サーボ制御式加速度センサを形成するこ
とができる。
Since the anchor portion can be formed in this manner, it is not necessary to control the end point by time control in the sacrifice layer etching step when releasing the beam structure, thereby facilitating the control of the spring constant and the like. It becomes possible. Through the above steps, the servo control type acceleration sensor can be formed by using the embedded SOI substrate and forming the wiring pattern 45a and the lower electrode 45b by insulator separation.

【0069】さらに、本実施形態では、図13に示す様
に、貼り合わせられた両シリコン基板40、48におけ
る平坦部30に対して、第3の半導体基板としてのキャ
ップ基板200を接合するのであるが、このキャップ基
板200は、シリコン基板の一面側にドライエッチング
もしくはウェットエッチングを施すことで凹部202を
形成する。なお、この凹部202は、キャップ基板20
0に対して直角でも斜めであっても構わない。
Further, in this embodiment, as shown in FIG. 13, a cap substrate 200 as a third semiconductor substrate is bonded to the flat portions 30 of the bonded silicon substrates 40 and 48. However, in the cap substrate 200, a concave portion 202 is formed by performing dry etching or wet etching on one surface side of the silicon substrate. Note that the recess 202 is formed in the cap substrate 20.
It may be perpendicular or oblique to 0.

【0070】そして、キャップ基板200の一面側(凹
部形成面側)に、TiあるいはAu薄膜等よりなる接合
用膜201を、蒸着、スパッタ、メッキ等により形成す
る。こうして、一面側に凹部202及び接合用膜201
を有するキャップ基板200が形成される。
Then, a bonding film 201 made of a Ti or Au thin film or the like is formed on one surface of the cap substrate 200 (the surface on which the concave portion is formed) by vapor deposition, sputtering, plating, or the like. Thus, the concave portion 202 and the bonding film 201 are formed on one surface side.
Is formed.

【0071】そして、貼り合わせられた両シリコン基板
40、48における平坦部30に対して、可動部を凹部
202にて覆うようにキャップ基板200を接合用膜2
01を介して接合する(第3の半導体基板接合工程)。
つまり、シリコン基板40の平坦面(平坦部30)に接
合用膜201を接触させ、圧着することにより、シリコ
ン基板40と接合用膜201とが共晶接合される。
Then, the cap substrate 200 is attached to the bonding film 2 so that the movable portion is covered with the concave portion 202 with respect to the flat portion 30 of the bonded silicon substrates 40 and 48.
01 (third semiconductor substrate bonding step).
That is, the silicon substrate 40 and the bonding film 201 are eutectic bonded by bringing the bonding film 201 into contact with the flat surface (the flat portion 30) of the silicon substrate 40 and pressing the same.

【0072】なお、この第3の半導体基板接合工程は、
密閉された容器内に不活性ガスを充填する等により形成
された不活性ガス雰囲気や、真空チャンバ内を真空排気
する等により形成された真空雰囲気にて行うことが好ま
しい。それによって、凹部202内の空洞部204に
は、不活性ガスが充填された状態(もしくは真空状態)
となり、センサの検出感度の高感度化、特性の安定化等
が考慮された構成となる。
The third semiconductor substrate bonding step comprises:
It is preferable that the process be performed in an inert gas atmosphere formed by filling an inert gas into a sealed container or in a vacuum atmosphere formed by evacuating the vacuum chamber. As a result, the cavity 204 in the recess 202 is filled with an inert gas (or vacuum).
Thus, the configuration takes into account the enhancement of the detection sensitivity of the sensor, the stabilization of characteristics, and the like.

【0073】ここで、本例では、図1に示す様に、キャ
ップ基板200に連通溝205が形成されている。この
連通溝205の形成は、上記第3の半導体基板接合工程
を行う前、例えば凹部202を形成する第10工程にお
いて、予めキャップ基板200を構成するシリコン基板
に対し、凹部202の内外を連通する溝を形成すること
により行うことができる。この連通溝205を利用すれ
ば、上記の第3の半導体基板接合工程を大気中で行って
も、空洞部204内を不活性ガス雰囲気または真空雰囲
気とできる。
Here, in this example, as shown in FIG. 1, a communication groove 205 is formed in the cap substrate 200. Before the third semiconductor substrate bonding step is performed, for example, in the tenth step of forming the concave portion 202, the communication groove 205 is connected to the silicon substrate constituting the cap substrate 200 in advance inside and outside the concave portion 202. This can be performed by forming a groove. By using the communication groove 205, the interior of the cavity 204 can be made an inert gas atmosphere or a vacuum atmosphere even when the third semiconductor substrate bonding step is performed in the air.

【0074】つまり、上記第3の半導体基板接合工程を
行った後、連通溝205を介して凹部202の内部へ不
活性ガスを充填し、続いて、連通溝205を封止すれ
ば、空洞部204に不活性ガスが充填された状態とな
る。また、該第3の半導体基板接合工程を行った後、連
通溝205を介して凹部202の内部を排気して真空と
し、続いて、連通溝205を封止すれば、空洞部204
が真空状態となる。なお、連通溝205の封止は接着剤
等で行っても良いが、キャップ基板200を平坦部30
へ更に押しつけて、連通溝205を押し潰して封止する
ようにしても良い。
That is, after performing the third semiconductor substrate bonding step, the inside of the concave portion 202 is filled with an inert gas through the communication groove 205, and then the communication groove 205 is sealed, whereby the cavity portion is formed. 204 is filled with an inert gas. Further, after performing the third semiconductor substrate bonding step, the inside of the concave portion 202 is evacuated to a vacuum through the communication groove 205, and then the communication groove 205 is sealed to form the cavity 204.
Is in a vacuum state. The communication groove 205 may be sealed with an adhesive or the like.
, The communication groove 205 may be crushed and sealed.

【0075】以上の工程により、上記図1等に示す半導
体加速度センサが出来上がる。なお、この後、ダイシン
グブレード等を用いてダイシングカット工程を行い、セ
ンサをチップ単位に分割する。このダイシングカットに
おいては、梁構造体2が形成されたセンサ側の基板1と
キャップ基板200とを同時にカットしても良いし、ま
ず、キャップ基板200をカットしてから、次に、セン
サ側の基板1をカットしても良い。
Through the above steps, the semiconductor acceleration sensor shown in FIG. 1 and the like is completed. After that, a dicing cut process is performed using a dicing blade or the like to divide the sensor into chips. In this dicing cut, the substrate 1 on the sensor side on which the beam structure 2 is formed and the cap substrate 200 may be cut simultaneously, or the cap substrate 200 may be cut first, and then the sensor side. The substrate 1 may be cut.

【0076】ところで、本実施形態の半導体加速度セン
サにおいては、下記(イ)〜(ヘ)の特徴を有する。
Incidentally, the semiconductor acceleration sensor of the present embodiment has the following features (a) to (f).

【0077】(イ)梁構造体2は、基板1の上面におい
て所定間隔を隔てた位置に配置され、加速度(力学量)
により変位する作用力を受ける。また、固定電極9a〜
9c、11a〜11c、13a〜13c、15a〜15
cは、基板1の上面に固定され、かつ、梁構造体2の一
部である可動電極7a〜7c、8a〜8cに対向して配
置される。
(A) The beam structure 2 is disposed at a position spaced apart from the upper surface of the substrate 1 by a predetermined distance.
To receive the displacing action force. In addition, fixed electrodes 9a to
9c, 11a to 11c, 13a to 13c, 15a to 15
c is fixed to the upper surface of the substrate 1 and is arranged to face the movable electrodes 7a to 7c and 8a to 8c which are part of the beam structure 2.

【0078】この種のセンサにおいて、基板1の上面部
に、下層側絶縁体薄膜18a、18bと導電性薄膜19
と上層側絶縁体薄膜20との積層体21を配置し、導電
性薄膜19により配線パターン22、23、25及び下
部電極24を形成し、この配線パターン及び下部電極2
2〜25を、上層側絶縁体薄膜20に形成した開口部2
9a〜29c、31a〜31c、30b〜30d、32
a、32bを通して基板1の上に配置した固定電極9a
〜9c、11a〜11c、13a〜13c、15a〜1
5c、梁構造体2、電極取出部(電気接続部材)27a
〜27dに対し電気的に接続した。
In this type of sensor, the lower insulating thin films 18 a and 18 b and the conductive thin film 19
And a lower electrode 24 are formed by the conductive thin film 19, and a wiring pattern 22, 23, 25 and a lower electrode 24 are formed.
Opening 2 formed in upper-layer insulating thin film 20
9a to 29c, 31a to 31c, 30b to 30d, 32
a, fixed electrode 9a disposed on substrate 1 through 32b
-9c, 11a-11c, 13a-13c, 15a-1
5c, beam structure 2, electrode extraction part (electric connection member) 27a
~ 27d.

【0079】このように、基板1の上面部に絶縁膜を配
置し、その中に薄膜の配線または電極を埋設して、基板
側の配線または電極として埋め込みの薄膜(ポリシリコ
ン層)を用いたSOI基板(埋め込みSOI基板) とし
ている。この構造を用いることで、絶縁体分離による配
線または電極を形成できるとともに、基板1の上面部
で、電極取出部27a〜27d及びパッド電極34a〜
34dをチップ端部に集中的に配置することができ、電
極取出部27a〜27dとセンサエレメント部との間に
平坦な領域である平坦部30を容易に形成することがで
きる。
As described above, the insulating film is disposed on the upper surface of the substrate 1 and the thin film wiring or electrode is buried therein, and the buried thin film (polysilicon layer) is used as the wiring or electrode on the substrate side. An SOI substrate (embedded SOI substrate) is used. By using this structure, wiring or electrodes can be formed by insulator separation, and the electrode extraction portions 27a to 27d and the pad electrodes 34a to 34d are formed on the upper surface of the substrate 1.
34d can be arranged intensively at the end of the chip, and the flat portion 30, which is a flat region, can be easily formed between the electrode extraction portions 27a to 27d and the sensor element portion.

【0080】さらに、平坦面を有する平坦部30に対し
て、保護キャップとしての凹部202を有するキャップ
基板(第2の基板)200を、接合用膜201を通して
接合するから、キャップ基板200と平坦部30との接
合部分に隙間が発生しない。そのため、キャップ基板2
00で可動部を含むセンサエレメント部を保護するにあ
たって、キャップ基板200内の密閉性を容易に確保で
きる半導体力学量センサが提供される。
Further, a cap substrate (second substrate) 200 having a concave portion 202 as a protective cap is bonded to the flat portion 30 having a flat surface through the bonding film 201. No gap is generated at the joint portion with 30. Therefore, the cap substrate 2
When the sensor element portion including the movable portion is protected at 00, a semiconductor dynamic quantity sensor capable of easily ensuring the tightness inside the cap substrate 200 is provided.

【0081】そして、このようにすることで、単結晶シ
リコンによる梁構造体2を形成して信頼性が高い半導体
力学量センサにおいて、可動部を保護するために可動部
をキャップ基板200にて覆い、可動部周囲を不活性ガ
スあるいは真空になるように封止し、ウェハ状態からチ
ップにダイシングカットする際の水圧や水流から可動部
を保護すると共に、チップを樹脂モールドする際に可動
部内部へ樹脂が浸入することを防止することが可能とな
る。
In this manner, in the highly reliable semiconductor dynamic quantity sensor having the beam structure 2 formed of single-crystal silicon, the movable portion is covered with the cap substrate 200 to protect the movable portion. In addition, the periphery of the movable part is sealed with an inert gas or vacuum to protect the movable part from water pressure and water flow when dicing and cutting into chips from the wafer state, and into the movable part when molding the chip with resin. It is possible to prevent the resin from entering.

【0082】また、センサエレメント部をキャップ基板
200で覆うことにより、半導体力学量センサの工程
内、及び動作時のごみ等による動作不良を防止できる。
また、上記キャップ基板200内をガス封止、もしくは
真空封止することができるので、センサの動作時におけ
る経時変化を最小限に抑えることができる。
Further, by covering the sensor element portion with the cap substrate 200, it is possible to prevent malfunctions due to dust and the like during the process of the semiconductor dynamic quantity sensor and during operation.
In addition, since the inside of the cap substrate 200 can be gas-sealed or vacuum-sealed, a change with time during operation of the sensor can be minimized.

【0083】(ロ)基板1の上面部に、下層側絶縁体薄
膜18a、18bと導電性薄膜19と上層側絶縁体薄膜
20との積層体21を配置し、導電性薄膜19により第
1の固定電極の配線パターン22と第2の固定電極の配
線パターン23を形成し、上層側絶縁体薄膜20におけ
る開口部29a〜29c、31a〜31cおよび固定電
極のアンカー部を通して、第1、第2の固定電極用配線
パターン22、23と第1、第2の固定電極9a〜9
c、11a〜11c、13a〜13c、15a〜15c
とを電気的に接続した。
(B) A laminate 21 of lower insulating thin films 18 a and 18 b, a conductive thin film 19 and an upper insulating thin film 20 is disposed on the upper surface of the substrate 1. A wiring pattern 22 of the fixed electrode and a wiring pattern 23 of the second fixed electrode are formed, and the first and second wirings are formed through the openings 29a to 29c and 31a to 31c in the upper insulating thin film 20 and the anchor part of the fixed electrode. Fixed electrode wiring patterns 22 and 23 and first and second fixed electrodes 9a to 9
c, 11a to 11c, 13a to 13c, 15a to 15c
And were electrically connected.

【0084】また、配線パターン22と下部電極24と
が交差している部分、及び、配線パターン23と25と
が交差している部分では、上層側絶縁体薄膜20に形成
された開口部とアンカー部(不純物ドープトポリシリコ
ン)26a、26bとにより形成されたブリッジ26に
よって、一方が他方を跨ぐようにした。
In the portion where the wiring pattern 22 and the lower electrode 24 intersect, and in the portion where the wiring patterns 23 and 25 intersect, the opening formed in the upper insulating thin film 20 and the anchor One bridges the other by the bridge 26 formed by the portions (impurity-doped polysilicon) 26a and 26b.

【0085】このように、基板1の上面部に絶縁膜を配
置し、その中に薄膜の配線パターン22、23を埋設
し、この配線パターン22、23を用いて第1の固定電
極用通電ラインと第2の固定電極用通電ラインを交差さ
せることができるととに、下部電極24及び可動電極用
(梁構造体用)の配線パターン25と、各固定電極用通
電ライン22、23とを交差させることができる。
As described above, the insulating film is disposed on the upper surface of the substrate 1, the thin wiring patterns 22 and 23 are embedded therein, and the first fixed electrode energizing line is formed by using the wiring patterns 22 and 23. And the second fixed electrode energizing line can be crossed, and the lower electrode 24 and the wiring pattern 25 for the movable electrode (for the beam structure) intersect with each of the fixed electrode energizing lines 22 and 23. Can be done.

【0086】(ハ)導電性薄膜19による下部電極(静
電気力相殺用固定電極)24を形成しており、上層側絶
縁体薄膜20における開口部(図示せず)および梁構造
体2のアンカー部3a、3bを通して下部電極24と梁
構造体2とを電気的に接続した。それによって、梁構造
体(可動部)2と下部電極24とを等電位にして梁構造
体2と基板1との間に生じる静電気力を相殺することが
でき、梁構造体2と基板1間のわずかな電位差による梁
構造体2の基板1への付着を防止することができる。
(C) The lower electrode (fixed electrode for canceling electrostatic force) 24 is formed by the conductive thin film 19, and the opening (not shown) in the upper insulating thin film 20 and the anchor portion of the beam structure 2 are formed. The lower electrode 24 and the beam structure 2 were electrically connected through 3a and 3b. Thereby, the beam structure (movable part) 2 and the lower electrode 24 can be set at the same potential to cancel the electrostatic force generated between the beam structure 2 and the substrate 1, and between the beam structure 2 and the substrate 1. Can prevent the beam structure 2 from adhering to the substrate 1 due to a slight potential difference.

【0087】(ニ)梁構造体2の材料としてヤング率等
の物性値が既知で脆性材料である単結晶シリコンを用い
ているため、梁構造体2の信頼性を高くすることができ
る。(ホ)導電性薄膜19としてポリシリコン薄膜を用
いて絶縁体薄膜で周囲を分離することにより、pn接合
分離の場合のような高温域でのリーク電流等の影響をよ
り小さくすることができる。(ヘ)サーボ機構(サーボ
制御)を採用したので、加速度の作用による梁構造体2
の変位を最小限に抑えることができ、従って、センサの
信頼性を高めることができる。
(D) Since single-crystal silicon, which is a brittle material having known physical properties such as Young's modulus, is used as the material of the beam structure 2, the reliability of the beam structure 2 can be increased. (E) By using a polysilicon thin film as the conductive thin film 19 and separating the periphery with an insulator thin film, it is possible to further reduce the influence of a leak current or the like in a high temperature region as in the case of pn junction isolation. (F) Since the servo mechanism (servo control) is adopted, the beam structure 2 by the action of acceleration is used.
Can be minimized, and the reliability of the sensor can be increased.

【0088】(第2実施形態)本第2実施形態は、上記
第1実施形態にて述べた製造方法が、出来上がった埋め
込みSOI基板40、48に対して第1の半導体基板4
0における不要領域を除去することによって、梁構造体
2のパターンを形成したものであるのに対し、埋め込み
SOI基板を貼り合わせる前に第1の半導体基板40に
おける所定領域に溝を形成することで、梁構造体2のパ
ターンを形成することを主たる相違点としている。
(Second Embodiment) In the second embodiment, the manufacturing method described in the first embodiment is applied to the first semiconductor substrate 4 for the completed embedded SOI substrates 40 and 48.
By removing the unnecessary region at 0, the pattern of the beam structure 2 is formed. On the other hand, before bonding the embedded SOI substrate, a groove is formed at a predetermined region of the first semiconductor substrate 40. The main difference is that the pattern of the beam structure 2 is formed.

【0089】図14〜図18は本実施形態の製造工程を
示す図であり、上記図1におけるD−D断面(つまり、
図6に示す断面)を用いた製造工程を示す概略断面図で
ある。以下、本実施形態において、上記第1実施形態の
製造方法との相違点を中心に説明していくこととし、上
記第1実施形態と同一の製造方法で形成される要素に
は、図中、上記図8〜図13と同一符号を付して説明を
省略する。
FIGS. 14 to 18 are views showing the manufacturing process of the present embodiment.
FIG. 7 is a schematic cross-sectional view showing a manufacturing process using the cross section shown in FIG. 6). Hereinafter, in the present embodiment, differences from the manufacturing method of the first embodiment will be mainly described, and elements formed by the same manufacturing method as in the first embodiment include: The same reference numerals as those in FIGS. 8 to 13 denote the same parts, and a description thereof will be omitted.

【0090】まず、図14(a)に示す様に、単結晶シ
リコン基板(第1の半導体基板)40にトレンチエッチ
ングにより、上記第1実施形態と同様の溝A(合わせマ
ーク及び終点検知用のマークとしての溝)を形成すると
ともに、梁構造体を形成するための溝パターン60aを
形成する。つまり、シリコン基板40における所定領域
に溝60aを形成する。
First, as shown in FIG. 14A, a single crystal silicon substrate (first semiconductor substrate) 40 is subjected to trench etching to form a groove A (alignment mark and end point detection) similar to that of the first embodiment. A groove as a mark) is formed, and a groove pattern 60a for forming a beam structure is formed. That is, the groove 60a is formed in a predetermined region of the silicon substrate 40.

【0091】その後に、図14(a)に示す様に、この
溝60aを含むシリコン基板40上にシリコン酸化膜
(犠牲層用薄膜)41を成膜し、その上に、シリコン窒
化膜(第1の絶縁体薄膜)43を成膜する。次に、図1
4(b)に示す様に、シリコン酸化膜41とシリコン窒
化膜43との積層体におけるアンカー部形成領域に開口
部44a〜44gを形成する。引き続き、開口部44a
〜44gを含むシリコン窒化膜43上にポリシリコン薄
膜(導電性薄膜)45を成膜し、その後、シリコン窒化
膜43上の所定領域に配線パターン45aと下部電極4
5bとアンカー部45cを形成する。
Thereafter, as shown in FIG. 14A, a silicon oxide film (a thin film for a sacrifice layer) 41 is formed on the silicon substrate 40 including the groove 60a, and a silicon nitride film (second film) is formed thereon. The first insulating thin film 43 is formed. Next, FIG.
As shown in FIG. 4B, openings 44a to 44g are formed in the anchor portion forming region in the stacked body of the silicon oxide film 41 and the silicon nitride film 43. Subsequently, the opening 44a
A polysilicon thin film (conductive thin film) 45 is formed on the silicon nitride film 43 including the conductive pattern 45a and the lower electrode 4 in a predetermined region on the silicon nitride film 43.
5b and the anchor part 45c are formed.

【0092】さらに、図15(a)、(b)に示す様
に、ポリシリコン薄膜45の上を含むシリコン窒化膜4
3上に、第2の絶縁体薄膜としてのシリコン窒化膜46
a、シリコン酸化膜46bを成膜する。次に、図16
(a)に示す様に、シリコン酸化膜46bの上にポリシ
リコン薄膜(貼合用薄膜)47を成膜し、その表面を機
械的研磨等により平坦化する。次に、図16(b)に示
す様に、ポリシリコン薄膜47の表面とシリコン基板
(第2の半導体基板)48とを貼り合わせる。
Further, as shown in FIGS. 15A and 15B, the silicon nitride film 4 including the upper portion of the polysilicon thin film 45 is formed.
3, a silicon nitride film 46 as a second insulator thin film
a, A silicon oxide film 46b is formed. Next, FIG.
As shown in (a), a polysilicon thin film (thin film for bonding) 47 is formed on the silicon oxide film 46b, and the surface thereof is flattened by mechanical polishing or the like. Next, as shown in FIG. 16B, the surface of the polysilicon thin film 47 is bonded to a silicon substrate (second semiconductor substrate) 48.

【0093】さらに、図17(a)に示す様に、シリコ
ン基板40、48を表裏逆にして、シリコン基板40側
を機械的研磨等を行い所望の厚さ(例えば10〜20μ
m)まで薄膜化する。この研磨により、シリコン基板4
0の研磨された面は段差のない平坦面となり、上記平坦
部30が形成される。次に、図17(b)に示す様に、
層間絶縁膜51の成膜、コンタクトホール52の形成、
アルミ電極53の形成を行う。
Further, as shown in FIG. 17A, the silicon substrates 40 and 48 are turned upside down, and the silicon substrate 40 side is subjected to mechanical polishing or the like to a desired thickness (for example, 10 to 20 μm).
m). By this polishing, the silicon substrate 4
The polished surface of 0 is a flat surface with no steps, and the flat portion 30 is formed. Next, as shown in FIG.
Formation of an interlayer insulating film 51, formation of a contact hole 52,
An aluminum electrode 53 is formed.

【0094】その後、図18に示す様に、HF系のエッ
チング液によりシリコン酸化膜41、51をエッチング
除去し、可動電極8a〜8c等を有する梁構造体を可動
とする。つまり、エッチング液を用いた犠牲層エッチン
グにより所定領域のシリコン酸化膜41を除去してシリ
コン基板40を可動構造とする。以上の工程により、埋
め込みSOI基板を用い、配線パターン45aおよび下
部電極45bを絶縁体分離により形成して、サーボ制御
式加速度センサを形成することができる。
Thereafter, as shown in FIG. 18, the silicon oxide films 41 and 51 are removed by etching with an HF-based etchant, and the beam structure having the movable electrodes 8a to 8c is made movable. That is, the silicon oxide film 41 in a predetermined region is removed by sacrifice layer etching using an etchant, so that the silicon substrate 40 has a movable structure. Through the above steps, the servo control type acceleration sensor can be formed by using the embedded SOI substrate and forming the wiring pattern 45a and the lower electrode 45b by insulator separation.

【0095】なお、本実施形態では、この工程(エッチ
ング液を用いた犠牲層エッチングにより所定領域のシリ
コン酸化膜41を除去してシリコン基板40を可動構造
とする工程)において、犠牲層用薄膜としてシリコン酸
化膜を用い、導電性薄膜としてポリシリコン薄膜を用い
ているため、上記第1実施形態と同様、梁構造体をリリ
ースする際の犠牲層エッチング工程で時間制御による終
点制御を行う必要がなくバネ定数等の制御を容易にする
ことが可能となる。
In the present embodiment, in this step (the step of removing the silicon oxide film 41 in a predetermined area by the sacrifice layer etching using an etchant to make the silicon substrate 40 a movable structure), a thin film for the sacrifice layer is formed. Since the silicon oxide film is used and the polysilicon thin film is used as the conductive thin film, it is not necessary to control the end point by time control in the sacrificial layer etching step when releasing the beam structure, as in the first embodiment. It is possible to easily control the spring constant and the like.

【0096】次に、本実施形態においても、キャップ基
板(第3の半導体基板)200の一面側に凹部202を
形成する工程、キャップ基板200の一面側に接合用膜
201を形成する工程、貼り合わせられた両シリコン基
板40、48における平坦部30に対して、可動構造部
を凹部202にて覆うように、キャップ基板200を接
合用膜201を介して接合する工程(第3の半導体基板
接合工程)を各々、上記第1実施形態同様に行い、半導
体加速度センサを完成させる。
Next, also in the present embodiment, a step of forming the concave portion 202 on one side of the cap substrate (third semiconductor substrate) 200, a step of forming the bonding film 201 on one side of the cap substrate 200, A step of bonding the cap substrate 200 via the bonding film 201 to the flat portions 30 of the combined silicon substrates 40 and 48 so as to cover the movable structure with the concave portions 202 (third semiconductor substrate bonding). Steps) are performed in the same manner as in the first embodiment to complete the semiconductor acceleration sensor.

【0097】ここで、上記第1実施形態と同様、センサ
の検出感度の高感度化、特性の安定化等を考慮して、第
3の半導体基板接合工程を、不活性ガス雰囲気中若しく
は真空中にて行うことが好ましい。また、キャップ基板
200に連通溝205を形成し、大気中で第3の半導体
基板接合工程を行った後、連通溝205を利用して空洞
部204内を不活性ガス充填状態若しくは真空状態とし
ても良い。
Here, as in the first embodiment, the third semiconductor substrate bonding step is performed in an inert gas atmosphere or a vacuum in consideration of the enhancement of the detection sensitivity of the sensor and the stabilization of the characteristics. It is preferred to carry out at. Further, after forming the communication groove 205 in the cap substrate 200 and performing the third semiconductor substrate bonding step in the air, the inside of the cavity 204 may be filled with an inert gas or in a vacuum using the communication groove 205. good.

【0098】(他の実施形態)なお、上記実施形態にお
いて、下部電極24は無くても良い。また、この発明は
上記各実施形態に限定されるものではなく、例えば、上
記実施例では、静電サーボ方式を用いて加速度を検出し
たが(加速度による変位に対して電圧を印加して変位し
ないような静電気力を印加することによって検出した
が)、変位を直接容量変化として検出するセンサに具体
化してもよい。
(Other Embodiments) In the above embodiment, the lower electrode 24 may not be provided. Further, the present invention is not limited to the above embodiments. For example, in the above embodiment, the acceleration is detected by using the electrostatic servo system. Although the detection is performed by applying such an electrostatic force), the sensor may be embodied as a sensor that directly detects displacement as a change in capacitance.

【0099】また、本発明は、上記した特開平9−21
1022号公報に記載されているようなヨーレートセン
サに対しても適用可能である。このヨーレートセンサ
は、基板と、単結晶半導体材料よりなり、前記基板の上
面において所定間隔を隔てた位置に配置され、一側面に
第1の可動電極を有するとともに他側面に第2の可動電
極を有する梁構造体と、前記基板の上面に固定され、前
記第1の可動電極に対向して配置された第1の励振用固
定電極と、前記基板の上面に固定され、前記第2の可動
電極に対向して配置された第2の励振用固定電極と、前
記基板の上面部において前記梁構造体の少なくともその
一部と対向する領域に形成された力学量検出用固定電極
とを備え、前記梁構造体の第1の可動電極と前記第1の
励振用固定電極との間、および、前記梁構造体の第2の
可動電極と前記第2の励振用固定電極との間に逆相の静
電気力を加えて前記梁構造体を強制振動させつつ前記梁
構造体と前記力学量検出用固定電極との間に形成される
コンデンサの容量に基づいて前記梁構造体に作用する力
学量を検出するようにした半導体力学量センサである。
Further, the present invention relates to the above-mentioned JP-A-9-21.
The present invention is also applicable to a yaw rate sensor as described in JP-A-1022. This yaw rate sensor is composed of a substrate and a single crystal semiconductor material, is disposed at a predetermined interval on the upper surface of the substrate, has a first movable electrode on one side, and has a second movable electrode on the other side. A beam structure having a first excitation fixed electrode fixed to the upper surface of the substrate and opposed to the first movable electrode; and a second movable electrode fixed to the upper surface of the substrate. A second excitation fixed electrode disposed so as to face, and a mechanical quantity detection fixed electrode formed in a region opposed to at least a part of the beam structure on the upper surface of the substrate, Opposite phases exist between the first movable electrode of the beam structure and the first fixed electrode for excitation and between the second movable electrode of the beam structure and the second fixed electrode for excitation. While forcibly oscillating the beam structure by applying electrostatic force, A semiconductor dynamic quantity sensor to detect the physical quantity acting on the beam structure based on the capacitance of the capacitor formed between the beam structure and the dynamic quantity detecting fixed electrode.

【0100】また、このヨーレートセンサにおいても、
前記基板の上面部に、下層側絶縁体薄膜と導電性薄膜と
上層側絶縁体薄膜との積層体を配置し、前記導電性薄膜
により前記力学量検出用固定電極、前記各可動電極の配
線パターン及び前記各固定電極の配線パターンを形成
し、これら配線パターンを、前記上層側絶縁体薄膜に形
成した開口部を通して前記基板の上に配置した電気接続
部材に対し電気的に接続すればよい。さらに、上記実施
形態のように、前記梁構造体と前記固定電極とにより検
出部としてのセンサエレメント部を構成し、前記基板上
における前記電気接続部材と前記センサエレメント部と
の間に、前記センサエレメント部を囲むように、段差を
持たない平坦面を有する平坦部を形成し、この平坦部に
対して、上記キャップ基板を接合し、前記センサエレメ
ント部をキャップ基板の凹部にて被覆保護すればよい。
Also, in this yaw rate sensor,
On the upper surface of the substrate, a laminate of a lower insulating thin film, a conductive thin film, and an upper insulating thin film is disposed, and the conductive thin film is used to form the fixed electrode for detecting a physical quantity, and a wiring pattern of the movable electrodes. And a wiring pattern for each of the fixed electrodes, and these wiring patterns may be electrically connected to an electrical connection member disposed on the substrate through an opening formed in the upper insulating thin film. Further, as in the above embodiment, the beam structure and the fixed electrode form a sensor element as a detection unit, and the sensor is provided between the electric connection member and the sensor element on the substrate. A flat portion having a flat surface without a step is formed so as to surround the element portion, the cap substrate is bonded to this flat portion, and the sensor element portion is covered and protected by a concave portion of the cap substrate. Good.

【0101】また、本発明は、加速度、ヨーレートの他
にも、振動等の力学量を検出する半導体力学量センサに
具体化できる。
Further, the present invention can be embodied in a semiconductor dynamic quantity sensor for detecting a dynamic quantity such as vibration in addition to acceleration and yaw rate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る半導体加速度センサの
平面図である。
FIG. 1 is a plan view of a semiconductor acceleration sensor according to an embodiment of the present invention.

【図2】図1の中央部拡大図である。FIG. 2 is an enlarged view of a central portion of FIG.

【図3】図1中のA−A断面図である。FIG. 3 is a sectional view taken along line AA in FIG.

【図4】図1中のB−B断面図である。FIG. 4 is a sectional view taken along line BB in FIG.

【図5】図1中のC−C断面図である。FIG. 5 is a sectional view taken along line CC in FIG.

【図6】図1中のD−D断面図である。FIG. 6 is a sectional view taken along line DD in FIG.

【図7】図1中のA−A断面における斜視図である。FIG. 7 is a perspective view taken along the line AA in FIG. 1;

【図8】本発明の第1実施形態に係る半導体加速度セン
サの製造方法を示す工程図である。
FIG. 8 is a process chart showing a method for manufacturing the semiconductor acceleration sensor according to the first embodiment of the present invention.

【図9】図8に続く製造方法を示す工程図である。FIG. 9 is a process chart illustrating a manufacturing method following FIG. 8;

【図10】図9に続く製造方法を示す工程図である。FIG. 10 is a process chart showing a manufacturing method following FIG. 9;

【図11】図10に続く製造方法を示す工程図である。FIG. 11 is a process chart showing a manufacturing method continued from FIG. 10;

【図12】図11に続く製造方法を示す工程図である。FIG. 12 is a process chart illustrating a manufacturing method following FIG. 11;

【図13】図12に続く製造方法を示す工程図である。FIG. 13 is a process chart showing a manufacturing method continued from FIG. 12;

【図14】本発明の第2実施形態に係る半導体加速度セ
ンサの製造方法を示す工程図である。
FIG. 14 is a process chart showing a method for manufacturing a semiconductor acceleration sensor according to the second embodiment of the present invention.

【図15】図14に続く製造方法を示す工程図である。FIG. 15 is a process chart showing a manufacturing method continued from FIG. 14;

【図16】図15に続く製造方法を示す工程図である。FIG. 16 is a process chart showing a manufacturing method following FIG. 15;

【図17】図16に続く製造方法を示す工程図である。FIG. 17 is a process chart illustrating a manufacturing method following FIG. 16;

【図18】図17に続く製造方法を示す工程図である。FIG. 18 is a process chart illustrating a manufacturing method following FIG. 17;

【符号の説明】[Explanation of symbols]

2…梁構造体、7a〜7c、8a〜8c…可動電極、9
a〜9c、13a〜13c…第1の固定電極、10a〜
10c、12a〜12c、14a〜14c、16a〜1
6c…アンカー部、11a〜11c、15a〜15c…
第2の固定電極、17…シリコン基板(第1の基板)、
18a、18b…下層側絶縁体薄膜、19…導電性薄
膜、20…上層側絶縁体薄膜、21…積層体、22、2
3、25…配線パターン、24…下部電極、27a〜2
7d…電極取出部(電気接続部材)、30…平坦部、4
0…シリコン基板(第1の半導体基板)、41…シリコ
ン酸化膜(犠牲層用薄膜)、43…シリコン窒化膜(第
1の絶縁体薄膜)、44a〜44g…開口部、45…ポ
リシリコン薄膜(導電性薄膜)、46a…シリコン窒化
膜(第2の絶縁体薄膜)、46b…シリコン酸化膜(第
2の絶縁体薄膜)、47…ポリシリコン薄膜(貼合用薄
膜)、48…シリコン基板(第2の半導体基板)、60
a…梁構造体を形成するための溝パターン、200…キ
ャップ基板(第2の基板)、201…接合用膜、202
…凹部、205…連通溝。
2 ... beam structure, 7a-7c, 8a-8c ... movable electrode, 9
a to 9c, 13a to 13c ... first fixed electrodes, 10a to
10c, 12a to 12c, 14a to 14c, 16a to 1
6c anchor part, 11a-11c, 15a-15c ...
Second fixed electrode 17, silicon substrate (first substrate),
18a, 18b: lower insulating thin film, 19: conductive thin film, 20: upper insulating thin film, 21: laminated body, 22, 2
3, 25: wiring pattern, 24: lower electrode, 27a to 2
7d: electrode extraction portion (electric connection member), 30: flat portion, 4
0: silicon substrate (first semiconductor substrate), 41: silicon oxide film (thin film for sacrificial layer), 43: silicon nitride film (first insulator thin film), 44a to 44g: openings, 45: polysilicon thin film (Conductive thin film), 46a: silicon nitride film (second insulating thin film), 46b: silicon oxide film (second insulating thin film), 47: polysilicon thin film (thin film for bonding), 48: silicon substrate (Second semiconductor substrate), 60
a: groove pattern for forming a beam structure, 200: cap substrate (second substrate), 201: bonding film, 202
... recess, 205 ... communication groove.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 信之 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4M112 AA02 BA07 CA24 CA26 CA34 DA04 DA05 DA18 EA03 EA04 EA06 EA07  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Nobuyuki Kato 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in DENSO Corporation (reference) 4M112 AA02 BA07 CA24 CA26 CA34 DA04 DA05 DA18 EA03 EA04 EA06 EA07

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板(17)と、 単結晶半導体材料よりなり、前記第1の基板の上面にお
いて所定間隔を隔てた位置に配置され、力学量により変
位する作用力を受ける梁構造体(2)と、 前記第1の基板の上面に固定され、前記梁構造体の少な
くとも一部に対向して配置された固定電極(9a〜9
c、11a〜11c、13a〜13c、15a〜15
c)とを備え、 前記第1の基板の上面部に、下層側絶縁薄膜(18a、
18b)と導電性薄膜(19)と上層側絶縁体薄膜(2
0)との積層体(21)を配置し、前記導電性薄膜によ
り配線(22、23、25)または電極(24)を形成
し、当該配線または電極を、前記上層側絶縁体薄膜に形
成した開口部を通して前記第1の基板の上に配置した電
気接続部材(27a〜27d)に対し電気的に接続した
半導体力学量センサにおいて、 前記梁構造体と前記固定電極とにより検出部としてのセ
ンサエレメント部が構成されており、 前記第1の基板上における前記電気接続部材と前記セン
サエレメント部との間には、前記センサエレメント部を
囲むように、段差を持たない平坦面を有する平坦部(3
0)が形成されており、 この平坦部に対して、一面側に凹部(202)を有する
第2の基板(200)の前記一面側が接合用膜(20
1)を介して接合されており、前記センサエレメント部
は前記第2の基板の前記凹部にて被覆され保護されてい
ることを特徴とする半導体力学量センサ。
1. A beam structure comprising a first substrate (17) and a single crystal semiconductor material, the beam structure being disposed at a predetermined interval on an upper surface of the first substrate, and receiving an acting force displaced by a mechanical quantity. And a fixed electrode (9a-9) fixed to the upper surface of the first substrate and arranged to face at least a part of the beam structure.
c, 11a to 11c, 13a to 13c, 15a to 15
c) on the upper surface of the first substrate, a lower insulating thin film (18a,
18b), the conductive thin film (19), and the upper insulating thin film (2)
0), a wiring (22, 23, 25) or an electrode (24) was formed by the conductive thin film, and the wiring or the electrode was formed on the upper insulating thin film. In a semiconductor physical quantity sensor electrically connected to electric connection members (27a to 27d) disposed on the first substrate through an opening, a sensor element as a detection unit is formed by the beam structure and the fixed electrode. A flat portion (3) having a flat surface without a step between the electric connection member and the sensor element portion on the first substrate so as to surround the sensor element portion.
0) is formed, and the one surface side of the second substrate (200) having the concave portion (202) on one surface side with respect to this flat portion is the bonding film (20).
1) a semiconductor physical quantity sensor, wherein the sensor element portion is bonded via the first substrate, and the sensor element portion is covered and protected by the concave portion of the second substrate.
【請求項2】 前記導電性薄膜(19)は、前記上層側
絶縁体薄膜(20)に形成された開口部を通して前記上
層側絶縁体薄膜の上側まで突き出した突出部(10a〜
10c、12a〜12c、14a〜14c、16a〜1
6c)を有し、 この突出部を介して前記固定電極(9a〜9c、11a
〜11c、13a〜13c、15a〜15c)が前記導
電性薄膜に接続されていることを特徴とする請求項1に
記載の半導体力学量センサ。
2. The conductive thin film (19) has a protruding portion (10a to 10a) protruding to an upper side of the upper insulating thin film through an opening formed in the upper insulating thin film (20).
10c, 12a to 12c, 14a to 14c, 16a to 1
6c), and the fixed electrodes (9a to 9c, 11a)
2. The semiconductor dynamic quantity sensor according to claim 1, wherein the conductive thin films are connected to the conductive thin film. 11.
【請求項3】 第1の基板(17)と、 単結晶半導体材料よりなり、前記第1の基板の上面にお
いて所定間隔を隔てた位置に配置され、互いに平行に延
びる可動電極(7a〜7c、8a〜8c)を有する梁構
造体(2)と、 前記第1の基板の上面に固定され、前記各可動電極の一
方の側面にそれぞれ対向して配置された第1の固定電極
(9a〜9c、13a〜13c)と、 前記第1の基板の上面に固定され、前記各可動電極の他
方の側面にそれぞれ対向して配置された第2の固定電極
(11a〜11c、15a〜15c)とを備え、 前記梁構造体の可動電極と前記第1の固定電極とにより
第1のコンデンサが形成されるとともに、前記梁構造体
の可動電極と前記第2の固定電極とにより第2のコンデ
ンサが形成されており、 前記第1の基板の上面部に、下層側絶縁体薄膜(18
a、18b)と導電性薄膜(19)と上層側絶縁体薄膜
(20)との積層体(21)を配置し、前記導電性薄膜
により前記可動電極、前記第1の固定電極及び前記第2
の固定電極の各配線パターン(22、23、25)を形
成し、これら配線パターンを、前記上層側絶縁体薄膜に
形成した開口部を通して前記第1の基板の上に配置した
電気接続部材(27b、27c、27d)に対し電気的
に接続した半導体力学量センサであって、 前記梁構造体と前記固定電極とにより検出部としてのセ
ンサエレメント部が構成されており、 前記第1の基板上における前記電気接続部材と前記セン
サエレメント部との間には、前記センサエレメント部を
囲むように、段差を持たない平坦面を有する平坦部(3
0)が形成されており、 この平坦部に対して、一面側に凹部(202)を有する
第2の基板(200)の前記一面側が接合用膜(20
1)を介して接合されており、前記センサエレメント部
は前記第2の基板の前記凹部にて被覆され保護されてい
ることを特徴とする半導体力学量センサ。
3. A movable electrode (7a to 7c, comprising a first substrate (17) and a single crystal semiconductor material, which is arranged at a predetermined distance on the upper surface of the first substrate and extends in parallel with each other. A first fixed electrode (9a to 9c) fixed to the upper surface of the first substrate and disposed opposite to one side surface of each of the movable electrodes, , 13a to 13c) and second fixed electrodes (11a to 11c, 15a to 15c) fixed to the upper surface of the first substrate and arranged opposite to the other side surfaces of the movable electrodes, respectively. A first capacitor is formed by the movable electrode of the beam structure and the first fixed electrode, and a second capacitor is formed by the movable electrode of the beam structure and the second fixed electrode. The first substrate On the upper surface, the lower insulating thin film (18
a, 18b), a conductive thin film (19), and an upper insulating thin film (20), and a laminated body (21) is arranged. The movable thin film, the first fixed electrode, and the second
Electrical connection members (27b), which are formed on the first substrate through the openings formed in the upper insulating thin film, by forming respective wiring patterns (22, 23, 25) of the fixed electrode of , 27c, 27d) electrically connected to the first and second substrates, wherein the beam structure and the fixed electrode form a sensor element as a detection unit, A flat portion (3) having a flat surface without a step between the electrical connection member and the sensor element portion so as to surround the sensor element portion.
0) is formed, and the one surface side of the second substrate (200) having the concave portion (202) on one surface side with respect to this flat portion is the bonding film (20).
1) a semiconductor physical quantity sensor, wherein the sensor element portion is bonded via the first substrate, and the sensor element portion is covered and protected by the concave portion of the second substrate.
【請求項4】 前記平坦部(30)は、前記上層側絶縁
体薄膜(20)の上側に構成されていることを特徴とす
る請求項1ないし3のいずれか1つに記載の半導体力学
量センサ。
4. The semiconductor dynamic quantity according to claim 1, wherein the flat portion (30) is formed above the upper insulating thin film (20). Sensor.
【請求項5】 前記平坦部(30)を構成する材料は、
前記梁構造体(2)を構成する材料と同一材料であるこ
とを特徴とする請求項4に記載の半導体力学量センサ。
5. The material forming the flat portion (30) is as follows:
The semiconductor dynamic quantity sensor according to claim 4, wherein the same material as the material forming the beam structure (2) is used.
【請求項6】 前記梁構造体(2)は、単結晶シリコン
よりなることを特徴とする請求項1ないし5のいずれか
1つに記載の半導体力学量センサ。
6. The semiconductor dynamic quantity sensor according to claim 1, wherein the beam structure (2) is made of single crystal silicon.
【請求項7】 前記導電性薄膜(19)として、ポリシ
リコン薄膜を用いたことを特徴とする請求項1ないし6
のいずれか1つに記載の半導体力学量センサ。
7. The semiconductor device according to claim 1, wherein a polysilicon thin film is used as said conductive thin film.
Semiconductor dynamic quantity sensor according to any one of the above.
【請求項8】 前記センサエレメント部と前記第2の基
板(200)の前記凹部(202)との間は、不活性ガ
スが充填された状態若しくは真空状態となっていること
を特徴とする請求項1ないし7のいずれか1つに記載の
半導体力学量センサ。
8. A space between the sensor element and the recess (202) of the second substrate (200) is filled with an inert gas or is in a vacuum state. Item 8. A semiconductor dynamic quantity sensor according to any one of Items 1 to 7.
【請求項9】 第1の半導体基板(40)上に、犠牲層
薄膜(41)および第1の絶縁体薄膜(43)を積層す
る第1工程と、 前記犠牲層用薄膜と前記第1の絶縁体薄膜との積層体に
おけるアンカー部形成領域を開口する第2工程と、 前記開口部(44a〜44g)を含む前記第1の絶縁体
薄膜上の所定領域に導電性薄膜(45)を形成する第3
工程と、 前記導電性薄膜の上を含む前記第1の絶縁体薄膜上に第
2の絶縁体薄膜(46a、46b)を形成する第4工程
と、 前記第2の絶縁体薄膜上に貼合用薄膜(47)を形成す
るとともに、当該貼合用薄膜の表面の平坦化を行う第5
工程と、 前記貼合用薄膜の表面と第2の半導体基板(48)とを
貼り合わせる第6工程と、 前記第1の半導体基板を研磨して所望の厚さとするとと
もに、前記第1の半導体基板の表面に平坦部(30)を
形成する第7工程と、 前記第1の半導体基板における不要領域を除去して所望
の形状にする第8工程と、 エッチング液を用いたエッチングにより所定領域の前記
犠牲層用薄膜を除去して前記第1の半導体基板を可動構
造とする第9工程と、 第3の半導体基板(200)の一面側に凹部(202)
を形成する第10工程と、 前記第3の半導体基板の一面側に接合用膜(201)を
形成する第11工程と、 貼り合わせられた前記第1及び第2の半導体基板におけ
る前記平坦部に対して、前記可動構造部を前記凹部にて
覆うように、前記第3の半導体基板を前記接合用膜を介
して接合する第12工程と、を備えることを特徴とした
半導体力学量センサの製造方法。
9. A first step of stacking a sacrificial layer thin film (41) and a first insulator thin film (43) on a first semiconductor substrate (40); A second step of opening an anchor portion forming region in the laminate with the insulating thin film; and forming a conductive thin film (45) in a predetermined region on the first insulating thin film including the openings (44a to 44g). Third
A step of forming a second insulating thin film (46a, 46b) on the first insulating thin film including on the conductive thin film; and bonding the second insulating thin film on the second insulating thin film. Forming a thin film for bonding (47) and flattening the surface of the thin film for bonding.
A step of bonding the surface of the thin film for bonding to a second semiconductor substrate (48); and polishing the first semiconductor substrate to a desired thickness and the first semiconductor. A seventh step of forming a flat portion (30) on the surface of the substrate; an eighth step of removing unnecessary regions in the first semiconductor substrate to obtain a desired shape; and etching of a predetermined region by etching using an etchant. A ninth step of removing the thin film for the sacrificial layer to make the first semiconductor substrate a movable structure; and a concave portion (202) on one surface side of the third semiconductor substrate (200).
A tenth step of forming a bonding film (201) on one surface side of the third semiconductor substrate; and a tenth step of forming a bonding film (201) on the one side of the third semiconductor substrate. A twelfth step of bonding the third semiconductor substrate via the bonding film so as to cover the movable structure portion with the concave portion. Method.
【請求項10】 第1の半導体基板(40)における所
定領域に溝(60a)を形成する第1工程と、 前記溝を含む前記第1の半導体基板上に、犠牲層用薄膜
(41)および第1の絶縁体薄膜(43)を積層する第
2工程と、 前記犠牲層用薄膜と前記第1の絶縁体薄膜との積層体に
おけるアンカー部形成領域を開口する第3工程と、 前記開口部(44a〜44g)を含む前記第1の絶縁体
薄膜上の所定領域に導電性薄膜(45)を形成する第4
工程と、 前記導電性薄膜の上を含む前記第1の絶縁体薄膜上に第
2の絶縁体薄膜(46a、46b)を形成する第5工程
と、 前記第2の絶縁体薄膜上に貼合用薄膜(47)を形成す
るとともに、当該貼合用薄膜の表面の平坦化を行う第6
工程と、 前記貼合用薄膜の表面と第2の半導体基板(48)とを
貼り合わせる第7工程と、 前記第1の半導体基板を研磨して所望の厚さとするとと
もに、前記第1の半導体基板の表面に平坦部(30)を
形成する第8工程と、 エッチング液を用いたエッチングにより所定領域の前記
犠牲層用薄膜を除去して前記第1の半導体基板を可動構
造とする第9工程と、 第3の半導体基板(200)の一面側に凹部(202)
を形成する第10工程と、 前記第3の半導体基板の一面側に接合用膜(201)を
形成する第11工程と、 貼り合わせられた前記第1及び第2の半導体基板におけ
る前記平坦部に対して、前記可動構造部を前記凹部にて
覆うように、前記第3の半導体基板を前記接合用膜を介
して接合する第12工程と、を備えることを特徴とした
半導体力学量センサの製造方法。
10. A first step of forming a groove (60a) in a predetermined region of a first semiconductor substrate (40); and forming a thin film for a sacrificial layer (41) on the first semiconductor substrate including the groove. A second step of laminating a first insulator thin film (43); a third step of opening an anchor portion forming region in a laminate of the sacrificial layer thin film and the first insulator thin film; (4) forming a conductive thin film (45) in a predetermined region on the first insulating thin film including (44a to 44g);
A step of forming a second insulating thin film (46a, 46b) on the first insulating thin film including on the conductive thin film; and bonding the second insulating thin film on the second insulating thin film. Forming a thin film for bonding (47) and flattening the surface of the thin film for bonding.
A step of bonding the surface of the bonding thin film to a second semiconductor substrate (48); and polishing the first semiconductor substrate to a desired thickness and the first semiconductor. An eighth step of forming a flat portion (30) on the surface of the substrate, and a ninth step of removing the sacrificial layer thin film in a predetermined region by etching using an etchant to make the first semiconductor substrate a movable structure. A concave portion (202) on one surface side of the third semiconductor substrate (200);
A tenth step of forming a bonding film (201) on one surface side of the third semiconductor substrate; and a tenth step of forming a bonding film (201) on the one side of the third semiconductor substrate. A twelfth step of bonding the third semiconductor substrate via the bonding film so as to cover the movable structure portion with the concave portion. Method.
【請求項11】 前記第12工程を不活性ガス雰囲気中
若しくは真空中にて行うことを特徴とする請求項9また
は10に記載の半導体力学量センサの製造方法。
11. The method according to claim 9, wherein the twelfth step is performed in an inert gas atmosphere or in a vacuum.
【請求項12】 前記第12工程を行う前に、前記第3
の半導体基板(200)に対し、前記凹部(202)の
内部と外部とを連通させるための連通溝(205)を形
成し、 前記第12工程を行った後、前記連通溝を介して前記凹
部の内部へ不活性ガスを充填し、続いて、前記連通溝を
封止することを特徴とする請求項9または10に記載の
半導体力学量センサの製造方法。
12. Performing the third step before performing the twelfth step.
Forming a communication groove (205) for communicating between the inside and the outside of the concave portion (202) with the semiconductor substrate (200), and after performing the twelfth step, the concave portion via the communication groove; The method according to claim 9, wherein an inert gas is filled in the inside of the semiconductor device, and subsequently, the communication groove is sealed.
【請求項13】 前記第12工程を行う前に、前記第3
の半導体基板(200)に対し、前記凹部(202)の
内部と外部とを連通させるための連通溝(205)を形
成し、 前記第12工程を行った後、前記連通溝を介して前記凹
部の内部を排気して真空とし、続いて、前記連通溝を封
止することを特徴とする請求項9または10に記載の半
導体力学量センサの製造方法。
13. Performing the third step before performing the twelfth step.
Forming a communication groove (205) for communicating between the inside and the outside of the concave portion (202) with the semiconductor substrate (200), and after performing the twelfth step, the concave portion via the communication groove; The method according to claim 9, wherein the inside of the sensor is evacuated to a vacuum, and then the communication groove is sealed.
JP29550099A 1999-10-18 1999-10-18 Semiconductor amount-of-dynamics sensor and manufacturing method therefor Pending JP2001119040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29550099A JP2001119040A (en) 1999-10-18 1999-10-18 Semiconductor amount-of-dynamics sensor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29550099A JP2001119040A (en) 1999-10-18 1999-10-18 Semiconductor amount-of-dynamics sensor and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001119040A true JP2001119040A (en) 2001-04-27

Family

ID=17821429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29550099A Pending JP2001119040A (en) 1999-10-18 1999-10-18 Semiconductor amount-of-dynamics sensor and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001119040A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001217A1 (en) * 2001-06-21 2003-01-03 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
WO2004068591A1 (en) * 2003-01-29 2004-08-12 Mitsubishi Denki Kabushiki Kaisha Method for fabricating semiconductor device and acceleration sensor
JP2007150098A (en) * 2005-11-29 2007-06-14 Denso Corp Semiconductor device
JP2009164171A (en) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp Semiconductor device and method of manufacturing semiconductor device
JP2009229189A (en) * 2008-03-21 2009-10-08 Denso Corp Capacitive physical quantity sensor
JP2010127763A (en) * 2008-11-27 2010-06-10 Hitachi Ltd Semiconductor mechanical quantity detection sensor and controller using the same
JP2010171368A (en) * 2008-12-25 2010-08-05 Denso Corp Semiconductor device, and method for manufacturing the same
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP2012088319A (en) * 2011-11-01 2012-05-10 Denso Corp Semiconductor device and method of manufacturing the same
US8390121B2 (en) 2010-06-09 2013-03-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof
JP2014021037A (en) * 2012-07-23 2014-02-03 Seiko Epson Corp Mems device, electronic module, electronic apparatus, and moving body
US10823570B2 (en) 2017-03-28 2020-11-03 Seiko Epson Corporation Physical quantity sensor, physical quantity sensor device, electronic apparatus, and vehicle
DE102021210931A1 (en) 2021-09-30 2023-03-30 Robert Bosch Gesellschaft mit beschränkter Haftung Micromechanical device with hermetically sealed cavity

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001217A1 (en) * 2001-06-21 2003-01-03 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
US6958529B2 (en) 2001-06-21 2005-10-25 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
WO2004068591A1 (en) * 2003-01-29 2004-08-12 Mitsubishi Denki Kabushiki Kaisha Method for fabricating semiconductor device and acceleration sensor
US7094620B2 (en) 2003-01-29 2006-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device manufacturing method
CN100429791C (en) * 2003-01-29 2008-10-29 三菱电机株式会社 Semiconductor device manufacturing method and accelerator sensor
DE10392426B4 (en) * 2003-01-29 2008-12-11 Mitsubishi Denki K.K. Semiconductor device manufacturing method
JP2007150098A (en) * 2005-11-29 2007-06-14 Denso Corp Semiconductor device
US8193631B2 (en) 2007-12-28 2012-06-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the semiconductor device
JP4650843B2 (en) * 2007-12-28 2011-03-16 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2009164171A (en) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp Semiconductor device and method of manufacturing semiconductor device
JP2009229189A (en) * 2008-03-21 2009-10-08 Denso Corp Capacitive physical quantity sensor
JP2010127763A (en) * 2008-11-27 2010-06-10 Hitachi Ltd Semiconductor mechanical quantity detection sensor and controller using the same
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
US8169082B2 (en) 2008-12-17 2012-05-01 Denso Corporation Semiconductor device and method for manufacturing the same
JP2010171368A (en) * 2008-12-25 2010-08-05 Denso Corp Semiconductor device, and method for manufacturing the same
US8390121B2 (en) 2010-06-09 2013-03-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof
JP2012088319A (en) * 2011-11-01 2012-05-10 Denso Corp Semiconductor device and method of manufacturing the same
JP2014021037A (en) * 2012-07-23 2014-02-03 Seiko Epson Corp Mems device, electronic module, electronic apparatus, and moving body
US10823570B2 (en) 2017-03-28 2020-11-03 Seiko Epson Corporation Physical quantity sensor, physical quantity sensor device, electronic apparatus, and vehicle
DE102021210931A1 (en) 2021-09-30 2023-03-30 Robert Bosch Gesellschaft mit beschränkter Haftung Micromechanical device with hermetically sealed cavity

Similar Documents

Publication Publication Date Title
US9518877B2 (en) Micromechanical component for a capacitive sensor device, and manufacturing method for a micromechanical component for a capacitive sensor device
JP3367113B2 (en) Acceleration sensor
US5905203A (en) Micromechanical acceleration sensor
US8497557B2 (en) Semiconductor device
JP5541306B2 (en) Mechanical quantity sensor device and manufacturing method thereof
US20150198493A1 (en) Micromechanical pressure sensor device and corresponding manufacturing method
EP3052901B1 (en) Inertial and pressure sensors on single chip
US8785231B2 (en) Method of making semiconductor device
JP2002521695A (en) Micromechanical semiconductor accelerometer
US9194882B2 (en) Inertial and pressure sensors on single chip
CN108217581B (en) MEMS piezoelectric sensor and manufacturing method thereof
JP2001119040A (en) Semiconductor amount-of-dynamics sensor and manufacturing method therefor
US7263885B2 (en) Physical quantity sensor having sensor chip and circuit chip
JP3638290B2 (en) Semiconductor dynamic sensor
US10338092B2 (en) Physical quantity sensor and method for manufacturing the same
EP2725334B1 (en) A pressure sensor having a membrane and a method for fabricating the same
US8210040B2 (en) Oscillating angular speed sensor
US7531229B2 (en) Microstructured component and method for its manufacture
JP4214572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
CN100524614C (en) Method of manufacturing an electronic device and electronic device
JP2002148278A (en) Semiconductor kinetic quantity sensor and its manufacturing method
US11981560B2 (en) Stress-isolated MEMS device comprising substrate having cavity and method of manufacture
JPH1151966A (en) Semiconductor acceleration sensor and manufacture thereof
JP3309827B2 (en) Method of manufacturing substrate having movable part and method of manufacturing dynamic quantity sensor
JP3725059B2 (en) Semiconductor dynamic quantity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051025

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A02 Decision of refusal

Effective date: 20091117

Free format text: JAPANESE INTERMEDIATE CODE: A02