JP2001117609A - Sequence control simulator - Google Patents
Sequence control simulatorInfo
- Publication number
- JP2001117609A JP2001117609A JP29534199A JP29534199A JP2001117609A JP 2001117609 A JP2001117609 A JP 2001117609A JP 29534199 A JP29534199 A JP 29534199A JP 29534199 A JP29534199 A JP 29534199A JP 2001117609 A JP2001117609 A JP 2001117609A
- Authority
- JP
- Japan
- Prior art keywords
- waveform signal
- time chart
- skip
- signal data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、制御対象を擬似運
転してその入出力動作を確認するシーケンス制御シミュ
レータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sequence control simulator for simulating a controlled object to check its input / output operation.
【0002】[0002]
【発明が解決しようとする課題】従来の有接点シーケン
ス制御は、電磁リレーを多数使用するため、消費電力が
大きい、装置が大きくなる、消耗による可動接点部分の
交換が必要になる、動作速度が遅いなどの問題があっ
た。また、制御内容を変更するときは、配線を変えた
り、制御機器を交換したり、追加する必要があった。In the conventional contact sequence control, a large number of electromagnetic relays are used, so that the power consumption is large, the device is large, the movable contact portion needs to be replaced due to wear, and the operation speed is low. There were problems such as slowness. Further, when changing the control content, it is necessary to change the wiring, exchange control devices, or add control devices.
【0003】このため、半導体スイッチを使用して可動
接点部分のない無接点シーケンス制御が主流になりつつ
ある。この無接点シーケンス制御は、制御系と機械系を
切り離し、配線を変えたり、制御機器を交換したり、追
加することなく制御系のプログラムを修正するだけで制
御内容を変更することができる。For this reason, non-contact sequence control using a semiconductor switch without a movable contact portion is becoming mainstream. In the non-contact sequence control, the control system can be changed simply by modifying the control system program without disconnecting the control system from the mechanical system, changing wiring, replacing control equipment, or adding a control system.
【0004】この無接点シーケンス制御は、全ての動作
をプログラムで制御するため、制御系のプログラムが完
成しないと装置を動かすことができない。このため、制
御系と機械系を組み合わせる前に、事前に機械系の動作
を確認したり、センサなどの取り付け位置を調整するに
は、試験プログラムを別途作成する必要があった。ま
た、制御系と機械系を組み合わせて不具合が発生した場
合、原因がどちらにあるかを切り分けるための試験プロ
グラムも必要になる。In the non-contact sequence control, since all operations are controlled by a program, the apparatus cannot be operated unless a control system program is completed. For this reason, before combining the control system and the mechanical system, it is necessary to separately create a test program in order to check the operation of the mechanical system in advance and adjust the mounting position of the sensor and the like. In addition, when a failure occurs due to a combination of the control system and the mechanical system, a test program for determining the cause is also required.
【0005】ところが、ラダー言語などの制御系のプロ
グラムは、論理が複雑で、使いこなすにはかなりの経験
と専門知識を必要とするので作成が難しく、作成には多
くの手間と時間を要し、また、プログラムの修正や変更
も容易でない。However, a control program such as a ladder language has a complicated logic and requires considerable experience and specialized knowledge to be used. Therefore, it is difficult to create such a program. Also, it is not easy to modify or change the program.
【0006】そこで本発明は、手間と時間を要する複雑
な制御系のプログラムを作らなくても、簡単に機械系の
動作を確認できるツールを提供することを目的になされ
たものである。Accordingly, an object of the present invention is to provide a tool which can easily confirm the operation of a mechanical system without creating a complicated program for a control system which requires time and effort.
【0007】[0007]
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。In order to achieve the above object, the present invention is configured as follows.
【0008】すなわち、コンピュータの外部インタフェ
ースに制御ユニットを接続し、このコンピュータに、画
面上にシーケンス制御のタイムチャートを作成するタイ
ムチャート作成手段と、このタイムチャートの時間軸に
任意のスキップ先を設定するスキップ先設定手段と、前
記タイムチャートとスキップ先に基づく波形信号データ
を前記制御ユニットに転送する波形信号データ転送手段
と、を備え、前記制御ユニットに、前記波形信号データ
を受信してメモリに保存する波形信号データ保存手段
と、前記波形信号データを読み出してタイムチャートの
時間軸に沿って信号レベルをオン/オフする波形信号を
出力する波形信号出力手段と、外部からのトリガ入力を
検出するトリガ入力検出手段と、前記トリガ入力を検出
したときは前記波形信号を出力するタイムチャートの時
間軸を前記スキップ先にスキップするスキップ手段と、
を備えてなるシーケンス制御シミュレータである。That is, a control unit is connected to an external interface of a computer, a time chart creating means for creating a sequence control time chart on a screen, and an arbitrary skip destination are set on the time axis of the time chart. Skip destination setting means, and waveform signal data transfer means for transferring the waveform signal data based on the time chart and the skip destination to the control unit, wherein the control unit receives the waveform signal data and stores it in the memory. A waveform signal data storage unit for storing, a waveform signal output unit for reading the waveform signal data and outputting a waveform signal for turning on / off a signal level along a time axis of a time chart, and detecting an external trigger input. Trigger input detecting means, and when the trigger input is detected, the waveform A skip means for skipping time axis of the time chart for outputting No. to the skip destination,
Is a sequence control simulator comprising:
【0009】[0009]
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態について説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0010】図1に、本発明を実施したシーケンス制御
シミュレータのブロック図を示す。シーケンス制御シミ
ュレータは、パソコン1と制御ユニット2をRS−23
2Cケーブル3を介して接続する。FIG. 1 shows a block diagram of a sequence control simulator embodying the present invention. The sequence control simulator connects the personal computer 1 and the control unit 2 to the RS-23
Connect via 2C cable 3.
【0011】制御ユニット2は、CPU21のバスに、
パソコン1との双方向データ通信を行うシリアルインタ
フェース回路22と、プログラムとデータを記憶するR
AM/ROM23と、外部機器とのデータ授受を行うパ
ラレルインタフェース回路24を接続し、パラレルイン
タフェース回路24には制御を開始するスタートスイッ
チ25と、スイッチやセンサなどの入力機器26と、モ
ータやソレノイドなどの出力機器27をピン接続するコ
ネクタ28と、電源、スイッチ、ポートなどの状態を表
示するLED29を接続する。The control unit 2 is connected to a bus of the CPU 21 by:
A serial interface circuit 22 for performing bidirectional data communication with the personal computer 1 and an R for storing programs and data;
The AM / ROM 23 is connected to a parallel interface circuit 24 for exchanging data with an external device. The parallel interface circuit 24 includes a start switch 25 for starting control, an input device 26 such as a switch or a sensor, and a motor or solenoid. A connector 28 for pin-connecting the output device 27 to an LED 29 for displaying the status of a power supply, a switch, a port and the like is connected.
【0012】図2に、本発明を実施したパソコンの機能
ブロック図を示す。パソコン1は、画面上にシーケンス
制御のタイムチャートを作成するタイムチャート作成手
段110と、タイムチャートの時間軸に任意のスキップ
先を設定するスキップ先設定手段120と、タイムチャ
ートとスキップ先に基づく波形信号データを制御ユニッ
ト2に転送する波形信号データ転送手段130で構成す
る。FIG. 2 shows a functional block diagram of a personal computer embodying the present invention. The personal computer 1 includes a time chart creating unit 110 for creating a sequence control time chart on the screen, a skip destination setting unit 120 for setting an arbitrary skip destination on the time axis of the time chart, and a waveform based on the time chart and the skip destination. It comprises a waveform signal data transfer means 130 for transferring signal data to the control unit 2.
【0013】タイムチャート作成手段110は、パソコ
ン1の画面上に、図4に示すようなタイムチャートを作
成する。タイムチャートの作成に当っては、時間軸の1
目盛り当り時間(例えば、1〜10ms)、出力チャン
ネルなどを指定し、信号レベルをオン/オフする時点を
指定しながら波形信号データを作成する。また、パルス
信号データを作成するときは、パルス全体の長さ(時
間)、パルスのオンタイム、オフタイムなどを指定して
作成する。The time chart creating means 110 creates a time chart as shown in FIG. When creating a time chart, the time axis 1
Waveform signal data is created while specifying a time per graduation (for example, 1 to 10 ms), an output channel, and the like, and specifying a time point at which the signal level is turned on / off. When creating pulse signal data, the pulse signal data is created by designating the length (time) of the entire pulse, the ON time and the OFF time of the pulse, and the like.
【0014】スキップ先設定手段120は、タイムチャ
ートの時間軸にマウスポインタを合わせて任意のスキッ
プ先t1、t2を設定する。The skip destination setting means 120 sets arbitrary skip destinations t1 and t2 by moving the mouse pointer to the time axis of the time chart.
【0015】波形信号データ転送手段130は、パソコ
ン1にRS−232Cケーブル3を介して制御ユニット
2を接続し、タイムチャートとスキップ先に基づく波形
信号データを制御ユニット2に転送するパソコン1と制
御ユニット2は、波形信号データを転送するときだけ接
続し、シーケンス制御を行うときは制御ユニット2単体
で行う。The waveform signal data transfer means 130 connects the control unit 2 to the personal computer 1 via the RS-232C cable 3 and controls the personal computer 1 for transferring the waveform signal data based on the time chart and the skip destination to the control unit 2. The unit 2 is connected only when transferring waveform signal data, and the sequence control is performed by the control unit 2 alone.
【0016】図3に、本発明を実施した制御ユニットの
機能ブロック図を示す。制御ユニット2は、パソコン1
の波形信号データを受信してRAM/ROM23に保存
する波形信号データ保存手段210と、保存した波形信
号データを読み出してタイミングチャートの時間軸に沿
って信号レベルをオン/オフする波形信号をパラレルイ
ンタフェース回路24にポート出力する波形信号出力手
段220と、パラレルインタフェース回路24からポー
ト入力するトリガ入力を検出するトリガ入力検出手段2
30と、トリガ入力を検出したときは波形信号を出力す
るタイムチャートの時間軸をあらかじめ設定したスキッ
プ先にスキップするスキップ手段240で構成する。FIG. 3 shows a functional block diagram of a control unit embodying the present invention. The control unit 2 is a personal computer 1
A waveform signal data storage means 210 for receiving the waveform signal data of the above and storing it in the RAM / ROM 23, and a parallel interface for reading the stored waveform signal data and turning on / off the signal level along the time axis of the timing chart. A waveform signal output means 220 for outputting a port to the circuit 24, and a trigger input detecting means 2 for detecting a trigger input which is input to the port from the parallel interface circuit 24
30 and a skip means 240 for skipping a time axis of a time chart for outputting a waveform signal when a trigger input is detected to a preset skip destination.
【0017】スキップ手段240は、トリガ入力を検出
すると、波形信号を出力するタイムチャートの時間軸を
以降の時間に設定したスキップ先にスキップする。すな
わち、図4のT1でトリガ入力を検出したときは次のt
1にスキップし、T2で検出したときは次のt2にスキ
ップする。Upon detecting the trigger input, the skip means 240 skips the time axis of the time chart for outputting the waveform signal to a skip destination set at a subsequent time. That is, when a trigger input is detected at T1 in FIG.
Skip to 1 and skip to the next t2 when detected at T2.
【0018】本発明を実施したシーケンス制御シミュレ
ータは以上のような構成で、制御を行うときは、パソコ
ン1の画面上にシーケンス制御のタイムチャートを作成
し、その時間軸に任意のスキップ先を設定する。次に、
パソコン1の外部インタフェースに制御ユニット2を接
続し、画面上の送信ボタンを押してタイムチャートとス
キップ先に基づく波形信号データを制御ユニット2に転
送する。波形信号データの転送が終了したらパソコン1
を切り離し、制御ユニット2のコネクタ28に入力機器
26と出力機器27を接続する。ここで、スタートスイ
ッチ25を押すとパラレルインタフェース回路24から
波形信号がポート出力される。波形信号のポート出力が
開始すると、モータやソレノイドなどの出力機器27が
動き出し、この動きに連動してスイッチやセンサなどの
入力機器26が作動してトリガを発生する。これによ
り、波形信号を出力するタイムチャートの時間軸が次の
スキップ先にスキップし、その結果、タイムチャートの
流れがあらかじめ設定した次の制御に切り換わる。The sequence control simulator embodying the present invention is configured as described above. When performing control, a sequence control time chart is created on the screen of the personal computer 1 and an arbitrary skip destination is set on the time axis. I do. next,
The control unit 2 is connected to the external interface of the personal computer 1, and the transmission button on the screen is pressed to transfer the time chart and the waveform signal data based on the skip destination to the control unit 2. When the transfer of the waveform signal data is completed,
And the input device 26 and the output device 27 are connected to the connector 28 of the control unit 2. Here, when the start switch 25 is pressed, a waveform signal is output from the parallel interface circuit 24 as a port. When the port output of the waveform signal starts, an output device 27 such as a motor or a solenoid starts to move, and in conjunction with this movement, an input device 26 such as a switch or a sensor operates to generate a trigger. As a result, the time axis of the time chart that outputs the waveform signal skips to the next skip destination, and as a result, the flow of the time chart switches to the next control set in advance.
【0019】[0019]
【発明の効果】以上説明したように、本発明のシーケン
ス制御シミュレータは、コンピュータの画面上にシーケ
ンス制御のタイムチャートを作成し、このタイムチャー
トに基づいて信号レベルをオン/オフする波形信号を出
力する。従って、本発明によれば、ラダー言語などのよ
うに経験と専門知識を必要とする難しい制御系のプログ
ラムを作らなくても、タイムチャートを作成するだけで
簡単に一連のシーケンス制御を行って機械系の動作を確
認することができる。また、制御内容の変更もタイムチ
ャートを書き換えるだけで簡単に行うことができる。さ
らに、制御の流れがジュアルに表現されるので理解が容
易になり、設計作業の効率が向上してミスも少なくな
る。As described above, the sequence control simulator of the present invention creates a sequence control time chart on the screen of a computer, and outputs a waveform signal for turning on / off the signal level based on the time chart. I do. Therefore, according to the present invention, a series of sequence controls can be easily performed only by creating a time chart without creating a difficult control system program that requires experience and expertise such as a ladder language. The operation of the system can be confirmed. Further, control contents can be easily changed only by rewriting the time chart. Further, since the control flow is expressed in a dual manner, it is easy to understand, the efficiency of the design work is improved, and errors are reduced.
【0020】また、本発明のシーケンス制御シミュレー
タは、トリガ入力を検出したときは波形信号を出力する
タイムチャートの時間軸をあらかじめ設定したスキップ
先にスキップする。従って、本発明によれば、あらかじ
め定められた順序に従って制御の段階を逐次進めていく
固定的なシーケンス制御だけでなく、一定時間の経過あ
るいはスイッチやセンサなどのトリガ入力に応じて次に
行うべき動作を決定して次の段階に移行する可変的なシ
ーケンス制御も行えるので、さまざまな形態の制御対象
に対して幅広く適用できる。Further, the sequence control simulator of the present invention, when detecting a trigger input, skips a time axis of a time chart for outputting a waveform signal to a preset skip destination. Therefore, according to the present invention, not only the fixed sequence control in which the control steps are sequentially advanced according to a predetermined order, but also the next step to be performed in response to the elapse of a fixed time or a trigger input of a switch or a sensor, etc. Since variable sequence control for determining an operation and proceeding to the next stage can also be performed, it can be widely applied to various forms of controlled objects.
【図1】本発明を実施したシーケンス制御シミュレータ
のブロック図である。FIG. 1 is a block diagram of a sequence control simulator embodying the present invention.
【図2】本発明を実施したパソコンの機能ブロック図で
ある。FIG. 2 is a functional block diagram of a personal computer embodying the present invention.
【図3】本発明を実施した制御ユニットの機能ブロック
図である。FIG. 3 is a functional block diagram of a control unit implementing the present invention.
【図4】本発明を実施したタイムチャートの例であるFIG. 4 is an example of a time chart embodying the present invention.
1 パソコン 2 制御ユニット 21 CPU 22 シリアルインタフェース回路 23 RAM/ROM 24 パラレルインタフェース回路 25 スタートスイッチ 26 入力機器 27 出力機器 28 コネクタ 29 LED 3 RS−232Cケーブル 110 タイムチャート作成手段 120 スキップ先設定手段 130 波形信号データ転送手段 210 波形信号データ保存手段 220 波形信号出力手段 230 トリガ入力検出手段 240 スキップ手段 Reference Signs List 1 personal computer 2 control unit 21 CPU 22 serial interface circuit 23 RAM / ROM 24 parallel interface circuit 25 start switch 26 input device 27 output device 28 connector 29 LED 3 RS-232C cable 110 time chart creating means 120 skip destination setting means 130 waveform signal Data transfer means 210 Waveform signal data storage means 220 Waveform signal output means 230 Trigger input detection means 240 Skip means
Claims (1)
御ユニットを接続し、 このコンピュータに、 画面上にシーケンス制御のタイムチャートを作成するタ
イムチャート作成手段と、 このタイムチャートの時間軸に任意のスキップ先を設定
するスキップ先設定手段と、 前記タイムチャートとスキップ先に基づく波形信号デー
タを前記制御ユニットに転送する波形信号データ転送手
段と、を備え、 前記制御ユニットに、 前記波形信号データを受信してメモリに保存する波形信
号データ保存手段と、 前記波形信号データを読み出してタイムチャートの時間
軸に沿って信号レベルをオン/オフする波形信号を出力
する波形信号出力手段と、 外部からのトリガ入力を検出するトリガ入力検出手段
と、 前記トリガ入力を検出したときは前記波形信号を出力す
るタイムチャートの時間軸を前記スキップ先にスキップ
するスキップ手段と、を備えてなるシーケンス制御シミ
ュレータ。1. A control unit connected to an external interface of a computer, a time chart creating means for creating a sequence control time chart on a screen, and an arbitrary skip destination set on a time axis of the time chart. And a waveform signal data transfer means for transferring waveform signal data based on the time chart and the skip destination to the control unit, wherein the control unit receives the waveform signal data and stores the waveform signal data in a memory. A waveform signal data storage unit for storing, a waveform signal output unit for reading the waveform signal data and outputting a waveform signal for turning on / off a signal level along a time axis of a time chart, and detecting an external trigger input Trigger input detection means, and when the trigger input is detected, the waveform signal And a skip means for skipping the time axis of the time chart for outputting the data to the skip destination.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29534199A JP2001117609A (en) | 1999-10-18 | 1999-10-18 | Sequence control simulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29534199A JP2001117609A (en) | 1999-10-18 | 1999-10-18 | Sequence control simulator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001117609A true JP2001117609A (en) | 2001-04-27 |
Family
ID=17819371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29534199A Withdrawn JP2001117609A (en) | 1999-10-18 | 1999-10-18 | Sequence control simulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001117609A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937232A (en) * | 2010-09-07 | 2011-01-05 | 北京航空航天大学 | Embedded real-time emulation and fault simulation system based on multiple data buses |
JP2012064033A (en) * | 2010-09-16 | 2012-03-29 | Canon Inc | Timing chart processing device |
CN105009008A (en) * | 2013-02-15 | 2015-10-28 | 株式会社安川电机 | Controller, time chart creation device, computer program, and computer-readable information storage medium |
-
1999
- 1999-10-18 JP JP29534199A patent/JP2001117609A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937232A (en) * | 2010-09-07 | 2011-01-05 | 北京航空航天大学 | Embedded real-time emulation and fault simulation system based on multiple data buses |
CN101937232B (en) * | 2010-09-07 | 2012-05-23 | 北京航空航天大学 | Embedded real-time emulation and fault simulation system based on multiple data buses |
JP2012064033A (en) * | 2010-09-16 | 2012-03-29 | Canon Inc | Timing chart processing device |
CN105009008A (en) * | 2013-02-15 | 2015-10-28 | 株式会社安川电机 | Controller, time chart creation device, computer program, and computer-readable information storage medium |
CN105009008B (en) * | 2013-02-15 | 2017-06-13 | 株式会社安川电机 | Controller, time diagram producing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10838390B2 (en) | Program creation support apparatus, control method for program creation support apparatus, and control program for program creation support apparatus | |
US7174225B2 (en) | Method and system for simulating processing of a workpiece with a machine tool | |
JP4577090B2 (en) | In-vehicle electrical component test system and test method | |
US10025286B2 (en) | Simulation system, programmable controller, simulation device, and engineering tool | |
US10761513B2 (en) | Information processing device, information processing method, and non-transitory computer-readable recording medium | |
US9395710B2 (en) | Machine control program generation device, machine control program generation method, and information storage medium | |
KR960006396A (en) | Multiprotocol Data Bus System | |
JP2001117609A (en) | Sequence control simulator | |
WO2015181921A1 (en) | Programmable display device and rendering software | |
JP5296419B2 (en) | How to change the ladder program | |
CN112881902A (en) | Display chip test equipment | |
ATE529934T1 (en) | CONTROL DEVICE FOR AN ENGINE STARTER | |
JP3892276B2 (en) | Programmable display | |
JP2019195852A (en) | System for operating device | |
KR950035397A (en) | Operation setting system of infrared light emitting device and electronic device | |
JP2004005060A (en) | Control program retrieval device and its program | |
JP2736201B2 (en) | Operation device | |
JP2005291774A (en) | Power measuring system | |
JP2000231403A (en) | Remote input and output system and slave device for the same | |
JP2005151465A (en) | Plc apparatus and plc dedicated measuring instrument | |
JP2532625B2 (en) | Data transmission system to terminal information processing circuit with display | |
JP3636711B2 (en) | Electrical equipment control system | |
JPH09319414A (en) | Data processor, sequence program editing method, and recording medium | |
KR101690016B1 (en) | Installation for examinating programmable logic controller | |
KR970076257A (en) | Serial bus data monitoring device and its method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |