JP2001103356A - High-speed video camera - Google Patents
High-speed video cameraInfo
- Publication number
- JP2001103356A JP2001103356A JP27948299A JP27948299A JP2001103356A JP 2001103356 A JP2001103356 A JP 2001103356A JP 27948299 A JP27948299 A JP 27948299A JP 27948299 A JP27948299 A JP 27948299A JP 2001103356 A JP2001103356 A JP 2001103356A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- digital image
- mode
- video camera
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Studio Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高速ビデオカメラ
に関し、特に、映像の変化または外部の信号により自動
的にスロー再生に切り替わる高速ビデオカメラに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-speed video camera, and more particularly, to a high-speed video camera that automatically switches to slow reproduction in response to a change in an image or an external signal.
【0002】[0002]
【従来の技術】従来の高速ビデオカメラでは、CCDイ
メージセンサ素子やMOSイメージセンサ素子など、汎
用の固体撮像素子を高速クロックで駆動することによ
り、また、高速撮影に適するように開発された専用の固
体撮像素子を用いることにより、高速で動作する現象の
撮像を実現していた。2. Description of the Related Art In a conventional high-speed video camera, a general-purpose solid-state imaging device such as a CCD image sensor device or a MOS image sensor device is driven by a high-speed clock. By using a solid-state imaging device, imaging of a phenomenon operating at high speed has been realized.
【0003】これらの高速ビデオカメラは、ディジタル
信号で出力するものもアナログ信号で出力するものもあ
るが、いずれの信号についても、各メーカで専用の方式
による信号であるため、画像を得るために専用のディジ
タル処理回路や専用のビデオレコーダが別途に必要であ
った。[0003] Some of these high-speed video cameras output digital signals and others output analog signals. However, since each signal is a signal in a dedicated system by each manufacturer, it is necessary to obtain an image. A dedicated digital processing circuit and a dedicated video recorder were separately required.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、これら
の機器は極めて高価であり、このため高速ビデオ撮影の
技術が普及することに対する阻害要因となっていた。However, these devices are extremely expensive, which has been a hindrance to the widespread use of high-speed video shooting technology.
【0005】本発明は上記事情に鑑みてなされたもので
あり、高速で撮像できるとともに標準の複合ビデオ信号
で出力できるビデオカメラを安価に提供することにあ
る。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a video camera capable of high-speed imaging and outputting a standard composite video signal at low cost.
【0006】[0006]
【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。The present invention solves the above-mentioned problems by the following means.
【0007】即ち、本発明にかかる高速ビデオカメラ
は、第1の周期で被写体を撮像する撮像手段と、この撮
像手段で撮像された被写体画像のそれぞれをディジタル
画像データに変換するA/D変換手段と、ディジタル画
像データのそれぞれを格納する記憶手段と、この記憶手
段に格納されたディジタル画像データを上記第1の周期
より長い第2の周期で読み出して、汎用の複合ビデオ信
号に変換する汎用信号生成手段と、上記記憶手段に格納
されたディジタル画像データのすべてを上記汎用信号生
成手段に供給するか、上記記憶手段に格納されたディジ
タル画像データの一部を上記汎用信号生成手段に供給す
るかを切り替える再生モード選択手段と、を備え、上記
記憶手段は、新たなディジタル画像データを格納するた
めの空き領域がなくなると、古いディジタル画像データ
から順に新たなディジタル画像データに更新することを
特徴とする。That is, a high-speed video camera according to the present invention comprises an image pickup means for picking up an image of a subject in a first cycle, and an A / D conversion means for converting each of the subject images picked up by the image pickup means into digital image data. Storage means for storing each of the digital image data; and a general-purpose signal for reading out the digital image data stored in the storage means at a second cycle longer than the first cycle and converting it into a general-purpose composite video signal Generation means and whether to supply all of the digital image data stored in the storage means to the general-purpose signal generation means or to supply a part of the digital image data stored in the storage means to the general-purpose signal generation means And a reproduction mode selecting means for switching the digital image data, wherein the storage means has no empty area for storing new digital image data. If that, and to update the order new digital image data from the old digital image data.
【0008】上記記憶手段は、ディジタル画像データの
それぞれを上記第1の周期で格納することが好ましい。Preferably, the storage means stores each of the digital image data at the first cycle.
【0009】また、上記再生モード選択手段は、上記記
憶手段に格納されたディジタル画像データを所定間隔で
間引いて読み出す第1のモードと、上記記憶手段に格納
されたディジタル画像データのすべてを読み出す第2の
モードと、上記記憶手段に格納されたディジタル画像デ
ータを上記記憶手段の容量に応じた期間だけ遅延させて
読み出す第3のモードと、のいずれかを選択することが
望ましい。Further, the reproduction mode selection means includes a first mode for reading out the digital image data stored in the storage means at a predetermined interval and a second mode for reading out all the digital image data stored in the storage means. It is desirable to select one of the second mode and a third mode in which the digital image data stored in the storage means is read out with a delay corresponding to the capacity of the storage means.
【0010】さらに、上記再生モード選択手段は、初期
状態では上記第1のモードを選択し、所定のトリガ信号
が入力されると上記第2のモードを選択し、上記第2の
モード選択時に上記記憶手段に空き領域がなくなると上
記第3のモードを選択すると好適である。Further, the reproduction mode selection means selects the first mode in an initial state, selects the second mode when a predetermined trigger signal is input, and selects the second mode when the second mode is selected. It is preferable to select the third mode when there is no free space in the storage means.
【0011】上記高速ビデオカメラは、上記記憶手段に
格納されている複数のディジタル画像データを互いに比
較して、画像の動き量が所定の基準量を超える箇所を検
出する動き検出手段をさらに備え、上記動き検出手段に
より上記箇所が検出されると、上記再生モード選択手段
に上記トリガ信号を供給することが好ましい。[0011] The high-speed video camera further comprises a motion detecting means for comparing a plurality of digital image data stored in the storage means with each other to detect a portion where the motion amount of the image exceeds a predetermined reference amount. It is preferable that the trigger signal be supplied to the reproduction mode selection means when the movement detection means detects the location.
【0012】上記動き検出手段は、所望の被写体の所望
の動作に応じて上記基準量を最適化する学習機能を有す
ることが望ましい。It is desirable that the motion detecting means has a learning function of optimizing the reference amount in accordance with a desired motion of a desired subject.
【0013】また、上記再生モード選択手段は、上記第
3のモードを選択した後、所定のリセット信号が入力さ
れると、上記記憶手段に格納されている全ディジタル画
像データを消去して上記第1のモードを選択すると良
い。When a predetermined reset signal is input after selecting the third mode, the reproduction mode selection means deletes all digital image data stored in the storage means and deletes the digital data. It is good to select mode 1.
【0014】また、上記高速ビデオカメラは、上記再生
モード選択手段が上記第3のモードを選択した時点から
の時間経過を測定する時間測定手段をさらに備え、この
時間測定手段により測定される時間が所定の時間に達す
ると上記再生モード選択手段に上記リセット信号を供給
することが好ましい。[0014] The high-speed video camera may further include time measuring means for measuring a lapse of time from the time when the reproduction mode selecting means selects the third mode, and the time measured by the time measuring means. It is preferable that the reset signal be supplied to the reproduction mode selection means when a predetermined time has elapsed.
【0015】また、上記高速ビデオカメラは、上記再生
モード選択手段が上記第3のモードを選択すると、上記
記憶手段に新たなディジタル画像データを格納する時間
間隔と、上記記憶手段に格納されたディジタル画像デー
タを読み出す時間間隔とを調整して、徐々に上記記憶手
段の空き容量を増やす空き容量調整手段をさらに備え、
上記再生モード選択手段は、上記第3のモードを選択し
た後、上記空き容量調整手段が上記記憶手段のすべての
記憶領域を空き状態にした時点で、上記第1のモードを
選択するとさらに好適である。In the high-speed video camera, when the reproduction mode selection means selects the third mode, a time interval for storing new digital image data in the storage means, and a digital image data stored in the storage means, Further comprising a free space adjusting means for adjusting a time interval for reading image data and gradually increasing the free space of the storage means,
It is more preferable that the reproduction mode selection means selects the first mode at the time when the free space adjustment means makes all storage areas of the storage means free after selecting the third mode. is there.
【0016】上記高速ビデオカメラにおいて、上記汎用
信号生成手段は、上記デジタル画像データを上記複合ビ
デオ信号と互換性のあるアナログ映像信号に変換するD
/A変換手段、または上記デジタル画像データを上記複
合ビデオ信号と互換性のあるディジタル映像信号に変換
するディジタルビデオ信号生成手段を含む。In the high-speed video camera, the general-purpose signal generating means converts the digital image data into an analog video signal compatible with the composite video signal.
/ A conversion means, or digital video signal generation means for converting the digital image data into a digital video signal compatible with the composite video signal.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施の一形態につ
いて図面を参照しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【0018】図1は、本発明にかかる高速ビデオカメラ
の実施の一形態の概略構成を示すブロック図である。同
図に示す高速ビデオカメラ1は、撮像部4とディジタル
信号処理部5とタイミング生成回路2と同期信号生成回
路3とメモリ制御部6とを備えている。FIG. 1 is a block diagram showing a schematic configuration of an embodiment of a high-speed video camera according to the present invention. The high-speed video camera 1 shown in FIG. 1 includes an imaging unit 4, a digital signal processing unit 5, a timing generation circuit 2, a synchronization signal generation circuit 3, and a memory control unit 6.
【0019】撮像部4は、CCDセンサ11と高速駆動
回路13と増幅器15とAD変換回路17とを含む。高
速駆動回路13は、標準ビデオ信号の画面のリフレッシ
ュレート、例えばNTSC方式であれば60HzのN倍
(Nは自然数)の高速クロック信号を生成し、このクロ
ック信号に基づいてCCDセンサ11を駆動する。この
クロック信号は、実用的には標準ビデオ信号のリフレッ
シュレートの2倍〜10倍が望ましい。The image pickup section 4 includes a CCD sensor 11, a high-speed drive circuit 13, an amplifier 15, and an AD conversion circuit 17. The high-speed driving circuit 13 generates a high-speed clock signal of a standard video signal screen refresh rate, for example, N times (N is a natural number) 60 Hz in the case of the NTSC system, and drives the CCD sensor 11 based on this clock signal. . It is desirable that the clock signal be practically 2 to 10 times the refresh rate of the standard video signal.
【0020】CCDセンサ11は、高速駆動回路13に
より駆動されて被写体を上記速度で高速撮影し、その映
像信号を出力する。The CCD sensor 11 is driven by a high-speed drive circuit 13 to shoot a subject at a high speed at the above-described speed, and outputs a video signal.
【0021】CCDセンサ11から出力された映像信号
は、増幅器15で増幅された後、AD変換器によってデ
ィジタル化される。The video signal output from the CCD sensor 11 is amplified by an amplifier 15 and then digitized by an AD converter.
【0022】ディジタル信号処理部5は、メモリ21と
DA変換回路23と画像圧縮回路31とDV(Digital
Video)インタフェース33とを含む。The digital signal processing unit 5 includes a memory 21, a DA conversion circuit 23, an image compression circuit 31, and a DV (Digital
Video) interface 33.
【0023】タイミング生成回路2は、高速駆動回路1
3から高速クロック信号の供給を受け、同一の高速クロ
ック信号をAD変換回路17に供給してその信号変換の
タイミングを制御する。また、タイミング生成回路2
は、高速クロック信号をメモリ21に供給し、後述する
メモリ制御部6が供給するアドレスに従い、映像信号の
書込と読出を制御する。タイミング生成回路2はまた、
高速クロック信号を同期信号生成回路3に供給し、同期
信号生成回路3は、この高速クロック信号に基づいて標
準ビデオ信号のリフレッシュレートを有するクロック信
号(以下、標準速度クロック信号という)を生成してD
A変換回路23に供給し、その信号変換タイミングを制
御する。The timing generation circuit 2 includes a high-speed drive circuit 1
3 and supplies the same high-speed clock signal to the AD conversion circuit 17 to control the timing of the signal conversion. Further, the timing generation circuit 2
Supplies a high-speed clock signal to the memory 21 and controls writing and reading of a video signal according to an address supplied by the memory control unit 6 described later. The timing generation circuit 2 also
The high-speed clock signal is supplied to the synchronization signal generation circuit 3, and the synchronization signal generation circuit 3 generates a clock signal having a refresh rate of a standard video signal (hereinafter, referred to as a standard speed clock signal) based on the high-speed clock signal. D
The signal is supplied to the A conversion circuit 23 to control the signal conversion timing.
【0024】メモリ21は、後述するメモリ制御部6か
ら書込アドレスの供給を受け、また、タイミング生成回
路2から書込・読出制御信号の供給を受けて、CCDセ
ンサ11の駆動周期と同一の周期でディジタル画像デー
タを格納する。メモリ21は、複数枚分の映像を蓄積で
きる容量、例えば少なくとも約10枚分の容量を有し、
できれば約200枚分の容量を有する半導体メモリが望
ましい。ディジタル画像データは、メモリ21の記憶領
域内でサイクリックに格納され、記憶容量の限界に達す
ると、例えば最初に格納した記憶領域に上書きして格納
される。The memory 21 receives a supply of a write address from the memory control unit 6 described later, and receives a supply of a write / read control signal from the timing generation circuit 2, and has the same drive cycle as that of the CCD sensor 11. Digital image data is stored periodically. The memory 21 has a capacity capable of storing a plurality of images, for example, a capacity of at least about 10 images,
If possible, a semiconductor memory having a capacity of about 200 is desirable. The digital image data is stored cyclically in the storage area of the memory 21, and when the storage capacity is reached, the digital image data is overwritten and stored, for example, in the first storage area.
【0025】メモリ21から読み出されたディジタル画
像データは、DA変換器によってアナログの標準ビデオ
信号に変換され、増幅器8を経て増幅されて出力され
る。このとき、メモリ21から読み出され変換された全
ての映像を連続再生すればスロー再生となるが、読出信
号の周期に合致しないディジタル画像データを廃棄して
飛び飛びに再生すれば通常速度での再生も可能である。
また、記録および再生ともに通常速度を選択すれば、メ
モリ21への記録を飛び飛びに行い、この飛び飛びの映
像を連続して再生することでもできる。The digital image data read from the memory 21 is converted into an analog standard video signal by a DA converter, amplified through an amplifier 8, and output. At this time, if all the images read and converted from the memory 21 are continuously played back, slow playback is performed. However, if digital image data that does not match the read signal cycle is discarded and played back discretely, playback at normal speed is performed. Is also possible.
If the normal speed is selected for both the recording and the reproduction, the recording in the memory 21 can be performed step by step, and the stepped video can be continuously reproduced.
【0026】このように、本実施形態の高速ビデオカメ
ラ1は、互いに周期の異なる撮影と再生を同時に処理す
ることができる。As described above, the high-speed video camera 1 of the present embodiment can simultaneously perform photographing and reproduction with different periods.
【0027】上述したアナログインタフェースに加え、
本実施形態の高速ビデオカメラ1は、ディジタルインタ
フェース7をも備えている。ディジタル信号で出力する
場合は、メモリ21から読み出されたディジタル信号が
そのまま画像圧縮回路31に供給され、所定の圧縮処理
を経てDVインタフェース33に供給されて表示装置や
記録装置に出力される。即ち、アナログ出力を選択する
場合は、DA変換回路23が汎用信号生成手段を構成
し、この一方、ディジタル出力を選択する場合は、画像
圧縮回路31とDVインタフェース33が汎用信号生成
手段を構成する。なお、本実施形態では、アナログイン
タフェースとディジタルインタフェース7の両方を備え
る場合について説明したが、これに限ることなく、要求
仕様に応じてどちらか一方のみ備えることとしても良
い。In addition to the analog interface described above,
The high-speed video camera 1 according to the present embodiment also includes a digital interface 7. When outputting as a digital signal, the digital signal read from the memory 21 is supplied to the image compression circuit 31 as it is, supplied to the DV interface 33 through a predetermined compression process, and output to a display device or a recording device. That is, when the analog output is selected, the DA conversion circuit 23 constitutes a general-purpose signal generation means, while when the digital output is selected, the image compression circuit 31 and the DV interface 33 constitute the general-purpose signal generation means. . In this embodiment, the case where both the analog interface and the digital interface 7 are provided has been described. However, the present invention is not limited to this, and only one of them may be provided according to the required specification.
【0028】メモリ制御部6は、本実施形態における再
生モード選択手段に該当し、動き検出回路19と2つの
マルチプレクサ41,51と状態制御回路43と書込カ
ウンタ45と読出カウンタ47と衝突検出回路49とリ
セットカウンタ55とを含む。The memory control unit 6 corresponds to the reproduction mode selection means in this embodiment, and includes the motion detection circuit 19, the two multiplexers 41 and 51, the state control circuit 43, the write counter 45, the read counter 47, and the collision detection circuit. 49 and a reset counter 55.
【0029】動き検出回路19は、AD変換回路17か
ら供給される映像信号に基づいて後述する再生モードを
切換えるための内部トリガ信号を生成する。The motion detection circuit 19 generates an internal trigger signal for switching a reproduction mode, which will be described later, based on the video signal supplied from the AD conversion circuit 17.
【0030】マルチプレクサ41は、図示しない外部の
トリガ生成回路から供給される外部トリガ信号または動
き検出回路19から供給される内部トリガ信号のいずれ
かを選択して状態制御回路43に供給する。The multiplexer 41 selects either an external trigger signal supplied from an external trigger generation circuit (not shown) or an internal trigger signal supplied from the motion detection circuit 19 and supplies the selected signal to the state control circuit 43.
【0031】状態制御回路43は、マルチプレクサ41
から供給される外部もしくは内部のトリガ信号、または
図示しないカウンタから供給されるリセット信号を受け
て後述する再生モードを切替え、これに対応した制御信
号を書込カウンタ45および読出カウンタ47に供給す
る。The state control circuit 43 includes a multiplexer 41
In response to an external or internal trigger signal supplied from the controller or a reset signal supplied from a counter (not shown), a reproduction mode described later is switched, and a corresponding control signal is supplied to the write counter 45 and the read counter 47.
【0032】書込カウンタ45および読出カウンタ47
は、状態制御回路43から供給される制御信号に基づい
て書込アドレスと読出アドレスをそれぞれ生成してマル
チプレクサ51に供給する。マルチプレクサ51は、書
込アドレスと読出アドレスを交互に選択してメモリ21
に供給する。また、衝突検出回路49は、書込カウンタ
45および読出カウンタ47から書込アドレスと読出ア
ドレスの供給を受けてこれらの生成タイミングを監視
し、同一のタイミングで供給されたときは、アドレスが
衝突したものとしてその旨を状態制御回路43に伝達す
る。リセットカウンタ55は、本実施形態において時間
測定手段に相当する。この衝突検出回路49とリセット
カウンタ55については後に詳述する。Write counter 45 and read counter 47
Generates a write address and a read address based on a control signal supplied from the state control circuit 43 and supplies the write address and the read address to the multiplexer 51. The multiplexer 51 alternately selects a write address and a read address and
To supply. Further, the collision detection circuit 49 receives the supply of the write address and the read address from the write counter 45 and the read counter 47, monitors the generation timing of these addresses, and when supplied at the same timing, the addresses collide. This is transmitted to the state control circuit 43 as such. The reset counter 55 corresponds to a time measuring unit in the present embodiment. The collision detection circuit 49 and the reset counter 55 will be described later in detail.
【0033】本実施形態の高速ビデオカメラ1におい
て、撮像およびメモリ21への画像データの書込は常に
高速クロック信号の周期で処理され、この一方、画像デ
ータの読出とそのディジタル処理は、常に標準速度クロ
ック信号の周期で処理される。従って、撮像タイミング
と映像再生タイミングとの間でタイミングずれが発生す
る。本実施形態の高速ビデオカメラ1では、メモリ制御
部6が複数の再生モード間で再生状態を適宜切換えるこ
とによりこのタイミングずれを処理している。In the high-speed video camera 1 of the present embodiment, the imaging and the writing of the image data to the memory 21 are always processed in the cycle of the high-speed clock signal. On the other hand, the reading of the image data and the digital processing thereof are always standard. Processing is performed at the cycle of the speed clock signal. Therefore, a timing shift occurs between the imaging timing and the video reproduction timing. In the high-speed video camera 1 according to the present embodiment, the memory control unit 6 processes the timing shift by appropriately switching the playback state between a plurality of playback modes.
【0034】メモリ制御部6の具体的な処理手順につい
て図面を参照しながら詳述する。The specific processing procedure of the memory control unit 6 will be described in detail with reference to the drawings.
【0035】図2はメモリ制御部6によるメモリ21へ
の書込・読出制御の一例を示す模式図である。同図にお
いて、紙面上方に記載した画面には、撮像部4により撮
影された被写体の映像を模式的に示す。各画面内に記載
された番号は、記録された時刻を示すスタンプである。
同図においてメモリは映像3枚分の記憶領域を有する。
前述したとおり、メモリ21の容量は最低でも映像10
枚分は必要であり、効果的には100枚程度が望まれ、
また撮像速度も標準ビデオ信号の3倍以上が望まれる
が、以下では説明を簡略化するため、メモリ容量が映像
3枚分のみで、撮影速度は通常ビデオ信号の2倍であ
り、また、メモリの各記憶領域は1画面分の記録容量を
有するものと仮定する。さらに、説明の簡便のため図2
においてはメモリの各記憶領域にそれぞれ0から2まで
の番地を付す。この番地は実際のメモリ21では上位ア
ドレスに該当し、下位アドレスは画像のドットに対応し
て画像のタイミングで高速にカウントされるが、簡素化
のため、この説明は省略し、以下では上位アドレスだけ
を単に番地と呼ぶ。また、図2の紙面下方に記載した画
面には、再生された標準ビデオ映像を模式的に示す。FIG. 2 is a schematic diagram showing an example of write / read control to / from the memory 21 by the memory control unit 6. In the same figure, the screen described in the upper part of the paper schematically shows an image of the subject captured by the imaging unit 4. The number described in each screen is a stamp indicating the recorded time.
In the figure, the memory has a storage area for three images.
As described above, the capacity of the memory 21 is at least
The number of sheets is necessary, and about 100 sheets are desired effectively,
It is desired that the imaging speed is three times or more that of the standard video signal. However, in order to simplify the description below, the memory capacity is only three images, and the shooting speed is twice that of a normal video signal. Is assumed to have a recording capacity for one screen. Further, for convenience of explanation, FIG.
, Addresses 0 to 2 are assigned to the respective storage areas of the memory. This address corresponds to the upper address in the actual memory 21, and the lower address is counted at high speed at the timing of the image corresponding to the dot of the image. Is simply called the street address. Further, the reproduced standard video image is schematically shown on the screen described below the page of FIG.
【0036】まず、メモリ制御部6により選択される再
生モードの具体的内容について図2を参照しながら簡単
に説明する。初期設定状態では、高速で撮影された映像
は全てメモリに書き込まれる。メモリは循環的に利用さ
れ、古い映像は破棄されている。再生側は、通常速度
(この例では2枚に1枚)で再生するので、読み出され
た映像は被写体本来の動作に対して飛び飛びになる。こ
の状態を「生映像状態(第1のモード)」と呼ぶ。即
ち、通常の撮像速度を有する普通のビデオカメラと同様
にして撮影した映像がそのまま再生されている状態であ
る。First, the specific contents of the reproduction mode selected by the memory control unit 6 will be briefly described with reference to FIG. In the initial setting state, all images shot at high speed are written to the memory. Memory is used cyclically, and old videos are discarded. Since the reproduction side reproduces at a normal speed (one in two in this example), the read image is skipped with respect to the original operation of the subject. This state is referred to as “raw video state (first mode)”. In other words, the video captured in the same manner as a normal video camera having a normal imaging speed is reproduced as it is.
【0037】次に、この状態で外部または内部で発生し
たトリガ信号がマルチプレクサ41を介して状態制御回
路43に供給されると(図1参照)、飛び飛びだった再
生をやめ、再生を連続的にする。即ち、記録された全て
の映像を再生する。この状態が「スロー再生状態(第2
のモード)」である。スロー再生状態では、メモリ21
への書込速度が再生(読出)速度よりも速いので、一定
時間の経過によりメモリ21の空き領域がなくなって、
書き込めなくなる。一方、スロー再生によって1枚の映
像が再生されてしまえば、そのディジタル画像データは
メモリ21から破棄してもよい。そこで、破棄されて空
きとなった記憶領域に新たにディジタル画像データを高
速で書き込む。この場合、記録動作よりも再生動作が遅
いので、記録可能な瞬間は飛び飛びになる。メモリ21
の記憶領域が空いた瞬間に記録するので、結果として
は、通常速度の記録・再生と同様に見える。但し、時間
的にはメモリ21内に一巡で格納できる映像枚数分だ
け、記録から再生に遅延がある状態になる。この状態を
「遅延再生状態(第3のモード)」と呼ぶ。この状態で
は、次のトリガ信号を受け入れることができないので、
適当な時期にリセット信号を受けて、生再生状態に強制
移行する。リセット信号はメモリ制御部6に含まれるリ
セットカウンタ55(図1参照)が生成し、第3のモー
ドへの移行時点からの時間経過をカウントして、所定時
間の経過によりリセット信号を生成して状態制御回路4
3に供給する。リセット信号を受けた状態制御回路43
は、メモリ21に格納されたディジタル画像データを全
て消去し、これにより再生モードは生再生状態に移行す
る。Next, in this state, when a trigger signal generated externally or internally is supplied to the state control circuit 43 via the multiplexer 41 (see FIG. 1), the skipped reproduction is stopped and the reproduction is continuously performed. I do. That is, all the recorded images are reproduced. This state is referred to as the “slow playback state (second
Mode). In the slow playback state, the memory 21
Since the writing speed to the memory 21 is faster than the reproducing (reading) speed, the free area of the memory 21 runs out after a certain period of time.
Cannot write. On the other hand, if one image is reproduced by slow reproduction, the digital image data may be discarded from the memory 21. Therefore, new digital image data is written at a high speed into the discarded and empty storage area. In this case, since the reproducing operation is slower than the recording operation, the recordable moment is skipped. Memory 21
Is recorded at the moment when the storage area is empty, and as a result, it looks like the recording / reproduction at the normal speed. However, in terms of time, there is a delay from recording to reproduction by the number of videos that can be stored in the memory 21 in one cycle. This state is referred to as a “delayed reproduction state (third mode)”. In this state, the next trigger signal cannot be accepted,
Upon receiving a reset signal at an appropriate time, the system forcibly shifts to a raw reproduction state. The reset signal is generated by a reset counter 55 (see FIG. 1) included in the memory control unit 6, counts the time elapsed since the transition to the third mode, and generates a reset signal when a predetermined time has elapsed. State control circuit 4
Supply 3 State control circuit 43 receiving reset signal
Deletes all the digital image data stored in the memory 21, whereby the reproduction mode shifts to the raw reproduction state.
【0038】図2に示すように、撮像画面1はメモリ番
地0に格納され、それに続く撮像画面2はメモリ番地1
へ、さらに撮像画面3はメモリ番地2へ書き込まれる。
この時間帯では、再生側は画面1をメモリ番地0から読
み出して再生するが、読出速度が記録速度よりも遅いの
で、撮像画面2が記録されたメモリ番地1は読み出すこ
となく破棄される。画面1を最後まで表示したら、次に
画面3を記録したメモリ番地2を読み出して再生する。
この読出タイミングに合致しない映像を廃棄するための
アルゴリズムは非常に簡単に作成でき、読出側が新しい
画面に番地を更新するタイミングで書込側で現在書き込
んでいるメモリの番地をコピーするだけでよい。このコ
ピーは、より具体的には図1に示す制御回路部5におい
て、書込カウンタ45がそのカウンタ値を読出カウンタ
47へ供給することにより処理する。このように、生映
像状態では、全撮影映像の記録動作と、飛び飛びでの再
生動作とを繰返す。As shown in FIG. 2, the imaging screen 1 is stored at the memory address 0, and the subsequent imaging screen 2 is stored at the memory address 1.
And the imaging screen 3 is written to the memory address 2.
In this time zone, the reproducing side reads the screen 1 from the memory address 0 and reproduces it. However, since the reading speed is lower than the recording speed, the memory address 1 on which the imaged screen 2 is recorded is discarded without reading. When the screen 1 is displayed to the end, the memory address 2 on which the screen 3 is recorded is read out and reproduced.
An algorithm for discarding an image that does not match the read timing can be created very easily, and it is only necessary to copy the address of the memory currently written on the writing side at the timing when the reading side updates the address on a new screen. More specifically, the copy is processed by the write counter 45 supplying the read value to the read counter 47 in the control circuit unit 5 shown in FIG. As described above, in the live video state, the recording operation of all the captured videos and the skipping reproduction operation are repeated.
【0039】生映像状態は、トリガ信号によってスロー
再生状態に移行する。スロー再生状態では、撮影映像の
全画面を記録し、記録された全画面を再生する。即ち、
図2において高速撮影映像4〜7がメモリに順次記録さ
れ、これに並行して記録画面4〜7がメモリ21から順
次読み出され標準速度にて再生される。ここで、画面7
がメモリ番地0に記録されていることに注意されたい。
メモリ番地0はもともと画面4を記録していたものであ
るが、画面7を書き込むタイミングでは既に再生済みで
あり内容は破棄できるので、このメモリ番地0に画面7
を上書きする。The raw video state is shifted to a slow reproduction state by a trigger signal. In the slow reproduction state, the entire screen of the captured video is recorded, and the recorded entire screen is reproduced. That is,
In FIG. 2, high-speed photographed images 4 to 7 are sequentially recorded in a memory, and in parallel with this, recorded screens 4 to 7 are sequentially read from a memory 21 and reproduced at a standard speed. Here, screen 7
Is recorded at the memory address 0.
The memory address 0 originally recorded the screen 4, but at the time of writing the screen 7, it has already been reproduced and the contents can be discarded.
Overwrite.
【0040】この一方、画面8を書き込むタイミングで
は、どのデータも破棄できないので、画面8を書き込む
ことはできない(書込不能)。撮影映像8は順番からす
るとメモリ番地1に書き込みを要求するが、メモリ番地
1は記録画像5を再生中であるので、書き込み不可能で
あり、書き込みは許可されない。その結果、画像8は記
録されない。On the other hand, at the timing of writing the screen 8, since no data can be discarded, the screen 8 cannot be written (write disabled). The photographed video 8 requests writing to the memory address 1 in order, but since the memory address 1 is reproducing the recorded image 5, writing is not possible and writing is not permitted. As a result, the image 8 is not recorded.
【0041】このような書き込めるか否かを判定するア
ルゴリズムは単純で、現在再生中の番地と次に記録しよ
うとする番地とが等しければ、書き込みをしないという
だけの判断でよい。この判断は、より具体的には図1に
示す制御回路部5において、書込カウンタ45から供給
されるカウンタ値と読出カウンタ47から供給されるカ
ウンタ値とを衝突検出回路49が照合し、カウンタ値が
等しい場合にその旨を状態制御回路43に供給する。状
態制御回路43は、衝突検出回路49の検出結果を受け
て書込カウンタ45のカウント値を無効にする。The algorithm for determining whether or not writing can be performed is simple. If the address being reproduced at present is equal to the address to be recorded next, it is sufficient to determine that writing is not performed. More specifically, the collision detection circuit 49 compares the counter value supplied from the write counter 45 with the counter value supplied from the read counter 47 in the control circuit unit 5 shown in FIG. When the values are equal, the fact is supplied to the state control circuit 43. The state control circuit 43 invalidates the count value of the write counter 45 in response to the detection result of the collision detection circuit 49.
【0042】図2に戻り、画面8の書込不能の次のタイ
ミングで、高速撮影映像9が再びメモリ番地1に書き込
みを要求する。この時は再生側はメモリ番地2の記録画
像6に移行しているので、画像9は番地1に書き込みを
許可される。同様に、画像10は書込が許可されず、次
の画像11は書込が許可される。即ち、スロー再生中に
メモリ21が満杯になると、再生して空きになった番地
に順次画像が記録される。Returning to FIG. 2, at the next timing of the screen 8 where writing is not possible, the high-speed photographed image 9 requests writing to the memory address 1 again. At this time, since the reproducing side has shifted to the recorded image 6 at the memory address 2, writing of the image 9 at the address 1 is permitted. Similarly, writing of the image 10 is not permitted, and writing of the next image 11 is permitted. That is, when the memory 21 becomes full during slow reproduction, images are sequentially recorded at addresses that have become empty after reproduction.
【0043】ここで記録された映像が再生されるのは、
スロー再生によって時間が伸長した分だけ遅れている。
たとえば、図2に示すように、高速撮影映像9が再生さ
れるのは、記録時間から見ると画像13が記録される時
間であり、従って、4コマ分の遅れがある(遅延再生状
態)。この遅れはメモリ21への書込速度とメモリ21
からの読出速度との関係から決まり、一定の遅れとな
る。この遅れを解消するためには次の3つ方法が考えら
れる。即ち、(1)外部で強制的にリセットする方法、
(2)所定時間をカウントして自動的にリセットする方
法、(3)記録する撮影画像を間引き、空きメモリを少
しづつ増やして、時間をかけて全てを空き状態にする方
法、である。Here, the recorded video is reproduced.
The time has been delayed by the slow playback.
For example, as shown in FIG. 2, the reproduction of the high-speed photographed video 9 is the time when the image 13 is recorded when viewed from the recording time, and there is a delay of four frames (delayed reproduction state). This delay depends on the writing speed to the memory 21 and the memory 21
It is determined from the relationship with the reading speed from the memory, and a certain delay occurs. The following three methods can be considered to eliminate this delay. That is, (1) a method of forcibly resetting externally,
(2) a method of automatically resetting by counting a predetermined time, and (3) a method of thinning out the recorded images to be recorded, gradually increasing an empty memory, and taking time to make all of them empty.
【0044】これら3つの方法のうち、(1)の方法は
単純明快であり、また、(2)の方法は、前述したリセ
ットカウンタ55を用いれば良いので説明は省略する
が、これら2つの方法を採用した場合は、リセットによ
って既にメモリ21に格納されたディジタル画像データ
が全て消去されて急に生映像モードに移行するので、遅
延時間分の映像が飛び欠落する。Of these three methods, the method (1) is simple and clear, and the method (2) uses the above-described reset counter 55, so that the description is omitted, but these two methods are omitted. Is adopted, all the digital image data already stored in the memory 21 is erased by the reset, and the mode immediately shifts to the raw video mode, so that the video for the delay time is skipped.
【0045】(3)の方法は次のように処理する。ま
ず、スロー再生状態でメモリ21に空き領域がなくなる
と、即座に前述した遅延再生状態に移行し、一定時間こ
の状態を続ける。その後、1画面分の記憶領域が空いて
も、メモリへの書き込み許可を与えず、この段階ではま
だ書き込まない。もう1画面分、合計2コマ分の記憶領
域が空き状態になって初めて書き込みを許可する。次に
は、メモリの記憶領域に画面3個分の室き領域ができる
まで許可を与えない。このような手順でメモリ21の空
き領域を増やし、遅延時間を徐々に低減して、時間をか
けてメモリ21の全記憶領域を空き状態にする。このア
ルゴリズムは、状態制御回路43が衝突検出回路49の
検出結果を受けて書込カウンタ45を制御することによ
り可能である。即ち、状態制御回路43は、本実施形態
における空容量調整手段をも構成する。第3の方法を再
生側から観察すると、スロー再生後に標準映像が再生さ
れ、その後早送り再生があって(間引き記録状態)、ま
た、生映像に戻るというように見える。この方法によれ
ば、リセットした場合のように突然の飛びはなく、連続
的な再生が得られるという利点がある。ただし、遅延の
解消にはやや長い時間を要する。The method (3) performs the following processing. First, when there is no free space in the memory 21 in the slow reproduction state, the state immediately shifts to the delay reproduction state described above, and this state is continued for a certain period of time. After that, even if the storage area for one screen is free, writing permission to the memory is not given, and writing is not yet performed at this stage. Writing is permitted only when the storage area for another frame, that is, a total of two frames, becomes empty. Next, permission is not given until there is a room area for three screens in the storage area of the memory. With such a procedure, the free area of the memory 21 is increased, the delay time is gradually reduced, and the entire storage area of the memory 21 is made empty over time. This algorithm can be realized by the state control circuit 43 receiving the detection result of the collision detection circuit 49 and controlling the write counter 45. That is, the state control circuit 43 also constitutes an empty capacity adjusting unit in the present embodiment. When observing the third method from the playback side, it appears that the standard video is played back after the slow playback, followed by fast-forward playback (thinned recording state), and then returns to the raw video. According to this method, there is an advantage that continuous reproduction can be obtained without a sudden jump as in the case of resetting. However, it takes a relatively long time to eliminate the delay.
【0046】図3は、以上の遅延解消方法による再生モ
ードの切替りを説明する状態遷移図である。即ち、同図
(a)は上記(1)および(2)のリセットのみによる
遅延解消方法、(b)は上記(3)の早送り再生を含む
遅延解消方法を示す。FIG. 3 is a state transition diagram for explaining the switching of the reproduction mode by the above-described delay eliminating method. That is, FIG. 7A shows the delay eliminating method by only resetting (1) and (2), and FIG. 8B shows the delay eliminating method including fast-forward reproduction of (3).
【0047】図3(a)に示すように、リセットのみに
よる遅延解消方法によれば、生映像状態から外部または
内部のトリガ信号によりスロー再生状態に遷移する。こ
こで上述した(1)の方法により強制リセットをかけれ
ば生映像状態に戻るが、スロー再生状態を継続してメモ
リ21が満杯となり遅延再生状態に遷移してから強制リ
セットしても良い。また、上述した(2)の方法では、
メモリ21が満杯となり遅延再生状態に遷移してから自
動的にリセットする。As shown in FIG. 3 (a), according to the delay elimination method using only resetting, a transition is made from a raw video state to a slow reproduction state by an external or internal trigger signal. Here, if the forced reset is performed by the method (1) described above, the display returns to the live video state. However, the slow reproduction state may be continued, the memory 21 may be full, and the transition to the delayed reproduction state may be performed. In the method (2) described above,
After the memory 21 becomes full and the state shifts to the delay reproduction state, it is automatically reset.
【0048】また、図3(b)に示す遅延解消方法によ
れば、まず、生映像状態から、スロー再生状態と遅延再
生状態を経て間引き記録状態(早送り再生状態)に遷移
する。ここで、スロー再生状態、遅延再生状態、間引き
記録状態のいずれの段階においても強制リセットは可能
だが、上述の(3)の方法によれば、間引き記録状態を
継続し、メモリ21の全記憶領域が空き状態となった後
に生映像状態に戻る。According to the delay elimination method shown in FIG. 3B, first, a transition is made from a raw video state to a thinned-out recording state (fast-forward reproduction state) through a slow reproduction state and a delayed reproduction state. Here, the forced reset can be performed in any of the slow reproduction state, the delayed reproduction state, and the thinned recording state. However, according to the method (3), the thinned recording state is continued and the entire storage area of the memory 21 is stored. Is returned to the raw video state after the is empty.
【0049】トリガ動作の変形例として、生映像状態に
おいて記録するメモリ21の番地と再生するメモリ21
の番地との間にオフセット(変位)を加えると、生映像
状態ですでに遅延した生映像を見ることになる。この状
態で、トリガ信号が入ると、このトリガ信号が入る直前
の瞬間までの映像をスロー再生することが可能である。
記録するメモリ番地と再生するメモリ番地との変位をメ
モリ容量の全体にわたって設定すれば、完全にトリガ前
のスロー再生となる。また、同様にしてメモリ容量の半
分について設定すれば、トリガ信号が入る前後の映像を
スロー再生することができる。この機能は、オシロスコ
ープに見られるプレーポストトリガ機能に類似してお
り、現象を解析するために役立つ機能である。As a modified example of the trigger operation, the address of the memory 21 for recording in the live video state and the memory 21 for reproduction are
When an offset (displacement) is added to the address, the user will see the already delayed raw video in the raw video state. In this state, when a trigger signal is input, it is possible to slowly reproduce the video up to the moment immediately before the input of the trigger signal.
If the displacement between the memory address to be recorded and the memory address to be reproduced is set over the entire memory capacity, the slow reproduction is completely performed before the trigger. Similarly, by setting about half of the memory capacity, the video before and after the trigger signal is input can be slowly reproduced. This function is similar to the play post trigger function found on oscilloscopes and is useful for analyzing phenomena.
【0050】トリガ信号には、外部からの信号以外に、
撮影している映像から、ディジタル画像処理によって、
高速に動く物体などを検出して内部的に生成することも
可能である。CCDセンサ11は常に高速撮影を続けて
いるので、時間的に連続した2枚の映像を比較するだけ
で、簡単にその動きを検出することができる。The trigger signal includes, besides an external signal,
From the video being shot, digital image processing
It is also possible to detect a fast-moving object or the like and generate it internally. Since the CCD sensor 11 continuously shoots at high speed, its movement can be easily detected only by comparing two temporally consecutive images.
【0051】図1に示す高速ビデオカメラ1において
は、メモリ制御部6の動き検出回路19が撮像部4から
供給される映像信号に基づいて内部トリガを生成する。In the high-speed video camera 1 shown in FIG. 1, the motion detection circuit 19 of the memory control unit 6 generates an internal trigger based on the video signal supplied from the imaging unit 4.
【0052】図4は、動き検出回路19の動作の一例を
説明する模式図である。撮像画面の中央に小領域を設定
し、物体がこの小領域を通過するとき、これを検出して
トリガ信号を生成する。検出のための演算方法として
は、小領域内の輝度について連続する2画面間で引き算
を実施する。例えば、図4(a)に示すように、物体
(ボール)の動きが遅く低速で小領域を通過する場合に
は、(映像(T+1)の輝度)−(映像Tの輝度)、
(映像(T+2)の輝度)−(映像(T+1)の輝度)
ともに引き算結果はあまり大きくなく、映像の変化も少
ない。この一方、同図(b)に示すように、物体(ボー
ル)の動きが速く高速で通過する場合、引き算結果は大
きく、また映像の変化量も多い。このように、簡単な処
理で、遅い変化は除去し、高速変化にのみ対応してトリ
ガ信号を生成することができる。FIG. 4 is a schematic diagram for explaining an example of the operation of the motion detection circuit 19. A small area is set at the center of the imaging screen, and when an object passes through this small area, this is detected and a trigger signal is generated. As a calculation method for detection, subtraction is performed between two consecutive screens for the luminance in the small area. For example, as shown in FIG. 4A, when the movement of the object (ball) is slow and passes through a small area at a low speed, (luminance of video (T + 1)) − (luminance of video T),
(Luminance of video (T + 2))-(luminance of video (T + 1))
In both cases, the result of the subtraction is not so large, and there is little change in the image. On the other hand, as shown in FIG. 3B, when the movement of the object (ball) passes fast and at high speed, the subtraction result is large and the amount of change in the image is large. In this way, with a simple process, a slow change can be removed and a trigger signal can be generated only in response to a fast change.
【0053】ここでは最も簡略な方法を説明したが、よ
り高度な画像処理を採用すれば、条件の厳しいトリガを
生成することも勿論可能である。さらに、「学習モー
ド」と呼ぶ特別な動作モードを予め用意すれば、トリガ
位置を自動的に設定することも可能である。この学習モ
ードヘは図示しないプッシュスイッチなどで生映像状態
から入ることができ、そのスイッチを離せば通常の生映
像状態に戻る。まず、映像を4×4程度に分割して、各
領域で被写体の動作を検出する。次に、学習モードにし
て(スイッチを押して)、カメラに被写体を写し、実際
にトリガさせたい動きを模擬的に動かす。例えば、図4
のボールであれば、CCDセンサ11の前で実際にボー
ルを横切らせる。学習モードでは、分割した各領域のど
れが最も大きな変化を示すかを学習し、記憶する。ま
た、学習モードに入る直前の画像の変化量をも記憶して
おく。この直前の変化量はいわばノイズレベルに相当す
る。学習モードでの変化量と学習モード直前の変化量か
ら適切な閾値を算出し、また、複数回の試行を学習させ
ることで、領域的な広がりを最適化することができる。
学習モードを抜けた後は、学習モードから算出したパラ
メータを使って、トリガ信号を生成する。この学習方法
の特徴は、(1)面倒な領域やレベルの設定が不要であ
る、(2)このためスイッチ類を大幅に削減できる、
(3)回路が簡単なので実現し易い、などである。Although the simplest method has been described here, it is of course possible to generate a trigger with strict conditions if more advanced image processing is employed. Furthermore, if a special operation mode called “learning mode” is prepared in advance, the trigger position can be automatically set. The learning mode can be entered from a live video state by a push switch (not shown) or the like. When the switch is released, the display returns to a normal live video state. First, the image is divided into about 4 × 4, and the motion of the subject is detected in each area. Next, the learning mode is set (by pressing the switch), the subject is photographed by the camera, and the movement to be actually triggered is simulated. For example, FIG.
In the case of the ball, the ball is actually crossed in front of the CCD sensor 11. In the learning mode, which of the divided areas shows the largest change is learned and stored. Further, the change amount of the image immediately before entering the learning mode is also stored. The amount of change immediately before this corresponds to a so-called noise level. By calculating an appropriate threshold value from the amount of change in the learning mode and the amount of change immediately before the learning mode, and learning a plurality of trials, it is possible to optimize the regional spread.
After exiting the learning mode, a trigger signal is generated using the parameters calculated from the learning mode. The features of this learning method are as follows: (1) No troublesome area or level setting is required; (2) Therefore, switches can be greatly reduced.
(3) The circuit is simple and easy to realize.
【0054】本実施形態の高速ビデオカメラ1の出力形
式として、アナログ形式では、NTSC互換信号やPA
L互換信号などが適し、また、ディジタル方式として
は、IEEE1394規格のDV(ディジタルビデオ)
端子などが適する。デジタルの場合においても、NTS
C互換のディジタル信号からの圧縮演算は、商用(家庭
用)ビデオカメラの集積回路が既に存在するので、極め
て容易に実施でき、その後の記録も市販の安価な装置を
利用できる。As an output format of the high-speed video camera 1 of the present embodiment, in an analog format, an NTSC compatible signal or PA
An L compatible signal or the like is suitable, and the digital system is DV (Digital Video) of the IEEE 1394 standard.
Terminals are suitable. Even in the digital case, NTS
The compression operation from the C-compatible digital signal can be performed very easily because the integrated circuit of the commercial (home) video camera already exists, and the subsequent recording can be performed by using a commercially available inexpensive device.
【0055】本発明にかかる高速ビデオカメラの実施例
として、CCDセンサにSONY製ICX054、AD
コンバータにアナログデバイス製AD9224、ディジ
タル信号処理部にザイリンクス製XC4010E、メモ
リに日立製HM628511、DAコンバータにアナロ
グデバイス製AD9760を用いて装置を試作した。試
作品によれば、256×240ドットの映像を約5msec
で撮影し、その映像を6倍のスロー再生状態で再生して
NTSCビデオ信号に変換することができた。この試作
品の体積は約450cm3であり、その重量は約300
g、その消費電力は5Wであった。As an embodiment of the high-speed video camera according to the present invention, a CCD sensor such as ICX054, AD
An apparatus was prototyped using an AD9224 manufactured by Analog Devices as a converter, a XC4010E manufactured by Xilinx for a digital signal processing unit, a HM628511 manufactured by Hitachi as a memory, and an AD9760 manufactured by Analog Devices as a DA converter. According to the prototype, an image of 256 x 240 dots is about 5 msec.
, And the video was played back in a 6 × slow playback state and converted to an NTSC video signal. The volume of this prototype is about 450 cm 3 and its weight is about 300
g, its power consumption was 5W.
【0056】このように、本発明によれば、従来製品に
比べて明らかに小型、軽量、低消費電力であり、部品数
から検討しても従来品に比べ桁違いに安価な高速ビデオ
カメラが実現できることが検証された。As described above, according to the present invention, a high-speed video camera which is clearly smaller, lighter, and consumes less power than conventional products, and which is inexpensively inexpensive as compared with conventional products even when considering the number of components. It was verified that it could be realized.
【0057】[0057]
【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。As described in detail above, the present invention has the following effects.
【0058】即ち、本発明によれば、高速で撮像できる
とともに標準の複合ビデオ信号で出力でき、ユーザイン
タフェースに優れたビデオカメラを安価に提供すること
ができる。これにより、高速ビデオ撮影が要求される各
種の研究分野において、簡単に撮影できる方法として採
用され、広く普及するであろう。その結果、これまで不
明であった科学的、技術的疑問が解明され、科学技術の
発展に貢献できると思われる。すぐに利用できる主な用
途としては、走行する自動車の認識、スポーツなどの高
速撮影、スロー再生の自動化、生物運動などの研究部門
での撮影、工場の製造ラインでの高速移動中物体の目視
検査などが考えられる。That is, according to the present invention, it is possible to provide an inexpensive video camera which can capture images at high speed and output a standard composite video signal, and has an excellent user interface. Accordingly, in various research fields requiring high-speed video shooting, it will be adopted as a method for easily shooting and will be widely used. As a result, previously unknown scientific and technical questions will be elucidated, and it will contribute to the development of science and technology. The main applications that can be used immediately are: recognition of running cars, high-speed shooting of sports, etc., automation of slow playback, shooting in research departments such as biological motion, visual inspection of high-speed moving objects on factory production lines And so on.
【図1】本発明にかかる高速ビデオカメラの実施の一形
態の概略を示すブロック図である。FIG. 1 is a block diagram schematically showing an embodiment of a high-speed video camera according to the present invention.
【図2】図1に示す高速ビデオカメラが備えるメモリ制
御部の動作の一例を示す模式図である。FIG. 2 is a schematic diagram showing an example of an operation of a memory control unit provided in the high-speed video camera shown in FIG.
【図3】撮像映像に対する再生映像の遅延を解消する方
法を説明する状態遷移図である。FIG. 3 is a state transition diagram illustrating a method for eliminating a delay of a reproduced video with respect to a captured video.
【図4】図1に示す高速ビデオカメラが備える動き検出
回路の動作を説明する模式図である。FIG. 4 is a schematic diagram illustrating an operation of a motion detection circuit included in the high-speed video camera shown in FIG.
1 高速ビデオカメラ 2 タイミング生成回路 3 同期信号生成回路 4 撮像部 5 ディジタル信号処理部 6 メモリ制御部 7 ディジタルインタフェース 8,15 増幅器 11 CCDセンサ 13 高速駆動回路 17 AD変換回路 19 動き検出回路 21 メモリ 23 DA変換回路 31 画像圧縮回路 33 DVインタフェース 41,51 マルチプレクサ 43 状態制御回路 45 書込カウンタ 47 読出カウンタ 49 衝突検出回路 55 リセットカウンタ DESCRIPTION OF SYMBOLS 1 High-speed video camera 2 Timing generation circuit 3 Synchronization signal generation circuit 4 Imaging part 5 Digital signal processing part 6 Memory control part 7 Digital interface 8,15 Amplifier 11 CCD sensor 13 High-speed drive circuit 17 AD conversion circuit 19 Motion detection circuit 21 Memory 23 DA conversion circuit 31 Image compression circuit 33 DV interface 41, 51 Multiplexer 43 State control circuit 45 Write counter 47 Read counter 49 Collision detection circuit 55 Reset counter
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成11年10月13日(1999.10.
13)[Submission date] October 13, 1999 (1999.10.
13)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】全図[Correction target item name] All figures
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図1】 FIG.
【図3】 FIG. 3
【図2】 FIG. 2
【図4】 FIG. 4
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C022 AA14 5C052 AA17 AC02 DD10 GA01 GB01 GC02 GD01 GD05 GD06 GE04 GF01 GF04 5C053 FA27 FA30 GA10 HA23 KA04 KA08 KA19 KA20 LA01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C022 AA14 5C052 AA17 AC02 DD10 GA01 GB01 GC02 GD01 GD05 GD06 GE04 GF01 GF04 5C053 FA27 FA30 GA10 HA23 KA04 KA08 KA19 KA20 LA01
Claims (11)
と、 前記撮像手段で撮像された被写体画像のそれぞれをディ
ジタル画像データに変換するA/D変換手段と、 ディジタル画像データのそれぞれを格納する記憶手段
と、 前記記憶手段に格納されたディジタル画像データを前記
第1の周期より長い第2の周期で読み出して、汎用の複
合ビデオ信号に変換する汎用信号生成手段と、 前記記憶手段に格納されたディジタル画像データのすべ
てを前記汎用信号生成手段に供給するか、前記記憶手段
に格納されたディジタル画像データの一部を前記汎用信
号生成手段に供給するかを切り替える再生モード選択手
段と、を備え、前記記憶手段は、新たなディジタル画像
データを格納するための空き領域がなくなると、古いデ
ィジタル画像データから順に新たなディジタル画像デー
タに更新することを特徴とする高速ビデオカメラ。1. An image pickup means for picking up an image of a subject at a first cycle; A / D conversion means for converting each of the subject images picked up by the image pickup means into digital image data; and storing each of the digital image data. A general-purpose signal generating unit that reads digital image data stored in the storage unit at a second period longer than the first period and converts the digital image data into a general-purpose composite video signal; Reproduction mode selection means for switching whether to supply all of the obtained digital image data to the general-purpose signal generation means or to supply a part of the digital image data stored in the storage means to the general-purpose signal generation means. The storage means sequentially stores the old digital image data when free space for storing new digital image data is exhausted. A high-speed video camera characterized by updating to new digital image data.
それぞれを前記第1の周期で格納することを特徴とする
請求項1に記載の高速ビデオカメラ。2. The high-speed video camera according to claim 1, wherein said storage means stores each of the digital image data at the first cycle.
に格納されたディジタル画像データを所定間隔で間引い
て読み出す第1のモードと、前記記憶手段に格納された
ディジタル画像データのすべてを読み出す第2のモード
と、前記記憶手段に格納されたディジタル画像データを
前記記憶手段の容量に応じた期間だけ遅延させて読み出
す第3のモードと、のいずれかを選択することを特徴と
する請求項1または2に記載の高速ビデオカメラ。3. The reproduction mode selection means comprises: a first mode for reading out digital image data stored in the storage means at predetermined intervals, and a second mode for reading out all the digital image data stored in the storage means. 2. A method according to claim 1, further comprising selecting one of a second mode and a third mode for reading out the digital image data stored in said storage means with a delay corresponding to a capacity of said storage means. Or the high-speed video camera according to 2.
前記第1のモードを選択し、所定のトリガ信号が入力さ
れると前記第2のモードを選択し、前記第2のモード選
択時に前記記憶手段に空き領域がなくなると前記第3の
モードを選択することを特徴とする請求項3に記載の高
速ビデオカメラ。4. The reproduction mode selection means selects the first mode in an initial state, selects the second mode when a predetermined trigger signal is input, and selects the second mode when the second mode is selected. 4. The high-speed video camera according to claim 3, wherein the third mode is selected when there is no free space in the storage unit.
ジタル画像データを互いに比較して、画像の動き量が所
定の基準量を超える箇所を検出する動き検出手段を備
え、 前記動き検出手段により前記箇所が検出されると、前記
再生モード選択手段に前記トリガ信号を供給することを
特徴とする請求項4に記載の高速ビデオカメラ。5. A motion detecting means for comparing a plurality of digital image data stored in said storage means with each other to detect a portion where a motion amount of an image exceeds a predetermined reference amount, wherein said motion detecting means 5. The high-speed video camera according to claim 4, wherein when the position is detected, the trigger signal is supplied to the reproduction mode selection unit.
の動作に応じて前記基準量を最適化する学習機能を有す
ることを特徴とする請求項5に記載の高速ビデオカメ
ラ。6. The high-speed video camera according to claim 5, wherein said motion detecting means has a learning function of optimizing said reference amount according to a desired motion of a desired subject.
ードを選択した後、所定のリセット信号が入力される
と、前記記憶手段に格納されている全ディジタル画像デ
ータを消去して前記第1のモードを選択することを特徴
とする請求項4ないし6のいずれかに記載の高速ビデオ
カメラ。7. When a predetermined reset signal is input after selecting the third mode, the reproduction mode selection means erases all digital image data stored in the storage means and deletes the digital image data. 7. The high-speed video camera according to claim 4, wherein one mode is selected.
ドを選択した時点からの時間経過を測定する時間測定手
段をさらに備え、 前記時間測定手段により測定される時間が所定の時間に
達すると前記再生モード選択手段に前記リセット信号を
供給することを特徴とする請求項7に記載の高速ビデオ
カメラ。8. The apparatus according to claim 1, further comprising a time measuring means for measuring an elapsed time from a point in time when said reproduction mode selecting means selects said third mode, wherein a time measured by said time measuring means reaches a predetermined time. The high-speed video camera according to claim 7, wherein the reset signal is supplied to the reproduction mode selection unit.
ドを選択すると、前記記憶手段に新たなディジタル画像
データを格納する時間間隔と、前記記憶手段に格納され
たディジタル画像データを読み出す時間間隔とを調整し
て、徐々に前記記憶手段の空き容量を増やす空き容量調
整手段をさらに備え、 前記再生モード選択手段は、前記第3のモードを選択し
た後、前記空き容量調整手段が前記記憶手段のすべての
記憶領域を空き状態にした時点で、前記第1のモードを
選択することを特徴とする請求項7または8に記載の高
速ビデオカメラ。9. A time interval for storing new digital image data in said storage means and a time interval for reading out digital image data stored in said storage means when said reproduction mode selection means selects said third mode. And a free space adjusting means for gradually increasing the free capacity of the storage means, wherein the reproduction mode selection means selects the third mode, and then the free space adjustment means sets the storage capacity to the storage means. 9. The high-speed video camera according to claim 7, wherein the first mode is selected when all of the storage areas are empty.
画像データを前記複合ビデオ信号と互換性のあるアナロ
グ映像信号に変換するD/A変換手段を含むことを特徴
とする請求項1ないし9のいずれかに記載の高速ビデオ
カメラ。10. The apparatus according to claim 1, wherein said general-purpose signal generation means includes a D / A conversion means for converting said digital image data into an analog video signal compatible with said composite video signal. A high-speed video camera according to any of the above.
画像データを前記複合ビデオ信号と互換性のあるディジ
タル映像信号に変換するディジタルビデオ信号生成手段
を含むことを特徴とする請求項1ないし10のいずれか
に記載の高速ビデオカメラ。11. The apparatus according to claim 1, wherein said general-purpose signal generating means includes digital video signal generating means for converting said digital image data into a digital video signal compatible with said composite video signal. A high-speed video camera according to any of the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27948299A JP4326637B2 (en) | 1999-09-30 | 1999-09-30 | High speed video camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27948299A JP4326637B2 (en) | 1999-09-30 | 1999-09-30 | High speed video camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001103356A true JP2001103356A (en) | 2001-04-13 |
JP4326637B2 JP4326637B2 (en) | 2009-09-09 |
Family
ID=17611672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27948299A Expired - Fee Related JP4326637B2 (en) | 1999-09-30 | 1999-09-30 | High speed video camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4326637B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008068933A1 (en) * | 2006-11-30 | 2008-06-12 | Sony Corporation | Imaging apparatus, method of controlling imaging apparatus, program for the method, and recording medium saving the program |
JP2009017481A (en) * | 2007-07-09 | 2009-01-22 | Keyence Corp | Photographing control device, photographing control method, and program |
JP2009506694A (en) * | 2005-08-31 | 2009-02-12 | ファン キケルベルジュ リュック | Method and apparatus for playing back recorded material at different rates |
JP2010035007A (en) * | 2008-07-30 | 2010-02-12 | Nikon Corp | Image reproducing device and image reproducing program |
US7889974B2 (en) | 2002-12-10 | 2011-02-15 | Sony Computer Entertainment Inc. | Method and apparatus for editing images, and method and apparatus for reproducing the edited images |
JP2011193424A (en) * | 2010-02-16 | 2011-09-29 | Casio Computer Co Ltd | Imaging apparatus and method, and program |
US8094991B2 (en) | 2007-12-14 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods and apparatus for recording and reproducing a moving image, and a recording medium in which program for executing the methods is recorded |
JP2013225860A (en) * | 2007-05-30 | 2013-10-31 | Intellectual Ventures Second Llc | Camera configurable for autonomous operation |
US9025929B2 (en) | 2006-10-30 | 2015-05-05 | Sony Corporation | Image capturing apparatus and image capturing method |
-
1999
- 1999-09-30 JP JP27948299A patent/JP4326637B2/en not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7889974B2 (en) | 2002-12-10 | 2011-02-15 | Sony Computer Entertainment Inc. | Method and apparatus for editing images, and method and apparatus for reproducing the edited images |
JP2009506694A (en) * | 2005-08-31 | 2009-02-12 | ファン キケルベルジュ リュック | Method and apparatus for playing back recorded material at different rates |
US9661291B2 (en) | 2006-10-30 | 2017-05-23 | Sony Corporation | Image capturing apparatus and image capturing method |
US10708563B2 (en) | 2006-10-30 | 2020-07-07 | Sony Corporation | Image capturing apparatus and image capturing method |
US11750937B2 (en) | 2006-10-30 | 2023-09-05 | Sony Group Corporation | Image capturing apparatus and image capturing method |
US11388380B2 (en) | 2006-10-30 | 2022-07-12 | Sony Corporation | Image capturing apparatus and image capturing method |
US10986323B2 (en) | 2006-10-30 | 2021-04-20 | Sony Corporation | Image capturing apparatus and image capturing method |
US10313648B2 (en) | 2006-10-30 | 2019-06-04 | Sony Corporation | Image capturing apparatus and image capturing method |
US9866811B2 (en) | 2006-10-30 | 2018-01-09 | Sony Corporation | Image capturing apparatus and image capturing method |
US9538153B1 (en) | 2006-10-30 | 2017-01-03 | Sony Corporation | Image capturing apparatus and image capturing method |
US9025929B2 (en) | 2006-10-30 | 2015-05-05 | Sony Corporation | Image capturing apparatus and image capturing method |
KR101413926B1 (en) * | 2006-11-30 | 2014-06-30 | 소니 주식회사 | Imaging apparatus and method of controlling imaging apparatus |
WO2008068933A1 (en) * | 2006-11-30 | 2008-06-12 | Sony Corporation | Imaging apparatus, method of controlling imaging apparatus, program for the method, and recording medium saving the program |
US8405735B2 (en) | 2006-11-30 | 2013-03-26 | Sony Corporation | System and method for controlling recording in an image processing appartus in a slow motion taking mode |
JP2013225860A (en) * | 2007-05-30 | 2013-10-31 | Intellectual Ventures Second Llc | Camera configurable for autonomous operation |
JP2009017481A (en) * | 2007-07-09 | 2009-01-22 | Keyence Corp | Photographing control device, photographing control method, and program |
US8094991B2 (en) | 2007-12-14 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods and apparatus for recording and reproducing a moving image, and a recording medium in which program for executing the methods is recorded |
JP2010035007A (en) * | 2008-07-30 | 2010-02-12 | Nikon Corp | Image reproducing device and image reproducing program |
JP2011193424A (en) * | 2010-02-16 | 2011-09-29 | Casio Computer Co Ltd | Imaging apparatus and method, and program |
Also Published As
Publication number | Publication date |
---|---|
JP4326637B2 (en) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3926316B2 (en) | Imaging device | |
KR20190109723A (en) | Electronic device | |
US7528865B2 (en) | Digital movie camera and method of controlling operations thereof | |
JP3720812B2 (en) | Television camera | |
EP1667418A2 (en) | Digital camera having video file creating function | |
JP4643407B2 (en) | Frame rate conversion device and imaging device | |
JP2005519534A (en) | Dynamic range video recording and playback system and method | |
US5251027A (en) | Telephoto sensor trigger in a solid state motion analysis system | |
US7755675B2 (en) | Information processing apparatus and recording medium | |
JP2013141195A (en) | Imaging device | |
JP2001103356A (en) | High-speed video camera | |
JPH06181561A (en) | Electronic still camera | |
KR100564186B1 (en) | Electronic camera | |
WO2006104269A1 (en) | Display device and display method | |
JP2005051663A (en) | Recording regenerating method of monitoring video signal and recording reproducing apparatus of device monitoring video signal | |
JP2007334779A (en) | Target image retrieving device, and control method therefor | |
JP2013110562A (en) | Imaging apparatus | |
JP2002077780A (en) | Image signal record reproduction control device | |
JP2003198900A (en) | Digital camera | |
JP6569188B2 (en) | Imaging device | |
JP5682590B2 (en) | Imaging device and image display device | |
JPH1175106A (en) | Still image camera | |
JP2018195892A (en) | Imaging apparatus | |
JP2010187111A (en) | Image capturing apparatus | |
JPH07203273A (en) | Video camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |