JP2001102875A - Semiconductor amplifier circuit and semiconductor electret capacitor microphone - Google Patents

Semiconductor amplifier circuit and semiconductor electret capacitor microphone

Info

Publication number
JP2001102875A
JP2001102875A JP28142099A JP28142099A JP2001102875A JP 2001102875 A JP2001102875 A JP 2001102875A JP 28142099 A JP28142099 A JP 28142099A JP 28142099 A JP28142099 A JP 28142099A JP 2001102875 A JP2001102875 A JP 2001102875A
Authority
JP
Japan
Prior art keywords
amplifier circuit
semiconductor
signal
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28142099A
Other languages
Japanese (ja)
Inventor
Takanobu Takeuchi
孝信 竹内
Yoshiaki Obayashi
義昭 大林
Mamoru Yasuda
護 安田
Shinichi Saeki
真一 佐伯
Shuji Osawa
周治 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Mitsubishi Electric Corp
Original Assignee
Hosiden Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp, Mitsubishi Electric Corp filed Critical Hosiden Corp
Priority to JP28142099A priority Critical patent/JP2001102875A/en
Priority to CN 00104109 priority patent/CN1290998A/en
Priority to EP20000307278 priority patent/EP1096831A2/en
Publication of JP2001102875A publication Critical patent/JP2001102875A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00Electrostatic transducers
    • H04R19/01Electrostatic transducers characterised by the use of electrets

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to be hardly affected by a burst noise. SOLUTION: This circuit is provided with a voltage converting circuit 10 for inputting a fine signal α and outputting the relevant signal as a voltage signal β and an amplifier circuit for inputting the voltage signal β and amplifying out the relevant signal, and the voltage converting circuit 10 and the amplifier circuit 20 are formed inside the same semiconductor chip C. Namely, since the input terminal of the amplifier circuit 20 is hidden inside the semiconductor chip C, the burst noise is hardly inputted to the amplifier circuit 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明はバーストノイズの影
響を受け難い半導体増幅回路及び携帯電話等に用いられ
る半導体エレクトレットコンデンサマイクロホンに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor amplifying circuit which is hardly affected by burst noise and a semiconductor electret condenser microphone used for a cellular phone or the like.

【0002】[0002]

【従来の技術】デジタル携帯電話等のマイクとしては半
導体エレクトレットコンデンサマイクロホンが用いられ
ることが多い。
2. Description of the Related Art A semiconductor electret condenser microphone is often used as a microphone of a digital portable telephone or the like.

【0003】従来の半導体エレクトレットコンデンサマ
イクロホンは図10に示すように、エレクトレット化さ
れた高分子フィルムであってリング1に貼着された振動
膜2と、振動膜2に対向して配置された背極3と、背極
3とリング1との間に介在されており振動膜2と背極3
との間に空間を開けるためのスペーサ4と、背極3を保
持する背極ホルダ5と、プリント基板8上に取り付けら
れたICチップ61、62と、これらを収納するケース
7とを備えた基本構造となっている。なお、図中9は前
面クロスである。
As shown in FIG. 10, a conventional semiconductor electret condenser microphone is a polymer film formed into an electret, and a vibrating film 2 adhered to a ring 1 and a back surface arranged opposite to the vibrating film 2. The vibrating membrane 2 and the back electrode 3 are interposed between the pole 3, the back electrode 3 and the ring 1.
And a back electrode holder 5 for holding the back electrode 3, IC chips 61 and 62 mounted on a printed circuit board 8, and a case 7 for accommodating them. It has a basic structure. In the drawing, reference numeral 9 denotes a front cross.

【0004】振動膜2と背極3とでコンデンサが形成さ
れており、振動膜2の振動によりコンデンサの容量が変
化することを利用して音声を音声信号に変換し、同信号
を増幅して出力するようになっている。同信号を増幅す
る回路としては、図11に示すような半導体増幅回路が
使用されることが多い。
A capacitor is formed by the vibrating membrane 2 and the back electrode 3, and the sound is converted into an audio signal by utilizing the fact that the capacitance of the capacitor changes due to the vibration of the vibrating membrane 2, and the signal is amplified. Output. As a circuit for amplifying the signal, a semiconductor amplifier circuit as shown in FIG. 11 is often used.

【0005】同回路は、音声信号を電圧信号に変換して
出力する電圧変換回路Aと、電圧変換回路Aから入力さ
れた電圧信号を増幅して出力するアンプ回路Bとから構
成されている。ICチップ61には電圧変換回路Aが、
ICチップ62にはアンプ回路Bが各々作成されてい
る。なお、Vddは電源電圧端子、GNDは接地電圧端
子、Vout1は電圧変換回路Aの出力端子、Vout
はアンプ回路Bの出力端子を各々示している。
The circuit comprises a voltage conversion circuit A for converting an audio signal into a voltage signal and outputting the voltage signal, and an amplifier circuit B for amplifying and outputting the voltage signal input from the voltage conversion circuit A. The IC chip 61 has a voltage conversion circuit A,
Each of the IC chips 62 has an amplifier circuit B formed therein. Vdd is a power supply voltage terminal, GND is a ground voltage terminal, Vout1 is an output terminal of the voltage conversion circuit A, Vout
Denotes output terminals of the amplifier circuit B.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来例による場合、半導体増幅回路がバーストノイズの影
響を受け易いという欠点がある。即ち、デジタル携帯電
話(TDMA方式)に備えられた高周波発振器がバース
トノイズ(RFバースト信号)の発生源となっており、
高周波発振器から輻射したバーストノイズが電源ライン
や配線ラインに入り込み、その結果、半導体増幅回路の
出力信号に大きなバーストノイズ成分(バースト動作周
波数:200〜400Hz)が現われる。特に、アンプ
回路Bの入力信号ラインが露出しており、同ラインに入
り込んだバーストノイズがアンプ回路Bにより増幅され
ることから、半導体エレクトレットコンデンサマイクロ
ホン、ひいては携帯電話等の低ノイズ化を図る上で大き
な問題となっている。
However, in the case of the above conventional example, there is a disadvantage that the semiconductor amplifier circuit is easily affected by burst noise. That is, a high frequency oscillator provided in a digital mobile phone (TDMA system) is a source of burst noise (RF burst signal),
Burst noise radiated from the high-frequency oscillator enters a power supply line or a wiring line, and as a result, a large burst noise component (burst operation frequency: 200 to 400 Hz) appears in an output signal of the semiconductor amplifier circuit. In particular, since the input signal line of the amplifier circuit B is exposed, and the burst noise that enters the line is amplified by the amplifier circuit B, it is necessary to reduce the noise of the semiconductor electret condenser microphone, and thus the mobile phone and the like. It is a big problem.

【0007】もっとも、アンプ回路20の出力段にノイ
ズ阻止用のコンデンサを設けるようにすると、低レベル
のバーストノイズに対しては有効であるものの、ノイズ
対策として必ずしも十分ではなく、部品点数の増加とい
う点で低コスト化を図る上で障害となる。
Although providing a noise-blocking capacitor at the output stage of the amplifier circuit 20 is effective for low-level burst noise, it is not always sufficient as a noise countermeasure and increases the number of parts. This is an obstacle to cost reduction.

【0008】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、バーストノイズの
影響を受け難い半導体増幅回路及び半導体エレクトレッ
トコンデンサマイクロホンを提供することにある。
The present invention has been made in view of the above background, and an object of the present invention is to provide a semiconductor amplifier circuit and a semiconductor electret condenser microphone which are hardly affected by burst noise.

【0009】[0009]

【課題を解決するための手段】本発明に係る半導体増幅
回路は、微小信号を増幅して出力する回路であって、微
小信号が入力されており当該信号を電圧信号として出力
する電圧変換回路と、電圧変換回路から出力された電圧
信号が入力されており当該信号を増幅して出力するアン
プ回路とを備えており、電圧変換回路及びアンプ回路が
同一の半導体チップ内において作成されていることを特
徴としている。
A semiconductor amplifier circuit according to the present invention is a circuit for amplifying and outputting a small signal, comprising a voltage conversion circuit which receives a small signal and outputs the signal as a voltage signal. And an amplifier circuit to which a voltage signal output from the voltage conversion circuit is input and amplify and output the signal, and that the voltage conversion circuit and the amplifier circuit are formed in the same semiconductor chip. Features.

【0010】このような構成による場合、アンプ回路の
入力端子が半導体チップ内に隠されることから、アンプ
回路にバーストノイズが入力され難くなる。
In such a configuration, since the input terminal of the amplifier circuit is hidden in the semiconductor chip, it becomes difficult for burst noise to be input to the amplifier circuit.

【0011】電圧変換回路としては、ソース接地されて
おり前記微小信号がゲートに入力された接合型又はMO
S型のFETと、FETのドレインと電源ラインとの間
に接続されておりFETのドレイン電流を電圧に変換し
電圧信号として出力する抵抗とを有した構成のものを用
いるようにすると良い。
As the voltage conversion circuit, a junction type or MO having the source grounded and the small signal input to the gate is used.
It is preferable to use an S-type FET and a resistor that is connected between the drain of the FET and the power supply line and has a resistance that converts the drain current of the FET into a voltage and outputs the voltage as a voltage signal.

【0012】電圧変換回路として、より好ましくは、微
小信号がゲートに入力されており且つソース接地された
接合型又はMOS型の第1のFETと、第1のFETの
ドレインと電源ラインとの間にソース・ドレイン間が接
続されておりソース電圧を電圧信号として出力する第2
のFETと、電源ライン上の電源電圧を入力として基準
電圧を生成し第2のFETのゲートに出力する基準電圧
生成回路とを有した構成のものを用いるようにすること
が望ましい。
As the voltage conversion circuit, it is more preferable that a small signal is input to the gate and the source is connected to the junction-type or MOS-type first FET, and between the drain of the first FET and the power supply line. Is connected between the source and the drain, and outputs a source voltage as a voltage signal.
And a reference voltage generation circuit that generates a reference voltage by using the power supply voltage on the power supply line as an input and outputs the reference voltage to the gate of the second FET.

【0013】このような構成による場合、電源ライン等
に入り込んだバーストノイズにより電源電圧が変動する
と、第2のFETのソース電圧が変動するものの、第2
のFETのゲートに入力される基準電圧も同時に変動す
ることから、第2のFETのソース電圧の変動の度合い
は電源電圧のそれに比べて小さい。それ故、電源ライン
等にバーストノイズが入り込んでも、アンプ回路に入力
されるバーストノイズは小さくなる。
In such a configuration, if the power supply voltage fluctuates due to burst noise entering the power supply line or the like, the source voltage of the second FET fluctuates, but the second FET fluctuates.
Since the reference voltage input to the gate of the second FET also changes at the same time, the degree of change in the source voltage of the second FET is smaller than that of the power supply voltage. Therefore, even if the burst noise enters the power supply line or the like, the burst noise input to the amplifier circuit is reduced.

【0014】アンプ回路には、当該回路のゲインを外部
から調整可能にするためのゲイン調整回路を設けるよう
にすることが望ましい。なぜなら、電圧変換回路の特性
上のバラツキをアンプ回路のゲイン調整により吸収する
ことが可能だからである。
It is desirable that the amplifier circuit be provided with a gain adjustment circuit for making the gain of the circuit externally adjustable. This is because variations in the characteristics of the voltage conversion circuit can be absorbed by adjusting the gain of the amplifier circuit.

【0015】より好ましくは、アンプ回路の出力と電源
ライン及び/又は接地ラインとの間にトランジスタを用
いて作成したサージ保護用のキャパシタンスを設けるよ
うにすることが望ましい。なぜなら、バーストノイズの
影響を受けてアンプ回路の出力に大きなバーストノイズ
成分が現われても、これがキャパシタンスにより阻止さ
れるからである。
More preferably, it is desirable to provide a surge protection capacitance formed using a transistor between the output of the amplifier circuit and the power supply line and / or the ground line. This is because even if a large burst noise component appears in the output of the amplifier circuit under the influence of the burst noise, this component is prevented by the capacitance.

【0016】本発明の半導体エレクトレットコンデンサ
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力するデバイスであって、音声信号を増幅
するに当たり、上記半導体増幅回路を用いたことを特徴
としている。
In the semiconductor electret condenser microphone of the present invention, a capacitor is formed by the vibrating film and the back electrode, and the sound is converted into a sound signal by utilizing the fact that the capacitance of the capacitor changes due to the vibration of the vibrating film. A device for amplifying and outputting the signal, wherein the semiconductor amplifier is used for amplifying the audio signal.

【0017】半導体エレクトレットコンデンサマイクロ
ホンとしては、上記半導体増幅回路が作成された半導体
チップの上面側に前記背極としての役目を果たす電極層
が設けられている構造のものを用いると良い。
The semiconductor electret condenser microphone preferably has a structure in which an electrode layer serving as the back electrode is provided on the upper surface side of the semiconductor chip on which the semiconductor amplifier circuit is formed.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は半導体増幅回路の回路図、
図2は半導体増幅回路の変形例を説明するための回路
図、図3は半導体エレクトレットコンデンサマイクロホ
ンの概略的断面図、図4は同マイクロホンのケースの概
略的分解斜視図、図5(A)は同ケースの概略的断面
図、(B)は同ケースの概略的底面図、図6は同マイク
ロホンのスペーサ層の概略的平面図、図7は同マイクロ
ホンの振動膜の概略的断面図、図8は図2に示す回路に
おいて、マイクロホンとの電気接続関係を示した回路
図、図9は同回路の出力信号に含まれるバーストノイズ
のレベルと周波数との関係を示すグラフである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a semiconductor amplifier circuit,
FIG. 2 is a circuit diagram for explaining a modification of the semiconductor amplifier circuit, FIG. 3 is a schematic sectional view of a semiconductor electret condenser microphone, FIG. 4 is a schematic exploded perspective view of a case of the microphone, and FIG. FIG. 6B is a schematic bottom view of the same case, FIG. 6 is a schematic plan view of a spacer layer of the microphone, FIG. 7 is a schematic sectional view of a diaphragm of the microphone, FIG. Is a circuit diagram showing the electrical connection relationship with the microphone in the circuit shown in FIG. 2, and FIG. 9 is a graph showing the relationship between the level of burst noise contained in the output signal of the circuit and the frequency.

【0019】ここに例として掲げる半導体増幅回路は、
携帯電話用の半導体エレクトレットコンデンサマイクロ
ホンにおいて検出された微小な音声信号γを増幅して出
力する回路であって、図1に示すように音声信号が入力
されており当該信号を電圧信号として出力する電圧変換
回路10と、電圧信号が入力されており当該信号を増幅
し音声信号γとして出力するアンプ回路20とを備えた
基本構成となっている。この半導体増幅回路において最
も特徴的であるのは、電圧変換回路10及びアンプ回路
20が同一の半導体チップC内において作成されている
点である。
The semiconductor amplifier circuit given here as an example is as follows.
A circuit for amplifying and outputting a small audio signal γ detected in a semiconductor electret condenser microphone for a mobile phone. A voltage to which an audio signal is input as shown in FIG. 1 and the signal is output as a voltage signal The basic configuration includes a conversion circuit 10 and an amplifier circuit 20 to which a voltage signal is input and which amplifies the signal and outputs it as an audio signal γ. The most characteristic feature of this semiconductor amplifier circuit is that the voltage conversion circuit 10 and the amplifier circuit 20 are formed in the same semiconductor chip C.

【0020】なお、半導体チップCの外面には、電源電
圧を入力するための電源電圧端子Vdd、接地電圧端子
GND、音声信号αを入力するための入力端子Vin、
音声信号γを出力するための出力端子Voutが各々設
けられている。図中Lは電源ライン、Gは接地ライン
(ベタアースパターン)を示している。以下、各構成回
路について説明する。
A power supply voltage terminal Vdd for inputting a power supply voltage, a ground voltage terminal GND, an input terminal Vin for inputting an audio signal α, are provided on the outer surface of the semiconductor chip C.
Output terminals Vout for outputting the audio signal γ are provided. In the figure, L indicates a power supply line, and G indicates a ground line (solid earth pattern). Hereinafter, each constituent circuit will be described.

【0021】電圧変換回路10はソース接地されており
音声信号αがゲートに入力されたFET11と、FET
11のドレインと電源ラインLとの間に接続されており
FET11のドレイン電流を電圧に変換し電圧信号βと
して出力する抵抗12と、FET11のゲート電圧を0
Vにバイアスするためのバイアス回路13とを有した構
成となっている。FET11としてはNチャンネルのテ
ィプレッションタイプの接合型FETを用いているが、
CMOS型FETを用いても良い。また、バイアス回路
13としてはダイオード又はギガオーダーの抵抗を用い
ている。
The voltage conversion circuit 10 is grounded at the source and has an FET 11 having an audio signal α input to its gate,
A resistor 12 connected between the drain of the FET 11 and the power supply line L for converting the drain current of the FET 11 into a voltage and outputting it as a voltage signal β, and a gate voltage of the FET 11 of 0
And a bias circuit 13 for biasing to V. As the FET 11, an N-channel junction type junction FET is used.
A CMOS FET may be used. Further, a diode or a resistor of the order of giga is used as the bias circuit 13.

【0022】アンプ回路20としては、高入力インピー
ダンス・低出力インピーダンスのオペアンプ21を用い
ており、電圧信号βを非反転増幅して音声信号γを生成
するようになっている。
As the amplifier circuit 20, an operational amplifier 21 having a high input impedance and a low output impedance is used, and a voltage signal β is non-inverted and amplified to generate an audio signal γ.

【0023】以上のように構成された半導体増幅回路の
動作について説明する。FET11のゲートにはバイア
ス回路13が設けられていることから、FET11のゲ
ート・ソース間電圧VGSのバイアスは0Vとなる。VGS
=0のときのFET11のドレイン電流ID をIDSS
して表すと、IDSS とFET11のピンチオフ電圧V P
との関係は次式に示す通りとなる。なお、βはFET1
1のゲートサイズによって決まる定数である。
In the semiconductor amplifier circuit having the above-described structure,
The operation will be described. A via is connected to the gate of FET11.
Since the switching circuit 13 is provided, the gate of the FET 11 is
Gate-source voltage VGSBecomes 0V. VGS
= 0, the drain current I of the FET 11DTo IDSSWhen
When expressed asDSSAnd the pinch-off voltage V of the FET 11 P
Is as shown in the following equation. Β is FET1
This is a constant determined by the gate size of 1.

【0024】[0024]

【数1】 (Equation 1)

【0025】また、VGS=0のときの音声信号αの電圧
変化ΔVINとFET11のドレイン電流ID の電流変化
ΔID との関係は次式に示す通りとなる。
Further, the relationship between the current change [Delta] I D of the drain current I D of the voltage change [Delta] V IN and FET11 audio signal α when the V GS = 0 is as shown in the following equation.

【0026】[0026]

【数2】 (Equation 2)

【0027】よって、ΔID は数2と数1により次式で
表される。
Therefore, ΔI D is represented by the following equation by using Equations 2 and 1.

【0028】[0028]

【数3】 (Equation 3)

【0029】即ち、音声信号αがΔVINだけ変化する
と、FET11のドレイン電流ID がΔID だけ変化す
る。オペアンプ21の入力インピーダンスは非常に高
く、ドレイン電流ID は抵抗R12に流れることから、
オペアンプ21の入力電圧Vaは次のように変化する。
なお、抵抗R12の抵抗値をRとして表している。
[0029] That is, the voice signal α is changed by [Delta] V IN, the drain current I D of the FET11 is changed by [Delta] I D. Since the input impedance of the operational amplifier 21 is very high and the drain current ID flows through the resistor R12,
The input voltage Va of the operational amplifier 21 changes as follows.
Note that the resistance value of the resistor R12 is represented as R.

【0030】[0030]

【数4】 (Equation 4)

【0031】VGS=0のときのFET11のドレイン電
流ID はIDSS であることから、Vaの直流成分は次式
で表される。なお、電源電圧をVDDとしても表してい
る。
Drain current I D of FET11 when the [0031] V GS = 0 is because it is I DSS, the DC component of Va is expressed as follows. The power supply voltage is also represented as V DD .

【0032】[0032]

【数5】 (Equation 5)

【0033】音声信号αが電圧変換回路10が入力され
ると、同回路において図4及び図5に示すように同信号
に比例した電圧Vaが生成され、これが電圧信号βとし
てアンプ回路20に入力され、音声信号γが生成され
る。
When the audio signal α is input to the voltage conversion circuit 10, a voltage Va proportional to the signal is generated in the circuit as shown in FIGS. 4 and 5, and this voltage is input to the amplifier circuit 20 as a voltage signal β. And an audio signal γ is generated.

【0034】このような半導体増幅回路においては、従
来例による場合とは異なり、アンプ回路20の入力端子
が半導体チップC内に隠されることから、携帯電話の高
周波発振器を発生源とするバーストノイズが電圧信号β
に入り込むことが少ない。この結果、アンプ回路20に
より電圧信号βが増幅されても、増幅後の音声信号γに
含まれるバーストノイズ成分は非常に小さくなる。
In such a semiconductor amplifier circuit, unlike the conventional example, the input terminal of the amplifier circuit 20 is hidden in the semiconductor chip C, so that burst noise generated by the high frequency oscillator of the mobile phone is generated. Voltage signal β
There is little intrusion. As a result, even if the voltage signal β is amplified by the amplifier circuit 20, the burst noise component included in the amplified audio signal γ becomes very small.

【0035】ところで、電圧変換回路10に使用される
部品、特にFET11のピンチオフ電圧(VP)は製品
毎にバラツキがあるのが通例である。電圧信号βの直流
成分は、75に示すようにFET11ピンチオフ電圧
(VP)の2乗に比例することから、音声信号γのレベ
ルは製品毎に大きくバラツクことになる。電圧変換回路
10及びアンプ回路20は同一の半導体チップC内にお
いて作成されていることから、部品の選定という手法に
より音声信号γのレベルの調整を行うことは不可能であ
る。
Incidentally, the pinch-off voltage (VP) of the components used in the voltage conversion circuit 10, especially the FET 11, usually varies from product to product. Since the DC component of the voltage signal β is proportional to the square of the FET 11 pinch-off voltage (VP) as shown at 75, the level of the audio signal γ greatly varies from product to product. Since the voltage conversion circuit 10 and the amplifier circuit 20 are formed in the same semiconductor chip C, it is impossible to adjust the level of the audio signal γ by a method of selecting components.

【0036】この対策としては、図中点線で示すように
アンプ回路20に当該回路のゲインを外部から調整可能
にするためのゲイン調整回路30を設けるようにすると
良い。同回路は、半導体チップCの外表面に設けたゲイ
ン調整端子Gadjを介して入力された電圧に応じてア
ンプ回路20の帰還量を調整し、アンプ回路20のゲイ
ンを変化させるような構成となっている。また、アンプ
回路20の入力動作範囲を広くとるようにしても良い。
As a countermeasure, it is preferable to provide a gain adjustment circuit 30 for enabling the gain of the amplifier circuit 20 to be adjusted from the outside, as shown by a dotted line in the figure. The circuit has a configuration in which the amount of feedback of the amplifier circuit 20 is adjusted according to the voltage input via a gain adjustment terminal Gadj provided on the outer surface of the semiconductor chip C, and the gain of the amplifier circuit 20 is changed. ing. Further, the input operation range of the amplifier circuit 20 may be widened.

【0037】図1に示す半導体増幅回路においては、携
帯電話の高周波発振器から輻射してきたバーストノイズ
に対しては非常に有効であるものの、電源ラインL、接
地ラインG等を介して入り込むバーストノイズに対して
は有効であるとは言えない。電源ラインL等に入り込む
バーストノイズも問題にするときには、図2に示す半導
体増幅回路を用いるようにすると良い。
Although the semiconductor amplifier circuit shown in FIG. 1 is very effective against burst noise radiated from a high-frequency oscillator of a portable telephone, it is effective against burst noise entering through a power supply line L, a ground line G and the like. It is not effective for them. When burst noise entering the power supply line L or the like is also a problem, the semiconductor amplifier circuit shown in FIG. 2 may be used.

【0038】図1に示す回路と大きく異なるのは電圧変
換回路10’である。同回路は、ソース接地されており
音声信号αがゲートに入力されたFET11(第1のF
ETに相当する)と、FET11のドレインと電源ライ
ンLとの間にソース・ドレイン間が接続されておりソー
ス電圧を電圧信号βとして出力するFET13(第2の
FETに相当する)と、電源ラインL上の電源電圧(V
dd)を入力として基準電圧Vrefを生成しFET1
3のゲートに出力する基準電圧生成回路14とを有した
構成となっている。FET11とFET13とは同一の
半導体製造プロセス上において作成されており、両FE
Tは同一の構造となっている。
A voltage conversion circuit 10 'is significantly different from the circuit shown in FIG. The circuit includes an FET 11 (first F1) having a source grounded and an audio signal α input to a gate.
An FET 13 (corresponding to a second FET) having a source-drain connected between the drain of the FET 11 and the power supply line L and outputting a source voltage as a voltage signal β; Power supply voltage on L (V
dd) to generate a reference voltage Vref,
3 and a reference voltage generation circuit 14 that outputs the reference voltage to the third gate. The FET 11 and the FET 13 are formed on the same semiconductor manufacturing process, and both FEs are formed.
T has the same structure.

【0039】なお、同回路と半導体エレクトレットコン
デンサマイクロホンとの接続関係は図8に示す通りであ
る。この点は図1に示す回路についても同様である。
The connection between the circuit and the semiconductor electret condenser microphone is as shown in FIG. This is the same for the circuit shown in FIG.

【0040】基準電圧生成回路14は、電源電圧(Vd
d)を抵抗R141と抵抗R142とにより分圧して基
準電圧Vrefを生成する構成となっている。
The reference voltage generation circuit 14 supplies the power supply voltage (Vd
d) is divided by the resistors R141 and R142 to generate the reference voltage Vref.

【0041】また、アンプ回路20の出力と電源ライン
L、接地ラインGとの各間には、トランジスタを用いて
作成したサージ保護用のキャパシタンス41、42が各
々設けられている。キャパシタンス41、42として
は、エンハンスメントタイプの接合型FETを用いてお
り、図示のように接続して、そのゲート面積を大きくと
り、その寄生容量が2PF以上になるようにしている。
これ以外については図1に示す回路と全く同様である。
Further, between the output of the amplifier circuit 20 and each of the power supply line L and the ground line G, surge protection capacitances 41 and 42 formed using transistors are provided, respectively. As the capacitances 41 and 42, enhancement-type junction type FETs are used, and they are connected as shown in the drawing to have a large gate area and have a parasitic capacitance of 2 PF or more.
The rest is exactly the same as the circuit shown in FIG.

【0042】以上のように構成された半導体増幅回路の
動作について説明する。上記回路と同様に、VGS=0の
ときの音声信号αの電圧変化ΔVINとFET11のドレ
イン電流ID の電流変化ΔID との関係は次式に示す通
りとなる。なお、β1はFET11のゲートサイズによ
って決まる定数である。
The operation of the semiconductor amplifier configured as described above will be described. Similar to the circuit, the relationship between the current change [Delta] I D of the drain current I D of the voltage change [Delta] V IN and FET11 audio signal α when the V GS = 0 is as shown in the following equation. Note that β1 is a constant determined by the gate size of the FET 11.

【0043】[0043]

【数6】 (Equation 6)

【0044】FET11のドレイン電流ID が変化する
と、FET13のドレイン電流IDも同様に変化する
が、FET13のゲートには基準電圧Vrefが入力さ
れていることから、FET13のゲート・ソース間電圧
GSは、FET11のドレイン電流ID に応じて変化す
る。両者の関係は次式の通りである。なお、β2 はFE
T13のゲートサイズによって決まる定数である。
[0044] When the drain current I D of the FET11 is changed, but also changes in the same manner the drain current I D of the FET13, since the reference voltage Vref is input to the gate of FET13, between the gate and the source of FET13 voltage V GS changes according to the drain current ID of the FET 11. The relationship between the two is as follows. Β2 is FE
This is a constant determined by the gate size of T13.

【0045】[0045]

【数7】 (Equation 7)

【0046】オペアンプ21の入力電圧の変化をΔVa
とすると、ΔVa は数6、7により次式で表される。
The change in the input voltage of the operational amplifier 21 is ΔVa
Then, .DELTA.Va is expressed by the following formulas by Expressions 6 and 7.

【0047】[0047]

【数8】 (Equation 8)

【0048】また、Vaの直流成分は次式で表される。The DC component of Va is expressed by the following equation.

【0049】[0049]

【数9】 (Equation 9)

【0050】Vref=VDD/2、β1=β2に設定し
ていることから、FET13のゲート・ソース間電圧V
GSは零となる。そのため、電圧信号β及び音声信号γは
DD/2を中心として変化する。この点を除いては図1
に示す回路と基本的に同一の動作となる。ただ、電源ラ
インL等にバーストノイズが入り込んでも、以下に述べ
る理由により音声信号γには大きなバーストノイズ成分
が現われない。
Since Vref = V DD / 2 and β1 = β2, the gate-source voltage V
GS becomes zero. Therefore, the voltage signal β and the audio signal γ change around V DD / 2. Except for this point, FIG.
The operation is basically the same as the circuit shown in FIG. However, even if burst noise enters the power supply line L or the like, a large burst noise component does not appear in the audio signal γ for the following reason.

【0051】VDDがバーストノイズの影響を受けて変動
すると、これに応じてVrefが同様に変動する。た
だ、数9に示すように、VDDとVrefとはその符号が
逆であることから、VDDが変動してもVaはそれほど変
動しない。しかもバーストノイズによってVDDにサージ
が乗っても、サージ保護用のキャパシタンス41、42
によりサージが吸収される。その結果、音声信号γには
大きなバーストノイズ成分が現われない。
When V DD changes under the influence of burst noise, Vref similarly changes accordingly. However, as shown in Expression 9, since the signs of V DD and Vref are opposite, Va does not change so much even if V DD changes. Moreover, even if a surge is applied to V DD due to burst noise, capacitances 41 and 42 for surge protection are provided.
Absorbs surge. As a result, a large burst noise component does not appear in the audio signal γ.

【0052】さて、携帯電話においては電波を送受信す
るための高周波発振器が備えられており、従来、これが
バーストノイズの発生源となって半導体エレクトレット
コンデンサマイクロホンに大きな影響を及ぼしていた。
図5に示す半導体エレクトレットコンデンサマイクロホ
ンに図1又は図2に示す半導体増幅回路を用いた場合、
半導体増幅回路自体がバーストノイズに非常に強いこと
から、同マイクロホン、ひいては携帯電話の低ノイズ化
を図ることが可能になる。
A mobile phone is provided with a high-frequency oscillator for transmitting and receiving radio waves, which has conventionally been a source of burst noise and has had a great influence on semiconductor electret condenser microphones.
When the semiconductor amplifier circuit shown in FIG. 1 or 2 is used for the semiconductor electret condenser microphone shown in FIG. 5,
Since the semiconductor amplifier circuit itself is very resistant to burst noise, it is possible to reduce the noise of the microphone, and eventually the mobile phone.

【0053】図1又は図2に示す半導体増幅回路は図3
乃至図7に示す半導体エレクトレットコンデンサマイク
ロホンであっても同様に適用可能である。以下、同マイ
クロホンの構造について図面を参照して説明する。
The semiconductor amplifier circuit shown in FIG. 1 or FIG.
The same applies to the semiconductor electret condenser microphones shown in FIGS. Hereinafter, the structure of the microphone will be described with reference to the drawings.

【0054】図3に示すように同マイクロホンは、図1
又は図2に示す半導体増幅回路が作成された半導体チッ
プ100と、半導体チップ100の表面に絶縁層130
を介して積層された電極層140と、電極層140上に
形成された絶縁層150と、リング230に取り付けら
れた振動膜200と、リング230と絶縁膜150との
間に介在されており振動膜200と絶縁膜150との間
に空間180を開けるためのスペーサ層170と、これ
らを収納するケース300とを備えた基本構造となって
いる。
As shown in FIG. 3, the microphone is
Alternatively, a semiconductor chip 100 on which the semiconductor amplifier circuit shown in FIG. 2 is formed, and an insulating layer 130 on the surface of the semiconductor chip 100
, An insulating layer 150 formed on the electrode layer 140, a vibrating film 200 attached to the ring 230, and a vibration interposed between the ring 230 and the insulating film 150. The basic structure includes a spacer layer 170 for opening a space 180 between the film 200 and the insulating film 150, and a case 300 for accommodating them.

【0055】振動膜200に対向する電極層140は図
11で示す半導体エレクトレットコンデンサマイクロホ
ンの背極3としての役目を果たしている。振動膜200
は後述する方法により接地されており、一方、電極層1
40は、絶縁層130に形成された配線(図示せず)、
半導体チップ100の表面に形成された電極(入力端子
Vin:図示せず)に接続されている。要するに、振動
膜200が振動すると、電極層140に帯電した電荷が
変化し、このときの電圧が音声信号αとなっている
The electrode layer 140 facing the vibrating membrane 200 functions as the back electrode 3 of the semiconductor electret condenser microphone shown in FIG. Vibrating membrane 200
Is grounded by a method described later, while the electrode layer 1
40 is a wiring (not shown) formed on the insulating layer 130,
It is connected to an electrode (input terminal Vin: not shown) formed on the surface of the semiconductor chip 100. In short, when the vibrating film 200 vibrates, the electric charge charged in the electrode layer 140 changes, and the voltage at this time becomes the audio signal α.

【0056】ケース300は、半導体チップ100が嵌
まり込む凹部330が形成されたケース本体310と、
ケース本体310を閉塞する蓋体320とを有してい
る。
The case 300 includes a case body 310 having a recess 330 into which the semiconductor chip 100 is fitted,
And a lid 320 for closing the case body 310.

【0057】ケース本体310は図4に示すように4つ
の略額縁状部材、即ち、第1層311、第2層312、
第3層313及び第4層314を積層して構成されたも
のである。第1層311、第2層313及び第4層31
4はその外形寸法が等しく設定されており、これらを積
層すると、1つの略直方体が形作られるようになってい
る。第1層311は導電性接着材、第2層313、第3
層313及び第4層314はセラミックである。
As shown in FIG. 4, the case body 310 has four substantially frame-shaped members, that is, a first layer 311, a second layer 312,
The third layer 313 and the fourth layer 314 are stacked. First layer 311, second layer 313, and fourth layer 31
4 have the same outer dimensions, and when they are stacked, one substantially rectangular parallelepiped is formed. The first layer 311 is a conductive adhesive, the second layer 313,
Layer 313 and fourth layer 314 are ceramic.

【0058】最下層の第4層314の表面側には、ニッ
ケルメッキ又はアルミニウムメッキ等の接地用導電層3
14Bが形成されている。第4層314の側面に形成さ
れた2つの凹部314C、314Dとその表面側及び裏
面側には、信号出力用端子導電層314E、電源用端子
導電層314Fが各々形成されている。
On the surface side of the lowermost fourth layer 314, a grounding conductive layer 3 such as nickel plating or aluminum plating is formed.
14B are formed. A signal output terminal conductive layer 314E and a power supply terminal conductive layer 314F are formed on the two concave portions 314C and 314D formed on the side surface of the fourth layer 314, and on the front surface side and the rear surface side, respectively.

【0059】なお、第4層314の中央部には、背室3
50となる凹部314Aが形成されている。凹部314
Aの寸法は、半導体チップ100が入り込まないように
半導体チップ100より小さく設定されている。
The center of the fourth layer 314 has a back room 3
There are formed 50 concave portions 314A. Recess 314
The dimension of A is set smaller than the semiconductor chip 100 so that the semiconductor chip 100 does not enter.

【0060】第4層314上に積層される第3層313
の中央部には、開口313Aが開設されており、第3層
313を第4層314の上に積層すると、第3層313
の開口313Aからは、第4層314の導電層314B
が覗けるようになっている。そして、第3層313の表
面側には、開口313Aを除いて、ニッケルメッキ又は
アルミニウムメッキ等の接地用導電層313Bが形成さ
れている。第3層312の側面に形成された2つの凹部
313C、313Dとその表面側及び裏面側には、信号
出力用端子導電層313E、電源用端子導電層313F
が各々形成されている。これらは、第4層314の信号
出力用端子導電層314Eと電源用端子導電層314F
とに接続されるようになっている。
The third layer 313 laminated on the fourth layer 314
An opening 313A is opened at the center of the third layer 313. When the third layer 313 is laminated on the fourth layer 314, the third layer 313 is formed.
Of the conductive layer 314B of the fourth layer 314 from the opening 313A of FIG.
Can be seen. Except for the opening 313A, a grounding conductive layer 313B such as nickel plating or aluminum plating is formed on the surface side of the third layer 313. The two concave portions 313C and 313D formed on the side surface of the third layer 312 and the front and back surfaces thereof have a signal output terminal conductive layer 313E and a power supply terminal conductive layer 313F.
Are respectively formed. These are a signal output terminal conductive layer 314E and a power supply terminal conductive layer 314F of the fourth layer 314.
And is to be connected to.

【0061】なお、第3層313の開口313Aは、半
導体チップ100が嵌まり込むように、半導体チップ1
00より若干大きいサイズに設定されている。
The opening 313A of the third layer 313 is inserted into the semiconductor chip 1 so that the semiconductor chip 100 is fitted.
The size is set slightly larger than 00.

【0062】第3層313上に積層される第2層312
の中央部には、開口313Aより大きな開口312Aが
開設されており、第2層312を第3層313上に積層
すると、第2層312の開口312Aからは、第3層3
13の導電層313Bが覗けるようになっている。そし
て、第2層312の表面には、半導体チップ100の電
極191と、ボンディングワイヤ190で接続される3
つのパッドが形成されている。
The second layer 312 laminated on the third layer 313
An opening 312A larger than the opening 313A is opened at the center of the third layer 312. When the second layer 312 is stacked on the third layer 313, the third layer 33
The thirteen conductive layers 313B can be seen. The surface of the second layer 312 is connected to the electrode 191 of the semiconductor chip 100 by a bonding wire 190.
One pad is formed.

【0063】この3つのパッドは、導電層313B、3
14Bと接続される接地用パッド312G、信号出力用
端子導電層313E、314Eが接続される信号出力用
パッド312Eと、電源用端子導電層313F、314
Fと接続される電源用パッド312Fである。接地用パ
ッド312Gは角の凹部312Kに、信号出力用パッド
312Eと電源用パッド312Fとは側面の2つの凹部
312C、312Dとその表面側及び裏面側とに各々形
成されている。
The three pads correspond to the conductive layers 313B,
14B, the signal output pad 312E to which the signal output terminal conductive layers 313E and 314E are connected, and the power supply terminal conductive layers 313F and 314.
F is a power supply pad 312F connected to F. The grounding pad 312G is formed in the corner recess 312K, and the signal output pad 312E and the power supply pad 312F are formed in the two recesses 312C and 312D on the side surface and on the front side and the back side.

【0064】また、第2層312上に積層される第1層
311の中央部には、開口312Aより大きな開口31
1Aが開設されている。
The central portion of the first layer 311 laminated on the second layer 312 has an opening 31 larger than the opening 312A.
1A has been established.

【0065】図3、図4及び図5に示すようにケース本
体310は、第1層311、第2層312、第3層31
3及び第4層314を積層して焼成することにより作成
されている。ケース本体310の凹部330の一側面
は、第1層311の開口311A、第2層312の開口
312A及び第3層313の開口313Aの寸法関係か
ら段々状になっている。なお、第2層312と第3層3
13とを一体化して全体としてた3層構造とすることも
可能である。
As shown in FIGS. 3, 4 and 5, the case body 310 is composed of a first layer 311, a second layer 312, and a third layer 31.
The third and fourth layers 314 are laminated and fired. One side surface of the concave portion 330 of the case main body 310 is stepped due to the dimensional relationship among the opening 311A of the first layer 311, the opening 312A of the second layer 312, and the opening 313A of the third layer 313. Note that the second layer 312 and the third layer 3
13 can be integrated into a three-layer structure as a whole.

【0066】図3に示すようにケース本体310を閉塞
する蓋体320の裏面側には、振動膜200が取り付け
られたリング230を押さえ込むリング状凸脈321が
形成されており、蓋体320の中央部近辺には音孔32
2が開設されている。
As shown in FIG. 3, a ring-shaped convex 321 for pressing the ring 230 to which the vibration film 200 is attached is formed on the back side of the lid 320 that closes the case body 310. Sound hole 32 near the center
2 have been established.

【0067】半導体チップ100、絶縁層130、電極
層140、絶縁膜150及びスペーサ層170は、既存
の半導体プロセス技術を用いて作成されたものである。
電極層140はアルミニウム、絶縁膜150はTiNで
あり、蒸着等により作成されている。スペーサ層170
はポリイミド樹脂であり、エッチング等により作成され
ている。なお、電極層140として耐腐食性の高い材質
のものを用いた場合には、絶縁膜150は特に設ける必
要はない。図3中110は、半導体チップ100内に作
成された電圧変換回路10等を構成する素子を示してい
る。
The semiconductor chip 100, the insulating layer 130, the electrode layer 140, the insulating film 150, and the spacer layer 170 are formed by using an existing semiconductor process technology.
The electrode layer 140 is made of aluminum, and the insulating film 150 is made of TiN, and is formed by vapor deposition or the like. Spacer layer 170
Is a polyimide resin, which is formed by etching or the like. Note that when a material having high corrosion resistance is used as the electrode layer 140, the insulating film 150 does not need to be particularly provided. In FIG. 3, reference numeral 110 denotes an element which constitutes the voltage conversion circuit 10 and the like formed in the semiconductor chip 100.

【0068】絶縁膜150上には図6に示すように略リ
ング状のスペーサ層170が作成されている。スペーサ
層170には図中示すように切れ目171が形成されて
いる。空間180と背室350とは、スペーサ層170
の切れ目171、連通路360を介して連通している
(図3参照)。
A substantially ring-shaped spacer layer 170 is formed on the insulating film 150 as shown in FIG. Cuts 171 are formed in the spacer layer 170 as shown in the figure. The space 180 and the back room 350 are
The cutout 171 is communicated via the communication path 360 (see FIG. 3).

【0069】図3に示すように半導体チップ100の表
面のうち絶縁層130等が積層されていない部分には、
図電極191(図中一つしか接地電圧端子GND、出力
端子Vout、電源電圧端子Vddに相当する)が形成
されており、これらの電極が、ボンディングワイヤ19
0等を用いて、ケース本体310に形成された接地用パ
ッド312G、信号出力用パッド312E、電源用パッ
ド312Fと電気接続されている。
As shown in FIG. 3, on the surface of the semiconductor chip 100 where the insulating layer 130 and the like are not laminated,
An electrode 191 (corresponding to only one of the ground voltage terminal GND, the output terminal Vout, and the power supply voltage terminal Vdd in the figure) is formed.
Using 0 or the like, the pad is electrically connected to the ground pad 312G, the signal output pad 312E, and the power supply pad 312F formed on the case main body 310.

【0070】振動膜200としては、ここでは図2に示
すように片面に電極膜220を形成した高分子FEPフ
ィルム210をエレトレット化したものを用いている。
厚さが5μm〜12.5μmの高分子FEPフィルム2
10の表面側にニッケルを厚さ400Å程度に蒸着して
電極膜220としている。そして、電極膜220が形成
されていない側、即ち、裏面側にコロナ照射、EB照射
その他の分極処理を施すことにより、高分子FEPフィ
ルム210に半永久的に電荷をチャージしてエレクトレ
ット化している。
As the vibrating film 200, a film formed by electreting a polymer FEP film 210 having an electrode film 220 formed on one side as shown in FIG. 2 is used here.
Polymer FEP film 2 having a thickness of 5 μm to 12.5 μm
The electrode film 220 is formed by evaporating nickel to a thickness of about 400 ° on the front surface of the substrate 10. Then, by subjecting the side on which the electrode film 220 is not formed, that is, the back side, to corona irradiation, EB irradiation, and other polarization treatments, the polymer FEP film 210 is semipermanently charged with an electric charge to form an electret.

【0071】なお、電極1220として、アルミニウム
を厚さ400Å程度に蒸着するとともに、ポリイミド等
の絶縁コートを積層することで耐環境的に強化するよう
にしても良い。また、アルミニウムとニッケルとを蒸着
するようにしても良い。
The electrode 1220 may be formed by depositing aluminum to a thickness of about 400 ° and laminating an insulating coat of polyimide or the like to enhance environmental resistance. Alternatively, aluminum and nickel may be deposited.

【0072】このような振動膜200は、真鍮やステン
レス等のリング230に取り付けられている。振動膜2
00上の電極膜220は、リング230、ケース300
の蓋体320、ケース本体310の接地用導電層等を介
して接地されるようになっている。リング230、蓋体
320、ケース本体310との各間は導電性の接着材に
より導電性が確保されている。
The vibrating membrane 200 is mounted on a ring 230 of brass, stainless steel or the like. Vibrating membrane 2
The electrode film 220 on the ring 230 and the case 300
Are grounded via the lid 320 and the grounding conductive layer of the case body 310. Conductivity is ensured between the ring 230, the lid 320, and the case body 310 by a conductive adhesive.

【0073】上記したような構造の半導体エレクトレッ
トコンデンサマイクロホンにおいては、振動膜200と
電極層140とでコンデンサが形成されており、振動膜
200の振動によりコンデンサの容量が変化することを
利用して音声を音声信号αに変換するようになってい
る。そして、音声信号αを増幅するに当たり、図1又は
図2の半導体増幅回路を用いている。図10に示す半導
体エレクトレットコンデンサマイクロホンと比べると、
部品点数が少なく、小型化を図ることができる等の種々
のメリットがある。
In the semiconductor electret condenser microphone having the above-described structure, a capacitor is formed by the vibrating film 200 and the electrode layer 140, and the sound is generated by utilizing the fact that the capacitance of the capacitor changes due to the vibration of the vibrating film 200. Into an audio signal α. When amplifying the audio signal α, the semiconductor amplifier circuit shown in FIG. 1 or 2 is used. Compared to the semiconductor electret condenser microphone shown in FIG.
There are various advantages such as a small number of parts and a reduction in size.

【0074】図3乃至図7に示す半導体エレクトレット
コンデンサマイクロホンをPW( Parallel Wired) セル
内に設置して、900MHz、約10V/m(連続波
時)の400Hzバースト電界下において、図2に示す
半導体増幅回路から出力された音声信号γをFETアナ
ライザで測定した。図9(A)のグラフは同回路につい
ての測定結果を示している。図9(B)は同マイクロホ
ンで図11に示す半導体増幅回路についての測定結果を
示している。なお、図1に示す半導体増幅回路について
も同様の特性が得られている。
The semiconductor electret condenser microphone shown in FIG. 3 to FIG. 7 is installed in a PW (Parallel Wired) cell, and under a 400 Hz burst electric field of 900 MHz, about 10 V / m (at the time of continuous wave), the semiconductor shown in FIG. The audio signal γ output from the amplifier circuit was measured with a FET analyzer. The graph of FIG. 9A shows the measurement result of the circuit. FIG. 9B shows a measurement result of the microphone with respect to the semiconductor amplifier circuit shown in FIG. Note that similar characteristics are obtained for the semiconductor amplifier circuit shown in FIG.

【0075】図11に示す従来の半導体増幅回路では、
400Hz及びその高調波に明らかなピークが見られ
る。35pFのコンデンサを外付けしても、ノイズの低
減化は見られなかった。一方、図8に示す本案の半導体
増幅回路では、このようなノイズのピークは見られな
い。1900MHz、約10V/m(連続波時)の40
0Hzバースト電界下において測定しても同様の結果と
なった。それ故、携帯電話だけでなく、PHS用途でも
RFバーストノイズに関しては何ら問題がないことが実
験により確かめられた。
In the conventional semiconductor amplifier shown in FIG.
There is a clear peak at 400 Hz and its harmonics. No noise reduction was observed even when a 35 pF capacitor was externally connected. On the other hand, in the semiconductor amplifier circuit of the present invention shown in FIG. 8, such a noise peak is not observed. 1900MHz, about 10V / m (continuous wave) 40
Similar results were obtained when measured under a 0 Hz burst electric field. Therefore, experiments have confirmed that there is no problem regarding RF burst noise not only in mobile phones but also in PHS applications.

【0076】なお、本発明の半導体増幅回路は半導体エ
レクトレットコンデンサマイクロホンだけの適用に止ま
らず、他の用途にも当然に適用可能である。また、電圧
変換回路及びアンプ回路についても同一の機能を果たす
限り、如何なる回路構成のものを使用してもかまわな
い。
The semiconductor amplifier circuit of the present invention can be applied not only to the semiconductor electret condenser microphone but also to other applications. In addition, as long as the voltage conversion circuit and the amplifier circuit perform the same function, any circuit configuration may be used.

【0077】本発明の半導体エレクトレットコンデンサ
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力する構成である限り、どのような構成の
ものであっても同様に適用することができる。
In the semiconductor electret condenser microphone of the present invention, a capacitor is formed by the diaphragm and the back electrode, and the sound is converted into an audio signal by utilizing the fact that the capacitance of the capacitor changes due to the vibration of the diaphragm. As long as the configuration is such that the signal is amplified and output, any configuration can be similarly applied.

【0078】[0078]

【発明の効果】以上、本発明の請求項1又は2に係る半
導体増幅回路による場合、アンプ回路の信号入力端子が
半導体チップ内に隠され、アンプ回路にバーストノイズ
が入力され難い構成となっているので、バーストノイズ
の影響を受け難くなり、低ノイズ化を図る上でメリット
がある。
As described above, according to the semiconductor amplifier circuit of the first or second aspect of the present invention, the signal input terminal of the amplifier circuit is hidden in the semiconductor chip, so that it is difficult for burst noise to be input to the amplifier circuit. Therefore, it is less susceptible to the effects of burst noise, which is advantageous in reducing noise.

【0079】本発明の請求項3に係る半導体増幅回路に
よる場合、電源ライン等にバーストノイズが入り混んで
も、アンプ回路に入力されるバーストノイズは小さくな
る構成となっているので、バーストノイズの影響を一層
受け難くなる。
In the case of the semiconductor amplifier circuit according to the third aspect of the present invention, even if burst noise is mixed in the power supply line or the like, the burst noise input to the amplifier circuit is reduced. Is more difficult to receive.

【0080】本発明の請求項4に係る半導体増幅回路に
よる場合、電圧変換回路の特性上のバラツキをアンプ回
路のゲイン調整により吸収することが可能な構成となっ
ているので、回路の調整を簡単に行うことができ、この
点でメリットがある。
In the case of the semiconductor amplifier circuit according to the fourth aspect of the present invention, since the variation in the characteristics of the voltage conversion circuit can be absorbed by adjusting the gain of the amplifier circuit, the adjustment of the circuit is simplified. And there are advantages in this regard.

【0081】本発明の請求項5に係る半導体増幅回路に
よる場合、バーストノイズの影響を受けてアンプ回路の
出力に大きなバーストノイズ成分が現われたとしても、
キャパシタンスにより阻止する構成となっているので、
コンデンサを外付けしなくても、ノイズを除去すること
ができ、回路の低ノイズ化及び低コスト化を図る上でメ
リットがある。
According to the semiconductor amplifier circuit of the present invention, even if a large burst noise component appears in the output of the amplifier circuit due to the influence of the burst noise,
Because it is configured to block by capacitance,
Noise can be removed without externally connecting a capacitor, which is advantageous in reducing the noise and cost of the circuit.

【0082】本発明の請求項6又と7に係る半導体エレ
クトレットコンデンサマイクロホンによる場合、音声信
号を増幅するに当たり、上記半導体増幅回路を用いた構
成となっているので、同回路の上記メリットを同様に奏
し、低ノイズ化及び低コスト化を図る上で大きな意義が
ある。
In the case of the semiconductor electret condenser microphone according to the sixth and seventh aspects of the present invention, since the above-described semiconductor amplifier circuit is used to amplify the audio signal, the above advantages of the same circuit can be similarly obtained. Therefore, it has great significance in reducing noise and cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体増幅回路の実施の形態を説明す
るための図であって、同回路の回路図である。
FIG. 1 is a diagram for describing an embodiment of a semiconductor amplifier circuit of the present invention, and is a circuit diagram of the circuit.

【図2】同回路の変形例を説明するための回路図であ
る。
FIG. 2 is a circuit diagram for explaining a modification of the circuit.

【図3】本発明の半導体エレクトレットコンデンサマイ
クロホンの実施の形態を説明するための図であって、同
マイクロホンの概略的断面図である。
FIG. 3 is a view for explaining an embodiment of the semiconductor electret condenser microphone of the present invention, and is a schematic sectional view of the microphone.

【図4】同マイクロホンのケースの概略的分解斜視図で
ある。
FIG. 4 is a schematic exploded perspective view of a case of the microphone.

【図5】(A)は同ケースの概略的断面図、(B)は同
ケースの概略的底面図である。
5A is a schematic sectional view of the case, and FIG. 5B is a schematic bottom view of the case.

【図6】同マイクロホンのスペーサ層の概略的平面図で
ある。
FIG. 6 is a schematic plan view of a spacer layer of the microphone.

【図7】同マイクロホンの振動膜の概略的断面図であ
る。
FIG. 7 is a schematic sectional view of a diaphragm of the microphone.

【図8】図2に示す回路において、マイクロホンとの電
気接続関係を示した回路図である。
FIG. 8 is a circuit diagram showing an electrical connection relationship with a microphone in the circuit shown in FIG. 2;

【図9】同半導体増幅回路から出力された音声信号に含
まれるバーストノイズのレベルと周波数との関係を示す
グラフである。
FIG. 9 is a graph showing a relationship between a burst noise level and a frequency included in the audio signal output from the semiconductor amplifier circuit.

【図10】従来の半導体エレクトレットコンデンサマイ
クロホンを説明するための図であって、同マイクロホン
の概略的断面図である。
FIG. 10 is a diagram for explaining a conventional semiconductor electret condenser microphone, and is a schematic sectional view of the microphone.

【図11】従来の半導体増幅回路を説明するための図で
あって、同回路の回路図である。
FIG. 11 is a diagram for explaining a conventional semiconductor amplifier circuit, and is a circuit diagram of the same circuit.

【符号の説明】[Explanation of symbols]

10 電圧変換回路 20 アンプ回路 C 半導体チップ α 音声信号 β 電圧信号 γ 音声信号 Reference Signs List 10 voltage conversion circuit 20 amplifier circuit C semiconductor chip α audio signal β voltage signal γ audio signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大林 義昭 大阪府八尾市北久宝寺1丁目4番33号 ホ シデン株式会社内 (72)発明者 安田 護 大阪府八尾市北久宝寺1丁目4番33号 ホ シデン株式会社内 (72)発明者 佐伯 真一 大阪府八尾市北久宝寺1丁目4番33号 ホ シデン株式会社内 (72)発明者 大澤 周治 大阪府八尾市北久宝寺1丁目4番33号 ホ シデン株式会社内 Fターム(参考) 5D021 CC03 CC15 5J092 AA02 AA11 CA41 CA91 HA01 HA25 KA64 QA03 QA04 SA13 TA01 UR14  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoshiaki Obayashi 1-4-33 Kitakyuho-ji Temple, Yao City, Osaka Prefecture Inside Hoshiden Co., Ltd. (72) Inventor Mamoru Yasuda 1-4-33 Kitakyuhoji Temple, Yao City, Osaka Prefecture Inside Hosiden Co., Ltd. (72) Inventor Shinichi Saeki 1-4-3, Kitakyuhoji, Yao-shi, Osaka Prefecture Inside Hosiden Co., Ltd. (72) Inventor Shuji Osawa 1-4-33 Kitakyuhoji, Yao-shi, Osaka Ho-Siden F term in reference (reference) 5D021 CC03 CC15 5J092 AA02 AA11 CA41 CA91 HA01 HA25 KA64 QA03 QA04 SA13 TA01 UR14

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 微小信号を増幅して出力する半導体増幅
回路において、微小信号が入力されており当該信号を電
圧信号として出力する電圧変換回路と、電圧変換回路か
ら出力された電圧信号が入力されており当該信号を増幅
して出力するアンプ回路とを備えており、電圧変換回路
及びアンプ回路が同一の半導体チップ内において作成さ
れていることを特徴とする半導体増幅回路。
In a semiconductor amplifier circuit for amplifying and outputting a small signal, a small signal is input, a voltage conversion circuit for outputting the signal as a voltage signal, and a voltage signal output from the voltage conversion circuit are input. And an amplifier circuit for amplifying and outputting the signal, wherein the voltage conversion circuit and the amplifier circuit are formed in the same semiconductor chip.
【請求項2】 請求項1記載の半導体増幅回路におい
て、前記電圧変換回路は、ソース接地されており前記微
小信号がゲートに入力された接合型又はMOS型のFE
Tと、FETのドレインと電源ラインとの間に接続され
ておりFETのドレイン電流を電圧に変換し電圧信号と
して出力する抵抗とを有した構成となっていることを特
徴とする半導体増幅回路。
2. The semiconductor amplifier circuit according to claim 1, wherein said voltage conversion circuit is connected to a source, and said junction or MOS FE in which said small signal is input to a gate.
A semiconductor amplifier circuit comprising: T; and a resistor connected between a drain of the FET and a power supply line, for converting a drain current of the FET into a voltage and outputting the voltage as a voltage signal.
【請求項3】 請求項1記載の半導体増幅回路におい
て、前記電圧変換回路は、前記微小信号がゲートに入力
されており且つソース接地された接合型又はMOS型の
第1のFETと、第1のFETのドレインと電源ライン
との間にソース・ドレイン間が接続されておりソース電
圧を電圧信号として出力する第2のFETと、電源ライ
ン上の電源電圧を入力として基準電圧を生成し第2のF
ETのゲートに出力する基準電圧生成回路とを有した構
成となっていることを特徴とする半導体増幅回路。
3. The semiconductor amplifying circuit according to claim 1, wherein said voltage conversion circuit comprises: a junction-type or MOS-type first FET to which said minute signal is input to a gate and grounded at a source; A second FET that has a source-drain connected between the drain and the power supply line of the first FET and outputs the source voltage as a voltage signal; F
A semiconductor amplifier circuit having a reference voltage generation circuit that outputs a signal to a gate of an ET.
【請求項4】 請求項1、2又は3記載の半導体増幅回
路において、前記アンプ回路には、当該回路のゲインを
外部から調整可能にするためのゲイン調整回路が設けら
れていることを特徴とする半導体増幅回路。
4. The semiconductor amplifier circuit according to claim 1, wherein said amplifier circuit is provided with a gain adjustment circuit for enabling a gain of said circuit to be adjusted from outside. Semiconductor amplifier circuit.
【請求項5】 請求項1、2、3又は4記載の半導体増
幅回路において、アンプ回路の出力と電源ライン及び/
又は接地ラインとの間にトランジスタを用いて作成した
サージ保護用のキャパシタンスを設けるようにしたこと
を特徴とする半導体増幅回路。
5. The semiconductor amplifier circuit according to claim 1, wherein the output of the amplifier circuit is connected to a power supply line and / or
Alternatively, a semiconductor amplifier circuit provided with a surge protection capacitance formed by using a transistor between the semiconductor amplifier circuit and a ground line.
【請求項6】 振動膜と背極とでコンデンサが形成され
ており、振動膜の振動によりコンデンサの容量が変化す
ることを利用して音声を音声信号に変換し、当該信号を
増幅して出力する半導体エレクトレットコンデンサマイ
クロホンにおいて、前記音声信号を増幅するに当たり、
請求項1、2、3、4又は5の半導体増幅回路を用いた
ことを特徴とする半導体エレクトレットコンデンサマイ
クロホン。
6. A capacitor is formed by the vibrating membrane and the back electrode, and a voice is converted into a voice signal by utilizing a change in capacitance of the capacitor due to vibration of the vibrating membrane, and the signal is amplified and output. In the semiconductor electret condenser microphone to amplify the audio signal,
A semiconductor electret condenser microphone using the semiconductor amplifier circuit according to claim 1, 2, 3, 4, or 5.
【請求項7】 請求項6記載の半導体エレクトレットコ
ンデンサマイクロホンにおいて、請求項1、2、3、4
又は5の半導体増幅回路が作成された半導体チップの上
面側に前記背極としての役目を果たす電極層が設けられ
ていることを特徴とする半導体エレクトレットコンデン
サマイクロホン。
7. The semiconductor electret condenser microphone according to claim 6, wherein
Alternatively, a semiconductor electret condenser microphone, wherein an electrode layer serving as the back electrode is provided on an upper surface side of a semiconductor chip on which the semiconductor amplifier circuit according to 5 is formed.
JP28142099A 1999-10-01 1999-10-01 Semiconductor amplifier circuit and semiconductor electret capacitor microphone Pending JP2001102875A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28142099A JP2001102875A (en) 1999-10-01 1999-10-01 Semiconductor amplifier circuit and semiconductor electret capacitor microphone
CN 00104109 CN1290998A (en) 1999-10-01 2000-03-09 Semiconductor amplifying circuit and capacitor loudspeaker of semiconductor electret
EP20000307278 EP1096831A2 (en) 1999-10-01 2000-08-23 Semiconductor amplifying circuit and semiconductor electret condenser microphone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28142099A JP2001102875A (en) 1999-10-01 1999-10-01 Semiconductor amplifier circuit and semiconductor electret capacitor microphone

Publications (1)

Publication Number Publication Date
JP2001102875A true JP2001102875A (en) 2001-04-13

Family

ID=17638921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28142099A Pending JP2001102875A (en) 1999-10-01 1999-10-01 Semiconductor amplifier circuit and semiconductor electret capacitor microphone

Country Status (3)

Country Link
EP (1) EP1096831A2 (en)
JP (1) JP2001102875A (en)
CN (1) CN1290998A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067924A1 (en) * 2002-02-06 2003-08-14 Hosiden Corporation Electret capacitor microphone
JP2006067166A (en) * 2004-08-26 2006-03-09 Sanyo Electric Co Ltd Amplifying device
WO2006033269A1 (en) * 2004-09-24 2006-03-30 Hosiden Corporation Signal amplifying circuit and acceleration sensor having the same
JP2008028946A (en) * 2006-07-25 2008-02-07 Star Micronics Co Ltd Condenser microphone
JP2008035109A (en) * 2006-07-27 2008-02-14 Star Micronics Co Ltd Casing of microphone, and condenser microphone
JP2008035310A (en) * 2006-07-31 2008-02-14 Star Micronics Co Ltd Electret condenser microphone
JP2008092365A (en) * 2006-10-03 2008-04-17 Sony Corp Headphone, noise reduction processing system, method and program
EP2237414A2 (en) 2009-04-03 2010-10-06 Sanyo Electric Co., Ltd. Amplifier circuit of capacitor microphone
US8600079B2 (en) 2009-04-03 2013-12-03 Sanyo Semiconductor Co., Ltd. Amplifier circuit of capacitor microphone
US9332342B2 (en) 2012-07-05 2016-05-03 Semiconductor Components Industries, Llc Microphone amplifier circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002345092A (en) 2001-05-15 2002-11-29 Citizen Electronics Co Ltd Manufacturing method for condenser microphone
JP2005340741A (en) * 2004-05-31 2005-12-08 Renesas Technology Corp Semiconductor device
JP4440121B2 (en) * 2005-01-06 2010-03-24 Necエレクトロニクス株式会社 Voltage supply circuit and microphone unit
US7978863B2 (en) 2006-06-26 2011-07-12 Nokia Corporation Apparatus and method to provide advanced microphone bias
CN101287304B (en) 2006-12-18 2013-02-06 桑尼奥公司 Deep sub-micron MOS preamplifier with thick-oxide input stage transistor
US8326255B2 (en) * 2008-09-24 2012-12-04 Sony Ericsson Mobile Communications Ab Biasing arrangement, electronic apparatus, biasing method, and computer program
CN103179323A (en) * 2011-12-26 2013-06-26 广明光电股份有限公司 Digital signal transmission receiving device and method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292696B2 (en) 2002-02-06 2007-11-06 Hosiden Corporation Electret capacitor microphone
WO2003067924A1 (en) * 2002-02-06 2003-08-14 Hosiden Corporation Electret capacitor microphone
JP4573602B2 (en) * 2004-08-26 2010-11-04 三洋電機株式会社 Amplifier
JP2006067166A (en) * 2004-08-26 2006-03-09 Sanyo Electric Co Ltd Amplifying device
WO2006033269A1 (en) * 2004-09-24 2006-03-30 Hosiden Corporation Signal amplifying circuit and acceleration sensor having the same
JP2008028946A (en) * 2006-07-25 2008-02-07 Star Micronics Co Ltd Condenser microphone
JP2008035109A (en) * 2006-07-27 2008-02-14 Star Micronics Co Ltd Casing of microphone, and condenser microphone
JP2008035310A (en) * 2006-07-31 2008-02-14 Star Micronics Co Ltd Electret condenser microphone
JP2008092365A (en) * 2006-10-03 2008-04-17 Sony Corp Headphone, noise reduction processing system, method and program
EP2237414A2 (en) 2009-04-03 2010-10-06 Sanyo Electric Co., Ltd. Amplifier circuit of capacitor microphone
US8374363B2 (en) 2009-04-03 2013-02-12 Sanyo Semiconductor Co., Ltd. Amplifier circuit of capacitor microphone
US8600079B2 (en) 2009-04-03 2013-12-03 Sanyo Semiconductor Co., Ltd. Amplifier circuit of capacitor microphone
US9332342B2 (en) 2012-07-05 2016-05-03 Semiconductor Components Industries, Llc Microphone amplifier circuit

Also Published As

Publication number Publication date
CN1290998A (en) 2001-04-11
EP1096831A2 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP2001102875A (en) Semiconductor amplifier circuit and semiconductor electret capacitor microphone
US6870938B2 (en) Semiconductor electret capacitor microphone
US7978863B2 (en) Apparatus and method to provide advanced microphone bias
TW595237B (en) Electret capacitor microphone
US6366678B1 (en) Microphone assembly for hearing aid with JFET flip-chip buffer
US4993072A (en) Shielded electret transducer and method of making the same
US10173892B2 (en) Integrated MEMS transducer and circuitry
US20130044899A1 (en) Dual Backplate Microphone
JP5319368B2 (en) Amplifier circuit for condenser microphone
US20110255228A1 (en) Balance signal output type sensor
US7702118B2 (en) Electret condenser microphone for noise isolation and electrostatic discharge protection
US20120076322A1 (en) Microphone
WO2002073792A2 (en) An electret condensor microphone preamplifier that is insensitive to leakage currents at the input
US20070217628A1 (en) Two-wire microphone circuit
US20110158450A1 (en) Microphone unit
WO2003023421A1 (en) Capacitance measuring circuit, capacitance measuring instrument, and microphone device
US7352876B2 (en) Method and apparatus for substantially improving power supply rejection performance in a miniature microphone assembly
JP4057212B2 (en) Microphone device
US20040156520A1 (en) Miniature digital transducer with reduced number of external terminals
JP3472502B2 (en) Semiconductor electret condenser microphone
US8085956B2 (en) Filter circuit for an electret microphone
KR200438928Y1 (en) Dual Microphone Module
GB2466776A (en) Bootstrapping to reduce the effect of bond pad parasitic capacitance in a MEMS microphone circuit
KR200216291Y1 (en) Condenser microphone
KR20040011241A (en) Condenser microphone using a built-in-gain AMP

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323