JP2001094888A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JP2001094888A
JP2001094888A JP26918399A JP26918399A JP2001094888A JP 2001094888 A JP2001094888 A JP 2001094888A JP 26918399 A JP26918399 A JP 26918399A JP 26918399 A JP26918399 A JP 26918399A JP 2001094888 A JP2001094888 A JP 2001094888A
Authority
JP
Japan
Prior art keywords
pixel
light receiving
pixels
hardware
optical signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26918399A
Other languages
Japanese (ja)
Inventor
Junichi Hoshi
淳一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26918399A priority Critical patent/JP2001094888A/en
Publication of JP2001094888A publication Critical patent/JP2001094888A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To remove a control signal generation circuit to be a complicated circuit requiring much area. SOLUTION: A light receiving part 11 and an operation part 12 are two- dimensionally arranged, respective pixels 14 in the light receiving part and respective pixels 15 in the operation part are allowed to correspond at the rate of 1 to 1, each pixel in the operation part is connected to a corresponding pixel in the light receiving part and pixels adjacent to the corresponding pixel through hardware 13, optical signals from the corresponding pixel and the pixels adjacent to the corresponding pixel are inputted to the pixel concerned in the operation part through the hardware 13, the total signals inputted from the pixels in the operation part are added and the added signal is outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は撮像装置に係わり、
特にインテリジェントな機能を有する撮像装置(スマー
トセンサー)、更に具体的にはCMOSセンサーに好適
に用いることができる撮像装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an imaging device,
In particular, the present invention relates to an imaging device (smart sensor) having an intelligent function, and more specifically, to an imaging device that can be suitably used for a CMOS sensor.

【0002】[0002]

【従来の技術】従来、スマートセンサーには、例えば電
子通信学会IE−83−34「人工網膜の一アプロー
チ」等に見られるような人間の網膜をモデルとした3次
元の撮像装置、あるいは特開平6−139361号公
報、応用物理第67巻第4号(1998)pp424
「人工網膜チップの開発と事業化」等のように、前記網
膜の機能のみを現行の電子回路で置換えた例がある。
2. Description of the Related Art Conventionally, a smart sensor has a three-dimensional image pickup device modeled on a human retina, as shown in IE-83-34 of the Institute of Electronics and Communication Engineers, "An Approach to Artificial Retina" or the like. No. 6-139361, Applied Physics Vol. 67, No. 4, (1998) pp424
There is an example in which only the function of the retina is replaced with a current electronic circuit, such as “development and commercialization of an artificial retinal chip”.

【0003】この電子回路は画素内に仮想的なアンプを
内蔵しており、アンプの行または列方向に制御信号を加
えることによってアンプは入力する光信号の符号を正
転、反転することができる。そして、例えば反転する隣
接画素の信号を加算することによって、公知の画像処理
技術により、エッヂ検出、動体検知が可能となる。前記
電子回路及び撮像装置は他にも種々の新しい機能を有し
ており、確かにスマートセンサーと成っている。
In this electronic circuit, a virtual amplifier is built in a pixel, and by applying a control signal in the row or column direction of the amplifier, the amplifier can invert and invert the sign of an input optical signal. . Then, for example, by adding signals of adjacent pixels to be inverted, edge detection and moving object detection can be performed by a known image processing technique. The electronic circuit and the imaging device have various other new functions, and are certainly smart sensors.

【0004】また、CMOSセンサーの例には特開昭6
3−100879号公報、特開平9−46596号公報
等がある。
Japanese Patent Application Laid-Open No. Sho 6 (1994) discloses an example of a CMOS sensor.
JP-A-3-100879 and JP-A-9-46596.

【0005】[0005]

【発明が解決しようとする課題】しかし、前記スマート
センサーにおいては、新しい機能を実現するために加え
る制御信号のパターンは、行または列方向に対して同一
なため、新らしい機能にはその制約が加わる。即ち、余
り複雑な機能は実現することができない。
However, in the above-mentioned smart sensor, the pattern of the control signal added to realize the new function is the same in the row or column direction, so that the new function is limited. Join. That is, a too complicated function cannot be realized.

【0006】また制御信号のパターンは、予めワイヤー
ドロジックやマイクロコード等で新らしい機能の数だけ
用意する必要がある。これはセンサーの回路規模の増大
を意味する。
Also, it is necessary to prepare control signal patterns in advance by the number of new functions using wired logic, microcode, or the like. This means an increase in the sensor circuit size.

【0007】以上のように、前記スマートセンサーは新
らしい機能の選択を制御信号のパターンを変更すること
で可能としているものの、その守備する領域は狭く、低
機能であり、またセンサーのチップコストも必ずしも低
いものではなかった。
As described above, the smart sensor enables selection of a new function by changing the pattern of the control signal. However, the smart sensor has a small area to be protected, has a low function, and has a low chip cost of the sensor. It was not necessarily low.

【0008】本発明は上述した課題を解決し、複雑な機
能を予備学習で習得し、それをハードウェアで実現する
ことによって、面積を取り複雑な回路が必要であった制
御信号発生回路をなくすことが可能な撮像装置を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problem, and learns a complicated function by preliminary learning and realizes it by hardware, thereby eliminating a control signal generation circuit which requires an area and requires a complicated circuit. It is an object of the present invention to provide an imaging device capable of performing such operations.

【0009】[0009]

【課題を解決するための手段および作用】本発明の撮像
装置は、受光部と演算部とが2次元状に配置され、前記
受光部中の各画素と前記演算部中の各画素とは1:1に
対応し、前記演算部中の各画素は、前記受光部中の対応
する画素及び該対応する画素に隣接する画素とハードウ
ェアで接続されており、前記対応する画素及び前記対応
する画素に隣接する画素からの光信号が前記ハードウェ
アを通して前記演算部中の画素に入力され、前記演算部
中の画素において入力した信号の加算が行われ、加算さ
れた信号が前記演算部から出力されることを特徴とす
る。
According to the imaging apparatus of the present invention, the light receiving section and the arithmetic section are two-dimensionally arranged, and each pixel in the light receiving section and each pixel in the arithmetic section are one. And each pixel in the arithmetic unit is connected by hardware to a corresponding pixel in the light receiving unit and a pixel adjacent to the corresponding pixel, and the corresponding pixel and the corresponding pixel An optical signal from a pixel adjacent to the pixel is input to the pixel in the arithmetic unit through the hardware, the signals input in the pixels in the arithmetic unit are added, and the added signal is output from the arithmetic unit. It is characterized by that.

【0010】本発明の撮像装置の好適な実施形態は受光
部となる受光層と演算部となる演算層という少なくとも
2層を有し、各々に対応する画素配列を有する。この画
素配列は一般には2次元であり、配列は前述の3次元I
Lではなく、主に回路実現が容易な一般の2次元ILに
よって実現される。また、演算層中の1つの画素には前
記対応する受光層画素と、その隣接する受光層画素から
の光信号が入力するようになっている。前記各受光層画
素からの各光信号は、前記演算層画素に、符号を変えず
に、(正転)、符号が反転された(反転)、全く影響を
与えない(ゼロ値)のいずれかの形で伝達される。前
記、正転、反転、ゼロ値の各変換は、その変換の係数、
あるいは増幅率は任意の受光層画素、演算層画素の組合
せに対して一義的に定まった各値であり、前記学習にお
いて、その値を変えることはなく前記演算層画素に伝達
された各受光層画素からの変換された光信号は、前記演
算層画素中で全加算され、信号出力される。
A preferred embodiment of the image pickup apparatus according to the present invention has at least two layers, a light receiving layer serving as a light receiving section and a calculation layer serving as a calculation section, and has a pixel array corresponding to each of them. This pixel array is generally two-dimensional, and the array is the three-dimensional I
It is realized not by L but by a general two-dimensional IL which is easy to realize a circuit. In addition, an optical signal from the corresponding light receiving layer pixel and an adjacent light receiving layer pixel is input to one pixel in the arithmetic layer. Each light signal from each of the light receiving layer pixels has one of the following: the normal direction, the sign inverted (inverted), or no influence (zero value) on the arithmetic layer pixel without changing the sign. Is transmitted in the form of The forward, reverse, and zero value conversions are the conversion coefficients,
Alternatively, the amplification factor is a value uniquely determined for a combination of an arbitrary light receiving layer pixel and a calculation layer pixel. In the learning, the value is not changed and each light receiving layer transmitted to the calculation layer pixel is not changed. The converted optical signal from the pixel is fully added in the operation layer pixel and output as a signal.

【0011】前記各画素の組合せにおける3種の変換の
選択は、公知のニューロ技術によって決定される。即
ち、前記変換の選択が未決定なニューラルネットワーク
回路を用意し、前記複雑な機能を実現するように予備学
習を行う。前記機能が満足された後に、前記各画素間に
おける変換の選択を調査し、その選択群を本発明の撮像
装置上の前記各画素の組合せに対してハードウェアを以
って実現する。なお、ニューロ技術は、例えば、「人工
網膜の一アプローチ」清水等,電子通信学会ED83−
33 pp19、「人工網膜のシミュレーション」枇杷
木等,電子通信学会IE85−38 pp35、「相対
運動検出のためのMST野ニューロンモデル」鹿毛等,
電子通信学会技報IE94−26 pp21、に記載さ
れている。
The selection of the three types of transformations in each pixel combination is determined by a known neurological technique. That is, a neural network circuit whose conversion selection is not determined is prepared, and preliminary learning is performed so as to realize the complicated function. After the function is satisfied, the selection of the conversion between the pixels is examined, and the selected group is realized by hardware for the combination of the pixels on the imaging apparatus of the present invention. In addition, the neurotechnology is described in, for example, “One Approach of Artificial Retina” Shimizu and others, IEICE ED83-
33 pp19, "Simulation of Artificial Retina", Biwaki et al., IEICE IE85-38 pp35, "MST Area Neuron Model for Relative Motion Detection", Kage et al.
The IEICE Technical Report IE94-26 pp21.

【0012】本発明によれば、受光層と演算層という2
層を有しており、また、各画素に隣接する画素間におけ
る相関を考慮可能であることから、従来の機能よりも更
に複雑な機能の実現が可能である。
According to the present invention, there are provided a light receiving layer and a calculation layer.
Since it has a layer and can consider the correlation between pixels adjacent to each pixel, it is possible to realize more complicated functions than the conventional functions.

【0013】また従来のニューロ技術のアナログ的な変
換係数を採用せず、前記一義的な変換値の採用によっ
て、撮像装置上への回路実現が容易となっている。また
公知のニューロ技術の採用によって、各機能の実現に詳
細なノウハウを有しなくとも、予備学習という時間と多
少の労力を掛けることによって前記機能の実現が可能で
あり、従って設計力の向上が大幅に見込める。
Further, the circuit is easily realized on the image pickup apparatus by employing the above-mentioned unique conversion value without using the analog conversion coefficient of the conventional neurotechnology. In addition, by adopting a known neurotechnology, the above functions can be realized by spending a time and a little effort of preliminary learning without having detailed know-how in realizing each function, and thus the design ability is improved. Can be greatly expected.

【0014】また、前記変換の選択を撮像装置上のハー
ドウェアで行うことによって、ただ一つの機能の実現の
みが可能となるものの、前述の制御信号発生回路といっ
た余分な回路が不要となり、その分チップの省面積化、
高歩留化、低コスト化が可能である。
Although the selection of the conversion is performed by hardware on the image pickup apparatus, only one function can be realized, but an extra circuit such as the control signal generation circuit described above is not required, and accordingly, Chip area saving,
High yield and low cost are possible.

【0015】[0015]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0016】(第1の実施例)本発明の第1実施例は、
画像中に有る右上りの直線のエッジ検出を行う撮像装置
である。この撮像装置は画素数64×48、画素大きさ
100μm角、レイアウトルール0.4μmのCMOS
センサーである。
(First Embodiment) A first embodiment of the present invention is as follows.
This is an imaging device that detects the edge of the upper right straight line in an image. This imaging device is a CMOS having 64 × 48 pixels, a pixel size of 100 μm square, and a layout rule of 0.4 μm.
It is a sensor.

【0017】図1に本実施例の画素アレー部の一部の等
価回路図を示す。図1において、11は受光層であり、
各画素14に光電変換素子であるホトダイオード(P
D)16が配置されている。PD16にはリセット用の
NMOSFET17が接続されており、PD16とNM
OSFET17は出力端子18と接続されている。
FIG. 1 shows an equivalent circuit diagram of a part of the pixel array section of this embodiment. In FIG. 1, reference numeral 11 denotes a light receiving layer,
Each pixel 14 is provided with a photodiode (P
D) 16 is arranged. An NMOSFET 17 for reset is connected to the PD 16, and the PD 16 and the NM
OSFET 17 is connected to output terminal 18.

【0018】受光層11が形成されている大きさ7×6
mm2角のシリコンチップ上には、同様に演算層12が
形成されており、両者の画素大きさは等しく前述の10
0μm角である。両者の層の画素の成分は、100μm
角の大きさの中に混在して配置されている。演算層12
の画素15中には加算器26が配置されており、受光層
11からの信号が入力する入力端子27が対応する画素
プラス近接する画素の個数の5個だけ設けられている。
入力端子27から入力した信号は加算器26によって加
算され、出力端子28にその総和の信号が電圧の形で出
力される。
The size of the light receiving layer 11 is 7 × 6.
An arithmetic layer 12 is similarly formed on a silicon chip having a square of 2 mm2, and both pixels have the same pixel size.
It is 0 μm square. The pixel components in both layers are 100 μm
They are arranged in a mixture of corners. Operation layer 12
An adder 26 is arranged in the pixel 15 and the input terminal 27 to which the signal from the light receiving layer 11 is input is provided in a number corresponding to the number of corresponding pixels plus the number of adjacent pixels.
The signal input from the input terminal 27 is added by the adder 26, and the sum signal is output to the output terminal 28 in the form of a voltage.

【0019】受光層11と演算層12との画素間の接続
は、本実施例においては対応する画素(自身)14
1と、左上、左下、右上、右下のセカンドニアレストの
隣接画素142,143,144,145間で行われる。接
続の方法は前述の通り予備学習によって決定されてい
る。
In the present embodiment, the connection between the pixels of the light receiving layer 11 and the arithmetic layer 12 is made by the corresponding pixel (self) 14.
This is performed between 1 and the adjacent pixels 14 2 , 14 3 , 14 4 , and 14 5 of the second nearest rest at the upper left, lower left, upper right, and lower right. The connection method is determined by preliminary learning as described above.

【0020】受光層11,演算層12の画素間を接続す
るハードウェア13として、正転20、反転21の接続
ではオペアンプ23が、ゼロ値22の接続では空配線
(オープン)が用意されている。
As the hardware 13 for connecting the pixels of the light receiving layer 11 and the arithmetic layer 12, an operational amplifier 23 is prepared for the connection of the normal rotation 20 and the inversion 21, and an empty wiring (open) is prepared for the connection of the zero value 22. .

【0021】受光層11及び演算層12と、両者を接続
するニューラルネットワークを公知の技術でコンピュー
タ上に構築する。撮像装置を表現するシミュレータに右
上りの直線を多く含む画像を与えて、シミュレータから
の出力画像で正しくエッヂ検出が行われているかを目視
で判定する。その結果をフィードバックし、さらに学習
を進める。
A light receiving layer 11 and an arithmetic layer 12 and a neural network connecting them are constructed on a computer by a known technique. An image including many straight lines at the upper right is given to a simulator representing an imaging device, and it is visually determined whether or not edge detection is correctly performed on an output image from the simulator. The results are fed back and learning is further advanced.

【0022】その結果、教師画像にもよるが主に右上が
正転接続で、左下が反転接続という結果が得られる。
尚、本実施例では自身との接続をゼロ値と決めて学習を
行っている。
As a result, depending on the teacher image, a result is obtained in which the upper right is a normal connection and the lower left is a reverse connection.
In this embodiment, learning is performed by determining the connection with itself to a zero value.

【0023】この5×64×48=15360個弱の接
続結果を、ハードウェア13を用いて撮像装置であるシ
リコンチップ上に実現した。
The connection result of less than 5 × 64 × 48 = 15360 connections was realized on a silicon chip as an image pickup device using the hardware 13.

【0024】以下に本実施例の動作について説明する。The operation of this embodiment will be described below.

【0025】レンズ等の光学系を経由して入射した画像
光は、シリコンチップ上に結像する。画素14中のPD
16は入射した光を検知する。その際、PD16は予め
リセットMOSFET17によってリセットされてい
る。PD16の光電圧はリアルタイムで出力端子18か
ら出力される。
The image light incident via an optical system such as a lens forms an image on a silicon chip. PD in pixel 14
Reference numeral 16 detects incident light. At this time, the PD 16 has been reset by the reset MOSFET 17 in advance. The light voltage of the PD 16 is output from the output terminal 18 in real time.

【0026】出力端子18は、ハードウェア13のいず
れかの入力端子24に接続されており、例えば正転2
0、反転21の場合にはオペアンプ23に入力する。正
転の場合には前記光信号電圧はオペアンプ23の(+)
端子に入力し、出力端子25からは同符号の電圧が出力
される。本実施例においては、オペアンプ23の増幅ゲ
インは1である。反転の場合も同様にオペアンプ23の
(−)端子に入力し、出力端子25からは異符号の電圧
が出力される。
The output terminal 18 is connected to any one of the input terminals 24 of the hardware 13, for example,
In the case of 0 and the inversion 21, it is input to the operational amplifier 23. In the case of normal rotation, the optical signal voltage is (+) of the operational amplifier 23.
The output terminal 25 outputs a voltage having the same sign. In the present embodiment, the amplification gain of the operational amplifier 23 is 1. In the case of inversion, the voltage is similarly input to the (−) terminal of the operational amplifier 23, and a voltage having a different sign is output from the output terminal 25.

【0027】出力端子25から出力された、変換された
光信号は、演算層画素中の入力端子27に入力される。
加算器26において電流の形で加算され、最終的に加算
された出力電圧が、加算器26の出力端子28から出力
される。
The converted optical signal output from the output terminal 25 is input to the input terminal 27 in the operation layer pixel.
The output voltage added in the form of current in the adder 26 and finally added is output from the output terminal 28 of the adder 26.

【0028】本実施例においては、出力端子28から出
力された信号は、公知の撮像装置の信号処理回路を経由
して、最終的に画像の形で出力される。
In this embodiment, the signal output from the output terminal 28 is finally output in the form of an image via a signal processing circuit of a known imaging device.

【0029】本実施例においては、画像中から右上りの
直線のみを選んでエッヂ検出をすることができる。
In the present embodiment, edge detection can be performed by selecting only the upper right straight line from the image.

【0030】図11は本実施例の具体的な画素の回路構
成図である。図11は、受光層11、演算層12、ハー
ドウエア13を2次元状に展開した回路構成を示してい
る。受光層の一画素のPD16,MOSFET17と演
算層12の加算器26,出力用TFTとの周囲にハード
ウエア13が配されている。さらにハードウエアの周囲
に不図示の受光層の他の画素が配されている。
FIG. 11 is a circuit diagram of a specific pixel of this embodiment. FIG. 11 shows a circuit configuration in which the light receiving layer 11, the arithmetic layer 12, and the hardware 13 are two-dimensionally developed. The hardware 13 is arranged around the PD 16 and the MOSFET 17 of one pixel of the light receiving layer, the adder 26 of the arithmetic layer 12, and the output TFT. Further, another pixel (not shown) of the light receiving layer is arranged around the hardware.

【0031】本実施例においては、PDからの出力は電
圧であったが、光信号は何も電圧である必要はなく、電
荷、あるいは電流であっても構わない。また、PD16
と出力端子18間に新たに転送ゲートを設けて、電荷出
力とすることもできる。
In this embodiment, the output from the PD is a voltage, but the optical signal does not need to be a voltage, but may be a charge or a current. Also, PD16
A transfer gate may be newly provided between the output terminal 18 and the output terminal 18 to output charges.

【0032】(第2の実施例)本発明の第2実施例は、
画像中に有る縦横の直線のエッジ検出を行う撮像装置で
ある。
(Second Embodiment) A second embodiment of the present invention is as follows.
This is an imaging device that performs vertical and horizontal straight line edge detection in an image.

【0033】図2に本実施例の画素アレー部の一部の等
価回路図を示す。図2において、31は受光層であり、
32は演算層である。受光層31と演算層32との画素
間の接続は、本実施例においては対応する画素(自身)
341と、隣接する画素全部の間で行われる。演算層3
2中の画素35中には、加算器46が形成されており、
9本の入力端子47が設けられている。また両層31,
32の画素間を接続するハードウェアは第1実施例と同
じである。
FIG. 2 shows an equivalent circuit diagram of a part of the pixel array section of this embodiment. In FIG. 2, 31 is a light receiving layer,
32 is an operation layer. In the present embodiment, the connection between the pixels of the light receiving layer 31 and the arithmetic layer 32 corresponds to the connection of the corresponding pixel (self).
And 34 1, carried out between all adjacent pixels. Operation layer 3
2, an adder 46 is formed in the pixel 35.
Nine input terminals 47 are provided. Also, both layers 31,
The hardware for connecting the 32 pixels is the same as in the first embodiment.

【0034】予備学習は同様にして、ニューラルネット
ワークを含む撮像装置シミュレータに縦横の直線を多く
含む画像を与えて教育する。その結果、教師画像にもよ
るが主に上と右が正転接続で、下と左が反転接続という
結果が得られる。
In the pre-learning, similarly, an image including a large number of vertical and horizontal lines is given to an imaging device simulator including a neural network for education. As a result, depending on the teacher image, a result is obtained in which mainly the upper and right are forward connections and the lower and left are reverse connections.

【0035】尚、本実施例では画素341自身との接続
をゼロ値と決めて学習を行っている。
[0035] Incidentally, in this embodiment performs learning decided to zero value the connection between the pixel 34 1 itself.

【0036】第1実施例と同様にして、前記接続結果を
前記ハードウェアを用いて撮像装置であるシリコンチッ
プ上に実現した。
In the same manner as in the first embodiment, the connection result was realized on a silicon chip as an image pickup device using the hardware.

【0037】本実施例によれば画像中から縦横の直線の
みを選んでエッヂ検出をすることができる。
According to this embodiment, edge detection can be performed by selecting only vertical and horizontal straight lines from an image.

【0038】本発明において、演算層画素に接続する受
光層画素は何もファースト(左右と上下)・セカンドニ
アレスト(左上下と右上下)画素に限ることはなく、サ
ード、フォース、その他のニアレスト画素であっても構
わない。
In the present invention, the light receiving layer pixels connected to the operation layer pixels are not limited to first (left and right and up and down) and second near rest (left and up and down and right and up and down) pixels. It may be a pixel.

【0039】(第3の実施例)図3にサードニアレスト
画素を接続した本発明の第3の実施例を示す。本実施例
によれば更に複雑な機能を実現することができる。図3
において、541〜544はサードニアレスト(一画素を
おいた、左右と上下)画素を示す。51は受光層、52
は演算層、53は受光層51と演算層52とを接続する
ハードウェアであり、第1実施例の構成と同じである。
なお演算層52の画素55は図においては1つしか示さ
れていないがこれは他の画素55を省略したためであ
る。これは他の実施例においても同様である。図示され
た1つの画素55に対してサードニアレストまでの画素
54からの信号が入力される。
Third Embodiment FIG. 3 shows a third embodiment of the present invention in which third nearest pixels are connected. According to this embodiment, more complicated functions can be realized. FIG.
In, 54 1-54 4 shows (put one pixel, the left and right and up and down) third nearest pixel. 51 is a light receiving layer, 52
Denotes a calculation layer, and 53 denotes hardware for connecting the light receiving layer 51 and the calculation layer 52, and has the same configuration as that of the first embodiment.
Although only one pixel 55 in the calculation layer 52 is shown in the figure, this is because other pixels 55 are omitted. This is the same in other embodiments. A signal from the pixel 54 up to the third nearest is input to one pixel 55 shown.

【0040】(第4の実施例)本実施例の第4実施例
は、アルファベットの中から特定の文字のみを検出する
撮像装置である。この撮像装置は画素数42×50、画
素大きさ100μm角、レイアウトルール0.4μmの
CMOSセンサである。
(Fourth Embodiment) A fourth embodiment of the present invention is an imaging apparatus for detecting only a specific character from the alphabet. This imaging device is a CMOS sensor having 42 × 50 pixels, a pixel size of 100 μm square, and a layout rule of 0.4 μm.

【0041】図4に本実施例の画素アレー部の一部の等
価回路図を示す。図4において、71は受光層であり、
各画素74にPD76が形成されている。PD16には
リセット用のNMOSFET79が接続されており、P
D16とNMOSFET79とは出力端子78と接続さ
れている。同様に演算層72中の各画素75中には加算
器86が形成されており、前記加算器86の入力端子8
7には、予備学習によって決定された接続ハードウェア
73を通して対応する画素及び隣接する8つの画素の計
9個の出力端子78が各々接続されている。
FIG. 4 shows an equivalent circuit diagram of a part of the pixel array section of this embodiment. In FIG. 4, reference numeral 71 denotes a light receiving layer;
A PD 76 is formed in each pixel 74. An NMOSFET 79 for reset is connected to PD16,
D16 and NMOSFET 79 are connected to output terminal 78. Similarly, an adder 86 is formed in each pixel 75 in the arithmetic layer 72, and an input terminal 8 of the adder 86 is provided.
7, a total of nine output terminals 78 of the corresponding pixel and eight adjacent pixels are connected to each other through the connection hardware 73 determined by the preliminary learning.

【0042】演算層画素75からの全ての出力は、同一
チップ上に有る加算器89の入力端子90に入力され
る。全画素75から出力された全信号は加算器89によ
って加算され、1つの加算信号となる。この加算信号は
図示しないコンパレータによって予め決められたしきい
電圧と比較され、このしきい電圧よりも前記加算信号が
大きい場合には、検出したアルファベットが特定の文字
であると判定する。
All outputs from the operation layer pixels 75 are input to an input terminal 90 of an adder 89 on the same chip. All the signals output from all the pixels 75 are added by an adder 89 to form one addition signal. The addition signal is compared with a predetermined threshold voltage by a comparator (not shown). If the addition signal is larger than the threshold voltage, it is determined that the detected alphabet is a specific character.

【0043】前記予備学習は以下のようにして行う。
今、話を簡単にするため、特定の文字を“A”とする。
これは他の任意の文字であってももちろん構わない。
The preliminary learning is performed as follows.
Now, for the sake of simplicity, let the specific character be "A".
This can of course be any other character.

【0044】文字大きさを前記撮像装置の画素アレーの
30×36程度の大きさとして、多少読取による位置ず
れをも考慮した教師画像を用意する(図5)。ここでの
位置ずれは画素アレーピッチの1画素分、±100μm
程度である。
The character size is set to about 30 × 36 of the pixel array of the above-mentioned image pickup apparatus, and a teacher image is prepared in consideration of the displacement due to the reading (FIG. 5). The displacement here is one pixel of the pixel array pitch, ± 100 μm
It is about.

【0045】画像“A”102を繰返し撮像装置シミュ
レータに見せ、このシミュレータの各画素からの出力信
号の総和が特定のしきい値よりも高くなり、他の文字の
画像がそれ以下となるまで学習を繰返す。学習の結果、
前記画像“A”102の黒字の部分103に相当する位
置の画素の接続は反転接続して、白地の部分104に相
当する位置の画素の接続は正転接続になるようになる。
The image "A" 102 is repeatedly shown to the imaging apparatus simulator, and learning is performed until the sum of the output signals from each pixel of the simulator becomes higher than a specific threshold value and the image of another character becomes lower than the specific threshold value. Is repeated. As a result of learning,
The connection of the pixel at the position corresponding to the black portion 103 of the image “A” 102 is reversed and the connection of the pixel at the position corresponding to the white portion 104 is a normal connection.

【0046】また、大きさ30×36の画像“A”10
2の外側の余白の領域105(42×50−30×3
6)は、予定外の大きな文字や極端に大きな位置ずれを
も考慮して用意されている。図5の101は教師画像の
全体を示す。
An image "A" 10 having a size of 30.times.36
2 outside margin area 105 (42 × 50−30 × 3
6) is prepared in consideration of unexpectedly large characters and extremely large displacement. Reference numeral 101 in FIG. 5 indicates the entire teacher image.

【0047】本実施例によれば、演算層画素からの信号
を取出し評価するのではなく、前記演算層に隣接する受
光層画素からの信号をも評価しているために、多少の位
置ずれに対しても強い特定の文字の検出が可能である。
According to the present embodiment, the signal from the light receiving layer pixel adjacent to the arithmetic layer is evaluated instead of extracting and evaluating the signal from the arithmetic layer pixel. It is possible to detect a specific character that is strong even when it is strong.

【0048】また前述の通り、斜め線の多い文字である
ならば、特定の文字の学習を始める前に、斜め線に対し
て予め学習を行っておくことにより、更に学習の効率並
びに検出の精度が向上する。
As described above, if a character has many diagonal lines, learning is performed on diagonal lines before learning of a specific character is started, thereby further improving the learning efficiency and detection accuracy. Is improved.

【0049】(第5の実施例)本発明の第5実施例は、
指紋の中から特定の指紋のみを検出する撮像装置であ
る。この撮像装置は画素数512×512、画素大きさ
30μm角、レイアウトルール0.25μmのCMOS
センサである。
(Fifth Embodiment) A fifth embodiment of the present invention is as follows.
This is an imaging device that detects only a specific fingerprint from fingerprints. This imaging device is a CMOS having 512 × 512 pixels, a pixel size of 30 μm square, and a layout rule of 0.25 μm.
It is a sensor.

【0050】本実施例においても受光層、及び演算層の
構成は前述の実施例と同様である。画素自身と近接する
8つの画素からの信号が接続ハードウェアを経由して演
算層の画素に入力する。
In this embodiment, the structures of the light receiving layer and the operation layer are the same as those of the above-described embodiment. Signals from eight pixels close to the pixel itself are input to the pixels in the operation layer via the connection hardware.

【0051】演算層の全画素からの信号は加算器で同様
に全加算され、予め決められているしきい電圧以上の場
合に特定の指紋と認識する。
The signals from all the pixels of the operation layer are similarly fully added by the adder, and if the signal is equal to or higher than a predetermined threshold voltage, it is recognized as a specific fingerprint.

【0052】ただし予備学習に関しては少々事情が異な
る。
However, the situation is slightly different for the preliminary learning.

【0053】まず特定の指紋とその他の指紋の画像とを
用意し、前記特定の指紋のうち、特徴となる隆線の端
点、分岐点などを各々独立に抽出した画像を用意する。
前記各々の部品となる画像に対して予め学習を行って、
前記特徴が充分に検出されたのを確認して、初めて指紋
全体の学習に移る。
First, a specific fingerprint and an image of another fingerprint are prepared, and an image in which the characteristic ridge end point, branch point, and the like are independently extracted from the specific fingerprint is prepared.
Learning in advance for the images that become the respective parts,
After confirming that the features have been sufficiently detected, the process moves to learning of the entire fingerprint for the first time.

【0054】前記端点及び分岐点の検出は公知の画像処
理技術によって検出可能であり、3×3画素の検出マス
クによって行われるのが通例である。本実施例によれ
ば、前記特徴に対応する位置の演算層の画素には同様に
3×3=9個の信号が入力しており、しかも2値化信号
ではなくアナログ信号であるため、その検出は高精度で
行うことができる。
The detection of the end points and the branch points can be detected by a known image processing technique, and is usually performed by a detection mask of 3 × 3 pixels. According to the present embodiment, 3 × 3 = 9 signals are similarly input to the pixels of the calculation layer at the positions corresponding to the features, and the signals are analog signals instead of binary signals. Detection can be performed with high accuracy.

【0055】本実施例によれば特定の指紋の検出が容易
に可能であるため、安価な指紋検出システム、指紋錠を
実現することができる。また本実施例は、お札のスカシ
検出等、他の固定した意味の有るパターンの検出にも容
易に応用することができる。
According to this embodiment, since a specific fingerprint can be easily detected, an inexpensive fingerprint detection system and a fingerprint tablet can be realized. Further, the present embodiment can be easily applied to the detection of other fixed and significant patterns, such as the detection of a sash of a bill.

【0056】(第6の実施例)本発明の第6実施例であ
る撮像装置の演算層の構成を示す。図6に本実施例の画
素アレー部の一部の等価回路図を示す。本実施例におい
ては演算層112の画素115と接続する受光層111
の画素114は、画素自身1141とセカンドニアレス
ト画素1142〜1145の計5個である。
(Sixth Embodiment) A configuration of a calculation layer of an image pickup apparatus according to a sixth embodiment of the present invention will be described. FIG. 6 shows an equivalent circuit diagram of a part of the pixel array section of the present embodiment. In the present embodiment, the light receiving layer 111 connected to the pixel 115 of the arithmetic layer 112
Pixel 114 is a total of five pixel itself 114 1 and second nearest pixel 114 2-114 5.

【0057】演算層112中の画素115中には既に加
算器126の他にオペアンプ123が計5個配置されて
いる。
In the pixel 115 in the operation layer 112, a total of five operational amplifiers 123 are already arranged in addition to the adder 126.

【0058】本実施例においては、接続ハードウェアは
単なる配線の引廻しだけで良い。即ち、学習によって決
定された正転接続は、受光層画素114の出力端子11
8をオペアンプ123の(+)端子125に、グラウン
ド130を(−)端子124に接続すれば良い。反転接
続の場合には(+)端子125と(−)端子124との
接続を反対とする。ゼロ値接続の場合には、出力端子1
18をオープンとし、オペアンプ123の両端子12
4,125をグラウンド130に接続し、ショートすれ
ば良い。
In the present embodiment, the connection hardware may be merely wiring. That is, the normal connection determined by learning is connected to the output terminal 11 of the light-receiving layer pixel 114.
8 may be connected to the (+) terminal 125 of the operational amplifier 123, and the ground 130 may be connected to the (-) terminal 124. In the case of the inversion connection, the connection between the (+) terminal 125 and the (-) terminal 124 is reversed. Output terminal 1 in case of zero value connection
18 is open, and both terminals 12
4, 125 may be connected to the ground 130 and short-circuited.

【0059】本実施例によれば、前記撮像装置シミュレ
ータの予備学習によって決定される接続群のデータが単
なる配線の引廻しに変換されるだけであるので、更にI
Cの設計が容易となる。例えば公知のシリコンコンパイ
ラ等、自動設計により適した構成となっている。
According to the present embodiment, since the data of the connection group determined by the preliminary learning of the imaging device simulator is merely converted into a simple routing of the wiring, furthermore, I
Design of C becomes easy. For example, the configuration is more suitable for automatic design such as a known silicon compiler.

【0060】本発明の受光層に含まれる光電変換素子は
PD(ホトダイオード)に限ることはなく、例えばホト
ゲート、ホトトランジスタ等、公知の光電変換素子を用
いても良い。
The photoelectric conversion element included in the light-receiving layer of the present invention is not limited to a PD (photodiode), and a known photoelectric conversion element such as a photogate or a phototransistor may be used.

【0061】また本発明の接続ハードウェアは、図示し
たオペアンプを使用したものだけでなく、光電変換素子
からの信号の符号を正転、反転、ゼロ値化できる公知の
回路であっても構わない。
The connection hardware of the present invention is not limited to the one using the illustrated operational amplifier, but may be a known circuit capable of inverting, inverting, and zeroing the sign of the signal from the photoelectric conversion element. .

【0062】また前記予備学習に用いる撮像装置シミュ
レータは、パソコン上に実現したソフトウェアだけでな
く、ハードウェアで実現した電気回路、シミュレータ
等、公知のものであっても構わない。すなわち、前記接
続ハードウェアの接続群を決定できるような機能をもつ
ものでありさえすれば良い。
The imaging apparatus simulator used for the preliminary learning may be not only software realized on a personal computer but also an electric circuit realized by hardware, a simulator or the like. In other words, it is only necessary that the device has a function that can determine the connection group of the connection hardware.

【0063】また演算層中に配置される加算器は図示し
たものだけでなく、公知の加算を行える回路でありさえ
すれば良い。
The adders arranged in the operation layer are not limited to those shown in the figure, but may be any known circuits capable of performing addition.

【0064】また演算層の出力側に接続する回路は、公
知の撮像装置に限らず、例えば図4に示したような画像
の出力を伴わない公知の一般回路で構わない。
The circuit connected to the output side of the arithmetic layer is not limited to a known image pickup device, but may be a known general circuit that does not accompany an image output as shown in FIG.

【0065】(第7の実施例)本発明の第7実施例であ
る、撮像装置の接続ハードウェアを示す。図7は本実施
例の画素アレー部の一部の等価回路図である。図7にお
いて、133は受光層131の画素134と演算層13
2の画素135とを接続するハードウェアであり、14
0は演算層132の画素135と対応する画素を接続す
るためのハードウエア構成部であり、141はこの対応
する画素に隣接する画素を接続するためのハードウエア
構成部である。ハードウエア構成部140ではオペアン
プ143に付属する帰還抵抗の値が4Rであるのに対
し、ハードウエア構成部141ではRとなっている。こ
のため、ハードウエア構成部140ではオペアンプ14
3の増幅率が4であるのに対して、ハードウエア構成部
141ではオペアンプ143の増幅率が1である。
(Seventh Embodiment) A connection hardware of an image pickup apparatus according to a seventh embodiment of the present invention will be described. FIG. 7 is an equivalent circuit diagram of a part of the pixel array unit of the present embodiment. 7, reference numeral 133 denotes a pixel 134 of the light receiving layer 131 and the operation layer 13
Hardware for connecting the two pixels 135, and 14
Numeral 0 is a hardware component for connecting the pixel 135 of the operation layer 132 and the corresponding pixel, and 141 is a hardware component for connecting a pixel adjacent to the corresponding pixel. While the value of the feedback resistor attached to the operational amplifier 143 is 4R in the hardware configuration section 140, it is R in the hardware configuration section 141. For this reason, the hardware configuration unit 140
The amplification factor of the operational amplifier 143 is 1 in the hardware configuration unit 141 while the amplification factor of 3 is 4.

【0066】本実施例においては、前記対応する画素か
らの光信号が4倍に増幅して伝えられ、前記隣接する画
素からの光信号は増幅せずに伝えられるため、演算層の
画素の出力は前記対応する画素の光信号を強く反映した
ものになっている。
In this embodiment, since the optical signal from the corresponding pixel is amplified and transmitted four times and the optical signal from the adjacent pixel is transmitted without amplification, the output of the pixel in the arithmetic layer is output. Represents the optical signal of the corresponding pixel strongly reflected.

【0067】また、公知の画像処理技術において、各種
の2次微分マスクを見れば判るように、中央と隣接する
外周とでその重み付けが異なるものが見られる(図1
0)。従って本実施例を用いても前述の2次微分効果を
得ることができる。 (第8の実施例)また本発明の第8の実施例である撮像
装置の接続ハードウェアを示す。本実施例では接続ハー
ドウェアであるオペアンプの増幅率は画素自身と接続さ
れるハードウエア構成部と、ファーストニアレスト、セ
カンドニアレストの画素と接続されるハードウエア構成
部とで各々異なっており、図8に示すように画素自身と
接続されるハードウエア構成部のオペアンプ(図8の中
央)では4、ファーストニアレストの画素と接続される
ハードウエア構成部のオペアンプ(図8の左右と上下)
では2、セカンドニアレストの画素と接続されるハード
ウエア構成部のオペアンプ(図8の左上下と右上下)で
は1である。
Also, in the known image processing technique, as can be seen by looking at various secondary differential masks, the weight is different between the center and the adjacent outer periphery (FIG. 1).
0). Therefore, the above-described second-order differential effect can be obtained by using this embodiment. (Eighth Embodiment) A connection hardware of an imaging apparatus according to an eighth embodiment of the present invention will be described. In the present embodiment, the amplification factor of the operational amplifier that is the connection hardware is different between the hardware component connected to the pixel itself and the hardware component connected to the first nearest and second nearest pixel, As shown in FIG. 8, the operational amplifier of the hardware component connected to the pixel itself (center in FIG. 8) is 4, and the operational amplifier of the hardware component connected to the first nearest pixel (left and right and up and down in FIG. 8)
In the operational amplifiers (upper left and lower right and upper and lower right in FIG. 8) of the hardware component connected to the second nearest pixel, the value is 1.

【0068】増幅率の異なるオペアンプは、前述のよう
に予備学習によってその接続が決定される。その結果、
2次微分効果を期待する教師画像を用いることにより、
画素自身とセカンドニアレストの画素では正転接続に、
ファーストニアレストの画素では反転接続となる。
The connection of the operational amplifiers having different amplification factors is determined by the preliminary learning as described above. as a result,
By using a teacher image that expects the second derivative effect,
In the pixel itself and the pixel of the second nearest rest, forward connection,
Inverted connection is made for the first nearest pixel.

【0069】本実施例を用いても第7実施例と同様に2
次微分効果を得ることができる。
Even when this embodiment is used, the same as in the seventh embodiment,
The following differential effect can be obtained.

【0070】本発明によれば中心画素(自身)の影響が
強いガウシアンタイプの空間感度特性を有する画素も、
またある領域での感度の総和がゼロになるような反対称
的な空間感度特性を有する画素も前記学習における教師
画像を適当に選ぶことで実現可能である。これにより、
非常に広範囲な画像処理を前記撮像装置上で実現するこ
とができる。 (第9の実施例)本発明の第9実施例である撮像装置の
接続ハードウェアを示す。図9に示すように、予め接続
する受光層画素174の数5個よりも余分にオペアンプ
183を8個用意しておき、受光層画素174と演算層
画素175とを接続するハードウェアの本数によって接
続する画素の組合せ(画素間)の増幅率を変更すること
ができる。
According to the present invention, a pixel having a Gaussian type spatial sensitivity characteristic which is strongly influenced by the center pixel (self)
Pixels having an antisymmetric spatial sensitivity characteristic such that the sum of the sensitivities in a certain region becomes zero can be realized by appropriately selecting a teacher image in the learning. This allows
A very wide range of image processing can be realized on the imaging device. (Ninth Embodiment) Connection hardware of an imaging apparatus according to a ninth embodiment of the present invention will be described. As shown in FIG. 9, eight operational amplifiers 183 are prepared in advance in addition to the five light receiving layer pixels 174 to be connected in advance, and the number of hardware for connecting the light receiving layer pixel 174 and the arithmetic layer pixel 175 depends on the number of hardware. The amplification factor of the combination of pixels to be connected (between pixels) can be changed.

【0071】即ち、オペアンプ183は受光層画素17
4からの電圧入力を入力端子184に受けることによっ
て、光信号である入力電圧を出力電流へと変換する。加
算器186はオペアンプ183からの出力電流を入力し
て、全加算した信号を電圧の形で出力端子188から出
力する。従って、接続するハードウェアの本数を増やせ
ばオペアンプ183が出力する電流の数が増大し、加算
器186に入力する総電流量が増加するため、結果とし
て増幅率が増大する。
That is, the operational amplifier 183 is connected to the light receiving layer pixel 17
By receiving the voltage input from the input terminal 4 at the input terminal 184, the input voltage which is an optical signal is converted into an output current. The adder 186 receives the output current from the operational amplifier 183, and outputs a signal obtained by fully adding the output current from the output terminal 188 in the form of a voltage. Therefore, if the number of connected hardware is increased, the number of currents output from the operational amplifier 183 increases, and the total amount of current input to the adder 186 increases. As a result, the amplification factor increases.

【0072】本実施例においても前記ハードウェアの接
続は予備学習によって決定される。
In this embodiment, the connection of the hardware is determined by preliminary learning.

【0073】[0073]

【発明の効果】以上説明したように、本発明によれば、
受光層と演算層を用意し、両者の画素間をハードウェア
で接続することによって、容易に複雑な機能を有するス
マートセンサが実現可能である。また余分な回路を有し
ないことから安価であり、特定の用途に特化したセンサ
を供給することができる。
As described above, according to the present invention,
A smart sensor having a complicated function can be easily realized by preparing a light receiving layer and a calculation layer and connecting the two pixels with hardware. Further, since there is no extra circuit, the sensor is inexpensive and a sensor specialized for a specific application can be supplied.

【0074】また、公知のニューロ技術との相性も良
く、将来性の有るセンサを提供することができる。
Further, the sensor has good compatibility with the known neuro technology, and can provide a sensor having a future.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例の画素アレー部の一部の等
価回路図である。
FIG. 1 is an equivalent circuit diagram of a part of a pixel array unit according to a first embodiment of the present invention.

【図2】本発明の第2実施例の画素アレー部の一部の等
価回路図である。
FIG. 2 is an equivalent circuit diagram of a part of a pixel array unit according to a second embodiment of the present invention.

【図3】本発明の第3実施例のサードニアレスト画素を
接続した画素アレー部の一部の等価回路図である。
FIG. 3 is an equivalent circuit diagram of a part of a pixel array unit to which a third nearest pixel according to a third embodiment of the present invention is connected.

【図4】本発明の第4実施例の画素アレー部の一部の等
価回路図である。
FIG. 4 is an equivalent circuit diagram of a part of a pixel array unit according to a fourth embodiment of the present invention.

【図5】多少読取による位置ずれをも考慮した教師画像
を示す図である。
FIG. 5 is a diagram showing a teacher image in which some positional deviation due to reading is also considered.

【図6】本発明の第6実施例の画素アレー部の一部の等
価回路図である。
FIG. 6 is an equivalent circuit diagram of a part of a pixel array section according to a sixth embodiment of the present invention.

【図7】本発明の第7実施例の画素アレー部の一部の等
価回路図である。
FIG. 7 is an equivalent circuit diagram of a part of a pixel array unit according to a seventh embodiment of the present invention.

【図8】本発明の第8の実施例である撮像装置の接続ハ
ードウェアを示す図である。
FIG. 8 is a diagram illustrating connection hardware of an imaging apparatus according to an eighth embodiment of the present invention.

【図9】本発明の第9の実施例である撮像装置の接続ハ
ードウェアを示す図である。
FIG. 9 is a diagram illustrating connection hardware of an imaging apparatus according to a ninth embodiment of the present invention.

【図10】2次微分マスクにおける、中央と隣接する外
周とにおける重み付けを示す図である。
FIG. 10 is a diagram illustrating weighting of a center and an outer periphery adjacent thereto in a second-order differential mask.

【図11】本発明の上記第1実施例の具体的な画素の回
路構成図である。
FIG. 11 is a circuit configuration diagram of a specific pixel of the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 受光層 12 演算層 13 ハードウエア 14,15 画素 16 ホトダイオード(PD) 17 リセット用のNMOSFET 18 出力端子 19 リセット端子 20 正転構成部 21 反転構成部 22 ゼロ値構成部 23 オペアンプ 24 入力端子 25 出力端子 26 加算器 27 入力端子 28 出力端子 Reference Signs List 11 light receiving layer 12 operation layer 13 hardware 14 and 15 pixels 16 photodiode (PD) 17 NMOSFET for reset 18 output terminal 19 reset terminal 20 forward rotation component 21 inversion component 22 zero value component 23 operational amplifier 24 input terminal 25 output Terminal 26 Adder 27 Input terminal 28 Output terminal

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 受光部と演算部とが2次元状に配置さ
れ、前記受光部中の各画素と前記演算部中の各画素とは
1:1に対応し、前記演算部中の各画素は、前記受光部
中の対応する画素及び該対応する画素に隣接する画素と
ハードウェアで接続されており、 前記対応する画素及び前記対応する画素に隣接する画素
からの光信号が前記ハードウェアを通して前記演算部中
の画素に入力され、前記演算部中の画素において入力し
た信号の加算が行われ、加算された信号が前記演算部か
ら出力されることを特徴とする撮像装置。
1. A light-receiving unit and a calculation unit are two-dimensionally arranged, and each pixel in the light-receiving unit and each pixel in the calculation unit correspond to 1: 1. Is connected to a corresponding pixel in the light receiving unit and a pixel adjacent to the corresponding pixel by hardware, and an optical signal from the corresponding pixel and a pixel adjacent to the corresponding pixel passes through the hardware. An image pickup apparatus, wherein a signal input to a pixel in the operation unit, a signal input in the pixel in the operation unit is added, and the added signal is output from the operation unit.
【請求項2】 請求項1に記載の撮像装置において、前
記受光部の画素及び前記演算部の画素の配列は2次元配
列であることを特徴とする撮像装置。
2. The image pickup apparatus according to claim 1, wherein the arrangement of the pixels of the light receiving section and the pixels of the operation section is a two-dimensional arrangement.
【請求項3】 請求項1に記載の撮像装置において、前
記ハードウェアは複数の構成要素からなり、各構成要素
は前記受光部の任意の各画素の組合せにおいて、入力す
る前記光信号の符号を反転しない、入力する前記光信号
の符号を反転する、入力する前記光信号をゼロ値化す
る、のいずれかの変換機能を有することを特徴とする撮
像装置。
3. The image pickup apparatus according to claim 1, wherein the hardware includes a plurality of components, and each of the components sets a code of the input optical signal in a combination of arbitrary pixels of the light receiving unit. An imaging apparatus having a conversion function of not inverting, inverting the sign of the input optical signal, or converting the input optical signal to a zero value.
【請求項4】 請求項3に記載の撮像装置において、前
記ハードウェアの機能の選択は、ニューロ技術を用いた
学習によって予め行われることを特徴とする撮像装置。
4. The imaging device according to claim 3, wherein the selection of the function of the hardware is performed in advance by learning using a neurotechnology.
【請求項5】 請求項4に記載の撮像装置において、前
記光信号を変換する3つの機能の各係数あるいは増幅率
は、前記任意の各画素の組合せに対して一義的であり、
前記学習によってその値を変えないことを特徴とする撮
像装置。
5. The imaging device according to claim 4, wherein each coefficient or amplification factor of the three functions for converting the optical signal is unique to a combination of the arbitrary pixels.
An imaging apparatus wherein the value is not changed by the learning.
【請求項6】 請求項5に記載の撮像装置において、前
記一義的な値は、前記演算部画素と前記受光部画素との
近接の度合によって決定されることを特徴とする撮像装
置。
6. The imaging apparatus according to claim 5, wherein the unique value is determined by a degree of proximity between the calculation unit pixel and the light receiving unit pixel.
【請求項7】 請求項3に記載の撮像装置において、前
記接続するハードウェアの数を前記受光部の画素数より
も増やすことで、前記受光部の画素の光信号の増幅率を
増加させたことを特徴とする撮像装置。
7. The image pickup apparatus according to claim 3, wherein the number of connected hardware is greater than the number of pixels of the light receiving unit, thereby increasing an amplification factor of an optical signal of a pixel of the light receiving unit. An imaging device characterized by the above-mentioned.
JP26918399A 1999-09-22 1999-09-22 Image pickup device Pending JP2001094888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26918399A JP2001094888A (en) 1999-09-22 1999-09-22 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26918399A JP2001094888A (en) 1999-09-22 1999-09-22 Image pickup device

Publications (1)

Publication Number Publication Date
JP2001094888A true JP2001094888A (en) 2001-04-06

Family

ID=17468848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26918399A Pending JP2001094888A (en) 1999-09-22 1999-09-22 Image pickup device

Country Status (1)

Country Link
JP (1) JP2001094888A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006398A1 (en) * 2004-07-13 2006-01-19 Sony Corporation Imaging device, imaging element integrated circuit, and imaging result processing method
WO2006022077A1 (en) * 2004-08-23 2006-03-02 Sony Corporation Image pickup device, image pickup result processing method and integrated circuit
JP2006279897A (en) * 2005-03-30 2006-10-12 Seiko Precision Inc Picture sensor, pursuit equipment and photographic subject pursuit method
JP2018026812A (en) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 Imaging device, imaging module, electronic equipment, and imaging system
CN111433781A (en) * 2017-12-11 2020-07-17 指纹卡有限公司 Fingerprint sensing device
US10879298B2 (en) 2016-03-24 2020-12-29 Nikon Corporation Image sensor and image capturing device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936376B2 (en) 2004-07-13 2011-05-03 Sony Corporation Image pickup device, integrated circuit of image pickup element, and image pickup result processing method
WO2006006398A1 (en) * 2004-07-13 2006-01-19 Sony Corporation Imaging device, imaging element integrated circuit, and imaging result processing method
WO2006022077A1 (en) * 2004-08-23 2006-03-02 Sony Corporation Image pickup device, image pickup result processing method and integrated circuit
JPWO2006022077A1 (en) * 2004-08-23 2008-05-08 ソニー株式会社 Imaging apparatus, imaging result processing method, and integrated circuit
JP4640338B2 (en) * 2004-08-23 2011-03-02 ソニー株式会社 Imaging apparatus, imaging result processing method, and integrated circuit
JP2006279897A (en) * 2005-03-30 2006-10-12 Seiko Precision Inc Picture sensor, pursuit equipment and photographic subject pursuit method
US10879298B2 (en) 2016-03-24 2020-12-29 Nikon Corporation Image sensor and image capturing device
US11978757B2 (en) 2016-03-24 2024-05-07 Nikon Corporation Image sensor and image capturing device
EP3435658B1 (en) * 2016-03-24 2024-01-03 Nikon Corporation Imaging element and imaging device
US11557624B2 (en) 2016-03-24 2023-01-17 Nikon Corporation Image sensor and image capturing device
JP2021108489A (en) * 2016-08-03 2021-07-29 株式会社半導体エネルギー研究所 Imaging apparatus, chip, and mobile phone
JP2020065305A (en) * 2016-08-03 2020-04-23 株式会社半導体エネルギー研究所 Imaging apparatus and chip
DE112017003898B4 (en) 2016-08-03 2024-07-18 Semiconductor Energy Laboratory Co., Ltd. Imaging devices and image sensor
JP7008445B2 (en) 2016-08-03 2022-01-25 株式会社半導体エネルギー研究所 Imaging equipment and chips
TWI758307B (en) * 2016-08-03 2022-03-21 日商半導體能源硏究所股份有限公司 Imaging device, and chip including the same
CN111526267B (en) * 2016-08-03 2022-09-02 株式会社半导体能源研究所 Image pickup device, image pickup module, electronic apparatus, and image pickup system
TWI789259B (en) * 2016-08-03 2023-01-01 日商半導體能源研究所股份有限公司 Imaging device, and chip including the same
CN111526267A (en) * 2016-08-03 2020-08-11 株式会社半导体能源研究所 Image pickup device, image pickup module, electronic apparatus, and image pickup system
US11699068B2 (en) 2016-08-03 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Imaging device, imaging module, electronic device, and imaging system
CN109478557B (en) * 2016-08-03 2023-07-28 株式会社半导体能源研究所 Image pickup apparatus, image pickup module, electronic device, and image pickup system
JP2018026812A (en) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 Imaging device, imaging module, electronic equipment, and imaging system
CN109478557A (en) * 2016-08-03 2019-03-15 株式会社半导体能源研究所 Photographic device, photographing module, electronic equipment and camera system
CN111433781B (en) * 2017-12-11 2023-11-14 指纹卡安娜卡敦知识产权有限公司 Fingerprint sensing device
CN111433781A (en) * 2017-12-11 2020-07-17 指纹卡有限公司 Fingerprint sensing device

Similar Documents

Publication Publication Date Title
Ishikawa et al. A CMOS vision chip with SIMD processing element array for 1 ms image processing
Maher et al. Implementing neural architectures using analog VLSI circuits
US5694495A (en) Image sensing device and image sensing method
Koch et al. Neuromorphic vision chips
Etienne-Cummings et al. A programmable focal-plane MIMD image processor chip
JP2005140612A (en) Capacity detection circuit and detection method, and fingerprint sensor using the same
US6806458B2 (en) Method, sensing device and optical pointing device including a sensing device for comparing light intensity between pixels
US8115155B2 (en) 4 transistors 4 shared step and repeat unit cell and 4 transistors 4 shared image sensor including the unit cells
JP2001094888A (en) Image pickup device
JPH07222202A (en) Stereoscopic vision camera
JPH10269345A (en) Two-dimensional information processor
EP1435588A1 (en) Image sensing apparatus
KR100191450B1 (en) Semiconductor device, semiconductor circuit using the device and calculation device, signal converter, and signal processing system circuit
US6546148B1 (en) Circuitry for determining median of image portions
JP2002236904A (en) Data processor and processing method, recording medium and program
JPH02242488A (en) Image processor
Becerikli et al. Alternative neural network based edge detection
Abdul-Kreem et al. Neural mechanisms of cortical motion computation based on a neuromorphic sensory system
EP4290411A1 (en) Semiconductor chip, device and system comprising the semiconductor chip, and method for manufacturing the semiconductor chip or the system
Luijten Basics of color based computer vision implemented in Matlab
Camp et al. A silicon VLSI optical sensor for pattern recognition
JP3275311B2 (en) Creative devices and neural networks
JPH0854283A (en) Image input device
US20240144506A1 (en) Information processing device
JP3303253B2 (en) Pattern matching method and apparatus