JP2001092775A - Compact pci board - Google Patents

Compact pci board

Info

Publication number
JP2001092775A
JP2001092775A JP27083299A JP27083299A JP2001092775A JP 2001092775 A JP2001092775 A JP 2001092775A JP 27083299 A JP27083299 A JP 27083299A JP 27083299 A JP27083299 A JP 27083299A JP 2001092775 A JP2001092775 A JP 2001092775A
Authority
JP
Japan
Prior art keywords
board
circuit
compact pci
connector
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27083299A
Other languages
Japanese (ja)
Inventor
Kunihiko Kawahara
邦彦 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27083299A priority Critical patent/JP2001092775A/en
Publication of JP2001092775A publication Critical patent/JP2001092775A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the number of boards to be stocked for development, etc. SOLUTION: This compact IC board is provided with a first compact PCI connector 2, a CPU 5, a memory 7 and an interface 8 connected with a local bus 6, a system board circuit 12 to make a control processing of a system possible when it is connected with the first compact PCI bus and the CPU 5, a target board circuit 13 to make access to the memory 7 and the interface 8 possible when it is connected with the first compact PCI bus and the local bus 6, a PCI local bus circuit 15 to connect the system board circuit 12 or the target board circuit 13 with the local bus 6, a connecting/disconnecting part 10 to connect or disconnect the CPU 5 with/from the local bus 6 and a first selective connection part 14 to selectively connect either the system board circuit 12 or the target board circuit 13 with the first compact PCI connector.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、Compact
(コンパクト)PCI(Peripheral ComponentIntercon
nect)に使用するボード、つまりコンパクトPCIボー
ドに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
(Compact) PCI (Peripheral Component Intercon)
nect), that is, a compact PCI board.

【0002】[0002]

【従来の技術】コンパクトPCIは、PCIを産業用に
応用することを目的として設立されたPICMG(PC
I Industrial Computer Manufacturers Group )が標
準化したバスである。
2. Description of the Related Art Compact PCI is a PICMG (PC) which was established to apply PCI to industrial applications.
I Industrial Computer Manufacturers Group).

【0003】図7に示されるように、コンパクトPCI
バス100には、システムボード101が接続される。
このシステムボード101は、CPUを含みシステムの
各部を制御するモジュールが搭載されており、例えば、
図9に示すようにラック200のシステムスロットへ挿
入され、バックパネル201にコネクタ202により接
続される。上記のコンパクトPCIバス100にはシス
テムボード101以外に、最大で8枚のボード102〜
109が接続可能である。
[0003] As shown in FIG.
A system board 101 is connected to the bus 100.
The system board 101 includes a module that includes a CPU and controls each unit of the system.
As shown in FIG. 9, it is inserted into the system slot of the rack 200 and connected to the back panel 201 by the connector 202. In addition to the system board 101, up to eight boards 102 to
109 is connectable.

【0004】ボード102〜109の種類としては、タ
ーゲットボード、ブリッジボード、エクステンダ、テス
トボードがある。図7では、例えば、ボード109はタ
ーゲットボードであり、ターゲットボード109はメモ
リやイーサネットインターフェースやSCSIインター
フェースなどの外部へのインターフェースを含んでい
る。ターゲットボード109は、図9に示したシステム
ボード101がラック200へ挿入されるのと同様にし
てペリフェラルスロットへ挿入され、バックパネル20
1に対しコネクタにより接続される。
The types of the boards 102 to 109 include a target board, a bridge board, an extender, and a test board. In FIG. 7, for example, the board 109 is a target board, and the target board 109 includes a memory, an external interface such as an Ethernet interface and a SCSI interface. The target board 109 is inserted into a peripheral slot in the same manner as the system board 101 shown in FIG.
1 is connected by a connector.

【0005】ブリッジボード103は、コンパクトPC
Iバス100を拡張するためのボードであり、例えば、
図7におけるボード103がブリッジボードであるとき
には、図8に示されるように別のコンパクトPCIバス
120に接続され、当該コンパクトPCIバス120に
接続されたボード121〜128を含めたボードにより
1つのシステムが構成されるようにする。このとき、ブ
リッジボード103は、ボード121〜128に対する
限りコンパクトPCIバス120に接続されたシステム
ボードとして機能し、コンパクトPCIバス120にお
いてはシステムボード101による制御を受ける。
The bridge board 103 is a compact PC
A board for expanding the I bus 100, for example,
When the board 103 in FIG. 7 is a bridge board, it is connected to another compact PCI bus 120 as shown in FIG. 8, and one board includes boards 121 to 128 connected to the compact PCI bus 120. Is configured. At this time, the bridge board 103 functions as a system board connected to the compact PCI bus 120 only for the boards 121 to 128, and the compact PCI bus 120 is controlled by the system board 101.

【0006】そして、ブリッジボード103は、例えば
図10に示すように重ねられたラック200、300の
ペリフェラルスロットへ挿入され、バックパネル20
1、301に対しコネクタ204、304により接続さ
れる。ここにおいて、バックパネル201はコンパクト
PCIバス100に対応し、バックパネル301はコン
パクトPCIバス120に相当する。
[0006] The bridge board 103 is inserted into peripheral slots of racks 200 and 300, for example, as shown in FIG.
1 and 301 are connected by connectors 204 and 304. Here, the back panel 201 corresponds to the compact PCI bus 100, and the back panel 301 corresponds to the compact PCI bus 120.

【0007】テストボードは、例えば、図11に示され
るように、ユーザの要求する機能を自在に実現するプロ
グラマブル・ゲートアレイ等のプログラマブル回路14
1と、この回路141とローカルバスに接続するための
ローカルバスインタフェース部142と当該ローカルバ
スを具備するFPGA(Field Programmable Gate Arra
y )により構成される。このテストボードも、図9に示
したシステムボード101がラック200へ挿入される
のと同様にしてペリフェラルスロットへ挿入され、バッ
クパネル201に対しコネクタ202により接続され
る。
As shown in FIG. 11, for example, a test board includes a programmable circuit 14 such as a programmable gate array for freely realizing a function required by a user.
1, a local bus interface unit 142 for connecting the circuit 141 and the local bus, and an FPGA (Field Programmable Gate Arra) having the local bus.
y). This test board is also inserted into a peripheral slot in the same manner as the system board 101 shown in FIG. 9 is inserted into the rack 200, and is connected to the back panel 201 by the connector 202.

【0008】エクステンダ105は、コンパクトPCI
バス100の信号線をラックから外部へ取り出し、コン
パクトPCIの信号を外部にてチェックする場合や、ラ
ックに入らないボードを使用する場合に、図9に示され
るようにラック200内に挿入され、バックパネル20
1に対しコネクタ203により接続され、エクステンダ
105に外向きに設けられているコネクタ206に対し
て、上記ラック200に入らないなどのボード230が
接続される。このボード230は、機能的にはシステム
ボードやターゲットボードである。
The extender 105 is a compact PCI
When the signal line of the bus 100 is taken out of the rack and the signal of the compact PCI is checked outside, or when a board that does not fit into the rack is used, the signal line is inserted into the rack 200 as shown in FIG. Back panel 20
1 is connected by a connector 203, and a board 230 that does not enter the rack 200 is connected to a connector 206 provided on the extender 105 outward. This board 230 is functionally a system board or a target board.

【0009】上記のシステムボード、ターゲットボー
ド、ブリッジボード、エクステンダ、テストボードは、
次の理由により、それぞれ一枚のボードとされている。
まず、システムボードとターゲットボードでは、コンパ
クトPCIバスに対するインタフェースの入出力機能が
異なる。また、ブリッジボード、エクステンダ、テスト
ボードは、通常は用いられることのない特殊なボードで
あり、特別の場合に所定機能の1枚を用いることが要求
される。
The above-mentioned system board, target board, bridge board, extender, and test board are:
Each board is a single board for the following reasons.
First, the input / output function of the interface to the compact PCI bus differs between the system board and the target board. Further, the bridge board, the extender, and the test board are special boards that are not usually used, and are required to use one of predetermined functions in a special case.

【0010】また、システムボード、ターゲットボー
ド、ブリッジボード、エクステンダ、テストボードは、
コンパクトPCIによるシステムの開発、コンパクトP
CIボードの開発、ラックに設けられるコンパクトPC
Iバックパネルの開発の際に、新規開発した構成部分が
動作を検証するために必要となる。例えば、システムボ
ードを新規開発するときには既に開発されるなどしたタ
ーゲットボードやブリッジボードやテストボードが必要
となり、また、ターゲットボードを新規開発するときに
は既に開発されるなどしたシステムボードやブリッジボ
ードやテストボードが必要となる。
The system board, target board, bridge board, extender, and test board are:
System development by compact PCI, compact P
Development of CI board, compact PC installed in rack
When developing an I-back panel, newly developed components are required to verify operation. For example, when a new system board is developed, a target board, bridge board, or test board that has already been developed is required, and when a new target board is developed, a system board, bridge board, or test board that is already developed is required. Is required.

【0011】また、コンパクトPCIの信号チェックに
は、エクステンダが必要であり、ユーザが設計するイン
タフェースコントローラのプロトタイプを作成する場合
やシステムボードを新規開発した際には検証に好都合な
ターゲットボードを実現するためにテストボードのFP
GAが有効となる。
In addition, an extender is required for checking the signal of the compact PCI, and when a prototype of an interface controller designed by a user is created or a new system board is developed, a target board convenient for verification is realized. Test board for FP
GA becomes effective.

【0012】以上の事情から従来においては、開発等に
備えてシステムボード、ターゲットボード、ブリッジボ
ード、エクステンダ、テストボードを全て揃えておき、
所要のときに必要なボードを取り出して使用していた。
From the above circumstances, conventionally, a system board, a target board, a bridge board, an extender, and a test board are all prepared in preparation for development and the like.
The necessary boards were taken out and used when needed.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、これら
のボードが同時に全て必要となるものではなく、また、
ターゲットボードなどは複数枚が必要となることもあ
り、一時的には無駄のようであっても、必要となる場合
を想定してストックする必要があり、効率的でないとい
う問題点があった。
However, not all of these boards are required at the same time.
In some cases, a plurality of target boards or the like are required. Even if the target boards are temporarily useless, they need to be stocked in anticipation of the necessity, which is not efficient.

【0014】本発明は、このような従来のコンパクトP
CIの開発時におけるコンパクトPCIボードに関する
問題点を解決せんとしてなされたもので、その目的は、
開発等のためにストックしておくボードの枚数を減少さ
せることができ、しかも必要なボードの機能を実現する
ことが可能なコンパクトPCIボードを提供することで
ある。
The present invention relates to such a conventional compact P
The purpose was to solve the problems related to the Compact PCI board during the development of CI.
An object of the present invention is to provide a compact PCI board capable of reducing the number of boards stocked for development or the like and realizing necessary board functions.

【0015】[0015]

【課題を解決するための手段】本発明に係るコンパクト
PCIボードは、第1のコンパクトPCIバスに接続す
る第1のコネクタと、プログラムにより各種処理を行う
CPUと、ローカルバスに接続されたメモリ及び他のシ
ステムに接続されるインターフェースと、前記第1のコ
ンパクトPCIバスと前記CPUとに接続された時にシ
ステムの制御処理を可能とするシステムボード用回路
と、前記第1のコンパクトPCIバスと前記ローカルバ
スとに接続されたときに、前記ローカルバスに接続され
たメモリ及びインターフェースに対するアクセスを可能
とするターゲットボード用回路と、前記システムボード
用回路または前記ターゲットボード用回路と前記ローカ
ルバスとの接続を可能とするPCIローカルバス用回路
と、前記CPUと前記ローカルバスとの間を接続し又は
切り離すための接続/切離部と、前記システムボード用
回路または前記ターゲットボード用回路のいずれかを前
記第1のコネクタに選択接続するための第1の選択接続
部とを具備することを特徴とする。係る構成により、1
枚のボードにより、システムボード用回路またはターゲ
ットボード用回路のいずれかを選択して、システムボー
ドまたはターゲットボードを実現できる。
A compact PCI board according to the present invention comprises a first connector connected to a first compact PCI bus, a CPU for performing various processes according to a program, a memory connected to a local bus, and An interface connected to another system, a circuit for a system board that enables control processing of the system when connected to the first compact PCI bus and the CPU, the first compact PCI bus and the local A target board circuit that enables access to a memory and an interface connected to the local bus when connected to the bus, and a connection between the system board circuit or the target board circuit and the local bus. A PCI local bus circuit to enable the CPU A connection / disconnection unit for connecting or disconnecting between a local bus and a first selective connection for selectively connecting either the system board circuit or the target board circuit to the first connector; And a unit. With such a configuration, 1
With one board, either the system board circuit or the target board circuit can be selected to realize the system board or the target board.

【0016】また、本発明に係るコンパクトPCIボー
ドは、ローカルバスインターフェース部とプログラマブ
ルに所要機能を実現する新規開発用回路部とを備えるプ
ログラマブル回路と、このプログラマブル回路または前
記ローカルバスのいずれかを前記PCIローカルバス用
回路に選択接続するための第2の選択接続部とを具備す
ることを特徴とする。これによって、更にテストボード
を実現できる。
Further, a compact PCI board according to the present invention provides a programmable circuit having a local bus interface section and a newly developed circuit section for realizing a required function in a programmable manner, and any one of the programmable circuit and the local bus. And a second selection connection unit for selectively connecting to a PCI local bus circuit. Thereby, a test board can be further realized.

【0017】また、本発明に係るコンパクトPCIボー
ドは、第2のコンパクトPCIバスに接続する第2のコ
ネクタと、この第2のコネクタに接続され、前記第2の
コンパクトPCIバスと前記第1のコンパクトPCIバ
スとの間を連絡し、コンパクトPCIバスの拡張を行う
ブリッジ回路とを具備し、前記第1の選択接続部が、前
記ブリッジ回路を前記第1のコネクタに選択接続可能に
構成されていることを特徴とする。これによって、更に
ブリッジボードを実現できる。
Further, the compact PCI board according to the present invention has a second connector connected to a second compact PCI bus, and a second connector connected to the second connector, the second compact PCI bus and the first connector. A bridge circuit that communicates with a compact PCI bus and extends the compact PCI bus, wherein the first selective connection unit is configured to be capable of selectively connecting the bridge circuit to the first connector. It is characterized by being. Thereby, a bridge board can be further realized.

【0018】また、本発明に係るコンパクトPCIボー
ドは、他のボードに接続する第3のコネクタを具備して
おり、前記第1の選択接続部が、前記第3のコネクタを
前記第1のコネクタに選択接続可能に構成されているこ
とを特徴とする。これによって、更に、エクステンダを
実現することができる。
Further, the compact PCI board according to the present invention includes a third connector for connecting to another board, wherein the first selective connection section connects the third connector to the first connector. Is configured to be selectively connectable. Thereby, an extender can be further realized.

【0019】[0019]

【発明の実施の形態】以下、添付図面を参照して発明の
実施の形態に係るコンパクトPCIボードを説明する。
各図において同一の構成要素には同一の符号を付し、重
複する説明を省略する。図1には、発明の実施の形態に
係るコンパクトPCIボード1の構成が示されている。
コンパクトPCIボード1は、図10に示す如くのラッ
ク200に設けられる第1のコンパクトPCIバスに接
続する第1のコンパクトPCIコネクタ2と、ラック3
00に設けられる第2のコンパクトPCIバスに接続す
る第2のコンパクトPCIコネクタ3とを備える。更
に、エクステンダとして用いる場合に、上記第1のコン
パクトPCIコネクタ2と第2のコンパクトPCIコネ
クタ3が設けられている側と対向する側のコンパクトP
CIボード1の周縁には、他のボードに接続する第3の
コンパクトPCIコネクタ4が設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A compact PCI board according to an embodiment of the present invention will be described below with reference to the accompanying drawings.
In each drawing, the same components are denoted by the same reference numerals, and redundant description will be omitted. FIG. 1 shows a configuration of a compact PCI board 1 according to an embodiment of the present invention.
The compact PCI board 1 includes a first compact PCI connector 2 connected to a first compact PCI bus provided on a rack 200 as shown in FIG.
00 and a second compact PCI connector 3 connected to a second compact PCI bus. Further, when used as an extender, the compact P on the side opposite to the side on which the first compact PCI connector 2 and the second compact PCI connector 3 are provided.
On the periphery of the CI board 1, a third compact PCI connector 4 connected to another board is provided.

【0020】コンパクトPCIボード1には、プログラ
ムにより各種処理を行うCPU5が設けられている。こ
のCPU5は、システムボードを実現するために用いら
れるものである。また、ローカルバス6が設けられると
共に、このローカルバス6には、ROMやRAMにより
構成されるメモリ7と、イーサネットインターフェース
やSCSIインターフェースなどの外部へのインターフ
ェース8が接続されている。CPU5とローカルバス6
との間には、スイッチ或いはワイヤ等により構成される
接続/切離部10が設けられている。上記インターフェ
ース8にはコネクタ部9が接続されている。尚、ローカ
ルバス6に接続されるメモリ7は複数であっても良く、
また、インターフェース8も複数であっても良い。
The compact PCI board 1 is provided with a CPU 5 for performing various processes according to a program. The CPU 5 is used to realize a system board. In addition, a local bus 6 is provided, and the local bus 6 is connected to a memory 7 including a ROM and a RAM, and an external interface 8 such as an Ethernet interface and a SCSI interface. CPU 5 and local bus 6
A connection / disconnection unit 10 composed of a switch, a wire, or the like is provided therebetween. A connector 9 is connected to the interface 8. Note that the memory 7 connected to the local bus 6 may be plural,
Further, a plurality of interfaces 8 may be provided.

【0021】また、コンパクトPCIボード1には、第
2のコンパクトPCIコネクタ3と第1のコンパクトP
CIコネクタ2との間を連絡し、コンパクトPCIバス
の拡張を行うPCI−PCIブリッジ回路11が設けら
れている。
The compact PCI board 1 has a second compact PCI connector 3 and a first compact P connector.
A PCI-PCI bridge circuit 11 that communicates with the CI connector 2 and extends a compact PCI bus is provided.

【0022】更に、コンパクトPCIボード1には、シ
ステムボード用回路12とターゲットボード用回路13
とが設けられている。システムボード用回路12は、第
1のコンパクトPCIコネクタ2に対応の第1のコンパ
クトPCIバスに接続されたときに、CPU5が当該第
1のコンパクトPCIバスを介して行う制御処理を可能
とするものであり、コンパクトPCIバスのアービトレ
ーションの機能を備える。
The compact PCI board 1 further includes a system board circuit 12 and a target board circuit 13.
Are provided. The system board circuit 12 enables a control process to be performed by the CPU 5 via the first compact PCI bus when the system board 12 is connected to the first compact PCI bus corresponding to the first compact PCI connector 2. And has a function of arbitration of a compact PCI bus.

【0023】ここに、コンパクトPCIバスとのインタ
フェースにおいては、バスリクエスト信号は入力するこ
とになる。また、システムボード用回路12は、クロッ
ク分配の機能と共に割込信号をCPU5へ伝える機能を
備える。上記クロック分配の機能にあっては、コンパク
トPCIとのインタフェースにおいてクロック信号を出
力するように働く。また、コンパクトPCI信号におい
て、割込信号は入力することになる。
Here, in the interface with the compact PCI bus, a bus request signal is input. Further, the system board circuit 12 has a function of transmitting an interrupt signal to the CPU 5 as well as a function of clock distribution. The clock distribution function works so as to output a clock signal in the interface with the compact PCI. In the compact PCI signal, an interrupt signal is input.

【0024】ターゲットボード用回路13は、第1のコ
ンパクトPCIコネクタ2に接続されたときに第1のコ
ンパクトPCIバスを介して、ローカルバス6に接続さ
れたメモリ7及びインターフェース8に対するアクセス
を可能とする共に、テストボードの機能を実行するとき
に使用される回路である。
The target board circuit 13 enables access to the memory 7 and the interface 8 connected to the local bus 6 via the first compact PCI bus when connected to the first compact PCI connector 2. And a circuit used when executing the function of the test board.

【0025】従って、ターゲットボード用回路13は、
コンパクトPCIバスのアービトレーションの機能を備
えておらず、コンパクトPCIバスとのインタフェース
において、バスリクエスト信号は出力されるだけであ
る。また、クロック分配の機能を具備しておらず、コン
パクトPCIバスとのインタフェースにおいて、クロッ
ク信号が入力される。つまり、システムボードからクロ
ックをもらうことになる。また、割込信号を出力するの
であり、コンパクトPCI信号において、割込信号は出
力される。
Therefore, the target board circuit 13 is
It does not have the function of arbitration of the compact PCI bus, and only outputs a bus request signal at the interface with the compact PCI bus. Further, it does not have a clock distribution function, and receives a clock signal at an interface with a compact PCI bus. That is, the clock is obtained from the system board. In addition, an interrupt signal is output, and the interrupt signal is output in the compact PCI signal.

【0026】コンパクトPCIボード1には、第1のコ
ンパクトPCIコネクタ2に対し、PCI−PCIブリ
ッジ11とシステムボード用回路12とターゲットボー
ド用回路13と第3のコンパクトPCIコネクタ4との
いずれか1つを選択接続するための第1の選択接続部1
4が備えられている。第1の選択接続部14は、アナロ
グスイッチやディップスイッチやワイヤ等により構成す
ることができる。
The compact PCI board 1 has one of a PCI-PCI bridge 11, a system board circuit 12, a target board circuit 13, and a third compact PCI connector 4 with respect to the first compact PCI connector 2. 1st selective connection part 1 for selectively connecting one
4 are provided. The first selection connection unit 14 can be configured by an analog switch, a dip switch, a wire, or the like.

【0027】システムボード用回路12とターゲットボ
ード用回路13とには、PCIローカルバス用回路15
が接続されている。このPCIローカルバス用回路15
は、ローカルバス6と、システムボード用回路12また
はターゲットボード用回路13の仲介を行う機能を備え
ると共に、FPGA16に接続され、FPGA16内の
ローカルバスとシステムボード用回路12またはターゲ
ットボード用回路13の仲介を行う機能を備える。
The system board circuit 12 and the target board circuit 13 include a PCI local bus circuit 15.
Is connected. This PCI local bus circuit 15
Has a function of mediating between the local bus 6 and the system board circuit 12 or the target board circuit 13 and is connected to the FPGA 16 so that the local bus in the FPGA 16 and the system board circuit 12 or the target board circuit 13 It has a function to mediate.

【0028】コンパクトPCIボード1には、FPGA
16が設けられている。このFPGA16は、図11に
示した通りの構成を有し、ユーザが設計するインタフェ
ースコントローラのプロトタイプの作成が可能とされて
おり、またシステムボード等を新規開発することが可能
とされている。FPGA16には、コネクタ部17が接
続されている。
The compact PCI board 1 includes an FPGA
16 are provided. The FPGA 16 has a configuration as shown in FIG. 11, is capable of creating a prototype of an interface controller designed by a user, and is capable of newly developing a system board and the like. The connector section 17 is connected to the FPGA 16.

【0029】また、PCIローカルバス用回路15に
は、ローカルバス6とFPGA16のいずれかを選択接
続するための第2の選択接続部18が接続されている。
この第2の選択接続部18は、アナログスイッチやワイ
ヤ等により構成することができる。
The PCI local bus circuit 15 is connected to a second selection connection section 18 for selectively connecting any one of the local bus 6 and the FPGA 16.
The second selection connection unit 18 can be configured by an analog switch, a wire, or the like.

【0030】以上のように構成されたコンパクトPCI
ボード1は、接続/切離部10、第1の選択接続部1
4、第2の選択接続部18における接続状態を切り換え
ることにより、システムボード、ターゲットボード、ブ
リッジボード、エクステンダ、テストボードのいずれに
も変更することができる。
The compact PCI configured as described above
The board 1 includes a connection / disconnection unit 10, a first selective connection unit 1
4. By switching the connection state in the second selection connection unit 18, it can be changed to any of a system board, a target board, a bridge board, an extender, and a test board.

【0031】図2に示されるように、接続/切離部10
においてCPU5とローカルバス6とを接続し、第1の
選択接続部14において第1のコネクタ2とシステムボ
ード用回路12とを接続し、第2の選択接続部18にお
いてPCIローカルバス用回路15とローカルバス6と
を接続することにより、インターフェース8の機能(例
えば、イーサネットコントローラを使用することで、イ
サーネットの機能)によるインターフェースを備えると
共に、メモリ7を有し、CPU5により制御を行うコン
パクトPCIのシステムボードを構成することができ
る。このボードは、コンパクトPCIのラックにおける
バックパネルのシステムスロットに挿入して使用するこ
とができる。
As shown in FIG. 2, the connection / disconnection unit 10
, The CPU 5 and the local bus 6 are connected, the first connector 2 is connected to the first connector 2 and the system board circuit 12, and the second selective connector 18 is connected to the PCI local bus circuit 15. A compact PCI system that has an interface based on the function of an interface 8 (for example, an Ethernet function by using an Ethernet controller) by connecting to the local bus 6, has a memory 7, and is controlled by the CPU 5. The board can be configured. This board can be used by inserting it into a system slot on the back panel of a compact PCI rack.

【0032】図3に示されるように、接続/切離部10
においてCPU5とローカルバス6とを切り離し、第1
の選択接続部14において第1のコネクタ2とターゲッ
トボード用回路13とを接続し、第2の選択接続部18
においてPCIローカルバス用回路15とローカルバス
6とを接続することにより、インターフェース8の機能
によるインターフェースを備えると共に、メモリ7を有
するターゲットボードを構成することができる。このボ
ードは、コンパクトPCIのラックにおけるバックパネ
ルのペリフェラルスロットに挿入して使用することがで
きる。
As shown in FIG. 3, the connection / disconnection unit 10
In the above, the CPU 5 and the local bus 6 are disconnected from each other,
Connect the first connector 2 and the circuit 13 for the target board at the selective connection
By connecting the PCI local bus circuit 15 and the local bus 6 in the above, a target board having the memory 7 can be configured while providing an interface by the function of the interface 8. This board can be used by inserting it into a peripheral slot on the back panel of a compact PCI rack.

【0033】図4に示されるように、接続/切離部10
においてCPU5とローカルバス6とを切り離し、第1
の選択接続部14において第1のコンパクトPCIコネ
クタ2とPCI−PCIブリッジ11とを接続し、第2
の選択接続部18においてPCIローカルバス用回路1
5をローカルバス6とFPGA16から切り離すことに
より、ブリッジボードを構成することができる。このボ
ードは第1のコンパクトPCIコネクタ2を、コンパク
トPCIのラックにおけるプライマリーバスの最終スロ
ットに挿入し、第2のコンパクトPCIコネクタ3を、
コンパクトPCIのラックにおけるセコンダリーバスの
システムスロットに挿入して使用することができる。
As shown in FIG. 4, the connection / disconnection unit 10
In the above, the CPU 5 and the local bus 6 are disconnected from each other,
Connect the first compact PCI connector 2 to the PCI-PCI bridge 11 at
PCI local bus circuit 1
By separating 5 from the local bus 6 and the FPGA 16, a bridge board can be configured. The board inserts a first compact PCI connector 2 into the last slot of the primary bus in a compact PCI rack and a second compact PCI connector 3
It can be used by inserting it into a system slot of a secondary bus in a compact PCI rack.

【0034】図5に示されるように、接続/切離部10
においてCPU5とローカルバス6とを切り離し、第1
の選択接続部14において第1のコネクタ2と第3のコ
ネクタ4とを接続し、第2の選択接続部18においてP
CIローカルバス用回路15をローカルバス6とFPG
A16から切り離すことにより、エクステンダを構成す
ることができる。このボードは第1のコンパクトPCI
コネクタ2を、コンパクトPCIのラックにおけるスロ
ットに挿入し、第1のコンパクトPCIコネクタ2が接
続された第3のコンパクトPCIコネクタ3からコンパ
クトPCIのラック内部の信号を引き出すなどに使用す
ることができる。
As shown in FIG. 5, the connection / disconnection unit 10
In the above, the CPU 5 and the local bus 6 are disconnected from each other,
The first connector 2 and the third connector 4 are connected to each other at the selective connection section 14 of FIG.
The CI local bus circuit 15 is connected to the local bus 6 and the FPG.
By separating from the A16, an extender can be configured. This board is the first compact PCI
The connector 2 can be inserted into a slot in a compact PCI rack, and can be used for extracting signals inside the compact PCI rack from the third compact PCI connector 3 to which the first compact PCI connector 2 is connected.

【0035】図6に示されるように、接続/切離部10
においてCPU5とローカルバス6とを切り離し、第1
の選択接続部14において第1のコネクタ2とターゲッ
トボード用回路13とを接続し、第2の選択接続部18
においてPCIローカルバス用回路15をFPGA16
に接続することにより、ユーザがプログラムした機能を
有するテストボードを構成することができる。
As shown in FIG. 6, the connection / disconnection unit 10
In the above, the CPU 5 and the local bus 6 are disconnected from each other,
Connect the first connector 2 and the circuit 13 for the target board at the selective connection
The PCI local bus circuit 15 is replaced with an FPGA 16
, A test board having a function programmed by the user can be configured.

【0036】以上のように、1枚のコンパクトPCIボ
ード1により、システムボード、ターゲットボード、ブ
リッジボード、エクステンダ、テストボードのいずれか
を実現することができる。また、システムボード、ター
ゲットボード、ブリッジボード、エクステンダ、テスト
ボードをそれぞれストックする場合に比べて、第1のコ
ンパクトPCIコネクタ2、メモリ7、インターフェー
ス8、システムボード用回路12、ターゲットボード用
回路13、PCIローカルバス用回路15が共通化され
ており、構成部品を少なくし安価に構成することができ
る。
As described above, one compact PCI board 1 can realize any of a system board, a target board, a bridge board, an extender, and a test board. Also, as compared with a case where the system board, the target board, the bridge board, the extender, and the test board are stocked respectively, the first compact PCI connector 2, the memory 7, the interface 8, the system board circuit 12, the target board circuit 13, Since the PCI local bus circuit 15 is shared, the number of components can be reduced and the circuit can be configured at low cost.

【0037】そして、一枚のコンパクトPCIボード1
を用いて既に開発されたシステムボードやターゲットボ
ード構成して、コンパクトPCIバスに接続し、システ
ムボードやターゲットボードを開発することもでき、ブ
リッジボード、エクステンダ、テストボードとしてシス
テム開発やテストを行うことも可能である。また、複数
枚のコンパクトPCIボード1を用いて複数のターゲッ
トボードを構成したり、システムボードとターゲットボ
ードを構成したりすることにより、他のタゲーットボー
ドやラックのバックパネルの開発等を行うことが可能で
ある。
Then, one compact PCI board 1
The system board and the target board which have already been developed by using the system can be connected to the compact PCI bus, and the system board and the target board can be developed. The system development and the test can be performed as a bridge board, an extender and a test board. Is also possible. In addition, by configuring a plurality of target boards using a plurality of compact PCI boards 1 or configuring a system board and a target board, development of a back panel of another tagging board or a rack is performed. Is possible.

【0038】[0038]

【発明の効果】以上説明したように本発明に係るコンパ
クトPCIボードによれば、1枚のコンパクトPCIボ
ードにより、システムボード、ターゲットボード、ブリ
ッジボード、エクステンダ、テストボードのいずれかを
実現することができる。また、システムボード、ターゲ
ットボード、ブリッジボード、エクステンダ、テストボ
ードをそれぞれストックする場合に比べて、第1のコン
パクトPCIコネクタ、メモリ、インターフェース、シ
ステムボード用回路、ターゲットボード用回路、PCI
ローカルバス用回路が共通化されており、構成部品を少
なくし安価に構成することができる。
As described above, according to the compact PCI board of the present invention, any one of the system board, the target board, the bridge board, the extender, and the test board can be realized by one compact PCI board. it can. Also, as compared with the case where the system board, the target board, the bridge board, the extender, and the test board are stocked respectively, the first compact PCI connector, the memory, the interface, the circuit for the system board, the circuit for the target board, the PCI
The circuit for the local bus is shared, so that the number of components can be reduced and the circuit can be configured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の実施の形態に係るコンパクトPCIボー
ドの構成図。
FIG. 1 is a configuration diagram of a compact PCI board according to an embodiment of the present invention.

【図2】発明の実施の形態に係るコンパクトPCIボー
ドによりシステムボードを構成した場合の配線を示す
図。
FIG. 2 is a diagram showing wiring when a system board is configured by the compact PCI board according to the embodiment of the present invention;

【図3】発明の実施の形態に係るコンパクトPCIボー
ドによりターゲットボードを構成した場合の配線を示す
図。
FIG. 3 is a diagram showing wiring when a target board is configured by the compact PCI board according to the embodiment of the present invention;

【図4】発明の実施の形態に係るコンパクトPCIボー
ドによりブリッジボードを構成した場合の配線を示す
図。
FIG. 4 is a view showing wiring when a bridge board is configured by the compact PCI board according to the embodiment of the present invention;

【図5】発明の実施の形態に係るコンパクトPCIボー
ドによりエクステンダを構成した場合の配線を示す図。
FIG. 5 is a diagram showing wiring when an extender is configured by the compact PCI board according to the embodiment of the invention;

【図6】発明の実施の形態に係るコンパクトPCIボー
ドによりテストボードを構成した場合の配線を示す図。
FIG. 6 is a diagram showing wiring when a test board is configured by the compact PCI board according to the embodiment of the invention;

【図7】コンパクトPCIバスに接続されるボードを示
すシステムの構成図。
FIG. 7 is a configuration diagram of a system showing a board connected to a compact PCI bus.

【図8】コンパクトPCIバスを拡張したシステムの構
成図。
FIG. 8 is a configuration diagram of a system in which a compact PCI bus is extended.

【図9】コンパクトPCIバスを有するラックにボード
を挿入する状態を示す斜視図。
FIG. 9 is a perspective view showing a state where a board is inserted into a rack having a compact PCI bus.

【図10】コンパクトPCIバスを有するラックにエク
ステンダを挿入する状態を示す斜視図。
FIG. 10 is an exemplary perspective view showing a state where an extender is inserted into a rack having a compact PCI bus;

【図11】コンパクトPCIバスに接続されるテストボ
ードの構成を示す図。
FIG. 11 is a diagram showing a configuration of a test board connected to a compact PCI bus.

【符号の説明】[Explanation of symbols]

1 コンパクトPCIボード 2 第1のコンパクトPCIコネクタ 3 第2のコンパクトPCIコネクタ 4 第3のコンパクトPCIコネクタ 5 CPU 6 ローカルバス 7 メモリ 8 インターフェース 9、17 コネクタ 10 接続/切離部 11 PCI−PCIブリッジ 12 システムボード用回路 13 ターゲットボード用回路 14 第1の選択接続部 15 PCIローカルバス用回路 16 FPGA 18 第2の選択接続部 REFERENCE SIGNS LIST 1 compact PCI board 2 first compact PCI connector 3 second compact PCI connector 4 third compact PCI connector 5 CPU 6 local bus 7 memory 8 interface 9, 17 connector 10 connection / disconnection unit 11 PCI-PCI bridge 12 Circuit for system board 13 Circuit for target board 14 First selection connection 15 Circuit for PCI local bus 16 FPGA 18 Second selection connection

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1のコンパクトPCIバスに接続する
第1のコネクタと、 プログラムにより各種処理を行うCPUと、 ローカルバスに接続されたメモリ及び他のシステムに接
続されるインターフェースと、 前記第1のコンパクトPCIバスと前記CPUとに接続
された時にシステムの制御処理を可能とするシステムボ
ード用回路と、 前記第1のコンパクトPCIバスと前記ローカルバスと
に接続されたときに、前記ローカルバスに接続されたメ
モリ及びインターフェースに対するアクセスを可能とす
るターゲットボード用回路と、 前記システムボード用回路または前記ターゲットボード
用回路と前記ローカルバスとの接続を可能とするPCI
ローカルバス用回路と、 前記CPUと前記ローカルバスとの間を接続し又は切り
離すための接続/切離部と、 前記システムボード用回路または前記ターゲットボード
用回路のいずれかを前記第1のコネクタに選択接続する
ための第1の選択接続部とを具備することを特徴とする
コンパクトPCIボード。
A first connector for connecting to a first compact PCI bus; a CPU for performing various processes according to a program; a memory connected to a local bus and an interface for connecting to another system; A system board circuit that enables control processing of the system when connected to the compact PCI bus and the CPU; and a connection to the local bus when connected to the first compact PCI bus and the local bus. A target board circuit enabling access to the connected memory and interface, and a PCI enabling connection between the system board circuit or the target board circuit and the local bus
A circuit for a local bus; a connection / disconnection unit for connecting or disconnecting the CPU and the local bus; and a circuit for the system board or the circuit for the target board connected to the first connector. A compact PCI board, comprising: a first selection connection unit for selectively connecting.
【請求項2】 ローカルバスインターフェース部とプロ
グラマブルに所要機能を実現する新規開発用回路部とを
備えるプログラマブル回路と、 このプログラマブル回路または前記ローカルバスのいず
れかを前記PCIローカルバス用回路に選択接続するた
めの第2の選択接続部とを具備することを特徴とする請
求項1に記載のコンパクトPCIボード。
2. A programmable circuit comprising a local bus interface section and a new development circuit section which programmatically implements a required function, and selectively connects either the programmable circuit or the local bus to the PCI local bus circuit. 2. The compact PCI board according to claim 1, further comprising: a second selection connection unit.
【請求項3】 第2のコンパクトPCIバスに接続する
第2のコネクタと、 この第2のコネクタに接続され、前記第2のコンパクト
PCIバスと前記第1のコンパクトPCIバスとの間を
連絡し、コンパクトPCIバスの拡張を行うブリッジ回
路とを具備し、 前記第1の選択接続部が、前記ブリッジ回路を前記第1
のコネクタに選択接続可能に構成されていることを特徴
とする請求項1または2に記載のコンパクトPCIボー
ド。
3. A second connector for connecting to a second compact PCI bus, connected to the second connector for communicating between the second compact PCI bus and the first compact PCI bus. A bridge circuit for expanding a compact PCI bus, wherein the first selective connection unit connects the bridge circuit to the first
3. The compact PCI board according to claim 1, wherein said connector is configured to be selectively connectable to said connector.
【請求項4】 他のボードに接続する第3のコネクタを
具備しており、 前記第1の選択接続部が、前記第3のコネクタを前記第
1のコネクタに選択接続可能に構成されていることを特
徴とする請求項1乃至3のいずれか1項に記載のコンパ
クトPCIボード。
4. A third connector for connecting to another board, wherein the first selective connection portion is configured to selectively connect the third connector to the first connector. The compact PCI board according to any one of claims 1 to 3, wherein:
JP27083299A 1999-09-24 1999-09-24 Compact pci board Withdrawn JP2001092775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27083299A JP2001092775A (en) 1999-09-24 1999-09-24 Compact pci board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27083299A JP2001092775A (en) 1999-09-24 1999-09-24 Compact pci board

Publications (1)

Publication Number Publication Date
JP2001092775A true JP2001092775A (en) 2001-04-06

Family

ID=17491644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27083299A Withdrawn JP2001092775A (en) 1999-09-24 1999-09-24 Compact pci board

Country Status (1)

Country Link
JP (1) JP2001092775A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035533A (en) * 2002-10-22 2004-04-29 주식회사 커미조아 The method of user interface for Compact PCI system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035533A (en) * 2002-10-22 2004-04-29 주식회사 커미조아 The method of user interface for Compact PCI system

Similar Documents

Publication Publication Date Title
US5734872A (en) CPU interconnect system for a computer
US6125417A (en) Hot plug of adapters using optical switches
KR100580965B1 (en) Bus interface system and method
US4683550A (en) Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US5604871A (en) Modular host local expansion upgrade
US20100017552A1 (en) Converter and control system
US20030140190A1 (en) Auto-SCSI termination enable in a CPCI hot swap system
KR100257046B1 (en) An intelligent input/output controller for interface function switching
EP0780774A1 (en) Logical address bus architecture for multiple processor systems
CA2271905C (en) Digital signal processing apparatus
US6564279B1 (en) Method and apparatus facilitating insertion and removal of modules in a computer system
US6678776B2 (en) System for a card proxy link architecture
US20030051088A1 (en) Front access only CPCI computer system
US6526465B1 (en) PCI and compactpci integration
JP2001092775A (en) Compact pci board
EP0893698A1 (en) Programmable simulator
CN108415866A (en) Intelligent platform management controller
Cisco Removing and Installing Port Adapters
JPS6227409B2 (en)
JPS60207918A (en) Programmable controller
US4356404A (en) Circuit for equipping a variable number of bus units on a closed loop bus
US6480922B1 (en) Computer software control and communication system and method
WO2001038997A1 (en) Computer module and motherboard
US10255225B2 (en) Computer mounting multiple modules facilitating opening/expansion control process with connectors
AU753341B2 (en) Interconnection circuit for electronic modules

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205