JP2001085244A - Laminated chip inductor and its manufactre - Google Patents

Laminated chip inductor and its manufactre

Info

Publication number
JP2001085244A
JP2001085244A JP25939599A JP25939599A JP2001085244A JP 2001085244 A JP2001085244 A JP 2001085244A JP 25939599 A JP25939599 A JP 25939599A JP 25939599 A JP25939599 A JP 25939599A JP 2001085244 A JP2001085244 A JP 2001085244A
Authority
JP
Japan
Prior art keywords
conductor pattern
peripheral end
green sheet
conductor
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25939599A
Other languages
Japanese (ja)
Inventor
Masabumi Ichikawa
正文 市川
Emi Yuzawa
恵美 湯沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP25939599A priority Critical patent/JP2001085244A/en
Publication of JP2001085244A publication Critical patent/JP2001085244A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a laminated chip inductor which is compact and excellent in high-frequency characteristic, can reduce the manufacturing cost, and is suited to chip mounting dealing with a bulk, and its manufacturing method. SOLUTION: This laminated chip inductor is formed by laminating conductor patterns vertically and forming a coil-like inner conductor of the conductor patterns. In this case, conductor patterns 11 and 21 between respective layers are formed by more than one round so that outer circumference ends 12 and 22 and inner circumference ends 13 and 23 may reach a straight line connecting an axial center with a peripheral part, and, in the conductor patterns 11 and 21 located vertically, the outer circumference ends 12 and 22 and outer circumference ends 13 and 23 are electrically connected with each other alternately and respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層チップインダ
クタ及びその製造方法に係り、特に角形のバルク対応の
チップ実装機を用いて表面実装が可能な積層チップイン
ダクタ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor and a method of manufacturing the same, and more particularly, to a multilayer chip inductor which can be surface-mounted by using a rectangular bulk chip mounter and a method of manufacturing the same.

【0002】[0002]

【従来の技術】多数のチップ部品をカートリッジに収納
し、このチップ部品を一個ずつプリント基板等に表面実
装する、いわゆるバルク対応のチップ実装機が普及しつ
つある。このようなチップ実装に好適で、インダクタン
ス素子として機能するチップ部品としては、磁性体セラ
ミックス等からなるグリーンシートに導体パターンを形
成し、この導体パターンの一端を上方に位置するグリー
ンシートの導体パターンの端部に、他端を下方に位置す
るグリーンシートの導体パターンの端部にそれぞれ電気
的に導通させつつ多層に積層することで、導体パターン
でコイル状内部導体を形成し、更に該コイル状内部導体
の端部に外部電極を電気的に接続した積層チップインダ
クタが一般に知られている。
2. Description of the Related Art A so-called bulk-compatible chip mounter in which a large number of chip parts are housed in a cartridge and these chip parts are surface-mounted one by one on a printed circuit board or the like is becoming widespread. As a chip component suitable for such a chip mounting and functioning as an inductance element, a conductor pattern is formed on a green sheet made of a magnetic ceramic or the like, and one end of the conductor pattern is formed on the green sheet conductor pattern positioned above. At the end, the other end of the conductor pattern of the green sheet positioned below is laminated in a multilayer structure while being electrically connected to each other, thereby forming a coil-shaped internal conductor with the conductor pattern. A multilayer chip inductor in which an external electrode is electrically connected to an end of a conductor is generally known.

【0003】この種の積層チップインダクタにおいて、
導体パターンは、グリーンシートの周縁部に沿って1/
2周又は3/4周に亘って延びるように、例えばAg又
はAg−Pdを主成分とするペーストをグリーンシート
に印刷することによって形成されていた。そして、1/
2周導体パターンにあっては該導体パターンを180゜
回転させた状態で、3/4導体パターンにあっては該導
体パターンを一方向に90゜ずつ回転させた状態で、グ
リーンシートを所定枚数上下に積層してコイル状内部導
体を形成するようにしていた。
In this kind of multilayer chip inductor,
The conductor pattern is divided by 1 /
For example, it is formed by printing a paste mainly composed of Ag or Ag-Pd on a green sheet so as to extend over two or three quarters of the circumference. And 1 /
A predetermined number of green sheets are formed by rotating the conductor pattern by 180 ° in a two-circle conductor pattern, and by rotating the conductor pattern by 90 ° in one direction in a / conductor pattern. Laminated up and down to form a coiled internal conductor.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た積層チップインダクタにおいては、グリーンシートに
1回の印刷で形成される導体パターンのターン数が1/
2又は3/4であるため、特に、近年の小型・軽量化の
要請に応えるべく、コイルの巻数を多くして高L値を得
ようとすると、より多数のグリーンシートを積層する必
要があり、印刷工程(回数)が多くなってリードタイム
が長くなってしまうばかりでなく、その分スパイラル形
成部の肉厚が増して、外部端子と内部スパイラルの浮遊
容量が増大するという問題があった。
However, in the above-described multilayer chip inductor, the number of turns of the conductor pattern formed by one printing on the green sheet is reduced to 1 /.
Since it is 2 or 3/4, especially in order to respond to recent demands for downsizing and weight reduction, it is necessary to stack a larger number of green sheets in order to obtain a high L value by increasing the number of turns of the coil. In addition to the increase in the number of printing steps (the number of times) and the increase in the lead time, there has been a problem that the thickness of the spiral forming portion increases accordingly, and the floating capacitance of the external terminal and the internal spiral increases.

【0005】なお、グリーンシートの内部に導体パター
ンを螺旋状に形成して、この螺旋状導体パターンをその
中心部又は周縁部で電気的に導通させつつグリーンシー
トを上下に積層してコイル状内部導体を形成するように
したものも提案されているが、この場合、磁束が導体パ
ターン自身を貫く構造となって、そこで発生する渦電流
損失により、自己共振周波数及びQ値等の高周波特性が
悪く、しかも芯径内部まで導体パターンが巻回されるた
め、より広い占有面積を占めてしまう。
A spiral conductive pattern is formed inside the green sheet, and the spiral conductive pattern is electrically connected at the center or the peripheral portion of the green sheet. Although a structure in which a conductor is formed has been proposed, in this case, the magnetic flux penetrates the conductor pattern itself, and high-frequency characteristics such as a self-resonant frequency and a Q value are deteriorated due to eddy current loss generated therein. In addition, since the conductor pattern is wound up to the inside of the core diameter, it occupies a wider area.

【0006】本発明は上述した事情に鑑みて為されたも
ので、小型で高周波特性が良く、製造コストの低減が図
れる、バルク対応のチップ実装に好適な積層チップイン
ダクタ及びその製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and provides a multilayer chip inductor suitable for bulk-compatible chip mounting, which is small in size, has good high-frequency characteristics, and can reduce the manufacturing cost, and a method for manufacturing the same. The purpose is to:

【0007】[0007]

【課題を解決するための手段】請求項1に記載の発明
は、導体パターンを上下方向に積層して該導体パターン
でコイル状内部導体を形成した積層チップインダクタに
おいて、前記各層間の導体パターンは、外周端部と内周
端部が軸心と周辺部を結ぶ直線上に達するように1周以
上に亘って形成され、上下に位置する導体パターンが外
周端部同士又は内周端部同士で交互に電気的に接続され
ていることを特徴とする積層チップインダクタである。
According to a first aspect of the present invention, there is provided a multilayer chip inductor in which a conductor pattern is laminated in a vertical direction to form a coil-shaped internal conductor with the conductor pattern. The outer peripheral end and the inner peripheral end are formed over one or more turns so as to reach a straight line connecting the axis and the peripheral part, and the upper and lower conductor patterns are formed by the outer peripheral end or the inner peripheral end. A multilayer chip inductor characterized by being electrically connected alternately.

【0008】上述した本発明によれば、各層間に1周以
上に亘って延びる導体パターンを形成し、この導体パタ
ーンを電気的に接続してコイル状内部導体を形成するこ
とで、パターン形成有効面積を最大限に活用して、少な
い層数でより高いL値を得ることができ、これにより、
小型化高周波化の要請に答えることができる。
According to the present invention described above, a conductor pattern extending over one or more turns is formed between the layers, and the conductor patterns are electrically connected to form a coil-shaped internal conductor. By maximizing the area, a higher L value can be obtained with a smaller number of layers,
It can meet the demand for miniaturization and high frequency.

【0009】請求項2に記載の発明は、前記導体パター
ンは、円形を基調とした形状、又は矩形状で角部にアー
ルを持たせた形状に形成されていることを特徴とする請
求項1記載の積層チップインダクタである。これによ
り、高周波における電流の集中を緩和して、高周波特性
を向上させることができる。
According to a second aspect of the present invention, the conductive pattern is formed in a shape based on a circle or in a rectangular shape with rounded corners. It is a multilayer chip inductor of the above description. As a result, current concentration at high frequencies can be reduced, and high-frequency characteristics can be improved.

【0010】請求項3に記載の発明は、前記導体パター
ンは、基材の表面に形成され、該基材の前記外周端部又
は内周端部に位置して角部の角の二等分線に沿って延び
る線上に配設されたスルーホールを介して電気的に接続
されていることを特徴とする請求項1又は2記載の積層
チップインダクタンスである。これにより、限られた面
積を最大限に生かした導体パターンが形成される。
According to a third aspect of the present invention, the conductive pattern is formed on the surface of the base material, and is located at the outer peripheral end or the inner peripheral end of the base, and bisects the corner of the corner. 3. The multilayer chip inductance according to claim 1, wherein the multilayer chip inductance is electrically connected via a through hole provided on a line extending along the line. As a result, a conductor pattern that makes the most of the limited area is formed.

【0011】請求項4に記載の発明は、表面に中心と周
辺部を結ぶ直線上に外周端部と内周端部が達するように
1周以上に亘る2種類の導体パターンを同一の巻き方向
に形成した2種類のグリーンシートを用意し、この2種
類のグリーンシートを外周端部同士又は内周端部同士で
交互に電気的に接続させつつ交互に積層することを特徴
とする積層チップインダクタの製造方法である。これに
より、基本的に2種類の導体パターンを有するグリーン
シートを積層することで、小型で特性の良好なバルク対
応の積層チップインダクタを生産性良く低コストで製造
することができる。
According to a fourth aspect of the present invention, two types of conductor patterns over one or more turns are wound in the same winding direction so that the outer peripheral end and the inner peripheral end reach a straight line connecting the center and the peripheral part on the surface. Characterized in that two kinds of green sheets are prepared and the two kinds of green sheets are alternately laminated while being electrically connected alternately at outer peripheral ends or inner peripheral ends. It is a manufacturing method of. Thus, by laminating green sheets having basically two types of conductor patterns, it is possible to produce a small-sized, bulk-compatible multilayer chip inductor having good characteristics with good productivity at low cost.

【0012】請求項5に記載の発明は、前記2種類の導
体パターンを形成した2種類のグリーンシートを積層す
るにあたり、前記2種類の導体パターンを行又は列方向
の少なくとも一方に1チップ毎に交互に形成した面積の
大きなグリーンシートであって、前記交互に形成した方
向に1ピッチ分だけずらした2種類のグリーンシートを
用意し、このグリーンシートを交互に積層することを特
徴とする請求項4記載の積層チップインダクタの製造方
法である。これにより、2種類の導体パターンを有する
面積の大きな2種類のグリーンシートを、同一の製版を
使用し印刷位置をずらして印刷することで形成すること
ができる。
According to a fifth aspect of the present invention, in laminating two types of green sheets on which the two types of conductor patterns are formed, the two types of conductor patterns are arranged in at least one of the row and column directions for each chip. 2. A green sheet having a large area formed alternately, wherein two types of green sheets which are shifted by one pitch in the direction formed alternately are prepared, and the green sheets are alternately laminated. 5. A method of manufacturing the multilayer chip inductor according to 4. Thereby, two types of green sheets having a large area having two types of conductor patterns can be formed by printing using the same plate making while shifting the printing position.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図1は、本発明の
第1の実施の形態の積層チップインダクタの積層前の状
態を示す分解斜視図で、図2は、図1に使用されてコイ
ル状内部導体を形成する2種類の基本的なグリーンシー
トを示す平面図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is an exploded perspective view showing a state before lamination of a multilayer chip inductor according to a first embodiment of the present invention. FIG. 2 is a diagram showing two basic types of coil inductors used in FIG. FIG. 4 is a plan view showing a typical green sheet.

【0014】図1に示すように、例えば磁性体セラミッ
クス等からなる絶縁性の第1のグリーンシート10と、
同じく第2のグリーンシート20とを交互に所定数積層
し、この表裏両面に、必要に応じて、L値微調整用グリ
ーンシート30,30を、更にこの表裏両面に外部電極
用グリーンシート40,40を順次積層して圧着し、焼
成するすることで、横断面が略正方形状の積層チップイ
ンダクタが構成される。
As shown in FIG. 1, an insulating first green sheet 10 made of, for example, magnetic ceramics or the like,
Similarly, a predetermined number of the second green sheets 20 are alternately laminated, and green sheets 30 for fine adjustment of the L value are provided on both front and back surfaces as needed, and green sheets 40 for external electrodes are further provided on both front and back faces. By sequentially laminating, compressing, and firing, a laminated chip inductor having a substantially square cross section is formed.

【0015】第1のグリーンシート10の内部には、図
2(a)に示すように、グリーンシート10の中心Oを
芯とする円形を基調とした一方向に延びる導体パターン
11が、例えばAg又はAg−Pdを主成分とする導体
ペーストを印刷することで形成されている。すなわち、
この導体パターン11は、円周方向からグリーンシート
10の一辺に沿って接線方向に延びる外周端部12と、
円周方向から該外周端部12と平行に内方に延びる内周
端部13とを有している。そして、この外周端部12と
内周端部13は、グリーンシート10の中心Oと角部E
とを結ぶ線上にまで達しており、これにより、導体パタ
ーン11が1周以上に亘るようになっている。前記外周
端部12には、設計許容範囲内で最も角に近い箇所、即
ち角部Eの角の二等分線である該角部Eと中心Oを結ぶ
線上に位置してスルーホール14が設けられている。
As shown in FIG. 2A, a conductor pattern 11 extending in one direction based on a circle centered on the center O of the green sheet 10 is formed inside the first green sheet 10, for example, Ag. Alternatively, it is formed by printing a conductive paste containing Ag-Pd as a main component. That is,
This conductor pattern 11 has an outer peripheral end 12 extending tangentially along one side of the green sheet 10 from the circumferential direction,
An inner peripheral end 13 extends inward from the circumferential direction in parallel with the outer peripheral end 12. The outer peripheral end 12 and the inner peripheral end 13 correspond to the center O and the corner E of the green sheet 10.
, So that the conductor pattern 11 extends over one or more rounds. In the outer peripheral end portion 12, a through hole 14 is located at a position closest to the corner within the allowable design range, that is, on a line connecting the corner O and the center O, which is a bisector of the corner of the corner E. Is provided.

【0016】一方、第2のグリーンシート20の内部に
は、図2(b)に示すように、グリーンシート20の中
心Oを芯とする円形を基調とした一方向に延びる導体パ
ターン21が、例えばAg又はAg−Pdを主成分とす
る導体ペーストを印刷することで形成されている。すな
わち、この導体パターン21は、円周方向からグリーン
シート20の一辺に沿って接線方向に延びる外周端部2
2と、円周方向から該外周端部22と平行に内方に延び
る内周端部23とを有している。そして、この外周端部
22と内周端部23は、グリーンシート20の中心Oと
角部Eとを結ぶ線上にまで達しており、これにより、導
体パターン21が1周以上に亘るようになっている。前
記内周端部23には、前記第1のグリーンシート10に
設けられるスルーホール14に順じ、角部Eの角の二等
分線である該角部Eと中心Oを結ぶ線上に位置してスル
ーホール24が設けられている。これにより、限られた
面積を最大限に生かした導体パターン11,21が形成
される。
On the other hand, inside the second green sheet 20, as shown in FIG. 2B, a conductor pattern 21 extending in one direction based on a circle centered on the center O of the green sheet 20 is provided. For example, it is formed by printing a conductive paste containing Ag or Ag-Pd as a main component. That is, the conductor pattern 21 is formed on the outer peripheral end 2 extending tangentially along one side of the green sheet 20 from the circumferential direction.
2 and an inner peripheral end 23 extending inward from the circumferential direction in parallel with the outer peripheral end 22. The outer peripheral end 22 and the inner peripheral end 23 reach a line connecting the center O and the corner E of the green sheet 20, whereby the conductor pattern 21 extends over one or more rounds. ing. The inner peripheral end 23 is located on a line connecting the corner O and the center O, which is a bisector of the corner of the corner E, in accordance with the through hole 14 provided in the first green sheet 10. And a through hole 24 is provided. Thereby, the conductor patterns 11 and 21 utilizing the limited area to the maximum are formed.

【0017】ここで、第1のグリーンシート10の導体
パターン11と、第2のグリーンシート20の導体パタ
ーン21とは巻き方向が同じとなるように、すなわち、
この例では、第1のグリーンシート10の導体パターン
11は、内周端部13から外周端部12に向かって右方
向に巻かれ、第2のグリーンシート20の導体パターン
21は、外周端部22から内周端部23に向かって右方
向に巻かれている。
Here, the conductor pattern 11 of the first green sheet 10 and the conductor pattern 21 of the second green sheet 20 are wound in the same direction, that is,
In this example, the conductor pattern 11 of the first green sheet 10 is wound rightward from the inner peripheral end 13 toward the outer peripheral end 12, and the conductor pattern 21 of the second green sheet 20 is It is wound rightward from 22 toward the inner peripheral end 23.

【0018】これにより、第1のグリーンシート10を
挟んで第2のグリーンシート20を上下に積層した時
に、上方に位置する第2のグリーンシート20と第1の
グリーンシート10の導体パターン11,21が、その
内周端部13,23において、第2のグリーンシート2
0に設けられたスルーホール24を介して電気的に導通
し、第1のグリーンシート10と下方に位置する第2の
グリーンシート20の導体パターン11,21が、その
外周端部12,22において、第1のグリーンシート1
0に設けられたスルーホール14を介して電気的に導通
して、積層方向(上下方向)に右方向に巻回されたコイ
ル状内部導体が形成される。
Thus, when the second green sheets 20 are vertically stacked with the first green sheet 10 interposed therebetween, the second green sheet 20 positioned above and the conductor patterns 11 of the first green sheet 10, 21 is the second green sheet 2 at the inner peripheral ends 13 and 23 thereof.
The conductive patterns 11 and 21 of the first green sheet 10 and the second green sheet 20 located below are electrically connected to each other at the outer peripheral ends 12 and 22 thereof. , First green sheet 1
0 through the through-holes 14 provided in the coil 0 to form a coil-shaped inner conductor wound rightward in the stacking direction (vertical direction).

【0019】このように、第1のグリーンシート10と
第2のグリーンシート20の内部に1周以上に亘る導体
パターン11,21を形成し、上下に位置する導体パタ
ーン11,21を外周端部12,22同士又は内周端部
13,23同士で交互に電気的に接続させてコイル状内
部導体を形成することで、パターン形成有効面積を最大
限に活用して、少ない層数でより高いL値を得ることが
でき、これにより、小型化高周波化の要請に答えること
ができる。また、円形を基調とした導体パターン11,
21でコイル状内部導体を形成することにより、電流の
集中を緩和して、高周波特性を向上させることができ
る。
As described above, the conductor patterns 11 and 21 over one or more turns are formed inside the first green sheet 10 and the second green sheet 20, and the upper and lower conductor patterns 11 and 21 are connected to the outer peripheral end. By forming the coil-shaped internal conductor by alternately electrically connecting the inner peripheral portions 12, 22 or the inner peripheral end portions 13, 23, the effective area for pattern formation is maximized, and the number of layers is higher with a smaller number of layers. An L value can be obtained, which can meet the demand for miniaturization and high frequency. Also, the conductor pattern 11 based on a circle,
By forming the coil-shaped internal conductor 21, the concentration of current can be reduced and the high-frequency characteristics can be improved.

【0020】前記L値微調整用グリーンシート30の内
部には、2辺に沿って鈎状に延び角部にアールを付けた
導体パターン31が形成され、この導体パターン31の
端部にスルーホール32が設けられている。これによ
り、このスルーホール32を介して、第1のグリーンシ
ート10の導体パターン11又は第2のグリーンシート
20の導体パターン21とL値微調整用グリーンシート
30の導体パターン31とが電気的に導通するようにな
っている。
Inside the green sheet 30 for fine adjustment of the L value, there is formed a conductor pattern 31 extending in a hook shape along two sides and having rounded corners, and a through hole is formed at an end of the conductor pattern 31. 32 are provided. As a result, the conductor pattern 11 of the first green sheet 10 or the conductor pattern 21 of the second green sheet 20 and the conductor pattern 31 of the L value fine adjustment green sheet 30 are electrically connected to each other through the through hole 32. It is designed to conduct.

【0021】また、外部電極用グリーンシート40の隅
部の前記L値微調整用グリーンシート30の導体パター
ン31の端部に対向する位置にはスルーホール41が設
けられている。
A through hole 41 is provided at a corner of the external electrode green sheet 40 at a position facing an end of the conductor pattern 31 of the L value fine adjustment green sheet 30.

【0022】そして、複数枚の第1及び第2のグリーン
シート10,20、L値微調整用グリーンシート30,
30及び外部電極用グリーンシート40,40を順次積
層し圧着した後、焼成して積層チップインダクタを製造
するのであり、これにより、基本的に2種類の導体パタ
ーンを有するグリーンシート10,20を積層すること
で、小型で特性の良好なバルク対応の積層チップインダ
クタを生産性良く低コストで製造することができる。
Then, a plurality of first and second green sheets 10 and 20, an L value fine adjustment green sheet 30,
30 and the external electrode green sheets 40, 40 are sequentially laminated and pressed, and then fired to produce a laminated chip inductor, whereby the green sheets 10, 20 having basically two types of conductor patterns are laminated. By doing so, it is possible to manufacture a small-sized, bulk-compatible multilayer chip inductor having good characteristics with good productivity and at low cost.

【0023】ここで、前記第1のグリーンシート10を
記号aで、第2のグリーンシート20を記号bで表した
時、図3(a)に示すように、aとbを行(横)方向に
1チップ毎に交互に形成した面積の大きなグリーンシー
ト60aと、同じくaとbを行(横)方向に1チップ毎
に交互に形成し、かつ前記グリーンシート60aに対し
てaとbを1ピッチ分だけ行(横)方向にずらしたグリ
ーンシート60bを用意し、このグリーンシート60
a,60bを交互に積層することで、aとb、すなわち
第1のグリーンシート10と第2のグリーンシート20
を交互に積層することができる。この場合、第1のグリ
ーンシート10と第2のグリーンシート20とを有する
面積の大きな2種類のグリーンシート60a,60b
を、同一の製版を使用し印刷位置をずらして印刷するこ
とで形成することができる。
Here, when the first green sheet 10 is represented by a symbol a and the second green sheet 20 is represented by a symbol b, a and b are lined (horizontally) as shown in FIG. A green sheet 60a having a large area alternately formed for each chip in the direction, and a and b are similarly formed alternately for each chip in a row (lateral) direction, and a and b are formed for the green sheet 60a. A green sheet 60b shifted in the row (horizontal) direction by one pitch is prepared.
a and b, that is, the first green sheet 10 and the second green sheet 20 are alternately laminated.
Can be alternately stacked. In this case, two types of green sheets 60a and 60b having a large area having the first green sheet 10 and the second green sheet 20 are provided.
Can be formed by shifting the printing position using the same plate making.

【0024】また、図3(b)に示すように、aとbを
行(横)方向と列(縦)方向の双方に1ピッチ毎に交互
に形成した面積の大きなグリーンシート70aを使用し
た場合には、このグリーンシート70aと、同じくaと
bを行(横)方向及び列(縦)方向の双方に1チップ毎
に交互に形成し、かつ前記グリーンシート70aに対し
てaとbを1ピッチ分だけ行(横)方向又は列(縦)方
向にずらしたグリーンシート70bを用意し、このグリ
ーンシート70a,70bを交互に積層することで、a
とb、すなわち第1のグリーンシート10と第2のグリ
ーンシート20を交互に積層することができる。
As shown in FIG. 3B, a green sheet 70a having a large area in which a and b are alternately formed at every pitch in both the row (horizontal) direction and the column (vertical) direction is used. In this case, similarly to the green sheet 70a, a and b are alternately formed for each chip in both the row (horizontal) direction and the column (vertical) direction, and a and b are applied to the green sheet 70a. A green sheet 70b shifted in the row (horizontal) direction or the column (vertical) direction by one pitch is prepared, and the green sheets 70a and 70b are alternately stacked to obtain a
And b, that is, the first green sheets 10 and the second green sheets 20 can be alternately stacked.

【0025】図4は、本発明の第2の実施の形態の積層
チップインダクタの積層前の状態を示す斜視図で、図5
は、図4に使用されてコイル状内部導体を形成する2種
類の基本的なグリーンシートを示す平面図である。
FIG. 4 is a perspective view showing a state before lamination of the multilayer chip inductor according to the second embodiment of the present invention.
5 is a plan view showing two types of basic green sheets used in FIG. 4 to form a coiled internal conductor. FIG.

【0026】この例は、第1のグリーンシート10aと
して、この外形に沿った正方形状で、角部にアールを持
たせるとともに、外周端部12aと内周端部13aが中
心Oと角部Eとを結ぶ線上に達し該外周端部に12aに
スルーホール14aを設けた導体パターン11aを形成
したものを、第2のグリーンシート20aとして、この
外形に沿った正方形状で、角部にアールを持たせるとと
もに、外周端部22aと内周端部23aが中心Oと角部
Eとを結ぶ線上に達し該内周端部に23aにスルーホー
ル24aを設けた導体パターン21aを形成したものを
それぞれ使用したものである。更に、この例にあって
は、外部電極用グリーンシート40aとして、中央にス
ルーホール41aを設けたものを使用し、この外部電極
用グリーンシート40aと第1のグリーンシート10a
又は第2のグリーンシート20aとの間に、中央から隅
部に向かって延びる導体パターン51を形成し、この導
体パターン51の一方の端部にスルーホール52を設け
た第3のグリーンシート50を配置している。
In this example, the first green sheet 10a has a square shape along this outer shape and has rounded corners, and the outer peripheral end 12a and the inner peripheral end 13a are center O and corner E And a conductor pattern 11a having a through hole 14a formed in 12a at the outer peripheral end thereof is formed as a second green sheet 20a. The conductor pattern 21a having the outer peripheral end 22a and the inner peripheral end 23a reaching the line connecting the center O and the corner E and having the through-hole 24a in the inner peripheral end 23a is formed. Used. Further, in this example, a green sheet having a through hole 41a at the center is used as the external electrode green sheet 40a, and the external electrode green sheet 40a and the first green sheet 10a are used.
Alternatively, a third green sheet 50 in which a conductor pattern 51 extending from the center to the corner portion is formed between the second green sheet 20a and a through hole 52 at one end of the conductor pattern 51 is provided. Have been placed.

【0027】このように、正方形状で角部にアールを持
たせた導体パターン11a,21aでコイル状内部導体
を形成することにより、前記第1の実施の形態における
円形を基調とした導体パターンと同様に、電流の集中を
緩和して、高周波特性を向上させることができる。
As described above, by forming the coil-shaped internal conductor with the square-shaped conductor patterns 11a and 21a having rounded corners, the conductor pattern based on the circle in the first embodiment can be used. Similarly, the concentration of current can be reduced, and high-frequency characteristics can be improved.

【0028】図6は、本発明の第3の実施の形態の積層
チップインダクタに使用されてコイル状内部導体を形成
する2種類の基本的なグリーンシートを示す平面図であ
る。この例は、第1のグリーンシート10bとして、こ
の外形に沿った長方形状で、両端部に半円状のアールを
持たせるとともに、外周端部12bと内周端部13bが
角部Eの角の二等分線E−L上に達し該外周端部に12
bにスルーホール14bを設けた導体パターン11bを
形成したものを、第2のグリーンシート20bとして、
この外形に沿った長方形状で、両端部に半円状のアール
を持たせるとともに、外周端部22bと内周端部23b
が角部Eの二等分線E−L上に達し該内周端部に23b
にスルーホール24bを設けた導体パターン21bをそ
れぞれ使用したものである。
FIG. 6 is a plan view showing two types of basic green sheets used in the multilayer chip inductor according to the third embodiment of the present invention to form a coiled internal conductor. In this example, the first green sheet 10b has a rectangular shape along the outer shape, and has semicircular rounds at both ends, and the outer peripheral end 12b and the inner peripheral end 13b are formed at the corners of the corner E. And reaches 12 on the outer peripheral end
b formed with a conductor pattern 11b provided with a through hole 14b as a second green sheet 20b.
It has a rectangular shape along this outer shape, and has a semicircular radius at both ends, and has an outer peripheral end 22b and an inner peripheral end 23b.
Reaches on the bisector E-L of the corner E and 23b
In this example, a conductor pattern 21b provided with a through hole 24b is used.

【0029】このように、長方形状で両端部に半円状の
アールを持たせた導体パターン11b,21bでコイル
状内部導体を形成することにより、前記各実施の形態と
同様に、電流の集中を緩和して、高周波特性を向上させ
ることができる。
As described above, since the coil-shaped inner conductor is formed by the conductor patterns 11b and 21b having a rectangular shape and a semicircular radius at both ends, the current concentration can be increased in the same manner as in the above embodiments. And the high frequency characteristics can be improved.

【0030】尚、上記の実施の形態では、チップ型のイ
ンダクタ素子をグリーンシート法により製造する例につ
いて説明したが、例えば印刷法についても、本発明の趣
旨を同様に適用できることは勿論である。
In the above embodiment, an example in which the chip-type inductor element is manufactured by the green sheet method has been described. However, it goes without saying that the gist of the present invention can be similarly applied to, for example, a printing method.

【0031】[0031]

【発明の効果】以上に説明したように、本発明によれ
ば、各層間に1周以上に亘って延びる導体パターンを形
成し、この導体パターンを電気的に接続してコイル状内
部導体を形成することで、パターン形成有効面積を最大
限に活用して、少ない層数でより高いL値を得て、小型
化高周波化の要請に答えることができる。これにより、
いわゆるバルク対応のチップ実装に好適で周波数特性の
良好な小型の積層チップインダクタを容易に製造するこ
とができ、又その製造コストを低減し、リードタイムを
短縮することができる。
As described above, according to the present invention, a conductor pattern extending over at least one circumference is formed between each layer, and this conductor pattern is electrically connected to form a coil-shaped internal conductor. By doing so, a higher L value can be obtained with a smaller number of layers by maximizing the effective area for pattern formation, and it is possible to meet the demand for miniaturization and higher frequency. This allows
It is possible to easily manufacture a small-sized multilayer chip inductor that is suitable for so-called bulk-compatible chip mounting and has good frequency characteristics, can reduce the manufacturing cost, and can shorten the lead time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の積層チップインダ
クタの積層前の状態を示す斜視図である。
FIG. 1 is a perspective view showing a state before lamination of a multilayer chip inductor according to a first embodiment of the present invention.

【図2】図1に使用されている2種類の基本的なグリー
ンシートを示す平面図である。
FIG. 2 is a plan view showing two types of basic green sheets used in FIG.

【図3】2種類の基本的なグリーンシートを積層する際
の説明に付する図である。
FIG. 3 is a diagram attached to a description of stacking two types of basic green sheets.

【図4】本発明の第2の実施の形態の積層チップインダ
クタの積層前の状態を示す斜視図である。
FIG. 4 is a perspective view showing a state before lamination of a multilayer chip inductor according to a second embodiment of the present invention.

【図5】図4に使用されている2種類の基本的なグリー
ンシートを示す平面図である。
FIG. 5 is a plan view showing two types of basic green sheets used in FIG. 4;

【図6】本発明の第3の実施の形態の積層チップインダ
クタに使用されてコイル状内部導体を形成する種類の基
本的なグリーンシートを示す平面図である。
FIG. 6 is a plan view showing a basic green sheet of a type used to form a coiled internal conductor used in the multilayer chip inductor according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,10a,10b 第1のグリーンシート 11,11a,11b 同、導体パターン 12,12a,12b 同、外周端部 13,13a,13b 同、内周端部 14,14a,14b 同、スルーホール 20,20a,20b 第2のグリーンシート 21,21a,21b 同、導体パターン 22,22a,22b 同、外周端部 23,23a,23b 同、内周端部 24,24a,24b 同、スルーホール 30 L値微調整用グリーンシート 31 同、導体パターン 32 同、スルーホール 40,40a 外部電極用グリーンシート 41,41a 同、スルーホール 50 第3のグリーンシート 51 同、導体パターン 52 同、スルーホール 10, 10a, 10b 1st green sheet 11, 11a, 11b same, conductor pattern 12, 12a, 12b same, outer peripheral end 13, 13a, 13b same, inner peripheral end 14, 14a, 14b same, through hole 20 , 20a, 20b Same as second green sheet 21, 21a, 21b, Same as conductive pattern 22, 22, a, 22b, Same as outer peripheral end 23, 23a, 23b, Same as inner peripheral end 24, 24a, 24b, Through hole 30L Green sheet for value fine adjustment 31 Same as conductor pattern 32 Same as through hole 40, 40a External electrode green sheet 41, 41a Same as through hole 50 Third green sheet 51 Same as conductor pattern 52 Same as through hole

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年1月17日(2000.1.1
7)
[Submission date] January 17, 2000 (2000.1.1)
7)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 導体パターンを上下方向に積層して該導
体パターンでコイル状内部導体を形成した積層チップイ
ンダクタにおいて、 前記各層間の導体パターンは、外周端部と内周端部が軸
心と周辺部を結ぶ直線上に達するように1周以上に亘っ
て形成され、上下に位置する導体パターンが外周端部同
士又は内周端部同士で交互に電気的に接続されているこ
とを特徴とする積層チップインダクタ。
1. A multilayer chip inductor in which a conductor pattern is laminated in the vertical direction to form a coil-shaped internal conductor with the conductor pattern, wherein the conductor pattern between the respective layers has an outer peripheral end and an inner peripheral end which are aligned with an axis. It is formed over one or more rounds so as to reach a straight line connecting the peripheral parts, and the conductive patterns located vertically are alternately electrically connected between outer peripheral ends or between inner peripheral ends. Chip inductor.
【請求項2】 前記導体パターンは、円形を基調とした
形状、又は矩形状で角部にアールを持たせた形状に形成
されていることを特徴とする請求項1記載の積層チップ
インダクタ。
2. The multilayer chip inductor according to claim 1, wherein the conductor pattern is formed in a shape based on a circle or in a rectangular shape with a rounded corner.
【請求項3】 前記導体パターンは、基材の表面に形成
され、該基材の前記外周端部又は内周端部に位置して角
部の角の二等分線に沿って延びる線上に配設されたスル
ーホールを介して電気的に接続されていることを特徴と
する請求項1又は2記載の積層チップインダクタンス。
3. The conductor pattern is formed on a surface of a substrate, and is located on the outer peripheral end or the inner peripheral end of the substrate and extends on a line extending along a bisector of a corner of a corner. The multilayer chip inductance according to claim 1, wherein the multilayer chip inductance is electrically connected through the provided through holes.
【請求項4】 表面に中心と周辺部を結ぶ直線上に外周
端部と内周端部が達するように1周以上に亘る2種類の
導体パターンを同一の巻き方向に形成した2種類のグリ
ーンシートを用意し、この2種類のグリーンシートを外
周端部同士又は内周端部同士で交互に電気的に接続させ
つつ交互に積層することを特徴とする積層チップインダ
クタの製造方法。
4. Two types of green formed in one or more turns in the same winding direction so that the outer peripheral end and the inner peripheral end reach a straight line connecting the center and the peripheral part on the surface. A method for manufacturing a laminated chip inductor, comprising preparing sheets and alternately laminating these two types of green sheets while electrically connecting the outer peripheral ends or the inner peripheral ends alternately.
【請求項5】 前記2種類の導体パターンを形成した2
種類のグリーンシートを積層するにあたり、前記2種類
の導体パターンを行又は列方向の少なくとも一方に1チ
ップ毎に交互に形成した面積の大きなグリーンシートで
あって、前記交互に形成した方向に1ピッチ分だけずら
した2種類のグリーンシートを用意し、このグリーンシ
ートを交互に積層することを特徴とする請求項4記載の
積層チップインダクタの製造方法。
5. A method according to claim 2, wherein said two types of conductor patterns are formed.
A green sheet having a large area in which the two types of conductor patterns are alternately formed for each chip in at least one of the row and column directions when laminating the types of green sheets, and one pitch is formed in the alternately formed direction. 5. The method for manufacturing a multilayer chip inductor according to claim 4, wherein two types of green sheets shifted by an amount are prepared, and the green sheets are alternately stacked.
JP25939599A 1999-09-13 1999-09-13 Laminated chip inductor and its manufactre Pending JP2001085244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25939599A JP2001085244A (en) 1999-09-13 1999-09-13 Laminated chip inductor and its manufactre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25939599A JP2001085244A (en) 1999-09-13 1999-09-13 Laminated chip inductor and its manufactre

Publications (1)

Publication Number Publication Date
JP2001085244A true JP2001085244A (en) 2001-03-30

Family

ID=17333548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25939599A Pending JP2001085244A (en) 1999-09-13 1999-09-13 Laminated chip inductor and its manufactre

Country Status (1)

Country Link
JP (1) JP2001085244A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243366A (en) * 2012-05-22 2013-12-05 Samsung Electro-Mechanics Co Ltd Chip inductor and method of manufacturing the same
WO2016006542A1 (en) * 2014-07-08 2016-01-14 株式会社村田製作所 Electronic component
JP2017076700A (en) * 2015-10-15 2017-04-20 太陽誘電株式会社 Coil component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243366A (en) * 2012-05-22 2013-12-05 Samsung Electro-Mechanics Co Ltd Chip inductor and method of manufacturing the same
WO2016006542A1 (en) * 2014-07-08 2016-01-14 株式会社村田製作所 Electronic component
CN106062904A (en) * 2014-07-08 2016-10-26 株式会社村田制作所 Electronic component
JPWO2016006542A1 (en) * 2014-07-08 2017-04-27 株式会社村田製作所 Electronic components
CN106062904B (en) * 2014-07-08 2018-02-09 株式会社村田制作所 Electronic unit
US11222743B2 (en) 2014-07-08 2022-01-11 Murata Manufacturing Co., Ltd. Electronic component
US11942259B2 (en) 2014-07-08 2024-03-26 Murata Manufacturing Co., Ltd. Electronic component
JP2017076700A (en) * 2015-10-15 2017-04-20 太陽誘電株式会社 Coil component

Similar Documents

Publication Publication Date Title
JP6455959B2 (en) Magnetic module for power inductor, power inductor and manufacturing method thereof
JP3686908B2 (en) Multilayer coil component and manufacturing method thereof
US20160329146A1 (en) Power inductor and method of manufacturing the same
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
US6498555B1 (en) Monolithic inductor
KR100466976B1 (en) Multilayer inductor
JPH0521325B2 (en)
JP2019176109A (en) Passive component and electronic apparatus
JP2006339617A (en) Electronic component
US6466120B1 (en) Laminated inductor and method of producing the same
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP2001085244A (en) Laminated chip inductor and its manufactre
JP2003217935A (en) Layered inductor array
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JP2539613Y2 (en) Chip inductor
JP2001093730A (en) Laminated chip inductor
JP3089832B2 (en) Composite inductor components
JP2938631B2 (en) Manufacturing method of multilayer ceramic inductor
US20120161914A1 (en) Transformer
CN110676029A (en) Inductor
JP4635430B2 (en) Multilayer coil parts
JP4400092B2 (en) Surface mount inductor
JPH11340042A (en) Laminating inductor
KR100384458B1 (en) chip inductor
JPH0566920U (en) Multilayer ceramic electronic components

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040929