JP2001060641A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2001060641A
JP2001060641A JP11234574A JP23457499A JP2001060641A JP 2001060641 A JP2001060641 A JP 2001060641A JP 11234574 A JP11234574 A JP 11234574A JP 23457499 A JP23457499 A JP 23457499A JP 2001060641 A JP2001060641 A JP 2001060641A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
resin
main surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11234574A
Other languages
Japanese (ja)
Other versions
JP3743216B2 (en
Inventor
Shuichi Marumo
修一 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23457499A priority Critical patent/JP3743216B2/en
Publication of JP2001060641A publication Critical patent/JP2001060641A/en
Application granted granted Critical
Publication of JP3743216B2 publication Critical patent/JP3743216B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To restrain defective semiconductor chips from occurring due to crackings or chippings generated in the edge of the semiconductor chip. SOLUTION: This device is equipped with a polyimide board 11, where a copper wiring 13 is formed on its one primary surface, connection holes which are provided to the polyimide board 11 and connected to the copper wiring 13, solder balls 15 which are each formed on the other primary surface of the polyimide board 11 connected to the copper wiring 13 through the intermediary of the connection holes, a semiconductor chip 1 which is bonded on one of primary surfaces of the polyimide board 11 facing downward, gold bumps 5 which are fixed to the semiconductor chip 1 and connected to the copper wiring 13, an anisotropic conductive film 7 arranged between the semiconductor chip 1 and the polyimide board 11, and a resin part 17 which covers the rear edges of the semiconductor chip 1. In this device, the read edges of the semiconductor chip 1 are covered with resin, so that the rear edges of the semiconductor chip 1 are prevented from being exposed completely to the outside by the resin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、一方の主面に導電パターン
と異方性導電膜が形成された基板に半導体チップをフェ
ース・ダウン・ボンディングした半導体装置及びその製
造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device in which a semiconductor chip is face-down bonded to a substrate having a conductive pattern and an anisotropic conductive film formed on one main surface. The present invention relates to a semiconductor device and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】図３は、従来の半導体装置（エリアアレ
イパッケージ）の一例を示す断面図である。2. Description of the Related Art FIG. 3 is a sectional view showing an example of a conventional semiconductor device (area array package).

【０００３】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の上面にはメッキを施した
銅配線１３が形成されている。また、ポリイミド基板１
１には接続孔が設けられており、この接続孔は銅配線１
３に接続されている。ポリイミド基板１１の下面には半
田ボール１５が取り付けられており、半田ボール１５は
接続孔を介して銅配線１３に接続されている。銅配線１
３及びポリイミド基板１１の上には異方性導電膜（Anis
otropic Conductive Film）７が配置されている。This semiconductor device has a polyimide substrate 11, and a plated copper wiring 13 is formed on the upper surface of the polyimide substrate 11. In addition, polyimide substrate 1
1 is provided with a connection hole.
3 is connected. A solder ball 15 is attached to the lower surface of the polyimide substrate 11, and the solder ball 15 is connected to the copper wiring 13 through a connection hole. Copper wiring 1
3 and the polyimide substrate 11 have an anisotropic conductive film (Anis
(Totropic Conductive Film) 7 is disposed.

【０００４】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は銅配線１３に電気的に接続され
ている。半導体チップ１の裏面のマーク印刷部４にはマ
ークが印刷されている。A semiconductor chip 1 is mounted on the upper surface of a polyimide substrate 11 by face-down bonding. The semiconductor chip 1 is provided with gold bumps 5, and the gold bumps 5 are electrically connected to copper wirings 13. A mark is printed on a mark printing section 4 on the back surface of the semiconductor chip 1.

【０００５】次に、図３に示す半導体装置の製造方法に
ついて説明する。Next, a method of manufacturing the semiconductor device shown in FIG. 3 will be described.

【０００６】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。First, a semiconductor wafer having gold bumps 5 is prepared, and a plurality of semiconductor chips 1 are formed by dicing the semiconductor wafer.

【０００７】この後、上面に銅配線１３と異方性導電膜
７が形成されたポリイミド基板１１を準備し、このポリ
イミド基板１１の上面側に複数の半導体チップ１をフェ
ース・ダウン・ボンディングする。これにより、半導体
チップ１は金バンプ５を介して銅配線１３に電気的に接
続される。After that, a polyimide substrate 11 having a copper wiring 13 and an anisotropic conductive film 7 formed on the upper surface is prepared, and a plurality of semiconductor chips 1 are face-down bonded on the upper surface side of the polyimide substrate 11. Thereby, the semiconductor chip 1 is electrically connected to the copper wiring 13 via the gold bump 5.

【０００８】次に、半導体チップ１の裏面のマーク印刷
部４にマーク（図示せず）を印刷する。この後、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。Next, a mark (not shown) is printed on the mark printing section 4 on the back surface of the semiconductor chip 1. Thereafter, solder balls 15 are mounted on the connection holes on the lower surface side of the polyimide substrate 11, and the solder balls are electrically connected to the copper wiring 13 through the connection holes.

【０００９】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図３に示す半導体装置を製造する。Next, the polyimide substrate 11 is cut into individual semiconductor chips 1 by cutting. Thus, the semiconductor device shown in FIG. 3 is manufactured.

【００１０】[0010]

【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、半導体チップ１の裏面及び側面のＳｉ
がむき出しの状態となっているため、半導体チップ１に
クラックが発生することがあり、そのクラックが半導体
チップの能動面に達して半導体チップ１が不良となるこ
とがある。また、このクラックは特に半導体チップ１の
裏面のエッジ部が欠けるといった形で発生することが多
かった。By the way, in the above-mentioned conventional semiconductor device, the Si on the back surface and the side surface of the semiconductor chip 1 is formed.
Since the semiconductor chip 1 is exposed, cracks may occur in the semiconductor chip 1, and the cracks may reach the active surface of the semiconductor chip 1 and cause the semiconductor chip 1 to be defective. In addition, the crack often occurs particularly in a form in which the edge of the back surface of the semiconductor chip 1 is chipped.

【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体チップにクラック
が生じることによるチップ不良の発生を抑制した半導体
装置及びその製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device and a method of manufacturing the same in which chip defects due to cracks in the semiconductor chip are suppressed. It is in.

【００１２】[0012]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、一方の主面に導電パタ
ーンが形成された基板と、前記基板に設けられ、前記導
電パターンに接続された接続孔と、前記基板の他方の主
面に形成され、前記接続孔を介して導電パターンに接続
された接続端子と、前記基板の一方の主面上にフェース
・ダウン・ボンディングされた半導体チップと、前記半
導体チップに取り付けられ、前記導電パターンに接続さ
れたバンプと、前記半導体チップと前記基板との間に配
置された異方性導電膜と、前記半導体チップの裏面のエ
ッジ部に被覆された樹脂と、を具備することを特徴とす
る。In order to solve the above-mentioned problems, a semiconductor device according to the present invention comprises a substrate having a conductive pattern formed on one main surface, a substrate provided on the substrate, and connected to the conductive pattern. A connection terminal, a connection terminal formed on the other main surface of the substrate and connected to the conductive pattern through the connection hole, and a semiconductor chip face-down bonded on one main surface of the substrate And a bump attached to the semiconductor chip and connected to the conductive pattern, an anisotropic conductive film disposed between the semiconductor chip and the substrate, and an edge portion on a back surface of the semiconductor chip. And a resin.

【００１３】上記半導体装置では、半導体チップの裏面
のエッジ部に樹脂を被覆し、この樹脂により半導体チッ
プの裏面のエッジ部がむき出しになることがないように
保護している。このため、半導体チップのエッジ部に欠
けやクラックが発生することを抑えることができ、その
欠けやクラックが半導体チップの能動面に達して半導体
チップが不良となることを抑制できる。In the above-described semiconductor device, the edge of the back surface of the semiconductor chip is covered with a resin, and the resin protects the edge of the back surface of the semiconductor chip from being exposed. For this reason, the occurrence of chipping or cracking at the edge of the semiconductor chip can be suppressed, and the chipping or cracking reaching the active surface of the semiconductor chip and causing the semiconductor chip to be defective can be suppressed.

【００１４】本発明に係る半導体装置は、一方の主面に
導電パターンが形成された基板と、前記基板に設けら
れ、前記導電パターンに接続された接続孔と、前記基板
の他方の主面に形成され、前記接続孔を介して導電パタ
ーンに接続された接続端子と、前記基板の一方の主面上
にフェース・ダウン・ボンディングされた半導体チップ
と、前記半導体チップに取り付けられ、前記導電パター
ンに接続されたバンプと、前記半導体チップと前記基板
との間に配置された異方性導電膜と、前記半導体チップ
の裏面全体及び側面全体に被覆された樹脂と、を具備す
ることを特徴とする。A semiconductor device according to the present invention includes a substrate having a conductive pattern formed on one main surface, a connection hole provided in the substrate and connected to the conductive pattern, and a connection hole formed on the other main surface of the substrate. A connection terminal formed and connected to the conductive pattern through the connection hole, a semiconductor chip face-down bonded on one main surface of the substrate, and attached to the semiconductor chip, and connected to the conductive pattern. It is characterized by comprising a connected bump, an anisotropic conductive film disposed between the semiconductor chip and the substrate, and a resin covering the entire back surface and the entire side surface of the semiconductor chip. .

【００１５】上記半導体装置では、半導体チップのエッ
ジ部だけでなく裏面全体及び側面全体を樹脂で被覆して
いるため、半導体チップにクラックが生じることによる
チップ不良の発生を抑制できる。In the above-described semiconductor device, since not only the edge portion of the semiconductor chip but also the entire back surface and the entire side surface are covered with the resin, it is possible to suppress the occurrence of chip defects due to cracks in the semiconductor chip.

【００１６】また、本発明に係る半導体装置において、
前記樹脂は、ポリイミド又はエポキシであることが好ま
しい。また、前記基板の周囲に形成され、前記基板の一
方の主面上に延びた樹脂流れ止め部をさらに含むことが
好ましい。Further, in the semiconductor device according to the present invention,
The resin is preferably polyimide or epoxy. Preferably, the semiconductor device further includes a resin flow stopper formed around the substrate and extending on one main surface of the substrate.

【００１７】本発明に係る半導体装置の製造方法は、バ
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面のエッジ部
に樹脂をポッティングする工程と、前記樹脂をベークす
る工程と、を具備することを特徴とする。A method of manufacturing a semiconductor device according to the present invention comprises the steps of preparing a semiconductor wafer having bumps, forming a semiconductor chip by dicing the semiconductor wafer, and forming a conductive pattern on one of the main surfaces. A step of preparing a substrate on which an anisotropic conductive film is formed; a step of face-down bonding the semiconductor chip on one main surface side of the substrate; and a step of potting a resin to an edge portion on a back surface of the semiconductor chip. And a step of baking the resin.

【００１８】本発明に係る半導体装置の製造方法は、バ
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面全体及び側
面全体に樹脂をポッティングする工程と、前記樹脂をベ
ークする工程と、を具備することを特徴とする。A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor wafer having bumps, a step of forming a semiconductor chip by dicing the semiconductor wafer, and a step of forming a conductive pattern on one main surface. A step of preparing a substrate on which an anisotropic conductive film is formed; a step of face-down bonding the semiconductor chip on one main surface side of the substrate; and a step of potting a resin on the entire back surface and side surfaces of the semiconductor chip. And baking the resin.

【００１９】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板には前
記導電パターンに接続する接続孔が設けられており、前
記ポッティングする工程の前又は前記ベークする工程の
後に、前記基板の他方の主面側の接続孔上に半田ボール
を取り付け、この半田ボールを接続孔を介して導電パタ
ーンに接続する工程をさらに含むことが好ましい。ま
た、前記樹脂は、ポリイミド又はエポキシであることが
好ましい。Further, in the method of manufacturing a semiconductor device according to the present invention, the substrate in the step of preparing the substrate is provided with a connection hole connected to the conductive pattern, and before the potting step or before the baking. Preferably, after the step, the method further includes a step of attaching a solder ball to the connection hole on the other main surface side of the substrate and connecting the solder ball to the conductive pattern via the connection hole. Preferably, the resin is polyimide or epoxy.

【００２０】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板の一方
の主面上には、前記ポッティングする工程において樹脂
の流れを止める止め部が形成されていることが好まし
い。これにより、ポッティングした樹脂が半導体チップ
の裏面のエッジ部から流れ落ちるのを止めることがで
き、その結果、該エッジ部に樹脂を充分に被覆すること
ができる。In the method of manufacturing a semiconductor device according to the present invention, a stopper for stopping the flow of resin in the potting step is formed on one main surface of the substrate in the step of preparing the substrate. Is preferred. This can prevent the potted resin from flowing down from the edge of the back surface of the semiconductor chip, and as a result, the edge can be sufficiently covered with the resin.

【００２１】[0021]

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【００２２】図１は、本発明の第１の実施の形態による
半導体装置を示す断面図である。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【００２３】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の周囲には樹脂流れ止め部
１１ａが形成されている。この樹脂流れ止め部１１ａ
は、ポリイミド基板１１の上面上に延出し、後記半導体
チップ１を囲むように形成されている。また、ポリイミ
ド基板１１の上面には配線パターン１３が形成されてい
る。この配線パターン１３としては、例えばメッキを施
した銅配線が用いられる。また、ポリイミド基板１１に
は接続孔が設けられており、この接続孔は配線パターン
１３に接続されている。ポリイミド基板１１の下面には
接続端子１５が取り付けられており、接続端子１５とし
ては例えば半田ボールが用いられる。接続端子１５は接
続孔を介して配線パターン１３に接続されている。配線
パターン１３及びポリイミド基板１１の上には異方性導
電膜７が配置されている。This semiconductor device has a polyimide substrate 11, and a resin flow stopper 11a is formed around the polyimide substrate 11. This resin flow stopper 11a
Is formed on the upper surface of the polyimide substrate 11 so as to surround the semiconductor chip 1 described later. A wiring pattern 13 is formed on the upper surface of the polyimide substrate 11. As the wiring pattern 13, for example, plated copper wiring is used. Further, a connection hole is provided in the polyimide substrate 11, and the connection hole is connected to the wiring pattern 13. Connection terminals 15 are attached to the lower surface of the polyimide substrate 11, and the connection terminals 15 are, for example, solder balls. The connection terminal 15 is connected to the wiring pattern 13 via a connection hole. The anisotropic conductive film 7 is arranged on the wiring pattern 13 and the polyimide substrate 11.

【００２４】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は配線パターン１３に電気的に接
続されている。The semiconductor chip 1 is mounted on the upper surface of the polyimide substrate 11 by face-down bonding. The semiconductor chip 1 is provided with a gold bump 5, and the gold bump 5 is electrically connected to the wiring pattern 13.

【００２５】半導体チップ１の裏面のエッジ部及び側面
は樹脂部１７で被覆されている。この樹脂部１７として
は、例えば、ポリイミド又はエポキシが用いられる。ま
た、半導体チップ１の裏面のマーク印刷部４にはマーク
が印刷されている。The edge portion and the side surface of the back surface of the semiconductor chip 1 are covered with a resin portion 17. As the resin portion 17, for example, polyimide or epoxy is used. Further, a mark is printed on a mark printing unit 4 on the back surface of the semiconductor chip 1.

【００２６】上記第１の実施の形態によれば、半導体チ
ップ１の裏面のエッジ部に樹脂部１７を設け、この樹脂
部１７により半導体チップの裏面のエッジ部がむき出し
になることがないように保護している。このため、従来
の半導体装置のように半導体チップのエッジ部に欠けや
クラックが発生することを抑えることができる。したが
って、その欠けやクラックが半導体チップの能動面に達
して半導体チップ１が不良となることを抑制できる。According to the first embodiment, the resin portion 17 is provided at the edge of the back surface of the semiconductor chip 1 so that the resin portion 17 does not expose the edge of the back surface of the semiconductor chip. Protected. For this reason, the occurrence of chipping or cracking at the edge of the semiconductor chip as in the conventional semiconductor device can be suppressed. Therefore, it is possible to prevent the chip and the crack from reaching the active surface of the semiconductor chip and causing the semiconductor chip 1 to be defective.

【００２７】次に、図１に示す半導体装置を製造する方
法について説明する。Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described.

【００２８】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。First, a semiconductor wafer having gold bumps 5 is prepared, and a plurality of semiconductor chips 1 are formed by dicing the semiconductor wafer.

【００２９】この後、上面にメッキを施した銅配線１３
と異方性導電膜７が形成されたポリイミド基板１１を準
備する。このポリイミド基板１１の周囲には樹脂流れ止
め部１１ａが形成されており、この樹脂流れ止め部１１
ａは、ポリイミド基板１１の上面上に延出している。こ
のポリイミド基板１１には、銅配線１３に接続された接
続孔が形成されている。Thereafter, the copper wiring 13 plated on the upper surface is formed.
The polyimide substrate 11 on which the anisotropic conductive film 7 is formed is prepared. A resin flow stopper 11 a is formed around the polyimide substrate 11.
a extends on the upper surface of the polyimide substrate 11. The polyimide substrate 11 has a connection hole connected to the copper wiring 13.

【００３０】次に、ポリイミド基板１１の上面側に複数
の半導体チップ１をフェース・ダウン・ボンディングす
る。これにより、半導体チップ１は金バンプ５を介して
銅配線１３に電気的に接続される。Next, a plurality of semiconductor chips 1 are face-down bonded on the upper surface side of the polyimide substrate 11. Thereby, the semiconductor chip 1 is electrically connected to the copper wiring 13 via the gold bump 5.

【００３１】この後、半導体チップ１の裏面のエッジ部
及び側面に樹脂１７をポッティング（滴下）する。この
際、ポリイミド基板１１の周囲に樹脂流れ止め部１１ａ
が形成されているため、ポッティングした樹脂１７が半
導体チップ１の裏面のエッジ部から流れ落ちるのを止め
ることができ、その結果、該エッジ部に樹脂１７を充分
に被覆することができる。Thereafter, the resin 17 is potted (dropped) on the edge portion and the side surface of the back surface of the semiconductor chip 1. At this time, the resin flow stopper 11 a is provided around the polyimide substrate 11.
Is formed, the potted resin 17 can be prevented from flowing down from the edge of the back surface of the semiconductor chip 1, and as a result, the edge 17 can be sufficiently covered with the resin 17.

【００３２】次に、樹脂１７を所定の温度でベークする
ことにより、半導体チップ１の裏面のエッジ部及び側面
に樹脂部１７が形成される。Next, by baking the resin 17 at a predetermined temperature, the resin portion 17 is formed on the edge portion and the side surface of the back surface of the semiconductor chip 1.

【００３３】この後、半導体チップ１の裏面のマーク印
刷部４にマーク（図示せず）を印刷する。次に、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。Thereafter, a mark (not shown) is printed on the mark printing section 4 on the back surface of the semiconductor chip 1. Next, a solder ball 15 is mounted on the connection hole on the lower surface side of the polyimide substrate 11, and the solder ball is electrically connected to the copper wiring 13 through the connection hole.

【００３４】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図１に示す半導体装置を製造する。Next, the polyimide substrate 11 is cut to be separated into individual semiconductor chips 1. Thus, the semiconductor device shown in FIG. 1 is manufactured.

【００３５】尚、上記第１の実施の形態による半導体装
置の製造方法では、ポリイミド基板１１に半導体チップ
１をフェース・ダウン・ボンディングした後、半導体チ
ップ１の裏面のエッジ部及び側面に樹脂部１７を形成
し、次に、マーク印刷を行っているが、ポリイミド基板
１１に半導体チップ１をフェース・ダウン・ボンディン
グし、マーク印刷を行った後、半導体チップ１の裏面の
エッジ部及び側面に樹脂部１７を形成することも可能で
あり、また、ポリイミド基板１１に半導体チップ１をフ
ェース・ダウン・ボンディングし、マーク印刷を行い、
ポリイミド基板１１の下面側の接続孔上に半田ボール１
５を取り付けた後、半導体チップ１の裏面のエッジ部及
び側面に樹脂部１７を形成することも可能である。In the method of manufacturing a semiconductor device according to the first embodiment, after the semiconductor chip 1 is face-down bonded to the polyimide substrate 11, the resin portion 17 is attached to the edge portion and the side surface of the back surface of the semiconductor chip 1. Is formed, and then the mark printing is performed. After the semiconductor chip 1 is face-down bonded to the polyimide substrate 11 and the mark printing is performed, a resin portion is formed on the edge portion and the side surface of the back surface of the semiconductor chip 1. It is also possible to form the semiconductor chip 1 on the polyimide substrate 11 by face-down bonding, perform mark printing,
Solder ball 1 is placed on the connection hole on the lower side of polyimide substrate 11.
After attaching 5, the resin portion 17 can be formed on the edge portion and the side surface of the back surface of the semiconductor chip 1.

【００３６】図２は、本発明の第２の実施の形態による
半導体装置を示す断面図であり、図１と同一部分には同
一符号を付し、異なる部分についてのみ説明する。FIG. 2 is a sectional view showing a semiconductor device according to a second embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals, and only different parts will be described.

【００３７】半導体チップ１の裏面全体及び側面全体は
樹脂膜１８で被覆されている。この樹脂部１８として
は、例えば、ポリイミド又はエポキシが用いられる。The entire back surface and side surfaces of the semiconductor chip 1 are covered with a resin film 18. As the resin portion 18, for example, polyimide or epoxy is used.

【００３８】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができ、しかも、半導
体チップ１のエッジ部及び側面だけでなく裏面全体を樹
脂膜１８で被覆しているため、半導体チップ１へのクラ
ックの発生をより抑えることができる。In the second embodiment, the same effects as in the first embodiment can be obtained. In addition, not only the edges and side surfaces of the semiconductor chip 1 but also the entire back surface are covered with the resin film 18. Therefore, generation of cracks in the semiconductor chip 1 can be further suppressed.

【００３９】次に、図２に示す半導体装置を製造する方
法について説明するが、図１の半導体装置の製造方法と
同一部分の説明は省略する。Next, a method of manufacturing the semiconductor device shown in FIG. 2 will be described, but the description of the same parts as in the method of manufacturing the semiconductor device of FIG. 1 will be omitted.

【００４０】ポリイミド基板１１に半導体チップ１をフ
ェース・ダウン・ボンディングした後、半導体チップ１
の裏面全体及び側面全体に樹脂１８をポッティング（滴
下）する。この際、ポリイミド基板１１の周囲に樹脂流
れ止め部１１ａが形成されているため、ポッティングし
た樹脂１８が半導体チップ１の側面から流れ落ちるのを
止めることができ、その結果、裏面全体及び側面全体に
樹脂１８を充分に被覆することができる。After the semiconductor chip 1 is face-down bonded to the polyimide substrate 11, the semiconductor chip 1
The resin 18 is potted (dropped) on the entire back surface and the entire side surface. At this time, since the resin flow stopper 11a is formed around the polyimide substrate 11, the potted resin 18 can be prevented from flowing down from the side surface of the semiconductor chip 1, and as a result, the resin can be applied to the entire back surface and the entire side surface. 18 can be sufficiently coated.

【００４１】次に、樹脂１８を所定の温度でベークする
ことにより、半導体チップ１の裏面全体及び側面全体に
樹脂部１８が形成される。Next, by baking the resin 18 at a predetermined temperature, the resin portion 18 is formed on the entire back surface and the entire side surface of the semiconductor chip 1.

【００４２】この後、半導体チップ１の裏面上の樹脂部
のマーク印刷部４にマーク（図示せず）を印刷する。次
に、半田ボール１５を取り付けた後、ポリイミド基板１
１を切断する。このようにして図２に示す半導体装置を
製造する。Thereafter, a mark (not shown) is printed on the mark printing portion 4 of the resin portion on the back surface of the semiconductor chip 1. Next, after attaching the solder balls 15, the polyimide substrate 1
Cut 1 Thus, the semiconductor device shown in FIG. 2 is manufactured.

【００４３】尚、本発明は上記第１及び第２の実施の形
態に限定されず、種々変更して実施することが可能であ
る。例えば、上記実施の形態は、種々のエリアアレイパ
ッケージに適用することが可能である。The present invention is not limited to the first and second embodiments, but can be implemented with various modifications. For example, the above embodiment can be applied to various area array packages.

【００４４】また、上記実施の形態では、ポリイミド基
板１１を用いているが、他の基板を用いることも可能で
あり、例えばセラミック基板を用いることも可能であ
る。In the above embodiment, the polyimide substrate 11 is used. However, another substrate can be used, and for example, a ceramic substrate can be used.

【００４５】[0045]

【発明の効果】以上説明したように本発明によれば、半
導体チップの裏面のエッジ部に樹脂を被覆している。し
たがって、半導体チップにクラックが生じることによる
チップ不良の発生を抑制した半導体装置及びその製造方
法を提供することができる。As described above, according to the present invention, the edge of the back surface of the semiconductor chip is covered with the resin. Therefore, it is possible to provide a semiconductor device and a method of manufacturing the same in which the occurrence of chip failure due to cracks in the semiconductor chip is suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態による半導体装置を
示す断面図である。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図２】本発明の第２の実施の形態による半導体装置を
示す断面図である。FIG. 2 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【図３】従来の半導体装置（エリアアレイパッケージ）
の一例を示す断面図である。FIG. 3 shows a conventional semiconductor device (area array package)
FIG. 3 is a cross-sectional view showing one example.

【符号の説明】[Explanation of symbols]

１ 半導体チップ ４ マーク印刷部 ５ 金バンプ ７ 異方性導電膜 １１ ポリイミド基板 １１ａ 樹脂流れ止め部 １３ 銅配線 １５ 半田ボール １７ 樹脂部 １８ 樹脂膜 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 4 Mark printing part 5 Gold bump 7 Anisotropic conductive film 11 Polyimide substrate 11a Resin flow stop part 13 Copper wiring 15 Solder ball 17 Resin part 18 Resin film

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 一方の主面に導電パターンが形成された
基板と、 前記基板に設けられ、前記導電パターンに接続された接
続孔と、 前記基板の他方の主面に形成され、前記接続孔を介して
導電パターンに接続された接続端子と、 前記基板の一方の主面上にフェース・ダウン・ボンディ
ングされた半導体チップと、 前記半導体チップに取り付けられ、前記導電パターンに
接続されたバンプと、 前記半導体チップと前記基板との間に配置された異方性
導電膜と、 前記半導体チップの裏面のエッジ部に被覆された樹脂
と、 を具備することを特徴とする半導体装置。A substrate having a conductive pattern formed on one main surface thereof; a connection hole provided on the substrate and connected to the conductive pattern; and a connection hole formed on the other main surface of the substrate. A connection terminal connected to the conductive pattern via a, a semiconductor chip face-down bonded on one main surface of the substrate, and a bump attached to the semiconductor chip and connected to the conductive pattern, A semiconductor device, comprising: an anisotropic conductive film disposed between the semiconductor chip and the substrate; and a resin coated on an edge of a back surface of the semiconductor chip. 【請求項２】 一方の主面に導電パターンが形成された
基板と、 前記基板に設けられ、前記導電パターンに接続された接
続孔と、 前記基板の他方の主面に形成され、前記接続孔を介して
導電パターンに接続された接続端子と、 前記基板の一方の主面上にフェース・ダウン・ボンディ
ングされた半導体チップと、 前記半導体チップに取り付けられ、前記導電パターンに
接続されたバンプと、 前記半導体チップと前記基板との間に配置された異方性
導電膜と、 前記半導体チップの裏面全体及び側面全体に被覆された
樹脂と、 を具備することを特徴とする半導体装置。2. A substrate having a conductive pattern formed on one main surface, a connection hole provided on the substrate and connected to the conductive pattern, and a connection hole formed on the other main surface of the substrate. A connection terminal connected to the conductive pattern via a, a semiconductor chip face-down bonded on one main surface of the substrate, and a bump attached to the semiconductor chip and connected to the conductive pattern, A semiconductor device, comprising: an anisotropic conductive film disposed between the semiconductor chip and the substrate; and a resin covering the entire back surface and side surfaces of the semiconductor chip. 【請求項３】 前記樹脂は、ポリイミド又はエポキシで
あることを特徴とする請求項１又は２記載の半導体装
置。3. The semiconductor device according to claim 1, wherein said resin is polyimide or epoxy. 【請求項４】 前記基板の周囲に形成され、前記基板の
一方の主面上に延びた樹脂流れ止め部をさらに含むこと
を特徴とする請求項１〜３のうちいずれか１項記載の半
導体装置。4. The semiconductor according to claim 1, further comprising a resin flow stopper formed around the substrate and extending on one main surface of the substrate. apparatus. 【請求項５】 バンプを有する半導体ウエハを準備する
工程と、 前記半導体ウエハをダイシングすることにより、半導体
チップを形成する工程と、 一方の主面に導電パターンと異方性導電膜が形成された
基板を準備する工程と、 前記基板の一方の主面側に前記半導体チップをフェース
・ダウン・ボンディングする工程と、 半導体チップの裏面のエッジ部に樹脂をポッティングす
る工程と、 前記樹脂をベークする工程と、 を具備することを特徴とする半導体装置の製造方法。5. A step of preparing a semiconductor wafer having bumps; a step of forming a semiconductor chip by dicing the semiconductor wafer; and a step of forming a conductive pattern and an anisotropic conductive film on one main surface. A step of preparing a substrate; a step of face-down bonding the semiconductor chip to one main surface side of the substrate; a step of potting a resin to an edge of a back surface of the semiconductor chip; and a step of baking the resin A method for manufacturing a semiconductor device, comprising: 【請求項６】 バンプを有する半導体ウエハを準備する
工程と、 前記半導体ウエハをダイシングすることにより、半導体
チップを形成する工程と、 一方の主面に導電パターンと異方性導電膜が形成された
基板を準備する工程と、 前記基板の一方の主面側に前記半導体チップをフェース
・ダウン・ボンディングする工程と、 半導体チップの裏面全体及び側面全体に樹脂をポッティ
ングする工程と、 前記樹脂をベークする工程と、 を具備することを特徴とする半導体装置の製造方法。6. A step of preparing a semiconductor wafer having bumps; a step of forming a semiconductor chip by dicing the semiconductor wafer; and a step of forming a conductive pattern and an anisotropic conductive film on one main surface. A step of preparing a substrate; a step of face-down bonding the semiconductor chip on one main surface side of the substrate; a step of potting a resin on the entire back surface and side surfaces of the semiconductor chip; and baking the resin A method for manufacturing a semiconductor device, comprising: 【請求項７】 前記基板を準備する工程における基板に
は前記導電パターンに接続する接続孔が設けられてお
り、前記ポッティングする工程の前又は前記ベークする
工程の後に、前記基板の他方の主面側の接続孔上に半田
ボールを取り付け、この半田ボールを接続孔を介して導
電パターンに接続する工程をさらに含むことを特徴とす
る請求項５又は６記載の半導体装置の製造方法。7. The substrate in the step of preparing the substrate is provided with a connection hole connected to the conductive pattern, and the other main surface of the substrate is provided before the step of potting or after the step of baking. 7. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of attaching a solder ball to the connection hole on the side and connecting the solder ball to the conductive pattern through the connection hole. 【請求項８】 前記樹脂は、ポリイミド又はエポキシで
あることを特徴とする請求項５〜７のうちいずれか１項
記載の半導体装置の製造方法。8. The method according to claim 5, wherein said resin is polyimide or epoxy. 【請求項９】 前記基板を準備する工程における基板の
一方の主面上には、前記ポッティングする工程において
樹脂の流れを止める止め部が形成されていることを特徴
とする請求項５〜８のうちいずれか１項記載の半導体装
置。9. The method according to claim 5, wherein a stop portion for stopping the flow of the resin in the step of potting is formed on one main surface of the substrate in the step of preparing the substrate. A semiconductor device according to any one of the preceding claims.
JP23457499A 1999-08-20 1999-08-20 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3743216B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23457499A JP3743216B2 (en) 1999-08-20 1999-08-20 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23457499A JP3743216B2 (en) 1999-08-20 1999-08-20 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001060641A true JP2001060641A (en) 2001-03-06
JP3743216B2 JP3743216B2 (en) 2006-02-08

Family

ID=16973157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23457499A Expired - Fee Related JP3743216B2 (en) 1999-08-20 1999-08-20 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3743216B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097877A1 (en) * 2001-05-28 2002-12-05 Infineon Technologies Ag A method of packaging a semiconductor chip
US7285446B2 (en) 2000-02-07 2007-10-23 Rohm Co., Ltd. Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device
KR101255335B1 (en) * 2005-11-23 2013-04-16 페어차일드코리아반도체 주식회사 Semiconductor Package and Method of Fabricating the Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285446B2 (en) 2000-02-07 2007-10-23 Rohm Co., Ltd. Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
WO2002097877A1 (en) * 2001-05-28 2002-12-05 Infineon Technologies Ag A method of packaging a semiconductor chip
KR101255335B1 (en) * 2005-11-23 2013-04-16 페어차일드코리아반도체 주식회사 Semiconductor Package and Method of Fabricating the Same
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP3743216B2 (en) 2006-02-08

Similar Documents

Publication Publication Date Title
KR100424058B1 (en) Semiconductor device and method of manufacturing same
US6228676B1 (en) Near chip size integrated circuit package
US7224073B2 (en) Substrate for solder joint
US7227243B2 (en) Semiconductor device
US20110209908A1 (en) Conductor package structure and method of the same
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US20010000927A1 (en) Semiconductor and flip chip packages and method having a back-side connection
JPH11233687A (en) Semiconductor device having sub-chip scale package structure and manufacture thereof
JP2003078106A (en) Chip-stacked package and its manufacturing method
JP2008244437A (en) Image sensor package having die receiving opening and method thereof
US6841884B2 (en) Semiconductor device
JP3651346B2 (en) Semiconductor device and manufacturing method thereof
JP2009033153A (en) Interconnecting structure for semiconductor device package and method of the same
US6911737B2 (en) Semiconductor device package and method
US6246124B1 (en) Encapsulated chip module and method of making same
KR101014577B1 (en) Semiconductor apparatus, and method of manufacturing semiconductor apparatus
JP2001160597A (en) Semiconductor device, wiring substrate and method of manufacturing semiconductor device
US20110031607A1 (en) Conductor package structure and method of the same
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
US6339253B1 (en) Semiconductor package
US6455941B1 (en) Chip scale package
JP2010010269A (en) Semiconductor device, intermediate for manufacturing semiconductor device, and method of manufacturing them
JP2001060641A (en) Semiconductor device and method of manufacturing the same
US8742575B2 (en) Semiconductor device and fabrication method thereof
JP3339472B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131125

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees