JP2001045764A - Power-supply apparatus - Google Patents

Power-supply apparatus

Info

Publication number
JP2001045764A
JP2001045764A JP11212032A JP21203299A JP2001045764A JP 2001045764 A JP2001045764 A JP 2001045764A JP 11212032 A JP11212032 A JP 11212032A JP 21203299 A JP21203299 A JP 21203299A JP 2001045764 A JP2001045764 A JP 2001045764A
Authority
JP
Japan
Prior art keywords
power supply
supply device
lands
choke coil
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11212032A
Other languages
Japanese (ja)
Inventor
Takashi Mirumachi
隆 美留町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11212032A priority Critical patent/JP2001045764A/en
Publication of JP2001045764A publication Critical patent/JP2001045764A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Regulation Of General Use Transformers (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the generation of an excessive surge voltage caused by an external noise or the like by a method wherein a suppression means which suppresses high-voltage pulses generated by a noise creeping from a commercial power supply is installed at a choke coil which constitutes a line filter. SOLUTION: In this switching power-supply apparatus, an active filter and a line filter are provided. Two round lands 10, 11 by which respective terminals of inphase lines of common-mode choke coils are connected to wiring patterns on a printed-circuit board P are arranged so as to be separated from each other, and a discharging gap is constituted. At this time, a slit 12 is formed between the round lands 10, 11, protrusion parts 10a, 11a are formed, and constriction parts 13 are formed in pattern parts of connection lines. As a result, the generation of an excessive surge voltage caused by an external noise is suppressed. When a continuous discharge is generated in the discharging gap, the wiring partters are fused in the constriction parts 13, and it is possible to prevent a continuous discharge.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブフィル
タを備えたスイッチング電源装置に関し、特に、雷サー
ジ等の高電圧ノイズが印加された場合の対処技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device having an active filter, and more particularly to a technique for coping with high voltage noise such as a lightning surge.

【0002】[0002]

【従来の技術】従来、各種の電子機器の直流電源装置と
して、小型、軽量、高効率であるという利点からスイッ
チング電源装置が広く採用されている。このスイッチン
グ電源装置の交流入力部には、通常、コンデンサ入力型
整流方式と呼ばれる整流方式が採用されていたが、最近
では、スイッチング電源の普及に伴い、その弊害である
高調波電流の発生が問題視されてきており、国内外にお
いて規制化されようとしている。
2. Description of the Related Art Conventionally, switching power supplies have been widely used as DC power supplies for various electronic devices because of their advantages of small size, light weight, and high efficiency. A rectification method called a capacitor input type rectification method is usually used for an AC input portion of the switching power supply device. However, recently, with the spread of the switching power supply, generation of a harmonic current which is an adverse effect has been a problem. And is being regulated in Japan and overseas.

【0003】この高調波電流の対策としては、入力電流
を入力電圧に比例した形に整形するアクティブフィルタ
と呼ばれる技術が確実な方法として注目されている。し
かし、このアクティブフィルタは、スイッチング素子を
制御することにより波形を整形する昇圧チョッパ回路や
降圧チョッパ回路により構成され、交流入力部に付加さ
れるため、従来品よりも商用交流電源側へ流出する雑音
レベル(端子雑音)が大きくなるという欠点がある。
As a countermeasure against the harmonic current, a technique called an active filter for shaping an input current in a form proportional to an input voltage has attracted attention as a reliable method. However, this active filter is composed of a step-up chopper circuit or a step-down chopper circuit that shapes the waveform by controlling the switching element, and is added to the AC input section. There is a disadvantage that the level (terminal noise) increases.

【0004】この端子雑音を商用交流電源側へ流出させ
ないようにするために、従来、コンデンサとコイルによ
るラインフィルタを数段設けて高周波雑音を遮断するよ
うにしていた。この場合、アクティブフィルタを備えた
電源装置では、アクティブフィルタを構成するコンデン
サの容量、或いはコイルのインダクタンスを大きくする
か、ラインフィルタを多段化する必要があった。
In order to prevent this terminal noise from flowing out to the commercial AC power supply side, conventionally, several stages of line filters each including a capacitor and a coil are provided to cut off high-frequency noise. In this case, in the power supply device including the active filter, it is necessary to increase the capacitance of the capacitor constituting the active filter or the inductance of the coil, or to increase the number of stages of the line filter.

【0005】図11は、アクティブフィルタを備えたス
イッチング電源装置の概略構成を示した回路図である。
FIG. 11 is a circuit diagram showing a schematic configuration of a switching power supply device having an active filter.

【0006】図11において、商用交流電源1により入
力された50Hz、または60Hzの交流入力は、ライ
ンフィルタ2を介して、ダイオードブリッジDB1によ
り全波整流される。全波整流された交流入力は、アクテ
ィブフィルタ3に供給される。
In FIG. 11, an AC input of 50 Hz or 60 Hz input from a commercial AC power supply 1 is full-wave rectified by a diode bridge DB 1 via a line filter 2. The full-wave rectified AC input is supplied to the active filter 3.

【0007】アクティブフィルタ3では、出力電力に応
じてスイッチング素子Q1の断続を制御し、入力電流波
形を入力電圧波形と同じ位相の正弦波としつつ、電力量
に応じてその波高値を変化させるように制御される。こ
のアクティブフィルタ3の作用により、コンバータ4へ
は安定した直流電圧が供給され、既知の各種方式によっ
て、交流入力側である1次側とはトランスTにより絶縁
された2次側の直流出力として、所望の電圧出力が得ら
れる。
In the active filter 3, the switching of the switching element Q1 is controlled according to the output power so that the input current waveform is a sine wave having the same phase as the input voltage waveform, and the peak value is changed according to the power amount. Is controlled. By the action of the active filter 3, a stable DC voltage is supplied to the converter 4, and by various known methods, as a DC output on the secondary side insulated from the primary side, which is the AC input side, by the transformer T, A desired voltage output is obtained.

【0008】ここで、ラインフィルタ2は2段のライン
フィルタとして構成され、ダイオードブリッジDB1側
のラインフィルタは、後段の高周波スイッチング素子Q
1,Q2により発生する高周波側の雑音の遮断用として
機能し、交流入力側のラインフィルタは、それよりも低
めの高周波の雑音の遮断用として機能しており、電源装
置内で発生した高周波雑音を商用交流電源側へ帰還させ
ないように作用すると共に、外部からの高周波雑音をも
遮断するように作用する。
Here, the line filter 2 is configured as a two-stage line filter, and the line filter on the diode bridge DB1 side is a high-frequency switching element Q
1. The line filter on the AC input side functions to cut off high-frequency noise lower than the high-frequency noise generated by Q1 and Q2. Not to return to the commercial AC power supply side, and also to block external high-frequency noise.

【0009】[0009]

【発明が解決しようとする課題】しかし、このような構
成の電源装置に、高電圧のパルス・サージ(例えば商用
交流電源に加わった雷サージなど)が外部から加わった
場合、ラインフィルタ2の2つのコモンモードチョ−ク
コイルL1,L2が、各コイル間でインダクタンスのば
らつきを持つことから、片ラインで電圧が跳ね上がった
り、次段回路との間で共振を起こしたり、各巻線のイン
ダクタンスとその間に発生する浮遊容量との間で共振し
てしまう。このため、後段のアクティブフィルタ3や、
コンバータ4の半導休スイッチング素子Q1,Q2に過
大なサージ電圧が印加され、半導体スイッチング素子Q
1,Q2を破壊させてしまったり、或いは誤動作を招い
たり、また、それら半導体スイッチング素子Q1,Q2
に異常が生じない場合でも、整流後の回路において過大
サージ電圧により放電した場合に、ダイオードブリッジ
DB1に過大なサージ電流が流れ、ダイオードブリッジ
DB1を破壊させてしまう等といった問題が生じてい
た。
However, when a high-voltage pulse surge (for example, a lightning surge applied to a commercial AC power supply) is externally applied to the power supply apparatus having such a configuration, the line filter 2 is not connected to the power supply apparatus. Since the two common mode choke coils L1 and L2 have variations in inductance between the coils, the voltage jumps up on one line, causes resonance with the next stage circuit, and the inductance of each winding and the inductance between them. Resonance occurs with the generated stray capacitance. For this reason, the active filter 3 in the subsequent stage,
Excessive surge voltage is applied to the semi-conductive switching elements Q1 and Q2 of the converter 4, and the semiconductor switching element Q
1, Q2, or cause malfunctions, and the semiconductor switching elements Q1, Q2
Even if no abnormalities occur, when the circuit is discharged due to an excessive surge voltage in the rectified circuit, an excessive surge current flows through the diode bridge DB1 and the diode bridge DB1 is broken.

【0010】この問題は、ラインフィルタ2に用いられ
るチョークコイルL1,L2のインダクタンスが大きけ
れば大きいほど、換言すれば、フィルタ効果が高くなれ
ばなるほど、発生する過大サージ電圧は大きくなってし
まうため、アクティブフィルタ等を備えた場合にその雑
音抑制のためにインダクタンスを大きくした場合には、
その弊害が大きくなっていた。
The problem is that the greater the inductance of the choke coils L1 and L2 used in the line filter 2, the higher the filtering effect is, the larger the generated excessive surge voltage becomes. If the inductance is increased to suppress noise when an active filter or the like is provided,
The evil was getting bigger.

【0011】特に、最近では、データ通信網の発達に伴
って、電磁環境性が重視されてきており、電源装置自身
が発生するノイズの低減化や雷サージなどの外来ノイズ
に対する耐性の基準を高める要求が強くなっいた。
In particular, recently, with the development of data communication networks, emphasis has been placed on the electromagnetic environment, and the standard of immunity to external noise such as noise reduction and lightning surge generated by the power supply device itself has been increased. The request has become stronger.

【0012】本発明は、このような背景の下になされた
もので、その課題は、外来ノイズ等に起因する過大サー
ジ電圧の発生を抑制することにある。
The present invention has been made under such a background, and an object thereof is to suppress generation of an excessive surge voltage due to external noise or the like.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するた
め、本発明は、ラインフィルタ、及びアクティブフィル
タを備えたスイッチング電源装置において、商用電源か
ら侵入したノイズによって惹起される高電圧パルスを抑
制する抑制手段を前記ラインフィルタを構成するチョー
クコイルに設けている。
In order to solve the above-mentioned problems, the present invention suppresses a high voltage pulse caused by noise intruding from a commercial power supply in a switching power supply device having a line filter and an active filter. The suppression means is provided on the choke coil constituting the line filter.

【0014】また、本発明では、前記抑制手段は、前記
ラインフィルタを構成するコモンモードチョークコイル
の同相ラインの各端子をプリント基板の配線パターンに
接続するための2つのランドを微小間隔で配置すること
により形成された放電ギャップを含んでいる。
Further, in the present invention, the suppressing means arranges two lands for connecting each terminal of an in-phase line of a common mode choke coil constituting the line filter to a wiring pattern of a printed circuit board at a minute interval. The discharge gap thus formed is included.

【0015】また、本発明では、前記2つのランドは、
丸ランドにより構成されている。
In the present invention, the two lands may be:
It is composed of a round land.

【0016】また、本発明では、前記抑制手段は、微小
間隔で配置された前記2つのランド間に形成されたスリ
ットを含んでいる。
Further, in the present invention, the suppressing means includes a slit formed between the two lands arranged at a minute interval.

【0017】また、本発明では、前記抑制手段は、微小
間隔で配置された前記2つの丸ランド間に開けられた丸
穴と、該丸穴により削除されて該2つの丸ランド上に形
成された突起部を含んでいる。
Further, in the present invention, the suppressing means is formed on the two round lands by removing the round holes formed between the two round lands arranged at a minute interval. Including a projection.

【0018】また、本発明では、前記2つのランドの少
なくとも対向する部分はレジストが削除されている。
Further, in the present invention, the resist is removed from at least the opposing portions of the two lands.

【0019】また、本発明では、前記抑制手段は、前記
2つのランドへ至る配線パターン部に形成されたくびれ
部を含んでいる。
In the present invention, the suppressing means includes a constricted portion formed in the wiring pattern portion extending to the two lands.

【0020】また、本発明では、前記抑制手段は、前記
ラインフィルタを構成するコモンモードチョークコイル
の同相ラインの各端子をプリント基板の配線パターンに
接続するための2つのランド部にそれぞれ挿着される導
電性の2つのハトメにより構成され、該2つのハトメの
対向する部分に突起部を有している。
Further, in the present invention, the suppressing means is respectively inserted into two lands for connecting each terminal of the common mode line of the common mode choke coil constituting the line filter to a wiring pattern of a printed circuit board. And two conductive eyelets, and the two eyelets have protrusions at opposing portions.

【0021】また、本発明では、前記抑制手段は、前記
ラインフィルタを構成するコモンモードチョークコイル
の同ラインの各端子に接続された定電圧制限素子により
構成されている。
In the present invention, the suppression means is constituted by a constant voltage limiting element connected to each terminal of the same line of the common mode choke coil constituting the line filter.

【0022】また、本発明では、前記抑制手段は、前記
ラインフィルタの任意のライン上のコモンモードチョー
クコイルに対して設けられている。
In the present invention, the suppression means is provided for a common mode choke coil on an arbitrary line of the line filter.

【0023】また、本発明では、前記抑制手段は、前記
ラインフィルタの各ライン上のコモンモードチョークコ
イルに対して設けられている。
In the present invention, the suppression means is provided for a common mode choke coil on each line of the line filter.

【0024】また、本発明では、前記抑制手段は、複数
段の前記ラインフィルタを構成する各コモンモードチョ
ークコイルに対して設けられている。
In the present invention, the suppression means is provided for each common mode choke coil constituting the line filter in a plurality of stages.

【0025】[0025]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0026】図1は、本発明を適用したアクティブフィ
ルタ付きスイッチング電源装置のラインフィルタの部分
を示す回路図であり、本スイッチング電源装置は、実際
には、図1に示すラインフィルタ2Aと、図11に示し
たそれ以外の回路によって構成されている。
FIG. 1 is a circuit diagram showing a line filter portion of a switching power supply device with an active filter to which the present invention is applied. This switching power supply device is actually a line filter 2A shown in FIG. It is composed of other circuits shown in FIG.

【0027】図1において、交流電源は、入力端子T1
を介して、図11に示した商用交流電源1から供給され
る。コモンモードチョークコイルL1は、インダクタン
ス値が大きく、コンデンサC2,C3とのカップリング
で、比較的低周波側(100KHz〜1MHz)のコモ
ンモードのノイズを除去するように機能する。コモンモ
ードチョークコイルL2は、インダクタンス値がコモン
モードチョークL1よりも小さく、かつ、浮遊容量が小
さい、コンデンサC5,C6とのカップリングで比較的
高周波側の(1MHz〜10MHz)のコモンモードノ
イズを除去するように機能する。コンデンサC1,C
4,C7は商用交流電源ライン、及び電源装置から発生
したノーマルモードのノイズを除去するために設けられ
ている。
In FIG. 1, an AC power supply is connected to an input terminal T1.
And supplied from the commercial AC power supply 1 shown in FIG. The common mode choke coil L1 has a large inductance value and functions to remove common mode noise on a relatively low frequency side (100 kHz to 1 MHz) by coupling with the capacitors C2 and C3. The common mode choke coil L2 has a smaller inductance value than the common mode choke L1 and a small stray capacitance, and removes common mode noise on the relatively high frequency side (1 MHz to 10 MHz) by coupling with the capacitors C5 and C6. To work. Capacitor C1, C
Reference numerals 4 and C7 are provided to remove normal mode noise generated from the commercial AC power supply line and the power supply device.

【0028】[第1の実施形態]本発明の第1の実施形
態は、図1に示す符号6の部分に対して、図2,図3に
示すようにプリント基板Pのパターンを工夫して放電ギ
ャップを形成した点に特徴がある。なお、図2は、プリ
ント基板Pの平面図であり、図3は、図2の破線の丸で
囲った部分の拡大図である。
[First Embodiment] In a first embodiment of the present invention, a pattern of a printed circuit board P is devised as shown in FIGS. The feature is that a discharge gap is formed. FIG. 2 is a plan view of the printed circuit board P, and FIG. 3 is an enlarged view of a portion surrounded by a broken circle in FIG.

【0029】この放電ギャップは、図2,図3に示すよ
うに、互いに離間されて配置された2つの丸ランド1
0、11により形成されている。これら2つの丸ランド
10、11は、その中心が同軸線上に位置するようにし
て対向させて配置され、丸ランド10、11の中心を結
ぶ軸線部分のうち、丸ランド10、11が対向する半径
部分では、放電を容易にするため、ハッチングで示した
ように、レジストを削除している。
As shown in FIGS. 2 and 3, the discharge gap is formed by two round lands 1 spaced apart from each other.
0 and 11 are formed. These two round lands 10 and 11 are arranged to face each other such that their centers are located on the same coaxial line, and of the axial portion connecting the centers of the round lands 10 and 11, the radius at which the round lands 10 and 11 face each other. In portions, the resist is removed as indicated by hatching to facilitate discharge.

【0030】なお、丸ランドにより放電ギャップを形成
したのは、基板パターンをエッチング処理にて作成する
場合に、他の配線パターン部分よりも丸ランドの方が、
放電箇所の対向位置等の精度を容易に確保できるからで
ある。また、プリント基板Pの表面上での放電を防止
し、基板の絶縁劣化を防止するために、丸ランド10、
11間にはスリット12を設けている。さらに、丸ラン
ド10、11の対向する位置には突起部10a,11a
が形成されている。なお、図3では、一方のラインを図
示したが、他方のラインについても、同様に構成されて
いる。
The reason why the discharge gap is formed by the round land is that when the substrate pattern is formed by the etching process, the round land has a larger shape than the other wiring pattern portions.
This is because the accuracy of the position facing the discharge location and the like can be easily secured. Further, in order to prevent discharge on the surface of the printed circuit board P and prevent insulation deterioration of the board, the round land 10 is used.
A slit 12 is provided between the reference numerals 11. Further, protrusions 10a, 11a are provided at positions facing the round lands 10, 11.
Are formed. Although one line is shown in FIG. 3, the other line has the same configuration.

【0031】このような構成により、外来の高電圧サー
ジがチョークコイルL1に印加された場合に、その両端
にある一定以上の電圧が発生すると、放電ギャップの部
分で放電現象が発生する。その放電により高電圧サージ
が吸収され、従来回路において発生していた高電圧パル
ス印加による過大なサージ電圧が抑制される。従って、
後段のアクティブフィルタ、及びコンパレータ回路から
なるスイッチング電源部への影響をなくし、半導休スイ
ッチング素子Q1,Q2の破壊や、誤動作を防止するこ
とができる。
With this configuration, when an external high-voltage surge is applied to the choke coil L1, if a voltage equal to or greater than a certain value is generated at both ends of the choke coil L1, a discharge phenomenon occurs in the discharge gap. The discharge absorbs a high-voltage surge, and suppresses an excessive surge voltage due to the application of a high-voltage pulse that occurs in the conventional circuit. Therefore,
It is possible to eliminate the influence on the switching power supply unit including the active filter and the comparator circuit in the subsequent stage, and to prevent the destruction and malfunction of the semi-conductive switching elements Q1 and Q2.

【0032】雷サージ試験として規定されているサージ
電圧波形(最大波高値2KV)を印加して実験してみた
ところ、従来は、図4に示したように、2KVを越える
過大な振動成分(サージ電圧)が発生するのに対し、上
記の実施形態では、図5に示したように、過大な振動成
分を除去し、回路に印加されるサージ電圧を2KV以内
に抑制することができた。
When an experiment was conducted by applying a surge voltage waveform (maximum peak value 2 KV) specified as a lightning surge test, conventionally, as shown in FIG. On the other hand, in the above embodiment, an excessive vibration component was removed and the surge voltage applied to the circuit could be suppressed within 2 KV as shown in FIG.

【0033】なお、この放電ギャップはコモンモードの
チョークコイルL1の同相ラインの両端子間に配置され
るため、対地間に配置される放電ギヤップと異なり、連
続したサージ電圧の印加に対しても地落によるヒューズ
断線等を考慮する必要はないが、本実施形態では、図2
に示すように、放電ギャップを構成する丸ランド10,
11への接続ラインのパターン部分に、くびれ部13を
設けることにより、地落等が生じて後段回路で放電ギャ
ップに連続した放電が生じることになった場合でも、く
びれ部13の部分で配線パターンが溶断し、連続放電を
防止できるようにしている。
Since the discharge gap is arranged between both terminals of the common mode line of the common mode choke coil L1, unlike the discharge gap arranged between the common mode choke coil L1 and the ground, even if a continuous surge voltage is applied, the discharge gap is not grounded. Although it is not necessary to consider the disconnection of the fuse due to dropping, in this embodiment, FIG.
As shown in FIG.
By providing the constricted portion 13 in the pattern portion of the connection line to the connection 11, even if a continuous discharge occurs in the discharge gap in the subsequent circuit due to a ground drop or the like, the wiring pattern is formed in the constricted portion 13. Are blown to prevent continuous discharge.

【0034】[第2の実施形態]第2の実施形態は、図
1に示す符号6の部分に対して、図6,図7に示すよう
にプリント基板Pのパターンを工夫して放電ギャップを
形成した点に特徴がある。なお、図6は、プリント基板
の平面図であり、図7は、図6の破線の丸で囲った部分
の拡大図である。
[Second Embodiment] In a second embodiment, the discharge gap is improved by modifying the pattern of the printed circuit board P as shown in FIGS. There is a characteristic in the point formed. FIG. 6 is a plan view of the printed circuit board, and FIG. 7 is an enlarged view of a portion surrounded by a broken line circle in FIG.

【0035】第2の実施形態における放電ギャップは、
図6,図7に示すように、互いに離間されて配置された
2つの丸ランド10、11により形成されている。これ
ら2つの丸ランド10、11は、その中心が同軸線上に
位置するようにして対向させて配置されている。そし
て、プリント基板Pには、2つの丸ランド10、11の
離間距離よりも大きな径の丸穴14が、2つの丸ランド
10、11の中間点を中心として穿たれ、それにより丸
ランド10、11にそれぞれ突起部10b,11bを形
成し、放電性を向上させている。なお、本実施形態で
は、丸穴14により丸ランド10、11に形成された突
起部10b,11bの間隔が2.5mmとなるようにし
ている。
The discharge gap in the second embodiment is:
As shown in FIGS. 6 and 7, it is formed by two round lands 10 and 11 arranged apart from each other. These two round lands 10, 11 are arranged to face each other such that their centers are located on the same axis. Then, a round hole 14 having a diameter larger than the distance between the two round lands 10 and 11 is formed in the printed circuit board P around the middle point between the two round lands 10 and 11, whereby the round lands 10 and 11 are formed. Protrusions 10b and 11b are formed on each of the layers 11 to improve the discharge performance. In the present embodiment, the interval between the projections 10b and 11b formed on the round lands 10 and 11 by the round holes 14 is set to 2.5 mm.

【0036】また、本実施形態では、図7にハッチング
で示したように、丸ランド10、11の対向する部分の
レジストを半月形状に削除している。さらに、第1の実
施形態と同様に、放電ギャップを構成する丸ランド1
0,11への接続ラインのパターン部分にくびれ部13
を設けている。なお、図7では、一方のラインを図示し
たが、他方のラインについても、同様に構成されてい
る。
In the present embodiment, as shown by hatching in FIG. 7, the resist at the opposing portions of the round lands 10 and 11 is deleted in a half-moon shape. Further, similarly to the first embodiment, the round lands 1 forming the discharge gap are formed.
Constriction 13 in the pattern portion of the connection line to 0, 11
Is provided. Although one line is shown in FIG. 7, the other line has the same configuration.

【0037】このような第2の実施形態の構成によって
も、第1の実施形態と同様の効果が得られることが、実
験により確認された。
Experiments have confirmed that the same effects as those of the first embodiment can be obtained by such a configuration of the second embodiment.

【0038】[第3の実施形態]第3の実施形態は、図
1に示す符号6の部分に対して、図8,図9に示すよう
に、ハトメ15,16により放電ギャップを構成してい
る。なお、図8は、プリント基板Pの断面図であり、図
9は、チョークコイルL1をプリント基板Pに取付ける
前の図8の部分の平面図である。
[Third Embodiment] In the third embodiment, as shown in FIGS. 8 and 9, a discharge gap is formed by eyelets 15 and 16 for the portion indicated by reference numeral 6 in FIG. I have. 8 is a cross-sectional view of the printed circuit board P, and FIG. 9 is a plan view of the portion of FIG. 8 before the choke coil L1 is attached to the printed circuit board P.

【0039】ハトメは、本来、大型のコイル等の電子部
品を実装する際に、基板の強度不足を補うためにリード
穴部に挿入されるものである。本実施形態では、導電性
のハトメ15,16をチョークコイルL1のランド部分
に使用し、このハトメ15,16の外周部に突起部15
a,16aを形成することにより、放電性を向上させて
いる。
Eyelets are originally inserted into lead holes to compensate for insufficient strength of the substrate when mounting electronic components such as large coils. In the present embodiment, the conductive eyelets 15 and 16 are used for the land portions of the choke coil L1, and the protrusions 15 are provided on the outer peripheral portions of the eyelets 15 and 16.
By forming a and 16a, the discharge property is improved.

【0040】なお、ハトメ15,16は、その中心が同
軸線上に位置するようにして対向させて配置されてい
る。また、図9に示したように、突起部15a,16a
は、プリント基板Pの片側でのみ形成しているが、反対
側にも突起部を形成することによって、より放電性を向
上させることも可能である。
The eyelets 15, 16 are arranged to face each other such that their centers are located on the same coaxial line. Further, as shown in FIG. 9, the projections 15a, 16a
Is formed only on one side of the printed circuit board P, but it is also possible to further improve the discharge performance by forming a projection on the opposite side.

【0041】[第4の実施形態]第4の実施形態では、
図10に示したように、バリスタ、アレスタ等の定電圧
制限機能を有する電圧クランプ素子17をチョークコイ
ルL1の同ラインのリード端子間に接続することによ
り、高電圧パルスを電圧クランプ素子17にてクランプ
し、高電圧パルスがチョークコイルL1を通るのを回避
して、過大な高電圧サージの発生を抑制している。
[Fourth Embodiment] In the fourth embodiment,
As shown in FIG. 10, by connecting a voltage clamp element 17 having a constant voltage limiting function such as a varistor or an arrestor between lead terminals of the same line of the choke coil L1, a high voltage pulse is generated by the voltage clamp element 17. Clamping prevents high voltage pulses from passing through the choke coil L1, thereby suppressing the occurrence of excessive high voltage surge.

【0042】本実施形態では、第1〜第3実施形態と比
べて部品点数は増えるものの、クランプする電圧レベル
を可変することが可能となるため、より確実に過大な高
電圧サージの発生を抑制することができるようになる。
In this embodiment, although the number of components is increased as compared with the first to third embodiments, the voltage level to be clamped can be varied, so that the occurrence of an excessive high voltage surge can be suppressed more reliably. Will be able to

【0043】なお、本発明は、上記の実施形態に限定さ
れることなく、例えば、複数段の各チョークコイルに対
して上記第1〜第4の過大サージ電圧抑制機構を備える
ことも可能である。また、上記第1〜第4の過大サージ
電圧抑制機構は、一方のラインにのみ設けてもよい。
The present invention is not limited to the above embodiment. For example, the first to fourth excessive surge voltage suppressing mechanisms can be provided for each of a plurality of choke coils. . Further, the first to fourth excessive surge voltage suppressing mechanisms may be provided only on one line.

【0044】[0044]

【発明の効果】以上説明したように、本発明によれば、
ラインフィルタ、及びアクティブフィルタを備えたスイ
ッチング電源装置において、商用電源から侵入したノイ
ズによって惹起される高電圧パルスを抑制する抑制手段
を前記ラインフィルタを構成するチョークコイルに設け
たので、外来ノイズ等に起因する過大サージ電圧の発生
を抑制することが可能となる。
As described above, according to the present invention,
In the switching power supply device including the line filter and the active filter, the suppression means for suppressing the high voltage pulse caused by the noise invading from the commercial power supply is provided in the choke coil constituting the line filter. It is possible to suppress the occurrence of an excessive surge voltage due to this.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用したラインフィルタの回路図であ
る。
FIG. 1 is a circuit diagram of a line filter to which the present invention is applied.

【図2】本発明の第1の実施形態による過大サージ電圧
抑制機構を施したプリント基板の平面図である。
FIG. 2 is a plan view of a printed circuit board provided with an excessive surge voltage suppression mechanism according to the first embodiment of the present invention.

【図3】図2の丸で囲った部分の拡大図である。FIG. 3 is an enlarged view of a portion circled in FIG. 2;

【図4】従来発生していた過大サージ電圧を示す波形図
である。
FIG. 4 is a waveform diagram showing an excessive surge voltage that has conventionally occurred.

【図5】本発明により抑制されたサージ電圧を示す波形
図である。
FIG. 5 is a waveform chart showing a surge voltage suppressed by the present invention.

【図6】本発明の第2の実施形態による過大サージ電圧
抑制機構を施したプリント基板の平面図である。
FIG. 6 is a plan view of a printed circuit board provided with an excessive surge voltage suppression mechanism according to a second embodiment of the present invention.

【図7】図6の丸で囲った部分の拡大図である。FIG. 7 is an enlarged view of a portion circled in FIG. 6;

【図8】本発明の第3の実施形態による過大サージ電圧
抑制機構を示すプリント基板の断面図である。
FIG. 8 is a sectional view of a printed circuit board showing an excessive surge voltage suppressing mechanism according to a third embodiment of the present invention.

【図9】チョークコイルを取付る前の図8の部分の平面
図である。
FIG. 9 is a plan view of a portion shown in FIG. 8 before a choke coil is attached.

【図10】本発明の第4の実施形態による過大サージ電
圧抑制機構を示す回路図である。
FIG. 10 is a circuit diagram showing an excessive surge voltage suppression mechanism according to a fourth embodiment of the present invention.

【図11】従来のアクティブフィルタを備えたスイッチ
ング電源装置の概略構成を示す回路図である。
FIG. 11 is a circuit diagram showing a schematic configuration of a switching power supply device provided with a conventional active filter.

【符号の説明】[Explanation of symbols]

2A:ラインフィルタ、3:アクティブフィルタ、4:
コンバータ、10,11:丸ランド、10a,11a,
10b,11b,15a,16a:突起部、12:スリ
ット、13:くびれ部、14:丸穴、15,16:ハト
メ、17:電圧クランプ素子、L1,L2:コモンモー
ドチョークコイル、P:プリント基板、Q1,Q2:ス
イッチング素子。
2A: Line filter, 3: Active filter, 4:
Converters 10, 11: round land, 10a, 11a,
10b, 11b, 15a, 16a: projecting portion, 12: slit, 13: constricted portion, 14: round hole, 15, 16: eyelet, 17: voltage clamp element, L1, L2: common mode choke coil, P: printed circuit board , Q1, Q2: switching elements.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01F 37/00 H01F 37/00 N K H02M 1/12 H02M 1/12 7/06 7/06 H ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01F 37/00 H01F 37/00 NK H02M 1/12 H02M 1/12 7/06 7/06 H

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 ラインフィルタ、及びアクティブフィル
タを備えたスイッチング電源装置において、 商用電源から侵入したノイズによって惹起される高電圧
パルスを抑制する抑制手段を前記ラインフィルタを構成
するチョークコイルに設けたことを特徴とする電源装
置。
1. A switching power supply device having a line filter and an active filter, wherein a suppression means for suppressing a high-voltage pulse caused by noise entering from a commercial power supply is provided in a choke coil constituting the line filter. A power supply device characterized by the above-mentioned.
【請求項2】 前記抑制手段は、前記ラインフィルタを
構成するコモンモードチョークコイルの同ラインの各端
子をプリント基板の配線パターンに接続するための2つ
のランドを微小間隔で配置することにより形成された放
電ギャップを含むことを特徴とする請求項1記載の電源
装置。
2. The suppression means is formed by arranging two lands for connecting each terminal of the same line of a common mode choke coil constituting the line filter to a wiring pattern of a printed circuit board at a minute interval. 2. The power supply device according to claim 1, further comprising a discharge gap.
【請求項3】 前記2つのランドは、丸ランドにより構
成されたことを特徴とする請求項2記載の電源装置。
3. The power supply device according to claim 2, wherein the two lands are configured by round lands.
【請求項4】 前記抑制手段は、微小間隔で配置された
前記2つのランド間に形成されたスリットを含むことを
特徴とする請求項2〜3記載の電源装置。
4. The power supply device according to claim 2, wherein said suppressing means includes a slit formed between said two lands arranged at a minute interval.
【請求項5】 前記抑制手段は、微小間隔で配置された
前記2つの丸ランド間に開けられた丸穴と、該丸穴によ
り削除されて該2つの丸ランド上に形成された突起部を
含むことを特徴とする請求項3〜4記載の電源装置。
5. The restraining means includes: a round hole formed between the two round lands arranged at a minute interval; and a projection formed on the two round lands by being removed by the round hole. The power supply device according to claim 3, further comprising:
【請求項6】 前記2つのランドの少なくとも対向する
部分はレジストが削除されていることを特徴とする請求
項2〜5記載の電源装置。
6. The power supply device according to claim 2, wherein a resist is removed from at least a portion of the two lands opposed to each other.
【請求項7】 前記抑制手段は、前記2つのランドへ至
る配線パターン部に形成されたくびれ部を含むことを特
徴とする請求項2〜6記載の電源装置。
7. The power supply device according to claim 2, wherein said suppressing means includes a constricted portion formed in a wiring pattern portion reaching said two lands.
【請求項8】 前記抑制手段は、前記ラインフィルタを
構成するコモンモードチョークコイルの同ラインの各端
子をプリント基板の配線パターンに接続するための2つ
のランド部にそれぞれ挿着される導電性の2つのハトメ
により構成され、該2つのハトメの対向する部分に突起
部を有することを特徴とする請求項1記載の電源装置。
8. The control means according to claim 1, wherein each of the terminals of the common mode choke coil constituting the line filter is connected to two lands for connecting a terminal of the same line to a wiring pattern of a printed circuit board. 2. The power supply device according to claim 1, wherein the power supply device is constituted by two eyelets, and has a projection at a portion facing the two eyelets.
【請求項9】 前記抑制手段は、前記ラインフィルタを
構成するコモンモードチョークコイルの同ラインの各端
子に接続された定電圧制限素子により構成されたことを
特徴とする請求項1記載の電源装置。
9. The power supply device according to claim 1, wherein said suppressing means is constituted by a constant voltage limiting element connected to each terminal of the common mode choke coil constituting said line filter. .
【請求項10】 前記抑制手段は、前記ラインフィルタ
の任意のライン上のコモンモードチョークコイルに対し
て設けられていることを特徴とする請求項1〜9記載の
電源装置。
10. The power supply device according to claim 1, wherein the suppression unit is provided for a common mode choke coil on an arbitrary line of the line filter.
【請求項11】 前記抑制手段は、前記ラインフィルタ
の各ライン上のコモンモードチョークコイルに対して設
けられていることを特徴とする請求項1〜9記載の電源
装置。
11. The power supply device according to claim 1, wherein said suppression means is provided for a common mode choke coil on each line of said line filter.
【請求項12】 前記抑制手段は、複数段の前記ライン
フィルタを構成する各コモンモードチョークコイルに対
して設けられていることを特徴とする請求項1〜9記載
の電源装置。
12. The power supply device according to claim 1, wherein said suppression means is provided for each common mode choke coil constituting said line filter in a plurality of stages.
JP11212032A 1999-07-27 1999-07-27 Power-supply apparatus Withdrawn JP2001045764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11212032A JP2001045764A (en) 1999-07-27 1999-07-27 Power-supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11212032A JP2001045764A (en) 1999-07-27 1999-07-27 Power-supply apparatus

Publications (1)

Publication Number Publication Date
JP2001045764A true JP2001045764A (en) 2001-02-16

Family

ID=16615748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11212032A Withdrawn JP2001045764A (en) 1999-07-27 1999-07-27 Power-supply apparatus

Country Status (1)

Country Link
JP (1) JP2001045764A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019197556A1 (en) * 2018-04-12 2019-10-17 Sit S.P.A. Emi filter incuding overvoltage protection devices
JP2021112043A (en) * 2020-01-10 2021-08-02 クロイ電機株式会社 Power supply device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019197556A1 (en) * 2018-04-12 2019-10-17 Sit S.P.A. Emi filter incuding overvoltage protection devices
JP2021112043A (en) * 2020-01-10 2021-08-02 クロイ電機株式会社 Power supply device
JP7175015B2 (en) 2020-01-10 2022-11-18 クロイ電機株式会社 power supply

Similar Documents

Publication Publication Date Title
US9570972B2 (en) CR snubber circuit
JP2004180497A (en) Method and arrangement for conducting input emi filtering of power supply
US10498309B2 (en) Common mode inductor apparatus having coil winding wound in multiple winding areas, and related winding method of common mode inductor apparatus and electromagnetic interference filter circuit
JP6672605B2 (en) Power converter
JP6324678B2 (en) Common mode filter with built-in ESD protection pattern
JP3822390B2 (en) Hybrid integrated circuit device
KR101748969B1 (en) Arrangement for the protection of electronic assemblies
KR20160038648A (en) Overvoltage protection device
JP6656299B2 (en) Noise filter
JP2001308586A (en) Electronic apparatus
JP2001045764A (en) Power-supply apparatus
KR19990078274A (en) Surface acoustic wave filter
CN108923764A (en) A kind of filter
WO2017068831A1 (en) Inductor and dc-dc converter
JP4808039B2 (en) Energy storage coil
JPH0946895A (en) Power supply
KR20160017513A (en) Noise filter
JP2000315930A (en) Filter
KR102314496B1 (en) Three port type power line filter
WO2023189490A1 (en) Switching power supply device provided with noise reduction function component
JP2006120567A (en) Surge protective circuit and surge absorbing element of electronic equipment
DE4410980C2 (en) Interference protection circuit for switch contacts in electronic circuits
CN1805222A (en) Earthing noise suppression method
Carter The PCB is a component of op amp design
JPH0946896A (en) Power supply

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060303

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003