JP2001036365A - Agc amplifying circuit - Google Patents

Agc amplifying circuit

Info

Publication number
JP2001036365A
JP2001036365A JP11208121A JP20812199A JP2001036365A JP 2001036365 A JP2001036365 A JP 2001036365A JP 11208121 A JP11208121 A JP 11208121A JP 20812199 A JP20812199 A JP 20812199A JP 2001036365 A JP2001036365 A JP 2001036365A
Authority
JP
Japan
Prior art keywords
circuit
control
agc
output
agc amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11208121A
Other languages
Japanese (ja)
Inventor
Koichi Nagano
孝一 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11208121A priority Critical patent/JP2001036365A/en
Publication of JP2001036365A publication Critical patent/JP2001036365A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To adjust the gain of an AGC amplifier by a single control signal by selecting an output, after processing output signals of AGC amplifiers amplifying an input signal by a gain corresponding to a gain control signal at plural signal processing circuits, according to the control signal and using it as gain control signals of the AGC amplifier. SOLUTION: An AGC amplifier 1 controls and amplifies the gain of an input signal according to a control signal from an AGC control circuit 2 and outputs it to a low-pass filter(LPF) 3, an A/D conversion circuit 4 and a digital signal processing circuit 5 in this order. The AGC control circuit 2 selects each output of either the LPF 3, the A/D conversion circuit 4 or the processing circuit 5 by a control signal from a main control circuit 6, and uses it as the control signal of the AGC amplifier 1. That is, an AGC control circuit 4 controls the selection, each inner characteristic or the like of AGC control loops L1 to L3 and controls the AGC amplifier 1. Thus, it is possible to control the gain of the AGC amplifier 1 and plural AGC control loops by a single control signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、AGC増幅回路に
関し、特に、入力信号を増幅するAGC(Automatic Ga
in Control)アンプの利得を調整するAGC制御回路
を、単一の制御信号により複数のAGC制御ループの利
得を調整できるようにして、通信装置や記録再生装置等
での使用に適するようにしたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AGC amplifier circuit, and more particularly, to an AGC (Automatic Gauge) circuit for amplifying input signals.
An AGC control circuit that adjusts the gain of an amplifier by adjusting the gain of a plurality of AGC control loops with a single control signal, so that it is suitable for use in communication devices and recording / reproducing devices. About.

【0002】[0002]

【従来の技術】AGC制御回路はAGCアンプの利得を
制御するものである。以下に、AGCアンプとAGC制
御回路を含んで構成された、従来のAGC増幅回路の一
例について説明する。
2. Description of the Related Art An AGC control circuit controls the gain of an AGC amplifier. Hereinafter, an example of a conventional AGC amplifier circuit including an AGC amplifier and an AGC control circuit will be described.

【0003】図7は従来のAGC増幅回路を示すもので
あり、図7(a)はアナログ回路を用いて利得の制御を
行なうAGC制御回路を有するAGC増幅回路を示し、
図7(b)はデジタル回路を用いて利得の制御を行うA
GC制御回路を有するAGC増幅回路を示すものであ
る。
FIG. 7 shows a conventional AGC amplifier circuit, and FIG. 7 (a) shows an AGC amplifier circuit having an AGC control circuit for controlling gain using an analog circuit.
FIG. 7 (b) shows a case where the gain is controlled using a digital circuit.
1 shows an AGC amplifier circuit having a GC control circuit.

【0004】図7(a)において、1は制御電圧発生回
路7からの制御電圧に応じて利得が制御されるAGCア
ンプ、3はAGCアンプ1の出力に含まれる低域成分の
みを通過させる低域通過フィルタ(以下、LPFと称
す)、7はLPF3の出力に応じてAGCアンプ1の制
御電圧を発生する制御電圧発生回路、6は制御電圧発生
回路7を制御し、本AGC増幅回路のオン,オフの切換
え等を行うメイン制御回路であり、これら、LPF3お
よび制御電圧発生回路7により、従来のAGC制御回路
260が構成されている。
In FIG. 7A, reference numeral 1 denotes an AGC amplifier whose gain is controlled in accordance with a control voltage from a control voltage generating circuit 7, and 3 denotes a low-pass filter that passes only low-frequency components included in the output of the AGC amplifier 1. A band-pass filter (hereinafter referred to as LPF), 7 is a control voltage generating circuit for generating a control voltage for the AGC amplifier 1 in accordance with the output of the LPF 3, 6 is a control voltage generating circuit 7, and the AGC amplifier circuit is turned on. , OFF, and the like, and the LPF 3 and the control voltage generation circuit 7 constitute a conventional AGC control circuit 260.

【0005】また、図7(b)において、1はD/A変
換回路9からの制御信号に応じて利得が制御されるAG
Cアンプ、4はAGCアンプ1の出力をA/D変換する
A/D変換回路、8はA/D変換回路4の出力レベルを
検出するレベル検出器、9はレベル検出器8の出力をD
/A変換しAGCアンプ1に制御信号として印加するD
/A変換回路であり、これらA/D変換回路4,レベル
検出器8およびD/A変換回路9により、他の従来のA
GC制御回路300が構成されている。
In FIG. 7B, reference numeral 1 denotes an AG whose gain is controlled according to a control signal from a D / A conversion circuit 9.
C amplifier 4, 4 A / D conversion circuit for A / D converting the output of AGC amplifier 1, 8 a level detector for detecting the output level of A / D conversion circuit 4, and 9 the output of level detector 8 to D
/ A is converted and applied to the AGC amplifier 1 as a control signal.
A / D conversion circuit, the A / D conversion circuit 4, the level detector 8 and the D / A conversion circuit 9 enable other conventional A / D conversion circuits.
A GC control circuit 300 is configured.

【0006】以上のように構成された従来のAGC増幅
回路について、以下にその動作を説明する。図7(a)
のAGC増幅回路は、アナログ回路を用いて利得の制御
を行なうAGC制御回路260を有するものであり、こ
れは、制御電圧発生回路7によりLPF3の出力のレベ
ルを検出して、そのレベルに対応した制御電圧を発生す
る。そして、制御電圧発生回路7から出力される制御電
圧に応じてAGCアンプ1の利得を調整することによ
り、LPF3から本AGC増幅回路の出力信号として所
望の値が得られるようにする。また、メイン制御回路6
は図示しないCPUからの制御コマンド等により、この
AGC増幅回路の動作のオン,オフを切換えたり、制御
電圧回路7の出力信号の初期値を設定する等、各種特性
を制御することにより、AGC特性の制御を行なう。
The operation of the conventional AGC amplifier configured as described above will be described below. FIG. 7 (a)
Has an AGC control circuit 260 for controlling the gain using an analog circuit. The AGC control circuit 260 detects the level of the output of the LPF 3 by the control voltage generation circuit 7 and responds to the level. Generate control voltage. Then, by adjusting the gain of the AGC amplifier 1 in accordance with the control voltage output from the control voltage generating circuit 7, a desired value is obtained from the LPF 3 as an output signal of the present AGC amplifier circuit. In addition, the main control circuit 6
The AGC characteristic is controlled by controlling various characteristics such as turning on / off the operation of the AGC amplifier circuit and setting an initial value of an output signal of the control voltage circuit 7 by a control command from a CPU (not shown). Is controlled.

【0007】また、図7(b)のAGC増幅回路は、デ
ジタル信号を用いて利得の制御を行なうAGC制御回路
300を有するものであり、これは、レベル検出器8に
よりA/D変換回路4の出力のレベルを検出し、これと
予めこのレベル検出器8に設定しておいた,本AGC増
幅回路の所望の出力値とを比較し、これらの差を示すデ
ジタル信号を出力する。このレベル検出器8の出力をD
/A変換回路9によりデジタル信号からアナログ信号に
変換し制御電圧を発生する。そしてこのD/A変換回路
9から出力される制御電圧によりAGCアンプ1の利得
を調整し、所望の出力信号が得られるようにAGCアン
プの制御を行なう。
The AGC amplifier circuit shown in FIG. 7B has an AGC control circuit 300 for controlling the gain using a digital signal. , And compares the output level with a desired output value of the present AGC amplifier circuit, which is set in the level detector 8 in advance, and outputs a digital signal indicating the difference between the two. The output of this level detector 8 is D
A / A conversion circuit 9 converts a digital signal into an analog signal to generate a control voltage. The gain of the AGC amplifier 1 is adjusted by the control voltage output from the D / A conversion circuit 9, and the AGC amplifier is controlled so that a desired output signal is obtained.

【0008】[0008]

【発明が解決しようとする課題】従来のAGC増幅回路
は以上のように構成されており、AGCアンプの利得を
適宜変動させるように制御を行なうことにより、所望の
出力信号を得ることが可能となっているが、AGC増幅
回路では、目的とするところの信号処理の種類に応じ
て、例えば、アナログ信号を用いたAGC制御ループや
複数のデジタル信号を用いたAGC制御ループの選択
等、様々な制御ループを選択する必要がある。また、場
合によっては、信号処理の途中で、ループの切替えを行
う必要も生じる。
The conventional AGC amplifier circuit is configured as described above, and it is possible to obtain a desired output signal by controlling the gain of the AGC amplifier so as to be appropriately changed. However, in the AGC amplifier circuit, for example, selection of an AGC control loop using an analog signal or an AGC control loop using a plurality of digital signals is performed in accordance with the type of target signal processing. You need to select a control loop. In some cases, it may be necessary to switch loops during signal processing.

【0009】しかしながら、上記従来のAGC増幅回路
では、AGC制御回路はこれを含む一つのAGC制御ル
ープの制御を受け持つだけで、単一のAGC制御回路で
は、アナログ信号を用いた制御ループやデジタル信号を
用いた制御ループ等の複数のループ制御を実現できず、
また制御ループの選択や切替えを実現できないという問
題点があった。
However, in the above-described conventional AGC amplifier circuit, the AGC control circuit only controls one AGC control loop including the AGC control circuit, and a single AGC control circuit uses a control loop using an analog signal or a digital signal. Control of multiple loops such as a control loop using
In addition, there is a problem that selection and switching of the control loop cannot be realized.

【0010】この発明は、上記のような従来のものの問
題点を解決するためになされたもので、単一のAGC制
御回路により複数のループ制御を実現でき、制御ループ
の選択や切替えについても実現できるAGC増幅回路を
得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art as described above. A plurality of loops can be controlled by a single AGC control circuit, and control loop selection and switching are also realized. It is an object of the present invention to obtain an AGC amplifier circuit that can be used.

【0011】[0011]

【課題を解決するための手段】本願の請求項1記載のA
GC増幅回路は、利得制御信号に応じた利得で入力信号
を増幅する単一のAGCアンプと、該AGCアンプから
出力された信号を処理する複数の信号処理回路と、単一
の制御入力端子からの制御信号に応じて前記複数の信号
処理回路の出力を選択するとともに、前記AGCアンプ
に対し前記利得制御信号を出力するAGC制御回路とを
備えるようにしたものである。本願の請求項1記載のA
GC増幅回路によれば、単一の制御信号でAGCアンプ
の利得を調整するAGC制御回路を設けたため、単一の
制御信号でAGCアンプの利得を調整することが実現さ
れる。
According to the first aspect of the present invention, there is provided A
The GC amplifier circuit includes a single AGC amplifier for amplifying an input signal with a gain corresponding to a gain control signal, a plurality of signal processing circuits for processing a signal output from the AGC amplifier, and a single control input terminal. And an AGC control circuit for selecting the outputs of the plurality of signal processing circuits according to the control signal and outputting the gain control signal to the AGC amplifier. A according to claim 1 of the present application
According to the GC amplifier circuit, since the AGC control circuit that adjusts the gain of the AGC amplifier with a single control signal is provided, it is possible to adjust the gain of the AGC amplifier with a single control signal.

【0012】また、本願の請求項2記載のAGC増幅回
路は、利得制御信号に応じた利得で入力信号を増幅する
単一のAGCアンプと、該AGCアンプから出力された
信号を処理する複数の信号処理回路と、前記AGCアン
プの入力信号に応じて前記複数の信号処理回路の出力を
選択するとともに、前記AGCアンプに対し前記利得制
御信号を出力するAGC制御回路とを備えるようにした
ものである。本願の請求項2記載のAGC増幅回路によ
れば、AGCアンプの入力信号に応じてAGCアンプの
利得を調整するAGC制御回路を設けたため、単一の制
御信号でAGCアンプの利得を調整することが実現され
る。
An AGC amplifier circuit according to a second aspect of the present invention includes a single AGC amplifier for amplifying an input signal with a gain corresponding to a gain control signal, and a plurality of AGC amplifiers for processing a signal output from the AGC amplifier. A signal processing circuit; and an AGC control circuit for selecting outputs of the plurality of signal processing circuits according to an input signal of the AGC amplifier and outputting the gain control signal to the AGC amplifier. is there. According to the AGC amplifier circuit of the present invention, since the AGC control circuit for adjusting the gain of the AGC amplifier according to the input signal of the AGC amplifier is provided, the gain of the AGC amplifier can be adjusted with a single control signal. Is realized.

【0013】また、本願の請求項3記載のAGC増幅回
路は、請求項1または2記載のAGC増幅回路におい
て、前記複数の信号処理回路は、互いに直列接続された
低域通過フィルタ,A/D変換器,およびディジタル信
号処理回路からなり、前記低域通過フィルタには前記A
GCアンプの出力が入力され、前記デジタル信号処理回
路の出力は本AGC増幅回路の出力となり、かつ前記A
GC制御回路には前記低域通過フィルタ,A/D変換
器,およびディジタル信号処理回路のそれぞれの出力が
入力されるようにしたものである。本願の請求項3記載
のAGC増幅回路によれば、複数の信号処理回路は、低
域通過フィルタ,A/D変換器,およびディジタル信号
処理回路からなり、AGC制御回路には複数のAGC制
御ループを構成するこれら低域通過フィルタ,A/D変
換器,およびディジタル信号処理回路の出力が入力され
るため、単一の制御信号で複数のAGC制御ループを制
御することが実現される。
According to a third aspect of the present invention, there is provided the AGC amplifier circuit according to the first or second aspect, wherein the plurality of signal processing circuits are a low-pass filter and an A / D connected in series with each other. And a digital signal processing circuit.
The output of the GC amplifier is input, the output of the digital signal processing circuit becomes the output of the present AGC amplifier circuit, and
Each output of the low-pass filter, the A / D converter, and the digital signal processing circuit is input to the GC control circuit. According to the AGC amplifier circuit of the present invention, the plurality of signal processing circuits include a low-pass filter, an A / D converter, and a digital signal processing circuit, and the AGC control circuit includes a plurality of AGC control loops. Since the outputs of the low-pass filter, the A / D converter, and the digital signal processing circuit constituting the above are input, it is possible to control a plurality of AGC control loops with a single control signal.

【0014】また、本願の請求項4記載のAGC増幅回
路は、請求項3記載のAGC増幅回路において、前記A
GC制御回路は、前記A/D変換器およびデジタル信号
処理回路の出力を入力とし、当該A/D変換器およびデ
ジタル信号処理回路の出力のそれぞれのレベル検出を、
本AGC制御回路の出力が選択される以前に行う第1お
よび第2のレベル検出器と、前記第1および第2のレベ
ル検出器のそれぞれの特性を、単一の制御入力端子から
入力される制御信号に応じて制御するレベル検出特性制
御回路とを備えるようにしたものである。本願の請求項
4記載のAGC増幅回路によれば、AGCアンプの利得
を調整するAGC制御回路において、タイミング調整回
路を設けたため、単一の制御信号で所望のAGC制御の
タイミングの調整が実現される。
The AGC amplifier circuit according to claim 4 of the present application is the AGC amplifier circuit according to claim 3, wherein
The GC control circuit receives the outputs of the A / D converter and the digital signal processing circuit as inputs, and detects the levels of the outputs of the A / D converter and the digital signal processing circuit, respectively.
The first and second level detectors performed before the output of the AGC control circuit is selected, and the respective characteristics of the first and second level detectors are input from a single control input terminal. And a level detection characteristic control circuit for controlling according to a control signal. According to the AGC amplifier circuit described in claim 4 of the present application, in the AGC control circuit for adjusting the gain of the AGC amplifier, the timing adjustment circuit is provided, so that the desired adjustment of the AGC control timing can be realized by a single control signal. You.

【0015】また、本願の請求項5記載のAGC増幅回
路は、請求項3記載のAGC増幅回路において、前記A
GC制御回路は、前記A/D変換器およびデジタル信号
処理回路の出力を入力とし、当該A/D変換器およびデ
ジタル信号処理回路の出力によるAGCアンプ制御のタ
イミングの調整を、当該A/D変換器および前記デジタ
ル信号処理回路の出力が選択される以前に行う第1およ
び第2のタイミング調整回路と、前記第1および第2の
タイミング調整回路のそれぞれの特性を、単一の制御入
力端子からの制御信号に応じて制御するタイミング調整
特性制御回路とを備えるようにしたものである。本願の
請求項5記載のAGC増幅回路によれば、AGCアンプ
の利得を調整するAGC制御回路において、D/A変換
器を設けたため、単一の制御信号でD/A変換器の利得
を調整することが実現される。
Further, the AGC amplifier circuit according to claim 5 of the present application is the AGC amplifier circuit according to claim 3,
The GC control circuit receives the output of the A / D converter and the digital signal processing circuit as an input, and adjusts the timing of AGC amplifier control by the output of the A / D converter and the digital signal processing circuit. The first and second timing adjustment circuits, which are performed before the output of the digital signal processing circuit is selected, and the characteristics of each of the first and second timing adjustment circuits are changed from a single control input terminal. And a timing adjustment characteristic control circuit for controlling according to the control signal. According to the AGC amplifier circuit of the present invention, since the D / A converter is provided in the AGC control circuit for adjusting the gain of the AGC amplifier, the gain of the D / A converter is adjusted with a single control signal. Is realized.

【0016】また、本願の請求項6記載のAGC増幅回
路は、請求項3記載のAGC増幅回路において、前記A
GC制御回路は、前記A/D変換器およびデジタル信号
処理回路の出力を入力とし、当該A/D変換器およびデ
ジタル信号処理回路の出力から検出されたレベル値をア
ナログ値に変換するD/A変換器と、前記D/A変換器
の特性を、単一の制御入力端子から入力された制御信号
に応じて制御するD/A変換特性制御回路とを備えるよ
うにしたのである。本願の請求項6記載のAGC増幅回
路によれば、AGCアンプの利得を調整するAGC制御
回路において、追従速度を制御する制御回路を設けたた
め、単一の制御信号で所望のAGC制御の追従速度を得
ることが実現される。
The AGC amplifier circuit according to claim 6 of the present application is the AGC amplifier circuit according to claim 3, wherein
The GC control circuit receives an output of the A / D converter and the digital signal processing circuit as an input, and converts a level value detected from an output of the A / D converter and the digital signal processing circuit into an analog value. A converter and a D / A conversion characteristic control circuit for controlling the characteristics of the D / A converter in accordance with a control signal input from a single control input terminal are provided. According to the AGC amplifier circuit described in claim 6 of the present application, in the AGC control circuit for adjusting the gain of the AGC amplifier, the control circuit for controlling the tracking speed is provided. Is achieved.

【0017】また、本願の請求項7記載のAGC増幅回
路は、請求項3記載のAGC増幅回路において、前記A
GC制御回路は、前記低域通過フィルタの出力と、A/
D変換器の出力と、デジタル信号処理回路の出力に基づ
く信号を入力とし、フィルタ処理を行って前記利得制御
信号を生成する制御フィルタと、前記制御フィルタを、
単一の制御入力端子から入力された制御信号に応じて制
御することにより前記利得制御信号の追従速度を制御す
る追従速度制御回路とを備えるようにしたものである。
本願の請求項7記載のAGC増幅回路によれば、AGC
アンプの利得を調整するAGC制御回路において、単一
の制御信号入力端子を設けたため、単一の制御信号でA
GC制御の追従速度を制御することが実現される。
The AGC amplifier circuit according to claim 7 of the present application is the AGC amplifier circuit according to claim 3, wherein
The GC control circuit outputs the output of the low-pass filter and A /
An output of a D converter, a signal based on an output of a digital signal processing circuit as an input, a control filter that generates a gain control signal by performing a filter process, the control filter,
A tracking speed control circuit that controls a tracking speed of the gain control signal by controlling the control signal in accordance with a control signal input from a single control input terminal.
According to the AGC amplifier circuit described in claim 7 of the present application, AGC
In the AGC control circuit for adjusting the gain of the amplifier, a single control signal input terminal is provided.
Controlling the tracking speed of the GC control is realized.

【0018】また、本願の請求項8記載のAGC増幅回
路は、請求項3記載のAGC増幅回路において、前記A
GC制御回路は、前記A/D変換器およびデジタル信号
処理回路の出力を入力とし、当該A/D変換器およびデ
ジタル信号処理回路の出力のそれぞれのレベル検出を行
う第1および第2のレベル検出器と、前記第1および第
2のレベル検出器の出力を入力とし、当該A/D変換器
およびデジタル信号処理回路の出力によるAGCアンプ
制御のタイミングの調整を行う第1および第2のタイミ
ング調整回路と、前記第1および第2のタイミング調整
回路の出力のいずれかを選択する第1の選択回路と、前
記第1の選択回路の出力レベル値をアナログ値に変換す
るD/A変換器と、前記低域通過フィルタの出力と前記
D/A変換器の出力のいずれかを選択する第2の選択回
路と、前記第2の選択回路の出力に対しフィルタ処理を
行って前記利得制御信号を生成する制御フィルタと、前
記第1および第2のレベル検出器、第1および第2のタ
イミング調整回路、第1の選択回路、D/A変換器、第
2の選択回路、制御フィルタを、単一の制御入力端子か
ら入力された制御信号に応じて制御する内部制御回路と
を備えるようにしたものである。本願の請求項8記載の
AGC制御回路によれば、AGCアンプの利得を調整す
るAGC制御回路において、単一の制御信号入力端子を
設けたため、単一の制御信号で所望のAGC制御ループ
を選択、レベル検出器の特性、AGC制御のタイミング
の調整、D/A変換器の利得の調整、AGC制御の追従
速度を制御することが実現される。
An AGC amplifier circuit according to claim 8 of the present application is the AGC amplifier circuit according to claim 3, wherein
The GC control circuit receives the outputs of the A / D converter and the digital signal processing circuit as inputs, and performs first and second level detection for detecting the levels of the outputs of the A / D converter and the digital signal processing circuit, respectively. And first and second timing adjustments for inputting the outputs of the first and second level detectors and adjusting the AGC amplifier control timing by the outputs of the A / D converter and the digital signal processing circuit A first selection circuit for selecting one of the outputs of the first and second timing adjustment circuits, and a D / A converter for converting an output level value of the first selection circuit into an analog value. A second selection circuit for selecting one of the output of the low-pass filter and the output of the D / A converter, and performing a filtering process on the output of the second selection circuit to perform the gain control. A control filter for generating a signal, the first and second level detectors, a first and second timing adjustment circuit, a first selection circuit, a D / A converter, a second selection circuit, and a control filter. , And an internal control circuit for controlling according to a control signal input from a single control input terminal. According to the AGC control circuit of the present invention, since a single control signal input terminal is provided in the AGC control circuit for adjusting the gain of the AGC amplifier, a desired AGC control loop is selected by a single control signal. , The characteristics of the level detector, the adjustment of the timing of the AGC control, the adjustment of the gain of the D / A converter, and the control of the following speed of the AGC control are realized.

【0019】また、本願の請求項9記載のAGC増幅回
路は、請求項8に記載のAGC制御回路において、前記
制御フィルタの出力をホールドし、当該ホールドした信
号を前記利得制御信号として出力するホールド回路を備
え、前記内部制御回路は前記単一の制御入力端子から入
力された制御信号に応じて当該ホールド回路をも制御す
るようにしたものである。本願の請求項9記載のAGC
増幅回路によれば、AGCアンプの利得を調整するAG
C制御回路において、ホールド判定回路を設けたため、
単一の制御信号で所望のAGC制御ループを選択、レベ
ル検出器の特性、AGC制御のタイミングの調整、D/
A変換器の利得の調整、AGC制御の追従速度を制御す
ることが実現され、かつ、AGCアンプの利得保持を制
御することが実現される。
According to a ninth aspect of the present invention, there is provided the AGC amplifier circuit according to the eighth aspect, wherein the AGC control circuit holds an output of the control filter and outputs the held signal as the gain control signal. A circuit, wherein the internal control circuit also controls the hold circuit in accordance with a control signal input from the single control input terminal. AGC according to claim 9 of the present application
According to the amplifier circuit, the AG that adjusts the gain of the AGC amplifier
In the C control circuit, a hold determination circuit is provided.
Select a desired AGC control loop with a single control signal, adjust the characteristics of the level detector, adjust the timing of AGC control,
Adjustment of the gain of the A-converter, control of the tracking speed of the AGC control, and control of the gain holding of the AGC amplifier are realized.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 (実施の形態1)この発明の実施の形態1によるAGC
増幅回路について図1および図2を用いて説明する。図
1は本発明の実施の形態1によるAGC増幅回路を示す
ものである。図1において、1はAGC制御回路2から
の制御信号に応じて利得が制御されるAGCアンプ、2
は本実施の形態1によるAGC制御回路であり、低域通
過フィルタ3,A/D変換回路4,デジタル信号処理回
路5の少なくとも1つの出力に基づいてAGCアンプ1
を制御する。3はAGCアンプ1の出力の低域成分を通
過する低域通過フィルタ(以下、LPFと称す)、4は
低域通過フィルタ3の出力をA/D変換するA/D変換
回路、5はA/D変換回路4の出力に対しデジタル信号
処理を行うデジタル信号処理回路であり、これらLPF
3,A/D変換回路4およびデジタル信号処理回路5は
AGCアンプ1の出力を信号処理する複数の信号処理回
路を構成している。また、6はAGC制御回路2を制御
するメイン制御回路である。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) AGC according to Embodiment 1 of the present invention
The amplifier circuit will be described with reference to FIGS. FIG. 1 shows an AGC amplifier circuit according to Embodiment 1 of the present invention. In FIG. 1, reference numeral 1 denotes an AGC amplifier whose gain is controlled in accordance with a control signal from an AGC control circuit 2;
Denotes an AGC control circuit according to the first embodiment, and an AGC amplifier 1 based on at least one output of a low-pass filter 3, an A / D conversion circuit 4, and a digital signal processing circuit 5.
Control. Reference numeral 3 denotes a low-pass filter (hereinafter, referred to as LPF) that passes a low-frequency component of the output of the AGC amplifier 1, 4 denotes an A / D conversion circuit that A / D-converts the output of the low-pass filter 3, and 5 denotes A And a digital signal processing circuit for performing digital signal processing on the output of the / D conversion circuit 4.
3, the A / D conversion circuit 4 and the digital signal processing circuit 5 constitute a plurality of signal processing circuits for processing the output of the AGC amplifier 1. Reference numeral 6 denotes a main control circuit that controls the AGC control circuit 2.

【0021】次に動作について説明する。図1に示すよ
うに、AGCアンプ1はアナログ信号である入力信号を
増幅し、低域通過フィルタ3を用いてこのAGCアンプ
1の出力信号から高域周波数成分を除去する。この低域
通過フィルタ3の出力をA/D変換回路4を用いてデジ
タル信号に変換し、デジタル信号処理回路5へ出力す
る。デジタル信号処理回路5では、所要のデジタル信号
処理を行ない、信号処理後のデジタル信号を外部に出力
する。この図1のAGC増幅回路が、例えば、ハードデ
ィスクドライブのへッドにより取得した信号を処理する
フロントエンド回路である場合、デジタル信号処理回路
5はリードチャネル等の処理を行うものとなる。
Next, the operation will be described. As shown in FIG. 1, the AGC amplifier 1 amplifies an input signal which is an analog signal, and removes a high frequency component from an output signal of the AGC amplifier 1 using a low-pass filter 3. The output of the low-pass filter 3 is converted into a digital signal using an A / D conversion circuit 4 and output to a digital signal processing circuit 5. The digital signal processing circuit 5 performs required digital signal processing, and outputs the digital signal after the signal processing to the outside. When the AGC amplifier circuit in FIG. 1 is, for example, a front-end circuit that processes a signal acquired by a head of a hard disk drive, the digital signal processing circuit 5 performs processing of a read channel or the like.

【0022】この図1に示すAGC増幅回路において、
AGC利得制御のループは3系統あり、1系統目は低域
通過フィルタ3の出力(アナログ信号)を用いて制御を
行なう第1のAGC制御ループL1であり、これはAG
Cアンプ1,LPF3,AGC制御回路2からなる。ま
た、2系統目はA/D変換回路4の出力(デジタル信
号)を用いて制御を行なう第2のAGC制御ループL2
であり、これはAGCアンプ1,LPF3,A/D変換
回路4,AGC制御回路2からなる。また、3系統目は
デジタル信号処理回路5の信号処理の出力(デジタル信
号)を用いて制御を行なう第3のAGC制御ループL3
であり、これはAGCアンプ1,LPF3,A/D変換
回路4,デジタル信号処理回路5,AGC制御回路2か
らなる。
In the AGC amplifier circuit shown in FIG.
There are three AGC gain control loops, and the first is a first AGC control loop L1 that performs control using the output (analog signal) of the low-pass filter 3, which is an AG control loop.
It comprises a C amplifier 1, an LPF 3, and an AGC control circuit 2. The second system is a second AGC control loop L2 that performs control using the output (digital signal) of the A / D conversion circuit 4.
This comprises an AGC amplifier 1, an LPF 3, an A / D conversion circuit 4, and an AGC control circuit 2. The third system is a third AGC control loop L3 that performs control using the output (digital signal) of the signal processing of the digital signal processing circuit 5.
It comprises an AGC amplifier 1, an LPF 3, an A / D conversion circuit 4, a digital signal processing circuit 5, and an AGC control circuit 2.

【0023】AGC制御回路2は、メイン制御回路6か
らの1本の制御信号線によって制御され、前記3つのA
GC制御ループL1,L2,L3の選択、AGC制御ル
ープ内部の各特性などを制御し、AGCアンプ1の制御
信号を出力する。AGC制御回路2は、本AGC増幅回
路の出力に所望の値が得られるように、AGCアンプ制
御信号により前記3つのAGC制御ループL1,L2,
L3を制御することにより、AGCアンプ1の制御を行
なう。
The AGC control circuit 2 is controlled by one control signal line from the main control circuit 6, and the three A
It controls selection of the GC control loops L1, L2, and L3, and controls various characteristics inside the AGC control loop, and outputs a control signal for the AGC amplifier 1. The AGC control circuit 2 controls the three AGC control loops L1, L2, and A3 based on the AGC amplifier control signal so that a desired value is obtained at the output of the AGC amplifier circuit.
The AGC amplifier 1 is controlled by controlling L3.

【0024】図2は図1のAGC制御回路2の内部構成
を示す図である。図において、8a,8bはそれぞれ図
1のA/D変換回路4およびデジタル信号処理回路5の
出力レベルを検出するレベル検出器、10a,10bは
これらレベル検出器8a,8bの出力のタイミングを調
整するタイミング調整回路、13bはこれらタイミング
調整回路10a,10bの出力のいずれか一方を選択す
る選択回路、9はこの選択回路13bの出力をD/A変
換するD/A変換回路、14は図1のLPF3の出力を
整流する整流器、13aはこれら整流器14およびD/
A変換回路9の出力のいずれか一方を選択する選択回
路、11はこの選択回路13aの出力に対しフィルタ処
理を行う制御フィルタ、12は図1のメイン制御回路6
からこのAGC制御回路2に入力される1本の制御入力
(アナログ信号)をエンコードして制御フィルタ11,
選択回路13a,D/A変換回路9,整流器14,選択
回路13b,タイミング調整回路10a,タイミング調
整回路10b,レベル検出器8a,レベル検出器8bに
対し出力すべき複数の制御信号(デジタル信号)を生成
するエンコーダである。
FIG. 2 is a diagram showing the internal configuration of the AGC control circuit 2 of FIG. In the figure, reference numerals 8a and 8b denote level detectors for detecting the output levels of the A / D conversion circuit 4 and the digital signal processing circuit 5 in FIG. 1, respectively, and reference numerals 10a and 10b adjust the output timings of these level detectors 8a and 8b. 1b, a selection circuit for selecting one of the outputs of the timing adjustment circuits 10a and 10b, 9 a D / A conversion circuit for D / A conversion of the output of the selection circuit 13b, and 14 a FIG. A rectifier 13a rectifies the output of the LPF 3 of FIG.
A selection circuit for selecting one of the outputs of the A conversion circuit 9, a control filter 11 for performing a filtering process on an output of the selection circuit 13a, and a control filter 12 for the main control circuit 6 in FIG.
Encodes one control input (analog signal) input to the AGC control circuit 2 from the control filter 11,
A plurality of control signals (digital signals) to be output to the selection circuit 13a, the D / A conversion circuit 9, the rectifier 14, the selection circuit 13b, the timing adjustment circuit 10a, the timing adjustment circuit 10b, the level detector 8a, and the level detector 8b. Is an encoder that generates.

【0025】図3は図2のエンコーダの構成例を示し、
図3(a)はこれをA/D変換器12aのみで構成する
場合を、図3(b)はこれをA/D変換器12aとその
後段のエンコーダ本体12bで構成する場合を、図3
(c)は図3(b)のエンコーダ本体をROM12cに
より構成する場合を、それぞれ示している。
FIG. 3 shows an example of the configuration of the encoder of FIG.
FIG. 3 (a) shows a case where this is composed only of an A / D converter 12a, and FIG. 3 (b) shows a case where this is composed of an A / D converter 12a and a subsequent encoder main body 12b.
3C shows a case where the encoder body of FIG. 3B is configured by the ROM 12c.

【0026】次に動作について説明する。エンコーダ1
2の出力に基づき選択回路13aが前記第1のAGC制
御ループL1を選択している場合、整流器14は図1の
LPF3の出力を整流し、そのレベルを検出する。この
整流器14の出力に応じて制御フィルタ11はAGCア
ンプ制御信号を出力する。
Next, the operation will be described. Encoder 1
When the selecting circuit 13a selects the first AGC control loop L1 based on the output of the rectifier 2, the rectifier 14 rectifies the output of the LPF 3 of FIG. 1 and detects the level. The control filter 11 outputs an AGC amplifier control signal according to the output of the rectifier 14.

【0027】また、選択回路13a,13bが前記第2
のAGC制御ループL2を選択している場合、レベル検
出器8aはA/D変換器4の出力のレベルを検出し出力
する。レベル検出器8aの出力をタイミング調整回路1
0aから出力するタイミングを、同回路10aによって
調整し、これを選択回路13bによって選択した後、D
/A変換器9によって、アナログ信号に変換する。この
D/A変換器9の出力に応じて制御フィルタ11により
AGCアンプ制御信号を出力する。
The selection circuits 13a and 13b are connected to the second
When the AGC control loop L2 is selected, the level detector 8a detects and outputs the level of the output of the A / D converter 4. The output of the level detector 8a is output to the timing adjustment circuit 1
0a is adjusted by the same circuit 10a and selected by the selection circuit 13b.
The signal is converted into an analog signal by the / A converter 9. The control filter 11 outputs an AGC amplifier control signal according to the output of the D / A converter 9.

【0028】さらに、選択回路13a,13bが前記第
3のAGC制御ループL3を選択している場合、レベル
検出器8bはデジタル信号処理回路5の出力のレベルを
検出し出力する。このレベル検出器8bの出力をタイミ
ング調整回路10bから出力するタイミングを、同回路
10bによって調整し、これを選択回路13bによって
選択した後、D/A変換器9によって、アナログ信号に
変換する。このD/A変換器9の出力に応じて制御フィ
ルタ11によりAGCアンプ制御信号を出力する。
Further, when the selection circuits 13a and 13b select the third AGC control loop L3, the level detector 8b detects and outputs the output level of the digital signal processing circuit 5. The timing at which the output of the level detector 8b is output from the timing adjustment circuit 10b is adjusted by the timing adjustment circuit 10b, selected by the selection circuit 13b, and then converted by the D / A converter 9 into an analog signal. The control filter 11 outputs an AGC amplifier control signal according to the output of the D / A converter 9.

【0029】エンコーダ12は、AGC制御回路2の制
御入力端子に1本の制御信号(アナログ信号)として入
力される,図1のメイン制御回路6の制御信号を、その
電圧に基づいて複数の制御信号(デジタル信号)にエン
コードする。従って、単にアナログ電圧の変化に対しリ
ニアな変換特性で変換したデジタル信号を制御信号とし
てそのまま使用できるのであれば、エンコーダ12は、
図3(a)に示すように、リニアな変換特性を有するA
/D変換器12aのみによって構成できる。このエンコ
ーダ12の入出力特性としてノンリニアな特性が必要で
あれば、図3(b)に示すように、リニアな変換特性を
有するA/D変換器12aの後段にその出力をノンリニ
アとするためのエンコーダ本体12bを設ければよい
し、A/D変換器としてノンリニアな変換特性を持つも
のを選別して用いた場合は図3(a)のままでよい。ま
た、エンコーダ本体は例えば図3(c)に示すように、
ROM12cによって構成できる。
The encoder 12 converts a control signal of the main control circuit 6 shown in FIG. 1 which is inputted as a single control signal (analog signal) to a control input terminal of the AGC control circuit 2 into a plurality of control signals based on the voltage. Encode into a signal (digital signal). Therefore, if a digital signal converted by a linear conversion characteristic with respect to a change in analog voltage can be used as a control signal as it is, the encoder 12
As shown in FIG. 3A, A having a linear conversion characteristic
It can be constituted only by the / D converter 12a. If non-linear characteristics are required as input / output characteristics of the encoder 12, as shown in FIG. 3 (b), the output of the encoder 12 is made non-linear at the subsequent stage of the A / D converter 12a having linear conversion characteristics. The encoder main body 12b may be provided, and when an A / D converter having a non-linear conversion characteristic is selected and used, the state shown in FIG. The encoder body is, for example, as shown in FIG.
It can be constituted by the ROM 12c.

【0030】このエンコーダ12によってエンコードさ
れた複数の制御信号は図2の破線の矢印で示すように、
レベル検出器8a、8bの特性、D/A変換器9のゲイ
ン調整、すなわちその入力値の変化幅に対する出力のダ
イナミックレンジの調整、タイミング調整回路10a、
10bのタイミング調整回路設定値、制御フィルタ11
のAGCアンプ制御信号の追従速度、選択回路13a、
13bの信号の選択、整流器14の特性をそれぞれ制御
し、各AGC制御ループの特性が、ゲイン、タイミン
グ、追従速度の最適値を得られるように制御する。
The plurality of control signals encoded by the encoder 12 are represented by dashed arrows in FIG.
The characteristics of the level detectors 8a and 8b, the gain adjustment of the D / A converter 9, that is, the adjustment of the output dynamic range with respect to the change width of the input value, the timing adjustment circuit 10a,
10b timing adjustment circuit set value, control filter 11
The following speed of the AGC amplifier control signal, the selection circuit 13a,
The control of the selection of the signal 13b and the characteristics of the rectifier 14 are controlled so that the characteristics of each AGC control loop can obtain the optimum values of gain, timing, and following speed.

【0031】従って、エンコーダ12はレベル検出器8
a、8bの特性を制御するレベル検出特性制御回路、タ
イミング調整回路10a、10bの特性を制御するタイ
ミング調整特性制御回路、D/A変換器9の特性を制御
するD/A変換特性制御回路、制御フィルタ11を制御
することによりAGCアンプ制御信号の追従速度を制御
する追従速度制御回路、さらにはこれらの制御に加え選
択回路13a、13bが信号を選択する動作の制御をも
行うことによりAGC制御ループの制御,選択や切替え
をも行う内部制御回路のいずれかに相当するものであ
る。
Therefore, the encoder 12 is connected to the level detector 8
a level detection characteristic control circuit for controlling the characteristics of a and 8b, a timing adjustment characteristic control circuit for controlling the characteristics of the timing adjustment circuits 10a and 10b, a D / A conversion characteristic control circuit for controlling the characteristics of the D / A converter 9, A tracking speed control circuit for controlling the tracking speed of the AGC amplifier control signal by controlling the control filter 11, and in addition to these controls, the selection circuits 13a and 13b also control the operation of selecting the signal, thereby performing AGC control. It corresponds to any of the internal control circuits that also control, select and switch the loop.

【0032】ここで、AGCアンプ制御信号の追従速度
とは、AGCアンプ制御信号によりAGCアンプの出力
信号が所望の値に達する速度である。この追従速度は、
各種データのモード(サーボモード、データモードな
ど)、データ転送速度、記録メディアあるいは通信方式
の違いなどにより最適速度は異なっている。本実施の形
態1においては、再生系の各状態に対応して追従速度を
変更することが可能である。
Here, the following speed of the AGC amplifier control signal is a speed at which the output signal of the AGC amplifier reaches a desired value by the AGC amplifier control signal. This following speed is
The optimum speed differs depending on various data modes (servo mode, data mode, etc.), data transfer speed, recording media, communication system, and the like. In the first embodiment, the following speed can be changed according to each state of the reproduction system.

【0033】またD/A変換回路9の特性は、AGCの
ループ特性を決定する重要な要素の一つであり、AGC
制御ループの特性が最適な値を得られるようにD/A変
換回路9の特性を変えることが望ましい。本実施の形態
1においては、図1のメイン制御回路6からの制御信号
を適宜設定することにより、再生系の各状態に対応して
D/A変換回路9の特性を変更することが可能である。
The characteristic of the D / A conversion circuit 9 is one of the important factors for determining the AGC loop characteristic.
It is desirable to change the characteristics of the D / A conversion circuit 9 so that the characteristics of the control loop can obtain an optimum value. In the first embodiment, the characteristics of the D / A conversion circuit 9 can be changed according to each state of the reproduction system by appropriately setting the control signal from the main control circuit 6 in FIG. is there.

【0034】このような構成とすることにより、本実施
の形態1によるAGC増幅回路は、複数のAGC制御ル
ープの選択が可能となり、また各レベル検出器の特性、
AGC制御のタイミングの調整、D/A変換回路の利得
の調整、AGC制御の追従速度を単一の制御信号によっ
て制御することが可能となり、様々な制御ループを単一
のAGC制御回路で選択でき、制御入力端子の数を削減
することができる。
With such a configuration, the AGC amplifier circuit according to the first embodiment enables selection of a plurality of AGC control loops, and furthermore, the characteristics of each level detector,
It is possible to adjust the timing of the AGC control, adjust the gain of the D / A conversion circuit, and control the follow-up speed of the AGC control with a single control signal, and various control loops can be selected with a single AGC control circuit. Thus, the number of control input terminals can be reduced.

【0035】(実施の形態2)この発明の実施の形態2
のAGC増幅回路について、図4および図5を用いて説
明する。図4は本発明の実施の形態2によるAGC増幅
回路であり、図1のものでは、AGC制御回路2はメイ
ン制御回路6からの制御信号を入力されていたが、この
図4のものでは、これに変えてAGCアンプ1への入力
をAGC制御回路2に対する制御信号としても用い、か
つ、メイン制御回路6を省略するようにしたものであ
る。
(Embodiment 2) Embodiment 2 of the present invention
Will be described with reference to FIGS. 4 and 5. FIG. FIG. 4 shows an AGC amplifier circuit according to Embodiment 2 of the present invention. In FIG. 1, the AGC control circuit 2 receives a control signal from the main control circuit 6, but in FIG. Instead, the input to the AGC amplifier 1 is also used as a control signal for the AGC control circuit 2 and the main control circuit 6 is omitted.

【0036】図5は本発明の実施の形態2によるAGC
制御回路の構成を示すものであり、図において、図2と
同一符号は同一のものを示す。15はAGC制御回路に
入力される入力信号の種類を判定する入力信号判定回路
であり、これは、図3に示すエンコーダ12と同様に構
成できる。図5において、図2に示した構成要素と同一
の構成要素についての説明は省略する。
FIG. 5 shows an AGC according to the second embodiment of the present invention.
FIG. 3 shows a configuration of a control circuit. In the figure, the same reference numerals as those in FIG. 2 denote the same components. Reference numeral 15 denotes an input signal determination circuit that determines the type of an input signal input to the AGC control circuit, and can be configured similarly to the encoder 12 shown in FIG. 5, the description of the same components as those shown in FIG. 2 is omitted.

【0037】この図5の構成が実施の形態1と異なる点
について説明すると、図1のメイン制御回路6からの制
御信号を受けるエンコーダ12の代わりに、AGCアン
プ1の入力信号を制御信号として判定する入力信号判定
回路15を用いている点である。AGCアンプの入力信
号は、記録媒体の種類、通信方式、記録方式の方法、入
力信号の各モードにおいて様々である。このような様々
な入力信号に対し、AGC制御ループはそれぞれに対応
した制御ループが必要となる。このため、入力信号判定
回路15を用いて所望の入力信号の種類を判定し、それ
ぞれに対応した制御信号を出力する。入力信号判定回路
15によって出力された制御信号は、レベル検出器8
a、8bの特性、D/A変換器9のゲイン調整、タイミ
ング調整回路10a、10bのタイミング調整回路設定
値、制御フィルタ11のAGCアンプ制御信号の追従速
度、選択回路13a、13bの信号の選択、整流器14
の特性をそれぞれ制御し、各AGC制御ループが所望の
特性になるように制御する。
The difference between the configuration of FIG. 5 and the first embodiment will be described. The input signal of AGC amplifier 1 is determined as a control signal instead of encoder 12 receiving a control signal from main control circuit 6 of FIG. That is, an input signal determination circuit 15 is used. The input signal of the AGC amplifier varies depending on the type of the recording medium, the communication method, the method of the recording method, and each mode of the input signal. For such various input signals, the AGC control loop requires a corresponding control loop. For this reason, the type of the desired input signal is determined using the input signal determination circuit 15 and the corresponding control signal is output. The control signal output by the input signal determination circuit 15 is
a, 8b characteristics, gain adjustment of D / A converter 9, timing adjustment circuit set values of timing adjustment circuits 10a, 10b, tracking speed of AGC amplifier control signal of control filter 11, selection of signals of selection circuits 13a, 13b Rectifier 14
Are controlled individually so that each AGC control loop has desired characteristics.

【0038】このような構成とすることにより、AGC
制御ループの選択、各レベル検出器の特性、AGC制御
タイミングの調整、D/A変換器9の利得の調整、AG
C制御の追従速度を入力信号に対応して制御することが
でき、メイン制御回路等の外部制御が不要となる。
With such a configuration, the AGC
Selection of control loop, adjustment of characteristics of each level detector, adjustment of AGC control timing, adjustment of gain of D / A converter 9, AG
The follow-up speed of the C control can be controlled according to the input signal, so that external control such as a main control circuit is not required.

【0039】(実施の形態3)この発明の実施の形態3
のAGC制御回路について図6を用いて説明する。図6
は本発明の実施の形態3におけるAGC制御回路であ
り、図において、図2および図5と同一符号は同一のも
のを示す。16は制御フィルタ11の出力をホールドす
るホールド回路である。図6において、図2および図5
に示した構成要素と同一の構成要素についての動作説明
は省略する。
(Embodiment 3) Embodiment 3 of the present invention
Will be described with reference to FIG. FIG.
Denotes an AGC control circuit according to the third embodiment of the present invention. In the figure, the same reference numerals as those in FIGS. 2 and 5 denote the same components. Reference numeral 16 denotes a hold circuit that holds the output of the control filter 11. 6, FIG. 2 and FIG.
The description of the operation of the same components as those shown in FIG.

【0040】本実施の形態3が実施の形態2と異なる点
について説明すると、制御フィルタ11の出力を入力と
しAGCアンプ制御信号を出力するホールド回路16を
備えている点であり、入力信号判定回路15がこのホー
ルド回路16に対する制御信号を生成する点である。
The difference of the third embodiment from the second embodiment is that the third embodiment is provided with a hold circuit 16 which receives an output of the control filter 11 and outputs an AGC amplifier control signal. Reference numeral 15 is a point at which a control signal for the hold circuit 16 is generated.

【0041】AGCアンプの入力信号は、記録媒体の種
類、通信方式、記録方式の方法、入力信号の各モードに
おいて様々であり、ある入力信号に対してはAGCの利
得調整を行なわず、AGCの利得を保持しておいた方が
よい場合がある。そこで、入力信号判定回路15を用い
て入力信号の種類を判定し、それぞれに対応してAGC
の利得調整、AGCの利得保持を制御する。
The input signal of the AGC amplifier varies depending on the type of the recording medium, the communication system, the method of the recording system, and each mode of the input signal. Sometimes it is better to keep the gain. Therefore, the type of the input signal is determined using the input signal determination circuit 15 and the AGC
And the gain control of the AGC.

【0042】このような構成にすることにより、AGC
の利得調整、AGCの利得保持を入力信号に対応して制
御することができ、不必要なデータに対してのAGCの
利得調整を行なった場合に生ずる可能性があるデータの
再生誤りを防ぐことができる。
With such a configuration, the AGC
Gain control and AGC gain hold can be controlled in accordance with an input signal, thereby preventing data reproduction errors that may occur when AGC gain control is performed on unnecessary data. Can be.

【0043】なお、実施の形態1においても、本実施の
形態3と同様、ホールド回路を設けるようにしてもよ
く、本実施の形態3と同様、不必要なデータに対しての
AGCの利得調整を行なった場合に生ずる可能性がある
データの再生誤りを防ぐことができる。
In the first embodiment, as in the third embodiment, a hold circuit may be provided. As in the third embodiment, AGC gain adjustment for unnecessary data is performed. , It is possible to prevent data from being erroneously reproduced when it is performed.

【0044】[0044]

【発明の効果】以上のように、本願の請求項1記載のA
GC増幅回路によれば、利得制御信号に応じた利得で入
力信号を増幅する単一のAGCアンプと、該AGCアン
プから出力された信号を処理する複数の信号処理回路
と、単一の制御入力端子からの制御信号に応じて前記複
数の信号処理回路の出力を選択するとともに、前記AG
Cアンプに対し前記利得制御信号を出力するAGC制御
回路とを備えるようにしたので、単一の制御信号でAG
Cアンプの利得を調整することが可能となる効果があ
る。
As described above, according to the first aspect of the present invention, A
According to the GC amplifier circuit, a single AGC amplifier for amplifying an input signal with a gain corresponding to a gain control signal, a plurality of signal processing circuits for processing a signal output from the AGC amplifier, and a single control input Selecting outputs of the plurality of signal processing circuits in accordance with a control signal from a terminal;
An AGC control circuit for outputting the gain control signal to the C amplifier is provided.
There is an effect that the gain of the C amplifier can be adjusted.

【0045】また、本願の請求項2記載のAGC増幅回
路によれば、利得制御信号に応じた利得で入力信号を増
幅する単一のAGCアンプと、該AGCアンプから出力
された信号を処理する複数の信号処理回路と、前記AG
Cアンプの入力信号に応じて前記複数の信号処理回路の
出力を選択するとともに、前記AGCアンプに対し前記
利得制御信号を出力するAGC制御回路とを備えるよう
にしたので、単一の制御信号でAGCアンプの利得を調
整することが可能となる効果がある。
According to the AGC amplifier circuit of the present invention, a single AGC amplifier for amplifying an input signal with a gain corresponding to a gain control signal and a signal output from the AGC amplifier are processed. A plurality of signal processing circuits;
An output of the plurality of signal processing circuits is selected according to an input signal of the C amplifier, and an AGC control circuit that outputs the gain control signal to the AGC amplifier is provided. There is an effect that the gain of the AGC amplifier can be adjusted.

【0046】また、本願の請求項3記載のAGC増幅回
路によれば、請求項1または2記載のAGC増幅回路に
おいて、前記複数の信号処理回路は、互いに直列接続さ
れた低域通過フィルタ,A/D変換器,およびディジタ
ル信号処理回路からなり、前記低域通過フィルタには前
記AGCアンプの出力が入力され、前記デジタル信号処
理回路の出力は本AGC増幅回路の出力となり、かつ前
記AGC制御回路には前記低域通過フィルタ,A/D変
換器,およびディジタル信号処理回路のそれぞれの出力
が入力されるようにしたので、単一の制御信号で複数の
AGC制御ループを制御することが可能となる効果があ
る。
According to the AGC amplifier circuit of the third aspect of the present invention, in the AGC amplifier circuit of the first or second aspect, the plurality of signal processing circuits include a low-pass filter, A, connected in series with each other. / D converter and a digital signal processing circuit, wherein the output of the AGC amplifier is input to the low-pass filter, the output of the digital signal processing circuit is the output of the AGC amplifier circuit, and the AGC control circuit , The respective outputs of the low-pass filter, the A / D converter, and the digital signal processing circuit are input, so that a single control signal can control a plurality of AGC control loops. There is an effect.

【0047】また、本願の請求項4記載のAGC増幅回
路によれば、請求項3記載のAGC増幅回路において、
前記AGC制御回路は、前記A/D変換器およびデジタ
ル信号処理回路の出力を入力とし、当該A/D変換器お
よびデジタル信号処理回路の出力のそれぞれのレベル検
出を、本AGC制御回路の出力が選択される以前に行う
第1および第2のレベル検出器と、前記第1および第2
のレベル検出器のそれぞれの特性を、単一の制御入力端
子から入力される制御信号に応じて制御するレベル検出
特性制御回路とを備えるようにしたので、AGCアンプ
の利得を調整するAGC制御回路において、単一の制御
信号で所望のAGC制御のタイミングの調整が可能とな
る効果がある。
According to the AGC amplifier circuit of the fourth aspect of the present invention, in the AGC amplifier circuit of the third aspect,
The AGC control circuit receives the outputs of the A / D converter and the digital signal processing circuit as inputs, and detects the respective levels of the outputs of the A / D converter and the digital signal processing circuit. First and second level detectors which are performed before being selected;
And a level detection characteristic control circuit for controlling each characteristic of the level detector according to a control signal input from a single control input terminal, so that the AGC control circuit adjusts the gain of the AGC amplifier. Thus, there is an effect that the timing of desired AGC control can be adjusted with a single control signal.

【0048】また、本願の請求項5記載のAGC増幅回
路によれば、請求項3記載のAGC増幅回路において、
前記AGC制御回路は、前記A/D変換器およびデジタ
ル信号処理回路の出力を入力とし、当該A/D変換器お
よびデジタル信号処理回路の出力によるAGCアンプ制
御のタイミングの調整を、当該A/D変換器および前記
デジタル信号処理回路の出力が選択される以前に行う第
1および第2のタイミング調整回路と、前記第1および
第2のタイミング調整回路のそれぞれの特性を、単一の
制御入力端子からの制御信号に応じて制御するタイミン
グ調整特性制御回路とを備えるようにしたので、AGC
アンプの利得を調整するAGC制御回路において、単一
の制御信号でD/A変換器の利得を調整することが可能
となる効果がある
According to the AGC amplifier circuit of the fifth aspect of the present invention, in the AGC amplifier circuit of the third aspect,
The AGC control circuit receives the outputs of the A / D converter and the digital signal processing circuit as inputs, and adjusts the timing of AGC amplifier control by the outputs of the A / D converter and the digital signal processing circuit. The first and second timing adjustment circuits, which are performed before the converter and the output of the digital signal processing circuit are selected, and the characteristics of each of the first and second timing adjustment circuits are determined by a single control input terminal. And a timing adjustment characteristic control circuit for controlling according to a control signal from the AGC.
In the AGC control circuit for adjusting the gain of the amplifier, there is an effect that the gain of the D / A converter can be adjusted with a single control signal.

【0049】また、本願の請求項6記載のAGC増幅回
路によれば、請求項3記載のAGC増幅回路において、
前記AGC制御回路は、前記A/D変換器およびデジタ
ル信号処理回路の出力を入力とし、当該A/D変換器お
よびデジタル信号処理回路の出力から検出されたレベル
値をアナログ値に変換するD/A変換器と、前記D/A
変換器の特性を、単一の制御入力端子から入力された制
御信号に応じて制御するD/A変換特性制御回路とを備
えるようにしたので、AGCアンプの利得を調整するA
GC制御回路において、単一の制御信号で所望のAGC
制御の追従速度を得ることが可能となる効果がある。
According to the AGC amplifier circuit of the sixth aspect of the present invention, in the AGC amplifier circuit of the third aspect,
The AGC control circuit receives an output of the A / D converter and the digital signal processing circuit as an input, and converts a level value detected from an output of the A / D converter and the digital signal processing circuit into an analog value. A converter and the D / A
A D / A conversion characteristic control circuit for controlling the characteristics of the converter in accordance with a control signal input from a single control input terminal, so that the gain of the AGC amplifier is adjusted.
In the GC control circuit, a desired AGC
There is an effect that it is possible to obtain a control follow-up speed.

【0050】また、本願の請求項7記載のAGC増幅回
路によれば、請求項3記載のAGC増幅回路において、
前記AGC制御回路は、前記低域通過フィルタの出力
と、A/D変換器の出力と、デジタル信号処理回路の出
力に基づく信号を入力とし、フィルタ処理を行って前記
利得制御信号を生成する制御フィルタと、前記制御フィ
ルタを、単一の制御入力端子から入力された制御信号に
応じて制御することにより前記利得制御信号の追従速度
を制御する追従速度制御回路とを備えるようにしたの
で、AGCアンプの利得を調整するAGC制御回路にお
いて、単一の制御信号でAGC制御の追従速度を制御す
ることが可能となる効果がある。
According to the AGC amplifier circuit of the present invention, in the AGC amplifier circuit of the third aspect,
The AGC control circuit receives an output of the low-pass filter, an output of an A / D converter, and a signal based on an output of a digital signal processing circuit, and performs a filtering process to generate the gain control signal. A control filter for controlling the tracking speed of the gain control signal by controlling the control filter in accordance with a control signal input from a single control input terminal; In the AGC control circuit for adjusting the gain of the amplifier, there is an effect that the following speed of the AGC control can be controlled by a single control signal.

【0051】また、本願の請求項8記載のAGC増幅回
路によれば、請求項3記載のAGC増幅回路において、
前記AGC制御回路は、前記A/D変換器およびデジタ
ル信号処理回路の出力を入力とし、当該A/D変換器お
よびデジタル信号処理回路の出力のそれぞれのレベル検
出を行う第1および第2のレベル検出器と、前記第1お
よび第2のレベル検出器の出力を入力とし、当該A/D
変換器およびデジタル信号処理回路の出力によるAGC
アンプ制御のタイミングの調整を行う第1および第2の
タイミング調整回路と、前記第1および第2のタイミン
グ調整回路の出力のいずれかを選択する第1の選択回路
と、前記第1の選択回路の出力レベル値をアナログ値に
変換するD/A変換器と、前記低域通過フィルタの出力
と前記D/A変換器の出力のいずれかを選択する第2の
選択回路と、前記第2の選択回路の出力に対しフィルタ
処理を行って前記利得制御信号を生成する制御フィルタ
と、前記第1および第2のレベル検出器、第1および第
2のタイミング調整回路、第1の選択回路、D/A変換
器、第2の選択回路、制御フィルタを、単一の制御入力
端子から入力された制御信号に応じて制御する内部制御
回路とを備えるようにしたので、AGCアンプの利得を
調整するAGC制御回路において、単一の制御信号入力
端子を設けたため、単一の制御信号で所望のAGC制御
ループを選択、レベル検出器の特性、AGC制御のタイ
ミングの調整、D/A変換器の利得の調整、AGC制御
の追従速度を制御することが可能となる効果がある。
According to the AGC amplifier circuit of the eighth aspect of the present invention, in the AGC amplifier circuit of the third aspect,
The AGC control circuit receives the outputs of the A / D converter and the digital signal processing circuit as inputs, and detects first and second levels of the outputs of the A / D converter and the digital signal processing circuit, respectively. A detector and the outputs of the first and second level detectors,
AGC by output of converter and digital signal processing circuit
First and second timing adjustment circuits for adjusting the timing of amplifier control, a first selection circuit for selecting one of the outputs of the first and second timing adjustment circuits, and the first selection circuit A D / A converter for converting the output level value of the signal to an analog value, a second selection circuit for selecting one of the output of the low-pass filter and the output of the D / A converter, A control filter for performing a filtering process on an output of the selection circuit to generate the gain control signal; a first and a second level detector; a first and a second timing adjustment circuit; a first selection circuit; A / A converter, a second selection circuit, and an internal control circuit that controls the control filter in accordance with a control signal input from a single control input terminal, so that the gain of the AGC amplifier is adjusted. AGC system Since a single control signal input terminal is provided in the circuit, a desired AGC control loop is selected with a single control signal, the characteristics of the level detector, the timing of AGC control are adjusted, and the gain of the D / A converter is adjusted. This has the effect that the following speed of the AGC control can be controlled.

【0052】また、本願の請求項9記載のAGC増幅回
路によれば、請求項8に記載のAGC制御回路におい
て、前記制御フィルタの出力をホールドし、当該ホール
ドした信号を前記利得制御信号として出力するホールド
回路を備え、前記内部制御回路は前記単一の制御入力端
子から入力された制御信号に応じて当該ホールド回路を
も制御するようにしたので、単一の制御信号で所望のA
GC制御ループを選択、レベル検出器の特性、AGC制
御のタイミングの調整、D/A変換器の利得の調整、A
GC制御の追従速度を制御することが可能となり、か
つ、AGCアンプの利得保持を制御することが可能とな
る効果がある。
According to the AGC amplifier circuit of the present invention, in the AGC control circuit of the present invention, the output of the control filter is held, and the held signal is output as the gain control signal. Since the internal control circuit also controls the hold circuit in accordance with a control signal input from the single control input terminal, the desired A
Selects a GC control loop, adjusts the characteristics of the level detector, adjusts the timing of AGC control, adjusts the gain of the D / A converter,
There is an effect that the following speed of the GC control can be controlled and the gain holding of the AGC amplifier can be controlled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1によるAGC増幅回路の
構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an AGC amplifier circuit according to a first embodiment of the present invention.

【図2】図1のAGC制御回路の内部構成を示すブロッ
ク図である。
FIG. 2 is a block diagram showing an internal configuration of the AGC control circuit of FIG.

【図3】図2のエンコーダの内部構成を示すブロック図
である。
FIG. 3 is a block diagram illustrating an internal configuration of the encoder of FIG. 2;

【図4】本発明の実施の形態2によるAGC増幅回路の
構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of an AGC amplifier circuit according to a second embodiment of the present invention.

【図5】図4のAGC制御回路の内部構成を示すブロッ
ク図である。
FIG. 5 is a block diagram showing an internal configuration of the AGC control circuit of FIG. 4;

【図6】本発明の実施の形態3によるAGC増幅回路に
おけるAGC制御回路の内部構成を示すブロック図であ
る。
FIG. 6 is a block diagram showing an internal configuration of an AGC control circuit in an AGC amplifier circuit according to a third embodiment of the present invention.

【図7】従来のAGC増幅回路の構成図である。FIG. 7 is a configuration diagram of a conventional AGC amplifier circuit.

【符号の説明】[Explanation of symbols]

1 AGCアンプ 2 AGC制御回路 3 低域通過フィルタ 4 A/D変換器 5 デジタル信号処理回路 6 メイン制御回路 7 制御電圧発生回路 8,8a,8b レベル検出器 9 D/A変換回路 10a,10b タイミング調整回路 11 制御フィルタ 12 エンコーダ 13a,13b 選択回路 14 整流器 15 入力信号判定回路 16 ホールド回路 Reference Signs List 1 AGC amplifier 2 AGC control circuit 3 Low-pass filter 4 A / D converter 5 Digital signal processing circuit 6 Main control circuit 7 Control voltage generation circuit 8, 8a, 8b Level detector 9 D / A conversion circuit 10a, 10b Timing Adjustment circuit 11 Control filter 12 Encoder 13a, 13b Selection circuit 14 Rectifier 15 Input signal judgment circuit 16 Hold circuit

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 利得制御信号に応じた利得で入力信号を
増幅する単一のAGCアンプと、 該AGCアンプから出力された信号を処理する複数の信
号処理回路と、 単一の制御入力端子からの制御信号に応じて前記複数の
信号処理回路の出力を選択するとともに、前記AGCア
ンプに対し前記利得制御信号を出力するAGC制御回路
とを備えたことを特徴とするAGC増幅回路。
1. A single AGC amplifier for amplifying an input signal with a gain according to a gain control signal, a plurality of signal processing circuits for processing a signal output from the AGC amplifier, and a single control input terminal An AGC control circuit for selecting outputs of the plurality of signal processing circuits in accordance with the control signal of (a) and outputting the gain control signal to the AGC amplifier.
【請求項2】 利得制御信号に応じた利得で入力信号を
増幅する単一のAGCアンプと、 該AGCアンプから出力された信号を処理する複数の信
号処理回路と、 前記AGCアンプの入力信号に応じて前記複数の信号処
理回路の出力を選択するとともに、前記AGCアンプに
対し前記利得制御信号を出力するAGC制御回路とを備
えたことを特徴とするAGC増幅回路。
2. A single AGC amplifier for amplifying an input signal with a gain corresponding to a gain control signal; a plurality of signal processing circuits for processing a signal output from the AGC amplifier; An AGC control circuit for selecting outputs of the plurality of signal processing circuits in accordance with the AGC control circuit and outputting the gain control signal to the AGC amplifier.
【請求項3】 請求項1または2記載のAGC増幅回路
において、 前記複数の信号処理回路は、互いに直列接続された低域
通過フィルタ,A/D変換器,およびディジタル信号処
理回路からなり、 前記低域通過フィルタには前記AGCアンプの出力が入
力され、 前記デジタル信号処理回路の出力は本AGC増幅回路の
出力となり、 かつ前記AGC制御回路には前記低域通過フィルタ,A
/D変換器,およびディジタル信号処理回路のそれぞれ
の出力が入力されることを特徴とするAGC増幅回路。
3. The AGC amplifier circuit according to claim 1, wherein the plurality of signal processing circuits include a low-pass filter, an A / D converter, and a digital signal processing circuit connected in series with each other. The output of the AGC amplifier is input to the low-pass filter, the output of the digital signal processing circuit is the output of the AGC amplifier circuit, and the low-pass filter, A
An AGC amplifier circuit to which respective outputs of a / D converter and a digital signal processing circuit are inputted.
【請求項4】 請求項3記載のAGC増幅回路におい
て、 前記AGC制御回路は、 前記A/D変換器およびデジタル信号処理回路の出力を
入力とし、当該A/D変換器およびデジタル信号処理回
路の出力のそれぞれのレベル検出を、本AGC制御回路
の出力が選択される以前に行う第1および第2のレベル
検出器と、 前記第1および第2のレベル検出器のそれぞれの特性
を、単一の制御入力端子から入力される制御信号に応じ
て制御するレベル検出特性制御回路とを備えたものであ
ることを特徴とするAGC増幅回路。
4. The AGC amplifier circuit according to claim 3, wherein the AGC control circuit receives an output of the A / D converter and the digital signal processing circuit as an input, and outputs the A / D converter and the digital signal processing circuit. A first and second level detector for detecting the level of each output before the output of the AGC control circuit is selected; and a characteristic of each of the first and second level detectors, And a level detection characteristic control circuit for controlling in accordance with a control signal input from a control input terminal of the AGC amplifier.
【請求項5】 請求項3記載のAGC増幅回路におい
て、 前記AGC制御回路は、 前記A/D変換器およびデジタル信号処理回路の出力を
入力とし、当該A/D変換器およびデジタル信号処理回
路の出力によるAGCアンプ制御のタイミングの調整
を、当該A/D変換器および前記デジタル信号処理回路
の出力が選択される以前に行う第1および第2のタイミ
ング調整回路と、 前記第1および第2のタイミング調整回路のそれぞれの
特性を、単一の制御入力端子からの制御信号に応じて制
御するタイミング調整特性制御回路とを備えたものであ
ることを特徴とするAGC増幅回路。
5. The AGC amplifier circuit according to claim 3, wherein the AGC control circuit receives an output of the A / D converter and the digital signal processing circuit as an input, and outputs the A / D converter and the digital signal processing circuit. First and second timing adjustment circuits for adjusting the timing of AGC amplifier control by the output before the output of the A / D converter and the digital signal processing circuit are selected; and the first and second timing adjustment circuits. An AGC amplifier circuit comprising: a timing adjustment characteristic control circuit that controls respective characteristics of the timing adjustment circuit according to a control signal from a single control input terminal.
【請求項6】 請求項3記載のAGC増幅回路におい
て、 前記AGC制御回路は、 前記A/D変換器およびデジタル信号処理回路の出力を
入力とし、当該A/D変換器およびデジタル信号処理回
路の出力から検出されたレベル値をアナログ値に変換す
るD/A変換器と、 前記D/A変換器の特性を、単一の制御入力端子から入
力された制御信号に応じて制御するD/A変換特性制御
回路とを備えたものであることを特徴とするAGC増幅
回路。
6. The AGC amplifier circuit according to claim 3, wherein the AGC control circuit receives an output of the A / D converter and a digital signal processing circuit as an input, and outputs the A / D converter and the digital signal processing circuit. A D / A converter for converting a level value detected from an output into an analog value; and a D / A for controlling characteristics of the D / A converter in accordance with a control signal input from a single control input terminal. An AGC amplifier circuit comprising a conversion characteristic control circuit.
【請求項7】 請求項3記載のAGC増幅回路におい
て、 前記AGC制御回路は、 前記低域通過フィルタの出力と、A/D変換器の出力
と、デジタル信号処理回路の出力に基づく信号を入力と
し、フィルタ処理を行って前記利得制御信号を生成する
制御フィルタと、 前記制御フィルタを、単一の制御入力端子から入力され
た制御信号に応じて制御することにより前記利得制御信
号の追従速度を制御する追従速度制御回路とを備えたも
のであることを特徴とするAGC増幅回路。
7. The AGC amplifier circuit according to claim 3, wherein the AGC control circuit inputs a signal based on an output of the low-pass filter, an output of the A / D converter, and an output of the digital signal processing circuit. And a control filter that performs a filtering process to generate the gain control signal, and controls the control filter according to a control signal input from a single control input terminal to thereby increase the following speed of the gain control signal. An AGC amplifier circuit comprising a tracking speed control circuit for controlling the AGC amplifier circuit.
【請求項8】 請求項3記載のAGC増幅回路におい
て、 前記AGC制御回路は、 前記A/D変換器およびデジタル信号処理回路の出力を
入力とし、当該A/D変換器およびデジタル信号処理回
路の出力のそれぞれのレベル検出を行う第1および第2
のレベル検出器と、 前記第1および第2のレベル検出器の出力を入力とし、
当該A/D変換器およびデジタル信号処理回路の出力に
よるAGCアンプ制御のタイミングの調整を行う第1お
よび第2のタイミング調整回路と、 前記第1および第2のタイミング調整回路の出力のいず
れかを選択する第1の選択回路と、 前記第1の選択回路の出力レベル値をアナログ値に変換
するD/A変換器と、 前記低域通過フィルタの出力と前記D/A変換器の出力
のいずれかを選択する第2の選択回路と、 前記第2の選択回路の出力に対しフィルタ処理を行って
前記利得制御信号を生成する制御フィルタと、 前記第1および第2のレベル検出器、第1および第2の
タイミング調整回路、第1の選択回路、D/A変換器、
第2の選択回路、制御フィルタを、単一の制御入力端子
から入力された制御信号に応じて制御する内部制御回路
とを備えたものであることを特徴とするAGC増幅回
路。
8. The AGC amplifier circuit according to claim 3, wherein the AGC control circuit receives an output of the A / D converter and a digital signal processing circuit as an input, and outputs the A / D converter and the digital signal processing circuit. First and second detection of the level of each output
And the inputs of the first and second level detectors as inputs,
A first and a second timing adjustment circuit for adjusting the timing of the AGC amplifier control by the outputs of the A / D converter and the digital signal processing circuit; and one of the outputs of the first and the second timing adjustment circuits. A first selection circuit for selecting, a D / A converter for converting an output level value of the first selection circuit into an analog value, and an output of the low-pass filter or an output of the D / A converter A second selection circuit for selecting whether or not, a control filter for performing a filtering process on an output of the second selection circuit to generate the gain control signal, the first and second level detectors, And a second timing adjustment circuit, a first selection circuit, a D / A converter,
An AGC amplifier circuit comprising: a second selection circuit; and an internal control circuit that controls a control filter in accordance with a control signal input from a single control input terminal.
【請求項9】 請求項8に記載のAGC制御回路におい
て、 前記制御フィルタの出力をホールドし、当該ホールドし
た信号を前記利得制御信号として出力するホールド回路
を備え、 前記内部制御回路は前記単一の制御入力端子から入力さ
れた制御信号に応じて当該ホールド回路をも制御するこ
とを特徴とするAGC増幅回路。
9. The AGC control circuit according to claim 8, further comprising: a hold circuit that holds an output of said control filter, and outputs the held signal as said gain control signal. An AGC amplifier circuit that also controls the hold circuit according to a control signal input from a control input terminal of the AGC.
JP11208121A 1999-07-22 1999-07-22 Agc amplifying circuit Withdrawn JP2001036365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11208121A JP2001036365A (en) 1999-07-22 1999-07-22 Agc amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11208121A JP2001036365A (en) 1999-07-22 1999-07-22 Agc amplifying circuit

Publications (1)

Publication Number Publication Date
JP2001036365A true JP2001036365A (en) 2001-02-09

Family

ID=16550993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11208121A Withdrawn JP2001036365A (en) 1999-07-22 1999-07-22 Agc amplifying circuit

Country Status (1)

Country Link
JP (1) JP2001036365A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155333A (en) * 2010-01-26 2011-08-11 Yamaha Corp Signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155333A (en) * 2010-01-26 2011-08-11 Yamaha Corp Signal processing circuit

Similar Documents

Publication Publication Date Title
US7408489B2 (en) Method and system for mixed analog-digital automatic gain control
US5422601A (en) Hybrid analog digital automatic gain control gain recovery system
US20070054638A1 (en) Apparatus and method to control audio volume in D class amplifier
JP2820676B2 (en) Optical disk preamplifier for signal processing
JP2001036365A (en) Agc amplifying circuit
JP3158615B2 (en) Digital demodulator
JPH05343994A (en) Analog signal level conversion circuit
JPH0198165A (en) Magnetic disk device
US7085477B2 (en) Television apparatus
JPH04246905A (en) Reproducer
KR100474997B1 (en) Servo processing device with offset elimination function and offset elimination method thereof
KR100246796B1 (en) Apparatus and method for offset compensation of servo loop
JPH10269617A (en) Optical disk device
US6628587B2 (en) Disk drive apparatus including compensation and error correction circuits for having a high accuracy reading capability
JPH06335015A (en) Color signal automatic gain adjustment circuit
KR200147519Y1 (en) High frequency stabilization circuit
JP2901372B2 (en) Noise reduction circuit
JP2001111370A (en) Agc circuit
JP4285507B2 (en) Auto gain control circuit
JPH04120909A (en) Automatic gain control circuit
JP2003229768A (en) Pulse code modulated signal regenerator
JP2004281036A (en) Digital equalization system
JPH0993127A (en) Signal processing circuit
JP2005056511A (en) Servo control method, servo control circuit, and optical disk drive provided with servo control circuit
KR20000042422A (en) Compact disk player for controlling time constant value of radio frequency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731