JP2001034499A - In-circuit emulator - Google Patents
In-circuit emulatorInfo
- Publication number
- JP2001034499A JP2001034499A JP11209619A JP20961999A JP2001034499A JP 2001034499 A JP2001034499 A JP 2001034499A JP 11209619 A JP11209619 A JP 11209619A JP 20961999 A JP20961999 A JP 20961999A JP 2001034499 A JP2001034499 A JP 2001034499A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- program
- current consumption
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、任意のプログラム
領域の実行における消費電流を容易に把握できるインサ
ーキットエミュレータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-circuit emulator capable of easily grasping current consumption in executing an arbitrary program area.
【0002】[0002]
【従来の技術】近年、モバイル機器の普及により、マイ
クロコンピュータは処理スピードの向上だけでなく、よ
り電力の低消費化が求められるようになっている。とこ
ろで、旧来のマイクロコンピュータ装置の消費電力の低
減手法は一般的にプログラムの実行を停止させること
や、クロックを停止させて内部ユニットの動作を停止さ
せることで実現していた。しかし、これではプログラム
動作時の消費電力を直接低減させることにはならないた
め、自ずと限界があった。2. Description of the Related Art In recent years, with the spread of mobile devices, microcomputers have been required not only to improve processing speed but also to reduce power consumption. By the way, the conventional method of reducing the power consumption of the microcomputer device is generally realized by stopping the execution of the program or stopping the clock to stop the operation of the internal unit. However, this does not directly reduce the power consumption at the time of the program operation, and thus has its own limit.
【0003】そこで、プログラム実行時の消費電力を低
減させることが重要になっている。プログラム実行時の
消費電力は、マイクロコンピュータ外部のアクセスが少
ないだけでなく、内部ユニットについても、同時に動作
するユニットが少ないほど低減できることが知られてい
るが、命令の種類や組み合わせにより最適なプログラム
構成を自動的に求めることは容易ではない。[0003] Therefore, it is important to reduce power consumption during program execution. It is known that the power consumption during program execution can be reduced not only by the number of accesses outside the microcomputer but also by the number of simultaneously operating units, but the optimum program configuration depends on the types and combinations of instructions. Is not easy to find automatically.
【0004】実際にはプログラムを組み替え、実行し、
測定した消費電力から最適の組み合わせを見つける手法
がとられている。この場合、一般的にはLSIテスター
を使用したり、システム評価装置を用いて消費電流を測
定している。LSIテスタ上での電流測定は、LSIテ
スタでテストプログラムを実行させ、消費電流を電流計
で測定している。この手法は、クロック単位での制御が
容易にできるため、命令実行単位毎の電流測定が可能で
ある。しかし、その反面、実際のシステムに組み込んで
動作させた場合とは負荷が異なるため、ユーザシステム
で動作させた場合の測定値と大きく異なる場合が多い。In practice, the program is rearranged and executed,
A technique for finding an optimal combination from the measured power consumption is employed. In this case, generally, an LSI tester is used, or the current consumption is measured using a system evaluation device. In the current measurement on the LSI tester, the test program is executed by the LSI tester, and the current consumption is measured by the ammeter. According to this method, control in clock units can be easily performed, so that current measurement can be performed for each instruction execution unit. However, on the other hand, the load differs from the case where the system is operated by incorporating it into an actual system, and thus the measured value often differs greatly from the case where the system is operated by a user system.
【0005】一方、システム評価での電流測定では、L
SIテスタに対してより実機に近いシステムを用意し
て、そこでテストプログラムを動作させて電流を測定す
ることが行われている。このようなシステム評価での電
流測定では、極めてユーザシステムに近い環境での動作
が可能なため、実際のシステムに組み込んだ場合と同等
の消費電流が測定できる。しかし、その反面、クロック
毎の制御ができないため、多くの場合プログラムを繰り
返しループで実行させて消費電流を測定している。この
ようにシステム評価での電流測定ではLSIテスタのよ
うな命令実行単位の電流測定は出来ない。On the other hand, in the current measurement in the system evaluation, L
For an SI tester, a system closer to an actual machine is prepared, and a test program is operated there to measure current. In the current measurement in such a system evaluation, the operation can be performed in an environment very close to the user system, so that the current consumption equivalent to that in the case of being incorporated in an actual system can be measured. However, on the other hand, since control cannot be performed for each clock, in many cases, a program is repeatedly executed in a loop to measure current consumption. As described above, in the current measurement in the system evaluation, the current cannot be measured in instruction execution units as in an LSI tester.
【0006】そこで、前述の電流測定における問題を解
決するために、インサーキットエミュレータを用いて実
際にユーザシステムと結合した状態にして、ターゲット
マイコンにおける電流を測定する装置が報告されてい
る。In order to solve the above-mentioned problem in the current measurement, there has been reported an apparatus for measuring a current in a target microcomputer in a state where the current is actually connected to a user system using an in-circuit emulator.
【0007】図7は、このような従来のインサーキット
エミュレータ1の構成を示すブロック図である。この従
来のインサーキットエミュレータ1は、ターゲットマイ
コン6の電源端子とターゲットマイコン6へ電流を供給
する電源ライン3との間に接続された、電流値をアナロ
グ電圧信号に変換するI−V変換回路4と、I−V変換
回路4が出力するアナログ電圧信号をディジタル値に変
換するA/D変換部5と、ユーザシステム8を制御する
ターゲットマイコン6と、ICE制御回路10と、トレ
ース回路7などから構成されている。なお、I−V変換
回路4とA/D変換部5によりターゲットマイコン6で
消費する電流値をディジタル値として出力する電流値−
ディジタル変換回路2が構成される。FIG. 7 is a block diagram showing the configuration of such a conventional in-circuit emulator 1. As shown in FIG. The conventional in-circuit emulator 1 comprises an IV conversion circuit 4 connected between a power supply terminal of a target microcomputer 6 and a power supply line 3 for supplying a current to the target microcomputer 6 for converting a current value into an analog voltage signal. An A / D converter 5 for converting an analog voltage signal output from the IV converter 4 into a digital value; a target microcomputer 6 for controlling the user system 8; an ICE control circuit 10; It is configured. The current value consumed by the target microcomputer 6 by the IV conversion circuit 4 and the A / D converter 5 is output as a digital value.
The digital conversion circuit 2 is configured.
【0008】次に、動作について説明する。このインサ
ーキットエミュレータでは、ターゲットマイコン6の電
源端子へ電流を供給する電源ライン3の消費電流を電圧
信号にI−V変換回路4によりI−V変換し、さらにこ
の電圧信号をA/D変換部5を経てディジタル値として
クロック毎または命令実行毎にトレースデータの一部に
書き込み、命令毎に消費される電流値を観測する。Next, the operation will be described. In this in-circuit emulator, the current consumption of the power supply line 3 for supplying a current to the power supply terminal of the target microcomputer 6 is converted into a voltage signal by the IV conversion circuit 4, and the voltage signal is further converted into an A / D converter. After 5, a digital value is written into a part of the trace data every clock or every instruction execution, and the current value consumed for each instruction is observed.
【0009】ところで、近年ではシステム高速化のため
にパイプライン処理方式のマイクロコンピュータが出現
してきている。このようなパイプライン処理方式のマイ
クロコンピュータは、複数のユニットが同時に動作する
だけでなく、命令の実行に伴う内部ユニットの動作が、
必ずしも命令の並んでいる順番に動作するとは限らな
い。このため、図7に示したインサーキットエミュレー
タのようにクロック単位または命令単位で電流値の測定
結果を残しても、その値が必ずしも該当する命令による
動作時の電流値を正確に表わしているとは限らない。In recent years, microcomputers of the pipeline processing type have appeared in order to speed up the system. In such a microcomputer of the pipeline processing type, not only a plurality of units operate at the same time, but also an operation of an internal unit accompanying execution of an instruction,
They do not always operate in the order in which the instructions are arranged. Therefore, even if the measurement result of the current value is left in units of clocks or instructions as in the in-circuit emulator shown in FIG. 7, it is not always necessary that the value accurately represents the current value during operation by the corresponding instruction. Not necessarily.
【0010】図8は、このようなパイプライン動作によ
って命令が実行される様子を示す説明図、図9は従来の
インサーキットエミュレータによる消費電流値が書き込
まれたトレースデータの一例を示す説明図である。図8
に示すようにパイプライン動作によって命令が実行され
る場合には、例えば7クロック目にフェッチされたスト
ア命令が10クロック目に実行され、さらに命令に伴う
メモリへの書き込み動作が、サブルーチンの最後の命令
がフェッチされる11クロック目よりも後の12クロッ
ク目で発生している。このようにクロック毎に消費電流
を計測しただけでは、命令の組み合わせに依存する消費
電流の変化を正確に知ることはできない。FIG. 8 is an explanatory diagram showing how an instruction is executed by such a pipeline operation, and FIG. 9 is an explanatory diagram showing an example of trace data in which a current consumption value is written by a conventional in-circuit emulator. is there. FIG.
In the case where an instruction is executed by a pipeline operation as shown in (1), for example, a store instruction fetched at the seventh clock is executed at the tenth clock, and a write operation to the memory accompanying the instruction is executed at the end of the subroutine. It occurs at the twelfth clock after the eleventh clock at which the instruction is fetched. Only by measuring the current consumption for each clock as described above, it is not possible to accurately know the change in the current consumption depending on the combination of instructions.
【0011】[0011]
【発明が解決しようとする課題】従来のインサーキット
エミュレータによる命令実行時における消費電流の測定
手法、すなわちクロック単位または命令単位で電流値の
測定結果を残し、これによりターゲットマイコンの命令
実行時の消費電流を判定する手法では、ターゲットマイ
コンがパイプライン処理を行うような場合には消費電流
の変化を正確に知ることができない課題があった。A conventional method of measuring current consumption when executing an instruction by an in-circuit emulator, that is, leaving a measurement result of a current value in clock units or instruction units, thereby consuming the target microcomputer when executing instructions. The current determination method has a problem that when the target microcomputer performs a pipeline process, it is not possible to accurately know a change in current consumption.
【0012】そこで、本発明の目的は、命令の組み合わ
せ、命令の配置に依存する消費電流の違いを正確に把握
でき、プログラム実行時に最も電流を消費するプログラ
ムを容易に特定可能にするインサーキットエミュレータ
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an in-circuit emulator capable of accurately grasping a difference in current consumption depending on a combination of instructions and an arrangement of instructions and easily specifying a program consuming the most current at the time of program execution. Is to provide.
【0013】[0013]
【課題を解決するための手段】本発明に係るインサーキ
ットエミュレータは、イベント検出を行うイベント検出
回路と、該イベント検出回路におけるイベント検出をも
とに制御される前記消費電流値の積算回路とを備えたこ
とを特徴とする。An in-circuit emulator according to the present invention comprises an event detection circuit for detecting an event, and a circuit for integrating the current consumption value controlled based on the event detection in the event detection circuit. It is characterized by having.
【0014】本発明のインサーキットエミュレータは、
設定された開始アドレスおよび終了アドレスなどにより
規定されるプログラム領域の実行期間をイベントとして
検出し、この検出結果をもとに、ターゲットマイコンに
おける前記プログラム領域の実行期間内の消費電流を積
算値として検出可能にし、命令の組み合わせ、命令の配
置に依存する消費電流の違いの正確な把握、プログラム
実行時に最も電流を消費するプログラムの特定を容易に
する。An in-circuit emulator according to the present invention comprises:
The execution period of the program area defined by the set start address and end address is detected as an event, and based on the detection result, the current consumption of the target microcomputer within the execution period of the program area is detected as an integrated value. This makes it possible to accurately grasp the difference in current consumption depending on the combination of instructions and the arrangement of instructions, and to easily identify the program that consumes the most current when executing the program.
【0015】[0015]
【発明の実施の形態】以下、本発明の実施の一形態につ
いて説明する。本発明は、ターゲットマイコンの電源電
流値を計測し、その結果をプログラムの実行履歴ととも
に蓄積する記憶装置を有するインサーキットエミュレー
タにおいて、イベント検出によって制御される電源電流
値の積算回路を設けたことを特徴としている。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. The present invention provides an in-circuit emulator having a storage device that measures a power supply current value of a target microcomputer and accumulates the result together with a program execution history, wherein an integrator circuit for a power supply current value controlled by event detection is provided. Features.
【0016】図1は、本実施の形態によるマイコン消費
電流計測機能を有したインサーキットエミュレータ1a
の構成を示すブロック図である。このインサーキットエ
ミュレータ1aにおけるターゲットマイコン6の消費電
流計測機能は、ターゲットマイコン6の電源端子と、当
該電源端子と電源供給ライン3との間に接続された電流
値−ディジタル変換回路2と、該電流値−ディジタル変
換回路2から出力されたディジタル値に変換された電流
値の積算値を算出する積算回路12と、ターゲットマイ
コン6が実行するプログラムの実行アドレス値を検出す
るイベント検出回路11と、該イベント検出回路11か
らの出力をもとに積算回路12の積算値をクリアするク
リア信号13と、プログラムの実行アドレス18と前記
積算回路12の出力結果16を記録するトレース回路7
から構成される。電流値−ディジタル変換回路2は、I
−V変換回路4とA/D変換部5を有し、ターゲットマ
イコン6で消費する電流値をディジタル値として出力す
る。FIG. 1 shows an in-circuit emulator 1a having a microcomputer current consumption measuring function according to the present embodiment.
FIG. 3 is a block diagram showing the configuration of FIG. The function of measuring the current consumption of the target microcomputer 6 in the in-circuit emulator 1 a includes a power supply terminal of the target microcomputer 6, a current value-digital conversion circuit 2 connected between the power supply terminal and the power supply line 3, An integration circuit 12 for calculating an integrated value of the current value converted into a digital value output from the value-digital conversion circuit 2; an event detection circuit 11 for detecting an execution address value of a program executed by the target microcomputer 6; A clear signal 13 for clearing the integrated value of the integrating circuit 12 based on an output from the event detecting circuit 11; a trace circuit 7 for recording an execution address 18 of the program and an output result 16 of the integrating circuit 12;
Consists of The current-to-digital conversion circuit 2 calculates I
It has a -V conversion circuit 4 and an A / D converter 5, and outputs a current value consumed by the target microcomputer 6 as a digital value.
【0017】なお、符号8はターゲットマイコン6によ
り制御されるユーザシステム、符号9はこのインサーキ
ットエミュレータ1aに供給されるクロック信号、符号
10aはICE制御回路部である。Reference numeral 8 denotes a user system controlled by the target microcomputer 6, reference numeral 9 denotes a clock signal supplied to the in-circuit emulator 1a, and reference numeral 10a denotes an ICE control circuit.
【0018】図2は、積算回路12の構成を示すブロッ
ク図であり、加算(フルアダー)回路15とラッチ回路
14を有しており、クロック信号によりクロック毎に加
算回路15の加算結果がサンプリングされ、ディジタル
値に変換された電流値(電源電流値)を直前までの積算
値に加算していく。この積算回路12で演算された電流
値は、トレース回路7で記録される。また、ラッチ回路
14から出力された積算値はイベント検出回路11から
出力されるクリア信号により“0”に初期化される。FIG. 2 is a block diagram showing the configuration of the integrating circuit 12. The integrating circuit 12 includes an adding (full adder) circuit 15 and a latch circuit 14. The addition result of the adding circuit 15 is sampled for each clock by a clock signal. Then, the current value (power supply current value) converted into a digital value is added to the integrated value up to immediately before. The current value calculated by the integrating circuit 12 is recorded by the trace circuit 7. The integrated value output from the latch circuit 14 is initialized to “0” by a clear signal output from the event detection circuit 11.
【0019】図3は、イベント検出回路11の構成を示
す回路図である。このイベント検出回路11は、アドレ
スラッチ20,21と比較器22,23とR−Sフリッ
プフロップ(積算動作制御回路)19を備えている。ア
ドレスラッチ20はユーザが設定するイベント条件(こ
こでは積算の開始アドレス)を保持するものである。ア
ドレスラッチ21はユーザが設定するイベント条件(こ
こでは積算の終了アドレス)を保持するものである。比
較器22はプログラム実行アドレス信号と開始アドレス
とが一致すると一致信号24を出力するものである。比
較器23はプログラム実行アドレス信号と終了アドレス
とが一致すると一致信号25を出力するものである。FIG. 3 is a circuit diagram showing the configuration of the event detection circuit 11. The event detection circuit 11 includes address latches 20 and 21, comparators 22 and 23, and an RS flip-flop (integration operation control circuit) 19. The address latch 20 holds an event condition set by the user (here, an integration start address). The address latch 21 holds an event condition set by the user (here, an end address of integration). The comparator 22 outputs a match signal 24 when the program execution address signal matches the start address. The comparator 23 outputs a match signal 25 when the program execution address signal matches the end address.
【0020】R−Sフリップフロップ19は、プログラ
ム実行アドレスがユーザの指定した開始アドレスになる
とセットされ、またユーザの指定した終了アドレスにな
るとリセットされる。このR−Sフリップフロップ19
のQ出力は、前記開始アドレスから前記終了アドレスま
でのプログラム実行期間以外では図2に示すラッチ回路
14をクリアするクリア信号として積算回路12へ出力
される。The RS flip-flop 19 is set when the program execution address reaches the start address specified by the user, and is reset when the program execution address reaches the end address specified by the user. This RS flip-flop 19
Is output to the integrating circuit 12 as a clear signal for clearing the latch circuit 14 shown in FIG. 2 except during the program execution period from the start address to the end address.
【0021】なお、図1に示すブロック図には、トレー
ス回路7から蓄積されたデータを読み出す読出手段と、
イベント検出回路11への開始アドレスおよび終了アド
レスの設定手段については図示していないが、当業者に
とって周知であり、また本発明とは直接関係しないの
で、その詳細な構成は省略する。The block diagram shown in FIG. 1 includes a reading means for reading data accumulated from the trace circuit 7,
Means for setting the start address and the end address to the event detection circuit 11 are not shown, but are well known to those skilled in the art, and since they are not directly related to the present invention, the detailed configuration is omitted.
【0022】次に、本実施の形態の動作について説明す
る。図4は、図1に示す各部の動作について示したタイ
ミング図である。図4のタイミング図に示すように、プ
ログラム実行に伴って変化するターゲットマイコン6の
電源電流Iddは電流値−ディジタル変換回路2により
クロック毎にサンプリングされディジタル値に変換され
た後、積算回路12に送られる。また、これとは別にイ
ベント検出回路11ではプログラム実行アドレス信号
と、あらかじめユーザによって設定された開始アドレス
(ここでは1200H)が比較される。そして、4クロ
ック目でプログラムの開始アドレスが検出され、スター
トイベント信号が生成される。Next, the operation of this embodiment will be described. FIG. 4 is a timing chart showing the operation of each unit shown in FIG. As shown in the timing chart of FIG. 4, the power supply current Idd of the target microcomputer 6 that changes with the execution of the program is sampled for each clock by the current-to-digital conversion circuit 2 and is converted to a digital value. Sent. Apart from this, the event detection circuit 11 compares the program execution address signal with a start address (1200H in this case) set in advance by the user. Then, the start address of the program is detected at the fourth clock, and a start event signal is generated.
【0023】このスタートイベント信号により積算回路
12のクリア信号が解除されるため、クロック毎にA/
D変換回路5の出力を積算し始める (4クロック〜14
クロック)。さらに、イベント検出回路11では、終了
アドレス(1268H)に対してストップイベントが生
成され(14クロック)、クリア信号がアクティブにな
る。ここまでの積算回路12の出力はプログラム実行ア
ドレス信号等とともにトレース回路7に記録される。Since the clear signal of the integrating circuit 12 is released by this start event signal, A / A
Start integrating the output of the D conversion circuit 5 (4 clocks to 14
clock). Further, in the event detection circuit 11, a stop event is generated for the end address (1268H) (14 clocks), and the clear signal becomes active. The output of the integrating circuit 12 so far is recorded in the trace circuit 7 together with a program execution address signal and the like.
【0024】このようにユーザが消費電流を計測したい
プログラムの領域の先頭アドレスと終了アドレスを、そ
れぞれイベント検出回路11のアドレスラッチ20,2
1に設定することにより、ターゲットマイコン6がプロ
グラムの前記領域を実行している間に消費する電流値を
積算回路12により積算する。As described above, the start address and the end address of the program area where the user wants to measure the current consumption are stored in the address latches 20 and 2 of the event detection circuit 11, respectively.
By setting the value to 1, the current value consumed while the target microcomputer 6 executes the area of the program is integrated by the integration circuit 12.
【0025】なお、本実施の形態におけるトレース回路
7に記録されたトレースデータの表示例を図5に示す。
このトレースデータは、サブルーチン内で消費される電
流を測定した結果である。図5では、サブルーチンの末
尾(積算結果の最終値)のデータだけを表示するように加
工したため、各サブルーチンの通過毎の消費電流の変化
が明らかになる。FIG. 5 shows a display example of trace data recorded in the trace circuit 7 in the present embodiment.
This trace data is the result of measuring the current consumed in the subroutine. In FIG. 5, since the data is processed so that only the data at the end of the subroutine (final value of the integration result) is displayed, the change in the current consumption at each passage of each subroutine becomes clear.
【0026】また図6は、本実施の形態におけるターゲ
ットマイコン6がパイプライン処理方式の動作を行なっ
ているときの、開始アドレスと終了アドレスとで設定さ
れた消費電流の積算区間を従来のトレース区間との対比
において示す説明図であり、パイプライン処理方式の動
作を行なっているときの消費電流がその積算値として正
確に把握できる。FIG. 6 shows an integrated section of the current consumption set by the start address and the end address when the target microcomputer 6 in the present embodiment is operating in the pipeline processing mode. FIG. 11 is an explanatory diagram showing the current consumption when the operation of the pipeline processing method is performed, which can be accurately grasped as its integrated value.
【0027】従って、ユーザはプログラム実行時にもっ
とも電流を消費するプログラムを特定することが出来る
という効果を得られるだけでなく、パイプライン処理方
式の動作に起因する命令の組み合わせ、命令の配置に依
存する消費電流の違いを正確に把握でき、ユーザは低消
費電力に最適化したプログラムに効率よく変更できる効
果がある。Therefore, the user can not only obtain the effect of specifying the program that consumes the most current at the time of executing the program, but also depends on the combination of instructions and the arrangement of instructions caused by the operation of the pipeline processing method. The difference in current consumption can be accurately grasped, and the user can efficiently change to a program optimized for low power consumption.
【0028】なお、以上説明した実施の形態では、ター
ゲットマイコン6の消費電流を電源供給ライン3からタ
ーゲットマイコン6へ流れ込む電流値として測定する構
成であったが、ターゲットマイコン6とグランド間にお
けるターゲットマイコン6からグランドへ流れ出る電流
値、または両者を考慮した電流値を測定する構成であっ
てもよい。このように構成した場合には、ユーザシステ
ム8との間の信号の入出力をも考慮したターゲットマイ
コン6の消費電流の測定が可能になる効果がある。In the above-described embodiment, the current consumption of the target microcomputer 6 is measured as the current flowing from the power supply line 3 to the target microcomputer 6, but the target microcomputer between the target microcomputer 6 and the ground is measured. Alternatively, a configuration may be adopted in which the current value flowing from 6 to the ground or the current value considering both of them is measured. With such a configuration, there is an effect that the current consumption of the target microcomputer 6 can be measured in consideration of the input and output of signals to and from the user system 8.
【0029】[0029]
【発明の効果】以上のように、本発明によれば、プログ
ラム実行時にもっとも電流を消費するプログラムを特定
することが出来るだけでなく、その領域のプログラムを
変更した場合の電流消費の違いを明確に知ることがで
き、最も電流消費の少ないプログラムへの効率のよい変
更が容易になる効果がある。また、最近のほとんどのマ
イコンで行われているパイプライン処理方式の動作に起
因する命令の組み合わせ、または命令の配置に依存する
消費電流の違いをも正確に把握できる効果がある。As described above, according to the present invention, not only can the program that consumes the most current during program execution be specified, but also the difference in current consumption when the program in that area is changed is clarified. This makes it easy to efficiently change to a program that consumes the least amount of current. In addition, there is an effect that a difference in current consumption depending on a combination of instructions or an instruction arrangement caused by the operation of the pipeline processing method performed in most recent microcomputers can be accurately grasped.
【図1】本発明の実施の形態のインサーキットエミュレ
ータの構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an in-circuit emulator according to an embodiment of the present invention.
【図2】本発明の実施の形態のインサーキットエミュレ
ータにおける積算回路の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an integrating circuit in the in-circuit emulator according to the embodiment of the present invention.
【図3】本発明の実施の形態のインサーキットエミュレ
ータにおけるイベント検出回路の構成を示すブロック図
である。FIG. 3 is a block diagram illustrating a configuration of an event detection circuit in the in-circuit emulator according to the embodiment of the present invention.
【図4】本発明の実施の形態のインサーキットエミュレ
ータの各部の動作を示すタイミング図である。FIG. 4 is a timing chart showing the operation of each unit of the in-circuit emulator according to the embodiment of the present invention.
【図5】本発明の実施の形態のインサーキットエミュレ
ータにおけるトレース回路に記録されたトレースデータ
の表示例を示す説明図である。FIG. 5 is an explanatory diagram showing a display example of trace data recorded in a trace circuit in the in-circuit emulator according to the embodiment of the present invention.
【図6】本発明の実施の形態のインサーキットエミュレ
ータにおけるターゲットマイコンがパイプライン処理方
式の動作を行なっているときの消費電流の積算区間を従
来のトレース区間との対比において示す説明図である。FIG. 6 is an explanatory diagram showing an integrated section of current consumption when the target microcomputer in the in-circuit emulator according to the embodiment of the present invention performs an operation of the pipeline processing method, in comparison with a conventional trace section.
【図7】従来のインサーキットエミュレータの構成を示
すブロック図である。FIG. 7 is a block diagram showing a configuration of a conventional in-circuit emulator.
【図8】パイプライン動作によって命令が実行される様
子を示す説明図である。FIG. 8 is an explanatory diagram showing how an instruction is executed by a pipeline operation.
【図9】従来のインサーキットエミュレータによる消費
電流値が書き込まれたトレースデータの一例を示す説明
図である。FIG. 9 is an explanatory diagram showing an example of trace data in which a current consumption value by a conventional in-circuit emulator is written.
1a……インサーキットエミュレータ、11……イベン
ト検出回路、12……積算回路、14……ラッチ回路、
15……加算回路、19……R−Sフリップフロップ
(積算動作制御回路)、20,21……アドレスラッ
チ、22,23……比較器。1a: In-circuit emulator, 11: Event detection circuit, 12: Integration circuit, 14: Latch circuit,
15 ... addition circuit, 19 ... RS flip-flop (integration operation control circuit), 20, 21 ... address latch, 22, 23 ... comparator.
Claims (4)
し、該計測した結果をプログラムの実行履歴とともに蓄
積するインサーキットエミュレータにおいて、 イベント検出を行うイベント検出回路と、 該イベント検出回路におけるイベント検出をもとに制御
される前記消費電流値の積算回路と、 を備えたことを特徴とするインサーキットエミュレー
タ。1. An in-circuit emulator that measures a current consumption value of a target microcomputer and accumulates the measurement result together with a program execution history. An in-circuit emulator for detecting an event, and an event detection circuit for detecting an event. An in-circuit emulator characterized by comprising: a circuit for integrating the current consumption value controlled by:
行アドレス信号と、設定された開始アドレスおよび終了
アドレスとをもとに、前記積算回路が消費電流値を積算
するプログラム領域を規定することを特徴とする請求項
1記載のインサーキットエミュレータ。2. The method according to claim 1, wherein the event detection circuit defines a program area in which the integration circuit integrates a current consumption value based on a program execution address signal and a set start address and end address. The in-circuit emulator according to claim 1, wherein
始アドレスおよび終了アドレスを保持するアドレスラッ
チと、該アドレスラッチに保持された前記開始アドレス
および終了アドレスとプログラム実行アドレスとを比較
する比較器と、該比較器から出力された一致信号をもと
に前記積算回路による消費電流値の積算動作の開始およ
び終了を制御する積算動作制御回路とを備えていること
を特徴とする請求項2記載のインサーキットエミュレー
タ。3. An event detection circuit comprising: an address latch for holding a set start address and an end address; and a comparator for comparing the start address and the end address held in the address latch with a program execution address. And an integration operation control circuit for controlling start and end of the integration operation of the consumed current value by the integration circuit based on the coincidence signal output from the comparator. In-circuit emulator.
ンのサンプリング消費電流値を直前までの消費電流積算
値に加算する加算回路と、該加算回路の加算結果を保持
し出力するとともに、該保持した加算結果を前記直前ま
での消費電流積算値として前記加算回路へ与えるラッチ
回路とを有し、前記積算動作制御回路は、前記比較器か
ら出力された一致信号をもとに前記ラッチ回路のリセッ
ト解除信号を生成し、該リセット解除信号をもとに、前
記開始アドレスおよび終了アドレスにより規定されるプ
ログラム領域実行中の期間、前記ラッチ回路のリセット
を解除し、前記積算回路による前記ターゲットマイコン
の消費電流値の積算動作を制御することを特徴とする請
求項3記載のインサーキットエミュレータ。4. An accumulator circuit for adding a sampling current consumption value of the target microcomputer to a current consumption integrated value immediately before, for holding and outputting an addition result of the addition circuit, and for holding the held addition result. A latch circuit for providing a result to the addition circuit as a current consumption integrated value up to the immediately preceding time, wherein the integration operation control circuit outputs a reset release signal of the latch circuit based on a coincidence signal output from the comparator. Is generated, and the reset of the latch circuit is released during the execution of the program area defined by the start address and the end address, based on the reset release signal, and the current consumption value of the target microcomputer by the integrating circuit is released. 4. The in-circuit emulator according to claim 3, wherein the integrating operation is controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11209619A JP2001034499A (en) | 1999-07-23 | 1999-07-23 | In-circuit emulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11209619A JP2001034499A (en) | 1999-07-23 | 1999-07-23 | In-circuit emulator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001034499A true JP2001034499A (en) | 2001-02-09 |
Family
ID=16575806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11209619A Pending JP2001034499A (en) | 1999-07-23 | 1999-07-23 | In-circuit emulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001034499A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062106A (en) * | 2003-08-19 | 2005-03-10 | Toshiba Corp | Trace data processor, trace data processing method, and trace data processing program |
WO2005062182A1 (en) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp. | Semiconductor integrated circuit device |
JP2010191937A (en) * | 2008-08-22 | 2010-09-02 | Fujitsu Ltd | Computer device and method for sampling power consumption |
JP2011253413A (en) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | Semiconductor integrated circuit, operation method for the semiconductor integrated circuit, and debug system |
JP2013109442A (en) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | Design support device, design support method, and design support program |
US9600388B2 (en) | 2012-01-31 | 2017-03-21 | Nec Corporation | Information processing apparatus that computes power consumption for CPU command |
-
1999
- 1999-07-23 JP JP11209619A patent/JP2001034499A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062106A (en) * | 2003-08-19 | 2005-03-10 | Toshiba Corp | Trace data processor, trace data processing method, and trace data processing program |
WO2005062182A1 (en) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp. | Semiconductor integrated circuit device |
JP2010191937A (en) * | 2008-08-22 | 2010-09-02 | Fujitsu Ltd | Computer device and method for sampling power consumption |
US8645718B2 (en) | 2008-08-22 | 2014-02-04 | Fujitsu Limited | Apparatus and method for sampling power consumption |
JP2011253413A (en) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | Semiconductor integrated circuit, operation method for the semiconductor integrated circuit, and debug system |
JP2013109442A (en) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | Design support device, design support method, and design support program |
US9600388B2 (en) | 2012-01-31 | 2017-03-21 | Nec Corporation | Information processing apparatus that computes power consumption for CPU command |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0162418A2 (en) | Semiconductor memory test equipment | |
JP4523656B2 (en) | Computer testing method and computer system | |
US9995791B2 (en) | Power consumption monitoring device for a power source | |
US6820222B2 (en) | Apparatus and method for processor power measurement in a digital signal processor using trace data and simulation techniques | |
US5383137A (en) | Emulation system and method for development of a low power data processor | |
JP2001034499A (en) | In-circuit emulator | |
US7263640B2 (en) | LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module | |
US5528136A (en) | VLSI component tester with average current measuring capability | |
US20060181560A1 (en) | Power consumption debugging in mobile terminals | |
US6829701B2 (en) | Watchpoint engine for a pipelined processor | |
US5740087A (en) | Apparatus and method for regulating power consumption in a digital system | |
JP2002513474A (en) | Integrated circuit tester with at least one quasi-autonomous test equipment | |
JP3238867B2 (en) | Battery voltage measuring method and device | |
JP2004348568A (en) | Debug system device | |
JP3163568B2 (en) | IC test equipment | |
CN106338699A (en) | Dummy load circuit | |
JP2008275411A (en) | Monitoring device | |
JPH09166456A (en) | Measurement system | |
JP2001153915A (en) | Ic tester, and testing method for ic | |
JP2001174513A (en) | Semiconductor integrated circuit device | |
JP4703952B2 (en) | IC test equipment | |
JPH082629Y2 (en) | LSI tester | |
JP2882413B2 (en) | High-speed average pass / fail judgment device | |
CN117389246A (en) | Method for testing sleep current of electronic control unit and related device | |
JPS6346551A (en) | Debugging device for microprocessor |