JP2001028349A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2001028349A
JP2001028349A JP11199503A JP19950399A JP2001028349A JP 2001028349 A JP2001028349 A JP 2001028349A JP 11199503 A JP11199503 A JP 11199503A JP 19950399 A JP19950399 A JP 19950399A JP 2001028349 A JP2001028349 A JP 2001028349A
Authority
JP
Japan
Prior art keywords
film
cobalt
silicide
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11199503A
Other languages
Japanese (ja)
Inventor
Takashi Noma
崇 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11199503A priority Critical patent/JP2001028349A/en
Publication of JP2001028349A publication Critical patent/JP2001028349A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve workability of a cobalt silicide process. SOLUTION: Related to a manufacturing process for a semiconductor device of a cobalt silicide process structure on a cobalt film 37 formed over a silicide formation region, an oxidation suppressing film (cobalt nitride film 38) comprising the same component as the cobalt film 37 is laminated, and then via the cobalt nitride film 38, a process is included in which the cobalt film 37 is thermally processed for siliciding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に言えば半導体装置のシリサイドプロセ
スにおけるシリサイド膜の形成技術に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a technique for forming a silicide film in a silicide process of a semiconductor device.

【0002】[0002]

【従来の技術】図3及び図4は従来のシリサイド膜、特
にチタンシリサイドプロセスにおけるチタンシリサイド
膜の形成について説明する図である。
2. Description of the Related Art FIGS. 3 and 4 are views for explaining formation of a conventional silicide film, particularly a titanium silicide film in a titanium silicide process.

【0003】ここで、MOSトランジスタのポリシリコ
ンゲートとソース・ドレイン領域の表層に選択的、自己
整合的にシリサイド構造を形成することで、ポリシリコ
ンゲートの配線抵抗と、ソース・ドレイン領域の寄生抵
抗を減少させ、配線遅延とコンダクタンス劣化を抑制す
ることができる。
Here, by selectively and self-aligningly forming a silicide structure on the polysilicon gate of the MOS transistor and the surface layer of the source / drain region, the wiring resistance of the polysilicon gate and the parasitic resistance of the source / drain region are formed. , And wiring delay and conductance degradation can be suppressed.

【0004】シリサイド形成方法は、先ず、図3(A)
に示すように一導電型、例えばP型の半導体ウエハ1に
素子分離膜2を形成し、活性領域上にゲート酸化膜を介
してポリシリコンゲート3を形成し、該ポリシリコンゲ
ート3に隣接するようにウエハ表層に逆導電型、例えば
N型のソース・ドレイン領域4を形成した後に、ポリシ
リコンゲート3の側壁部に側壁絶縁膜5を形成する。
[0004] In the silicide forming method, first, FIG.
As shown in FIG. 1, an element isolation film 2 is formed on a semiconductor wafer 1 of one conductivity type, for example, a P-type, a polysilicon gate 3 is formed on an active region via a gate oxide film, and is adjacent to the polysilicon gate 3. After the source / drain regions 4 of the opposite conductivity type, for example, N-type, are formed on the surface of the wafer, the sidewall insulating film 5 is formed on the sidewall of the polysilicon gate 3.

【0005】次に、図3(B)に示すように全面に金属
膜、例えばチタン(Ti)膜6を蒸着し熱処理(ラピッ
ト・サーマル・アニール、以下RTAと称す。)して、
前記ポリシリコンゲート3とソース・ドレイン領域4の
表層を選択的、自己整合的にシリサイド化する。尚、R
TA処理は、過剰なシリサイド膜化が進まないように2
ステップで行っている。即ち、第1回目のRTA処理を
およそ650℃〜700℃の窒素(N2)雰囲気中で3
0秒ほど行って、準安定なC49相のチタンシリサイド
(TiSi2)膜7Aを形成する。
Next, as shown in FIG. 3B, a metal film, for example, a titanium (Ti) film 6 is deposited on the entire surface and heat-treated (rapid thermal annealing, hereinafter referred to as RTA).
The surface layers of the polysilicon gate 3 and the source / drain regions 4 are selectively and self-aligned into silicide. Note that R
TA treatment is performed to prevent excessive silicide film formation.
Going in steps. That is, the first RTA process is performed in a nitrogen (N 2 ) atmosphere at about 650 ° C. to 700 ° C.
The process is performed for about 0 second to form a metastable C49 phase titanium silicide (TiSi 2 ) film 7A.

【0006】続いて、図4(A)に示すように絶縁膜上
の前記チタンナイトライド膜やチタン膜をアンモニア水
と過酸化水素水の混合液を用いて選択エッチング除去し
た後に、第2回目のRTA処理をおよそ750℃〜85
0℃の窒素雰囲気中で30秒ほど行い、より低抵抗なC
54相の安定なチタンシリサイド(TiSi2)膜7を
形成する。
Subsequently, as shown in FIG. 4A, after the titanium nitride film or the titanium film on the insulating film is selectively etched and removed using a mixed solution of ammonia water and hydrogen peroxide solution, a second etching is performed. RTA treatment of about 750 ° C. to 85
Perform for about 30 seconds in a nitrogen atmosphere at 0 ° C.
A 54-phase stable titanium silicide (TiSi 2 ) film 7 is formed.

【0007】そして、図4(B)に示すように全面に層
間絶縁膜8を形成した後に、前記ソース・ドレイン領域
4上にコンタクトするコンタクトホール9を形成し、ソ
ース・ドレイン領域4上にバリアメタル膜10を介して
金属(例えば、Al合金)配線11を形成している。
Then, as shown in FIG. 4B, after an interlayer insulating film 8 is formed on the entire surface, a contact hole 9 for contacting the source / drain region 4 is formed, and a barrier is formed on the source / drain region 4. A metal (for example, Al alloy) wiring 11 is formed via a metal film 10.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前述し
たシリサイドプロセスは完成された技術ではなく、各種
開発が進められているのが現状である。
However, the silicide process described above is not a completed technology, and various developments are currently underway.

【0009】そして、被シリサイド化膜の材質として、
主にチタン膜が一般的に用いられていた。
Then, as the material of the film to be silicided,
Mainly, a titanium film has been generally used.

【0010】しかしながら、更なる低抵抗化を図るため
に、チタン膜に代わる新たな材質として、コバルト(C
o)膜が注目されてきている。
However, in order to further reduce the resistance, cobalt (C) is used as a new material in place of the titanium film.
o) Films are receiving attention.

【0011】このコバルト膜は前記チタン膜に比して結
晶径が小さく、細線部分での抵抗上昇を引き起こさない
ため、特に細配線構造のものであるとか、ゲート長の短
いものに適用でき、このコバルト膜を用いたシリサイド
プロセスの確立は、例えば0.35μm以降の微細化プ
ロセスを実現する上で重要な技術である。
Since the cobalt film has a smaller crystal diameter than the titanium film and does not cause an increase in resistance in a fine wire portion, it can be applied particularly to a thin wiring structure or a film having a short gate length. Establishing a silicide process using a cobalt film is an important technique for realizing a miniaturization process of, for example, 0.35 μm or less.

【0012】しかしながら、前記コバルト膜は、前記チ
タン膜に比して扱いにくい面を持っていた。即ち、コバ
ルト膜は非常に酸化され易い材質であり、コバルトシリ
サイド(CoSi2)膜を形成する際の熱処理(アニー
ル)工程での酸化を抑制する必要があった。そこで、一
般的に良く知られたバリア膜であるチタンナイトライド
(TiN)膜から成る酸化抑止膜を前記コバルト膜上面
に形成した状態で、アニール処理が行われていた。
However, the cobalt film has a surface that is more difficult to handle than the titanium film. That is, the cobalt film is a material that is very easily oxidized, and it is necessary to suppress the oxidation in the heat treatment (annealing) step when forming the cobalt silicide (CoSi 2 ) film. Therefore, an annealing process has been performed in a state where an oxidation suppressing film made of a titanium nitride (TiN) film, which is a well-known barrier film, is formed on the upper surface of the cobalt film.

【0013】ここで問題となるのが、コバルト膜とチタ
ンナイトライド膜(チタン膜)をスパッタ形成するため
に2台のスパッタ装置または2つのチャンバーが必要で
あるということと、そのためにスループットも低くなっ
てしまうということである。また、通常、過剰なシリサ
イド化反応が起きないように前記アニール工程を2ステ
ップで行っているが、第1回目のアニール工程後のウエ
ットエッチングを行う際に、チタンナイトライド膜の除
去のためのアンモニア水(NH3OH)と過酸化水素水
(H22)によるエッチングと、コバルト膜の除去のた
めの塩酸(HCl)と過酸化水素水(H22)または硫
酸(H2SO4)と過酸化水素水(H22)によるエッチ
ングと、2ステップで行う必要があり、製造工程が複雑
であった。
The problem here is that two sputtering apparatuses or two chambers are required to form a cobalt film and a titanium nitride film (titanium film) by sputtering, and the throughput is low. That is to say. In addition, the annealing step is usually performed in two steps so as not to cause an excessive silicidation reaction. However, when performing wet etching after the first annealing step, the wet etching for removing the titanium nitride film is performed. Etching with aqueous ammonia (NH 3 OH) and aqueous hydrogen peroxide (H 2 O 2 ) and hydrochloric acid (HCl) and aqueous hydrogen peroxide (H 2 O 2 ) or sulfuric acid (H 2 SO 2 ) for removing the cobalt film 4 ) and etching with a hydrogen peroxide solution (H 2 O 2 ) must be performed in two steps, and the manufacturing process is complicated.

【0014】従って、本発明では上記したような酸化さ
れ易い、コバルト膜を用いたシリサイドプロセスにおけ
る作業性向上及び製造工程合理化を可能にする半導体装
置の製造方法を提供することを目的とする。
Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device which is easy to be oxidized as described above and which can improve workability and rationalize a manufacturing process in a silicide process using a cobalt film.

【0015】[0015]

【課題を解決するための手段】そこで、本発明はコバル
トシリサイド構造を有する半導体装置の製造方法におい
て、図2に示すようにシリサイド形成領域上に形成した
コバルト膜37上にこのコバルト膜37と同一成分を含
む酸化抑止膜(窒化コバルト膜38)を積層した後に、
この窒化コバルト膜38を介して前記コバルト膜37を
熱処理してコバルトシリサイド膜39を形成する工程と
を有することを特徴とする。
Accordingly, the present invention relates to a method of manufacturing a semiconductor device having a cobalt silicide structure, wherein a cobalt film 37 formed on a silicide formation region is formed on a cobalt film 37 as shown in FIG. After laminating an oxidation inhibiting film (cobalt nitride film 38) containing components,
Heat-treating the cobalt film 37 via the cobalt nitride film 38 to form a cobalt silicide film 39.

【0016】[0016]

【発明の実施の形態】以下、本発明の半導体装置の製造
方法に係る一実施形態について図面を参照しながら説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0017】図1(A)において、一導電型、例えばP
型の半導体ウエハ31に素子分離膜32を形成し、活性
領域上にゲート酸化膜を介してポリシリコンゲート33
を形成し、該ポリシリコンゲート33に隣接するように
ウエハ表層に逆導電型、例えばN型のソース・ドレイン
領域34を形成した後に、ポリシリコンゲート33の側
壁部に側壁絶縁膜35を形成する。尚、N型の領域内に
P型のソース・ドレイン領域を形成するものでも良い。
In FIG. 1A, one conductivity type, for example, P
A device isolation film 32 is formed on a semiconductor wafer 31 of a mold type, and a polysilicon gate 33 is formed on an active region via a gate oxide film.
Is formed on the surface layer of the wafer so as to be adjacent to the polysilicon gate 33, and then a source / drain region 34 of an N type is formed. . Note that a P-type source / drain region may be formed in an N-type region.

【0018】次に、前記ウエハ31を不図示のスパッタ
装置内に装着した後に、図1(B)に示すようにウエハ
全面に金属膜、例えば、およそ50Å〜300Åの膜厚
のコバルト(Co)膜37をスパッタ蒸着する。
Next, after mounting the wafer 31 in a sputtering apparatus (not shown), as shown in FIG. 1B, a metal film, for example, cobalt (Co) having a film thickness of about 50 to 300.degree. The film 37 is deposited by sputtering.

【0019】続いて、スパッタ装置内で、図1(C)に
示すように前記コバルト膜37上に窒化処理が施された
およそ50Å〜300Åの膜厚の窒化コバルト(Co
N)膜38を形成する。この窒化コバルト膜38は、コ
バルト膜と下地のシリコン膜とを反応させてコバルトシ
リサイド化する際の熱処理(アニール)工程で、このコ
バルト膜が必要以上に酸化されてしまい、コバルトシリ
サイド化の妨げとならないようにするための酸化抑止膜
となる。ここで、窒化コバルト膜38は、コバルト膜3
7形成時に用いたスパッタ装置内に、窒素(N2)ガス
を供給すれば良いため、連続作業が可能となり作業性が
良い。
Subsequently, in the sputtering apparatus, as shown in FIG. 1C, the cobalt film 37 is nitrided on the cobalt film 37 to a thickness of about 50.degree.
N) A film 38 is formed. The cobalt nitride film 38 is oxidized more than necessary in a heat treatment (annealing) step of reacting the cobalt film with the underlying silicon film to form cobalt silicide. It serves as an oxidation inhibiting film for preventing the formation of the film. Here, the cobalt nitride film 38 is
Since a nitrogen (N 2 ) gas may be supplied into the sputtering apparatus used for the formation of 7, continuous work is possible and workability is good.

【0020】本工程は、本発明の特徴を為す工程であ
り、酸化抑止膜としてコバルト膜37と同一の材質を含
む窒化コバルト膜38を形成することで、上述したよう
にコバルト膜37と窒化コバルト膜38は同一のスパッ
タ装置内で形成できるので、作業性が良い。従って、従
来のコバルトシリサイドプロセスのスパッタ蒸着に係わ
る問題、即ち2台のスパッタ装置または2つのチャンバ
ーが必要であるとか、そのためにスループットが悪くな
るといった問題を解消することができる。更に、従来の
コバルト膜とチタンナイトライド膜の組み合わせでは、
後述する第1回目のRTA処理後に上述したように2つ
の薬液を用いて、2つのステップでチタンナイトライド
膜とコバルト膜を除去しなければならないが、本実施形
態のコバルト膜と窒化コバルト膜の組み合わせでは、塩
酸(HCl)と過酸化水素水(H22)または硫酸(H
2SO4)と過酸化水素水(H22)から成る1つの薬液
で処理が可能になり、製造工程の合理化が図れる。
This step is a step which is a feature of the present invention. In this step, a cobalt nitride film 38 containing the same material as the cobalt film 37 is formed as an oxidation suppressing film. Since the film 38 can be formed in the same sputtering apparatus, workability is good. Therefore, it is possible to solve the problem related to the sputter deposition of the conventional cobalt silicide process, that is, the problem that two sputter devices or two chambers are required and that the throughput is deteriorated. Furthermore, in the combination of the conventional cobalt film and titanium nitride film,
As described above, after the first RTA process described below, the titanium nitride film and the cobalt film must be removed in two steps using two chemical solutions. In combination, hydrochloric acid (HCl) and aqueous hydrogen peroxide (H 2 O 2 ) or sulfuric acid (H
The treatment can be performed with one chemical solution composed of 2 SO 4 ) and hydrogen peroxide solution (H 2 O 2 ), and the production process can be streamlined.

【0021】更に付け加えると、チタンナイトライド膜
やタンタルナイトライド(TaN)膜のような既に一般
化された膜質のものでも分かるように、窒化された金属
はバリア性に優れているため、酸化抑止膜として十分に
利用できるものである。従って、安定な低抵抗なコバル
トシリサイド膜を形成することができる。
[0021] In addition, as can be seen from already generalized films such as a titanium nitride film and a tantalum nitride (TaN) film, a nitrided metal has an excellent barrier property, so that oxidation is suppressed. It can be sufficiently used as a film. Therefore, a stable low-resistance cobalt silicide film can be formed.

【0022】そして、前記窒化コバルト膜38を介して
コバルト膜37を熱処理(ラピット・サーマル・アニー
ル、以下RTAと称す。)して、前記ポリシリコンゲー
ト33とソース・ドレイン領域34の表層を選択的にコ
バルトシリサイド(CoSi2)膜を形成する。尚、R
TA処理は、過剰なシリサイド化が進まないように2ス
テップで行う。
Then, the cobalt film 37 is heat-treated (rapid thermal annealing, hereinafter referred to as RTA) through the cobalt nitride film 38 to selectively form the surface layers of the polysilicon gate 33 and the source / drain regions 34. Then, a cobalt silicide (CoSi 2 ) film is formed. Note that R
TA processing is performed in two steps so that excessive silicidation does not progress.

【0023】先ず、図2(A)に示すように第1回目の
RTA処理をおよそ500℃〜600℃の窒素(N2
雰囲気中で30秒ほど行って、準安定なコバルトシリサ
イド膜を形成する(図中のハッチングされた領域参
照)。
First, as shown in FIG. 2A, the first RTA process is performed at about 500 ° C. to 600 ° C. with nitrogen (N 2 ).
This is performed for about 30 seconds in an atmosphere to form a metastable cobalt silicide film (see the hatched area in the figure).

【0024】そして、素子分離膜2や側壁絶縁膜5等の
絶縁膜上の前記窒化コバルト膜や未反応のコバルト膜を
塩酸(HCl)と過酸化水素水(H22)または硫酸
(H2SO4)と過酸化水素水(H22)の混合液を用い
て選択エッチング除去した後に、図2(B)に示すよう
に第2回目のRTA処理をおよそ750℃〜850℃の
窒素雰囲気中で30秒ほど行い、より低抵抗な安定なコ
バルトシリサイド(CoSi2)膜39を形成する。こ
のとき、上述したようにコバルト膜と窒化コバルト膜の
組み合わせであるため、窒化コバルト膜や未反応のコバ
ルト膜を1つの薬液によりエッチング除去できるため、
製造工程が簡略できる。
Then, the cobalt nitride film and the unreacted cobalt film on the insulating films such as the element isolation film 2 and the side wall insulating film 5 are converted into hydrochloric acid (HCl) and hydrogen peroxide solution (H 2 O 2 ) or sulfuric acid (H After selective etching and removal using a mixed solution of 2 SO 4 ) and hydrogen peroxide solution (H 2 O 2 ), a second RTA treatment was performed at about 750 ° C. to 850 ° C. as shown in FIG. This is performed for about 30 seconds in a nitrogen atmosphere to form a stable cobalt silicide (CoSi 2 ) film 39 having lower resistance. At this time, since the cobalt film and the cobalt nitride film are combined as described above, the cobalt nitride film and the unreacted cobalt film can be removed by etching with one chemical solution.
The manufacturing process can be simplified.

【0025】以下、図2(C)に示すように全面に層間
絶縁膜40を形成した後に、前記ソース・ドレイン領域
34上にコンタクトするコンタクトホール41を形成
し、ソース・ドレイン領域34上にバリアメタル膜42
を介して金属(例えば、Al合金)配線43を形成す
る。
After forming an interlayer insulating film 40 on the entire surface as shown in FIG. 2C, a contact hole 41 is formed on the source / drain region 34 to make contact with the source / drain region 34. Metal film 42
A metal (for example, Al alloy) wiring 43 is formed through the substrate.

【0026】以上説明したように本発明では、酸化抑止
膜としてコバルト膜37と同一の材質を含む窒化コバル
ト膜38を形成することで、コバルトシリサイドプロセ
スにおけるスパッタ蒸着が1台のスパッタ装置内または
1つのチャンバー内で可能となる。そのため、スループ
ットも高めることができる。
As described above, in the present invention, by forming the cobalt nitride film 38 containing the same material as the cobalt film 37 as the oxidation suppressing film, the sputter deposition in the cobalt silicide process can be performed in one sputtering apparatus or in one sputtering apparatus. In one chamber. Therefore, the throughput can be increased.

【0027】[0027]

【発明の効果】本発明によれば、コバルト膜を用いたシ
リサイドプロセスにおいて、コバルト膜の酸化抑止膜と
して、コバルト膜と同一の材質を含む酸化抑止膜を用い
ることで、1台のスパッタ装置内または1つのチャンバ
ー内でコバルトシリサイドプロセスにおけるスパッタ蒸
着が可能となり、低コスト化が図れる。
According to the present invention, in a silicide process using a cobalt film, an oxidation suppression film containing the same material as the cobalt film is used as an oxidation suppression film for the cobalt film, so that a single sputtering apparatus can be used. Alternatively, it becomes possible to perform sputter deposition in a cobalt silicide process in one chamber, and cost reduction can be achieved.

【0028】また、1台のスパッタ装置でスパッタ蒸着
が可能となるため、スループットの向上が図れる。
Further, since the sputtering deposition can be performed by one sputtering apparatus, the throughput can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】従来の半導体装置の製造方法を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法を示す断面図であ
る。
FIG. 4 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 コバルトシリサイド構造を有する半導
体装置の製造方法において、 シリサイド形成領域上に形成したコバルト膜上にこのコ
バルト膜と同一成分を含む酸化抑止膜を積層する工程
と、 前記酸化抑止膜を介して前記コバルト膜を熱処理してシ
リサイド化する工程とを有することを特徴とする半導体
装置の製造方法。
1. A method of manufacturing a semiconductor device having a cobalt silicide structure, comprising: laminating an oxidation inhibiting film containing the same component as a cobalt film on a cobalt film formed on a silicide formation region; A heat treatment of the cobalt film to form a silicide.
【請求項2】 コバルトシリサイド構造を有する半導体
装置の製造方法において、 スパッタ装置内でシリサイド形成領域上にコバルト膜を
スパッタ形成する工程と、 続けて同一チャンバー内または同一スパッタ装置内で前
記コバルト膜上にこのコバルト膜と同一成分を含む酸化
抑止膜を積層する工程と、 前記酸化抑止膜を介して前記コバルト膜を熱処理してシ
リサイド化する工程とを有することを特徴とする半導体
装置の製造方法。
2. A method for manufacturing a semiconductor device having a cobalt silicide structure, comprising: forming a cobalt film by sputtering on a silicide formation region in a sputtering device; and continuously forming the cobalt film in the same chamber or in the same sputtering device. A step of laminating an oxidation inhibiting film containing the same component as that of the cobalt film, and a step of heat-treating the cobalt film through the oxidation inhibiting film to form a silicide.
【請求項3】 前記酸化抑止膜が窒化処理された窒化
コバルト膜であることを特徴とする請求項1あるいは請
求項2に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the oxidation inhibiting film is a nitrided cobalt nitride film.
JP11199503A 1999-07-13 1999-07-13 Manufacture of semiconductor device Pending JP2001028349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11199503A JP2001028349A (en) 1999-07-13 1999-07-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11199503A JP2001028349A (en) 1999-07-13 1999-07-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2001028349A true JP2001028349A (en) 2001-01-30

Family

ID=16408913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11199503A Pending JP2001028349A (en) 1999-07-13 1999-07-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2001028349A (en)

Similar Documents

Publication Publication Date Title
US6562718B1 (en) Process for forming fully silicided gates
KR100351907B1 (en) method for forming gate electrode semiconductor device
US5989988A (en) Semiconductor device and method of manufacturing the same
US6905922B2 (en) Dual fully-silicided gate MOSFETs
US6583052B2 (en) Method of fabricating a semiconductor device having reduced contact resistance
JP2586345B2 (en) Semiconductor device comprising cobalt silicide film and method of manufacturing the device
US20060011996A1 (en) Semiconductor structure including silicide regions and method of making same
JP3209164B2 (en) Method for manufacturing semiconductor device
JP3394927B2 (en) Method for forming metal silicide layer
US7649263B2 (en) Semiconductor device
US6432805B1 (en) Co-deposition of nitrogen and metal for metal silicide formation
US6432817B1 (en) Tungsten silicide barrier for nickel silicidation of a gate electrode
US7109116B1 (en) Method for reducing dendrite formation in nickel silicon salicide processes
JP2970620B2 (en) Method for manufacturing semiconductor device
US6387767B1 (en) Nitrogen-rich silicon nitride sidewall spacer deposition
JP2738371B2 (en) Method for manufacturing semiconductor device
US20020111021A1 (en) Ozone oxide as a mediating layer in nickel silicide formation
JPH10335265A (en) Manufacture of semiconductor device
US6372673B1 (en) Silicon-starved nitride spacer deposition
JP2001028349A (en) Manufacture of semiconductor device
JP3729368B2 (en) Manufacturing method of semiconductor device
KR100696763B1 (en) Forming method for gate electrode of semiconductor device
US7595264B2 (en) Fabrication method of semiconductor device
KR100905177B1 (en) Fabricating method of Semiconductor device
JPH05166752A (en) Method for forming titanium silicide layer

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227