JP2001026111A - Recording head and recording apparatus comprising the recording head - Google Patents

Recording head and recording apparatus comprising the recording head

Info

Publication number
JP2001026111A
JP2001026111A JP19944099A JP19944099A JP2001026111A JP 2001026111 A JP2001026111 A JP 2001026111A JP 19944099 A JP19944099 A JP 19944099A JP 19944099 A JP19944099 A JP 19944099A JP 2001026111 A JP2001026111 A JP 2001026111A
Authority
JP
Japan
Prior art keywords
recording head
head according
fuse
information
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19944099A
Other languages
Japanese (ja)
Inventor
Masahiro Takizawa
昌弘 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19944099A priority Critical patent/JP2001026111A/en
Publication of JP2001026111A publication Critical patent/JP2001026111A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an ink-jet recording head comprising a fuse ROM circuit, capable of fusing a fuse with a good yield while protecting a readout circuit even in the case the withstand voltage of the readout circuit is lower than a fusing threshold value. SOLUTION: A fuse 101 to be fused selectively for storing information concerning a resistance value of a heater and an ON resistance value of a transistor for driving the heater, a fuse cutting terminal 102 connected with a voltage source 107 or a current source 108 for fusing the fuse, a fuse ROM readout circuit 103 for judging whether or not the fuse is fused, a switch 109 for the changeover operation of blocking between the fuse 101 and the readout circuit 103 at the time of fusing and forming conduction at the time of reading out the information, and a switch control input terminal 110 for controlling the switch state, are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は記録素子によって記
録媒体に記録を行う記録ヘッドおよび該記録ヘッドを備
えた記録装置に関し、特に、記録特性のばらつきを捕正
するための回路を備えた記録ヘッドおよび該記録ヘッド
を備えた記録装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording head for recording on a recording medium by a recording element and a recording apparatus having the recording head, and more particularly, to a recording head having a circuit for correcting variations in recording characteristics. And a recording apparatus provided with the recording head.

【0002】[0002]

【従来の技術】例えばワードプロセッサ、パーソナルコ
ンピュータ、ファクシミリ等に於ける情報出力装置とし
て、所望される文字や画像等の情報を用紙やフィルム等
シート状の記録媒体に記録を行うプリンタがある。
2. Description of the Related Art As an information output device in, for example, a word processor, a personal computer, a facsimile, etc., there is a printer for recording desired information such as characters and images on a sheet-like recording medium such as paper or film.

【0003】プリンタの記録方式としては様々な方式が
知られているが、用紙等の記録媒体に非接触記録が可能
である、カラー化が容易である、静粛性に富む、等の理
由でインクジェット方式が近年特に注目されており、広
く用いられている。
[0003] Various types of printing methods are known for printers. However, ink-jet printing is possible because non-contact printing is possible on printing media such as paper, colorization is easy, and quietness is high. In recent years, the method has attracted particular attention and has been widely used.

【0004】このようなインクジェット方式の中でも、
インク吐出を行わせるために利用されるエネルギーとし
て、ヒータ等の電気熱変換素子から発生される熱エネル
ギーによりインクの状態変化を生起させる方式を用いた
記録装置に搭載される記録ヘッドは、特開平5−185
594号公報に示されているように、電気熱変換素子
(ヒータ)とその駆動回路が、半導体プロセス技術を用
いて、同一基板上に形成されて製造されるのが一般的で
ある。
[0004] Among such ink jet systems,
A recording head mounted on a recording apparatus using a method in which a change in the state of ink is caused by thermal energy generated from an electrothermal conversion element such as a heater as energy used to perform ink ejection is disclosed in 5-185
As shown in Japanese Patent No. 594, an electrothermal conversion element (heater) and its driving circuit are generally formed on the same substrate by using a semiconductor process technology and manufactured.

【0005】図4は、このような記録ヘッドの回路の例
を示している。図4において、405はヒータ電源、4
01はヒータ、402はパワートランジスタ、409は
ヒータに電流を流す時間を制御するためのスイッチ、4
11はスイッチを制御するための信号入力端子(HEA
T)、403はラッチ回路、408はラッチクロック信
号入力端子(LT)、404はシフトレジスタ回路、4
06はシフトレジスタに画像データを入力するためのデ
ータ信号入力端子(DATA)、407はシフトレジス
タのクロック信号入力端子(CLK)である。
FIG. 4 shows an example of such a recording head circuit. In FIG. 4, reference numeral 405 denotes a heater power supply;
01 is a heater, 402 is a power transistor, 409 is a switch for controlling the time for flowing current to the heater, 4
11 is a signal input terminal (HEA) for controlling the switch.
T) and 403 are latch circuits, 408 is a latch clock signal input terminal (LT), 404 is a shift register circuit,
Reference numeral 06 denotes a data signal input terminal (DATA) for inputting image data to the shift register, and reference numeral 407 denotes a clock signal input terminal (CLK) of the shift register.

【0006】図4で、ヒータを駆動するためのトランジ
スタ402と、スイッチ409、ラッチ403およびシ
フトレジスタ404を含んだ論理回路ブロックとは、そ
れぞれヒータ401と同数あり、ヒータと同ピッチで配
置されることが望ましい。
In FIG. 4, the number of transistors 402 for driving a heater and the number of logic circuit blocks including a switch 409, a latch 403, and a shift register 404 are the same as the number of the heaters 401, and are arranged at the same pitch as the heaters. It is desirable.

【0007】しかしながら、製造上の問題により、記録
特性にばらつきが生じる、例えば、ヒータ401の抵抗
値やヒータを駆動するためのトランジスタ402のON
抵抗の値は、設定値に対してある程度のばらつきがあ
る。
However, due to manufacturing problems, the recording characteristics vary, for example, the resistance value of the heater 401 and the ON state of the transistor 402 for driving the heater.
The value of the resistor has some variation with respect to the set value.

【0008】ここで、ヒータの抵抗値やヒータを駆動す
るためのトランジスタの抵抗値が大きくなった場合は、
ヒータに流れる電流が減少し、発熱量が減少するため、
インク吐出量が減少し、カラー記録の場合色バランスが
崩れる、同時に、吐出速度の減少により着弾精度が悪化
し、文字や図形のエッジ形状(シャープネス)が悪化す
る等記録特性に影響を与える。
Here, when the resistance value of the heater or the resistance value of the transistor for driving the heater increases,
Since the current flowing through the heater decreases and the amount of heat generated decreases,
The ink ejection amount is reduced, and in the case of color recording, the color balance is lost. At the same time, the landing speed is deteriorated due to the reduced ejection speed, and the edge shape (sharpness) of characters and figures is deteriorated, thereby affecting the recording characteristics.

【0009】逆にヒータの抵抗値やヒータを駆動するた
めのトランジスタの抵抗値が小さくなった場合は、ヒー
タに流れる電流が増加し、発熱量が増加し、インク吐出
量が増加するが、過度な熱がヒータおよび周辺に加わる
ため耐久性が悪化する。
Conversely, when the resistance value of the heater or the resistance value of the transistor for driving the heater decreases, the current flowing through the heater increases, the amount of heat generation increases, and the ink discharge amount increases. Since excessive heat is applied to the heater and the surroundings, the durability deteriorates.

【0010】このため、ヒータの抵抗値やヒータを駆動
するためのトランジスタのON抵抗のばらつきを補正す
るために、記録装置にヒータの抵抗値やヒータを駆動す
るためのトランジスタのON抵抗の測定回路を内蔵し、
測定値に応じてヒータに通電する時間(パルス幅)やヒ
ータに印加する電圧を変えて、発泡エネルギーがほぼ一
定となるように制御を行う方式が提案されている。
For this reason, in order to correct the variation in the resistance value of the heater and the ON resistance of the transistor for driving the heater, a recording device measures the resistance value of the heater and the ON resistance of the transistor for driving the heater. Built-in,
A method has been proposed in which the control is performed such that the foaming energy becomes substantially constant by changing the time (pulse width) of energizing the heater or the voltage applied to the heater in accordance with the measured value.

【0011】また、記録装置から上記抵抗の測定回路を
省いてコストダウンする為に、測定結果を記憶させて該
記憶結果に従ってパルス幅やヒータ電圧を制御する記録
装置も知られている。
In order to reduce the cost by omitting the resistance measuring circuit from the recording apparatus, there is also known a recording apparatus which stores a measurement result and controls a pulse width and a heater voltage according to the storage result.

【0012】このような記録装置では、電流を流して発
生するジュール熱で溶断可能な抵抗体(ヒューズ)を記
録ヘッドの半導体基板上に配置し、ヘッド組立途中のウ
エハからチップを切り出す前に、ヒータの抵抗値やヒー
タを駆動するためのトランジスタのON抵抗を測定し、
測定結果をディジタル値として記憶し、記憶したディジ
タル値に従って記録ヘッドに組み込んだいくつかの抵抗
体を選択的に溶断して導通状態を変化させ、ディジタル
値を格納しておき、その後記録ヘッドを組み立てる。記
録ヘッドまたは記録装置には、ディジタル値読み出し回
路を搭載してあり、記録時に、抵抗値を測定する代わり
に格納されたディジタル値を読み出し、パルス幅やヒー
タ電圧を制御する。
In such a recording apparatus, a resistor (fuse) that can be blown by Joule heat generated by passing an electric current is arranged on a semiconductor substrate of a recording head, and before a chip is cut out from a wafer in the course of head assembly, Measure the resistance value of the heater and the ON resistance of the transistor for driving the heater,
The measurement result is stored as a digital value, and several resistors incorporated in the recording head are selectively blown according to the stored digital value to change the conduction state, and the digital value is stored. Thereafter, the recording head is assembled. . The recording head or the recording apparatus is equipped with a digital value reading circuit, which reads a stored digital value instead of measuring a resistance value during recording, and controls a pulse width and a heater voltage.

【0013】図5は、このような記録装置で用いられる
1ビットの情報をヒューズの溶断状態によって記録する
ためのヒューズROM回路であり、通常記録ヘッドに図
5の回路を複数配置して、複数ビットの情報を格納す
る。
FIG. 5 shows a fuse ROM circuit for recording one-bit information used in such a recording apparatus according to a blown state of a fuse. Usually, a plurality of circuits shown in FIG. Stores bit information.

【0014】図5において、501は情報を格納する為
に選択的に溶断されるヒューズであり、拡散抵抗や厚膜
抵抗または薄膜抵抗体で構成される。502はヒューズ
501に接続され、ヒューズを溶断するために電圧、電
流を加えるためのヒューズ切断端子、503は入力がヒ
ューズ501に接続され、ヒューズが溶断されたか否か
を判別するためのヒューズROM読み出し回路、504
はヒューズ501が溶断された時に読み出し回路503
にHiレベルを入力するためのプルアップ抵抗であり、
ヒューズ501が溶断されていない時に読み出し回路5
03にLoレベルが入力されるよう、ヒューズの抵抗値
の数十倍〜数万倍の抵抗値に設定される。505はプル
アップ抵抗に接続された電源、507および508は溶
断時に511ヒューズ切断端子502に接続し、溶断の
ためのエネルギーを供給するための電圧源(507)お
よび電流源(508)であり、507、508のどちら
かが溶断時に接続される。
In FIG. 5, reference numeral 501 denotes a fuse which is selectively blown to store information, and is constituted by a diffusion resistor, a thick film resistor or a thin film resistor. Reference numeral 502 denotes a fuse cutting terminal for applying a voltage and a current for blowing the fuse 501 to blow the fuse, and reference numeral 503 denotes a fuse ROM read for determining whether or not the input is connected to the fuse 501 and the fuse is blown. Circuit, 504
Is a read circuit 503 when the fuse 501 is blown.
Is a pull-up resistor for inputting a Hi level to
Readout circuit 5 when fuse 501 is not blown
The resistance value is set to several tens times to several tens of thousands times the resistance value of the fuse so that the Lo level is input to 03. 505 is a power supply connected to the pull-up resistor, 507 and 508 are a voltage source (507) and a current source (508) that are connected to the 511 fuse cutting terminal 502 at the time of blowing and supply energy for blowing. One of 507 and 508 is connected at the time of fusing.

【0015】図5を用いて、溶断時の動作を説明する。
図5において、電圧源507または電流源508のどち
らかをヒューズ切断端子502に接続すると、ヒューズ
501の電位が上昇し、ヒューズ501に電流が流れて
501が発熱し、その結果溶断に至る。この場合、電源
505の値は都合に合わせて何Vでも良い。ここで、プ
ルアップ抵抗504はヒューズ501に比べて抵抗値が
大きいので、電流はほとんど流れず、プルアップ抵抗5
04よりも先にヒューズが溶断する。
The operation at the time of fusing will be described with reference to FIG.
In FIG. 5, when either the voltage source 507 or the current source 508 is connected to the fuse cutting terminal 502, the potential of the fuse 501 rises, a current flows through the fuse 501, and the fuse 501 generates heat, resulting in fusing. In this case, the value of the power supply 505 may be any voltage according to convenience. Here, since the resistance value of the pull-up resistor 504 is larger than that of the fuse 501, almost no current flows and the pull-up resistor 5
The fuse is blown before the fuse 04.

【0016】次に図5を用いて、ヒューズROMの読み
出しの動作を説明する。電圧源507及び電流源508
は読み出し時には接続されていないので、ヒューズ読み
出し回路503の入力電圧VINは以下の式で求められ
る。
Next, the read operation of the fuse ROM will be described with reference to FIG. Voltage source 507 and current source 508
Is not connected at the time of reading, the input voltage VIN of the fuse reading circuit 503 is obtained by the following equation.

【0017】 VIN=R501/(R501+R504)×VDD2 …(1) ここで、ヒューズ501の抵抗値R501を、溶断前は6
00Ω、溶断後は10MΩと想定する。また、プルアッ
プ抵抗504の抵抗値R504を100kΩ、電源505
の電圧VDD2を5Vとそれぞれ想定する。
VIN = R501 / (R501 + R504) × VDD2 (1) Here, the resistance value R501 of the fuse 501 is 6
Assume 00 Ω and 10 MΩ after fusing. Further, the resistance value R504 of the pull-up resistor 504 is set to 100 kΩ,
Is assumed to be 5V.

【0018】読み出し回路は、コンパレータ、インバー
タ,NANDやNOR等を組み合わせた論理回路で実現
されるが、入力しきい値を2.5Vとした時、2.5V
よりも小さい電圧が読み出し回路に入力された場合は、
非溶断を示すLoレベル、2.5Vよりも大きい電圧が
読み出し回路に入力された場合は、溶断を示すHiレベ
ルと判定する。
The read circuit is realized by a logic circuit in which a comparator, an inverter, a NAND, a NOR, etc. are combined.
If a smaller voltage is input to the readout circuit,
When a voltage higher than the Lo level indicating the non-blown state and 2.5 V is input to the readout circuit, it is determined to be the Hi level indicating the blown state.

【0019】従って、上記の値を式(1)に代入してV
INを計算すると、ヒューズ501が溶断されていない時
は、VIN=0.03Vとなり、読み出し回路は非溶断を
示すLoレベルが入力されたと判定する。一方、ヒュー
ズ501が溶断された時は、VIN=4.95Vとなり、
読み出し回路は溶断を示すHiレベルが入力されたと判
定する。
Therefore, by substituting the above values into equation (1), V
When IN is calculated, when the fuse 501 is not blown, VIN = 0.03 V, and the read circuit determines that the Lo level indicating non-blown has been input. On the other hand, when the fuse 501 is blown, VIN = 4.95V,
The read circuit determines that the Hi level indicating the fusing has been input.

【0020】[0020]

【発明が解決しようとする課題】しかしながら、上記で
説明した従来例では、ヒューズ501を溶断するために
ヒューズ切断端子502に印加される電圧が、ヒューズ
ROM読み出し回路503にも直接加わってしまう。
However, in the conventional example described above, the voltage applied to the fuse cutting terminal 502 for blowing the fuse 501 is directly applied to the fuse ROM reading circuit 503.

【0021】このため、溶断に必要とされる電圧および
電流(溶断しきい値)がヒューズROM読み出し回路5
03の耐圧を上回った場合、読み出し回路503の信頼
性が低下するという問題が生じる。また、ヒューズ切断
端子502に印加される電圧が溶断しきい値を下回った
時、ヒューズ501の溶断歩留が低下するという問題が
生じる。
For this reason, the voltage and current (the fusing threshold) required for fusing are determined by the fuse ROM reading circuit 5.
If the withstand voltage exceeds 03, the reliability of the read circuit 503 is reduced. Further, when the voltage applied to the fuse cutting terminal 502 falls below the fusing threshold, there is a problem that the fusing yield of the fuse 501 is reduced.

【0022】ところで、近年の画質向上およびコストダ
ウンの要求により、記録ヘッドの基板に設けられる各素
子の徴細化が進んでおり、これに伴なって素子の耐圧は
年々低下している。
By the way, in recent years, demands for improvement in image quality and cost reduction have made finer the elements provided on the substrate of the recording head, and with this, the breakdown voltage of the elements has been decreasing year by year.

【0023】図7は、読み出し回路503の一例として
使用される、PMOS701とNMOS702を用いた
インバータの回路図であり、図8は、このインバータの
断面図である。
FIG. 7 is a circuit diagram of an inverter using a PMOS 701 and an NMOS 702 used as an example of the read circuit 503, and FIG. 8 is a sectional view of the inverter.

【0024】MOS701または702のゲート82と
P型またはN型半導体との間には、絶縁のために酸化膜
81が設けられているが、この酸化膜81の、信頼性上
安全であるとされる耐圧は、一般的に、3MeV/cm
とされている。従って、酸化膜81の膜厚が350Åの
場合、MOSの耐圧は10.5Vとなり、それ以上の電
圧を加えた場合、酸化膜81の寿命が低下する。
An oxide film 81 is provided between the gate 82 of the MOS 701 or 702 and the P-type or N-type semiconductor for insulation, but the oxide film 81 is considered to be safe in terms of reliability. Is generally 3 MeV / cm.
It has been. Therefore, when the thickness of the oxide film 81 is 350 °, the breakdown voltage of the MOS becomes 10.5 V, and when a voltage higher than that is applied, the life of the oxide film 81 is reduced.

【0025】MOSのPoly−Siゲートをヒューズ
材料として、膜厚4400Å,シート抵抗500/□,
くびれ部長さ14μm,幅1.5μのヒューズを形成し
たとき、溶断しきい値は11V、この時の電流は18m
Aとなり、読み出し回路503の耐圧である10.5V
を超えてしまう。更に歩留良くヒューズを溶断するため
には、電圧源507または電流源508の電圧は、この
溶断しきい値に数十%のマージンを加えた電圧、この場
合15V程度に設定する必要がある。
Using a Poly-Si gate of MOS as a fuse material, a film thickness of 4400 °, a sheet resistance of 500 / □,
When a fuse having a constricted portion length of 14 μm and a width of 1.5 μm is formed, the fusing threshold is 11 V, and the current at this time is 18 m.
A, which is the withstand voltage of the reading circuit 503 of 10.5 V
Will be exceeded. In order to blow the fuse with a higher yield, the voltage of the voltage source 507 or the current source 508 needs to be set to a voltage obtained by adding a margin of several tens of percent to the blowing threshold, in this case, about 15V.

【0026】以上説明してきたように、従来の構成で
は、 溶断電圧しきい値(+マージン) < 電圧源507または電流源508 の電圧 < 読み出し回路の耐圧 …(2) であることが必要だったが、基板上に形成される各素子
の微細化時に伴い、読み出し回路の耐圧が低下して、式
(2)の関係を保つことが困難となり、読み出し回路の
信頼性が低下したり、ヒューズの溶断が不可能になると
いう問題が生じる。
As described above, in the conventional configuration, it is necessary that the fusing voltage threshold (+ margin) <the voltage of the voltage source 507 or the current source 508 <the withstand voltage of the readout circuit ... (2) However, with the miniaturization of each element formed on the substrate, the withstand voltage of the readout circuit decreases, and it becomes difficult to maintain the relationship of Expression (2), and the reliability of the readout circuit decreases, There is a problem that fusing becomes impossible.

【0027】本発明は以上のような状況に鑑みてなされ
たものであり、読み出し回路を保護しつつ、記録特性に
関する情報の書き込みおよび読み出しを確実に行うこと
のできる記録ヘッドおよび該記録ヘッドを備えた記録装
置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and includes a recording head capable of reliably writing and reading information relating to recording characteristics while protecting a reading circuit, and including the recording head. To provide a recording device.

【0028】[0028]

【課題を解決するための手段】上記目標を達成するため
に本発明の記録ヘッドは、記録データに応じて液体を吐
出して記録を行う記録ヘッドであって、液体を吐出する
ためのエネルギーを発生するエネルギー発生素子と、前
記エネルギー発生素子を駆動する駆動素子と、前記エネ
ルギー発生素子の抵抗値および前記駆動素子のON抵抗
の値に関する情報を、溶断されているか否かによって示
す抵抗体と、前記抵抗体が溶断されているか否かを判定
して前記情報を読み出す情報読み出し回路と、前記抵抗
体を溶断するための電流または電圧を印加する溶断手段
と、前記抵抗体と前記情報読み出し回路との間を、電気
的に遮断または接続する切り替え手段とを備えている。
In order to achieve the above-mentioned object, a recording head according to the present invention is a recording head which performs recording by discharging a liquid in accordance with recording data, and uses energy for discharging the liquid. An energy generating element to be generated, a driving element for driving the energy generating element, and information on a resistance value of the energy generating element and a value of an ON resistance of the driving element, a resistor indicating whether or not it is blown, An information readout circuit that reads out the information by determining whether the resistor is blown, a fusing unit that applies a current or a voltage for blowing the resistor, the resistor and the information readout circuit; Switching means for electrically disconnecting or connecting between them.

【0029】このようにすると、抵抗体の溶断時に溶断
手段から抵抗体に印加される電圧を情報読み出し回路に
加わらないようにできるため、情報読み出し回路の耐圧
が抵抗体の溶断しきい値よりも低い場合でも、情報読み
出し回路を保護しつつ溶断電圧しきい値(+マージン)
以上の電圧を抵抗体に印加可能であり、他の回路の信頼
性を損なうことなく溶断歩留良く抵抗体を溶断して、エ
ネルギー発生素子の抵抗値等の記録特性に関する情報の
書き込みおよび読み出しを正確に行うことができる。
With this configuration, it is possible to prevent the voltage applied to the resistor from the fusing means from being applied to the information reading circuit when the resistor is blown, so that the withstand voltage of the information reading circuit is higher than the fusing threshold of the resistor. Even when low, the fusing voltage threshold (+ margin) while protecting the information readout circuit
The above voltage can be applied to the resistor, and the resistor is blown with a high fusing yield without deteriorating the reliability of other circuits, and writing and reading of information on recording characteristics such as the resistance value of the energy generating element can be performed. Can be done accurately.

【0030】また、上記目的は、記録素子と、記録特性
に関する情報を、導通状態に応じて示す情報発生素子
と、前記情報発生素子から前記記録特性に関する情報を
読み出す読みだし回路と、前記情報発生素子と前記読み
出し回路との間を、電気的に遮断状態または導通状態と
する切り替え手段とを備えている記録ヘッドによっても
達成される。
Further, the above object is to provide a recording element, an information generating element for indicating information on recording characteristics according to a conduction state, a reading circuit for reading information on the recording characteristics from the information generating element, The present invention is also achieved by a recording head including switching means for electrically disconnecting or conducting between the element and the readout circuit.

【0031】この場合、情報発生素子の導通状態を変化
させて情報を書き込む時と情報発生素子から情報を読み
出す時とで、情報発生素子と読み出し回路との間の電気
的状態を切り替え、情報の書き込み時に情報発生素子に
印加される信号が読み出し回路に加わらないようにする
ことができるので、回路の信頼性を損なうことなく記録
特性に関する情報の書き込みおよび読み出しを正確に行
うことができる。
In this case, the electrical state between the information generating element and the read circuit is switched between when the information is written by changing the conduction state of the information generating element and when the information is read from the information generating element, and when the information is read. Since a signal applied to the information generating element at the time of writing can be prevented from being applied to the reading circuit, writing and reading of information relating to recording characteristics can be performed accurately without impairing the reliability of the circuit.

【0032】更に、記録装置が、このような記録ヘッド
と、読み出し回路の読み出した情報に応じて、駆動素子
あるいは記録素子に供給する信号を制御する制御手段と
を備えていると、読み出した情報に応じて記録特性を一
定として記録品位を向上することができる。
Further, if the recording apparatus is provided with such a recording head and control means for controlling a signal supplied to the drive element or the recording element in accordance with the information read by the read circuit, the read information is obtained. Accordingly, the recording quality can be improved by keeping the recording characteristics constant.

【0033】[0033]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings.

【0034】図3は、本発明の記録ヘッドの一実施形態
であるインクジェット記録ヘッドをインクタンクと分離
可能に構成したインクカートリッジIJCの例を示す外
観斜視図である。インクカートリッジIJCは、図3に
示すように、境界線Kの位置でインクタンクITと記録
ヘッドIJHとが分離可能である。インクカートリッジ
IJCには、記録装置のキャリッジに搭載されたときに
は、キャリッジ側から供給される電気信号を受け取るた
めの電極(不図示)が設けられており、この電気信号に
よって、記録ヘッドIJHが駆動されてインクが吐出さ
れる。
FIG. 3 is an external perspective view showing an example of an ink cartridge IJC in which an ink jet recording head as one embodiment of the recording head of the present invention is configured to be separable from an ink tank. In the ink cartridge IJC, as shown in FIG. 3, the ink tank IT and the recording head IJH can be separated at the position of the boundary line K. When the ink cartridge IJC is mounted on the carriage of the recording apparatus, an electrode (not shown) for receiving an electric signal supplied from the carriage side is provided, and the electric signal drives the recording head IJH. Ink is ejected.

【0035】記録ヘッドの電気回路は、従来例に関して
上記で説明した図4の回路に、以下で説明する回路のい
ずれかを加えた構成となる。
The electric circuit of the recording head has a configuration in which any of the circuits described below is added to the circuit of FIG. 4 described above with respect to the conventional example.

【0036】なお、図3において、300はインク吐出
口列である。また、インクタンクITにはインクを保持
するために繊維質状もしくは多孔質状のインク吸収体が
設けられており、そのインク吸収体によってインクが保
持される。
In FIG. 3, reference numeral 300 denotes an ink ejection port array. The ink tank IT is provided with a fibrous or porous ink absorber for holding ink, and the ink is held by the ink absorber.

【0037】なお、上述のように、インクタンクITと
記録ヘッドIJHとは分離可能に構成して、インクがな
くなったときにインクタンクITだけを交換できるよう
にしても良いが、これらインクタンクITと記録ヘッド
IJHとを一体的に形成して同時に交換可能なインクカ
ートリッジIJCを構成しても良い。
As described above, the ink tank IT and the recording head IJH may be configured to be separable so that only the ink tank IT can be replaced when the ink runs out. And the recording head IJH may be integrally formed to constitute an ink cartridge IJC that can be replaced at the same time.

【0038】以下、本発明の一実施形態であるインクジ
ェット記録ヘッドについて、いくつかの実施形態を参照
して説明する。
Hereinafter, an ink jet recording head according to an embodiment of the present invention will be described with reference to some embodiments.

【0039】[第1の実施形態]図1は、本発明の記録
ヘッドの第1の実施形態において、記録特性に関する情
報を格納するために設けられるヒューズROM回路の構
成を示す回路図であり、同図において101は、記録特
性に関る情報として、ヒータの抵抗値およびヒータを駆
動するトランジスタのON抵抗の値に関する情報を格納
する為の抵抗体であるヒューズであり、選択的に溶断さ
れることにより導通状態が変化する、拡散抵抗または厚
膜抵抗または薄膜抵抗体からなる、102はヒューズ1
01に接続され、ヒューズを溶断するために電圧または
電流を加えるためのヒューズ切断端子、103は前記ヒ
ューズが溶断されたか否かを判別するためのヒューズR
OM読み出し回路、104はヒューズ101が溶断され
た時に読み出し回路103にHiレベルを入力するため
のプルアップ抵抗であり、ヒューズ101が溶断されて
いない時に読み出し回路103にLoレベルが入力され
るよう、ヒューズの抵抗値の数十倍〜数万倍の抵抗値に
プルアップ抵抗を設定する。
[First Embodiment] FIG. 1 is a circuit diagram showing a configuration of a fuse ROM circuit provided for storing information on recording characteristics in a first embodiment of a recording head according to the present invention. In FIG. 1, reference numeral 101 denotes a fuse which is a resistor for storing information on a resistance value of a heater and an ON resistance value of a transistor for driving the heater as information on printing characteristics, and is selectively blown. The conductive state is changed by the diffusion resistance, the thick film resistance or the thin film resistance.
01, a fuse cutting terminal for applying a voltage or current to blow the fuse, 103 is a fuse R for determining whether the fuse is blown or not.
The OM read circuit 104 is a pull-up resistor for inputting the Hi level to the read circuit 103 when the fuse 101 is blown, and the Lo level is input to the read circuit 103 when the fuse 101 is not blown. The pull-up resistor is set to a resistance value several tens to several tens of thousands times the resistance value of the fuse.

【0040】105はプルアップ抵抗に接続された電
源、107および108は溶断時にヒューズ切断端子1
02に接続し、溶断のためのエネルギーを供給するため
の電圧源(107)および電流源(108)であり、1
07、108のどちらかが溶断時に接続される。109
はヒューズ101と読み出し回路103との間の電気的
状態を遮断、または、導通の2つの状態のいずれかに切
り替えるためのスイッチ、110は前記スイッチの状態
を制御するためのスイッチ制御入力端子である。
Numeral 105 denotes a power supply connected to a pull-up resistor, and 107 and 108 denote a fuse cutting terminal 1 at the time of blowing.
02, a voltage source (107) and a current source (108) for supplying energy for fusing.
Either 07 or 108 is connected at the time of fusing. 109
Is a switch for cutting off the electrical state between the fuse 101 and the readout circuit 103 or switching between the two states of conduction, and 110 is a switch control input terminal for controlling the state of the switch. .

【0041】次に図1を用いて、スイッチ109の動作
を説明する。ヒューズ溶断時には、ヒューズ切断端子1
02に接続された電圧源107または電流源108によ
り、高電圧をヒューズに印加する。その時、スイッチ1
09はスイッチ制御入力端子110からの入力信号によ
り前もって遮断(OFF)状態とされ、過電圧が読み出
し回路に加わることを防止する。一方、読み出し時に
は、スイッチ109はスイッチ制御入力端子110から
の入力信号により前もって導通(ON)状態とされ、従
来例と同様に読み出しが可能である。
Next, the operation of the switch 109 will be described with reference to FIG. When the fuse is blown, the fuse cutting terminal 1
A high voltage is applied to the fuse by the voltage source 107 or the current source 108 connected to the fuse 02. At that time, switch 1
Reference numeral 09 denotes a cutoff (OFF) state in advance by an input signal from the switch control input terminal 110, thereby preventing an overvoltage from being applied to the readout circuit. On the other hand, at the time of reading, the switch 109 is turned on in advance by an input signal from the switch control input terminal 110, so that reading can be performed as in the conventional example.

【0042】以上説明したように本実施形態によれば、
ヒューズ溶断時にスイッチ109の状態を遮断状態に切
り替えることにより、読み出し回路の耐圧が溶断しきい
値よりも低い場合でも、溶断電圧しきい値(+マージ
ン)以上の電圧をヒューズに印加可能であり、信頼性上
問題なく、かつ、溶断歩留の良いヒューズROM回路を
実現できる。
As described above, according to the present embodiment,
By switching the state of the switch 109 to the cutoff state when the fuse is blown, a voltage equal to or higher than the fusing voltage threshold (+ margin) can be applied to the fuse even when the withstand voltage of the readout circuit is lower than the fusing threshold. A fuse ROM circuit having no problem in reliability and having a high fusing yield can be realized.

【0043】[第2の実施形態]図2Aは、本発明の記
録ヘッドの第2の実施形態のヒューズROM回路の構成
を示す回路図である。第2の実施形態は、第1の実施形
態のスイッチ109を半導体素子で実現したものであ
る。図2Aにおいて、209は、第1の実施形態におけ
るスイッチ109と同様に作動するダイオードである。
[Second Embodiment] FIG. 2A is a circuit diagram showing a configuration of a fuse ROM circuit according to a second embodiment of the recording head of the present invention. In the second embodiment, the switch 109 of the first embodiment is realized by a semiconductor device. In FIG. 2A, reference numeral 209 denotes a diode that operates similarly to the switch 109 in the first embodiment.

【0044】次に、ダイオード209の動作を説明す
る。ヒューズ溶断時には、ヒューズ切断端子102に接
続された電圧源107または電流源108により、高電
圧がヒューズに印加する。その時、電源105の電圧を
0Vにしておくと、ダイオード209は逆バイアスとな
り、カットオフされ、過電圧が読み出し回路に加わるこ
とを防止する。一方、読み出し時には、電圧源107及
び電流源108は読み出し時には接続されていない。従
って、ダイオード209が順バイアスとなり、ヒューズ
読み出し回路103の入力電圧VINは次式で決まる。
Next, the operation of the diode 209 will be described. When the fuse is blown, a high voltage is applied to the fuse by the voltage source 107 or the current source 108 connected to the fuse cutting terminal 102. At this time, if the voltage of the power supply 105 is set to 0 V, the diode 209 becomes reverse-biased, cut off, and prevents an overvoltage from being applied to the reading circuit. On the other hand, at the time of reading, the voltage source 107 and the current source 108 are not connected at the time of reading. Therefore, the diode 209 becomes forward biased, and the input voltage VIN of the fuse read circuit 103 is determined by the following equation.

【0045】 VIN=R101/(R101+R104)×(VDD2−VD) …(3) ここで、R101はヒューズ101の抵抗値であり、溶断
前は600Ω、溶断後は10MΩと想定する。R104は
プルアップ抵抗104の抵抗値であり、100kΩと想
定する。VDD2は電源105の電圧であり5Vと想定す
る。また、VDはダイオード209のアノード−カソー
ド間電圧であり、約0.7Vである。
VIN = R101 / (R101 + R104) × (VDD2-VD) (3) Here, R101 is a resistance value of the fuse 101, which is assumed to be 600Ω before blowing and 10MΩ after blowing. R104 is the resistance value of the pull-up resistor 104, which is assumed to be 100 kΩ. VDD2 is the voltage of the power supply 105 and is assumed to be 5V. VD is the voltage between the anode and the cathode of the diode 209, which is about 0.7V.

【0046】読み出し回路は、コンパレータ、インバー
タ、NANDおよびNORを組み合わせた論理回路で実
現でき、入力しきい値を2.5Vとした時、この2.5
Vよりも小さい電圧が読み出し回路に入力された場合は
Loレベル(=非溶断)と判定し、2.5Vよりも大き
い電圧が読み出し回路に入力された場合はHiレベル
(=溶断)と判定する。
The read circuit can be realized by a logic circuit combining a comparator, an inverter, a NAND and a NOR.
When a voltage smaller than V is input to the readout circuit, it is determined to be Lo level (= non-blown), and when a voltage larger than 2.5 V is input to the readout circuit, it is determined to be Hi level (= blown). .

【0047】従って、ヒューズ101が溶断されていな
い時は、(3)式より、VIN=約0.03Vが入力さ
れ、読み出し回路は、Loレベルが入力された(=非溶
断)と判定する。一方、ヒューズ101が溶断された時
は、(3)式より、VIN=約4.26Vが入力され、読
み出し回路はHiレベルが入力された(=溶断)と判定
する。
Therefore, when the fuse 101 is not blown, VIN = approximately 0.03 V is input from the equation (3), and the readout circuit determines that the Lo level is input (= non-blown). On the other hand, when the fuse 101 is blown, from equation (3), VIN = approximately 4.26 V is input, and the readout circuit determines that the Hi level is input (= fuse).

【0048】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がダイオード209に
よって遮断されるので、読み出し回路の耐圧が溶断しき
い値よりも低い場合でも、溶断電圧しきい値(+マージ
ン)以上の電圧をヒューズに印加可能であり、信頼性上
問題なく、かつ、溶断歩留の良いヒューズROM回路を
実現できる。
As described above, according to the present embodiment,
Since the voltage applied when the fuse is blown is cut off by the diode 209, even if the withstand voltage of the readout circuit is lower than the blowing threshold, a voltage higher than the blowing voltage threshold (+ margin) can be applied to the fuse. A fuse ROM circuit having no problem in reliability and having a high fusing yield can be realized.

【0049】[第3の実施形態]図2Bは、本発明の記
録ヘッドの第3の実施形態のヒューズROM回路の構成
を示す回路図である。第3の実施形態は、半導体回路に
おいて一般的に、ダイオードがトランジスタのジャンク
ションを用いて製造されることを利用したものである。
[Third Embodiment] FIG. 2B is a circuit diagram showing a configuration of a fuse ROM circuit according to a third embodiment of the recording head of the present invention. The third embodiment utilizes a fact that a diode is generally manufactured using a junction of a transistor in a semiconductor circuit.

【0050】図2Bにおいて、219は、第2の実施形
態のダイオード209をトランジスタで置き換えたもの
である。このトランジスタ219は、NPNトランジス
タをCBショートし、EBジャンクションをダイオード
として使用している。
In FIG. 2B, reference numeral 219 denotes a transistor obtained by replacing the diode 209 of the second embodiment with a transistor. In the transistor 219, the NPN transistor is CB short-circuited, and the EB junction is used as a diode.

【0051】このNPNトランジスタは、図5で説明し
たヒータを駆動するためのトランジスタ402と同一の
製造工程で製造することができる。
This NPN transistor can be manufactured by the same manufacturing process as the transistor 402 for driving the heater described with reference to FIG.

【0052】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がトランジスタ219
によって遮断されるので、読み出し回路の耐圧が溶断し
きい値よりも低い場合でも、溶断電圧しきい値(+マー
ジン)以上の電圧をヒューズに印加可能であり、製造工
程を増やさずに、信頼性上問題なく、かつ、溶断歩留の
良いヒューズROM回路を実現できる。
As described above, according to the present embodiment,
The voltage applied when the fuse is blown is the transistor 219
Therefore, even when the withstand voltage of the readout circuit is lower than the fusing threshold, a voltage higher than the fusing voltage threshold (+ margin) can be applied to the fuse, and the reliability can be improved without increasing the number of manufacturing steps. It is possible to realize a fuse ROM circuit having no problem and having a high fusing yield.

【0053】[第4の実施形態]図2Cは、本発明の記
録ヘッドの第4の実施形態のヒューズROM回路の構成
を示す回路図である。第4の実施形態は、第3の実施形
態と同様に、第2の実施形態におけるダイオード209
を、トランジスタ229で置き換えたものである。
[Fourth Embodiment] FIG. 2C is a circuit diagram showing the configuration of a fuse ROM circuit according to a fourth embodiment of the recording head of the present invention. In the fourth embodiment, as in the third embodiment, the diode 209 in the second embodiment is used.
Is replaced by a transistor 229.

【0054】第3の実施形態で使用したトランジスタ2
19はNPN型であったが、本実施形態のトランジスタ
229はPNP型である。このトランジスタ229は、
PNPトランジスタをCBショートし、EBジャンクシ
ョンをダイオードとして使用している。
Transistor 2 used in the third embodiment
19 is an NPN type, but the transistor 229 of the present embodiment is a PNP type. This transistor 229
The PNP transistor is CB short-circuited, and the EB junction is used as a diode.

【0055】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がトランジスタ229
によって遮断されるので、読み出し回路の耐圧が溶断し
きい値よりも低い場合でも、溶断電圧しきい値(+マー
ジン)以上の電圧をヒューズに印加可能であり、製造工
程を増やさずに、信頼性上問題なく、かつ、溶断歩留の
良いヒューズROM回路を実現できる。
As described above, according to the present embodiment,
The voltage applied when the fuse is blown is the transistor 229.
Therefore, even when the withstand voltage of the readout circuit is lower than the fusing threshold, a voltage higher than the fusing voltage threshold (+ margin) can be applied to the fuse, and the reliability can be improved without increasing the number of manufacturing steps. It is possible to realize a fuse ROM circuit having no problem and having a high fusing yield.

【0056】[第5の実施形態]図2Dは、本発明の記
録ヘッドの第5の実施形態のヒューズROM回路の構成
を示す回路図である。第5の実施形態は、第3および第
4の実施形態と同様に、第2の実施形態のダイオード2
09の代わりにトランジスタを使用するが、トランジス
タのEBジャンクションではなく、CBジャンクション
をダイオードとして使用するものである。
[Fifth Embodiment] FIG. 2D is a circuit diagram showing the configuration of a fuse ROM circuit according to a fifth embodiment of the recording head of the present invention. The fifth embodiment is similar to the third and fourth embodiments in that the diode 2 of the second embodiment
Although a transistor is used in place of the transistor 09, a CB junction is used as a diode instead of the EB junction of the transistor.

【0057】上記第3および第4の実施形態では、EB
ジャンクションをダイオードとして使用しているが、一
般的にEBジャンクションは、不純物濃度が濃いもの同
士の接合となるので、逆バイアスの耐圧が他のジャンク
ションと比較してやや低い。
In the third and fourth embodiments, the EB
Although the junction is used as a diode, the EB junction is generally a junction of those having a high impurity concentration, so that the withstand voltage of the reverse bias is slightly lower than other junctions.

【0058】本実施形態は、この点を改良するべく、P
NPトランジスタ239のCBジャンクションをダイオ
ードとして用いている。このPNPトランジスタ239
は、図5で説明したヒータを駆動するためのトランジス
タ402と同一の製造工程で製造することができる。
In the present embodiment, in order to improve this point, P
The CB junction of the NP transistor 239 is used as a diode. This PNP transistor 239
Can be manufactured in the same manufacturing process as the transistor 402 for driving the heater described with reference to FIG.

【0059】図9は、NPNトランジスタ402とPN
Pトランジスタ239の積層構造の例を示す図である。
図9において、901はP型半導体基板であり、NPN
トランジスタの基板(サブストレート)とPNPトラン
ジスタのコレクタとなり、通常接地される。902はP
型半導体基板901上に作られたNPNトランジスタの
コレクタとなるN−層、903はP型半導体基板901
上に形成されたPNPトランジスタのベースとなるN−
層であり、902と同一工程で製造される。904はN
−層902上に作られたNPNトランジスタのベースと
なるP層であり、905はN−層903上に形成された
PNPトランジスタのエミッタとなるP層であり、90
4と同一の工程で製造される。906はP層904上に
作られたNPNトランジスタのエミッタとなるN+層で
ある。
FIG. 9 shows an NPN transistor 402 and PN
FIG. 14 is a diagram showing an example of a stacked structure of a P transistor 239.
In FIG. 9, reference numeral 901 denotes a P-type semiconductor substrate;
It becomes the transistor substrate (substrate) and the collector of the PNP transistor, and is usually grounded. 902 is P
An N- layer serving as a collector of an NPN transistor formed on a p-type semiconductor substrate 901;
N- which is the base of the PNP transistor formed above
And is manufactured in the same step as 902. 904 is N
A P layer serving as a base of the NPN transistor formed on the layer 902; 905, a P layer serving as an emitter of the PNP transistor formed on the N− layer 903;
4 is manufactured in the same process. Reference numeral 906 denotes an N + layer formed on the P layer 904 and serving as an emitter of the NPN transistor.

【0060】図2Dにおいて、トランジスタのミラー効
果によリ、R101はヒューズ読み出し回路103から見
て、PNPトランジスタ239の電流利得(β)分の1
倍されて見える。従って、ヒューズ読み出し回路103
の入力電圧VINは次式で決まる。
In FIG. 2D, due to the Miller effect of the transistor, R 101 is 1 / current gain (β) of the PNP transistor 239 as viewed from the fuse read circuit 103.
It looks doubled. Therefore, the fuse read circuit 103
Is determined by the following equation.

【0061】 VIN=R101・I+VBE=VDD2−R104・(1+β)・I …(4) ここで、R101はヒューズ101の抵抗値であり、溶断
前は600Ω、溶断後は10MΩと想定する。R104は
プルアップ抵抗104の抵抗値であり、100kΩと想
定する。また、VDD2は電源105の電圧であり、5V
と想定する。IはR101に流れる電流である。βはPN
Pトランジスタ239の電流利得であり、10と想定す
る。VBEはPNPトランジスタのべ一ス−エミッタ間電
圧であり、約0.7Vである。
VIN = R101 · I + VBE = VDD2-R104 · (1 + β) · I (4) Here, R101 is a resistance value of the fuse 101, which is assumed to be 600Ω before blowing and 10MΩ after blowing. R104 is the resistance value of the pull-up resistor 104, which is assumed to be 100 kΩ. VDD2 is the voltage of the power supply 105 and 5V
Assume that I is a current flowing through R101. β is PN
The current gain of the P transistor 239, which is assumed to be 10. VBE is a base-emitter voltage of the PNP transistor and is about 0.7V.

【0062】読み出し回路は、コンパレータやインバー
タやNANDやNORを組み合わせた論理回路で実現で
することがきる。入力しきい値を2.5Vとした時、こ
の2.5Vよりも小さい電圧が読み出し回路に入力され
た場合はLoレベル(=非溶断)と判定し、2.5Vよ
りも大きい電圧が読み出し回路に入力された場合はHi
レベル(=溶断)と判定する。
The read circuit can be realized by a logic circuit combining a comparator, an inverter, a NAND and a NOR. When the input threshold value is 2.5 V, if a voltage smaller than 2.5 V is input to the readout circuit, it is determined to be Lo level (= non-blown), and a voltage larger than 2.5 V is set to the readout circuit. Hi when input to
Judge as level (= fusing).

【0063】従って、ヒューズ101が溶断されていな
い時は、(4)式より、VIN=約0.7Vが入力され、
読み出し回路はLoレベルが入力された(=非溶断)と
判定する。一方、ヒューズ101が溶断された時は、
(4)式より、VIN=約4.57Vが入力され、読み出
し回路はHiレベルが入力された(=溶断)と判定す
る。
Therefore, when the fuse 101 is not blown, from equation (4), VIN = about 0.7 V is input, and
The read circuit determines that the Lo level has been input (= non-blown). On the other hand, when the fuse 101 is blown,
From equation (4), VIN = approximately 4.57 V is input, and the readout circuit determines that the Hi level has been input (= fuse).

【0064】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がトランジスタ239
によって遮断されるので、読み出し回路の耐圧が溶断し
きい値よりも低い場合でも、溶断電圧しきい値(+マー
ジン)以上の電圧をヒューズに印加可能であり、製造工
程を増やさずに、より耐圧に関する信頼性上を向上さ
せ、かつ、溶断歩留の良いヒューズROM回路を実現で
きる。
As described above, according to the present embodiment,
The voltage applied when the fuse is blown is determined by the transistor 239.
Therefore, even if the withstand voltage of the readout circuit is lower than the fusing threshold, a voltage higher than the fusing voltage threshold (+ margin) can be applied to the fuse, and the withstand voltage can be increased without increasing the number of manufacturing steps. And a fuse ROM circuit with a high fusing yield can be realized.

【0065】[第6の実施形態]図10Aは、本発明の
記録ヘッドの第6の実施形態のヒューズROM回路の構
成を示す回路図である。第6の実施形態は、第2の実施
形態のダイオード209の代わりにNMOSトランジス
タを使用するものである。
[Sixth Embodiment] FIG. 10A is a circuit diagram showing a configuration of a fuse ROM circuit according to a sixth embodiment of the recording head of the present invention. The sixth embodiment uses an NMOS transistor instead of the diode 209 of the second embodiment.

【0066】記録ヘッドをバイポーラプロセスで製造す
る場合、製造工程が多くコストが高くなってしまう。こ
のため、コストダウンを目的として記録ヘッドをCMO
Sプロセスで製造することが特開平10−34893号
公報に提案されている。この場合、図4に示したヒータ
を駆動するためのトランジスタ402の代わりに、図6
に示すようなMOSトランジスタ602を使用すること
となる。
When a recording head is manufactured by a bipolar process, the number of manufacturing steps is large and the cost is high. For this reason, the recording head is set to CMO for the purpose of cost reduction.
Japanese Patent Application Laid-Open No. H10-34893 proposes manufacturing by the S process. In this case, instead of the transistor 402 for driving the heater shown in FIG.
The MOS transistor 602 shown in FIG.

【0067】図10AのNMOSトランジスタ1109
は、ドレインがヒューズ101に接続され、ソースが読
み出し回路103に接続され、ゲートが電源405に接
続されている。1005はNMOSトランジスタのゲー
ト電源であり、溶断時は接地され、読み出し時は105
と同電位となる。
The NMOS transistor 1109 of FIG. 10A
Has a drain connected to the fuse 101, a source connected to the readout circuit 103, and a gate connected to the power supply 405. Reference numeral 1005 denotes a gate power supply of the NMOS transistor, which is grounded when fusing, and 105 when reading.
And the same potential.

【0068】図10Aにおいて、ヒューズ読み出し回路
103の入力電圧VINは次式で決まる。
In FIG. 10A, the input voltage VIN of the fuse read circuit 103 is determined by the following equation.

【0069】 VIN=(R101+RMOS)/(R101+RMOS+R104)・VDD2 …(5) ここで、R101はヒューズ101の抵抗値であり、溶断
前は600Ω、溶断後は10MΩと想定する。R104は
プルアップ抵抗104の抵抗値であり、100kΩと想
定する。VDD2は電源105の電圧であり、5Vと想定
する。また、RMOSはNMOSトランジスタ1009の
ON抵抗であり、4kΩと想定する。
VIN = (R101 + RMOS) / (R101 + RMOS + R104) .VDD2 (5) Here, R101 is a resistance value of the fuse 101, which is assumed to be 600Ω before blowing and 10MΩ after blowing. R104 is the resistance value of the pull-up resistor 104, which is assumed to be 100 kΩ. VDD2 is the voltage of the power supply 105 and is assumed to be 5V. RMOS is the ON resistance of the NMOS transistor 1009, and is assumed to be 4 kΩ.

【0070】読み出し回路は、コンパレータやインバー
タやNANDやNORを組み合わせた論理回路で実現す
ることができる。ここで、入力しきい値を2.5Vとし
た時、2.5Vよりも小さい電圧が読み出し回路に入力
された場合はLoレベル(=非溶断)と判定し、2.5
Vよりも大きい電圧が読み出し回路に入力された場合は
Hiレベル(=溶断)と判定する。
The read circuit can be realized by a logic circuit combining a comparator, an inverter, a NAND and a NOR. Here, when the input threshold value is 2.5 V, if a voltage smaller than 2.5 V is input to the readout circuit, it is determined to be Lo level (= non-blown),
If a voltage higher than V is input to the readout circuit, it is determined to be at the Hi level (= blown).

【0071】従って、ヒューズ101が溶断されていな
い時は、(5)式より、VIN=約0.22Vが入力さ
れ、読み出し回路はLoレベルが入力された(=非溶
断)と判定する。一方、ヒューズ101が溶断された時
は、(5)式より、VIN=約4.95Vが入力され、読
み出し回路はHiレベルが入力された(=溶断)と判定
する。
Therefore, when the fuse 101 is not blown, from the equation (5), VIN = about 0.22 V is input, and the read circuit determines that the Lo level is input (= non-blown). On the other hand, when the fuse 101 is blown, from equation (5), VIN = approximately 4.95 V is input, and the readout circuit determines that the Hi level is input (= fuse).

【0072】この時、ヒューズに接続された側のNMO
SトランジスタのドレインをLDD(Lightly Doped Dra
in)構造とすると、NMOSトランジスタ1109の耐
圧が40V以上に向上し、より好ましい。
At this time, the NMO on the side connected to the fuse is
LDD (Lightly Doped Dra
The in) structure is more preferable because the withstand voltage of the NMOS transistor 1109 is improved to 40 V or more.

【0073】ここで、1005は読み出し時は105と
同電位となると説明したが、読み出し時にNMOSトラ
ンジスタ1109がONとなる電圧なら何Vに設定して
も良い。
Here, it has been described that 1005 has the same potential as 105 at the time of reading. However, any voltage may be set as long as the NMOS transistor 1109 is turned on at the time of reading.

【0074】また、このNMOSトランジスタ1109
は、図6のMOSトランジスタ602と同一の製造工程
を用いて製造することができる。
The NMOS transistor 1109
Can be manufactured using the same manufacturing process as that of MOS transistor 602 in FIG.

【0075】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がNMOSトランジス
タ1109によって遮断されるので、読み出し回路の耐
圧が溶断しきい値よりも低い場合でも、溶断電圧しきい
値(+マージン)以上の電圧をヒューズに印加可能であ
り、製造工程を増やさずによりコストを低下することが
でき、信頼性上問題なく、かつ、溶断歩留の良いヒュー
ズROM回路を実現できる。
As described above, according to the present embodiment,
Since the voltage applied when the fuse is blown is cut off by the NMOS transistor 1109, even if the withstand voltage of the readout circuit is lower than the blowing threshold, a voltage higher than the blowing voltage threshold (+ margin) can be applied to the fuse. In addition, the cost can be reduced without increasing the number of manufacturing steps, and a fuse ROM circuit having no problem in reliability and having a high fusing yield can be realized.

【0076】[第7の実施形態]図10Bは、本発明の
記録ヘッドの第7の実施形態のヒューズROM回路の構
成を示す回路図である。第7の実施形態は、第2の実施
形態のダイオード209の代わりに、ソースーゲート間
をショートしてダイオードとして動作するNMOSトラ
ンジスタを使用するものである。
[Seventh Embodiment] FIG. 10B is a circuit diagram showing a configuration of a fuse ROM circuit according to a seventh embodiment of the recording head of the present invention. In the seventh embodiment, instead of the diode 209 of the second embodiment, an NMOS transistor that operates as a diode by short-circuiting between the source and the gate is used.

【0077】図10Bにおいて、NMOSトランジスタ
1009は、ソースーゲート間がショートされ、ダイオ
ードとして使用される。MOSトランジスタのゲート酸
化膜は、一般的に静電破壊に弱いとされる。従って、図
10Aの回路のNMOSトランジスタ1109は、ゲー
トが電源405に接続されているため、電源405に静
電気などのサージが加わった場合、静電破壊を引き起こ
してしまう可能性がある。第7の実施形態は、ゲートと
電源との間に抵抗が挿入されているため、静電破壊に対
する耐性が向上されている。動作については、第6の実
施形態と同様に動作する。
In FIG. 10B, the NMOS transistor 1009 is used as a diode with its source and gate short-circuited. A gate oxide film of a MOS transistor is generally considered to be vulnerable to electrostatic breakdown. Accordingly, since the gate of the NMOS transistor 1109 of the circuit in FIG. 10A is connected to the power supply 405, when a surge such as static electricity is applied to the power supply 405, there is a possibility of causing electrostatic breakdown. In the seventh embodiment, resistance is inserted between the gate and the power supply, so that resistance to electrostatic breakdown is improved. The operation is similar to that of the sixth embodiment.

【0078】第7の実施形態において、第3の実施形態
と第4の実施形態の関係のように、NMOSトランジス
タをPMOSトランジスタに置き換えても、同様に動作
させることができ、本発明の目的を達成できることは言
うまでもない。
In the seventh embodiment, even if the NMOS transistor is replaced with a PMOS transistor as in the relationship between the third embodiment and the fourth embodiment, the same operation can be performed. Needless to say, this can be achieved.

【0079】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がNMOSトランジス
タ1009によって遮断されるので、読み出し回路の耐
圧が溶断しきい値よりも低い場合でも、溶断電圧しきい
値(+マージン)以上の電圧をヒューズに印加可能であ
り、製造工程を増やさずによりコストを低下することが
でき、静電破壊に対しても信頼性を向上させ、かつ、溶
断歩留の良いヒューズROM回路を実現できる。
As described above, according to the present embodiment,
Since the voltage applied when the fuse is blown is cut off by the NMOS transistor 1009, even if the withstand voltage of the readout circuit is lower than the blowing threshold, a voltage higher than the blowing voltage threshold (+ margin) can be applied to the fuse. In addition, it is possible to reduce the cost without increasing the number of manufacturing steps, to improve the reliability against electrostatic breakdown, and to realize a fuse ROM circuit with a high fusing yield.

【0080】[第8の実施形態]図11は、本発明の記
録ヘッドの第8の実施形態のヒューズROM回路の構成
を示す回路図である。第8の実施形態は、2つのヒュー
ズ切断端子を有するものである。図11において、11
11は、第一のヒューズ切断端子であり、1102は、
第二のヒューズ切断端子である。
[Eighth Embodiment] FIG. 11 is a circuit diagram showing a configuration of a fuse ROM circuit according to an eighth embodiment of the recording head of the present invention. The eighth embodiment has two fuse cutting terminals. In FIG. 11, 11
11 is a first fuse cutting terminal, and 1102 is
This is a second fuse cutting terminal.

【0081】次に図11を用いて、ヒューズ溶断時の動
作を説明する。溶断時には、第一のヒューズ切断端子1
111に電圧源107または電流源108を接続し、同
時に、第二のヒューズ切断端子を接地する。これによ
り、高電圧がヒューズに印加され、ヒューズが溶断され
る。その時、スイッチ109は前もって遮断(OFF)
され、過電圧が読み出し回路に加わらない。
Next, the operation when the fuse is blown will be described with reference to FIG. At the time of fusing, the first fuse cutting terminal 1
The voltage source 107 or the current source 108 is connected to 111, and at the same time, the second fuse cutting terminal is grounded. As a result, a high voltage is applied to the fuse, and the fuse is blown. At that time, the switch 109 is shut off (OFF) in advance.
And no overvoltage is applied to the readout circuit.

【0082】次に読み出し時の動作を説明する。読み出
し時には、第一のヒューズ切断端子1111に電圧源1
07または電流源108は接続されてなく、また、第二
のヒューズ切断端子は接地されていない。この時、スイ
ッチ109は前もって導通(ON)され、従来例と同様
に読み出しが可能である。
Next, the operation at the time of reading will be described. At the time of reading, the voltage source 1 is connected to the first fuse cutting terminal 1111.
07 or the current source 108 is not connected, and the second fuse cutting terminal is not grounded. At this time, the switch 109 is turned on (ON) in advance, and reading can be performed as in the conventional example.

【0083】以上説明したように本実施形態によれば、
ヒューズ溶断時に印加される電圧がスイッチ109によ
って遮断されるので、読み出し回路の耐圧が溶断しきい
値よりも低い場合でも、溶断電圧しきい値(+マージ
ン)以上の電圧をヒューズに印加可能であり、信頼性を
向上させ、かつ、溶断歩留の良いヒューズROM回路を
実現できる。
As described above, according to the present embodiment,
Since the voltage applied when the fuse is blown is cut off by the switch 109, even when the withstand voltage of the readout circuit is lower than the blowing threshold, a voltage higher than the blowing voltage threshold (+ margin) can be applied to the fuse. Thus, it is possible to improve the reliability and realize a fuse ROM circuit having a high fusing yield.

【0084】なお、第8の実施形態おいて、スイッチ1
09は、第2〜第7の実施形態と同様にダイオード、バ
イポーラトランジスタまたはMOSトランジスタのいず
れかを用いて構成してもよく、本発明の目的を達成でき
ることは言うまでもない。
In the eighth embodiment, the switch 1
09 may be configured using any one of a diode, a bipolar transistor and a MOS transistor as in the second to seventh embodiments, and it is needless to say that the object of the present invention can be achieved.

【0085】また、第6〜第8の実施形態の実施形態で
は、MOSトランジスタを例に挙げて説明してきたが、
JFET(接合形電界効果トランジスタ),MIS(Me
talInsulated Semiconductor)等のMOSトランジスタ
と同様の特性を持つトランジスタを用いても、本発明の
目的を達成できることは言うまでもない。
In the sixth to eighth embodiments, the MOS transistor has been described as an example.
JFET (junction field effect transistor), MIS (Me
It is needless to say that the object of the present invention can be achieved even if a transistor having the same characteristics as a MOS transistor such as talInsulated Semiconductor) is used.

【0086】以上説明してきた実施形態において、ヒュ
ーズの抵抗体はジュール熱により溶断されるとしてきた
が、抵抗体が半導体素子、例えばツェナーダイオードで
あり、ツェナー耐圧を超える前は、絶縁状態だったもの
を、ツェナー耐圧を超えた電圧を与えることによって、
導通状態に遷移する構成であっても、本発明の目的を達
成できることは言うまでもない。
In the embodiment described above, the resistor of the fuse is blown by Joule heat. However, the resistor is a semiconductor element, for example, a Zener diode, and is in an insulating state before the Zener breakdown voltage is exceeded. By applying a voltage that exceeds the Zener withstand voltage,
It goes without saying that the object of the present invention can be achieved even with a configuration that transits to the conductive state.

【0087】また、絶縁膜例えばゲート酸化膜を挟ん
で、2つの導電体がある構成も考えられる。この場合2
つの導電体は、通常は絶縁されているが、高電界を加え
ることにより絶縁膜の破壊が起こり前記2つの導電体が
導通状態になるという構成であっても本発明の目的を達
成できる。
Further, a configuration in which there are two conductors with an insulating film, for example, a gate oxide film interposed therebetween, is also conceivable. In this case 2
The two conductors are normally insulated, but the object of the present invention can be achieved even in a configuration in which the application of a high electric field causes the breakdown of the insulating film and the two conductors become conductive.

【0088】更に、ヒューズの抵抗体は、MOSトラン
ジスタのゲート配線膜と同じ材料、同じ工程で製造され
るとして説明してきたが、ヒータまたはインク中の気泡
が消滅する際の衝撃波から記録ヘッドを保護するための
耐キャビテーション膜、またはインクによる腐食から記
録ヘッドを保護するためのバリアメタル膜、あるいは実
装のための導電膜、例えばパンプ用の膜、または配線膜
と同じ材料、同じ工程で製造されてもよく、同様な効果
が得られる。
Further, although the description has been made on the assumption that the fuse resistor is manufactured by the same material and in the same process as the gate wiring film of the MOS transistor, the recording head is protected from shock waves when bubbles in the heater or ink disappear. A cavitation-resistant film to protect the recording head from corrosion by ink, or a conductive film for mounting, for example, a film for a pump, or the same material as the wiring film, and manufactured in the same process. The same effect can be obtained.

【0089】なお、以上の実施形態において、熱エネル
ギーを用いてインクを吐出する記録ヘッドを例に挙げて
説明したが、本発明はこれに限定されるものではない。
例えば、ピエゾ素子等を用いてインクを吐出するもので
あってもよい。また、インクジェット記録ヘッドだけで
なく、例えばサーマルヘッド等にも適用可能なものであ
る。
In the above embodiments, the recording head for ejecting ink using thermal energy has been described as an example, but the present invention is not limited to this.
For example, the ink may be ejected using a piezo element or the like. Further, the present invention can be applied not only to an ink jet recording head but also to, for example, a thermal head.

【0090】更に、以上の実施形態において、記録ヘッ
ドから吐出される液滴およびインクタンクに収容される
液体はインクに限定されるものではない。例えば、記録
画像の定着性や耐水性を高めたり、その画像品質を高め
たりするために記録媒体に対して吐出される処理液のよ
うなものがインクタンクに収容されていても良い。
Further, in the above embodiments, the liquid droplets discharged from the recording head and the liquid contained in the ink tank are not limited to ink. For example, an ink tank may contain a processing liquid discharged to a recording medium in order to improve the fixability and water resistance of the recorded image or to improve the image quality.

【0091】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段(例え
ば電気熱変換体やレーザ光等)を備え、前記熱エネルギ
ーによりインクの状態変化を生起させる方式を用いて記
録の高密度化、高精細化を達成するものである。
The above-described embodiment is particularly provided with a means (for example, an electrothermal converter or a laser beam) for generating thermal energy as energy used for performing ink ejection even in an ink jet recording system. This is to achieve high-density and high-definition recording by using a method in which a state change of ink is caused by energy.

【0092】その代表的な構成や原理については、例え
ば、米国特許第4723129号明細書、同第4740
796号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体(インク)
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて膜沸騰を越
える急速な温度上昇を与える少なくとも1つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に1対1で対応した液体
(インク)内の気泡を形成できるので有効である。
The typical configuration and principle are described in, for example, US Pat. Nos. 4,723,129 and 4,740.
It is preferable to use the basic principle disclosed in the specification of Japanese Patent No. 796. This method can be applied to both the so-called on-demand type and continuous type. In particular, in the case of the on-demand type, liquid (ink)
By applying at least one drive signal corresponding to the recorded information and providing a rapid temperature rise exceeding the film boiling to the electrothermal transducer arranged corresponding to the sheet or the liquid path holding the Since thermal energy is generated in the electrothermal transducer and film boiling occurs on the heat-acting surface of the recording head, bubbles in the liquid (ink) corresponding to this drive signal on a one-to-one basis can be formed. It is valid.

【0093】この気泡の成長、収縮により吐出用開口を
介して液体(インク)を吐出させて、少なくとも1つの
滴を形成する。この駆動信号をパルス形状とすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体(インク)の吐出が達成でき、より好まし
い。
By discharging the liquid (ink) through the discharge opening by the growth and contraction of the bubble, at least one droplet is formed. When the drive signal is formed into a pulse shape, the growth and shrinkage of the bubble are performed immediately and appropriately, so that the ejection of a liquid (ink) having particularly excellent responsiveness can be achieved, which is more preferable.

【0094】このパルス形状の駆動信号としては、米国
特許第4463359号明細書、同第4345262号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第4313124号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。
As the pulse-shaped drive signal, those described in US Pat. Nos. 4,463,359 and 4,345,262 are suitable. Further, if the conditions described in US Pat. No. 4,313,124 relating to the temperature rise rate of the heat acting surface are adopted, more excellent recording can be performed.

【0095】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成(直線状液流路または直角液流路)の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第4558333号明細書、米国特許第
4459600号明細書を用いた構成も本発明に含まれ
るものである。加えて、複数の電気熱変換体に対して、
共通するスロットを電気熱変換体の吐出部とする構成を
開示する特開昭59−123670号公報や熱エネルギ
ーの圧力波を吸収する開口を吐出部に対応させる構成を
開示する特開昭59−138461号公報に基づいた構
成としても良い。
The configuration of the recording head is not limited to the combination of a discharge port, a liquid path, and an electrothermal converter (a linear liquid flow path or a right-angled liquid flow path) as disclosed in the above-mentioned respective specifications. A configuration using U.S. Pat. No. 4,558,333 or U.S. Pat. No. 4,459,600, which discloses a configuration in which a heat acting surface is arranged in a bent region, is also included in the present invention. In addition, for multiple electrothermal transducers,
JP-A-59-123670 which discloses a configuration in which a common slot is used as a discharge part of an electrothermal transducer, and JP-A-59-123670 which discloses a configuration in which an opening for absorbing a pressure wave of thermal energy corresponds to a discharge part. A configuration based on 138461 may be adopted.

【0096】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された1個の記録ヘッドとして
の構成のいずれでもよい。
Further, as a full-line type recording head having a length corresponding to the width of the maximum recording medium that can be recorded by the recording apparatus, the length is determined by combining a plurality of recording heads as disclosed in the above-mentioned specification. This may be either a configuration satisfying the above requirements or a configuration as a single recording head formed integrally.

【0097】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドとしてもよい。
In addition to the cartridge type recording head in which the ink tank is provided integrally with the recording head itself described in the above embodiment, the recording head is electrically connected to the apparatus main body by being mounted on the apparatus main body. A replaceable chip-type recording head may be used, which allows easy connection and supply of ink from the apparatus main body.

【0098】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を30°C以上70°C以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。
In the above-described embodiment, the description is made on the assumption that the ink is a liquid. However, even if the ink solidifies at room temperature or lower, it is possible to use an ink that softens or liquefies at room temperature. Or, in the ink jet method, generally, the temperature of the ink itself is controlled within a range of 30 ° C. or more and 70 ° C. or less to control the temperature so that the viscosity of the ink is in a stable ejection range.
It is sufficient that the ink is in a liquid state when the use recording signal is applied.

【0099】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。
In addition, in order to positively prevent the temperature rise due to thermal energy as energy for changing the state of the ink from a solid state to a liquid state, the temperature is positively prevented.
Alternatively, in order to prevent evaporation of the ink, an ink which solidifies in a standing state and liquefies by heating may be used. In any case, the application of heat energy causes the ink to be liquefied by application of the heat energy according to the recording signal and the liquid ink to be ejected, or to start to solidify when reaching the recording medium. The present invention is also applicable to a case where an ink having a property of liquefying for the first time is used.

【0100】このような場合インクは、特開昭54−5
6847号公報あるいは特開昭60−71260号公報
に記載されるような、多孔質シート凹部または貫通孔に
液状または固形物として保持された状態で、電気熱変換
体に対して対向するような形態としてもよい。本発明に
おいては、上述した各インクに対して最も有効なもの
は、上述した膜沸騰方式を実行するものである。
In such a case, the ink is disclosed in JP-A-54-5
No. 6,847, or Japanese Patent Application Laid-Open No. 60-71260, in which the porous sheet is opposed to the electrothermal converter while being held as a liquid or solid substance in the concave portion or through hole of the porous sheet. It may be. In the present invention, the most effective one for each of the above-mentioned inks is to execute the above-mentioned film boiling method.

【0101】[0101]

【発明の効果】以上説明したように、本発明によれば、
抵抗体の溶断時に溶断手段から抵抗体に印加される電圧
を情報読み出し回路に加わらないようにできるため、情
報読み出し回路の耐圧が抵抗体の溶断しきい値よりも低
い場合でも、情報読み出し回路を保護しつつ溶断電圧し
きい値(+マージン)以上の電圧を抵抗体に印加可能で
あり、他の回路の信頼性を損なうことなく溶断歩留良く
抵抗体を溶断して、エネルギー発生素子の抵抗値等の記
録特性に関する情報の書き込みおよび読み出しを正確に
行うことができるという効果がある。
As described above, according to the present invention,
Since the voltage applied from the fusing means to the resistor during the fusing of the resistor can be prevented from being applied to the information reading circuit, the information reading circuit can be operated even when the breakdown voltage of the information reading circuit is lower than the fusing threshold of the resistor. A voltage equal to or higher than the fusing voltage threshold (+ margin) can be applied to the resistor while protecting, and the resistor is blown with good fusing yield without impairing the reliability of other circuits, and the resistance of the energy generating element is reduced. There is an effect that writing and reading of information relating to recording characteristics such as values can be performed accurately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態のヒューズROM回路
の構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a fuse ROM circuit according to a first embodiment of the present invention.

【図2A】本発明の第2の実施形態のヒューズROM回
路の構成を示す回路図である。
FIG. 2A is a circuit diagram showing a configuration of a fuse ROM circuit according to a second embodiment of the present invention.

【図2B】本発明の第3の実施形態のヒューズROM回
路の構成を示す回路図である。
FIG. 2B is a circuit diagram showing a configuration of a fuse ROM circuit according to a third embodiment of the present invention.

【図2C】本発明の第4の実施形態のヒューズROM回
路の構成を示す回路図である。
FIG. 2C is a circuit diagram showing a configuration of a fuse ROM circuit according to a fourth embodiment of the present invention.

【図2D】本発明の第5の実施形態のヒューズROM回
路の構成を示す回路図である。
FIG. 2D is a circuit diagram showing a configuration of a fuse ROM circuit according to a fifth embodiment of the present invention.

【図3】インクジェット記録ヘッドの構成を示す外観図
である。
FIG. 3 is an external view illustrating a configuration of an inkjet recording head.

【図4】一般的なインクジェット記録ヘッドの回路図で
ある。
FIG. 4 is a circuit diagram of a general inkjet recording head.

【図5】従来例のヒューズROM回路の構成を示す回路
図である。
FIG. 5 is a circuit diagram showing a configuration of a conventional fuse ROM circuit.

【図6】ヒータ駆動用のNMOSトランジスタを示す回
路図である。
FIG. 6 is a circuit diagram showing an NMOS transistor for driving a heater.

【図7】一般的な読み出し回路の構成を示す回路図であ
る。
FIG. 7 is a circuit diagram illustrating a configuration of a general readout circuit.

【図8】読み出し回路の積層構造を示す縦断面図であ
る。
FIG. 8 is a longitudinal sectional view showing a stacked structure of a readout circuit.

【図9】本発明の第5の実施形態のヒューズROM回路
のトランジスタの構造を示す図である。
FIG. 9 is a diagram illustrating a transistor structure of a fuse ROM circuit according to a fifth embodiment of the present invention.

【図10A】本発明の第6の実施形態のヒューズROM
回路の構成を示す回路図である。
FIG. 10A is a fuse ROM according to a sixth embodiment of the present invention.
FIG. 3 is a circuit diagram illustrating a configuration of a circuit.

【図10B】本発明の第7の実施形態のヒューズROM
回路の構成を示す回路図である。
FIG. 10B is a fuse ROM according to a seventh embodiment of the present invention.
FIG. 3 is a circuit diagram illustrating a configuration of a circuit.

【図11】本発明の第8の実施形態のヒューズROM回
路の構成を示す回路図である。
FIG. 11 is a circuit diagram showing a configuration of a fuse ROM circuit according to an eighth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101、501 ヒューズ 102、502 ヒューズ切断端子 103、503 読み出し回路 104、504 プルアップ抵抗 105、505 電源 107、507 電圧源 108、508 電流源 109 スイッチ 209 ダイオード 219、239 NPNトランジスタ 229 PNPトランジスタ 401 電気熱変換素子(ヒータ) 402 パワートランジスタ 403 ラッチ回路 404 シフトレジスタ回路 414 ヒータ電源 413 スイッチ 901 P型半導体基板 902、903 N−層 904、905 P層 906 N層 1009、1109 NMOSトランジスタ 1005 ゲート電源 101, 501 Fuse 102, 502 Fuse cutting terminal 103, 503 Readout circuit 104, 504 Pull-up resistor 105, 505 Power supply 107, 507 Voltage source 108, 508 Current source 109 Switch 209 Diode 219, 239 NPN transistor 229 PNP transistor 401 Electrothermal Conversion element (heater) 402 Power transistor 403 Latch circuit 404 Shift register circuit 414 Heater power supply 413 Switch 901 P-type semiconductor substrate 902, 903 N− layer 904, 905 P layer 906 N layer 1009, 1109 NMOS transistor 1005 Gate power supply

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 記録データに応じて液体を吐出して記録
を行う記録ヘッドであって、 液体を吐出するためのエネルギーを発生するエネルギー
発生素子と、 前記エネルギー発生素子を駆動する駆動素子と、 前記エネルギー発生素子の抵抗値および前記駆動素子の
ON抵抗の値に関する情報を、溶断されているか否かに
よって示す抵抗体と、 前記抵抗体が溶断されているか否かを判定して前記情報
を読み出す情報読み出し回路と、 前記抵抗体を溶断するための電流または電圧を印加する
溶断手段と、 前記抵抗体と前記情報読み出し回路との間を、電気的に
遮断または接続する切り替え手段とを備えることを特徴
とする記録ヘッド。
1. A recording head that performs recording by discharging a liquid in accordance with print data, comprising: an energy generating element that generates energy for discharging the liquid; a driving element that drives the energy generating element; A resistor indicating information on a resistance value of the energy generating element and an ON resistance value of the driving element depending on whether the resistor is blown; and determining whether the resistor is blown and reading the information. An information reading circuit; a fusing unit for applying a current or a voltage for fusing the resistor; and a switching unit for electrically interrupting or connecting between the resistor and the information reading circuit. Characteristic recording head.
【請求項2】 前記切り替え手段は、前記抵抗体を溶断
する際に、前記抵抗体と前記情報読み出し回路との間を
電気的に遮断し、前記情報読み出し回路が前記情報を読
み出す際に、前記抵抗体と前記情報読み出し回路との間
を電気的に接続することを特徴とする請求項1に記載の
記録ヘッド。
2. The method according to claim 1, wherein the switching unit electrically disconnects the resistor from the information read circuit when the resistor is blown, and the information read circuit reads the information when the information read circuit reads the information. 2. The recording head according to claim 1, wherein a resistor is electrically connected to the information reading circuit.
【請求項3】 前記エネルギー発生素子と、前記駆動素
子と、前記抵抗体とが同一の半導体基板上に設けられて
いることを特徴とする請求項1または2に記載の記録ヘ
ッド。
3. The recording head according to claim 1, wherein the energy generating element, the driving element, and the resistor are provided on a same semiconductor substrate.
【請求項4】 前記切り替え手段は、スイッチを含むこ
とを特徴とする請求項1から3のいずれか1項に記載の
記録ヘッド。
4. The recording head according to claim 1, wherein the switching unit includes a switch.
【請求項5】 前記切り替え手段は、半導体スイッチン
グ素子を含むことを特徴とする請求項1から3のいずれ
か1項に記載の記録ヘッド。
5. The recording head according to claim 1, wherein the switching unit includes a semiconductor switching element.
【請求項6】 前記エネルギー発生素子と、前記駆動素
子と、前記抵抗体と、前記半導体スイッチング素子とが
同一の半導体基板上に設けられていることを特徴とする
請求項5に記載の記録ヘッド。
6. The recording head according to claim 5, wherein the energy generating element, the driving element, the resistor, and the semiconductor switching element are provided on a same semiconductor substrate. .
【請求項7】 前記半導体スイッチング素子がダイオー
ドであることを特徴とする請求項5に記載の記録ヘッ
ド。
7. The recording head according to claim 5, wherein said semiconductor switching element is a diode.
【請求項8】 前記ダイオードは、アノードが前記情報
読み出し回路に接続され、カソードが前記抵抗体に接続
されていることを特徴とする請求項7に記載の記録ヘッ
ド。
8. The recording head according to claim 7, wherein the diode has an anode connected to the information reading circuit and a cathode connected to the resistor.
【請求項9】 前記半導体スイッチング素子がトランジ
スタであることを特徴とする請求項5に記載の記録ヘッ
ド。
9. The recording head according to claim 5, wherein said semiconductor switching element is a transistor.
【請求項10】 前記半導体スイッチング素子がバイポ
ーラトランジスタであることを特徴とする請求項9に記
載の記録ヘッド。
10. The recording head according to claim 9, wherein said semiconductor switching element is a bipolar transistor.
【請求項11】 前記半導体スイッチング素子がMOS
トランジスタであることを特徴とする請求項9に記載の
記録ヘッド。
11. The semiconductor switching element may be a MOS.
The recording head according to claim 9, wherein the recording head is a transistor.
【請求項12】 前記半導体スイッチング素子がMIS
トランジスタであることを特徴とする請求項9に記載の
記録ヘッド。
12. The semiconductor switching device according to claim 12, wherein the semiconductor switching device is an MIS.
The recording head according to claim 9, wherein the recording head is a transistor.
【請求項13】 前記半導体スイッチング素子がJFE
Tであることを特徴とする請求項9に記載の記録ヘッ
ド。
13. The semiconductor switching device according to claim 1, wherein the semiconductor switching element is a JFE.
The recording head according to claim 9, wherein T is T.
【請求項14】 前記トランジスタは、コレクタおよび
ベースが前記情報読み出し回路に接続され、エミッタが
前記ヒューズに接続されたNPN型トランジスタである
ことを特徴とする請求項9に記載の記録ヘッド。
14. The recording head according to claim 9, wherein the transistor is an NPN transistor having a collector and a base connected to the information reading circuit and an emitter connected to the fuse.
【請求項15】 前記トランジスタは、エミッタが前記
情報読み出し回路に接続され、コレクタおよびベースが
前記ヒューズに接続されたPNP型トランジスタである
ことを特徴とする請求項9に記載の記録ヘッド。
15. The recording head according to claim 9, wherein the transistor is a PNP transistor having an emitter connected to the information reading circuit and a collector and a base connected to the fuse.
【請求項16】 前記トランジスタは、エミッタが前記
情報読み出し回路に接続され、ベースが前記ヒューズに
接続され、コレクタが接地されたPNP型トランジスタ
であることを特徴とする請求項9に記載の記録ヘッド。
16. The recording head according to claim 9, wherein the transistor is a PNP transistor having an emitter connected to the information reading circuit, a base connected to the fuse, and a collector grounded. .
【請求項17】 前記トランジスタは、ソースが前記情
報読み出し回路に接続され、ドレインが前記ヒューズに
接続されたN型トランジスタであることを特徴とする請
求項9に記載の記録ヘッド。
17. The recording head according to claim 9, wherein the transistor is an N-type transistor having a source connected to the information reading circuit and a drain connected to the fuse.
【請求項18】 前記トランジスタは、ドレインが前記
情報読み出し回路に接続され、ソースが前記ヒューズに
接続されたP型トランジスタであることを特徴とする請
求項9に記載の記録ヘッド。
18. The recording head according to claim 9, wherein the transistor is a P-type transistor having a drain connected to the information reading circuit and a source connected to the fuse.
【請求項19】 前記半導体スイッチング素子が、前記
駆動素子と同一工程で製造されることを特徴とする請求
項9に記載の記録ヘッド。
19. The recording head according to claim 9, wherein the semiconductor switching element is manufactured in the same process as the driving element.
【請求項20】 前記抵抗体は、厚膜抵抗体からなるこ
とを特徴とする請求項1から19のいずれか1項に記載
の記録ヘッド。
20. The recording head according to claim 1, wherein the resistor comprises a thick film resistor.
【請求項21】 前記抵抗体は、薄膜抵抗体からなるこ
とを特徴とする請求項1から19のいずれか1項に記載
の記録ヘッド。
21. The recording head according to claim 1, wherein the resistor is formed of a thin-film resistor.
【請求項22】 前記抵抗体は、拡散抵抗体からなるこ
とを特徴とする請求項1から19のいずれか1項に記載
の記録ヘッド。
22. The recording head according to claim 1, wherein the resistor is made of a diffusion resistor.
【請求項23】 前記抵抗体は、ツェナーダイオードか
らなることを特徴とする請求項1から19のいずれか1
項に記載の記録ヘッド。
23. The method according to claim 1, wherein the resistor is formed of a Zener diode.
A recording head according to the item.
【請求項24】 請求項1から23のいずれか1項に記
載の記録ヘッドと、 前記情報読み出し回路の読み出した前記情報に応じて、
前記駆動素子に供給する信号を制御する制御手段とを備
えることを特徴とする記録装置。
24. A recording head according to claim 1, wherein the information read out by the information reading circuit is:
A control unit for controlling a signal supplied to the driving element.
【請求項25】 記録素子と、 記録特性に関する情報を、導通状態に応じて示す情報発
生素子と、 前記情報発生素子から前記記録特性に関する情報を読み
出す読みだし回路と、 前記情報発生素子と前記読み出し回路との間を、電気的
に遮断状態または導通状態とする切り替え手段とを備え
たことを特徴とする記録ヘッド。
25. A recording element, an information generating element indicating information on a recording characteristic according to a conduction state, a reading circuit for reading the information on the recording characteristic from the information generating element, the information generating element and the reading A switching unit for electrically disconnecting or conducting between the circuit and the circuit.
【請求項26】 前記情報発生素子は、溶断されている
か否かに応じて前記情報を示す抵抗体であることを特徴
とする請求項25に記載の記録ヘッド。
26. The recording head according to claim 25, wherein the information generating element is a resistor that indicates the information according to whether or not the element is blown.
【請求項27】 前記抵抗体が、ヒューズであることを
特徴とする請求項26に記載の記録ヘッド。
27. The recording head according to claim 26, wherein the resistor is a fuse.
【請求項28】 前記情報発生素子は、耐圧を越えた電
圧を印加されることにより導通状態に遷移する半導体素
子であることを特徴とする請求項25に記載の記録ヘッ
ド。
28. The recording head according to claim 25, wherein the information generating element is a semiconductor element that changes to a conductive state when a voltage exceeding a withstand voltage is applied.
【請求項29】 前記半導体素子が、ツェナーダイオー
ドであることを特徴とする請求項28に記載の記録ヘッ
ド。
29. The recording head according to claim 28, wherein said semiconductor element is a Zener diode.
【請求項30】 前記情報発生素子の導通状態を変化さ
せる時に前記切り替え手段を前記遮断状態とし、前記読
み出し回路による前記情報発生素子からの前記情報の読
み出し時に前記切り替え手段を前記導通状態とするため
の信号を入力する信号入力部を更に備えることを特徴と
する請求項25から29のいずれか1項に記載の記録ヘ
ッド。
30. The switching means is set to the cutoff state when changing the conduction state of the information generating element, and the switching means is set to the conduction state when the information is read from the information generation element by the readout circuit. The recording head according to any one of claims 25 to 29, further comprising a signal input unit that inputs a signal of (i).
【請求項31】 前記切り替え手段は、スイッチを含む
ことを特徴とする請求項25から30のいずれか1項に
記載の記録ヘッド。
31. The recording head according to claim 25, wherein the switching unit includes a switch.
【請求項32】 前記切り替え手段は、半導体スイッチ
ング素子を含むことを特徴とする請求項25から30の
いずれか1項に記載の記録ヘッド。
32. The recording head according to claim 25, wherein said switching means includes a semiconductor switching element.
【請求項33】 前記記録素子は、インクを吐出するた
めのエネルギーを発生するエネルギー発生素子を含むこ
とを特徴とする請求項25から32のいずれか1項に記
載の記録ヘッド。
33. The recording head according to claim 25, wherein the recording element includes an energy generating element that generates energy for discharging ink.
【請求項34】 前記記録素子は、熱エネルギーを発生
する熱エネルギー変換体を含むことを特徴とする請求項
25から32のいずれか1項に記載の記録ヘッド。
34. The recording head according to claim 25, wherein the recording element includes a thermal energy converter that generates thermal energy.
【請求項35】 前記熱エネルギー変換体を駆動する駆
動素子を更に含み、前記記録特性が前記熱エネルギー変
換体の抵抗値および前記駆動素子の駆動時の抵抗値に関
する情報であることを特徴とする請求項34に記載の記
録ヘッド。
35. The printing apparatus according to claim 35, further comprising a driving element for driving the thermal energy converter, wherein the recording characteristic is information on a resistance value of the thermal energy converter and a resistance value of the driving element when driving. The recording head according to claim 34.
【請求項36】 請求項25から35のいずれか1項に
記載の記録ヘッドと、 前記読み出し回路の読み出した前記情報に応じて、前記
記録素子に供給する信号を制御する制御手段とを備える
ことを特徴とする記録装置。
36. A recording head according to claim 25, further comprising: a control unit that controls a signal supplied to the recording element in accordance with the information read by the reading circuit. A recording device characterized by the above-mentioned.
JP19944099A 1999-07-13 1999-07-13 Recording head and recording apparatus comprising the recording head Withdrawn JP2001026111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19944099A JP2001026111A (en) 1999-07-13 1999-07-13 Recording head and recording apparatus comprising the recording head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19944099A JP2001026111A (en) 1999-07-13 1999-07-13 Recording head and recording apparatus comprising the recording head

Publications (1)

Publication Number Publication Date
JP2001026111A true JP2001026111A (en) 2001-01-30

Family

ID=16407863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19944099A Withdrawn JP2001026111A (en) 1999-07-13 1999-07-13 Recording head and recording apparatus comprising the recording head

Country Status (1)

Country Link
JP (1) JP2001026111A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081122A (en) * 2005-09-14 2007-03-29 Canon Inc Semiconductor device
JP2008254276A (en) * 2007-04-03 2008-10-23 Canon Inc Head substrate, recording head, head cartridge, recorder, and method for inputting/outputting information
JP2014058130A (en) * 2012-09-18 2014-04-03 Canon Inc Substrate for recording head and recording device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081122A (en) * 2005-09-14 2007-03-29 Canon Inc Semiconductor device
JP2008254276A (en) * 2007-04-03 2008-10-23 Canon Inc Head substrate, recording head, head cartridge, recorder, and method for inputting/outputting information
JP2014058130A (en) * 2012-09-18 2014-04-03 Canon Inc Substrate for recording head and recording device
US9592667B2 (en) 2012-09-18 2017-03-14 Canon Kabushiki Kaisha Printhead substrate and printing apparatus
US10226921B2 (en) 2012-09-18 2019-03-12 Canon Kabushika Kaisha Printhead substrate and printing apparatus

Similar Documents

Publication Publication Date Title
KR100442515B1 (en) Printhead and printing apparatus using said printhead
JP3222593B2 (en) Inkjet recording head and monolithic integrated circuit for inkjet recording head
US5635968A (en) Thermal inkjet printer printhead with offset heater resistors
JPH06328681A (en) Thermal ink jet printing head having switchable standby mode
US5144341A (en) Thermal ink jet drivers device design/layout
US6523922B2 (en) Printhead as well as printing apparatus comprising such printhead
JP4950463B2 (en) Semiconductor device
US5532901A (en) Office environment level electrostatic discharge protection
EP0607513B1 (en) Improved power supply for individual control of power delivered to integrated drive thermal inkjet printhead heater resistors
US7195341B2 (en) Power and ground buss layout for reduced substrate size
JP2004050742A (en) Recording head and image recorder
JP2001026111A (en) Recording head and recording apparatus comprising the recording head
JP6126489B2 (en) Recording element substrate, recording head, and recording apparatus
JP2003145770A (en) Substrate for recording head, recording head, recorder and method for manufacturing recording head
US20230108975A1 (en) A thermal inkjet printhead, and a printing assembly and printing apparatus comprising the same
JPH02231145A (en) Ink remainder detector, ink jet head cartridge with the same detector and ink jet recorder mounting the same cartridge
US20030090545A1 (en) Ink jet recording head and ink jet recording apparatus
TWI277523B (en) Driving circuit for inkjet heating chip
JP3467030B2 (en) Ink jet recording head and ink jet recording apparatus
US10994532B2 (en) Liquid discharge apparatus and control method thereof
JP2005138425A (en) Recording head and recorder provided with the same
EP0792745A2 (en) Ink-jet printhead
JPH0839801A (en) Recording head and recording apparatus using the same
JP2002046275A (en) Ink jet recording head and ink jet recorder
JP2001232796A (en) Substrate for ink jet recording head, ink jet recording head, ink jet cartridge, and ink jet recorder

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003