JP2001006971A - Multilayered dielectric element - Google Patents

Multilayered dielectric element

Info

Publication number
JP2001006971A
JP2001006971A JP17722699A JP17722699A JP2001006971A JP 2001006971 A JP2001006971 A JP 2001006971A JP 17722699 A JP17722699 A JP 17722699A JP 17722699 A JP17722699 A JP 17722699A JP 2001006971 A JP2001006971 A JP 2001006971A
Authority
JP
Japan
Prior art keywords
dielectric
multilayer
thin film
electrode
multilayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17722699A
Other languages
Japanese (ja)
Inventor
Akira Sawazaki
章 沢崎
Yoshinobu Kaneko
好伸 兼子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Japan Ltd
Original Assignee
Philips Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Japan Ltd filed Critical Philips Japan Ltd
Priority to JP17722699A priority Critical patent/JP2001006971A/en
Priority to PCT/EP2000/005594 priority patent/WO2001001427A1/en
Publication of JP2001006971A publication Critical patent/JP2001006971A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes

Abstract

PROBLEM TO BE SOLVED: To provide a multilayered dielectric element which has a superior insulation characteristic even when its dielectric layers are relatively thin. SOLUTION: A multilayered dielectric element 10 is constituted by laminating many dielectric layers 14 upon another with metallic thin film electrodes 16 in between. The electrodes 16 are made of a base metal, such as the nickel, etc., which is relatively easily oxidized and each dielectric layer 14 has a thickness of <=4.0 μm. In addition, the coverage of each electrode 16 is 58-78%. The coverage is defined as the ratio of the actual area of the electrode 16 reduced by many pores uniformly distributed on the electrode 16 to the nominal area of the electrode 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電極を介在させて
多数の誘電体層を積層してなる多層誘電体素子に係り、
更に詳細には絶縁抵抗が改善された多層誘電体素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer dielectric element comprising a plurality of dielectric layers laminated with electrodes interposed therebetween.
More specifically, the present invention relates to a multilayer dielectric element having improved insulation resistance.

【0002】[0002]

【従来の技術】近年、移動体通信機器の普及及び各種電
子機器における部品実装密度の向上等に伴い、積層誘電
体コンデンサ或いは積層誘電体フィルタ等の小型の多層
誘電体素子への需要が高まっている。また、この種の多
層誘電体素子においては、その誘電体層の厚さを減少さ
せること(所謂、薄層化)による一層の小型化が図られ
ている。特に、積層誘電体コンデンサの分野においては
一層の薄層化及び層数の増加による小型化及び大容量化
が進んでいる。
2. Description of the Related Art In recent years, with the spread of mobile communication devices and the increase in component mounting density in various electronic devices, demand for small multilayer dielectric elements such as multilayer dielectric capacitors or multilayer dielectric filters has increased. I have. Further, in this type of multilayer dielectric element, further miniaturization is achieved by reducing the thickness of the dielectric layer (so-called thinning). In particular, in the field of multilayer dielectric capacitors, miniaturization and increase in capacity are progressing due to further reduction in the number of layers and the number of layers.

【0003】ところで、電極材料として比較的酸化し易
いNi等の卑金属を使用する積層誘電体コンデンサは、
製造過程において、通常、電極の酸化を防ぐため還元雰
囲気中で焼成されるが、このような還元雰囲気中での焼
成工程により誘電体材料自体も還元されてしまう傾向が
あり、その結果、誘電体層の絶縁特性が悪化することが
知られている。このような絶縁特性の悪化に対処するた
め、通常、上記のような焼成工程に続いて再酸化処理と
呼ばれる誘電体層への酸素注入処理が実施されている。
A multilayer dielectric capacitor using a base metal such as Ni, which is relatively easily oxidized, as an electrode material,
In the manufacturing process, firing is usually performed in a reducing atmosphere in order to prevent oxidation of the electrodes. However, the firing process in such a reducing atmosphere also tends to reduce the dielectric material itself. It is known that the insulating properties of the layers are deteriorated. In order to cope with such deterioration of the insulation properties, usually, a baking step as described above is followed by a process of injecting oxygen into the dielectric layer called a reoxidation process.

【0004】しかしながら、前述したように誘電体層の
一層の薄層化が進み層厚が数μm以下ともなると、再酸
化処理により誘電体層の絶縁特性を改善させることが困
難となった。これは、誘電体層が極めて薄い結果、各層
を挟むNi電極による酸素のトラップが相対的に無視で
きない程多くなり、誘電体層全体に充分な酸素注入を行
うことが困難になるためと考えられる。
However, as described above, when the thickness of the dielectric layer is further reduced and the layer thickness is reduced to several μm or less, it becomes difficult to improve the insulation characteristics of the dielectric layer by reoxidation. This is probably because the extremely thin dielectric layers result in a relatively large number of traps of oxygen by the Ni electrodes sandwiching each layer, making it difficult to perform sufficient oxygen injection into the entire dielectric layers. .

【0005】[0005]

【発明の目的及び概要】したがって、本発明の一つの目
的は、誘電体層が比較的薄くても絶縁特性に優れている
多層誘電体素子を提供することにある。
SUMMARY OF THE INVENTION Accordingly, one object of the present invention is to provide a multilayer dielectric device having excellent insulating properties even when the dielectric layer is relatively thin.

【0006】上記目的を達成するため、本発明による多
数の誘電体層を各層間に金属薄膜電極を挟んで積層して
なる多層誘電体素子は、
In order to achieve the above object, a multilayer dielectric element according to the present invention, comprising a plurality of dielectric layers laminated with a metal thin film electrode interposed therebetween,

【0007】上記金属薄膜電極の材料が比較的酸化し易
い卑金属を含み、
The material of the metal thin film electrode contains a base metal which is relatively easily oxidized,

【0008】上記誘電体層の層厚が4.0μm以下であ
り、
The dielectric layer has a thickness of 4.0 μm or less;

【0009】上記金属薄膜電極の被覆率が58%以上7
8%以下である、ことを特徴としている。ここで、上記
被覆率とは、その金属薄膜上に微孔等が生成されること
なく完全な形で形成された場合の電極の面積に対する、
当該電極の金属薄膜上に一様に分布する微孔等の総面積
を減算した実際の有効面積の比により定義される。
The above metal thin film electrode has a coverage of 58% or more and 7% or more.
8% or less. Here, the coverage is defined as the area of the electrode when the metal thin film is formed in a perfect shape without generating micropores or the like.
It is defined by the ratio of the actual effective area obtained by subtracting the total area of micropores and the like uniformly distributed on the metal thin film of the electrode.

【0010】このような構成の多層誘電体素子において
は、製造過程における再酸化処理の間に、上記電極に一
様に分布する微孔等を介して酸素が誘電体層全体にゆき
わたるので、これら誘電体層の絶縁特性が改善される一
方、当該素子の所望の特性(例えば、容量)は殆ど影響
を受けることがない。この場合、上記誘電体層の厚さが
4μmを越えるような場合は、上記被覆率が78%より
高くても誘電体層の絶縁抵抗が低下することは殆どな
い。また、上記被覆率が58%未満となると、上記所望
の特性が達成されなくなる。
[0010] In the multilayer dielectric element having such a configuration, during the reoxidation process in the manufacturing process, oxygen is diffused throughout the dielectric layer through micropores and the like uniformly distributed in the electrodes. While the insulating properties of the dielectric layer are improved, the desired properties (eg, capacitance) of the device are hardly affected. In this case, when the thickness of the dielectric layer exceeds 4 μm, the insulation resistance of the dielectric layer hardly decreases even if the coverage is higher than 78%. On the other hand, if the coverage is less than 58%, the desired characteristics cannot be achieved.

【0011】また、斯かる多層誘電体素子においては、
上記誘電体層の数が50以上である場合に上記絶縁特性
の改善が特に有効となる。また、上記卑金属材料をNi
とすれば安価且つ絶縁特性に優れた多層誘電体素子を得
ることができる。更に、前記誘電体層は、通常、セラミ
ック材料から形成され、斯かるセラミック材料を用いて
多層セラミックコンデンサを作製することができる。
[0011] Further, in such a multilayer dielectric element,
When the number of the dielectric layers is 50 or more, the improvement of the insulating properties is particularly effective. Further, the base metal material is Ni
This makes it possible to obtain a multilayer dielectric element which is inexpensive and has excellent insulation properties. Further, the dielectric layer is usually formed from a ceramic material, and a multilayer ceramic capacitor can be manufactured using such a ceramic material.

【0012】また、本発明による多数の誘電体の層を各
層間に金属薄膜電極を挟んで積層してなる多層誘電体素
子を製造する方法は、
Further, a method of manufacturing a multi-layer dielectric element comprising a plurality of dielectric layers according to the present invention laminated with a metal thin film electrode interposed between the respective layers,

【0013】誘電体材料を含む所定厚さの複数のグリー
ンシート上に卑金属材料を含む金属薄膜電極を各々形成
し、
A metal thin film electrode containing a base metal material is formed on a plurality of green sheets having a predetermined thickness containing a dielectric material, respectively.

【0014】これらグリーンシートを積層して積層体を
形成し、
These green sheets are laminated to form a laminate,

【0015】該積層体を還元雰囲気中で焼成し、Firing the laminate in a reducing atmosphere;

【0016】焼成された該積層体を酸化雰囲気中で加熱
することにより再酸化処理する、
The fired laminate is reoxidized by heating in an oxidizing atmosphere.

【0017】ような各ステップを有し、これにより前記
各グリーンシートから形成された前記各誘電体層の厚さ
が略4.0μm以下となり、前記金属薄膜電極の被覆率
が58%以上78%以下となるようにしたことを特徴と
している。
Each of the steps has the steps described above, whereby the thickness of each of the dielectric layers formed from each of the green sheets becomes approximately 4.0 μm or less, and the coverage of the metal thin film electrode is between 58% and 78%. It is characterized by the following.

【0018】[0018]

【発明の実施の形態】以下、本発明による多層誘電体素
子を積層セラミックコンデンサに適用した場合の一実施
例につき図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which a multilayer dielectric element according to the present invention is applied to a multilayer ceramic capacitor will be described below in detail with reference to the drawings.

【0019】図1ないし図4は、本発明による積層セラ
ミックコンデンサ10を示している。このコンデンサ1
0は、略直方体形状の本体11の長手方向両端部に端子
電極12a、12bを設けて形成した所謂チップ型の積層
セラミックコンデンサである。尚、図1ないし4は本発
明を理解するために描かれた概念的なものであって、実
際のコンデンサを寸法通りに図示するものではない。
FIG. 1 to FIG. 4 show a multilayer ceramic capacitor 10 according to the present invention. This capacitor 1
Reference numeral 0 denotes a so-called chip-type multilayer ceramic capacitor formed by providing terminal electrodes 12a and 12b at both ends in the longitudinal direction of a substantially rectangular parallelepiped main body 11. 1 to 4 are conceptual drawings for understanding the present invention, and do not show actual capacitors according to the dimensions.

【0020】該コンデンサ10の本体11は、平面視長
方形の多数(例えば100枚)のセラミック層14,1
4、…を、各層間に同様の平面視長方形を呈する内部電
極16、16、…を挟んで積層形成したものであり、こ
のような積層態様自体は既知のものである。尚、図2で
は説明を容易にするため、7枚のセラミック層及び6枚
の内部電極しか図示されていない。各セラミック層14
は、例えばチタン酸バリウム(BaTiO3)を主成分とする
セラミック材料からなり、例えば3.5μmの厚さを有
する。また、各内部電極16は金属薄膜からなり、例え
ばNi等の比較的酸化し易い卑金属から形成されてい
る。
The main body 11 of the capacitor 10 has a large number (for example, 100) of ceramic layers 14, 1 each having a rectangular shape in plan view.
Are formed by sandwiching internal electrodes 16, 16, which have the same rectangular shape in plan view, between the respective layers, and such a lamination mode itself is known. In FIG. 2, only seven ceramic layers and six internal electrodes are shown for ease of explanation. Each ceramic layer 14
Is made of a ceramic material containing, for example, barium titanate (BaTiO 3 ) as a main component, and has a thickness of, for example, 3.5 μm. Each internal electrode 16 is formed of a metal thin film, and is formed of a relatively oxidizable base metal such as Ni.

【0021】上記内部電極16のうち、例えば偶数番目
のセラミック層14-e上に位置する奇数番目の内部電極
16-oは、図3に示すように、一端が一方の端子電極1
2aに接続されると共に、上記セラミック層14-eより
僅かに小さい寸法を有し、これにより該セラミック層1
4-eの両側縁部及び端子電極12b側の端縁部に一定幅
の余白が設けられるようになっている。また、奇数番目
のセラミック層14-o上に位置する偶数番目の内部電極
16-eは、図4に示すように、一端が他方の端子電極1
2bに接続されると共に、前記奇数番目の内部電極16-
oと略同一の寸法を有し、これにより該セラミック層1
4-oの両側縁部及び端子電極12a側の端縁部に一定幅
の余白が設けられるようになっている。
Among the internal electrodes 16, for example, odd-numbered internal electrodes 16 -o located on even-numbered ceramic layers 14-e have, as shown in FIG.
2a, and has dimensions slightly smaller than the ceramic layer 14-e, so that
A margin of a fixed width is provided on both side edges of 4-e and an edge on the side of the terminal electrode 12b. Also, as shown in FIG. 4, one end of the even-numbered internal electrode 16-e located on the odd-numbered ceramic layer 14-o has the other terminal electrode 1
2b and the odd-numbered internal electrodes 16-
o having substantially the same dimensions as the ceramic layer 1
A margin of a fixed width is provided on both side edges of 4-o and the edge on the side of the terminal electrode 12a.

【0022】端子電極12は、例えば銅等の良好な導電
性を有する金属のペーストを所定温度で焼付形成したも
ので、本体11の対応する端面全体を覆うと共に本体1
1の上下面及び両側面に沿って延びる一定長さの延長部
を有している。この場合、一方の端子電極12aは、上
述したように、奇数番目の各内部電極16-oと接続さ
れ、他方の端子電極12bは偶数番目の各内部電極16-
eと接続されている(図2参照)。
The terminal electrode 12 is formed by baking a paste of a metal having good conductivity, such as copper, at a predetermined temperature, and covers the entire corresponding end face of the main body 11 and the main body 1.
1 has an extension of a fixed length extending along the upper and lower surfaces and both side surfaces. In this case, as described above, one terminal electrode 12a is connected to each odd-numbered internal electrode 16-o, and the other terminal electrode 12b is connected to each even-numbered internal electrode 16-o.
e (see FIG. 2).

【0023】本発明によれば、当該コンデンサ10の各
内部電極16の名目上の面積に対する実際の面積の比
(本発明においては、この比を被覆率と定義する)が、
58%ないし78%に選定されている。更に詳細に述べ
ると、本発明によれば、内部電極16として上記名目上
の面積を画成する領域全体にわたって形成される金属薄
膜に、該薄膜上に略一様に分布する微孔(図5参照)が
形成され、これら微孔の総面積に該当する分だけ当該内
部電極16の面積が減少するので、該電極16の実際の
面積は上記名目上の面積に比較して58%ないし78%
の範囲内で小となる。
According to the present invention, the ratio of the actual area to the nominal area of each internal electrode 16 of the capacitor 10 (this ratio is defined as coverage in the present invention) is
It is selected from 58% to 78%. More specifically, according to the present invention, a metal thin film formed as an internal electrode 16 over the entire area defining the above-mentioned nominal area has micropores (FIG. 5) distributed substantially uniformly over the thin film. ) Is formed, and the area of the internal electrode 16 is reduced by an amount corresponding to the total area of these pores, so that the actual area of the electrode 16 is 58% to 78% as compared with the nominal area.
Within the range of.

【0024】本出願の発明者は、内部電極16の被覆率
が上記の特定の範囲内であれば、当該コンデンサの容量
は上記名目上の面積に対応する値に維持され、実際には
減少することがないことを実験により確認することがで
きた。また、このように各内部電極16が一様に分布す
る非常に多数の微孔を有するので、前述した再酸化処理
において、これら微孔を介して注入酸素をセラミック層
全体に行き渡らせることが可能になり、これによりセラ
ミック層14の絶縁特性が改善されることが分かった。
The inventor of the present application has found that when the coverage of the internal electrode 16 is within the above-mentioned specific range, the capacitance of the capacitor is maintained at a value corresponding to the above-mentioned nominal area, and actually decreases. Experiments have confirmed that there is no such problem. In addition, since each internal electrode 16 has a very large number of fine holes uniformly distributed in this manner, in the above-described reoxidation treatment, injected oxygen can be spread over the entire ceramic layer through these fine holes. This indicates that the insulating properties of the ceramic layer 14 are improved.

【0025】[0025]

【実験例】チタン酸バリウム(BaTiO3)を主成分とする
所定厚さのセラミックグリーンシートを多数用意し、こ
れらグリーンシート上にNiを主成分とする金属ペース
トを用いてスクリーン印刷を行うことにより一定厚さの
金属薄膜電極を形成し、これにより、図6の(a)及び
(b)に示すような上面に金属薄膜電極26を有する多
数のグリーンシート24を得た。
[Experimental example] A number of ceramic green sheets having a predetermined thickness mainly composed of barium titanate (BaTiO 3 ) are prepared, and screen printing is performed on these green sheets using a metal paste mainly composed of Ni. A metal thin film electrode having a constant thickness was formed, thereby obtaining a number of green sheets 24 having a metal thin film electrode 26 on the upper surface as shown in FIGS. 6 (a) and 6 (b).

【0026】次に、これらグリーンシート24を図6の
(a)及び(b)のような位置関係で交互に100枚積
み重ねると共に、最上面側及び最下面側に電極が形成さ
れていないグリーンシートを配置した後、全体をプレス
することによりチップ状積層体を得た。この場合、上記
電極26が前記内部電極16に相当することになる。
Next, 100 green sheets 24 are alternately stacked in a positional relationship as shown in FIGS. 6 (a) and 6 (b), and green sheets having no electrodes formed on the uppermost and lowermost sides. Was arranged, and the whole was pressed to obtain a chip-shaped laminate. In this case, the electrode 26 corresponds to the internal electrode 16.

【0027】次に、このようなチップ状積層体を炉内で
約300℃に加熱して先ず脱バインダ処理を実施した。
次いで、該炉内にN+H等のガスを導入することに
より得られた還元雰囲気中において上記チップ状積層体
を約1200℃で約2時間焼成し、続いてOを導入す
ることにより炉内を酸化雰囲気に変えて、約1100℃
の温度で約30分更に加熱を継続することにより再酸化
処理を行った。
Next, such a chip-shaped laminate was heated to about 300 ° C. in a furnace to firstly perform a binder removal treatment.
Next, the chip-like laminate is fired at about 1200 ° C. for about 2 hours in a reducing atmosphere obtained by introducing a gas such as N 2 + H 2 into the furnace, and subsequently O 2 is introduced. Change the inside of the furnace to an oxidizing atmosphere.
The re-oxidation treatment was carried out by continuing the heating at the same temperature for about 30 minutes.

【0028】次に、このようにして得られた各チップ状
積層体(即ち、コンデンサ本体11)を自然冷却した
後、各本体11の両端部にディップにより銅ペーストを
塗布した後、これら塗布された銅ペーストを約800℃
で焼付けることにより端子電極12a及び12bを形成し
た。
Next, after cooling each chip-shaped laminate (that is, the capacitor main body 11) obtained as described above, a copper paste is applied to both ends of each main body 11 by dipping, and then these coated pastes are applied. About 800 ° C
The terminal electrodes 12a and 12b were formed by baking.

【0029】上記のようにして形成されたコンデンサ1
0のサンプル群のうちの幾つかを抽出し、これらサンプ
ルを内部電極16の面に沿って切断した後、電子顕微鏡
で切断面を各々観察したところ、内部電極16の平均被
覆率は約66%であった(図5の(b)参照)。また、
これらコンデンサ10の各々に関して、両端子電極12
a及び12b間に例えば10ボルトの電圧を印加して絶縁
抵抗の良否を判定したところ、絶縁抵抗に関する歩留ま
りは100%であった。また、これらコンデンサ10の
容量は約10μFであった。
The capacitor 1 formed as described above
After extracting some of the sample groups of No. 0, cutting these samples along the surface of the internal electrode 16, and observing the cut surfaces with an electron microscope, the average coverage of the internal electrode 16 was about 66%. (See FIG. 5B). Also,
For each of these capacitors 10, a double terminal electrode 12
When a voltage of, for example, 10 volts was applied between a and 12b to determine the quality of the insulation resistance, the yield related to the insulation resistance was 100%. The capacitance of these capacitors 10 was about 10 μF.

【0030】[0030]

【比較実験例】次に、上記と略同様の工程に従い、グリ
ーンシート24上に形成する金属薄膜電極26の膜厚の
みを僅かに相違させることにより種々のサンプル群を作
成した。これらサンプル群に関して、上記と同様の方法
により内部電極16の被覆率、絶縁抵抗の歩留まり、及
び容量を測定した。この結果を示したのが図7のグラフ
である。このグラフにおいて、横軸は各サンプル群にお
ける内部電極16の平均被覆率を%で表し、実線は50
%以上の各被覆率に対する当該サンプル群の絶縁抵抗の
歩留まり(%)を右側の縦軸に沿いプロットし、破線は
各被覆率に対する当該サンプル群の容量(μF)を左側
の縦軸に沿いプロットしたものである。
COMPARATIVE EXPERIMENTS Next, according to substantially the same process as described above, various sample groups were prepared by slightly differentiating only the film thickness of the metal thin film electrode 26 formed on the green sheet 24. For these sample groups, the coverage of the internal electrode 16, the yield of insulation resistance, and the capacitance were measured in the same manner as described above. The results are shown in the graph of FIG. In this graph, the horizontal axis represents the average coverage of the internal electrode 16 in each sample group in%, and the solid line represents 50%.
%, The yield (%) of the insulation resistance of the sample group is plotted along the right vertical axis for each coverage rate, and the broken line plots the capacity (μF) of the sample group for each coverage rate along the left vertical axis. It was done.

【0031】このグラフから明らかなように、内部電極
16の被覆率が78%以下であれば絶縁抵抗に関する歩
留まりは100%になり、該被覆率が58%以上であれ
ば容量の減少は認められないことが分かる。
As is clear from this graph, when the coverage of the internal electrode 16 is 78% or less, the yield concerning the insulation resistance becomes 100%, and when the coverage is 58% or more, a decrease in the capacity is recognized. I understand that there is no.

【0032】尚、上記比較実験例においては、種々の被
覆率を得るために、グリーンシート上にスクリーン印刷
により形成する金属薄膜電極の膜厚を変化させるものと
したが、被覆率を変化させる方法としては、他の方法も
考えられる。例えば、グリーンシート上に金属薄膜を形
成する方法自体を変更する、金属薄膜電極用の金属ペー
ストに誘電体材料を混合する、焼成温度を変化させる等
の方法が考えられる。
In the comparative example, the thickness of the metal thin film electrode formed by screen printing on the green sheet is changed in order to obtain various coverages. Other methods are also conceivable. For example, a method of changing a method of forming a metal thin film on a green sheet itself, a method of mixing a dielectric material with a metal paste for a metal thin film electrode, and a method of changing a firing temperature can be considered.

【0033】また、この発明における内部電極の卑金属
材料はNiに限らず他の金属であってもよい。
The base metal material of the internal electrode in the present invention is not limited to Ni but may be another metal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の一実施例による積層セラミッ
クコンデンサを示し、(A)は正面図、(B)は側面
図、(C)は平面図である。
FIG. 1 shows a multilayer ceramic capacitor according to one embodiment of the present invention, wherein (A) is a front view, (B) is a side view, and (C) is a plan view.

【図2】図2は、図1の−線に沿う断面図である。FIG. 2 is a cross-sectional view taken along line-of FIG.

【図3】図3は、図2の−線に沿う断面図である。FIG. 3 is a cross-sectional view taken along line-of FIG.

【図4】図4は、図2の−線に沿う断面図である。FIG. 4 is a sectional view taken along the line − in FIG. 2;

【図5】図5は、本発明の積層セラミックコンデンサに
おける内部電極の顕微鏡写真であり、内部電極の種々の
被覆率を示す。
FIG. 5 is a photomicrograph of an internal electrode in the multilayer ceramic capacitor of the present invention, showing various coverages of the internal electrode.

【図6】図6は、本発明による積層セラミックコンデン
サの製造工程を説明するための概念図である。
FIG. 6 is a conceptual diagram for explaining a manufacturing process of the multilayer ceramic capacitor according to the present invention.

【図7】図7は、本発明の積層セラミックコンデンサに
おける内部電極の種々の被覆率に対する絶縁抵抗の歩留
まり及び容量の変化を示すグラフである。
FIG. 7 is a graph showing a change in the yield of insulation resistance and a change in capacitance with respect to various coverages of the internal electrodes in the multilayer ceramic capacitor of the present invention.

【符号の説明】[Explanation of symbols]

10:積層セラミックコンデンサ 11:コンデンサ本体 12:端子電極 14:セラミック層 16:内部電極 24:セラミックグリーンシート 26:金属薄膜電極 10: Multilayer ceramic capacitor 11: Capacitor body 12: Terminal electrode 14: Ceramic layer 16: Internal electrode 24: Ceramic green sheet 26: Metal thin film electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AC01 AC09 AD00 AH00 AH03 AH09 AJ01 5E082 AA01 AB03 BC14 BC38 EE05 EE23 FG06 FG26 FG54 GG10 GG28 JJ03 JJ23 MM24 PP08 PP09 PP10  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AB03 AC01 AC09 AD00 AH00 AH03 AH09 AJ01 5E082 AA01 AB03 BC14 BC38 EE05 EE23 FG06 FG26 FG54 GG10 GG28 JJ03 JJ23 MM24 PP08 PP09 PP10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】多数の誘電体層を各層間に金属薄膜電極を
挟んで積層してなる多層誘電体素子において、 前記金属薄膜電極の材料が比較的酸化し易い卑金属材料
を含み、 前記誘電体層の層厚が4.0μm以下であり、 前記金属薄膜電極の被覆率が58%以上78%以下であ
る、ことを特徴とする多層誘電体素子。
1. A multilayer dielectric element comprising a plurality of dielectric layers laminated with a metal thin film electrode interposed therebetween, wherein the material of the metal thin film electrode includes a base metal material which is relatively easily oxidized. A multilayer dielectric element, wherein a layer thickness of the layer is 4.0 μm or less, and a coverage of the metal thin film electrode is 58% or more and 78% or less.
【請求項2】請求項1に記載の多層誘電体素子におい
て、前記誘電体層の数が50以上であることを特徴とす
る多層誘電体素子。
2. The multilayer dielectric device according to claim 1, wherein the number of said dielectric layers is 50 or more.
【請求項3】請求項1又は請求項2に記載の多層誘電体
素子において、前記卑金属材料がNiであることを特徴
とする多層誘電体素子。
3. The multilayer dielectric device according to claim 1, wherein said base metal material is Ni.
【請求項4】請求項1又は請求項2に記載の多層誘電体
素子において、前記誘電体層がセラミック材料から形成
されることを特徴とする多層誘電体素子。
4. The multilayer dielectric device according to claim 1, wherein said dielectric layer is formed of a ceramic material.
【請求項5】請求項4に記載の多層誘電体素子におい
て、当該多層誘電体素子が多層セラミックコンデンサで
あることを特徴とする多層誘電体素子。
5. The multilayer dielectric device according to claim 4, wherein said multilayer dielectric device is a multilayer ceramic capacitor.
【請求項6】多数の誘電体層を各層間に金属薄膜電極を
挟んで積層してなる多層誘電体素子を製造する方法にお
いて、 誘電体材料を含む所定厚さの複数のグリーンシート上に
卑金属材料を含む金属薄膜電極を各々形成し、 これらグリーンシートを積層して積層体を形成し、 前記積層体を還元雰囲気中で焼成し、 焼成された前記積層体を酸化雰囲気中で加熱することに
より再酸化処理する、 ような各ステップを有し、これにより前記各グリーンシ
ートから形成された前記各誘電体層の厚さが略4.0μ
m以下となり、前記金属薄膜電極の被覆率が58%以上
78%以下となるようにしたことを特徴とする多層誘電
体素子を製造する方法。
6. A method of manufacturing a multilayer dielectric element comprising a plurality of dielectric layers laminated with a metal thin film electrode interposed between the respective layers, wherein a base metal is formed on a plurality of green sheets having a predetermined thickness containing a dielectric material. By forming a metal thin film electrode including a material, laminating these green sheets to form a laminate, firing the laminate in a reducing atmosphere, and heating the fired laminate in an oxidizing atmosphere. Performing a re-oxidation process, whereby the thickness of each dielectric layer formed from each of the green sheets is approximately 4.0 μm.
m, and the coverage of the metal thin-film electrode is 58% or more and 78% or less.
【請求項7】請求項6に記載の多層誘電体素子を製造す
る方法において、前記誘電体層の数が50以上であるこ
とを特徴とする多層誘電体素子を製造する方法。
7. The method of manufacturing a multilayer dielectric device according to claim 6, wherein the number of said dielectric layers is 50 or more.
【請求項8】請求項6又は請求項7に記載の多層誘電体
素子を製造する方法において、前記卑金属材料がNiで
あることを特徴とする多層誘電体素子を製造する方法。
8. The method for manufacturing a multilayer dielectric device according to claim 6, wherein the base metal material is Ni.
【請求項9】請求項6又は請求項7に記載の多層誘電体
素子を製造する方法において、前記誘電体材料がセラミ
ック材料であることを特徴とする多層誘電体素子を製造
する方法。
9. The method for manufacturing a multilayer dielectric device according to claim 6, wherein the dielectric material is a ceramic material.
【請求項10】請求項9に記載の多層誘電体素子を製造
する方法において、前記多層誘電体素子が多層セラミッ
クコンデンサであることを特徴とする多層誘電体素子を
製造する方法。
10. The method for manufacturing a multilayer dielectric device according to claim 9, wherein said multilayer dielectric device is a multilayer ceramic capacitor.
JP17722699A 1999-06-23 1999-06-23 Multilayered dielectric element Withdrawn JP2001006971A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17722699A JP2001006971A (en) 1999-06-23 1999-06-23 Multilayered dielectric element
PCT/EP2000/005594 WO2001001427A1 (en) 1999-06-23 2000-06-15 A dielectric multilayer element and method of manufacturing a dieletric multilayer element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17722699A JP2001006971A (en) 1999-06-23 1999-06-23 Multilayered dielectric element

Publications (1)

Publication Number Publication Date
JP2001006971A true JP2001006971A (en) 2001-01-12

Family

ID=16027369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17722699A Withdrawn JP2001006971A (en) 1999-06-23 1999-06-23 Multilayered dielectric element

Country Status (2)

Country Link
JP (1) JP2001006971A (en)
WO (1) WO2001001427A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415574A1 (en) * 2021-06-23 2022-12-29 Taiyo Yuden Co., Ltd. Ceramic electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077585A1 (en) * 2010-12-06 2012-06-14 株式会社村田製作所 Multilayer ceramic electronic component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016137A (en) * 1988-12-05 1991-05-14 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415574A1 (en) * 2021-06-23 2022-12-29 Taiyo Yuden Co., Ltd. Ceramic electronic device
US11967463B2 (en) * 2021-06-23 2024-04-23 Taiyo Yuden Co., Ltd. Ceramic electronic device

Also Published As

Publication number Publication date
WO2001001427A1 (en) 2001-01-04

Similar Documents

Publication Publication Date Title
US10622157B2 (en) Multilayer ceramic structure
JP7131897B2 (en) Ceramic electronic component and manufacturing method thereof
CN102640239B (en) Lamination type ceramic electronic part
JP5483498B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101946259B1 (en) Multilayer ceramic electronic component
US8730646B2 (en) Laminated electronic component and method for manufacturing the same
JP7231340B2 (en) Ceramic electronic component and manufacturing method thereof
JP2017038036A (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2019102798A (en) Multilayer ceramic capacitor
KR20120133697A (en) Multilayer ceramic electronic component
KR20190035178A (en) Multilayer ceramic capacitor and method for fabricating the same
JP2023112038A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7283675B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2021044533A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2020027929A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190121187A (en) Multi-layered ceramic capacitor
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
KR102061502B1 (en) Laminated ceramic electronic parts and manufacturing method thereof
JP2019091800A (en) Ceramic electronic component and method of manufacturing the same
JP7437871B2 (en) Multilayer ceramic capacitor and its manufacturing method
JP4840392B2 (en) Multilayer capacitor
JP2001297946A (en) Composite electronic parts and its manufacturing method
JP2001006971A (en) Multilayered dielectric element
JP2008166470A (en) Electronic component, and manufacturing method thereof
CN110808165A (en) Multilayer ceramic electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905