JP2000357085A - 外部ｒｏｍ情報保護システム - Google Patents

Abstract

(57)【要約】 【課題】 半導体プロセッサの外部に配置され、実行プ
ログラムを内蔵したROMにおける安全性の高い外部ROM情
報保護システムを提供することを目的とする。 【解決手段】 制御部Ｂ４００と、選択部Ｄ４０１と、
選択部Ｅ４０２と、比較部４０３と、データ処理部４０
４と、暗号部２０１と、巡回符号部２０４と、第１の鍵
保持部２０６と、第２の鍵保持部２０７と、第３の鍵保
持部２０８と、から構成される半導体プロセッサを備え
た外部ROM情報保護システム。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、実行プログラム等
を外部ROMに内蔵した半導体プロセッサにおけるROMデー
タのセキュリティに関するものである。

【０００２】

【従来の技術】従来、外部にROM（Read Only Memor
y）を配置した半導体プロセッサにおけるセキュリティ
としては、特開平５−１９７６３２号公報に記載された
方式が出願されている。この公報ではROMに書き込むデ
ータを暗号化する手段と、ROMから読み出したデータを
平文化する手段を有するROMセキュリティシステムが開
示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
従来の半導体プロセッサにおける外部に配置されたROM
のセキュリティ構成では、実行プログラムの暗号化およ
び復号化が固定化された方式で行われるため、解析や改
竄が容易であり安全性の面で問題を有していた。

【０００４】本発明は、上記問題を解決するためになさ
れたものであり、半導体プロセッサの外部に配置され、
実行プログラムを内蔵するROMにおける安全性の高い外
部ROM情報保護システムを提供することを目的とする。

【０００５】

【課題を解決するための手段】上記問題を解決するため
に、本発明の請求項１に記載の外部ROM情報保護システ
ムは、実行プログラムを内蔵するROM（Read Only Mem
ory）と、前記ROMに前記実行プログラムを書き込むため
のROMデータ入出力装置と、前記ROMからバスを通じて前
記実行プログラムを読み出す半導体プロセッサと、から
構成されている外部ROM情報保護システムであって、前
記ROMに書き込む前記実行プログラムを分割して暗号化
する手段と、前記ROMから読み出した前記実行プログラ
ムを復号化する手段を備えることを特徴とする。

【０００６】また、請求項２記載の外部ROM情報保護シ
ステムは、請求項１記載の外部ROM情報保護システムに
おいて、前記ROMデータ入出力装置は、データを入力す
るデータ入力端子と、データを分割するための情報およ
び分割したデータを分割データ単位ごとに暗号化するた
めの情報を入力する外部設定端子と、前記外部設定端子
から入力される情報を制御する制御回路と、データ入力
端子から入力された前記実行プログラムを分割データ単
位ごとに暗号化する暗号回路と、データ入力端子から入
力された前記実行プログラムをエラー検出のために分割
データ単位ごとに巡回符号化して、巡回符号を作成する
巡回符号回路と、前記暗号回路で使用する鍵を複数保持
する鍵保持手段と、を備えることを特徴とする。

【０００７】また、請求項３記載の外部ROM情報保護シ
ステムは、請求項２記載の外部ROM情報保護システムに
おいて、前記データ入出力装置は、分割データ単位ごと
に、前記暗号回路で暗号化した前記実行プログラムと、
前記巡回符号回路から出力される前記巡回符号を前記暗
号回路で暗号化して作成した巡回符号情報とを、前記RO
Mに書き込むことを特徴とする。

【０００８】また、請求項４記載の外部ROM情報保護シ
ステムは、請求項２記載の外部ROM情報保護システムに
おいて、前記データ入出力装置は、前記実行プログラム
が暗号化されているかを示す暗号化設定情報を前記ROM
に書き込むことを特徴とする。

【０００９】また、請求項５記載の外部ROM情報保護シ
ステムは、請求項２記載の外部ROM情報保護システムに
おいて、前記データ入出力装置は、前記暗号回路で用い
る鍵の候補が２以上ある場合に、鍵を選択することがで
きる鍵選択情報を前記ROMに書き込むことを特徴とす
る。

【００１０】また、請求項６記載の外部ROM情報保護シ
ステムは、請求項２、または３記載の外部ROM情報保護
システムにおいて、前記データ入出力装置は、前記実行
プログラムと前記巡回符号情報を、異なる鍵で暗号化す
ることを特徴とする。

【００１１】また、請求項７記載の外部ROM情報保護シ
ステムは、請求項２、または５記載の外部ROM情報保護
システムにおいて、前記データ入出力装置は、前記鍵選
択情報により選択した鍵を第１の鍵とし、前記第１の鍵
とは異なる第２の鍵を用いて、前記半導体プロセッサで
処理する前記実行プログラムを、前記暗号回路により暗
号化して前記ROMに書き込むことを特徴とする。

【００１２】また、請求項８記載の外部ROM情報保護シ
ステムは、請求項２、または７記載の外部ROM情報保護
システムにおいて、前記データ入出力装置は、前記第１
の鍵を用いて、前記第２の鍵を前記暗号回路により暗号
化し、鍵情報として前記ROMに書き込むことを特徴とす
る。

【００１３】また、請求項９記載の外部ROM情報保護シ
ステムは、請求項２、または７記載の外部ROM情報保護
システムにおいて、前記データ入出力装置は、前記巡回
符号回路から出力される前記巡回符号を、前記第１、第
２の鍵とは異なる第３の鍵を用いて、前記暗号回路によ
り暗号化し、前記巡回符号情報を作成することを特徴と
する。

【００１４】また、請求項１０記載の外部ROM情報保護
システムは、請求項２、または９記載の外部ROM情報保
護システムにおいて、前記ROMデータ入出力装置は、前
記巡回符号を暗号化する際に必要な前記第３の鍵を生成
するために、前記巡回符号回路で前記実行プログラムを
巡回符号化して前記巡回符号を作成し、その過程で得ら
れる情報を第３の鍵とすることを特徴とする。

【００１５】また、請求項１１記載の外部ROM情報保護
システムは、請求項１記載の外部ROM情報保護システム
において、前記半導体プロセッサは、前記データ入出力
装置により暗号化された前記実行プログラムを復号化す
る暗号回路と、前記暗号回路で復号化した前記実行プロ
グラムをエラー検出のために巡回符号化して巡回符号を
作成する巡回符号回路と、前記暗号回路で使用する鍵を
複数保持する鍵保持手段と、を備えることを特徴する。

【００１６】また、請求項１２記載の外部ROM情報保護
システムは、請求項５、または１１記載の外部ROM情報
保護システムにおいて、前記半導体プロセッサは、前記
ROMに内蔵された前記実行プログラムを処理するため
に、前記鍵選択情報より選択した前記第１の鍵を用い
て、前記鍵情報を復号化して第２の鍵を作成し、かつ前
記第２の鍵を用いて、暗号化された前記実行プログラム
を復号化することを特徴とする。

【００１７】また、請求項１３記載の外部ROM情報保護
システムは、請求項１１、または１２記載の外部ROM情
報保護システムにおいて、前記半導体プロセッサは、前
記第１、第２の鍵とは異なる第３の鍵を用いて、前記巡
回符号情報を前記暗号回路により復号化することを特徴
とする。

【００１８】また、請求項１４記載の外部ROM情報保護
システムは、請求項１１、または１３記載の外部ROM情
報保護システムにおいて、前記半導体プロセッサは、前
記ROMに内蔵された前記巡回符号情報を復号化するため
に必要な前記第３の鍵を生成するために、前記第２の鍵
を用いて、前記暗号回路により復号化した前記実行プロ
グラムを前記巡回符号回路で巡回符号化し、その過程で
得られる情報を第３の鍵とすることを特徴とする。

【００１９】

【発明の実施の形態】実施の形態１ 以下、本発明の実施の形態1について、図面を参照しな
がら説明する。図１は、ROM１００（Read only Memor
y）におけるデータの入出力の関係を示した図である。
図１において、１０１はROMデータ入出力装置、１０２
は半導体プロセッサを示している。半導体プロセッサ１
０２におけるプログラムの実行は、まず、ROMデータ入
出力装置１０１によりROM１００にプログラムが書き込
まれ、その後、半導体プロセッサ１０２がROM１００の
プログラムを読み出すことで完了する。

【００２０】図２は、ROMデータ入出力装置１０１にお
けるブロック図である。図２において、２００は選択部
Ａ、２０１は暗号部、２０２は選択部Ｂ、２０３は選択
部Ｃ、２０４は巡回符号部、２０５は制御部Ａ、２０６
は第１の鍵保持部、２０７は第２の鍵保持部、２０８は
第３の鍵保持部を示している。ここで、第１の鍵保持部
２０６における第１の鍵は、複数あり、制御部２０５が
選択回路Ｂ２０２を制御することで選択するものとす
る。

【００２１】このように構成される、本実施の形態１に
よるROMデータ入出力装置１０１の初期動作について説
明する。まず、ランダムなデータをデータ入力端子から
巡回符号部２０４に入力し、巡回符号部２０４において
巡回符号化して作成したデータを第２の鍵として第２の
鍵保持部２０７に設定する。次に、制御部Ａ２０５に外
部設定端子よりデータサイズ、データの分割数、分割デ
ータごとの暗号化の有無、分割データ単位で第１の鍵を
選択するための情報を設定し、データサイズとデータ分
割数からROM１００における分割データごとに分割アド
レスを算出する。

【００２２】以下例えば、データサイズ３０バイト、分
割数を２として各々データをデータＡ、データＢとし、
分割データごとの暗号化を共にありとし、分割アドレス
をデータＡが３、データBが２０として、ROM１００にお
ける書き込み動作について図２、３を用いて説明する。

【００２３】図３は、ROM１００におけるデータＡとデ
ータＢを２分割した場合における構造図である。図３に
おいて、３００は分割数情報、３０１はデータＡの暗号
化の有無を示す暗号化設定情報、３０２はデータＡの分
割アドレスを示す分割アドレス情報、３０３はデータＡ
における第１の鍵を選択するための鍵選択情報、３０４
はデータＢの暗号化の有無を示す暗号化設定情報、３０
５はデータＢの分割アドレスを示す分割アドレス情報、
３０６はデータＢにおける第１の鍵を選択するための鍵
選択情報、３０７はデータＡの鍵情報、３０８はデータ
Ａ、３０９はデータＡの巡回符号情報、３１０はデータ
Ｂの鍵情報、３１１はデータＢ、３１２はデータＢの巡
回符号情報である。ここで、図３におけるアドレスはバ
イト単位としデータＡ、データＢは共に暗号化するもの
とし、設定情報の配置は替えてもよい。

【００２４】まず、制御部Ａ２０５が選択部Ａ２００を
制御し、データの分割数を分割数情報３００に、データ
Ａの暗号化を暗号化設定情報３０１に、データＡの分割
アドレスを分割アドレス情報３０２に、データＡで使用
する第１の鍵を選択する鍵情報を鍵選択情報３０３に、
データＢの暗号化を暗号化設定情報３０４に、データＢ
の分割アドレスを分割アドレス情報３０５に、データＢ
で使用する第１の鍵を選択する鍵情報を鍵選択情報３０
６に設定する。

【００２５】次に、鍵選択情報３０３を基に制御部Ａ２
０５が選択部Ｂ２０２を制御すると、暗号部２０１は、
第１の鍵保持部２０６から選択された情報を鍵として、
第２の鍵保持部２０７の情報を暗号化して鍵情報３０７
に設定する。さらに暗号部２０１は、第２の鍵保持部２
０７の情報を鍵として、データ入力端子から入力された
データの内のデータＡ分を暗号化してデータＡ３０８に
設定する。

【００２６】次に、データ入力端子から入力したデータ
の内のデータＡ分を巡回符号部２０４に入力すると、巡
回符号部２０４は、データＡにおけるエラー検出のため
の巡回符号であるCRC（Cycle Redundancy Check）符
号を生成する。この時、制御部Ａ２０５は、巡回符号部
２０４においてデータＡから巡回符号を作成する過程の
データを制御して、第３の鍵とし、第３の鍵保持部２０
８に設定する。また、データＡの巡回符号は、暗号部２
０１により第３の鍵保持部２０８の情報を鍵として暗号
化され、巡回符号情報３０９に設定される。

【００２７】データＡと同様にデータＢも、鍵選択情報
３０６を基に制御部Ａ２０５が選択部Ｂ２０２を制御す
ると、第１の鍵保持部２０６から選択された情報を鍵と
して、暗号部２０１が、第２の鍵保持部２０７の情報を
暗号化して鍵情報３１０に設定する。さらに、暗号部２
０１は、第２の鍵保持部２０７の情報を鍵としてデータ
入力端子から入力されたデータの内のデータB分を暗号
化してデータＢ３１１に設定する。

【００２８】次に、データ入力端子から入力したデータ
の内データＢ分を巡回符号部２０４に入力すると、巡回
符号部２０４は、データBにおけるエラー検出のための
巡回符号を生成する。この時、制御部Ａ２０５は、巡回
符号部２０４においてデータＢから巡回符号を作成する
過程のデータを制御して、第３の鍵とし、第３の鍵保持
部２０８に設定する。

【００２９】また、データＢの巡回符号は、暗号部２０
１により第３の鍵保持部２０８の情報を鍵として暗号化
され、巡回符号情報３１２に設定される。ここで、デー
タＡとデータＢを暗号化する第２の鍵は同一の情報を使
用しているが、データＡとデータＢで異なってもよい。

【００３０】図４は、本発明における半導体プロセッサ
１０２のブロック図である。図４において４００は制御
部Ｂ、４０１は選択部Ｄ、４０２は選択部Ｅ、４０３は
比較部、４０４はデータ処理部である。ここで、図２と
同一符号は同一の機能をもっている。

【００３１】このように構成される実施の形態１による
半導体プロセッサ１０２におけるＲＯＭ１００からのデ
ータ読み出しについて図３、４を用いて説明する。最初
に、制御部Ｂ４００にＲＯＭ１００から分割数情報３０
０を設定後、さらに、分割数情報に応じて制御部Ｂ４０
０にデータＡにおける暗号化設定情報３０１、分割アド
レス情報３０２、鍵選択情報３０３、データＢにおける
暗号化設定情報３０４、分割アドレス情報３０５、鍵選
択情報３０６を設定する。

【００３２】次にデータＡについて、暗号化設定情報３
０１が暗号化を示しているので、分割アドレス情報３０
２のアドレス情報からデータＡに関する復号化を開始す
る。まず、鍵選択情報３０３に応じて、制御部Ｂ４００
が選択部Ｅ４０２を制御することで、第１の鍵保持部２
０６を選択すると、暗号部２０１は、選択された第１の
鍵保持部２０６の情報を鍵として鍵情報３０７を復号化
し、第２の鍵保持部２０７に設定する。さらに暗号部２
０１は、第２の鍵保持部２０７の情報を鍵としてデータ
Ａ３０８を復号化して、順次データ処理部４０４に出力
する。

【００３３】次に、巡回符号部２０４は、復号化したデ
ータＡをエラー検出のために巡回符号化し、その結果を
比較部４０３に設定する。この時、制御部Ｂ４００は、
巡回符号部２０４がデータＡを巡回符号化する過程の情
報を制御して第３の鍵とし、第３の鍵保持部２０８に設
定する。

【００３４】また、暗号部２０１は、データＡ３０８の
符号化が完了した後、巡回符号情報３０９を第３の鍵保
持部２０８の情報を鍵として復号化し、比較部４０３に
設定する。その後、復号化した巡回符号情報３０９は、
比較部４０３で、先に設定されたデータＡの巡回符号化
と比較され、一致しなかった場合にはエラーとしてデー
タ処理部４０４に出力される。

【００３５】データＢについてもデータＡと同様に、暗
号化設定情報３０４が暗号化を示しているので、分割ア
ドレス情報３０５のアドレス情報からデータＢに関する
復号化を開始する。まず、鍵選択情報３０６に応じて制
御部４００が選択部４０２を制御することで第１の鍵保
持部２０６を選択すると、暗号部２０１は、選択された
第１の鍵保持部２０６の情報を鍵として鍵情報３１０を
復号化し、第２の鍵保持部２０７に設定する。さらに、
暗号部２０１は第２の鍵保持部２０７の情報を鍵として
データＢ３１１を復号化し、順次データ処理部４０４に
出力する。

【００３６】次に、巡回符号部２０４は、復号化したデ
ータＢをエラー検出のために巡回符号化し、その結果を
比較部４０３に設定する。この時、制御部４００は、巡
回符号部２０４がエラー検出のために巡回符号化した過
程の情報を制御して第３の鍵とし、第３の鍵保持部２０
８に設定する。

【００３７】また、暗号部２０１は、データＢ３１１の
符号化が完了した後、巡回符号情報３１２を第３の鍵保
持部２０８の情報を鍵として復号化し、比較部４０３に
設定する。その後、復号化した巡回符号情報３１２は、
先に設定されたデータＢの巡回符号化と比較部４０３で
比較され、一致しなかった場合にはエラーとしてデータ
処理部４０４に出力する。

【００３８】

【発明の効果】以上のように、この発明によれば、デー
タを分割することで分割データ単位で暗号化、非暗号化
を選択でき、かつエラー検出を目的とする巡回符号を付
加することで、暗号化した分割データが元のデータに復
号化しなかった場合に容易に検出できる効果がある。

【００３９】また、この発明によれば、分割したデータ
単位でデータを異なる鍵で暗号化しても、分割したデー
タの分割アドレスなど管理情報を備えることで容易にア
クセスできる効果がある。

【００４０】また、この発明によれば、第１の鍵を選択
する鍵選択情報を用いることで固定した鍵を使用するこ
と無く、同じ鍵の候補を持つもの同士であれば最小の情
報で鍵を替えることができる効果がある。

【００４１】また、この発明によれば、データによりエ
ラー検出を目的とした巡回符号とデータを別の鍵を用い
て暗号化することで、例えば暗号化したデータが改竄さ
れても、巡回符号が異なる鍵で暗号化しているので容易
に改竄を検出できる効果がある。

【００４２】また、この発明によれば、エラー検出を目
的とするデータから巡回符号を生成する過程の情報を第
３の鍵とすることで、ROMに鍵情報を付加することなく
鍵を発生することができる効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態に係るROMにおけるデー
タ書き込み・読み出しの構成図である。

【図２】 本発明の実施の形態に係るROMデータ入出力
装置のブロック図である。

【図３】 本発明の実施の形態に係るROMのデータ構成
図である。

【図４】 本発明の実施の形態に係る半導体プロセッサ
のブロック図である。

【符号の説明】

１００ ROM １０１ ROMデータ入出力装置 １０２ 半導体プロセッサ ２００ 選択部Ａ ２０１ 暗号部 ２０２ 選択部Ｂ ２０３ 選択部Ｃ ２０４ 巡回符号部 ２０５ 制御部Ａ ２０６ 第１の鍵保持部 ２０７ 第２の鍵保持部 ２０８ 第３の鍵保持部 ３００ 分割数情報（データＡ） ３０１ 暗号設定情報（データＡ） ３０２ 分割アドレス情報（データＡ） ３０３ 鍵選択情報（データＡ） ３０４ 暗号設定情報（データＢ） ３０５ 分割アドレス情報（データＢ） ３０６ 鍵選択情報（データＢ） ３０７ 鍵情報（データＡ） ３０８ データＡ ３０９ 巡回符号情報（データＡ） ３１０ 鍵情報（データＢ） ３１１ データＢ ３１２ 巡回符号情報（データＢ） ４００ 制御部Ｂ ４０１ 選択部Ｄ ４０２ 選択部Ｅ ４０３ 比較部 ４０４ データ処理部

Claims (14)

【特許請求の範囲】
1. 【請求項１】 実行プログラムを内蔵するROM（Read O
   nly Memory）と、 前記ROMに前記実行プログラムを書き込むためのROMデー
   タ入出力装置と、 前記ROMからバスを通じて前記実行プログラムを読み出
   す半導体プロセッサと、 から構成されている外部ROM情報保護システムであっ
   て、 前記ROMに書き込む前記実行プログラムを分割して暗号
   化する手段と、 前記ROMから読み出した前記実行プログラムを復号化す
   る手段と、を備えることを特徴とする外部ROM情報保護
   システム。
2. 【請求項２】 請求項１記載の外部ROM情報保護システ
   ムにおいて、 前記ROMデータ入出力装置は、 データを入力するデータ入力端子と、 データを分割するための情報および分割したデータを分
   割データ単位ごとに暗号化するための情報を入力する外
   部設定端子と、 前記外部設定端子から入力される情報を制御する制御回
   路と、 前記データ入力端子から入力された前記実行プログラム
   を分割データ単位ごとに暗号化する暗号回路と、 前記データ入力端子から入力された前記実行プログラム
   をエラー検出のために分割データ単位ごとに巡回符号化
   して、巡回符号を作成する巡回符号回路と、 前記暗号回路で使用する鍵を複数保持する鍵保持手段
   と、 を備えることを特徴とする外部ROM情報保護システム。
3. 【請求項３】 請求項２記載の外部ROM情報保護システ
   ムにおいて、 前記データ入出力装置は、 分割データ単位ごとに、前記暗号回路で暗号化した前記
   実行プログラムと、 前記巡回符号回路から出力される前記巡回符号を前記暗
   号回路で暗号化して作成した巡回符号情報と、 を前記ROMに書き込むことを特徴とする外部ROM情報保護
   システム。
4. 【請求項４】 請求項２記載の外部ROM情報保護システ
   ムにおいて、 前記データ入出力装置は、前記実行プログラムが暗号化
   されているかを示す暗号化設定情報を前記ROMに書き込
   むことを特徴とする外部ROM情報保護システム。
5. 【請求項５】 請求項２記載の外部ROM情報保護システ
   ムにおいて、 前記データ入出力装置は、前記暗号回路で用いる鍵の候
   補が２以上ある場合に、鍵を選択することができる鍵選
   択情報を前記ROMに書き込むことを特徴とする外部ROM情
   報保護システム。
6. 【請求項６】 請求項２、または３記載の外部ROM情報
   保護システムにおいて、 前記データ入出力装置は、前記実行プログラムと前記巡
   回符号情報を、異なる鍵で暗号化することを特徴とする
   外部ROM情報保護システム。
7. 【請求項７】 請求項２、または５記載の外部ROM情報
   保護システムにおいて、 前記データ入出力装置は、前記鍵選択情報により選択し
   た鍵を第１の鍵とし、前記第１の鍵とは異なる第２の鍵
   を用いて、前記半導体プロセッサで処理する前記実行プ
   ログラムを、前記暗号回路により暗号化して前記ROMに
   書き込むことを特徴とする外部ROM情報保護システム。
8. 【請求項８】 請求項２、または７記載の外部ROM情報
   保護システムにおいて、 前記データ入出力装置は、前記第１の鍵を用いて、前記
   第２の鍵を前記暗号回路により暗号化し、鍵情報として
   前記ROMに書き込むことを特徴とする外部ROM情報保護シ
   ステム。
9. 【請求項９】 請求項２、または７記載の外部ROM情報
   保護システムにおいて、 前記データ入出力装置は、前記巡回符号回路から出力さ
   れる前記巡回符号を、前記第１、第２の鍵とは異なる第
   ３の鍵を用いて、前記暗号回路により暗号化し、前記巡
   回符号情報を作成することを特徴とする外部ROM情報保
   護システム。
10. 【請求項１０】 請求項２、または９記載の外部ROM情
    報保護システムにおいて、 前記ROMデータ入出力装置は、前記巡回符号を暗号化す
    る際に必要な前記第３の鍵を生成するために、前記巡回
    符号回路で前記実行プログラムを巡回符号化して前記巡
    回符号を作成し、その過程で得られる情報を第３の鍵と
    することを特徴とする外部ROM情報保護システム。
11. 【請求項１１】 請求項１記載の外部ROM情報保護シス
    テムにおいて、 前記半導体プロセッサは、 前記データ入出力装置により前記ROMに書き込まれた前
    記実行プログラムを復号化する暗号回路と、 前記暗号回路で復号化した前記実行プログラムをエラー
    検出のために巡回符号化して巡回符号を作成する巡回符
    号回路と、 前記暗号回路で使用する鍵を複数保持する鍵保持手段
    と、 を備えることを特徴する外部ROM情報保護システム。
12. 【請求項１２】 請求項５、または１１記載の外部ROM
    情報保護システムにおいて、 前記半導体プロセッサは、前記ROMに内蔵された前記実
    行プログラムを処理するために、前記鍵選択情報により
    選択した前記第１の鍵を用いて、前記鍵情報を復号化し
    て第２の鍵を作成し、かつ前記第２の鍵を用いて、暗号
    化された前記実行プログラムを復号化することを特徴と
    する外部ROM情報保護システム。
13. 【請求項１３】 請求項１１、または１２記載の外部RO
    M情報保護システムにおいて、 前記半導体プロセッサは、前記第１、第２の鍵とは異な
    る第３の鍵を用いて、前記巡回符号情報を前記暗号回路
    により復号化することを特徴とする外部ROM情報保護シ
    ステム。
14. 【請求項１４】 請求項１１、または１３記載の外部RO
    M情報保護システムにおいて、 前記半導体プロセッサは、前記ROMに内蔵された前記巡
    回符号情報を復号化するために必要な前記第３の鍵を生
    成するために、前記第２の鍵を用いて、前記暗号回路に
    より復号化した前記実行プログラムを前記巡回符号回路
    で巡回符号化し、その過程で得られる情報を第３の鍵と
    することを特徴とする外部ROM情報保護システム。