JP2000353732A - Method for processing substrate - Google Patents

Method for processing substrate

Info

Publication number
JP2000353732A
JP2000353732A JP16401299A JP16401299A JP2000353732A JP 2000353732 A JP2000353732 A JP 2000353732A JP 16401299 A JP16401299 A JP 16401299A JP 16401299 A JP16401299 A JP 16401299A JP 2000353732 A JP2000353732 A JP 2000353732A
Authority
JP
Japan
Prior art keywords
unit
substrate
wafer
cooling unit
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16401299A
Other languages
Japanese (ja)
Inventor
Takashi Takekuma
貴志 竹熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP16401299A priority Critical patent/JP2000353732A/en
Publication of JP2000353732A publication Critical patent/JP2000353732A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Coating Apparatus (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To process a substrate stably by deciding whether or not a cooling unit, to which a substrate can be carrier from a heating unit within a predetermined time, is idle when a carrying means is to receive the substrate from the heating unit or after receiving it. SOLUTION: After a wafer W is heated in a heating unit 23, it is to be carried into a cooling unit 24 therefrom within a predetermined time, so that the wafer W is still hot and does not exceed a predetermined time, even after it is carried from the heating unit 23, namely, the overbaking can be prevented and the excessive thinning of a resist film be also prevented. Furthermore, since the influence of in-plane temperature distribution is eliminated midway of transfer of the wafer, variation in the film thickness can be prevented. After the wafer is delivered to the cooling unit 24, a variation of temperature stabilizing time is eliminated, so that the film thickness can be kept uniform. As a result, a resist can be applied stably.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば半導体ウエ
ハや液晶ディスプレイ用のガラス基板などの基板に対し
て例えばレジスト液の塗布、露光及び現像を行う基板処
理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate processing apparatus for applying, exposing and developing a resist solution on a substrate such as a semiconductor wafer or a glass substrate for a liquid crystal display.

【0002】[0002]

【従来の技術】半導体デバイスの製造工程におけるフォ
トリソグラフィー技術においては半導体ウエハ(以下ウ
エハという)の表面にレジストを塗布し、この塗布レジ
ストを所定パターンに露光処理し、更に現像処理して所
定パターンのレジスト膜が形成される。このような一連
の処理は、塗布/現像装置に露光装置を接続したシステ
ムにより行われる。
2. Description of the Related Art In a photolithography technique in a semiconductor device manufacturing process, a resist is applied to a surface of a semiconductor wafer (hereinafter, referred to as a wafer), the coated resist is exposed to a predetermined pattern, and further developed to develop a predetermined pattern. A resist film is formed. Such a series of processing is performed by a system in which an exposure apparatus is connected to a coating / developing apparatus.

【0003】図7はこのような装置の従来例を示す概観
図であり、基板例えば半導体ウエハを25枚収納した基
板カセットCはカセットステーションCSのカセットス
テ−ジ1に搬入される。カセットステーションCSには
塗布ブロックS1及び現像ブロックS2がこの順に接続
されており、更に現像ブロックS2にはインターフェイ
スステーションIFを介して露光装置S3が接続されて
いる。前記カセットステ−ジ1上のカセットC内のウエ
ハWは、図示しない受け渡しア−ムにより取り出されて
受け渡し台11を介して塗布ブロックS1に送られる。
塗布ブロックS1では、塗布ユニット12にてウエハW
上にレジストが塗布され、その後ウエハWは→メインア
−ムMA1→受け渡し台13→現像ブロックS2のメイ
ンア−ムMA2→受け渡し台14→インタ−フェイスI
F→露光装置S3の経路で搬送されて露光される。なお
塗布ユニットS1では、レジストの塗布の前後に、棚ユ
ニット15にて夫々前処理及び後処理が行われる。
FIG. 7 is a schematic view showing a conventional example of such an apparatus. A substrate cassette C containing 25 substrates, for example, 25 semiconductor wafers, is carried into a cassette stage 1 of a cassette station CS. A coating block S1 and a developing block S2 are connected to the cassette station CS in this order, and an exposure apparatus S3 is connected to the developing block S2 via an interface station IF. The wafer W in the cassette C on the cassette stage 1 is taken out by a transfer arm (not shown) and sent to the coating block S1 via the transfer table 11.
In the coating block S1, the wafer W
A resist is applied thereon, and then the wafer W is transferred to the main arm MA1 → the transfer table 13 → the main arm MA2 of the developing block S2 → the transfer table 14 → the interface I.
F → conveyed along the path of the exposure device S3 to be exposed. In the coating unit S1, pre-processing and post-processing are respectively performed in the shelf unit 15 before and after the application of the resist.

【0004】露光後のウエハWは、逆の経路で現像ブロ
ックS2に搬送され、現像ユニット16にて現像された
後、メインア−ムMA2→受け渡し台13→メインア−
ムMA1→受け渡し台11→カセットCの経路で搬送さ
れる。現像ユニットS2では、現像処理の前後に、棚ユ
ニット17にて夫々前処理及び後処理が行われる。
The exposed wafer W is conveyed to the developing block S2 by the reverse route and developed by the developing unit 16, and then the main arm MA2 → the transfer table 13 → the main arm.
The transfer is performed along a route from the master MA1 to the transfer table 11 to the cassette C. In the developing unit S2, pre-processing and post-processing are respectively performed in the shelf unit 17 before and after the developing processing.

【0005】[0005]

【発明が解決しようとする課題】前記棚ユニット15に
は加熱部ユニットび冷却ユニットが割り当てられてお
り、これら加熱ユニット及び冷却ユニットは夫々加熱プ
レ−ト及び冷却プレ−トが設けられた構成となってい
る。レジストが塗布された基板は、先ず加熱ユニットに
搬送されて溶剤を揮発させるために加熱され、次いで冷
却ユニットに搬送されて冷却される。図8はこの流れに
おける基板の温度の時間的変化を示すものであり、T0
は加熱ユニットから冷却ユニットに搬送される間の時間
帯である。
A heating unit and a cooling unit are assigned to the shelf unit 15. The heating unit and the cooling unit are provided with a heating plate and a cooling plate, respectively. Has become. The substrate coated with the resist is first transported to a heating unit and heated to volatilize a solvent, and then transported to a cooling unit and cooled. FIG. 8 shows a temporal change in the temperature of the substrate in this flow.
Is a time zone during which the sheet is transported from the heating unit to the cooling unit.

【0006】ところで棚ユニット15は実際には受け渡
し台11、13の位置にも設けられており、受け渡し台
11、13は棚ユニット15の一部が割り当てられてい
る。そして加熱ユニット及び冷却ユニットはこれら棚ユ
ニット15に分散して配置されている。このため基板の
加熱処理が終わると、制御部側で空いている冷却ユニッ
トを探してそこに搬送することになるが、加熱ユニット
と冷却ユニットの組み合わせによって、搬送時間T0 が
まちまちになっている。
[0006] Incidentally, the shelf unit 15 is actually also provided at the position of the transfer tables 11 and 13, and a part of the shelf unit 15 is assigned to the transfer tables 11 and 13. Further, the heating unit and the cooling unit are dispersedly arranged on these shelf units 15. Therefore, when the heating process of the substrate is completed, the control unit searches for a vacant cooling unit and transfers it to the vacant cooling unit. However, the transfer time T0 varies depending on the combination of the heating unit and the cooling unit.

【0007】しかしながらこの搬送時間T0 が長いと、
基板が予定以上に熱いままの状態にさらされてしまい、
溶剤の揮発が進み過ぎてレジストの膜厚が薄くなってし
まう。また基板が加熱ユニットから離れた状態で高温下
にあると、周囲は冷えてしまうので温度分布ができてし
まいそれが膜厚分布に反映されることになる。更にまた
搬送時間T0 に応じて冷却ユニットにおける温度安定時
間にばらつきがでてくる。デバイスの各膜厚が厚い場合
にはこのような点は問題にならなかったが、デバイスが
微細化し膜厚が薄くなると、搬送時間T0 のばらつきが
レジスト膜の膜厚やその分布に影響を与える度合いが大
きくなり、歩留まりの低下の一因になってしまう。
However, if the transport time T0 is long,
The board is exposed to a hotter state than expected,
The evaporation of the solvent proceeds too much, and the film thickness of the resist becomes thin. Further, if the substrate is at a high temperature in a state away from the heating unit, the surroundings cool down, so that a temperature distribution is formed, which is reflected in the film thickness distribution. Furthermore, the temperature stabilization time in the cooling unit varies depending on the transport time T0. When the device thickness is large, such a problem is not a problem. However, when the device is miniaturized and the film thickness is reduced, variation in the transport time T0 affects the thickness and distribution of the resist film. The degree increases, which causes a decrease in yield.

【0008】また化学増幅型のレジストの場合には、露
光後に加熱したときこの加熱時間を高精度に管理する必
要があり、やはり搬送時間のばらつきは現像処理に大き
な影響を与える。こうした問題を回避するためには加熱
プレ−トと冷却プレ−トとを同じ棚に並べてその間を専
用に搬送する搬送手段を組み込む構成も有効であるが、
装置が大掛かりになる。
In the case of a chemically amplified resist, when heating after exposure, it is necessary to control the heating time with high precision, and the variation in the transport time also has a great effect on the development processing. In order to avoid such a problem, it is effective to arrange a heating plate and a cooling plate on the same shelf and to incorporate a transporting means for exclusively transporting between them.
The device becomes large-scale.

【0009】本発明は、このような事情のもとになされ
たものであり、安定した処理を行うことのできる基板処
理方法を提供することにある。
The present invention has been made under such circumstances, and an object of the present invention is to provide a substrate processing method capable of performing stable processing.

【0010】[0010]

【課題を解決するための手段】本発明は、複数の加熱ユ
ニット及び複数の冷却ユニットを用い、所定の処理を行
った基板を前記複数の加熱ユニットの一つにより加熱
し、次いで搬送手段により前記複数の冷却ユニットの一
つに搬送して冷却する方法において、前記搬送手段が加
熱ユニットに対して基板を受け取りに行くときまたは基
板を受け取った後、当該加熱ユニットから予め設定され
た時間内で搬送することのできる冷却ユニットが空いて
いるか否かを判断する工程と、空いている冷却ユニット
があればそこに加熱された基板を搬送する工程と、を含
むことを特徴とする。
According to the present invention, a plurality of heating units and a plurality of cooling units are used to heat a substrate, which has been subjected to a predetermined process, by one of the plurality of heating units, and then by a transfer means. In the method of cooling by transferring to one of a plurality of cooling units, when the transfer means goes to receive a substrate with respect to the heating unit or after receiving the substrate, the transfer unit transfers the substrate within a preset time from the heating unit. It is characterized in that it includes a step of determining whether or not a cooling unit capable of performing the operation is available, and a step of transporting a heated substrate to an available cooling unit, if any.

【0011】従ってこの発明によれば、オ−バ−ベイク
が抑えられるので所定の処理例えばレジストの塗布処理
が安定する。この場合前記予め設定された時間内で搬送
することのできる冷却ユニットが空いていないときには
警報を発するようにしてもよい。また前記予め設定され
た時間内で搬送することのできる冷却ユニットが空いて
いないときには例えば基板を他の空いている冷却ユニッ
トに搬送し、その基板については工程の履歴を残してお
くようにすれば、後での処理結果の解析が容易になる。
更に前記予め設定された時間内で搬送することのでき
る冷却ユニットが空いていないときには基板を他の空い
ている冷却ユニットに搬送し、その基板については後の
処理を中断して処理の結果について調べるようにしても
よいし、あるいは、その基板については以後の処理を行
わないようにしてもよい。
Therefore, according to the present invention, overbaking is suppressed, so that a predetermined process, for example, a resist coating process is stabilized. In this case, an alarm may be issued when the cooling unit capable of being conveyed within the preset time is not empty. Further, when the cooling unit that can be transported within the preset time is not empty, for example, the substrate is transported to another empty cooling unit, and the process history of the substrate may be left. This makes it easier to analyze the processing results later.
Further, when the cooling unit that can be transported within the preset time is not empty, the substrate is transported to another empty cooling unit, and the subsequent processing is interrupted for the substrate and the result of the processing is examined. Alternatively, the subsequent processing may not be performed on the substrate.

【0012】[0012]

【発明の実施の形態】以下に本発明の塗布処理方法を、
基板の表面にレジストパタ−ンを形成するパタ−ン形成
装置に適用した実施の形態について説明する。図1及び
図2は夫々このパターン形成装置の全体の概略平面図及
び概観図である。図1中、CSはカセットステーション
であり、これに塗布ブロック100、現像ブロック20
0、露光装置300が例えば一直線に沿って接続されて
いる。
BEST MODE FOR CARRYING OUT THE INVENTION The coating method of the present invention is described below.
An embodiment applied to a pattern forming apparatus for forming a resist pattern on the surface of a substrate will be described. 1 and 2 are a schematic plan view and an overall view of the entire pattern forming apparatus, respectively. In FIG. 1, CS is a cassette station, which includes a coating block 100 and a developing block 20.
0, the exposure apparatus 300 is connected, for example, along a straight line.

【0013】カセットステーションCSは、複数の基板
例えば25枚のウエハWを収納した基板カセットである
ウエハカセット(以下単にカセットという)Cを載置す
るカセットステ−ジ、例えば4個のカセットCを載置す
るカセットステ−ジ21と、カセットステ−ジ21上の
カセットCとの間でウエハWの受け渡しを行うための受
け渡し手段である受け渡しアーム22とを備えている。
受け渡しアーム22は、昇降自在、X、Y方向移動自
在、鉛直軸まわりに移動自在に構成されている。塗布ブ
ロック100は前記カセットステ−ションCSに接続さ
れており、処理ユニットである塗布ユニット3と多段の
棚を有する3個の棚ユニットR1、R2、R3と、搬送
手段である2台のメインア−ム31、32(図2には便
宜上記載していない)と、専用の収納部であるバッファ
キャリア20を備えている。塗布ユニット3は2個ずつ
2段に積み重ねて設けられており、例えば基板であるウ
エハW上に反射防止膜を形成する場合には上段2個にレ
ジスト塗布ユニットが、下段2個に反射防止膜の塗布ユ
ニットが夫々割り当てられる。塗布ユニット3は例えば
保持台の上にウエハWを載せ、上から塗布液を供給して
保持台を回転させその遠心力で塗布液を伸展させる、い
わゆるスピンコ−ティング装置が用いられる。メインア
−ム31、32は、棚ユニットR1、R2、R3及び塗
布ユニット3に対してウエハWの受け渡しを行う。
The cassette station CS mounts a cassette stage, for example, four cassettes C, on which a wafer cassette (hereinafter simply referred to as a cassette) C, which is a substrate cassette containing a plurality of substrates, for example, 25 wafers W, is mounted. A cassette stage 21 is provided, and a transfer arm 22 is a transfer unit for transferring a wafer W between the cassette stage 21 and the cassette C on the cassette stage 21.
The transfer arm 22 is configured to be movable up and down, movable in X and Y directions, and movable around a vertical axis. The coating block 100 is connected to the cassette station CS, and includes a coating unit 3 as a processing unit, three shelf units R1, R2 and R3 having multi-stage shelves, and two main arms as transfer means. 2 and 3 (not shown in FIG. 2 for convenience), and a buffer carrier 20 as a dedicated storage unit. The coating units 3 are provided two by two in two layers. For example, when an antireflection film is formed on a wafer W as a substrate, a resist coating unit is provided in two upper units and an antireflection film is provided in two lower units. Of coating units are respectively assigned. The coating unit 3 is, for example, a so-called spin coating apparatus in which a wafer W is placed on a holding table, a coating liquid is supplied from above, the holding table is rotated, and the coating liquid is extended by the centrifugal force. The main arms 31 and 32 transfer the wafer W to the shelf units R1, R2 and R3 and the coating unit 3.

【0014】前記棚ユニットR1(R2、R3)は、図
3に示すようにウエハWを加熱する加熱ユニット23、
ウエハを冷却する冷却ユニット24、ウエハWの受け渡
しを行うための受け渡し台を備えた受け渡し部25、ウ
エハWの位置合わせを行うための位置合わせ部26が縦
に配列されている。また例えば棚ユニットR2には、メ
インア−ム31、32の間でウエハWの受け渡しを行う
ための受け渡し台20が設けられている。なお図3では
棚ユニットR2、R3を便宜上並べて記載してある。ま
た図3にに示した配列はイメ−ジを示すための一例であ
り、この配列に限定されるものではない。
The shelf unit R1 (R2, R3) includes a heating unit 23 for heating the wafer W, as shown in FIG.
A cooling unit 24 for cooling the wafer, a transfer unit 25 provided with a transfer table for transferring the wafer W, and a positioning unit 26 for positioning the wafer W are vertically arranged. Further, for example, the shelf unit R2 is provided with a transfer table 20 for transferring the wafer W between the main arms 31 and 32. In FIG. 3, the shelf units R2 and R3 are shown side by side for convenience. The arrangement shown in FIG. 3 is an example for showing an image, and is not limited to this arrangement.

【0015】前記加熱ユニット23は図3に示すように
棚本体23a内に、図示しないヒ−タが内蔵された加熱
プレ−ト23bを設けて構成され、メインア−ム31、
32との間のウエハWの受け渡しについては、加熱プレ
−ト23bから例えば図示しない3本のピンが突出して
ウエハWを持ち上げ、ウエハWと加熱プレ−ト23bの
表面との間の空間からメインア−ム31、32が退避
(あるいは進入)することにより行われる。なおこれら
ピンは、メインア−ム31、32と平面的に干渉しない
位置に配置されている。なお前記冷却ユニット24につ
いても、加熱プレ−トの代わりに、例えばペルチェ素子
やク−リング液を用いて所定の冷却温度に調整できる冷
却プレ−トが設けられている以外は同様の構成である。
As shown in FIG. 3, the heating unit 23 is provided with a heating plate 23b having a built-in heater (not shown) in a shelf main body 23a.
For example, three pins (not shown) project from the heating plate 23b to lift the wafer W, and the wafer W is transferred from the space between the wafer W and the surface of the heating plate 23b. This is performed by retracting (or entering) the arms 31 and 32. These pins are arranged at positions where they do not interfere with the main arms 31 and 32 in a planar manner. The cooling unit 24 has the same configuration except that a cooling plate that can be adjusted to a predetermined cooling temperature by using, for example, a Peltier element or a cooling liquid is provided instead of the heating plate. .

【0016】前記メインア−ム31、32は、図4に示
すようにウエハWを保持するアーム41と、このアーム
41を進退自在に支持する基台42と、この基台42を
昇降自在に支持する基体43と、この基体43を鉛直軸
周りに回転自在に駆動するための回転駆動部44とを備
えている。アーム41は、夫々ウエハWを保持し得るよ
うに3段構成になっており、その各段にそれぞれ設けら
れた例えば3片の爪部45の上にウエハWの周縁を載せ
るようになっている。
As shown in FIG. 4, the main arms 31 and 32 include an arm 41 for holding a wafer W, a base 42 for supporting the arm 41 so as to be able to move forward and backward, and a base 42 for supporting the base 42 so as to be able to move up and down. And a rotation drive unit 44 for driving the base 43 rotatably about a vertical axis. The arm 41 has a three-stage configuration so as to be able to hold the wafer W, and the peripheral edge of the wafer W is placed on, for example, three pieces of claw portions 45 provided at each stage. .

【0017】ここで前記メインアーム31(32)の制
御系について図5を参照しながら述べておく。制御系を
なすコンピュータは、加熱ユニット23及び冷却ユニッ
ト24の使用状況を記憶するメモリM1と、各加熱ユニ
ット23から各冷却ユニット24に所定時間内に搬送で
きるか否かを記述したテーブルを備えたメモリM2と、
ウエハWの履歴を記録するためのメモリM3と、CPU
(中央処理部)46とを備えている。
Here, a control system of the main arm 31 (32) will be described with reference to FIG. The computer constituting the control system includes a memory M1 for storing the usage status of the heating unit 23 and the cooling unit 24, and a table describing whether or not the heating unit 23 can be conveyed from the heating unit 23 to the cooling unit 24 within a predetermined time. A memory M2;
A memory M3 for recording the history of the wafer W, and a CPU
(Central processing unit) 46.

【0018】前記メモリM1は、各加熱ユニット23及
び冷却ユニット24が現在使用中であるか空いている状
態かの情報が記憶される。前記メモリM2は、加熱ユニ
ット23毎に、その加熱ユニット23よりメインアーム
31(32)にウエハWが受け渡された時点から、当該
ウエハWが各冷却ユニット24に受け渡されるまでの時
間を予め調べておき、その時間が所定時間内であるかそ
れよりも長い時間がかかるかについての情報が記憶され
る。図5では所定時間内の場合を「○」、それよりも長
い時間の場合を「×」としてある。この所定時間は、レ
ジスト液を塗布して加熱した後、冷却ユニット移すまで
の時間とレジスト膜の膜厚及びその分布を調べておき、
問題がないと判定される時間として設定される。図5中
BAはバス、40はアラーム発生部、47はアーム駆動
部であり、メインアーム31(32)は、コンピュータ
からの指令に基づいてアーム駆動部47により駆動制御
される。
The memory M1 stores information as to whether each of the heating units 23 and the cooling units 24 are currently in use or empty. The memory M2 stores, for each heating unit 23, the time from when the wafer W is delivered to the main arm 31 (32) by the heating unit 23 to when the wafer W is delivered to each cooling unit 24 in advance. The information on whether the time is within a predetermined time or takes a longer time is stored. In FIG. 5, the case within a predetermined time is indicated by “○”, and the case longer than that is indicated by “×”. This predetermined time, after applying and heating the resist solution, the time until the transfer to the cooling unit, the thickness of the resist film and its distribution are checked,
It is set as the time when it is determined that there is no problem. In FIG. 5, BA is a bus, 40 is an alarm generator, 47 is an arm drive, and the main arm 31 (32) is driven and controlled by the arm drive 47 based on a command from a computer.

【0019】前記現像ブロック200は、カセットステ
ーションCSから見て奥側及び左側に夫々棚ユニットR
4、R5が設けられると共に、右側に2個ずつ上下に現
像ユニット5が設けられている。棚ユニットR4、R5
は棚ユニットR1〜R3とほぼ同じ構成であり、この例
では加熱ユニットと冷却ユニットとが分散配置されてい
る。また加熱ユニットから冷却ユニットに搬送する場合
においても、図5に示したと同様の制御系により同様に
して搬送され、処理される。
The developing block 200 includes a shelf unit R on the back side and the left side, respectively, as viewed from the cassette station CS.
4, R5 are provided, and two developing units 5 are provided on the right side. Shelf units R4, R5
Has almost the same configuration as the shelf units R1 to R3. In this example, the heating units and the cooling units are dispersedly arranged. In the case of transport from the heating unit to the cooling unit, the transport and the processing are performed in the same manner by the same control system as shown in FIG.

【0020】現像ユニット5は前記塗布ユニット3とほ
ぼ同一の構成であるが、現像液供給ノズルはウエハWの
直径方向に配列された多数の供給孔が設けられている点
などに差異がある。また現像ブロック300の中央部に
は前記メインアーム31、32と同様のメインアーム5
1が設けられており、棚ユニットR3の受け渡し台、棚
ユニットR4、R5及び現像ユニット5の間でウエハW
の搬送を行う。
The developing unit 5 has substantially the same structure as the coating unit 3, except that the developing solution supply nozzle is provided with a large number of supply holes arranged in the diameter direction of the wafer W. At the center of the developing block 300, a main arm 5 similar to the main arms 31 and 32 is provided.
1 is provided, and the wafer W is transferred between the transfer unit of the shelf unit R3, the shelf units R4 and R5, and the developing unit 5.
Is carried.

【0021】前記現像ブロック200の隣にはインター
フェイスステーション61が接続され、このインターフ
ェイスステーション61の奥側には、レジスト膜が形成
されたウエハWに対して露光を行うための露光装置30
0が接続されている。インターフェイスステーション6
1は、X、Y方向、上下方向に移動自在で鉛直軸回りに
回転自在な受け渡しアーム62を備えており、この受け
渡しアーム62は現像ブロック200及び露光装置30
0間でウエハWの受け渡しを行う。
An interface station 61 is connected next to the development block 200. An exposure apparatus 30 for exposing a wafer W on which a resist film is formed is provided behind the interface station 61.
0 is connected. Interface station 6
1 includes a transfer arm 62 that is movable in the X and Y directions and up and down directions and that is rotatable about a vertical axis. The transfer arm 62 includes a developing block 200 and an exposure device 30.
The transfer of the wafer W is performed between 0.

【0022】次に上述の実施の形態の作用について説明
する。先ず自動搬送ロボット(あるいは作業者)により
例えば25枚のウエハWを収納したカセットCがカセッ
トステージ21に搬入され、受け渡しアーム22によ
り、カセットC内からウエハWが取り出されて塗布ブロ
ック100の棚ユニットR1内の受け渡し部26内に置
かれる。このウエハWは反射防止膜用の塗布ユニット3
にて反射防止膜が形成された後、レジスト用の塗布ユニ
ット3に搬送され、レジストが塗布される。
Next, the operation of the above embodiment will be described. First, a cassette C containing, for example, 25 wafers W is loaded into the cassette stage 21 by an automatic transfer robot (or an operator), and the wafer W is taken out of the cassette C by the transfer arm 22 to be stored in the shelf unit of the coating block 100. It is placed in the transfer section 26 in R1. The wafer W is coated with a coating unit 3 for an anti-reflection film.
After the formation of the anti-reflection film, the film is transported to the resist coating unit 3 where the resist is coated.

【0023】図6はウエハWにレジストを塗布するとこ
ろからのフローを示すフローチャートであり、ステップ
S1にてレジスト塗布が行われると、その後このウエハ
Wは加熱ユニット24に搬送されて所定時間加熱される
(ステップS2)。具体的には前記CPU46がメモリ
M1内のデータを参照して、空いている加熱ユニット2
3にレジスト塗布後のウエハWを搬送するようにアーム
駆動部47を介してメインアーム31(あるいは32)
をコントロールする。
FIG. 6 is a flow chart showing the flow from the point where the resist is applied to the wafer W. When the resist is applied in step S1, the wafer W is transferred to the heating unit 24 and heated for a predetermined time. (Step S2). Specifically, the CPU 46 refers to the data in the memory M1 and refers to the vacant heating unit 2
The main arm 31 (or 32) is transferred via the arm drive unit 47 so as to transfer the wafer W after resist application to the wafer 3
Control.

【0024】ウエハWはメインアーム31から既述のよ
うにして加熱ユニット23の加熱プレート23bの上に
載置され、例えば90〜100℃の温度で所定時間加熱
され、レジスト膜中の溶剤を揮発させる。
The wafer W is mounted on the heating plate 23b of the heating unit 23 from the main arm 31 as described above, and is heated at a temperature of, for example, 90 to 100 ° C. for a predetermined time to evaporate the solvent in the resist film. Let it.

【0025】その後メインアーム31が加熱プレート2
3b上のウエハWを受け取り(ステップS3)、CPU
46がメモリM2のテーブルを参照して所定時間内で搬
送できる冷却ユニット(近傍の冷却ユニット)24を検
索する。例えば今メインアーム31が加熱プレート23
(HP3)からウエハWを受け取ったとすると、「○」
印になっている。冷却ユニット24(この場合CP2〜
CPm)を読み出し、メモリM1を参照してこれら冷却
ユニット24(CP2〜CPm)の中で空いている冷却
ユニット24があるか否かを調べる(ステップS4)。
空いている冷却ユニット24があれば、メインアーム3
1(32)はその冷却ユニット24のうちの一つにウエ
ハWを搬送する(ステップS5)。ウエハWはこの冷却
ユニット24にて例えば23℃まで冷却される。一方、
所定時間内に搬送できる冷却ユニット24(近傍の冷却
ユニット)が空いていないときには、メモリM2で
「×」となっている冷却ユニット24(遠隔冷却ユニッ
ト)に搬送し(ステップS6)、例えばブザーやアラー
ム灯の点灯、あるいはパネルへのメッセージなどのアラ
ーム(警報)をアラーム発生部40により発して(ステ
ップS7)オペレータに知らしめると共に、このウエハ
Wについては遠隔冷却ユニット24で処理した旨の処理
履歴をメモリM3に記憶し(ステップS8)、バッファ
キャリア20内に収納する。このキャリアC内のウエハ
Wは、レジストの膜厚テストが行われ、合格であれば、
露光処理を行う。
After that, the main arm 31 is
3b (step S3), and the CPU
Reference numeral 46 refers to the table in the memory M2 to search for a cooling unit (a nearby cooling unit) 24 that can be transported within a predetermined time. For example, now the main arm 31 is
If the wafer W is received from (HP3), “○”
It is marked. Cooling unit 24 (in this case CP2
CPm) is read out, and it is checked with reference to the memory M1 whether any of the cooling units 24 (CP2 to CPm) is vacant (step S4).
If there is an empty cooling unit 24, the main arm 3
1 (32) transfers the wafer W to one of the cooling units 24 (step S5). The wafer W is cooled to, for example, 23 ° C. by the cooling unit 24. on the other hand,
When the cooling unit 24 (a nearby cooling unit) that can be transported within the predetermined time is not empty, the cooling unit 24 is transported to the cooling unit 24 (remote cooling unit) marked “x” in the memory M2 (step S6), for example, a buzzer or the like. An alarm (alarm) such as turning on an alarm lamp or a message to a panel is issued by an alarm generating unit 40 (step S7) to notify an operator, and a processing history indicating that the wafer W has been processed by the remote cooling unit 24. Is stored in the memory M3 (step S8) and stored in the buffer carrier 20. The wafer W in the carrier C is subjected to a resist film thickness test.
Perform exposure processing.

【0026】以上においてメインアーム31、32間で
のウエハWの受け渡しは例えば棚ユニットR3に設けら
れた受け渡し台20を介して行われる。従って棚ユニッ
トR1における加熱ユニット23に対して遠隔冷却ユニ
ット24に相当するものは、例えば棚ユニットR2にお
ける加熱ユニットに相当する。
In the above, the transfer of the wafer W between the main arms 31 and 32 is performed, for example, via the transfer table 20 provided in the shelf unit R3. Therefore, what corresponds to the remote cooling unit 24 with respect to the heating unit 23 in the shelf unit R1 corresponds to, for example, the heating unit in the shelf unit R2.

【0027】冷却されたウエハWは、棚ユニットR2に
おける受け渡し台25→現像ブロック200のメインア
ーム51→棚ユニットR4における受け渡し台→受け渡
しアーム62→露光ブロック300の経路で搬送され、
露光ブロックで露光処理された後、逆の経路で現像ブロ
ック200に戻される。そしてメインアーム51により
現像ユニット5に搬送され、現像処理される。この現像
処理においても前処理として加熱、冷却が行われ、また
後処理として加熱、冷却が行われる。前処理において
は、ウエハWは例えば120℃〜130℃に加熱され、
その後例えば23℃まで冷却される。そして化学増幅型
のレジストを用いる場合には、前処理においてウエハW
が加熱されている時間を正確に管理する必要があるた
め、レジスト塗布後の加熱、冷却の場合と同様に、加熱
ユニットから近傍の冷却ユニットを探して搬送され、遠
隔冷却ユニットに搬送される場合には処理履歴が記憶さ
れる等の処理が行われる。現像処理されたウエハWは、
塗布ブロック100を通り、受け渡しアーム22を介し
て元のキャリアCに戻される。
The cooled wafer W is transported along the path of the transfer table 25 in the shelf unit R2 → the main arm 51 of the developing block 200 → the transfer table in the shelf unit R4 → the transfer arm 62 → the exposure block 300.
After being subjected to the exposure processing in the exposure block, it is returned to the developing block 200 through the reverse route. Then, the toner is conveyed to the developing unit 5 by the main arm 51 and subjected to a developing process. Also in this development processing, heating and cooling are performed as pre-processing, and heating and cooling are performed as post-processing. In the pretreatment, the wafer W is heated to, for example, 120 ° C. to 130 ° C.,
Thereafter, it is cooled to, for example, 23 ° C. When a chemically amplified resist is used, the wafer W
Since it is necessary to accurately manage the time during which the heating is performed, similar to the case of heating and cooling after resist application, when a heating unit searches for a nearby cooling unit and is transported to a remote cooling unit , Processing such as storing a processing history is performed. The developed wafer W is
After passing through the application block 100, the carrier is returned to the original carrier C via the transfer arm 22.

【0028】上述の実施の形態によれば、ウエハWを加
熱ユニット23で加熱した後、当該加熱ユニット23か
ら所定時間内で搬送できる冷却ユニット24に搬送する
ようにしているため、ウエハWが加熱ユニット23から
離れた後、熱い状態のままでいる時間が所定時間を越え
ることがなく、即ちオーバベイクを抑えることができ、
レジスト膜の膜厚が薄くなり過ぎることを抑えることが
できる。またウエハWの搬送途中では面内温度分布の程
度が大きいが、この方法によればその場合の面内温度分
布の影響が小さく、膜厚のムラが抑えられる。更に冷却
ユニット24に受け渡された後、温度安定時間にばらつ
きがなくなり、この点からも膜厚が安定するし、結局安
定したレジスト塗布処理を行うことができる。
According to the above-described embodiment, the wafer W is heated by the heating unit 23 and then transferred from the heating unit 23 to the cooling unit 24 which can be transferred within a predetermined time. After leaving the unit 23, the time that remains hot does not exceed a predetermined time, that is, overbake can be suppressed,
It is possible to prevent the resist film from becoming too thin. Further, while the degree of the in-plane temperature distribution is large during the transfer of the wafer W, according to this method, the influence of the in-plane temperature distribution in this case is small, and the unevenness of the film thickness can be suppressed. Further, after being transferred to the cooling unit 24, there is no variation in the temperature stabilization time, and from this point, the film thickness is stabilized, and eventually, a stable resist coating process can be performed.

【0029】更に加熱ユニット23から所定時間内で冷
却ユニット24まで搬送できなかったウエハWについて
は、後で分かるように履歴を残し、専用の収納部例えば
バッファキャリア20に収納してレジスト膜の膜厚テス
トを行うようにしているため、それ以降の露光、現像工
程に移る前に予め処理の状態を把握でき、無駄な処理が
行われることを回避できる。なお上述のように履歴を残
しておいた場合、そのまま以降の処理を続行してもよ
く、この場合においても後で履歴を把握できるので、処
理結果の解析等が容易になる。また近傍の冷却ユニット
24が空いていないときには、そこで当該基板について
は処理を中止し、例えばレジスト膜を溶剤で除去して処
理をやり直してもよい。また現像の前処理時においても
加熱ユニット23から近傍の冷却ユニット24に搬送で
きないものについては、処理を中止しているので、その
後の無駄な処理が行われることを回避できる。
Further, as will be understood later, the history of the wafer W that cannot be transferred from the heating unit 23 to the cooling unit 24 within a predetermined time is stored in a dedicated storage unit, for example, the buffer carrier 20, and the resist film is formed. Since the thickness test is performed, the state of the processing can be grasped in advance before proceeding to the subsequent exposure and development steps, and unnecessary processing can be avoided. When the history is left as described above, the subsequent processing may be continued as it is. In this case, the history can be grasped later, so that the analysis of the processing result becomes easy. When the adjacent cooling unit 24 is not vacant, the processing may be stopped for the substrate, and the processing may be performed again, for example, by removing the resist film with a solvent. Also, during the pre-processing of development, those which cannot be conveyed from the heating unit 23 to the cooling unit 24 in the vicinity are stopped, so that the subsequent useless processing can be avoided.

【0030】本発明ではメモリM1、M2により、空い
ている冷却ユニット24を検索するタイミングについて
は、メインアーム31、32がウエハWを加熱ユニット
23から受け取る前でもよい。なお基板としてはウエハ
に限らず液晶ディスプレイ用のガラス基板であってもよ
い。
In the present invention, the timing for searching for an empty cooling unit 24 by the memories M1 and M2 may be before the main arms 31 and 32 receive the wafer W from the heating unit 23. The substrate is not limited to a wafer, but may be a glass substrate for a liquid crystal display.

【0031】[0031]

【発明の効果】以上のように本発明によれば、所定の処
理を行った基板について加熱、冷却を行うにあたり、安
定した処理を行うことができる。
As described above, according to the present invention, a stable processing can be performed when heating and cooling the substrate that has been subjected to the predetermined processing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明方法の実施の形態に用いられるパタ−ン
形成装置の概略を示す平面図である。
FIG. 1 is a plan view schematically showing a pattern forming apparatus used in an embodiment of the method of the present invention.

【図2】上記パタ−ン形成装置を示す概観図である。FIG. 2 is a schematic view showing the pattern forming apparatus.

【図3】上記のパタ−ン形成装置を示す概略側面図であ
る。
FIG. 3 is a schematic side view showing the pattern forming apparatus.

【図4】メインア−ムを示す斜視図である。FIG. 4 is a perspective view showing a main arm.

【図5】メインア−ムの制御系を示す説明図である。FIG. 5 is an explanatory diagram showing a control system of a main arm.

【図6】加熱ユニットから冷却ユニットに搬送するとき
のフロ−を示すフロ−チャ−トである。
FIG. 6 is a flowchart showing a flow when the sheet is conveyed from the heating unit to the cooling unit.

【図7】従来のパタ−ン形成装置を示す概略平面図であ
る。
FIG. 7 is a schematic plan view showing a conventional pattern forming apparatus.

【図8】ウエハの温度変化を示す特性図である。FIG. 8 is a characteristic diagram showing a temperature change of a wafer.

【符号の説明】[Explanation of symbols]

CS カセットステーション W ウエハW 22 受け渡しア−ム 23 加熱ユニット 24 冷却ユニット 100 塗布 ブロック 200 現像ブロック 300 露光装置 3 塗布ユニット 31、32、51 メインア−ム M1 ユニットの使用状況メモリ M2 メモリ M3 処理履歴メモリ 40 アラ−ム発生部 CS cassette station W Wafer W 22 Delivery arm 23 Heating unit 24 Cooling unit 100 Coating block 200 Developing block 300 Exposure device 3 Coating unit 31, 32, 51 Main arm M1 Unit usage status memory M2 memory M3 Processing history memory 40 Alarm generator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/027 H01L 21/30 562 566 Fターム(参考) 2H096 AA00 AA25 AA27 DA01 FA01 GB00 GB07 HA01 4F042 AA07 DB01 DF15 DF25 DF34 DH02 5F031 CA02 CA05 DA01 FA01 FA02 FA07 FA11 FA12 FA15 GA03 GA06 GA45 GA47 GA48 GA49 HA08 HA33 HA37 HA38 JA22 JA45 JA51 MA02 MA03 MA13 MA26 MA27 MA33 PA01 PA02 PA11 5F046 CD01 CD05 CD06 DA29 JA02 JA04 JA22 KA04 KA07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (reference) H01L 21/027 H01L 21/30 562 566 F term (reference) 2H096 AA00 AA25 AA27 DA01 FA01 GB00 GB07 HA01 4F042 AA07 DB01 DF15 DF25 DF34 DH02 5F031 CA02 CA05 DA01 FA01 FA02 FA07 FA11 FA12 FA15 GA03 GA06 GA45 GA47 GA48 GA49 HA08 HA33 HA37 HA38 JA22 JA45 JA51 MA02 MA03 MA13 MA26 MA27 MA33 PA01 PA02 PA11 5F046 CD01 CD05 CD06 DA29 JA04 JA04 JA22 KA04

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数の加熱ユニット及び複数の冷却ユニ
ットを用い、所定の処理を行った基板を前記複数の加熱
ユニットの一つにより加熱し、次いで搬送手段により前
記複数の冷却ユニットの一つに搬送して冷却する方法に
おいて、 前記搬送手段が加熱ユニットに対して基板を受け取りに
行くときまたは基板を受け取った後、当該加熱ユニット
から予め設定された時間内で搬送することのできる冷却
ユニットが空いているか否かを判断する工程と、 空いている冷却ユニットがあればそこに加熱された基板
を搬送する工程と、を含むことを特徴とする基板処理方
法。
A plurality of heating units and a plurality of cooling units, wherein a substrate on which predetermined processing has been performed is heated by one of the plurality of heating units, and then transferred to one of the plurality of cooling units by a transporting means. In the method of transporting and cooling, when the transport means goes to the heating unit to receive the substrate or after receiving the substrate, a cooling unit that can be transported from the heating unit within a preset time is vacant. A substrate processing method, comprising: a step of determining whether or not a cooling unit is vacant, and a step of transporting a heated substrate to an empty cooling unit, if any.
【請求項2】 前記予め設定された時間内で搬送するこ
とのできる冷却ユニットが空いていないときには警報を
発することを特徴とする請求項1記載の基板処理方法。
2. The substrate processing method according to claim 1, wherein an alarm is issued when the cooling unit that can be transported within the preset time is not empty.
【請求項3】 前記予め設定された時間内で搬送するこ
とのできる冷却ユニットが空いていないときには、基板
を他の空いている冷却ユニットに搬送することを特徴と
する請求項1または2記載の基板処理方法。
3. The cooling unit according to claim 1, wherein the substrate is transferred to another vacant cooling unit when there is no vacant cooling unit that can be transferred within the preset time. Substrate processing method.
【請求項4】 他の空いている冷却ユニットに搬送した
基板については工程の履歴を残しておくことを特徴とす
る請求項3記載の基板処理方法。
4. The substrate processing method according to claim 3, wherein a history of the process is left for the substrate transported to another vacant cooling unit.
【請求項5】 他の空いている冷却ユニットに搬送した
基板については、その後、処理の結果について調べるこ
とを特徴とする請求項3または4記載の基板処理方法。
5. The substrate processing method according to claim 3, wherein the processing of the substrate transferred to another vacant cooling unit is checked thereafter.
【請求項6】 前記予め設定された時間内で搬送するこ
とのできる冷却ユニットが空いていないときには、その
基板については以後の処理を行わないことを特徴とする
請求項1、2、3または4記載の基板の処理方法。
6. The substrate according to claim 1, wherein no further processing is performed on the substrate when no cooling unit capable of carrying the substrate within the preset time is available. A method for processing a substrate as described in the above.
JP16401299A 1999-06-10 1999-06-10 Method for processing substrate Pending JP2000353732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16401299A JP2000353732A (en) 1999-06-10 1999-06-10 Method for processing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16401299A JP2000353732A (en) 1999-06-10 1999-06-10 Method for processing substrate

Publications (1)

Publication Number Publication Date
JP2000353732A true JP2000353732A (en) 2000-12-19

Family

ID=15785109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16401299A Pending JP2000353732A (en) 1999-06-10 1999-06-10 Method for processing substrate

Country Status (1)

Country Link
JP (1) JP2000353732A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399503C (en) * 2005-01-31 2008-07-02 大日本网目版制造株式会社 Substrate processing device
JP2013118303A (en) * 2011-12-05 2013-06-13 Sokudo Co Ltd Substrate processing apparatus and substrate processing method
KR20220057055A (en) * 2020-10-29 2022-05-09 세메스 주식회사 Apparatus for treating substrate and method for treating apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399503C (en) * 2005-01-31 2008-07-02 大日本网目版制造株式会社 Substrate processing device
JP2013118303A (en) * 2011-12-05 2013-06-13 Sokudo Co Ltd Substrate processing apparatus and substrate processing method
KR101399223B1 (en) * 2011-12-05 2014-05-27 가부시키가이샤 소쿠도 Substrate processing apparatus and substrate processing method
TWI489576B (en) * 2011-12-05 2015-06-21 Screen Semiconductor Solutions Co Ltd Substrate processing apparatus and substrate processing method
US9741594B2 (en) 2011-12-05 2017-08-22 Screen Semiconductor Solutions Co., Ltd. Substrate processing apparatus and substrate processing method for performing heat treatment on substrate
KR20220057055A (en) * 2020-10-29 2022-05-09 세메스 주식회사 Apparatus for treating substrate and method for treating apparatus
KR102619630B1 (en) * 2020-10-29 2024-01-02 세메스 주식회사 Apparatus for treating substrate and method for treating apparatus

Similar Documents

Publication Publication Date Title
US8025023B2 (en) Coating and developing system, coating and developing method and storage medium
US7597492B2 (en) Coating and developing system, coating and developing method and storage medium
US20090014126A1 (en) Substrate processing apparatus and substrate processing method
JP4654120B2 (en) Coating, developing apparatus, coating, developing method, and computer program
KR100273939B1 (en) Substrate processing device and control method
WO2008059891A1 (en) Substrate processing method and substrate processing system
JP3916473B2 (en) Substrate processing apparatus and substrate processing method
US6851872B1 (en) Substrate processing apparatus and substrate processing method
JP4279102B2 (en) Substrate processing apparatus and substrate processing method
JP6723110B2 (en) Substrate processing apparatus and substrate processing method
JP2004342654A (en) Substrate processing apparatus
JP3600711B2 (en) Substrate processing equipment
US7512456B2 (en) Substrate processing apparatus
JP2010034209A (en) Thermal processing apparatus and substrate processing apparatus
JP5545693B2 (en) Development processing equipment
JP5936853B2 (en) Substrate processing apparatus and substrate processing method
JP2000353732A (en) Method for processing substrate
JP2004087675A (en) Substrate treating device
JPH10275766A (en) Substrate processing equipment
US20020192358A1 (en) Substrate processing apparatus and substrate processing method
JPH11340297A (en) Method and device for transporting substrate
JPH09330971A (en) Substrate treating device
JP3916886B2 (en) Substrate processing equipment
KR102644202B1 (en) Substrate processing apparatus, substrate processing method and recording medium
JPH10335216A (en) Wafer processing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050204

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050419

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920