JP2000340813A - Optoelectronic transducer element and manufacture thereof - Google Patents

Optoelectronic transducer element and manufacture thereof

Info

Publication number
JP2000340813A
JP2000340813A JP11150270A JP15027099A JP2000340813A JP 2000340813 A JP2000340813 A JP 2000340813A JP 11150270 A JP11150270 A JP 11150270A JP 15027099 A JP15027099 A JP 15027099A JP 2000340813 A JP2000340813 A JP 2000340813A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
conversion element
film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11150270A
Other languages
Japanese (ja)
Other versions
JP3753556B2 (en
Inventor
Katsushi Kishimoto
克史 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15027099A priority Critical patent/JP3753556B2/en
Priority to EP00111272A priority patent/EP1056139A3/en
Priority to US09/577,879 priority patent/US6383898B1/en
Publication of JP2000340813A publication Critical patent/JP2000340813A/en
Application granted granted Critical
Publication of JP3753556B2 publication Critical patent/JP3753556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a optoelectronic transducer element, in which a p-layer has satisfactory ohmic contact at interface of both n and i-layers adjacent to the p-layer with an interface characteristic small in light absorption, in a tandem photoelectric conversion element which is constituted by laminating a plurality of pin junctions, and manufacturing method thereof. SOLUTION: An optoelectronic transducer element is constituted by laminating a plurality of pin junctions 3 and 9. In this element, at least a p-layer adjacent to an n-layer is constituted by laminating an amorphous silicon layer, in which n and p-type impurities are mixed and which has a film thickness of 5 nm or smaller as a first p-layer 7, and an amorphous silicon layer, in which the impurity concentration is reduced as it comes closer to the i-layer, as a second p-layer 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光電変換素子及び
その製造方法に関し、より詳細には、複数のpin接合
を積層してなる光電変換素子及びその製造方法に関す
る。
The present invention relates to a photoelectric conversion element and a method for manufacturing the same, and more particularly, to a photoelectric conversion element formed by stacking a plurality of pin junctions and a method for manufacturing the same.

【0002】[0002]

【従来の技術】薄膜太陽電池等で用いられるpin接合
を有する光電変換素子において、光入射側のドープ層
は、変換効率を向上させる上で重要な要因の一つとして
従来から様々な開発が行われてきた。特に、光入射側の
ドープ層の一つであるp層は、アモルファスシリコン系
の窓層としての機能を果たすものであるが、光電変換層
ではないため、光吸収量を小さくすると同時に、高導電
率及び良好なp/i界面特性をもたせるという相反する
性能を満足させる必要があり、種々の研究がなされてい
る。
2. Description of the Related Art In a photoelectric conversion element having a pin junction used in a thin-film solar cell or the like, a doped layer on the light incident side has been conventionally variously developed as one of the important factors for improving the conversion efficiency. I have been. In particular, the p-layer, which is one of the doped layers on the light incident side, functions as an amorphous silicon-based window layer, but is not a photoelectric conversion layer. Therefore, various studies have been made to satisfy the conflicting performances of providing a high efficiency and good p / i interface characteristics.

【0003】例えば、p層として、ボロンをドープした
a−SiC膜を用いる方法が、特公平3−40515号
公報及び特公平3−63229号公報に記載されてい
る。これらの公報では、p層は、シラン又はシラン誘導
体(例えば、SiH4 )、炭化水素(例えば、C
4 )、不活性ガス(例えばAr、He)等の混合ガス
とともに、B2 6 ガスをグロー放電により分解して成
膜する方法が記載されており、他にもプラズマ化学気相
成長法等が一般に知られている。
For example, a method using a boron-doped a-SiC film as the p-layer is described in Japanese Patent Publication No. 3-40515 and Japanese Patent Publication No. 3-63229. In these publications, the p-layer is composed of silane or a silane derivative (for example, SiH 4 ), a hydrocarbon (for example, C
H 2 ) and a method of decomposing B 2 H 6 gas by glow discharge together with a mixed gas such as an inert gas (eg, Ar, He) to form a film. Etc. are generally known.

【0004】しかし、B2 6 ガスを原料ガスに同時に
混入すると、B(ボロン)が、アモルファス中のSi等
の結合手を終端している水素を引き抜く。これにより、
層中にダングリングボンドと呼ばれる未結合手が多数形
成されることとなる。このため、上記方法により成膜さ
れたボロンをドープしたアモルファスシリコン系膜を窓
層であるp層に使用した場合には、p層の光吸収量が増
加する。
[0004] However, when B 2 H 6 gas is mixed into the source gas at the same time, B (boron) extracts hydrogen terminating the bond such as Si in the amorphous. This allows
Many dangling bonds called dangling bonds are formed in the layer. Therefore, when the boron-doped amorphous silicon-based film formed by the above method is used for the p-layer serving as the window layer, the light absorption of the p-layer increases.

【0005】そこで、この光吸収量の増加を抑えるため
に、膜内に数十パーセントまで炭素が導入されるが、こ
の炭素量の増加は、膜質の悪化を招き、それによって、
導電率が低下し、素子全体の内部抵抗を増加させるとい
う問題がある。このように、セル特性にシリーズ抵抗を
生じさせないような所望の導電率を得ようとすれば、光
吸収量が無視できないほど大きくなり、十分な光電流が
確保でないという問題がある。
[0005] In order to suppress the increase in the amount of light absorption, carbon is introduced into the film up to several tens percent. However, the increase in the amount of carbon causes deterioration of the film quality.
There is a problem that the conductivity decreases and the internal resistance of the entire device increases. As described above, if an attempt is made to obtain a desired conductivity that does not cause a series resistance in the cell characteristics, the amount of light absorption becomes so large that it cannot be ignored, and there is a problem that a sufficient photocurrent cannot be secured.

【0006】また、プラズマ化学気相成長法において
は、プラズマ中のボロンは膜表面の未結合手をも増加さ
せるため、p/i界面に再結合準位を大量に発生させ、
変換効率に多大な悪影響を及ぼす。よって、例えば、p
層としてボロンをドープしたSiC膜を用いた場合、光
電変換層との接合が悪く、発生した光キャリアの再結合
が中心となって、十分な開放電圧(Voc)やフィルフ
ァクター(F.F.)が確保できなくなる。
In the plasma enhanced chemical vapor deposition, boron in the plasma also increases the number of dangling bonds on the film surface, so that a large number of recombination levels are generated at the p / i interface.
Significantly affects conversion efficiency. Thus, for example, p
When a boron-doped SiC film is used as the layer, the junction with the photoelectric conversion layer is poor, and recombination of the generated photocarriers is the center, and a sufficient open voltage (Voc) and fill factor (F.F. ) Cannot be secured.

【0007】そこで、p/i界面に、膜中のC量を緩や
かに変化させたアモルファス膜や真性SiC膜をバッフ
ァ層として挟み込むことにより、セル特性への影響を緩
和する手法が一般的に用いられている。しかし、これら
バッファ層は、導電率が低く、素子の内部抵抗の増加の
原因となり、結局F.F.の低下は回避できない。
Therefore, a method is generally used in which an amorphous film or an intrinsic SiC film in which the amount of C in the film is gently changed is sandwiched as a buffer layer at the p / i interface to reduce the influence on the cell characteristics. Have been. However, these buffer layers have low conductivity and cause an increase in the internal resistance of the device. F. Can not be avoided.

【0008】これに対して、特開平7−22638号公
報には、p層の作製方法として、アモルファスボロン層
を作製した後にアモルファスシリコン層を積層すること
により、p型のアモルファスシリコン層を形成する方法
が開示され、Appl.Phys.36、467 (1997)にはアモルファ
スボロン層を作製した後にアモルファスカーボンを積層
することにより、p層を形成する方法が提案されてい
る。しかし、アモルファスボロン層では、光吸収量を十
分小さくすることは依然として困難である。
On the other hand, Japanese Patent Application Laid-Open No. Hei 7-22638 discloses a method for forming a p-layer by forming an amorphous boron layer and then stacking an amorphous silicon layer to form a p-type amorphous silicon layer. A method is disclosed. Appl. Phys. 36 , 467 (1997) proposes a method of forming a p-layer by laminating amorphous carbon after forming an amorphous boron layer. However, it is still difficult to sufficiently reduce the amount of light absorbed by the amorphous boron layer.

【0009】また、太陽光のスペクトルを効率よく利用
して光電変換率を高めるために、pin接合を複数積層
した構造からなるタンデム型の光電変換素子が広く用い
られている。このような光電変換素子では、各pin接
合内の光電変換層の光学的バンドギャップを任意に設定
することにより、それぞれのpin接合内で発生する光
電流を効率よく利用することができる。しかしその反
面、中間のp層と隣接するn層とが接触する界面が必然
的に存在し、それによって、良好なオーミック接触を得
るために膜質は犠牲となり、かつ光吸収量の多い再結合
層の3nm程度をこの界面に挿入せざるを得ないのが現
状である。
Further, in order to efficiently utilize the spectrum of sunlight and increase the photoelectric conversion rate, a tandem type photoelectric conversion element having a structure in which a plurality of pin junctions are stacked has been widely used. In such a photoelectric conversion element, the photocurrent generated in each pin junction can be used efficiently by arbitrarily setting the optical band gap of the photoelectric conversion layer in each pin junction. However, on the other hand, there is inevitably an interface at which the intermediate p-layer and the adjacent n-layer come into contact with each other, so that the film quality is sacrificed in order to obtain a good ohmic contact, and the recombination layer has a large light absorption. At present, about 3 nm has to be inserted into this interface.

【0010】[0010]

【発明が解決しようとする課題】ボロンをドープさせた
アモルファスシリコン系の膜を形成する場合、SiH4
を原料ガスとして、GeH4 ,CH4 ,H2 ,Ar,H
e等を混合したガスに、B2 6 ガスを混入し、プラズ
マ化学気相成長法を用いて成長させるのが一般的であ
る。しかし、B2 6 ガスを上記ガスに同時に混入する
と、ボロンによるアモルファス中のSiやGeの結合手
を終端している水素の引き抜きが起こり、膜中にダング
リングボンドと呼ばれる未結合手が多数形成される。こ
の水素の引き抜き効果によって、窓層であるp層の光吸
収量は増加する。この光吸収量の増加を抑えるために、
上記したCH4 のようなガスを原料ガスに混合してCを
膜内に混入するが、このことはp層の導電率の大幅な低
下をひき起こす。したがって、セル特性にシリーズ抵抗
を生じさせないような所望の導電率を得ようとすれば、
光吸収量が無視できないほど大きくなり、十分な光電流
が確保できないという問題があった。
When an amorphous silicon-based film doped with boron is formed, SiH 4 is used.
With GeH 4 , CH 4 , H 2 , Ar, H
In general, B 2 H 6 gas is mixed into a gas obtained by mixing e and the like, and the mixture is grown by plasma enhanced chemical vapor deposition. However, if the B 2 H 6 gas is mixed with the above gas at the same time, the hydrogen terminating the bonds of Si and Ge in the amorphous by boron is extracted, and many dangling bonds in the film are called dangling bonds. It is formed. Due to the hydrogen extraction effect, the amount of light absorbed by the p-layer serving as the window layer increases. To suppress this increase in light absorption,
A gas such as CH 4 described above is mixed with the source gas to mix C into the film, which causes a significant decrease in the conductivity of the p-layer. Therefore, in order to obtain a desired conductivity that does not cause series resistance in the cell characteristics,
There is a problem that the amount of light absorption becomes so large that it cannot be ignored, and that a sufficient photocurrent cannot be secured.

【0011】加えて、プラズマ中のボロンは膜表面の未
結合手も増加させるため、p/i界面に再結合準位を大
量に発生させ、変換効率に多大な悪影響を及ぼす。例え
ば、p層としてボロンドープSiC膜を用いた場合、光
電変換層との接合が悪くなり、十分なVocやF.F.
を確保できない。このため、通常、p/i界面にバッフ
ァ層(真性SiC膜)を挿入するが、この層は導電率が
低く、素子の内部抵抗の増加の原因となり、F.F.の
低下をもたらす。
In addition, boron in the plasma also increases the number of dangling bonds on the film surface, so that a large amount of recombination levels are generated at the p / i interface, which has a great adverse effect on the conversion efficiency. For example, when a boron-doped SiC film is used as the p-layer, the bonding with the photoelectric conversion layer is deteriorated, and sufficient Voc or F.C. F.
Cannot be secured. For this reason, a buffer layer (intrinsic SiC film) is usually inserted at the p / i interface. This layer has a low conductivity and causes an increase in the internal resistance of the device. F. Causes a decrease.

【0012】さらに、このようなpin接合を2つある
いは3つ以上接合して1つの素子とした、いわゆるタン
デム型の光電変換素子においては、n層と隣接する中間
のp層を、隣接する下部のn層とオーミック接触を得る
ためのコンタクト層(高ドープa−Si膜)とa−Si
Cやa−SiO膜等のワイドギャップ化したシリコン系
合金膜を積層して形成するのが一般的であるが、不活性
層であるコンタクト層の光吸収ロスが大きいことや、a
−SiCやa−SiO膜等のワイドギャップ化したシリ
コン系合金膜の直列抵抗が無視できないほど大きくなっ
て、光電変換素子のF.F.を低下させるという問題が
ある。
Further, in a so-called tandem type photoelectric conversion element in which two or three or more such pin junctions are joined to form one element, an intermediate p-layer adjacent to the n-layer is connected to an adjacent lower layer. Contact layer (highly doped a-Si film) for obtaining ohmic contact with n-layer of
In general, a silicon-based alloy film having a wide gap such as C or a-SiO film is formed by lamination, but the light absorption loss of the contact layer, which is an inactive layer, is large.
The series resistance of a silicon-based alloy film having a wide gap, such as a -SiC or a-SiO film, becomes so large that it cannot be ignored. F. There is a problem that it decreases.

【0013】このように、従来の方法では、複数のpi
n接合を積層してなるタンデム型の光電変換素子におい
て、光吸収量が小さくかつ高導電率のp型ドープ層で、
n型のアモルファスシリコン層(もしくは微結晶シリコ
ン層)と光電変換層の両方に良好な界面特性をもつとい
う相反する特徴を満足させる窓層を得ることは非常に困
難であった。
Thus, in the conventional method, a plurality of pi
In a tandem-type photoelectric conversion element formed by stacking n-junctions, a p-type doped layer having a small light absorption and a high conductivity,
It has been very difficult to obtain a window layer that satisfies the conflicting feature of having good interface characteristics in both the n-type amorphous silicon layer (or microcrystalline silicon layer) and the photoelectric conversion layer.

【0014】本発明は、上記のような問題点に鑑みてな
されたものであり、複数のpin接合を積層してなるタ
ンデム型の光電変換素子において、p層が、隣接するn
層およびi層の双方の界面で、良好なオーミック接触を
有し、かつ光吸収量が小さい界面特性をもつ光電変換素
子及びその製造方法を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems, and in a tandem-type photoelectric conversion element formed by stacking a plurality of pin junctions, a p-layer is formed of an adjacent n layer.
It is an object of the present invention to provide a photoelectric conversion element having good ohmic contact at both interfaces of a layer and an i-layer and having interface characteristics with a small amount of light absorption, and a method for manufacturing the same.

【0015】[0015]

【課題を解決するための手段】本発明によれば、複数の
pin接合を積層してなる光電変換素子であって、少な
くともn層に隣接するp層が、第1p層としてn型及び
p型の不純物が混在した5nm以下の膜厚を有する非晶
質シリコン層と、第2p層としてi層に近づくにつれて
不純物濃度が減少する非晶質シリコン層とが積層されて
なる光電変換素子が提供される。
According to the present invention, there is provided a photoelectric conversion element formed by stacking a plurality of pin junctions, wherein at least a p-layer adjacent to an n-layer has n-type and p-type as a first p-layer. And an amorphous silicon layer having a thickness of 5 nm or less in which impurities are mixed and an amorphous silicon layer whose impurity concentration decreases as approaching the i-layer as a second p-layer are provided. You.

【0016】また、本発明によれば、複数のpin接合
を積層してなる光電変換素子の製造方法において、n層
に隣接するp層を少なくとも2層構造とし、第1p層と
してp型不純物をドープした非晶質シリコン膜を成膜
し、次いで第2p層としてp型不純物を含まない原料ガ
スの放電分解によって非晶質シリコン層を成膜して積層
することにより形成することを特徴とする光電変換素子
の製造方法が提供される。
Further, according to the present invention, in a method for manufacturing a photoelectric conversion element in which a plurality of pin junctions are laminated, a p-layer adjacent to the n-layer has at least a two-layer structure, and a p-type impurity is used as the first p-layer. A doped amorphous silicon film is formed, and then a second p-layer is formed by forming and stacking an amorphous silicon layer by discharge decomposition of a source gas containing no p-type impurity. A method for manufacturing a photoelectric conversion element is provided.

【0017】[0017]

【発明の実施の形態】本発明の光電変換素子は、少なく
とも2つのpin接合を有するタンデム型の光電変換素
子であり、主として、光の入射側から順に設けられた、
透明電極層と、第1pin接合と、この第1pin接合
のn層に隣接するp層を有する第2pin接合と、裏面
電極層とからなる。第2pin接合は、n型及びp型の
不純物が混在した5nm以下の膜厚を有する非晶質シリ
コン層(第1p層)及びi層に近づくにつれて不純物濃
度が減少する非晶質シリコン層(第2p層)が積層して
なるp層と、このp層とpin接合を形成するi層及び
n層とからなる。本発明の光電変換素子は、さらに第
3、第4・・・のpin接合が積層されたものを含む
が、これらの複数のpin接合のすべてが、上記の第1
p層及び第2p層を有するp層からなるpin接合を含
む必要はない。少なくとも1つのpin接合が、上記の
第1p層及び第2p層を有するp層からなるpin接合
からなることは必要であるが、すべてのpin接合にお
いて、第1p層及び第2p層を有することが好まし
い。。
BEST MODE FOR CARRYING OUT THE INVENTION The photoelectric conversion element of the present invention is a tandem type photoelectric conversion element having at least two pin junctions, and is provided mainly in order from the light incident side.
It comprises a transparent electrode layer, a first pin junction, a second pin junction having a p-layer adjacent to the n-layer of the first pin junction, and a back electrode layer. The second pin junction includes an amorphous silicon layer (first p layer) having a thickness of 5 nm or less in which n-type and p-type impurities are mixed, and an amorphous silicon layer (first layer) whose impurity concentration decreases as approaching the i-layer. 2p layer) and an i-layer and an n-layer forming a pin junction with the p-layer. The photoelectric conversion element of the present invention further includes a stacked third, fourth,... Pin junction, and all of the plurality of pin junctions are formed of the first pin junction.
It is not necessary to include a pin junction consisting of a p-layer having a p-layer and a second p-layer. It is necessary that at least one pin junction is composed of a p-layer having a p-layer having the above-mentioned first p-layer and second p-layer. However, all the pin junctions have a first p-layer and a second p-layer. preferable. .

【0018】本発明の光電変換素子は、基板上に形成さ
れていることが好ましい。本発明の光電変換素子に用い
ることができる基板としては、通常、太陽電池セルの基
板として使用されるものであれば特に限定されるもので
はなく、ステンレス、アルミニウム、銅、亜鉛等の金属
からなる基板、ガラス基板、ポリイミド、PET、PE
N、PES、テフロン等の樹脂基板、金属基板に樹脂が
塗布された基板、樹脂基板に金属層が形成された基板
等、種々のものが挙げられる。なかでも透明基板である
ことが好ましい。なお、この基板は、基板の利用態様に
応じて、さらに絶縁膜、金属や半導体等による他の導電
膜あるいは配線層、バッファ層等又はこれらが組み合わ
されて形成された基板であってもよい。基板の厚さは特
に限定されるものではないが、適当な強度や重量を有す
るように、例えば0.1〜30mm程度が挙げられる。
また、基板表面には凹凸を有していてもよい。
The photoelectric conversion device of the present invention is preferably formed on a substrate. The substrate that can be used for the photoelectric conversion element of the present invention is not particularly limited as long as it is generally used as a substrate of a solar cell, and is made of a metal such as stainless steel, aluminum, copper, and zinc. Substrate, glass substrate, polyimide, PET, PE
Various substrates such as a resin substrate of N, PES, Teflon or the like, a substrate in which a resin is applied to a metal substrate, a substrate in which a metal layer is formed on a resin substrate, and the like. Among them, a transparent substrate is preferable. The substrate may be an insulating film, another conductive film made of metal, semiconductor, or the like, a wiring layer, a buffer layer, or a combination thereof, depending on the usage of the substrate. The thickness of the substrate is not particularly limited, but may be, for example, about 0.1 to 30 mm so as to have appropriate strength and weight.
Further, the substrate surface may have irregularities.

【0019】本発明の光電変換素子に用いられる透明電
極層としては、ZnO、ITO、SnO2 等の導電性酸
化物等が挙げられる。これらの電極材料は、単層又は複
数層として形成することができる。このような裏面電極
の膜厚は、使用する材料等により適宜調整することがで
きるが、例えば、200〜2000nm程度が挙げられ
る。また、このような透明電極層の表面には、凹凸が形
成されていてもよい。凹凸は、例えば、可視光領域の光
の波長程度、0.1〜1.2μm程度の高さ、0.1〜
10μmのピッチを有するものが挙げられる。
Examples of the transparent electrode layer used in the photoelectric conversion device of the present invention include conductive oxides such as ZnO, ITO and SnO 2 . These electrode materials can be formed as a single layer or multiple layers. The thickness of such a back electrode can be appropriately adjusted depending on the material to be used and the like, and for example, about 200 to 2000 nm. In addition, irregularities may be formed on the surface of such a transparent electrode layer. The unevenness is, for example, about the wavelength of light in the visible light region, a height of about 0.1 to 1.2 μm,
One having a pitch of 10 μm is exemplified.

【0020】本発明の光電変換素子に用いられる第1p
in接合は、従来の技術によるpin接合であってもよ
いし、後述する本発明の光電変換素子に用いられる第2
pin接合であってもよい。また、この第1pin接合
は、本発明の光電変換素子に用いられる第2pin接合
のp層上に1つまたは複数あってもよい。本発明の光電
変換素子の第2pin接合のp層は、n型及びp型の不
純物が混在した5nm以下の膜厚を有する非晶質シリコ
ン層(第1p層)と、i層に近づくにつれて不純物濃度
が減少する非晶質シリコン層(第2p層)とが積層され
てなり、このような構成により、下地のn層と良好なオ
ーミック接触を確保しながらホウ素の膜中シリコンから
の水素の引き抜き効果によるp層膜質低下を起こさない
p層を形成することができる。
The first p used in the photoelectric conversion element of the present invention
The in junction may be a pin junction according to a conventional technique, or a second junction used in a photoelectric conversion element of the present invention described later.
It may be a pin junction. One or more first pin junctions may be provided on the p-layer of the second pin junction used in the photoelectric conversion element of the present invention. The p-layer of the second pin junction of the photoelectric conversion device of the present invention includes an amorphous silicon layer (first p-layer) having a thickness of 5 nm or less in which n-type and p-type impurities are mixed, and an impurity as the i-layer approaches. An amorphous silicon layer (second p layer) having a reduced concentration is laminated, and with this configuration, hydrogen is extracted from silicon in the boron film while ensuring good ohmic contact with the underlying n layer. It is possible to form a p-layer which does not cause deterioration of the p-layer film quality due to the effect.

【0021】上記p層は、第1p層及び第2p層とも、
半導体層、特にアモルファスシリコン層、例えば、a−
Si:H、a−SiGe:H等により形成することがで
きる。第1p層と第2p層とは、必ずしも同一半導体層
により形成されていなくてもよい。第1p層及び第2p
層のいずれもが、SiCではなく、a−Si:Hである
ことが好ましい。
The p-layer includes a first p-layer and a second p-layer,
A semiconductor layer, especially an amorphous silicon layer, for example, a-
It can be formed of Si: H, a-SiGe: H, or the like. The first p-layer and the second p-layer need not necessarily be formed of the same semiconductor layer. First p layer and second p layer
Preferably, each of the layers is a-Si: H, not SiC.

【0022】第1p層において、膜厚が5nm以下と
は、第1p層の光学的な吸収量が無視できる範囲の膜厚
を意味しており、半導体の1原子層以上の膜が含まれ
る。また、この膜は全面において均一な膜厚を有してい
ることが好ましいが、例えば、透明電極層の表面に島状
に形成されていてもよい。また、第1p層全体にわたっ
て、所定量の不純物が添加されていることが好ましい。
つまり、第1p層がシリコン系の層により形成されてい
る場合、第1p層の1原子層中にSiは1022個/cm
2存在し、その層中に不純物が1019個/cm2以上存在
すればキャリア密度は十分である。これは、Si原子1
000個に対して、キャリアが1個あればよいことを意
味するため、このようなキャリア密度を維持できる程度
のキャリア、例えばボロン等のアクセプタが存在するよ
うに、膜厚及び不純物濃度を調整することができる。
In the first p-layer, a thickness of 5 nm or less means a thickness in a range where the optical absorption of the first p-layer can be neglected, and includes a film of one or more atomic layers of a semiconductor. This film preferably has a uniform thickness over the entire surface, but may be formed in an island shape on the surface of the transparent electrode layer, for example. It is preferable that a predetermined amount of impurity is added to the entire first p-layer.
That is, when the first p-layer is formed of a silicon-based layer, 10 22 Si / cm 2 are contained in one atomic layer of the first p-layer.
2 and the carrier density is sufficient if impurities are present in the layer at 10 19 / cm 2 or more. This is the Si atom 1
Since it means that only one carrier is required for every 000 carriers, the film thickness and the impurity concentration are adjusted so that such a carrier as can maintain such a carrier density, for example, an acceptor such as boron exists. be able to.

【0023】上記のように第1p層が構成されているこ
とにより、後述するi層に十分な内部電界を形成でき、
比較的大きな開放電圧を確保でき、光吸収量の増加を抑
制できるため、比較的大きな短絡電流を得ることができ
る。また、第1p層は、後述するように、その表面をプ
ラズマ処理されていてもよい。このようにその表面をプ
ラズマ処理することにより、後述する第2p層とともに
良好なp/i界面特性をもたせることができる。
By forming the first p-layer as described above, a sufficient internal electric field can be formed in the i-layer described later.
Since a relatively large open-circuit voltage can be secured and an increase in the amount of light absorption can be suppressed, a relatively large short-circuit current can be obtained. The first p-layer may have its surface plasma-treated as described later. By performing the plasma treatment on the surface in this manner, it is possible to provide a good p / i interface characteristic together with a second p layer described later.

【0024】第2p層において、i層に近づくにつれて
不純物濃度が減少する非晶質シリコン層からなるp層と
は、この層を形成する際にはp型不純物を含まない原料
ガスの放電分解によってi層を形成するが、その形成と
同時あるいはその後に下層の第1p層からの不純物の拡
散及び/または成膜雰囲気からの不純物の混入により、
p型となり得る層を意味する。
In the second p-layer, the p-layer composed of an amorphous silicon layer whose impurity concentration decreases as approaching the i-layer is defined by the discharge decomposition of a source gas containing no p-type impurity when this layer is formed. An i-layer is formed. Simultaneously with or after the formation of the i-layer, diffusion of impurities from the lower first p-layer and / or mixing of impurities from the film formation atmosphere cause
It means a layer that can be p-type.

【0025】よって、この第2p層内の第2導電型不純
物は、第1p層の不純物濃度よりも小さく、第1p層か
ら後述するi層に近づくにつれて、徐々に減少している
ことが好ましい。このように、第2p層内の不純物濃度
が徐々に減少している場合には、i層にかけて光吸収係
数を徐々に大きくすることができ、つまり、不純物によ
る第2p層からの水素の引き抜き作用を抑制して光吸収
量を徐々に小さくすることができ、かつ第2p層の膜質
の低下を防止することができる。なお、第2p層は、1
層で形成されてもよいが、成膜条件等を変化させた複数
層で形成されていてもよい。第2p層の膜厚は、特に限
定されるものではないが、例えば、1〜200nm程度
の膜厚が挙げられる。第2p層が複数層で形成されてい
る場合には、各層の膜厚は、1〜30nm程度であるこ
とが好ましい。
Therefore, it is preferable that the impurity of the second conductivity type in the second p-layer is lower than the impurity concentration of the first p-layer and gradually decreases from the first p-layer to the i-layer described later. As described above, when the impurity concentration in the second p-layer is gradually reduced, the light absorption coefficient can be gradually increased toward the i-layer, that is, the effect of the impurity to extract hydrogen from the second p-layer. And the amount of light absorption can be gradually reduced, and the film quality of the second p-layer can be prevented from deteriorating. Note that the second p-layer is 1
It may be formed of layers, or may be formed of a plurality of layers in which film formation conditions and the like are changed. The thickness of the second p-layer is not particularly limited, but may be, for example, about 1 to 200 nm. When the second p-layer is formed of a plurality of layers, the thickness of each layer is preferably about 1 to 30 nm.

【0026】また、第2p層は、後述するように、所定
膜厚分を成膜するごとに、その表面にプラズマ処理が施
されていてもよいし、第2p層が複数層で形成されてい
る場合には、各層の表面がプラズマ処理されていてもよ
い。なお、複数層のすべての表面がプラズマ処理されて
いてもよいし、その中の一部の層の表面がプラズマ処理
されていてもよい。
As will be described later, the surface of the second p-layer may be subjected to plasma treatment each time a predetermined thickness is formed, or a plurality of second p-layers may be formed. If such is the case, the surface of each layer may be plasma-treated. Note that all surfaces of the plurality of layers may be plasma-treated, or the surfaces of some of the layers may be plasma-treated.

【0027】本発明の光電変換素子において、第2pi
n接合を形成するi層及びn層は、通常、光電変換素子
におけるpin接合に使用されるi層及びn層であれ
ば、特に限定されるものではない。例えば、i層及びn
層としては、いずれも上述したような非晶質シリコン層
により形成されていてもよいし、結晶シリコン層により
形成されていてもよい。i層はキャリアとなる不純物が
導入されておらず、n層はドナーとなる不純物、例えば
リン、砒素等が1018〜1019cm-3程度で導入された
層が挙げられる。これらの膜厚は、光電変換素子により
得ようとするエネルギーあるいは、p層中、n層中等の
不純物濃度等により適宜調整することができるが、例え
ば、それぞれ1〜100nm程度、1〜200nm程度
が挙げられる。
In the photoelectric conversion device of the present invention, the second pi
The i-layer and the n-layer forming the n-junction are not particularly limited as long as they are the i-layer and the n-layer usually used for the pin junction in the photoelectric conversion element. For example, i-layer and n
Each of the layers may be formed of the above-described amorphous silicon layer, or may be formed of a crystalline silicon layer. The i-layer does not contain an impurity serving as a carrier, and the n-layer includes a layer into which an impurity serving as a donor, for example, phosphorus or arsenic is introduced at about 10 18 to 10 19 cm −3 . These film thicknesses can be appropriately adjusted depending on the energy to be obtained by the photoelectric conversion element, the impurity concentration in the p layer, the n layer, and the like. For example, about 1 to 100 nm and about 1 to 200 nm, respectively. No.

【0028】また、裏面電極層は、通常、電極として使
用される導電材料であれば特に限定されることなく、例
えば、金、白金、銀、銅、アルミニウム等の金属、上述
した導電性酸化物等が挙げられる。これらの膜厚は、光
電変換素子の使用態様に応じて適宜選択することができ
る。さらに、透明電極層、p層、i層、n層、裏面電極
層の間に、任意にバッファ層、中間層、導電層、絶縁層
等をさらに備えていてもよい。
The back electrode layer is not particularly limited as long as it is a conductive material usually used as an electrode. For example, metals such as gold, platinum, silver, copper, and aluminum, and the above-described conductive oxide And the like. These film thicknesses can be appropriately selected according to the usage mode of the photoelectric conversion element. Further, a buffer layer, an intermediate layer, a conductive layer, an insulating layer, and the like may optionally be further provided between the transparent electrode layer, the p layer, the i layer, the n layer, and the back electrode layer.

【0029】本発明の光電変換素子の製造方法において
は、好ましくは第1pin接合のn層の表面に、まず、
第1p層としてp型不純物を高濃度にドープした非晶質
シリコン膜を5nm以下の膜厚となるように成膜する。
第1p層は、公知の方法、例えば、SiH4、GeH4
2、Ar、He等のガスを用いるCVD法、プラズマ
CVD法等により形成することができる。
In the method for manufacturing a photoelectric conversion element of the present invention, preferably, first, the surface of the n-layer of the first pin junction is
An amorphous silicon film doped with a p-type impurity at a high concentration is formed as a first p-layer so as to have a thickness of 5 nm or less.
The first p-layer is formed by a known method, for example, SiH 4 , GeH 4 ,
It can be formed by a CVD method using a gas such as H 2 , Ar, or He, a plasma CVD method, or the like.

【0030】p層を構成するp型不純物(ボロン等)
は、原料ガスに、例えば、B2 6 ガスを混入して成膜
と同時にドーピングしてもよいし、半導体層を形成した
後、イオン注入又は熱拡散等の方法によりドーピングし
てもよい。また、第1p層は、上述したようにその表面
にプラズマ処理を施してもよい。この際のプラズマ処理
は、H2 ,Ar,Heのうちの少なくとも1種類のガス
を含む気相プラズマで行うのが好ましい。
A p-type impurity (boron or the like) constituting the p-layer
For example, B 2 H 6 gas may be mixed into the source gas and doped simultaneously with film formation, or after the semiconductor layer is formed, doping may be performed by a method such as ion implantation or thermal diffusion. Further, the first p-layer may be subjected to a plasma treatment on its surface as described above. The plasma treatment at this time is preferably performed by a gas-phase plasma containing at least one gas of H 2 , Ar, and He.

【0031】次に、第1p層上にp型不純物を含まない
原料ガスの放電分解によって、非晶質シリコン層からな
る第2p層を成膜する。第2p層を成膜する方法は、原
料ガスの中に不純物を含まない以外は、第1p層を形成
する方法と同様の方法で形成することができる。
Next, a second p-layer made of an amorphous silicon layer is formed on the first p-layer by discharge decomposition of a source gas containing no p-type impurity. The method for forming the second p-layer can be the same as the method for forming the first p-layer except that the source gas does not contain impurities.

【0032】このような方法で成膜することにより、p
型の不純物を積極的に含有させないが、下地である第1
p層からp型不純物が拡散することにより、結果的にi
層に近づくにつれて不純物濃度が減少する第2p層を形
成することができる。また、第1及び第2p層が成膜装
置、例えばプラズマCVD装置により成膜される場合で
あって、第2p層を第1p層と同じチャンバで成膜する
ことにより、雰囲気中に存在する第1p層形成の際のp
型不純物の混入により、結果的に第2p層を形成するこ
とができる。
By forming a film by such a method, p
Do not positively contain the impurities of the mold.
The diffusion of p-type impurities from the p-layer results in i
A second p-layer in which the impurity concentration decreases as approaching the layer can be formed. In the case where the first and second p-layers are formed by a film forming apparatus, for example, a plasma CVD apparatus, the second p-layer is formed in the same chamber as the first p-layer so that the second p-layer exists in the atmosphere. P when forming 1p layer
As a result, the second p-layer can be formed by mixing the type impurities.

【0033】さらに、この第2p層は、その表面及び/
または所定膜厚を成膜する毎に、得られた第2p層の表
面にプラズマ処理を施すことが好ましい。この際の所定
膜厚とは、例えば、1〜30nm程度が挙げられる。ま
た、所定膜厚毎にプラズマ処理を複数回施す場合には、
プラズマ照射時間及び/又は処理時の投入電力を1回目
よりも2回目、2回目よりも3回目と、徐々に小さくす
ることが好ましい。このようなプラズマ処理により、第
2p層中の光吸収係数を、i層に近づくにつれて徐々に
増大させることができ、つまり第1p層中の光吸収量増
加を徐々に抑制できるため、短絡電流を向上できるとと
もに、Voc及びF.F.の低下を抑制することができ
る。上記したプラズマ処理の条件は、例えば、表1のよ
うに設定することができる。
Further, the second p-layer has its surface and / or
Alternatively, the surface of the obtained second p-layer is preferably subjected to plasma treatment every time a predetermined thickness is formed. The predetermined thickness at this time is, for example, about 1 to 30 nm. Further, when performing the plasma processing a plurality of times for each predetermined film thickness,
It is preferable to gradually reduce the plasma irradiation time and / or the power input during the processing to the second time from the first time and the third time from the second time. By such a plasma treatment, the light absorption coefficient in the second p-layer can be gradually increased as approaching the i-layer, that is, the increase in the light absorption in the first p-layer can be suppressed gradually. Voc and F.I. F. Can be suppressed. The conditions of the plasma processing described above can be set, for example, as shown in Table 1.

【0034】[0034]

【表1】 [Table 1]

【0035】なお、第2p層の形成は、第1p層を形成
した成膜装置のチャンバと同一のチャンバで行ってもよ
い。この場合には、特別なドーピングプロファイルを設
計することなく、光吸収係数を増大させることができ、
つまり第1及び第2p層中の光吸収量増加を抑制できる
ため、ひいては、製造コストの低減を実現することがで
きる。i層の形成は、必ずしも第1p層を形成した成膜
装置のチャンバと同一のチャンバでなくてもよく、異な
るチャンバで形成する方がよい。この場合には、第2p
層に過剰の不純物の拡散を及ぼすことがないため、第2
p層内の内部電界制御を容易に行うことができる。
The formation of the second p-layer may be performed in the same chamber as that of the film forming apparatus in which the first p-layer is formed. In this case, the light absorption coefficient can be increased without designing a special doping profile,
That is, an increase in the amount of light absorption in the first and second p-layers can be suppressed, so that a reduction in manufacturing cost can be realized. The i-layer is not necessarily formed in the same chamber as the chamber of the film forming apparatus in which the first p-layer is formed, but is preferably formed in a different chamber. In this case, the second p
The second layer does not cause excessive diffusion of impurities to the layer.
It is possible to easily control the internal electric field in the p-layer.

【0036】i層は、i層成膜チャンバによりp型及び
n型の不純物を含まないシリコン層として形成される。
n層は、n層成膜チャンバによりn型の不純物が拡散さ
れたシリコン層として形成される。なお、第1pin接
合は、従来の成膜方法を使用したものでもよいし、後述
する本発明のp層を有するpin接合(以下、第2pi
n接合と称する)でもよいので、ここでの説明は省略す
る。
The i-layer is formed as a silicon layer containing no p-type and n-type impurities by an i-layer deposition chamber.
The n-layer is formed as a silicon layer in which n-type impurities are diffused by an n-layer deposition chamber. Note that the first pin junction may be one using a conventional film forming method, or a pin junction having a p-layer of the present invention described below (hereinafter referred to as a second pin junction).
n-junction), and the description is omitted here.

【0037】このように、本発明のタンデム型光電変換
素子は、n層に隣接するp層が、ボロンをドープしたa
−SiC膜を用いた構成ではなく、a−Si膜のみを用
いた構成であるため、隣接するn層およびi層の双方の
界面における界面特性が改善され、それによってp層に
おける光吸収量の増加を抑え、層間での良好なオーミッ
ク接触を得ることができる。
As described above, in the tandem-type photoelectric conversion element of the present invention, the p-layer adjacent to the n-layer has a boron doped a
-Since the configuration uses only the a-Si film instead of the configuration using the SiC film, the interface characteristics at the interface of both the adjacent n-layer and i-layer are improved, thereby reducing the amount of light absorption in the p-layer. The increase can be suppressed and good ohmic contact between the layers can be obtained.

【0038】図1は、本発明のタンデム型光電変換素子
の具体的な断面構造を示す。タンデム型光電変換素子
は、透明ガラス基板1上に、透明電極層2、第1pin
接合3、第2pin接合9及び裏面電極層6が順次形成
されて構成されている。第2pin接合9は、p層(1
1、12、13、14)と、i層4と、n層5とからな
り、それぞれのp層(11〜14)は、高ドープp型a
−Si層からなる第1p層7と、p型a−Si層からな
る第2p層8(a〜d)とから構成される。
FIG. 1 shows a specific cross-sectional structure of a tandem photoelectric conversion element of the present invention. The tandem-type photoelectric conversion element includes a transparent electrode layer 2, a first pin
The junction 3, the second pin junction 9, and the back electrode layer 6 are sequentially formed. The second pin junction 9 is connected to the p-layer (1
1, 12, 13, 14), an i-layer 4, and an n-layer 5. Each of the p-layers (11 to 14) is a highly doped p-type a
A first p-layer 7 made of a -Si layer and a second p-layer 8 (a to d) made of a p-type a-Si layer.

【0039】第1pin接合3もp層、i層及びn層が
積層されて1つのpin接合を形成しており、上記のp
層(11〜14)、i層4及びn層5からなる第2pi
n接合9とともに一体のタンデム型光電変換素子10、
20、30、40を形成する。なお、第1pin接合3
のp層、i層及びn層からなるpin接合は、第2pi
n接合9のpin接合と異なる製造方法で構成されてい
てもよい。
The first pin junction 3 also forms one pin junction by laminating the p layer, the i layer and the n layer.
Second pi including the layers (11 to 14), the i-layer 4 and the n-layer 5.
a tandem photoelectric conversion element 10 integrated with the n-junction 9;
20, 30, 40 are formed. The first pin junction 3
Of the p-layer, i-layer and n-layer of the second pi
It may be configured by a manufacturing method different from the pin junction of the n-junction 9.

【0040】以下に、本発明に基づくタンデム型光電変
換素子の製造方法を4つの実施の形態により説明する。
ここでは、特にSiを主元素として構成されるドープ層
について説明するが、同様の方法でa−SiGe:H膜
のようなGeを含むアモルファスシリコン系のドープ層
についても同様の効果を生じる。
Hereinafter, a method for manufacturing a tandem photoelectric conversion element according to the present invention will be described with reference to four embodiments.
Here, a doped layer composed mainly of Si will be described, but a similar effect can be obtained for an amorphous silicon-based doped layer containing Ge such as an a-SiGe: H film by the same method.

【0041】実施例1 この実施の形態では、図1に示したように、タンデム型
光電変換素子10が、透明ガラス基板1上に、透明電極
層2、第1pin接合3、第2pin接合9のp層1
1、i層4、n層5及び裏面電極層6が順次形成されて
なる。この例では、p層11が、第1p層7と第2p層
8aからなる。タンデム型光電変換素子10の製造方法
を、以下に説明する。
Example 1 In this embodiment, as shown in FIG. 1, a tandem-type photoelectric conversion element 10 has a transparent electrode layer 2, a first pin junction 3, and a second pin junction 9 on a transparent glass substrate 1. p layer 1
1, an i layer 4, an n layer 5, and a back electrode layer 6 are sequentially formed. In this example, the p-layer 11 includes a first p-layer 7 and a second p-layer 8a. A method for manufacturing the tandem photoelectric conversion element 10 will be described below.

【0042】まず、プラズマ気相成膜装置におけるp層
成膜チャンバ内の基板支持体上に、凹凸ZnOからなる
透明電極層2付きの透明ガラス基板1を載置し、この基
板1上に、第1pin接合3を作製した。 SiH4:CH4:B26=1:1:0.02のガスを2
00sccmの流量で供給し、投入電力200Wで成膜
し、ボロンが高濃度でドープされた高ボロンドープa−
SiC層を作製した。このp型ドープa−SiC膜上に
ノンドープのa−SiC膜を10nm積層し、i層成膜
室で成膜した100nmのi層とn層成膜室で成膜した
30nmのn層を積層して第1pin接合3を作製し
た。 このpin接合3のn層上に、SiH4:B
26:H2=1:0.1:20の原料ガスを200sc
cmの流量で供給した。この際、成膜温度を200℃、
基板温度を200℃、投入電力を200Wとし、約1分
間成膜し、第1p層7としてボロンが高濃度でドープさ
れた高ドープp型a−Si層を作製した。得られた高ド
ープp型a−Si層は、光吸収量が無視できる膜厚、こ
こでは3nm程度の膜厚に設定した。ここで、成長時間
は下地のn層中にボロンが十分混入し、上部層と良好な
オーミック接触が得られる時間(上記の約1分間)に設
定した。
First, a transparent glass substrate 1 with a transparent electrode layer 2 made of uneven ZnO is placed on a substrate support in a p-layer deposition chamber in a plasma vapor deposition apparatus. A first pin junction 3 was produced. Gas of SiH 4 : CH 4 : B 2 H 6 = 1: 1: 0.02
It is supplied at a flow rate of 00 sccm, deposited at a power of 200 W, and doped with a high concentration of boron.
An SiC layer was formed. A 10 nm non-doped a-SiC film is laminated on this p-type doped a-SiC film, and a 100 nm i layer formed in an i layer film forming chamber and a 30 nm n layer formed in an n layer film forming chamber are stacked. Thus, a first pin junction 3 was manufactured. On the n layer of this pin junction 3, SiH 4 : B
200 sc of a source gas of 2 H 6 : H 2 = 1: 0.1: 20
cm. At this time, the film formation temperature was 200 ° C.
The substrate temperature was set to 200 ° C., the input power was set to 200 W, and the film was formed for about 1 minute to form a highly doped p-type a-Si layer doped with boron at a high concentration as the first p layer 7. The thickness of the obtained highly doped p-type a-Si layer was set to a thickness that allows negligible light absorption, in this case, a thickness of about 3 nm. Here, the growth time was set to a time (approximately one minute as described above) in which boron was sufficiently mixed into the underlying n-layer and good ohmic contact with the upper layer was obtained.

【0043】続いて、同一チャンバで、SiH4:H2
100:200sccmの原料ガスを用いて、ボロンを
ドープしないa−Si層を10nm程度の膜厚で成膜し
た。この際、a−Si層は、このa−Si層の下地の高
ドープp型a−Si層、すなわち、第1p層7からボロ
ンが拡散するか、あるいは雰囲気ガス中のボロンの混入
により、層全体をp層化して第2p層8aとなる。
Subsequently, in the same chamber, SiH 4 : H 2 =
An a-Si layer not doped with boron was formed to a thickness of about 10 nm using a source gas of 100: 200 sccm. At this time, the a-Si layer becomes a highly doped p-type a-Si layer underlying the a-Si layer, that is, the layer is diffused from the first p-layer 7 or mixed with boron in the atmosphere gas. The whole is turned into a p-layer to form a second p-layer 8a.

【0044】次いで、この第1p層7と第2p層8aと
を積層したp層(p型非晶質シリコン層)11の上に、
i層成膜チャンバにて、SiH4:H2=200:500
sccmの原料ガスを用い、投入電力を100Wとし、
膜厚200nm程度のi層4を成膜し、さらに、i層4
上に、n層成膜チャンバにて、SiH4:H2:PH3
10:500:3、投入電力を100Wとし、膜厚30
nm程度のn層5を成膜し、それによって第2pin接
合9を形成した。次いで、第2pin接合9のn層5上
に、スパッタ装置にて成膜温度200℃で、膜厚500
nm程度のAg膜を成膜して裏面電極層6を形成し、タ
ンデム型の光電変換素子10を作製した。
Next, on the p-layer (p-type amorphous silicon layer) 11 in which the first p-layer 7 and the second p-layer 8a are laminated,
In the i-layer film forming chamber, SiH 4 : H 2 = 200: 500
Using a raw material gas of sccm, the input power is set to 100 W,
An i-layer 4 having a thickness of about 200 nm is formed.
Above, in an n-layer film forming chamber, SiH 4 : H 2 : PH 3 =
10: 500: 3, the input power is 100 W, and the film thickness is 30.
An n layer 5 having a thickness of about nm was formed, whereby a second pin junction 9 was formed. Next, on the n-layer 5 of the second pin junction 9, at a film forming temperature of 200 ° C. and a film thickness of 500
A backside electrode layer 6 was formed by forming an Ag film having a thickness of about nm, and a tandem-type photoelectric conversion element 10 was manufactured.

【0045】実施例2 この実施の形態では、図1に示したように、タンデム型
光電変換素子20が、透明ガラス基板1上に、透明電極
層2、第1pin接合3、第2pin接合9のp層1
2、i層4、n層5及び裏面電極層6が順次形成されて
なる。この例では、p層12が、第1p層7と第2p層
8bからなり、第2p層8bが、第2p層8bを成膜す
る際、所定膜厚分を成膜するごとに、第2p層8bの表
面にプラズマ処理を施す製造方法により形成されてな
る。
Embodiment 2 In this embodiment, as shown in FIG. 1, a tandem photoelectric conversion element 20 is formed by forming a transparent electrode layer 2, a first pin junction 3, and a second pin junction 9 on a transparent glass substrate 1. p layer 1
2, an i-layer 4, an n-layer 5, and a back electrode layer 6 are sequentially formed. In this example, the p-layer 12 includes the first p-layer 7 and the second p-layer 8b, and the second p-layer 8b forms the second p-layer every time a predetermined thickness is formed when forming the second p-layer 8b. It is formed by a manufacturing method of performing a plasma treatment on the surface of the layer 8b.

【0046】タンデム型光電変換素子20の製造方法
を、以下に説明する。まず、プラズマ気相成膜装置にお
けるp層成膜チャンバ内の基板支持体上に、凹凸ZnO
からなる透明電極層2付きの透明ガラス基板1を載置
し、この基板1上に、a−Siのpin接合3を作製し
た。このpin接合3のn層上に、SiH4:B26
2=1:0.1:20の原料ガスを200sccmの
流量で供給した。この際、成膜温度を200℃、基板温
度を200℃、投入電力を200Wとし、約1分間成膜
し、第1p層7としてボロンが高濃度でドープされた高
ドープp型a−Si層を作製した。得られた高ドープp
型a−Si層は、光吸収量が無視できる膜厚、ここでは
3nm程度の膜厚に設定した。
A method for manufacturing the tandem photoelectric conversion element 20 will be described below. First, uneven ZnO is deposited on a substrate support in a p-layer deposition chamber in a plasma vapor deposition apparatus.
A transparent glass substrate 1 having a transparent electrode layer 2 made of was placed, and an a-Si pin junction 3 was formed on the substrate 1. On the n layer of the pin junction 3, SiH 4 : B 2 H 6 :
A source gas of H 2 = 1: 0.1: 20 was supplied at a flow rate of 200 sccm. At this time, a film formation temperature is set to 200 ° C., a substrate temperature is set to 200 ° C., and an input power is set to 200 W, and a film is formed for about 1 minute. Was prepared. Highly doped p obtained
The thickness of the mold a-Si layer was set to a thickness where the amount of light absorption was negligible, and here a thickness of about 3 nm.

【0047】続いて、同一チャンバで、SiH4:H2
100:200sccmの原料ガを用いて、ボロンをド
ープしないa−Si層を約10nmの膜厚で成膜した。
この際、a−Si層は、このa−Si層の下地の高ドー
プp型a−Si層からボロンが拡散するか、あるいは雰
囲気ガス中のボロンの混入により、層全体をp層化して
第2p層8bとなる。
Subsequently, in the same chamber, SiH 4 : H 2 =
Using a 100: 200 sccm source material, an a-Si layer not doped with boron was formed to a thickness of about 10 nm.
At this time, the a-Si layer is formed as a p-layer by diffusing boron from the highly doped p-type a-Si layer underlying the a-Si layer, or by mixing the entire layer with boron in an ambient gas. This becomes the 2p layer 8b.

【0048】この例では、約10nmの膜厚を有する第
2p層を成膜する際、第2p層8bの光吸収ロスを低減
するために、形成された第1p層7上に、a−Si層を
3nm成膜する毎にH2 プラズマ処理を行った。次い
で、形成されたp層12の上に、前述した光電変換素子
10の場合と同様に、i層4およびn層5を積層して第
2pin接合9を形成した。次いで、第2pin接合9
のn層5上に裏面電極層6を形成し、タンデム型の光電
変換素子20を作製した。
In this example, when a second p-layer having a thickness of about 10 nm is formed, a-Si layer is formed on the first p-layer 7 to reduce light absorption loss of the second p-layer 8b. H 2 plasma treatment was performed every time a layer was formed to a thickness of 3 nm. Next, the i-layer 4 and the n-layer 5 were stacked on the formed p-layer 12 in the same manner as in the case of the photoelectric conversion element 10 described above to form the second pin junction 9. Then, the second pin junction 9
The back electrode layer 6 was formed on the n-layer 5 of the above, and a tandem-type photoelectric conversion element 20 was manufactured.

【0049】実施例3 この実施の形態では、図1に示したように、タンデム型
光電変換素子30が、透明ガラス基板1上に、透明電極
層2、第1pin接合3、第2pin接合9のp層1
3、i層4、n層5及び裏面電極層6が順次形成されて
なる。この例では、p層13が、第1p層7と第2p層
8cからなり、第2p層8cが、第2p層8cを成膜す
る際、第2p層8cの表面に、所定膜厚分を成膜するご
とに、プラズマ照射時間及び/又は処理電力を小さくし
てプラズマ処理を施す製造方法により形成されてなる。
Embodiment 3 In this embodiment, as shown in FIG. 1, a tandem-type photoelectric conversion element 30 is formed on a transparent glass substrate 1 by forming a transparent electrode layer 2, a first pin junction 3, and a second pin junction 9. p layer 1
3, an i layer 4, an n layer 5, and a back electrode layer 6 are sequentially formed. In this example, the p-layer 13 includes the first p-layer 7 and the second p-layer 8c, and when the second p-layer 8c forms the second p-layer 8c, a predetermined thickness is formed on the surface of the second p-layer 8c. Each time a film is formed, it is formed by a manufacturing method in which plasma treatment is performed with a reduced plasma irradiation time and / or processing power.

【0050】タンデム型光電変換素子30の製造方法
を、以下に説明する。まず、プラズマ気相成膜装置にお
けるp層成膜チャンバ内の基板支持体上に、凹凸ZnO
からなる透明電極層2付きの透明ガラス基板1を載置
し、この基板1上に、a−Siのpin接合3を作製し
た。このpin接合3のn層上に、SiH4:B26
2=1:0.1:20の原料ガスを200sccmの
流量で供給した。この際、成膜温度を200℃、基板温
度を200℃、投入電力を200Wとし、1分間成膜
し、第1p層7としてボロンが高濃度でドープされた高
ドープp型a−Si層を作製した。得られた高ドープp
型a−Si層は、光吸収量が無視できる膜厚、ここでは
3nm程度の膜厚に設定した。
A method for manufacturing the tandem photoelectric conversion element 30 will be described below. First, uneven ZnO is deposited on a substrate support in a p-layer deposition chamber in a plasma vapor deposition apparatus.
A transparent glass substrate 1 having a transparent electrode layer 2 made of was placed, and an a-Si pin junction 3 was formed on the substrate 1. On the n layer of the pin junction 3, SiH 4 : B 2 H 6 :
A source gas of H 2 = 1: 0.1: 20 was supplied at a flow rate of 200 sccm. At this time, the film formation temperature was set to 200 ° C., the substrate temperature was set to 200 ° C., and the input power was set to 200 W. The film was formed for 1 minute, and a highly doped p-type a-Si layer doped with boron at a high concentration was used as the first p layer 7. Produced. Highly doped p obtained
The thickness of the mold a-Si layer was set to a thickness where the amount of light absorption was negligible, and here a thickness of about 3 nm.

【0051】続いて、同一チャンバで、SiH4:H2
100:200sccmの原料ガを用いて、ボロンをド
ープしないa−Si層を約10nmの膜厚で成膜した。
この際、a−Si層は、このa−Si層の下地の高ドー
プp型a−Si層からボロンが拡散するか、あるいは雰
囲気ガス中のボロンの混入により、層全体をp層化して
第2p層8cとなる。
Subsequently, in the same chamber, SiH 4 : H 2 =
Using a 100: 200 sccm source material, an a-Si layer not doped with boron was formed to a thickness of about 10 nm.
At this time, the a-Si layer is formed as a p-layer by diffusing boron from the highly doped p-type a-Si layer underlying the a-Si layer, or by mixing the entire layer with boron in an ambient gas. This becomes the 2p layer 8c.

【0052】この例では、約10nmの膜厚を有する第
2p層を成膜する際、第2p層8cの光吸収ロスを低減
するために、形成された第1p層7上に、a−Si層を
3nm成膜する毎に、H2 プラズマ処理の投入電力を小
さくして5分間ずつ行った。すなわち、第1p層7上
に、a−Siを約3nmの膜厚で成膜し、H2 プラズマ
処理を投入電力を300Wとして5分間の照射を行い、
次いでa−Siを約3nmの膜厚で成膜し、H2 プラズ
マ処理を投入電力を200Wとして5分間の照射を行
い、次いでa−Siを約3nmの膜厚で成膜し、H2
ラズマ処理を投入電力を100Wとして5分間の照射を
行った。これによって約10nmの膜厚を有する第2p
層8cを形成した。
In this example, when a second p-layer having a thickness of about 10 nm is formed, a-Si layer is formed on the first p-layer 7 to reduce light absorption loss of the second p-layer 8c. Each time the layer was formed to have a thickness of 3 nm, the input power of the H 2 plasma treatment was reduced for 5 minutes. That is, a-Si is formed to a thickness of about 3 nm on the first p-layer 7 and H 2 plasma treatment is performed for 5 minutes at an applied power of 300 W,
Then formed into a film having a thickness of about 3nm and a-Si, performs irradiation for 5 minutes with H 2 plasma treatment applied power as 200 W, and then formed into a film having a thickness of about 3nm and a-Si, H 2 plasma The irradiation was performed for 5 minutes with the input power set to 100 W. As a result, the second p having a thickness of about 10 nm is formed.
The layer 8c was formed.

【0053】形成されたp層13の上に、前記と同様に
i層4およびn層5を積層して第2pin接合9を形成
した。次いで、第2pin接合9のn層5上に裏面電極
層6を形成し、タンデム型の光電変換素子30を作製し
た。この例では、プラズマ照射時間を一定にして処理電
力を徐々に小さくしてプラズマ処理を施したが、処理電
力を一定にしてプラズマ照射時間を徐々に小さくしても
よいし、プラズマ照射時間と処理電力をともに徐々に小
さくしてもよい。
The second pin junction 9 was formed on the formed p layer 13 by laminating the i layer 4 and the n layer 5 in the same manner as described above. Next, the back electrode layer 6 was formed on the n-layer 5 of the second pin junction 9, and a tandem-type photoelectric conversion element 30 was manufactured. In this example, the plasma processing was performed with the plasma irradiation time kept constant and the processing power gradually reduced. However, the plasma irradiation time may be gradually reduced with the processing power kept constant, or the plasma irradiation time and the processing may be reduced. The power may be gradually reduced together.

【0054】実施例4 この実施の形態では、図1に示したように、タンデム型
光電変換素子40が、透明ガラス基板1上に、透明電極
層2、第1pin接合3、第2pin接合9のp層1
4、i層4、n層5及び裏面電極層6が順次形成されて
なる。この例では、p層14が、第1p層7と第2p層
8dからなり、第1p層7を成膜した後、この第1p層
7の表面にプラズマ処理を施す製造方法により形成され
てなる。
Embodiment 4 In this embodiment, as shown in FIG. 1, a tandem-type photoelectric conversion element 40 is formed by forming a transparent electrode layer 2, a first pin junction 3, and a second pin junction 9 on a transparent glass substrate 1. p layer 1
4, an i-layer 4, an n-layer 5, and a back electrode layer 6 are sequentially formed. In this example, the p-layer 14 is composed of a first p-layer 7 and a second p-layer 8d, and is formed by a manufacturing method in which after the first p-layer 7 is formed, the surface of the first p-layer 7 is subjected to plasma processing. .

【0055】タンデム型光電変換素子40の製造方法
を、以下に説明する。まず、プラズマ気相成膜装置にお
けるp層成膜チャンバ内の基板支持体上に、凹凸ZnO
からなる透明電極層2付きの透明ガラス基板1を載置
し、この基板1上に、a−Siのpin接合3を作製し
た。このpin接合3のn層上に、SiH4:B26
2=1:0.1:20の原料ガスを200sccmの
流量で供給した。この際、成膜温度を200℃、基板温
度を200℃、投入電力を200Wとし、1分間成膜
し、第1p層7としてボロンが高濃度でドープされた高
ドープp型a−Si層を作製した。得られた高ドープp
型a−Si層は、光吸収量が無視できる膜厚、ここでは
3nm程度の膜厚に設定した。
A method for manufacturing the tandem photoelectric conversion element 40 will be described below. First, uneven ZnO is deposited on a substrate support in a p-layer deposition chamber in a plasma vapor deposition apparatus.
A transparent glass substrate 1 having a transparent electrode layer 2 made of was placed, and an a-Si pin junction 3 was formed on the substrate 1. On the n layer of the pin junction 3, SiH 4 : B 2 H 6 :
A source gas of H 2 = 1: 0.1: 20 was supplied at a flow rate of 200 sccm. At this time, the film formation temperature was set to 200 ° C., the substrate temperature was set to 200 ° C., and the input power was set to 200 W. The film was formed for 1 minute, and a highly doped p-type a-Si layer doped with boron at a high concentration was used as the first p layer 7. Produced. Highly doped p obtained
The thickness of the mold a-Si layer was set to a thickness where the amount of light absorption was negligible, and here a thickness of about 3 nm.

【0056】続いて、同一チャンバで、第1p層7の表
面に、H2ガスを用いて、表1に示す条件によりプラズ
マ処理を施した。次いで、同一チャンバで、SiH4
2=100:200sccmの原料ガスを用いて、ボ
ロンをドープしないa−Si層を約10nmの膜厚で成
膜した。この際、a−Si層は、このa−Si層の下地
の高ドープp型a−Si層からボロンが拡散するか、あ
るいは雰囲気ガス中のボロンの混入により、層全体をp
層化して第2p層8dとなる。形成されたp層14の上
に、i層4およびn層5を積層して第2pin接合9を
形成した。次いで、第2pin接合9のn層5上に裏面
電極層6を形成し、タンデム型の光電変換素子40を作
製した。
Subsequently, in the same chamber, the surface of the first p layer 7 was subjected to a plasma treatment using H 2 gas under the conditions shown in Table 1. Then, in the same chamber, SiH 4 :
Using a source gas of H 2 = 100: 200 sccm, an a-Si layer not doped with boron was formed to a thickness of about 10 nm. At this time, the whole of the a-Si layer is p-typed by diffusion of boron from the highly doped p-type a-Si layer underlying the a-Si layer, or by mixing of boron in the atmosphere gas.
Layering becomes the second p-layer 8d. The second pin junction 9 was formed by laminating the i-layer 4 and the n-layer 5 on the formed p-layer 14. Next, the back electrode layer 6 was formed on the n-layer 5 of the second pin junction 9, and a tandem-type photoelectric conversion element 40 was manufactured.

【0057】比較試験 これらのタンデム型の各光電変換素子10、20、3
0、40とは別に、比較のため、透明ガラス基板上に、
従来のコンタクト層(高ドープp型a−Si層とp型a
−SiC層)を有するp層を含む第2pin接合を積層
してなる従来型のタンデム型の光電変換素子を作製し
た。まず、SiH4:CH4:B26=1:1:0.02
のガスを200sccmの流量で供給し、投入電力20
0Wで成膜し、ボロンが高濃度でドープされた高ボロン
ドープa−SiC層を作製した。このp型ドープa−S
iC膜上にノンドープのa−SiC膜を10nm積層
し、i層成膜室で成膜した80nmのi層とn層成膜室
で成膜した30nmのn層を積層して第1pin接合3
を作製した。この上に再結合層となる高ドープp層を3
nm成膜した後、SiH4:CH4:B26=1:1:
0.02のガスを200sccmの流量で供給し、投入
電力200Wで成膜し、ボロンが高濃度でドープされた
高ボロンドープa−SiC層を作製した。このp型ドー
プa−SiC膜上にノンドープのa−SiC膜を10n
m積層し、i層成膜室で成膜した300nmのi層とn
層成膜室で成膜した30nmのn層を積層して第2pi
n接合3を作製した。この後、スパッタで裏面金属電極
層6を作製することによりタンデム型の光電変換素子
(pin接合セル100)を作製した。
Comparative Test Each of these tandem photoelectric conversion elements 10, 20, 3
Apart from 0 and 40, on a transparent glass substrate for comparison,
Conventional contact layer (highly doped p-type a-Si layer and p-type
A conventional tandem-type photoelectric conversion element formed by laminating a second pin junction including a p-layer having a -SiC layer) was fabricated. First, SiH 4 : CH 4 : B 2 H 6 = 1: 1: 0.02
Is supplied at a flow rate of 200 sccm, and the input power 20
A film was formed at 0 W, and a high boron-doped a-SiC layer doped with boron at a high concentration was produced. This p-type doped a-S
A 10 nm non-doped a-SiC film is stacked on the iC film, and an 80 nm i layer formed in the i layer film forming chamber and a 30 nm n layer formed in the n layer forming chamber are stacked to form a first pin junction 3.
Was prepared. On top of this, a highly doped p-layer serving as a recombination layer is 3
nm, and then SiH 4 : CH 4 : B 2 H 6 = 1: 1:
A gas of 0.02 was supplied at a flow rate of 200 sccm, a film was formed at an input power of 200 W, and a high boron-doped a-SiC layer doped with boron at a high concentration was produced. On this p-type doped a-SiC film, a non-doped a-SiC film is
m-layer, and a 300 nm i-layer and n
A 30 nm n-layer formed in a layer forming chamber is laminated to form a second pi
An n-junction 3 was produced. Thereafter, a backside metal electrode layer 6 was formed by sputtering to manufacture a tandem-type photoelectric conversion element (pin junction cell 100).

【0058】この従来型のタンデム型の光電変換素子
と、本発明による上記のタンデム型光電変換素子10、
20、30の分光感度特性、つまり、波長(Wavelengt
h) に対する分光感度(Spectral Response) を測定し
た。結果を図2に示す。なお、図中の110は、上部の
pin接合の特性を示す。光電変換素子30についてみ
ると、p層に合金膜を用いていないにもかかわらず、そ
の分光感度特性は、従来のp型a−SiC層を用いたp
in接合セル100の感度と同等であった。また、i層
に近づくにつれてプラズマ処理条件を緩和することでp
/i界面の悪影響が抑えられ、界面での再結合が減少し
た結果、F.F.は、F.F.>0.74と改善され
た。
The conventional tandem type photoelectric conversion element and the tandem type photoelectric conversion element 10 according to the present invention,
The spectral sensitivity characteristics of 20 and 30, that is, the wavelength (Wavelengt)
h) The spectral response to () was measured. The results are shown in FIG. It should be noted that reference numeral 110 in the figure indicates the characteristics of the upper pin junction. Regarding the photoelectric conversion element 30, although the alloy film is not used for the p-layer, the spectral sensitivity characteristics of the photoelectric conversion element 30 are similar to those of the conventional p-type a-SiC layer using the p-type a-SiC layer.
The sensitivity was equivalent to that of the in-junction cell 100. In addition, as the plasma processing conditions are relaxed as approaching the i-layer, p
/ I, the adverse effect of the interface was suppressed and recombination at the interface was reduced. F. Is F. F. > 0.74.

【0059】さらに、上記した従来型のタンデム型の光
電変換素子と、本発明による上記のタンデム型光電変換
素子30のI−V特性、つまり、電圧に対する電流を測
定した。結果を図3に示す。図3から明らかなように、
実施例3におけるタンデム型光電変換素子30では、p
層の光吸収量が小さいために、従来型のp型a−SiC
層を用いたpin接合セル100と同等あるいはそれを
わずかに上回る大きな短絡電流の値が得られた。また、
Voc(開放電圧)から明らかなように、p層としての
キャリア密度も充分であることがわかる。
Further, the IV characteristics of the conventional tandem photoelectric conversion device and the tandem photoelectric conversion device 30 according to the present invention, that is, the current with respect to the voltage were measured. The results are shown in FIG. As is clear from FIG.
In the tandem-type photoelectric conversion element 30 according to the third embodiment, p
Due to the small light absorption of the layer, the conventional p-type a-SiC
A large short-circuit current value equivalent to or slightly exceeding that of the pin junction cell 100 using the layer was obtained. Also,
As is clear from Voc (open circuit voltage), it is understood that the carrier density as the p-layer is also sufficient.

【0060】[0060]

【発明の効果】本発明では、pin接合が複数積層され
たタンデム構造の光電変換素子において、n層上にn型
及びp型不純物が混在した5nm以下の非晶質層と光学
的バンドギャップが1.85eV以上の非晶質p型a−
Si層が積層してなる光電変換素子によって、下地のn
層と良好なオーミック特性を確保しながらボロンによる
膜中シリコンからの水素引き抜き効果による膜質低下を
起こさないp層が達成できる。この素子はa−Siとい
う材料を代えることなしに、窓層として十分な膜物性を
有する。したがって、p層としてボロンをドープしたS
iC膜を用いた場合の問題、すなわち、光電変換層との
接合が悪く、発生した光キャリアの再結合が中心となっ
て、十分な開放電圧やフィルファクターが確保できなく
なるといった問題を解決することができる。
According to the present invention, in a tandem photoelectric conversion element in which a plurality of pin junctions are stacked, an optical layer having an optical band gap of 5 nm or less, in which n-type and p-type impurities are mixed on an n-layer, is formed. 1.85 eV or higher amorphous p-type a-
With the photoelectric conversion element formed by stacking Si layers, n
It is possible to achieve a p-layer without deteriorating the film quality due to the effect of extracting hydrogen from silicon in the film by boron while securing good ohmic characteristics with the layer. This element has sufficient film properties as a window layer without changing the material a-Si. Therefore, boron doped S
To solve the problem in the case of using an iC film, that is, the problem that the bonding with the photoelectric conversion layer is poor, and the recombination of generated photocarriers is the main cause, making it impossible to secure a sufficient open voltage and fill factor. Can be.

【0061】また、n層に隣接するp層は、p型不純物
濃度がn層側で高くi層側で低く、かつ光学的バンドギ
ャップがn層側で広くi層側で狭くなるよう形成するこ
とにより、n/p界面で良好なオーミック特性が確保で
きるとともにp層内の光吸収量を低減することができ
る。n層に隣接するp層を少なくとも2層構造とし、第
1p層としてp型不純物をドープした非晶質シリコン膜
を成膜し、次いで第2p層としてp型不純物を含まない
原料ガスの放電分解によって非晶質シリコン層を成膜し
て積層することにより光電変換素子を形成すれば、p層
が、ボロンによる膜中シリコンからの水素引き抜き効果
による膜質低下を起こさない窓層として十分な膜物性を
有することにより、第2pin接合の感度を確保するこ
とができる。
The p-layer adjacent to the n-layer is formed such that the p-type impurity concentration is high on the n-layer side and low on the i-layer side, and the optical band gap is wide on the n-layer side and narrow on the i-layer side. Thereby, good ohmic characteristics can be secured at the n / p interface, and the amount of light absorption in the p layer can be reduced. A p-layer adjacent to the n-layer has at least a two-layer structure, an amorphous silicon film doped with a p-type impurity is formed as a first p-layer, and then a discharge decomposition of a source gas containing no p-type impurity is formed as a second p-layer. If a photoelectric conversion element is formed by forming and laminating an amorphous silicon layer by p-layering, the p-layer has sufficient film properties as a window layer that does not cause a film quality deterioration due to an effect of extracting hydrogen from silicon in the film by boron. , The sensitivity of the second pin junction can be ensured.

【0062】第1p層及び第2p層を、成膜装置の同一
チャンバで形成すれば、特別なドーピングプロファイル
を設計することなく、p層を形成でき、製造コストの大
幅な低減と簡略化が可能となる。さらに、第1p層及び
第2p層と、i層とを成膜装置の異なるチャンバで形成
すれば、i層内に過剰なボロンの拡散を及ぼすことがな
いため、i層の内部電界制御を容易に行える。このこと
は、i層内の空間電荷の抑制につながるため、光電流の
収集効率の向上、つまりF.F.の低下抑制につなが
る。
If the first p-layer and the second p-layer are formed in the same chamber of the film forming apparatus, the p-layer can be formed without designing a special doping profile, and the manufacturing cost can be greatly reduced and simplified. Becomes Furthermore, if the first p-layer, the second p-layer, and the i-layer are formed in different chambers of the film forming apparatus, excess boron is not diffused into the i-layer, so that the internal electric field of the i-layer can be easily controlled. Can be done. This leads to suppression of the space charge in the i-layer, so that the collection efficiency of the photocurrent is improved. F. Leads to the suppression of the decrease.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のタンデム型光電変換素子の実施例を示
す要部の概略断面図である。
FIG. 1 is a schematic sectional view of a main part showing an embodiment of a tandem photoelectric conversion element of the present invention.

【図2】本発明の光電変換素子と従来例による光電変換
素子の分光感度特性の比較を説明するグラフである。
FIG. 2 is a graph illustrating a comparison of spectral sensitivity characteristics between a photoelectric conversion element of the present invention and a conventional photoelectric conversion element.

【図3】図1の実施例の光電変換素子と従来例による光
電変換素子のI−V特性を示すグラフである。
FIG. 3 is a graph showing IV characteristics of the photoelectric conversion device of the embodiment of FIG. 1 and a photoelectric conversion device of a conventional example.

【符号の説明】 1 ガラス基板 2 透明電極層 3 第1pin接合 4 第2pin接合のi層 5 第2pin接合のn層 6 裏面電極層 7 第1p層(a−Si高ドープ層) 8 第2p層(p型a−SiC層) 9 第2pin接合 10、20、30、40 タンデム型光電変換素子 11、12、13、14 第2pin接合のp層DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Transparent electrode layer 3 First pin junction 4 i layer of second pin junction 5 n layer of second pin junction 6 Back electrode layer 7 1st p layer (a-Si highly doped layer) 8 2nd p layer (P-type a-SiC layer) 9 2nd pin junction 10, 20, 30, 40 Tandem type photoelectric conversion element 11, 12, 13, 14 p layer of 2nd pin junction

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 複数のpin接合を積層してなる光電変
換素子であって、少なくともn層に隣接するp層が、第
1p層としてn型及びp型の不純物が混在した5nm以
下の膜厚を有する非晶質シリコン層と、第2p層として
i層に近づくにつれて不純物濃度が減少する非晶質シリ
コン層とが積層されてなる光電変換素子。
1. A photoelectric conversion element formed by stacking a plurality of pin junctions, wherein at least a p-layer adjacent to an n-layer has a thickness of 5 nm or less in which n-type and p-type impurities are mixed as a first p-layer. A photoelectric conversion element comprising: an amorphous silicon layer having the following structure: and an amorphous silicon layer whose impurity concentration decreases as approaching the i-layer as the second p-layer.
【請求項2】 前記n層に隣接するp層は、p型不純物
濃度がn層側で高くi層側で低く、かつ光学的バンドギ
ャップがn層側で広くi層側で狭くなるよう形成されて
なる請求項1に記載の光電変換素子。
2. The p-layer adjacent to the n-layer is formed such that the p-type impurity concentration is higher on the n-layer side and lower on the i-layer side, and the optical band gap is wider on the n-layer side and narrower on the i-layer side. The photoelectric conversion element according to claim 1, wherein the photoelectric conversion element is formed.
【請求項3】 複数のpin接合を積層してなる光電変
換素子の製造方法において、n層に隣接するp層を少な
くとも2層構造とし、第1p層としてp型不純物をドー
プした非晶質シリコン膜を成膜し、次いで第2p層とし
てp型不純物を含まない原料ガスの放電分解によって非
晶質シリコン層を成膜して積層することにより形成する
ことを特徴とする光電変換素子の製造方法。
3. A method for manufacturing a photoelectric conversion element comprising a plurality of pin junctions stacked, wherein a p-layer adjacent to the n-layer has at least a two-layer structure, and amorphous silicon doped with a p-type impurity as a first p-layer. A method for manufacturing a photoelectric conversion element, comprising forming a film, and then forming and laminating an amorphous silicon layer as a second p-layer by discharge decomposition of a source gas containing no p-type impurity. .
【請求項4】 第1p層を成膜した後、この第1p層表
面にプラズマ処理を施す請求項3に記載の光電変換素子
の製造方法。
4. The method according to claim 3, wherein a plasma treatment is performed on the surface of the first p-layer after forming the first p-layer.
【請求項5】 第2p層を成膜する際、所定膜厚分を成
膜するごとに、この第2p層表面にプラズマ処理を施す
請求項3に記載の光電変換素子の製造方法。
5. The method according to claim 3, wherein when forming the second p-layer, the surface of the second p-layer is subjected to plasma treatment every time a predetermined thickness is formed.
【請求項6】 プラズマ処理を、H2 ,Ar,Heのう
ちの少なくとも1種類のガスを含む気相プラズマで行う
請求項4または5に記載の光電変換素子の製造方法。
6. The method for manufacturing a photoelectric conversion element according to claim 4, wherein the plasma treatment is performed with a gas phase plasma containing at least one gas of H 2 , Ar, and He.
【請求項7】 プラズマ処理を、所定膜厚分を成膜する
ごとに、プラズマ照射時間及び/または処理電力を小さ
くして施す請求項5または6に記載の光電変換素子の製
造方法。
7. The method for manufacturing a photoelectric conversion element according to claim 5, wherein the plasma treatment is performed with a reduced plasma irradiation time and / or processing power every time a predetermined film thickness is formed.
【請求項8】 第1p層及び第2p層を、成膜装置の同
一チャンバで形成する請求項3から7のいずれか1つに
記載の光電変換素子の製造方法。
8. The method for manufacturing a photoelectric conversion element according to claim 3, wherein the first p-layer and the second p-layer are formed in the same chamber of a film forming apparatus.
【請求項9】 前記第1p層及び第2p層と、i層とを
成膜装置の異なるチャンバで形成する請求項3から7の
いずれか1つに記載の光電変換素子の製造方法。
9. The method according to claim 3, wherein the first and second p-layers and the i-layer are formed in different chambers of a film forming apparatus.
JP15027099A 1999-05-28 1999-05-28 Photoelectric conversion element and manufacturing method thereof Expired - Fee Related JP3753556B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15027099A JP3753556B2 (en) 1999-05-28 1999-05-28 Photoelectric conversion element and manufacturing method thereof
EP00111272A EP1056139A3 (en) 1999-05-28 2000-05-25 Method for manufacturing photoelectric conversion device
US09/577,879 US6383898B1 (en) 1999-05-28 2000-05-25 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15027099A JP3753556B2 (en) 1999-05-28 1999-05-28 Photoelectric conversion element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000340813A true JP2000340813A (en) 2000-12-08
JP3753556B2 JP3753556B2 (en) 2006-03-08

Family

ID=15493288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15027099A Expired - Fee Related JP3753556B2 (en) 1999-05-28 1999-05-28 Photoelectric conversion element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3753556B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267433A (en) * 2001-12-05 2009-11-12 Semiconductor Energy Lab Co Ltd Organic solar battery
JPWO2015156233A1 (en) * 2014-04-11 2017-04-13 シャープ株式会社 Photoelectric conversion device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267433A (en) * 2001-12-05 2009-11-12 Semiconductor Energy Lab Co Ltd Organic solar battery
US8941096B2 (en) 2001-12-05 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor element
US9312507B2 (en) 2001-12-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor element
US11217764B2 (en) 2001-12-05 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor element
JPWO2015156233A1 (en) * 2014-04-11 2017-04-13 シャープ株式会社 Photoelectric conversion device

Also Published As

Publication number Publication date
JP3753556B2 (en) 2006-03-08

Similar Documents

Publication Publication Date Title
EP0969523B1 (en) Process for producing a photovoltaic device
US6383898B1 (en) Method for manufacturing photoelectric conversion device
JP3218320B2 (en) Multi-junction photoelectric device and method of manufacturing the same
US6368892B1 (en) Monolithic multi-junction solar cells with amorphous silicon and CIS and their alloys
US5730808A (en) Producing solar cells by surface preparation for accelerated nucleation of microcrystalline silicon on heterogeneous substrates
KR960015529B1 (en) Thin film sola cell including a spatially modulated intrinsic layer
US6288325B1 (en) Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US6512171B2 (en) Thin film solar cell
US7915520B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2009503848A (en) Composition gradient photovoltaic device, manufacturing method and related products
JPH0370183A (en) Photovoltaic element
JPS6249672A (en) Amorphous photovoltaic element
US20080174028A1 (en) Method and Apparatus For A Semiconductor Structure Forming At Least One Via
JP4284582B2 (en) Multi-junction thin film solar cell and manufacturing method thereof
JPH10242492A (en) Manufacture of amorphous silicon germanium thin film and photovoltaic element
KR101106480B1 (en) Method for Manufacturing Photovoltaic Device
JPH11145498A (en) Silicon thin-film photoelectric converting device
JP3753556B2 (en) Photoelectric conversion element and manufacturing method thereof
JP4110718B2 (en) Manufacturing method of multi-junction thin film solar cell
JP4471963B2 (en) Method for manufacturing photoelectric conversion element
JP2632740B2 (en) Amorphous semiconductor solar cell
JP4124309B2 (en) Photovoltaic device manufacturing method
JP2744680B2 (en) Manufacturing method of thin film solar cell
JP2001189474A (en) Manufacturing method of photoelectric transducer
JPH0282655A (en) Manufacture of photovolatic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees