JP2000323753A - Fabrication of group iii nitride based compound semiconductor element - Google Patents

Fabrication of group iii nitride based compound semiconductor element

Info

Publication number
JP2000323753A
JP2000323753A JP23545099A JP23545099A JP2000323753A JP 2000323753 A JP2000323753 A JP 2000323753A JP 23545099 A JP23545099 A JP 23545099A JP 23545099 A JP23545099 A JP 23545099A JP 2000323753 A JP2000323753 A JP 2000323753A
Authority
JP
Japan
Prior art keywords
nitride
layer
compound semiconductor
group iii
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23545099A
Other languages
Japanese (ja)
Other versions
JP3702721B2 (en
Inventor
Jun Ito
潤 伊藤
Toshiaki Sendai
敏明 千代
Naoki Shibata
直樹 柴田
Hiroshi Watanabe
大志 渡邉
Shizuyo Noiri
静代 野杁
Shinya Asami
慎也 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP23545099A priority Critical patent/JP3702721B2/en
Priority to US09/518,724 priority patent/US6426512B1/en
Priority to EP00104655A priority patent/EP1039555A1/en
Publication of JP2000323753A publication Critical patent/JP2000323753A/en
Priority to US10/020,460 priority patent/US6872965B2/en
Application granted granted Critical
Publication of JP3702721B2 publication Critical patent/JP3702721B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To fabricate a group III nitride based compound semiconductor element having good crystal structure by forming an underlying layer containing at least one kind of compound selected from titanium nitride, hafnium nitride, zirconium nitride, and tantalum nitride. SOLUTION: From the results on table 1, a GaN layer excellent in crystal structure is obtained regardless of the thickness of titanium nitride and AlN layer. In other words, an underlying layer containing at least one kind of compound selected from titanium nitride, zirconium nitride, hafnium nitride, and tantalum nitride is formed. When a first group III nitride based compound semiconductor (buffer layer) is formed thereon by MOCVD or sputtering, a second group III nitride based compound semiconductor (element function part) can be grown thereon with good crystallinity regardless of the thickness thereof. When currents of 20, 50, 100 mA are fed to a light emitting diode 10 having structure as shown in Fig. 8, emission (EL spectrum) as shown in Fig. 9 is realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はIII族窒化物系化
合物半導体素子に関する。更に詳しくは、III族窒化物
系化合物半導体層の下地層の改良に関する。
The present invention relates to a group III nitride compound semiconductor device. More specifically, the present invention relates to improvement of an underlayer of a group III nitride compound semiconductor layer.

【0002】[0002]

【従来の技術】特開平9−237938号公報には、良
好な結晶のIII族窒化物系化合物半導体層を得るため
に、下地層として岩塩構造をとる金属窒化物の(11
1)面を基板として用いることが開示されている。すな
わち、この公報では、岩塩構造をとる金属窒化物を基板
として、その(111)面上にIII族窒化物系化合物半
導体層を成長させている。
2. Description of the Related Art Japanese Unexamined Patent Publication (Kokai) No. 9-237938 discloses that, in order to obtain a group III nitride-based compound semiconductor layer having good crystallinity, a metal nitride having a rock salt structure as an underlayer is used.
1) It discloses that a surface is used as a substrate. That is, in this publication, a group III nitride-based compound semiconductor layer is grown on a (111) plane using a metal nitride having a rock salt structure as a substrate.

【0003】[0003]

【発明が解決しようとする課題】半導体素子の基板に
は、素子の機能を維持するための特性(剛性、耐衝撃性
など)が要求される。基板を金属窒化物で形成したと
き、当該特性を維持するには100μm以上の厚さが基
板に要求されると考えられる。しかし、そのような厚さ
を有する金属窒化物は半導体製造用工業製品の原材料と
して提供されていない。そこで、上記公報に記載の発明
を実施する場合には、金属窒化物製の基板を自作(スパ
ッタ法等によると考えられる)することとなるが、それ
には大変手間がかかる。
A substrate for a semiconductor device is required to have characteristics (rigidity, impact resistance, etc.) for maintaining the function of the device. When the substrate is formed of metal nitride, it is considered that a thickness of 100 μm or more is required for the substrate to maintain the characteristics. However, a metal nitride having such a thickness has not been provided as a raw material of an industrial product for semiconductor manufacturing. Therefore, when implementing the invention described in the above-mentioned publication, a substrate made of metal nitride is to be self-made (considered to be by a sputtering method or the like), but it takes much time and effort.

【0004】そこでこの発明は、工業的に容易に入手可
能な原材料を用いて良好な結晶構造のIII族窒化物系化
合物半導体層を形成できるようにすることを一つの目的
とする。したがって、この発明の半導体素子は良好な結
晶構造の半導体層を有し、かつ安価に製造できることと
なる。別の観点から見ると、この発明の他の目的は新規
な構成のIII族窒化物系化合物半導体素子及びその製造
方法を提供することにある。
It is an object of the present invention to provide a method for forming a group III nitride compound semiconductor layer having a good crystal structure using raw materials which can be easily obtained industrially. Therefore, the semiconductor device of the present invention has a semiconductor layer having a good crystal structure and can be manufactured at low cost. From another viewpoint, another object of the present invention is to provide a group III nitride-based compound semiconductor device having a novel structure and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】本発明者らは上記目的の
少なくとも一つを達成しようと鋭意検討を重ねてきた。
その結果、下記の発明に想到した。即ち、基板と、該基
板の上に形成された窒化チタン、窒化ハフニウム、窒化
ジルコニウム及び窒化タンタルから選ばれる1種又は2
種以上を含んでなる下地層と、該下地層の上に形成され
たIII族窒化物系化合物半導体層と、を備えてなるIII族
窒化物系化合物半導体素子。
Means for Solving the Problems The present inventors have intensively studied to achieve at least one of the above objects.
As a result, the following invention has been reached. That is, a substrate and one or two selected from titanium nitride, hafnium nitride, zirconium nitride and tantalum nitride formed on the substrate
A group III nitride compound semiconductor device comprising: a base layer containing at least one species; and a group III nitride compound semiconductor layer formed on the base layer.

【0006】上記のように構成されたこの発明の半導体
素子によれば、基板の上に金属窒化物として、窒化チタ
ン、窒化ハフニウム、窒化ジルコニウム若しくは窒化タ
ンタルからなる下地層を形成する。かかる金属窒化物か
らなる下地層はその上に形成されるIII族窒化物系化合
物半導体層との格子不整が極めて小さくなる。よって、
良好な結晶のIII族窒化物系化合物半導体層を当該下地
層の上に成長させることが出来る。一方、素子の機能を
保持するために必要な厚さは基板が備え得るので、この
下地層を薄くすることができる。よって、下地層を簡易
かつ安価に形成することができる。基板にサファイア等
の汎用的なものを採用すれば、素子は全体として安価に
製造できるものとなる。
According to the semiconductor device of the present invention configured as described above, an underlayer made of titanium nitride, hafnium nitride, zirconium nitride, or tantalum nitride is formed on a substrate as a metal nitride. The underlayer made of such a metal nitride has a very small lattice mismatch with the group III nitride compound semiconductor layer formed thereon. Therefore,
A group III nitride-based compound semiconductor layer of good crystal can be grown on the underlying layer. On the other hand, since the substrate can have a thickness necessary to maintain the function of the element, the underlayer can be made thinner. Therefore, the underlayer can be formed easily and inexpensively. If a general-purpose substrate such as sapphire is used for the substrate, the device can be manufactured at low cost as a whole.

【0007】上記において、基板にはサファイア、Si
C(炭化シリコン)及びGaN(窒化ガリウム)等の六
方晶材料、Si(シリコン)やGaP(リン化ガリウ
ム)、GaAs(砒化ガリウム)などの立方晶材料を用
いることが出来る。六方晶材料の場合にはその上に下地
層を成長させる。立方晶材料の場合にはその(111)
面が利用される。基板としてSiC、GaN、シリコ
ン、GaP若しくはGaAsを用いた場合、当該基板に
導電性を付加できる。また、窒化チタン(TiN)、窒
化ハフニウム、窒化ジルコニウム及び窒化タンタルには
それぞれ導電性がある。その結果、半導体素子の両面に
電極を形成することができ、素子製造工程数が少なくな
り、コストダウンになる。基板としてサファイアを用い
てLEDを作成した場合、金属窒化物が金属光沢をして
おり、LEDから出た光は窒化チタン、窒化ハフニウ
ム、窒化ジルコニウムなどで反射されるため輝度アップ
が期待される。この基板には素子の機能を保持するため
の特性(剛性、耐衝撃性)が要求される。そのため、そ
の厚さはほぼ100μm以上とされる。但し、剛性が保
持できれば薄くてもかまわない。
In the above, sapphire, Si
Hexagonal materials such as C (silicon carbide) and GaN (gallium nitride), and cubic materials such as Si (silicon), GaP (gallium phosphide), and GaAs (gallium arsenide) can be used. In the case of a hexagonal material, an underlayer is grown thereon. In the case of a cubic material, its (111)
Surface is used. When SiC, GaN, silicon, GaP, or GaAs is used as a substrate, conductivity can be added to the substrate. In addition, titanium nitride (TiN), hafnium nitride, zirconium nitride, and tantalum nitride each have conductivity. As a result, electrodes can be formed on both surfaces of the semiconductor element, and the number of element manufacturing steps is reduced, resulting in cost reduction. When an LED is manufactured using sapphire as a substrate, the metal nitride has a metallic luster, and light emitted from the LED is reflected by titanium nitride, hafnium nitride, zirconium nitride, or the like, so that an increase in brightness is expected. This substrate is required to have characteristics (rigidity, impact resistance) for maintaining the function of the element. Therefore, its thickness is set to approximately 100 μm or more. However, it may be thin as long as the rigidity can be maintained.

【0008】下地層としては、金属窒化物の中から、窒
化チタン、窒化ハフニウム、窒化ジルコニウム若しくは
窒化タンタルが選ばれる。基板の所定の面に対するこれ
らの金属窒化物の成長方法は特に限定されないが、プラ
ズマCVD、熱CVD、光CVD等のCVD(Chem
ical Vapour Deposition)、ス
パッタ、リアクティブスパッタ、レーザアブレーショ
ン、イオンプレーティング、蒸着、ECR法等の(Ph
ysical Vapour Deposition)
等の方法を利用できる。下地層の厚さは50Å〜10μ
mとすることが好ましい。
As the underlayer, titanium nitride, hafnium nitride, zirconium nitride or tantalum nitride is selected from metal nitrides. The method of growing these metal nitrides on a predetermined surface of the substrate is not particularly limited, but a CVD (Chem) such as a plasma CVD, a thermal CVD, or an optical CVD.
(e.g., vapor deposition), sputtering, reactive sputtering, laser ablation, ion plating, vapor deposition, ECR method, etc.
ysical Vapor Deposition)
Etc. can be used. Underlayer thickness is 50Å-10μ
m is preferable.

【0009】下地層と基板との間に他の層を介在させる
こともできる。本発明者らの検討によれば、シリコンを
基板としてその(111)面上に窒化チタンを成長させ
るときには、当該(111)面と窒化チタン層との間に
Alの層を介在させることが好ましい。Al層の厚さは
特に限定されないが、ほぼ100Åとする。Al層の形
成方法も特に限定されないが、例えば蒸着やスパッタに
よりこれを形成する。
Another layer can be interposed between the underlayer and the substrate. According to the study of the present inventors, when growing titanium nitride on the (111) plane using silicon as a substrate, it is preferable to interpose an Al layer between the (111) plane and the titanium nitride layer. . The thickness of the Al layer is not particularly limited, but is set to approximately 100 °. The method for forming the Al layer is not particularly limited, but is formed by, for example, vapor deposition or sputtering.

【0010】下地層を基板上に形成した後、これを熱処
理することが好ましい。サファイア基板のa面上にリア
クティブスパッタ法により窒化チタン(膜厚:約300
0Å)を形成し、これを加熱したときの加熱温度とX線
回折(φ(PHI)スキャン)の結果を図1に示す。加
熱時間は5分である。X線回折装置としてフィリップス
社製の4軸型単結晶回折計(製品名:X-pert)を用いた
(以下の(φ(PHI)スキャン及びX線ロッキングカ
ーブの結果についても同じ)。φ(PHI)スキャンに
ついてはJournal of Electronic Materials, Vol. 25,
No. 11, pp. 1740-1747, 1996を参照されたい。φ(P
HI)スキャンでは、サンプルを360度回転させたと
きに結晶面に対応するピークが得られる。図1の縦軸は
当該ピーク強度(相対値)の平均値である。TiN膜の
厚さをそろえた試料で測定しているため、強度が大きい
ほど良好な結晶が得られていると考えられる。下地層た
る窒化チタンの結晶性が良好であれば、その上に成長さ
れるIII族窒化物系化合物半導体層の結晶性もまた良好
になると考えられる。
After forming the underlayer on the substrate, it is preferable to heat-treat the underlayer. Titanium nitride (film thickness: about 300) is formed on the a-plane of the sapphire
FIG. 1 shows the heating temperature and the result of X-ray diffraction (φ (PHI) scan) when this was formed and heated. The heating time is 5 minutes. A 4-axis single crystal diffractometer (product name: X-pert) manufactured by Philips was used as an X-ray diffractometer (the same applies to the results of the following (φ (PHI) scan and X-ray rocking curve). For PHI) scans, see Journal of Electronic Materials, Vol. 25,
No. 11, pp. 1740-1747, 1996. φ (P
In the HI) scan, a peak corresponding to the crystal plane is obtained when the sample is rotated by 360 degrees. The vertical axis in FIG. 1 is the average value of the peak intensities (relative values). Since the measurement was performed using a sample in which the thickness of the TiN film was uniform, it is considered that the higher the strength, the better the crystal was obtained. It is considered that if the crystallinity of titanium nitride as the underlayer is good, the crystallinity of the group III nitride compound semiconductor layer grown thereon is also good.

【0011】図2は上記と同一の条件で成長された窒化
チタンを水素雰囲気中で熱処理(5分間)した後、当該
窒化チタン下地層の上にMOCVD法(成長温度:10
00℃)により形成したGaN層のφ(PHI)スキャ
ンの結果である。
FIG. 2 shows that the titanium nitride grown under the same conditions as described above is heat-treated (5 minutes) in a hydrogen atmosphere, and then MOCVD (growth temperature: 10
(Phi) scan of the GaN layer formed by (00 ° C.).

【0012】図1及び図2の結果から、下地層の熱処理
温度は600〜1200℃とすることが好ましい。この
ように熱処理をすることにより下地層の結晶性が更に向
上すると考えられる。さらに好ましい熱処理温度は、8
00〜1200℃である。下地層に熱処理を施すときの
雰囲気は、図1の結果から水素雰囲気若しくは真空雰囲
気とすることが好ましい。更に好ましくは水素雰囲気で
ある。
From the results shown in FIGS. 1 and 2, it is preferable that the heat treatment temperature of the underlayer be 600 to 1200 ° C. It is considered that such heat treatment further improves the crystallinity of the underlayer. A more preferred heat treatment temperature is 8
00-1200 ° C. The atmosphere when the underlayer is subjected to the heat treatment is preferably a hydrogen atmosphere or a vacuum atmosphere from the results of FIG. More preferably, it is a hydrogen atmosphere.

【0013】シリコン基板の(111)面にAl層(膜
厚:約100Å)を介して窒化チタン層(膜厚:約30
00Å、成長方法:リアクティブスパッタ法)を形成
し、更にその上に図2の場合と同様にしてGaN層を形
成した。このGaN層に対するφ(PHI)スキャンの
結果を図3に示す。この図3の結果からも、熱処理温度
は600〜1200℃とすることが好ましいことがわか
る。更に好ましくは、800〜1200℃である。
A titanium nitride layer (thickness: about 30) is formed on the (111) plane of the silicon substrate via an Al layer (thickness: about 100 °).
00, a growth method: a reactive sputtering method), and a GaN layer was further formed thereon in the same manner as in FIG. FIG. 3 shows the result of the φ (PHI) scan on the GaN layer. From the results shown in FIG. 3, it is understood that the heat treatment temperature is preferably set to 600 to 1200 ° C. More preferably, it is 800 to 1200 ° C.

【0014】III族窒化物系化合物半導体は、一般式と
してAlGaIn1ーXーYN(0≦X≦1、0≦
Y≦1、0≦X+Y≦1)で表されるものであるが、更
にIII族元素としてボロン(B)、タリウム(Tl)を
含んでもよく、また、窒素(N)の一部を、リン
(P)、ヒ素(As)、アンチモン(Sb)、ビスマス
(Bi)で置き換えても良い。III族窒化物系化合物半
導体は任意のドーパントを含むものであっても良い。
The group III nitride-based compound semiconductor has a general formula of Al X Ga Y In 1-XY N (0 ≦ X ≦ 1, 0 ≦
Y ≦ 1, 0 ≦ X + Y ≦ 1), and may further contain boron (B) or thallium (Tl) as a group III element. (P), arsenic (As), antimony (Sb), bismuth (Bi) may be substituted. The group III nitride compound semiconductor may contain any dopant.

【0015】発光素子及び受光素子では、周知のよう
に、異なる導電型の複数のIII族窒化物系化合物半導体
層が積層される構成であり、超格子構造、ダブルヘテロ
構造等が採用される。FET構造に代表される電子デバ
イスをIII族窒化物系化合物半導体で形成することもで
きる。このように、下地層の上に形成されるIII族窒化
物系化合物半導体層は複数の層が相互に作用して所望の
機能を奏するものとなる。
As is well known, a light emitting element and a light receiving element have a structure in which a plurality of group III nitride-based compound semiconductor layers of different conductivity types are stacked, and employ a super lattice structure, a double hetero structure, or the like. An electronic device represented by an FET structure can also be formed of a group III nitride compound semiconductor. As described above, the group III nitride-based compound semiconductor layer formed on the underlayer has a desired function because a plurality of layers interact with each other.

【0016】本発明の下地層とIII族窒化物系化合物半
導体層との間には、例えばチタン層を介在させることも
できる。チタン層の上に形成されるIII族窒化物系化合
物半導体層の結晶構造は好ましいものとなることが本発
明者らの検討により見出されている(例えば特願平10
−287485号、出願人整理番号:980112、代
理人整理番号:P0105等を参照されたい。)。チタ
ン層の厚さ及び形成方法は特に限定されない。
For example, a titanium layer can be interposed between the underlayer according to the present invention and the group III nitride compound semiconductor layer. It has been found by the present inventors that the crystal structure of the group III nitride compound semiconductor layer formed on the titanium layer is preferable (for example, Japanese Patent Application No.
-287485, applicant's reference number: 980112, agent's reference number: P0105, and the like. ). The thickness and forming method of the titanium layer are not particularly limited.

【0017】金属窒化物からなる下地層と素子機能部分
を構成するIII族窒化物系化合物半導体層(第二のIII族
窒化物系化合物半導体)との間には、バッファ層を形成
することが好ましい。バッファ層は第一のIII族窒化物
系化合物半導体からなる。ここに、第一のIII族窒化物
系化合物半導体にはAlGaIn1−X−YN(0
<X<1、0<Y<1、0<X+Y<1)で表現される
四元系の化合物半導体、AlGa1−XN(0<X<
1)で表現される三元系の化合物半導体、並びにAl
N、GaN及びInNが含まれる。金属窒化物の上にG
aNを成長する場合、バッファ層は無くてもGaN結晶
は成長するがバッファ層有りの方がGaN結晶は良い
(図4、5参照)。なお、図4は窒化チタンからなる下
地層(膜厚:3000Å、基板:サファイア)の上にA
lNからなるバッファ層(膜厚:600Å、成長温度:
1000℃)とGaN層(膜厚:1μm、成長温度:1
000℃)とを順にMOCVD法により形成したときの
GaN結晶のX線ロッキングカーブである。また、図5
はAlNからなるバッファ層を省略したときの同じくG
aN結晶のX線ロッキングカーブである。
A buffer layer may be formed between a base layer made of metal nitride and a group III nitride compound semiconductor layer (second group III nitride compound semiconductor) constituting an element functional portion. preferable. The buffer layer is made of a first group III nitride compound semiconductor. Here, the first Group III nitride compound semiconductor Al X Ga Y In 1-X -Y N (0
A quaternary compound semiconductor represented by <X <1, 0 <Y <1, 0 <X + Y <1), Al X Ga 1-X N (0 <X <
Ternary compound semiconductor represented by 1) and Al
N, GaN, and InN are included. G on metal nitride
When growing aN, a GaN crystal grows without a buffer layer, but a GaN crystal is better with a buffer layer (see FIGS. 4 and 5). FIG. 4 shows that an underlayer (thickness: 3000 °, substrate: sapphire) made of titanium nitride
1N buffer layer (thickness: 600 °, growth temperature:
1000 ° C.) and a GaN layer (film thickness: 1 μm, growth temperature: 1)
000 ° C.) in the order shown by the MOCVD method. FIG.
Is also G when the buffer layer made of AlN is omitted.
It is an X-ray rocking curve of an aN crystal.

【0018】図6には、窒化チタンからなる下地層(膜
厚:3000Å、基板:サファイア)の上に成長温度を
変化させてMOCVD法でAlNからなるバッファ層
(600Å)を形成したときの、当該バッファ層の上に
形成されたGaN層(膜厚:1μm、成長温度:100
0℃)の結晶性(縦軸:X線回折強度(PHIスキャン
の平均値))と当該バッファ層の成長温度との関係を示
す。図6からわかるように、MOCVD法でバッファ層
を形成するときの成長温度はより高温の方が優れている
(図6)。汎用的なMOCVD法ではAlNやGaN等
の第一のIII族窒化物系化合物半導体層(バッファ層)
を400℃程度の低い温度でサファイア等の基板上に直
接形成していた。しかし、基板の上に金属窒化物からな
る下地層を形成したときは、当該第一のIII族窒化物系
化合物半導体を1000℃程度の高温で成長させること
により好適な結晶を得られる。従って、当該結晶性の良
いバッファ層の上に形成される第二のIII族窒化物系化
合物半導体層の結晶性も向上する。
FIG. 6 shows a case where a buffer layer (600 °) made of AlN is formed by MOCVD on a base layer (thickness: 3000 °, substrate: sapphire) made of titanium nitride by changing the growth temperature. GaN layer formed on the buffer layer (film thickness: 1 μm, growth temperature: 100
0 ° C.) (vertical axis: X-ray diffraction intensity (average value of PHI scan)) and the growth temperature of the buffer layer. As can be seen from FIG. 6, the higher the growth temperature when the buffer layer is formed by the MOCVD method, the better (FIG. 6). In general-purpose MOCVD, the first group III nitride compound semiconductor layer (buffer layer) such as AlN or GaN
Was formed directly on a substrate such as sapphire at a low temperature of about 400 ° C. However, when an underlayer made of a metal nitride is formed on a substrate, a suitable crystal can be obtained by growing the first group III nitride compound semiconductor at a high temperature of about 1000 ° C. Accordingly, the crystallinity of the second group III nitride compound semiconductor layer formed on the buffer layer having good crystallinity is also improved.

【0019】上記1000℃程度の温度は第一のIII族
窒化物系化合物半導体層(バッファ層)の上に形成され
る第二のIII族窒化物系化合物半導体層(素子機能構成
層)の成長温度と実質的に等しい。従って、第一のIII
族窒化物系化合物半導体をMOCVD法で形成するとき
の成長温度は600〜1200℃とすることが好まし
く、更に好ましくは800〜1200℃である。このよ
うに、第一のIII族窒化物系化合物半導体層(バッファ
層)と第二のIII族窒化物系化合物半導体(素子機能構
成層)との成長温度が等しいと、MOCVD法を実行す
るときの温度調節が容易になる。
The above-mentioned temperature of about 1000 ° C. corresponds to the growth of the second group III nitride compound semiconductor layer (element function constituting layer) formed on the first group III nitride compound semiconductor layer (buffer layer). Substantially equal to temperature. Therefore, the first III
The growth temperature at the time of forming the group nitride-based compound semiconductor by the MOCVD method is preferably 600 to 1200 ° C, more preferably 800 to 1200 ° C. When the growth temperatures of the first group III nitride compound semiconductor layer (buffer layer) and the second group III nitride compound semiconductor (element functional constituent layer) are equal, when MOCVD is performed, Temperature control becomes easy.

【0020】下地層の上へスパッタ法により第一のIII
族窒化物系化合物半導体層からなるバッファ層を形成し
た場合にも、MOCVD法(成長温度:1000℃)で
バッファ層を形成した場合と同等かそれ以上に好適な結
晶性のバッファ層を得られる。従って、第一のIII族窒
化物系化合物半導体層の上に形成される第二のIII族窒
化物系化合物半導体層の結晶性も向上する(図7参
照)。更には、スパッタ法により第一のIII族窒化物系
化合物半導体層(バッファ層)を形成すると、MOCV
D法と比べて原材料にTMAやTMIなどの高価な有機
金属を要しない。よって、安価に素子を形成できること
となる。
The first III is formed on the underlayer by sputtering.
Even when a buffer layer made of a group III nitride compound semiconductor layer is formed, a crystalline buffer layer having a crystalline property that is equal to or better than that obtained when the buffer layer is formed by the MOCVD method (growth temperature: 1000 ° C.) can be obtained. . Therefore, the crystallinity of the second group III nitride compound semiconductor layer formed on the first group III nitride compound semiconductor layer is also improved (see FIG. 7). Furthermore, when a first group III nitride compound semiconductor layer (buffer layer) is formed by sputtering, the MOCV
Compared with the method D, raw materials do not require expensive organic metals such as TMA and TMI. Therefore, an element can be formed at low cost.

【0021】以下、上記段落で説明した第一のIII族窒
化物系化合物半導体及びその上に形成される第二のIII
族窒化物系化合物半導体の結晶性向上を評価するための
実験例について説明する。 (実験例1)チタンをターゲットに窒素ガスを導入して
反応性DCマグネトロンスパッタ法によりサファイア基
板上に窒化チタンからなる下地層(膜厚:3000Å)
を形成し、更にターゲットをアルミニウムに交換して反
応性DCマグネトロンスパッタ法を実行し、AlNから
なるバッファ層(膜厚:600Å)を形成した。
Hereinafter, the first group III nitride compound semiconductor described in the above paragraph and the second group III nitride compound semiconductor formed thereon
An experimental example for evaluating the improvement in the crystallinity of a group III nitride compound semiconductor will be described. (Experimental example 1) An underlayer made of titanium nitride on a sapphire substrate by a reactive DC magnetron sputtering method by introducing nitrogen gas with titanium as a target (film thickness: 3000 °)
Was formed, and the target was replaced with aluminum, and a reactive DC magnetron sputtering method was performed to form a buffer layer (thickness: 600 °) made of AlN.

【0022】下地層(窒化チタン)の(200)面に合
わせたX線回折装置測定のφ(PHI)スキャンの結果
から、またバッファ層(AlN)の(10−12)面の
φ(PHI)スキャンの結果から、それぞれ6回対称の
ピークが確認でき、単結晶あるいは単結晶に近い結晶性
を持つTiN、AlNが成膜できた。これを敷衍すれ
ば、金属窒化物、即ち窒化チタン、窒化ジルコニウム、
窒化ハフニウム及び窒化タンタルの中から選ばれる1種
又は2種以上を含んでなる下地層の上にスパッタ法によ
り形成された第一のIII族窒化物系化合物半導体層は、
その上に素子機能部分を構成する第二のIII族窒化物系
化合物半導体を成長させるのに好ましい結晶性を有した
ものとなる。
From the results of the φ (PHI) scan of the X-ray diffractometer measured for the (200) plane of the underlayer (titanium nitride), and the φ (PHI) of the (10-12) plane of the buffer layer (AlN) From the results of the scan, six-fold symmetrical peaks were confirmed, and TiN and AlN having a single crystal or crystallinity close to a single crystal could be formed. To extend this, metal nitrides: titanium nitride, zirconium nitride,
A first group III nitride-based compound semiconductor layer formed by a sputtering method on an underlayer containing one or more selected from hafnium nitride and tantalum nitride,
Crystals having favorable crystallinity for growing a second group III nitride compound semiconductor constituting an element functional portion thereon are obtained.

【0023】同様にシリコン基板を用いた場合の評価を
行ったので、以下に説明する。 (実験例2)シリコン基板の上に蒸着によりAl層(1
00Å)を形成する。その後、チタンをターゲットに窒
素ガスを導入して反応性DCマグネトロンスパッタ法に
よりAl層上に窒化チタンからなる下地層(膜厚:30
00Å)を形成し、更にターゲットをアルミニウムに交
換して反応性DCマグネトロンスパッタ法を実行し、A
lNからなるバッファ層(膜厚:600Å)を形成し
た。
Similarly, the evaluation using a silicon substrate was performed, and will be described below. (Experimental example 2) An Al layer (1) was deposited on a silicon substrate by vapor deposition.
00Å). Thereafter, an underlayer (thickness: 30) made of titanium nitride is formed on the Al layer by reactive DC magnetron sputtering by introducing nitrogen gas with titanium as a target.
00Å), the target was replaced with aluminum, and a reactive DC magnetron sputtering method was performed.
A buffer layer (film thickness: 600 °) made of 1N was formed.

【0024】当該サンプルにおける下地層(窒化チタ
ン)の(200)面のφ(PHI)スキャンと当該サン
プルにおけるバッファ層(AlN)の(10−12)面
のφ(PHI)スキャンの結果から6回対称のピークが
確認でき、窒化チタン及びAlNからなるバッファ層の
結晶はc軸配向した単結晶であるか、若しくはこれに近
い結晶であることがわかる。これを敷衍すれば、金属窒
化物、即ち窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層の上にスパッタ法により形成され
た第一のIII族窒化物系化合物半導体層は、その上に素
子機能部分を構成する第二のIII族窒化物系化合物半導
体を成長させるのに好ましい結晶性を有したものとな
る。また、これらの結果から、基板の材質が問われない
ことがわかる。
Six times from the results of the φ (PHI) scan of the (200) plane of the underlayer (titanium nitride) in the sample and the φ (PHI) scan of the (10-12) plane of the buffer layer (AlN) in the sample. A symmetrical peak can be confirmed, and it can be seen that the crystal of the buffer layer made of titanium nitride and AlN is a c-axis oriented single crystal or a crystal close to this. To extend this, a first layer formed by sputtering on a metal nitride, that is, an underlayer containing at least one selected from titanium nitride, zirconium nitride, hafnium nitride, and tantalum nitride, is used. The group III nitride-based compound semiconductor layer has crystallinity suitable for growing a second group III nitride-based compound semiconductor constituting an element functional portion thereon. In addition, it can be seen from these results that the material of the substrate is not limited.

【0025】図7は実験例1で得られたサンプルの上に
更にGaN(膜厚:2.5μm)をMOCVD法(成長
温度:1100℃)で形成したときの当該GaN層のX
線ロッキングカーブである。その半値幅は19sであ
り、GaN層が高品質であることがわかる。
FIG. 7 shows the X of the GaN layer when GaN (film thickness: 2.5 μm) was further formed on the sample obtained in Experimental Example 1 by MOCVD (growth temperature: 1100 ° C.).
It is a line rocking curve. The half width is 19 s, which indicates that the GaN layer is of high quality.

【0026】実験例1において窒化チタンとAlN層の
膜厚を変化させ、その上に上記条件でGaN層を形成
し、このGaN層のX線ロッキングカーブを測定した。
結果を表1に示す。
In Experimental Example 1, the thickness of the titanium nitride and AlN layers was changed, a GaN layer was formed thereon under the above conditions, and the X-ray rocking curve of the GaN layer was measured.
Table 1 shows the results.

【表1】 [Table 1]

【0027】表1の結果から、窒化チタンとAlN層の
膜厚の如何にかかわらず、結晶性のよいGaN層が得ら
れた。敷衍すれば、金属窒化物、即ち窒化チタン、窒化
ジルコニウム、窒化ハフニウム及び窒化タンタルの中か
ら選ばれる1種又は2種以上を含んでなる下地層の上に
MOCVD法(成長温度:600〜1200℃若しくは
第二のIII族窒化物系化合物半導体と同じ成長温度)に
よるか又はスパッタ法により第一のIII族窒化物系化合
物半導体層(バッファ層)を形成するとき、両者の膜厚
の如何にかかわらず、その上へ第二のIII族窒化物系化
合物半導体(素子機能部分)を結晶性よく成長させるこ
とができる。
From the results shown in Table 1, a GaN layer having good crystallinity was obtained regardless of the thickness of the titanium nitride and AlN layers. To be more specific, the MOCVD method (growth temperature: 600 to 1200 ° C.) is performed on an underlayer containing one or two or more selected from metal nitrides, that is, titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride. Or, when the first group III nitride compound semiconductor layer (buffer layer) is formed by the sputtering method or the same growth temperature as the second group III nitride compound semiconductor, regardless of the film thickness of both. Instead, a second group III nitride compound semiconductor (device functional portion) can be grown thereon with good crystallinity.

【0028】次に、この発明の実施例について説明す
る。 (第1実施例)この実施例は発光ダイオード10であ
り、その構成を図8に示す。
Next, an embodiment of the present invention will be described. (First Embodiment) This embodiment is a light-emitting diode 10, and its structure is shown in FIG.

【0029】各層のスペックは次の通りである。 層 : 組成:ドーパント (膜厚) pクラッド層 18 : p−GaN:Mg (0.3μm) 発光層 17 : 超格子構造 量子井戸層 : In0.15Ga0.85N (35Å) バリア層 : GaN (35Å) 量子井戸層とバリア層の繰り返し数:1〜10 nクラッド層 16 : n−GaN:Si (4μm) バッファ層 15 : AlN (600Å) TiN層 14 : TiN単結晶 (3000Å) 基板 11a : サファイア (300μm)The specifications of each layer are as follows. Layer: Composition: Dopant (thickness) P-cladding layer 18: p-GaN: Mg (0.3 μm) Emitting layer 17: Superlattice structure Quantum well layer: In 0.15 Ga 0.85 N (35 °) Barrier layer: GaN (35 °) Number of repetitions of quantum well layer and barrier layer: 1 to 10 n cladding layer 16: n-GaN: Si (4 μm) buffer layer 15: AlN (600 °) TiN layer 14: TiN single crystal (3000 °) substrate 11a: Sapphire (300μm)

【0030】nクラッド層16は発光層17側の低電子
濃度n-層とバッファ層15側の高電子濃度n+層とか
らなる2層構造とすることができる。発光層17は超格
子構造のものに限定されない。発光素子の構成としては
シングルへテロ型、ダブルへテロ型及びホモ接合型のも
のなどを用いることができる。発光層17とpクラッド
層18との間にマグネシウム等のアクセプタをドープし
たバンドギャップの広いAlInGa1−X−Y
(X=0,Y=0,X=Y=0を含む)層を介在させることができ
る。これは発光層17中に注入された電子がpクラッド
層18に拡散するのを防止するためである。pクラッド
層18を発光層17側の低ホール濃度p−層と電極側の
高ホール濃度p+層とからなる2層構造とすることがで
きる。
The n-cladding layer 16 can have a two-layer structure including a low electron concentration n− layer on the light emitting layer 17 side and a high electron concentration n + layer on the buffer layer 15 side. The light emitting layer 17 is not limited to the super lattice structure. As a structure of the light emitting element, a single hetero type, a double hetero type, a homo junction type, or the like can be used. Wide Al X bandgap doped with an acceptor of magnesium or the like between the light emitting layer 17 and the p-cladding layer 18 In Y Ga 1-X- Y N
(Including X = 0, Y = 0, X = Y = 0) layers can be interposed. This is to prevent electrons injected into the light emitting layer 17 from diffusing into the p clad layer 18. The p-cladding layer 18 may have a two-layer structure including a low hole concentration p− layer on the light emitting layer 17 side and a high hole concentration p + layer on the electrode side.

【0031】サファイア基板のa面上にTiN14層を
反応性DCマグネトロンスパッタ法により形成する。更
に、ターゲットをAlに交換し、反応性DCマグネトロ
ンスパッタ法により、AlN層を形成する。その後、A
lN、TiN/サファイアサンプルをスパッタ装置から
MOCVD装置のチャンバ内へ移し変える。このチャン
バ内へ水素ガスを流通させながら当該サンプルを110
0℃まで昇温させて5分間維持する。
A TiN14 layer is formed on the a-plane of the sapphire substrate by a reactive DC magnetron sputtering method. Further, the target is replaced with Al, and an AlN layer is formed by a reactive DC magnetron sputtering method. Then A
The 1N, TiN / sapphire sample is transferred from the sputtering apparatus into the chamber of the MOCVD apparatus. While flowing hydrogen gas into this chamber, the sample is
Heat to 0 ° C. and maintain for 5 minutes.

【0032】その後、温度を1100℃に保持してnク
ラッド層16以降の第二のIII族窒化物系化合物半導体
層を常法(MOCVD法)に従い形成する。この成長法
においては、アンモニアガスとIII族元素のアルキル化
合物ガス、例えばトリメチルガリウム(TMG)、トリ
メチルアルミニウム(TMA)やトリメチルインジウム
(TMI)とを適当な温度に加熱された基板上に供給し
て熱分解反応させ、もって所望の結晶を基板の上に成長
させる。このようにして形成された本実施例の第二のII
I族窒化物系化合物半導体層の結晶性は好ましいもので
ある。
Thereafter, while maintaining the temperature at 1100 ° C., a second group III nitride-based compound semiconductor layer after the n-cladding layer 16 is formed according to a conventional method (MOCVD method). In this growth method, ammonia gas and an alkyl compound gas of a group III element, for example, trimethylgallium (TMG), trimethylaluminum (TMA) or trimethylindium (TMI) are supplied onto a substrate heated to an appropriate temperature. A thermal decomposition reaction is performed to grow a desired crystal on the substrate. The second II of the present embodiment thus formed
The crystallinity of the group I nitride-based compound semiconductor layer is preferable.

【0033】透光性電極19は金を含む薄膜であり、p
クラッド層18の上面の実質的な全面を覆って積層され
る。p電極20も金を含む材料で構成されており、蒸着
により透光性電極19の上に形成される。n電極21は
エッチングにより露出されたn−GaN層16の面へ蒸
着により形成される。
The translucent electrode 19 is a thin film containing gold.
The cladding layer 18 is laminated so as to cover substantially the entire upper surface. The p-electrode 20 is also made of a material containing gold, and is formed on the translucent electrode 19 by vapor deposition. The n-electrode 21 is formed by vapor deposition on the surface of the n-GaN layer 16 exposed by etching.

【0034】図8の構成の発光ダイオード10に電流値
20、50、100mAを流すと図9に示す発光(EL
スペクトル)を実現した。砲弾型のケースに封入したと
き、1cd以上の発光強度があった。
When current values of 20, 50 and 100 mA are passed through the light emitting diode 10 having the structure shown in FIG. 8, the light emission (EL) shown in FIG.
Spectrum). When sealed in a shell-type case, the light emission intensity was 1 cd or more.

【0035】(第2実施例)第2実施例の発光ダイオー
ド22を図10に示す。なお、第1実施例と同一の要素
には同一の符号を付してその説明を省略する。 層 : 組成:ドーパント (膜厚) pクラッド層 18 : p−GaN:Mg (0.3μm) 発光層 17 : 超格子構造 量子井戸層 : In0.15Ga0.85N (35Å) バリア層 : GaN (35Å) 量子井戸層とバリア層の繰り返し数:1〜10 nクラッド層 16 : n−GaN:Si (4μm) バッファ層 15 : AlN (600Å) TiN層 14 : TiN単結晶 (3000Å) Al層 12 : Al (100Å) 基板 11 : Si(111) (300μm)
(Second Embodiment) FIG. 10 shows a light emitting diode 22 according to a second embodiment. The same elements as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Layer: Composition: Dopant (thickness) P-cladding layer 18: p-GaN: Mg (0.3 μm) Emitting layer 17: Superlattice structure Quantum well layer: In 0.15 Ga 0.85 N (35 °) Barrier layer: GaN (35 °) Number of repetitions of quantum well layer and barrier layer: 1 to 10 n clad layer 16: n-GaN: Si (4 μm) buffer layer 15: AlN (600 °) TiN layer 14: TiN single crystal (3000 °) Al layer 12 : Al (100 mm) substrate 11: Si (111) (300 μm)

【0036】Si(111)面に形成されるAl層は汎
用的な蒸着方法やスパッタ法によりエピタキシャル成長
する。TiN層14以降の成長方法は第1実施例と同じ
である。なお、Si基板層11がn電極となる。そして
その所望の位置にワイヤーがボンディングされる。
The Al layer formed on the Si (111) plane is epitaxially grown by a general-purpose deposition method or sputtering method. The growth method after the TiN layer 14 is the same as in the first embodiment. Note that the Si substrate layer 11 becomes an n-electrode. Then, a wire is bonded at the desired position.

【0037】(第3実施例)図11にこの発明の第3の
実施例の半導体素子を示す。この実施例の半導体素子は
発光ダイオード32である。なお、図10と同一の要素
には同一の符号を付してその説明を省略する。各層のス
ペックは次の通りである。 層 : 組成:ドーパント (膜厚) nクラッド層 28 : n−GaN:Si (0.3μm) 発光層 17 : 超格子構造 量子井戸層 : In0.15Ga0.85N (35Å) バリア層 : GaN (35Å) 量子井戸層とバリア層の繰り返し数:1〜10 pクラッド層 26 : p−GaN:Mg (4μm) バッファ層 15 : AlN (600Å) TiN層 14 : TiN単結晶 (3000Å) Al層 12 : Al (100Å) 基板 11 : Si(111) (300μm)
(Third Embodiment) FIG. 11 shows a semiconductor device according to a third embodiment of the present invention. The semiconductor device of this embodiment is a light emitting diode 32. The same elements as those in FIG. 10 are denoted by the same reference numerals, and description thereof will be omitted. The specifications of each layer are as follows. Layer: Composition: Dopant (thickness) n-cladding layer 28: n-GaN: Si (0.3 μm) Light-emitting layer 17: superlattice structure Quantum well layer: In 0.15 Ga 0.85 N (35 °) Barrier layer: GaN (35 °) Number of repetitions of quantum well layer and barrier layer: 1 to 10 p cladding layer 26: p-GaN: Mg (4 μm) buffer layer 15: AlN (600 °) TiN layer 14: TiN single crystal (3000 °) Al layer 12 : Al (100 mm) substrate 11: Si (111) (300 μm)

【0038】図11に示すように、バッファ層15の上
にpクラッド層26、発光層17及びnクラッド層28
を順に成長させて発光ダイオード32が構成される。こ
の素子32の場合、抵抗値の低いnクラッド層28が最
上面となるのでここの透光性電極(図10の符号19参
照)を省略することが可能となる。図の符号30はn電
極である。Si基板11はそのままp電極として利用で
きる。
As shown in FIG. 11, a p-cladding layer 26, a light-emitting layer 17, and an n-cladding layer 28
Are sequentially grown to form the light emitting diode 32. In the case of the element 32, since the n-cladding layer 28 having a low resistance value is the uppermost surface, the light-transmitting electrode (see reference numeral 19 in FIG. 10) can be omitted. Reference numeral 30 in the figure denotes an n-electrode. The Si substrate 11 can be used as it is as a p-electrode.

【0039】上記の実施例では、バッファ層をDCマグ
ネトロンスパッタ法で形成したが、これをMOCVD法
等(但し、成長温度は1000℃の高温である)で形成
することもできる。本発明が適用される素子は上記の発
光ダイオードに限定されるものではなく、受光ダイオー
ド、レーザダイオード、太陽電池等の光素子の他、整流
器、サイリスタ及びトランジスタ等のバイポーラ素子、
FET等のユニポーラ素子並びにマイクロウェーブ素子
などの電子デバイスにも適用できる。また、これらの素
子の中間体としての積層体にも本発明は適用されるもの
である。
In the above embodiment, the buffer layer is formed by the DC magnetron sputtering method, but it can be formed by the MOCVD method or the like (however, the growth temperature is as high as 1000 ° C.). The element to which the present invention is applied is not limited to the light emitting diode described above, and other light elements such as a light receiving diode, a laser diode, and a solar cell, as well as rectifiers, bipolar elements such as thyristors and transistors,
It is also applicable to electronic devices such as unipolar devices such as FETs and microwave devices. The present invention is also applicable to a laminate as an intermediate of these elements.

【0040】この発明は上記発明の実施の形態及び実施
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で当業者が想到し得る種々の変形態
様を包含する。
The present invention is not limited to the description of the above-described embodiments and examples, but includes various modifications that can be made by those skilled in the art without departing from the scope of the claims.

【0041】以下、次の事項を開示する (11) 基板と、該基板の上に形成された窒化チタ
ン、窒化ジルコニウム、窒化ハフニウム及び窒化タンタ
ルの中から選ばれる1種又は2種以上を含んでなる下地
層と、該下地層の上に形成されたIII族窒化物系化合物
半導体層と、を備えてなる積層体。 (12) 前記基板はサファイア、炭化シリコン、窒化
ガリウム、シリコン、リン化ガリウム若しくは砒化ガリ
ウムである、ことを特徴とする(11)に記載の積層
体。 (13) 前記基板は立方晶材料からなり、その(11
1)面に前記下地層が形成される、ことを特徴とする
(11)又は(12)に記載の積層体。 (14) 前記下地層と前記III族窒化物系化合物半導
体層との間にチタン層が介在される、ことを特徴とする
(11)〜(13)のいずれかに記載の積層体。 (15) 前記III族窒化物系化合物半導体層の形成前
に、前記下地層は600〜1200℃で熱処理されたも
のである、ことを特徴とする(11)〜(14)のいず
れかに記載の積層体。 (16) 前記III族窒化物系化合物半導体層はバッフ
ァ層である、ことを特徴とする(11)〜(15)のい
ずれかに記載の積層体。 (17) 前記バッファ層の上に素子機能部分を構成す
る第二のIII族窒化物系化合物半導体層が形成され、前
記バッファ層は前記第二のIII族窒化物系化合物半導体
層の成長温度と実質的に同じか若しくは高温でMOCV
D法により形成されたものである、ことを特徴とする
(16)に記載の積層体。 (18) 前記バッファ層はスパッタ法、蒸着法若しく
はイオンプレーティング法により形成されたものであ
る、ことを特徴とする(16)に記載の積層体。 (21) 基板の上に窒化チタン、窒化ハフニウム、窒
化ジルコニウム及び窒化タンタルから選ばれる1種又は
2種以上を含んでなる下地層を形成し、該下地層を60
0〜1200℃で熱処理し、該下地層の上にIII族窒化
物系化合物半導体層を形成する、ことを特徴とするIII
族窒化物系化合物半導体素子の製造方法。 (22) 前記熱処理温度は800〜1200℃であ
る、ことを特徴とする(21)に記載の製造方法。 (23) 前記熱処理は水素雰囲気下で行われる、こと
を特徴とする(21)又は(22)に記載の製造方法。 (24) 前記熱処理は真空下で行われる、ことを特徴
とする(21)又は(22)に記載の製造方法。 (31) 基板と、該基板の上に形成された窒化チタ
ン、窒化ジルコニウム、窒化ハフニウム及び窒化タンタ
ルの中から選ばれる1種又は2種以上を含んでなる下地
層と、該下地層の上に形成されたIII族窒化物系化合物
半導体層と、を備えてなる素子であって、前記下地層は
600〜1200℃で熱処理されたものである、ことを
特徴とするIII族窒化物系化合物半導体素子。 (32) 前記熱処理温度は800〜1200℃であ
る、ことを特徴とする(31)に記載の素子。 (33) 前記熱処理は水素雰囲気下で行われる、こと
を特徴とする(31)又は(32)に記載の素子。 (34) 前記熱処理は真空下で行われる、ことを特徴
とする(31)又は(32)に記載の素子。 (41) 基板の上に窒化チタン、窒化ハフニウム、窒
化ジルコニウム及び窒化タンタルから選ばれる1種又は
2種以上を含んでなる下地層を形成し、該下地層を60
0〜1200℃で熱処理し、該下地層の上にIII族窒化
物系化合物半導体層を形成する、ことを特徴とする積層
体の製造方法。 (42) 前記熱処理温度は800〜1200℃であ
る、ことを特徴とする(41)に記載の製造方法。 (43) 前記熱処理は水素雰囲気下で行われる、こと
を特徴とする(41)又は(42)に記載の製造方法。 (44) 前記熱処理は真空下で行われる、ことを特徴
とする(41)又は(42)に記載の製造方法。 (51) 基板と、該基板の上に形成された窒化チタ
ン、窒化ジルコニウム、窒化ハフニウム及び窒化タンタ
ルの中から選ばれる1種又は2種以上を含んでなる下地
層と、該下地層の上に形成されたIII族窒化物系化合物
半導体層と、を備えてなる積層体であって、前記下地層
は600〜1200℃で熱処理されたものである、こと
を特徴とする積層体。 (52) 前記熱処理温度は800〜1200℃であ
る、ことを特徴とする(51)に記載の積層体。 (53) 前記熱処理は水素雰囲気下で行われる、こと
を特徴とする(51)又は(52)に記載の積層体。 (54) 前記熱処理は真空下で行われる、ことを特徴
とする(51)又は(52)に記載の積層体。 (61) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板を準備し、前記下地
層の上へ、その後にMOCVD法により形成される素子
機能部分を構成する第二のIII族窒化物系化合物半導体
層の成長温度と実質的に同じ温度あるいはそれより高い
温度で、第一のIII族窒化物系化合物半導体からなるバ
ッファ層をMOCVD法により形成する、ことを特徴と
するIII族窒化物系化合物半導体素子の製造方法。 (62) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板を準備し、前記下地
層の上へ、第1のIII族窒化物系化合物半導体からなる
バッファ層を600〜1200℃の成長温度でMOCV
D法により形成し、該バッファ層の上に第二のIII族窒
化物系化合物半導体層を形成する、ことを特徴とするII
I族窒化物系化合物半導体素子の製造方法。 (63) 前記バッファ層の成長温度が800〜120
0℃である、ことを特徴とする(62)に記載の製造方
法。 (64) 前記バッファ層の成長温度が約1000℃で
ある、ことを特徴とする(62)に記載の製造方法。 (65) 前記バッファ層はAlGa1−aN(0≦
a≦1)からなる、ことを特徴とする(61)〜(6
4)のいずれかに記載の製造方法。 (66) 前記バッファ層はAlNからなる、ことを特
徴とする(61)〜(64)のいずれかに記載の製造方
法。 (67) 前記下地層は窒化チタンからなり、前記バッ
ファ層はAlNからなる、ことを特徴とする(61)〜
(64)のいずれかに記載の製造方法。 (68) 前記バッファ層を形成する前に、前記下地層
を熱処理する、ことを特徴とする(61)〜(67)の
いずれかに記載の製造方法。 (69) 前記熱処理は水素雰囲気若しくは真空雰囲気
で行う、ことを特徴とする(68)に記載の製造方法。 (71) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板と、前記下地層の上
に形成される第一のIII族窒化物系化合物半導体層から
なるバッファ層と、該バッファ層の上に素子機能部分を
構成する第二のIII族窒化物系化合物半導体層と、を備
えてなり、前記バッファ層は前記第二のIII族窒化物系
化合物半導体層の成長温度と実質的に同じ温度あるいは
それより高い温度でMOCVD法により形成されたもの
である、ことを特徴とするIII族窒化物系化合物半導体
素子。 (72) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板と、前記下地層の上
に形成される第一のIII族窒化物系化合物半導体層から
なるバッファ層と、該バッファ層の上に素子機能部分を
構成する第二のIII族窒化物系化合物半導体層と、を備
えてなり、前記バッファ層は600〜1200℃の成長
温度でMOCVD法により形成されたものである、こと
を特徴とするIII族窒化物系化合物半導体素子。 (73) 前記バッファ層の成長温度が800〜120
0℃である、ことを特徴とする(72)に記載の素子。 (74) 前記バッファ層の成長温度が約1000℃で
ある、ことを特徴とする(72)に記載の素子。 (75) 前記バッファ層はAlGa1−aN(0≦
a≦1)からなる、ことを特徴とする(71)〜(7
4)のいずれかに記載の素子。 (76) 前記バッファ層はAlNからなる、ことを特
徴とする(71)〜(74)のいずれかに記載の素子。 (77) 前記下地層は窒化チタンからなり、前記バッ
ファ層はAlNからなる、ことを特徴とする(71)〜
(74)のいずれかに記載の素子。 (78) 前記バッファ層を形成する前に、前記下地層
を熱処理する、ことを特徴とする(71)〜(77)の
いずれかに記載の素子。 (79) 前記熱処理は水素雰囲気若しくは真空雰囲気
で行う、ことを特徴とする(78)に記載の素子。 (81) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板を準備し、前記下地
層の上へ、その後にMOCVD法により形成される素子
機能部分を構成する第二のIII族窒化物系化合物半導体
層の成長温度と実質的に同じ温度或いはそれより高い温
度で、第一のIII族窒化物系化合物半導体からなるバッ
ファ層をMOCVD法により形成する、ことを特徴とす
る積層体の製造方法。 (82) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板を準備し、前記下地
層の上へ、第1のIII族窒化物系化合物半導体からなる
バッファ層を600〜1200℃の成長温度でMOCV
D法により形成し、該バッファ層の上に第二のIII族窒
化物系化合物半導体層を形成する、ことを特徴とする積
層体の製造方法。 (83) 前記バッファ層の成長温度が800〜120
0℃である、ことを特徴とする(82)に記載の製造方
法。 (84) 前記バッファ層の成長温度が約1000℃で
ある、ことを特徴とする(82)に記載の製造方法。 (85) 前記バッファ層はAlGa1−aN(0≦
a≦1)からなる、ことを特徴とする(81)〜(8
4)のいずれかに記載の製造方法。 (86) 前記バッファ層はAlNからなる、ことを特
徴とする(81)〜(84)のいずれかに記載の製造方
法。 (87) 前記下地層は窒化チタンからなり、前記バッ
ファ層はAlNからなる、ことを特徴とする(81)〜
(84)のいずれかに記載の製造方法。 (88) 前記バッファ層を形成する前に、前記下地層
を熱処理する、ことを特徴とする(81)〜(87)の
いずれかに記載の製造方法。 (89) 前記熱処理は水素雰囲気若しくは真空雰囲気
で行う、ことを特徴とする(88)に記載の製造方法。 (91)前記下地層の上に形成される第一のIII族窒化
物系化合物半導体層からなるバッファ層と、該バッファ
層の上に素子機能部分を構成するための第二のIII族窒
化物系化合物半導体層と、を備えてなり、前記バッファ
層は前記第二のIII族窒化物系化合物半導体層と実質的
に同じ温度あるいはそれより高い温度でMOCVD法に
より形成されたものである、ことを特徴とする積層体。 (92) 窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム及び窒化タンタルの中から選ばれる1種又は2種以
上を含んでなる下地層を有する基板と、前記下地層の上
に形成される第一のIII族窒化物系化合物半導体層から
なるバッファ層と、該バッファ層の上に素子機能部分を
構成するための第二のIII族窒化物系化合物半導体層
と、を備えてなり、前記バッファ層は600〜1200
℃の成長温度でMOCVD法により形成されたものであ
る、ことを特徴とする積層体。 (93) 前記バッファ層の成長温度が800〜120
0℃である、ことを特徴とする(92)に記載の積層
体。 (94) 前記バッファ層の成長温度が約1000℃で
ある、ことを特徴とする(92)に記載の積層体。 (95) 前記バッファ層はAlGa1−aN(0≦
a≦1)からなる、ことを特徴とする(91)〜(9
4)のいずれかに記載の積層体。 (96) 前記バッファ層はAlNからなる、ことを特
徴とする(91)〜(94)のいずれかに記載の積層
体。 (97) 前記下地層は窒化チタンからなり、前記バッ
ファ層はAlNからなる、ことを特徴とする(91)〜
(94)のいずれかに記載の積層体。 (98) 前記バッファ層を形成する前に、前記下地層
を熱処理する、ことを特徴とする(91)〜(97)の
いずれかに記載の積層体。 (99) 前記熱処理は水素雰囲気若しくは真空雰囲気
で行う、ことを特徴とする(98)に記載の積層体。 (101) 窒化チタン、窒化ジルコニウム、窒化ハフ
ニウム及び窒化タンタルから選ばれる1種又は2種を含
んでなる下地層を有する基板を準備し、前記下地層の上
へ第一のIII族窒化物系化合物半導体層よりなるバッフ
ァ層をMOCVD法以外の方法により形成し、前記バッ
ファ層の上に素子機能部分となる第二のIII族窒化物系
化合物半導体層を形成する、ことを特徴とするIII族窒
化物系化合物半導体素子の製造方法。 (102) 前記バッファ層はAlGa1−aN(0
≦a≦1)からなる、ことを特徴とする(101)に記
載の製造方法。 (103) 前記バッファ層はAlNからなる、ことを
特徴とする(101)に記載の製造方法。 (104) 前記下地層は窒化チタンからなり、前記バ
ッファ層はAlNからなる、ことを特徴とする(10
1)に記載の製造方法。 (105) 前記バッファ層はDCマグネトロンスパッ
タ法により形成される、ことを特徴とする(101)に
記載の製造方法。 (106) 前記バッファ層を形成する前に、前記下地
層を有する基板を熱処理する、ことを特徴とする(10
1)〜(105)のいずれかに記載の製造方法。 (107) 前記熱処理は水素雰囲気若しくは真空雰囲
気で行う、ことを特徴とする(106)に記載の製造方
法。 (108) 前記下地層の上に形成されたバッファ層を
水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱
処理し、その後前記第二のIII族窒化物系化合物半導体
層を形成する、ことを特徴とする(101)〜(10
7)のいずれかに記載の製造方法。 (111) 金属窒化物からなる下地層を有する基板
と、前記下地層の上に形成される第一のIII族窒化物系
化合物半導体層からなるバッファ層と、該バッファ層の
上に形成される素子機能部分となる第二のIII族窒化物
系化合物半導体層と、を備えてなり、前記バッファ層が
MOCVD法以外の方法により形成されたものである、
ことを特徴とするIII族窒化物系化合物半導体素子。 (112) 前記バッファ層はAlGa1−aN(0
≦a≦1)からなる、ことを特徴とする(111)に記
載の素子。 (113) 前記バッファ層はAlNからなる、ことを
特徴とする(111)に記載の素子。 (114) 前記下地層は窒化チタンからなり、前記バ
ッファ層はAlNからなる、ことを特徴とする(11
1)に記載の素子。 (115) 前記バッファ層はDCマグネトロンスパッ
タ法により形成される、ことを特徴とする(111)に
記載の素子。 (116) 前記バッファ層を形成する前に、前記下地
層を有する基板を熱処理する、ことを特徴とする(11
1)〜(115)のいずれかに記載の素子。 (117) 前記熱処理は水素雰囲気若しくは真空雰囲
気で行う、ことを特徴とする(116)に記載の素子。 (118) 前記下地層の上に形成されたバッファ層を
水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱
処理し、その後前記第二のIII族窒化物系化合物半導体
層を形成する、ことを特徴とする(111)〜(11
7)のいずれかに記載の素子。 (121) 窒化チタン、窒化ジルコニウム、窒化ハ
フニウム及び窒化タンタルの中から選ばれる1種又は2
種以上を含んでなる下地層を有する基板を準備し、前記
金属窒化物層の上へ第一のIII族窒化物系化合物半導体
層よりなるバッファ層をMOCVD法以外の方法により
形成し、前記バッファ層の上に素子機能部分となる第二
のIII族窒化物系化合物半導体層を形成する、ことを特
徴とする積層体の製造方法。 (122) 前記バッファ層はAlGa1−aN(0
≦a≦1)からなる、ことを特徴とする(121)に記
載の製造方法。 (123) 前記バッファ層はAlNからなる、ことを
特徴とする(121)に記載の製造方法。 (124) 前記下地層は窒化チタンからなり、前記バ
ッファ層はAlNからなる、ことを特徴とする(12
1)に記載の製造方法。 (125) 前記バッファ層はDCマグネトロンスパッ
タ法により形成される、ことを特徴とする(121)に
記載の製造方法。 (126) 前記バッファ層を形成する前に、前記下地
層を有する基板を熱処理する、ことを特徴とする(12
1)〜(125)のいずれかに記載の製造方法。 (127) 前記熱処理は水素雰囲気若しくは真空雰囲
気で行う、ことを特徴とする(126)に記載の製造方
法。 (128) 前記下地層の上に形成されたバッファ層を
水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱
処理し、その後前記第二のIII族窒化物系化合物半導体
層を形成する、ことを特徴とする(121)〜(12
7)のいずれかに記載の製造方法。 (131) 窒化チタン、窒化ジルコニウム、窒化
ハフニウム及び窒化タンタルの中から選ばれる1種又は
2種以上を含んでなる下地層を有する基板と、前記下地
層の上に形成される第一のIII族窒化物系化合物半導体
層からなるバッファ層と、該バッファ層の上に形成され
る素子機能部分となる第二のIII族窒化物系化合物半導
体層と、を備えてなり、前記バッファ層がMOCVD法
以外の方法により形成されたものである、ことを特徴と
する積層体。 (132) 前記バッファ層はAlGa1−aN(0
≦a≦1)からなる、ことを特徴とする(131)に記
載の積層体。 (133) 前記バッファ層はAlNからなる、ことを
特徴とする(131)に記載の積層体。 (134) 前記下地層は窒化チタンからなり、前記バ
ッファ層はAlNからなる、ことを特徴とする(13
1)に記載の積層体。 (135) 前記バッファ層はDCマグネトロンスパッ
タ法により形成される、ことを特徴とする(131)に
記載の積層体。 (136) 前記バッファ層を形成する前に、前記下地
層を有する基板を熱処理する、ことを特徴とする(13
1)〜(135)のいずれかに記載の積層体。 (137) 前記熱処理は水素雰囲気若しくは真空雰囲
気で行う、ことを特徴とする(136)に記載の積層
体。 (138) 前記下地層の上に形成されたバッファ層を
水素ガスとアンモニアガスとの混合ガスの雰囲気下で熱
処理し、その後前記第二のIII族窒化物系化合物半導体
層を形成する、ことを特徴とする(131)〜(13
7)のいずれかに記載の積層体。
The following items are disclosed below: (11) Including a substrate and one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride formed on the substrate A laminate comprising: a base layer formed of: a group III nitride-based compound semiconductor layer formed on the base layer; (12) The laminate according to (11), wherein the substrate is sapphire, silicon carbide, gallium nitride, silicon, gallium phosphide, or gallium arsenide. (13) The substrate is made of a cubic material, and (11)
1) The laminate according to (11) or (12), wherein the underlayer is formed on a surface. (14) The laminate according to any one of (11) to (13), wherein a titanium layer is interposed between the underlayer and the group III nitride compound semiconductor layer. (15) The method according to any one of (11) to (14), wherein the underlayer is heat-treated at 600 to 1200 ° C. before the formation of the group III nitride compound semiconductor layer. Laminate. (16) The laminate according to any one of (11) to (15), wherein the group III nitride-based compound semiconductor layer is a buffer layer. (17) A second group III nitride-based compound semiconductor layer constituting an element functional portion is formed on the buffer layer, and the buffer layer has a growth temperature of the second group III nitride-based compound semiconductor layer. MOCV at substantially the same or high temperature
The laminate according to (16), which is formed by Method D. (18) The laminate according to (16), wherein the buffer layer is formed by a sputtering method, an evaporation method, or an ion plating method. (21) An underlayer containing one or more selected from titanium nitride, hafnium nitride, zirconium nitride, and tantalum nitride is formed on a substrate, and
A heat treatment at 0 to 1200 ° C. to form a group III nitride compound semiconductor layer on the underlayer.
A method for producing a group III nitride compound semiconductor device. (22) The method according to (21), wherein the heat treatment temperature is 800 to 1200 ° C. (23) The method according to (21) or (22), wherein the heat treatment is performed in a hydrogen atmosphere. (24) The method according to (21) or (22), wherein the heat treatment is performed in a vacuum. (31) a substrate, an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride formed on the substrate; A group III nitride-based compound semiconductor layer formed, wherein the underlayer is heat-treated at 600 to 1200 ° C. element. (32) The device according to (31), wherein the heat treatment temperature is 800 to 1200 ° C. (33) The device according to (31) or (32), wherein the heat treatment is performed in a hydrogen atmosphere. (34) The device according to (31) or (32), wherein the heat treatment is performed in a vacuum. (41) An underlayer containing one or more selected from titanium nitride, hafnium nitride, zirconium nitride, and tantalum nitride is formed on a substrate, and
A method for producing a laminated body, comprising heat-treating at 0 to 1200 ° C. to form a group III nitride compound semiconductor layer on the underlayer. (42) The method according to (41), wherein the heat treatment temperature is 800 to 1200 ° C. (43) The method according to (41) or (42), wherein the heat treatment is performed in a hydrogen atmosphere. (44) The method according to (41) or (42), wherein the heat treatment is performed in a vacuum. (51) a substrate, an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride formed on the substrate; and And a formed group III nitride compound semiconductor layer, wherein the underlayer is heat-treated at 600 to 1200 ° C. (52) The laminate according to (51), wherein the heat treatment temperature is 800 to 1200 ° C. (53) The laminate according to (51) or (52), wherein the heat treatment is performed in a hydrogen atmosphere. (54) The laminate according to (51) or (52), wherein the heat treatment is performed under vacuum. (61) A substrate having an underlayer containing at least one selected from titanium nitride, zirconium nitride, hafnium nitride, and tantalum nitride is prepared, and the substrate is formed on the underlayer by MOCVD. A buffer layer made of the first group III nitride compound semiconductor at a temperature substantially equal to or higher than the growth temperature of the second group III nitride compound semiconductor layer forming the element functional portion to be formed Forming a group III nitride compound semiconductor device by MOCVD. (62) A substrate having an underlayer containing at least one selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride is prepared, and a first group III is formed on the underlayer. MOCV at a growth temperature of 600 to 1200 ° C. using a buffer layer made of a nitride-based compound semiconductor.
D method, and forming a second group III nitride compound semiconductor layer on the buffer layer. II
A method for manufacturing a group I nitride compound semiconductor device. (63) The growth temperature of the buffer layer is 800 to 120.
The method according to (62), wherein the temperature is 0 ° C. (64) The method according to (62), wherein the growth temperature of the buffer layer is about 1000 ° C. (65) The buffer layer is made of Al a Ga 1-a N (0 ≦
a ≦ 1), (61) to (6).
The production method according to any one of 4). (66) The method according to any one of (61) to (64), wherein the buffer layer is made of AlN. (67) The base layer is made of titanium nitride, and the buffer layer is made of AlN.
(64) The production method according to any of (64). (68) The manufacturing method according to any one of (61) to (67), wherein the underlayer is heat-treated before forming the buffer layer. (69) The method according to (68), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (71) A substrate having an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride, and a first group III formed on the underlayer A buffer layer comprising a nitride-based compound semiconductor layer, and a second group III nitride-based compound semiconductor layer constituting an element functional portion on the buffer layer, wherein the buffer layer is the second A group III nitride compound semiconductor device formed by MOCVD at a temperature substantially equal to or higher than the growth temperature of a group III nitride compound semiconductor layer. (72) a substrate having an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride, and a first group III formed on the underlayer A buffer layer made of a nitride-based compound semiconductor layer, and a second group III nitride-based compound semiconductor layer constituting an element functional portion on the buffer layer, wherein the buffer layer is at 600 to 1200 ° C. A group III nitride compound semiconductor device formed by MOCVD at a growth temperature of III. (73) The growth temperature of the buffer layer is 800 to 120.
The device according to (72), wherein the temperature is 0 ° C. (74) The device according to (72), wherein the growth temperature of the buffer layer is about 1000 ° C. (75) The buffer layer is made of Al a Ga 1-a N (0 ≦
a ≦ 1), wherein (71) to (7)
The device according to any one of 4). (76) The device according to any one of (71) to (74), wherein the buffer layer is made of AlN. (77) The base layer is made of titanium nitride, and the buffer layer is made of AlN.
The element according to any one of (74). (78) The element according to any one of (71) to (77), wherein the underlayer is heat-treated before forming the buffer layer. (79) The device according to (78), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (81) A substrate having an underlayer containing one or two or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride is prepared, and is then formed on the underlayer by MOCVD. A buffer layer made of the first group III nitride compound semiconductor at a temperature substantially equal to or higher than the growth temperature of the second group III nitride compound semiconductor layer constituting the element functional portion to be formed Is formed by a MOCVD method. (82) A substrate having an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride, and tantalum nitride is prepared, and a first group III is formed on the underlayer. MOCV at a growth temperature of 600 to 1200 ° C. using a buffer layer made of a nitride-based compound semiconductor.
A method for manufacturing a laminated body, comprising: forming a second group III nitride compound semiconductor layer on the buffer layer by a method D; (83) The growth temperature of the buffer layer is 800 to 120.
The production method according to (82), wherein the temperature is 0 ° C. (84) The method according to (82), wherein a growth temperature of the buffer layer is about 1000 ° C. (85) The buffer layer is made of Al a Ga 1-a N (0 ≦
a ≦ 1), wherein (81) to (8)
The production method according to any one of 4). (86) The method according to any one of (81) to (84), wherein the buffer layer is made of AlN. (87) The base layer is made of titanium nitride, and the buffer layer is made of AlN.
The production method according to any one of (84). (88) The method according to any one of (81) to (87), wherein the underlayer is heat-treated before forming the buffer layer. (89) The method according to (88), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (91) A buffer layer made of a first group III nitride compound semiconductor layer formed on the underlayer, and a second group III nitride for forming an element functional portion on the buffer layer Wherein the buffer layer is formed by MOCVD at substantially the same temperature as or higher than that of the second group III nitride-based compound semiconductor layer. A laminate characterized by the above. (92) a substrate having an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride, and a first group III formed on the underlayer A buffer layer made of a nitride-based compound semiconductor layer, and a second group III nitride-based compound semiconductor layer for forming an element functional portion on the buffer layer, wherein the buffer layer is 600 to 1200
A laminate formed by MOCVD at a growth temperature of ° C. (93) The growth temperature of the buffer layer is 800 to 120.
The laminate according to (92), wherein the temperature is 0 ° C. (94) The laminate according to (92), wherein the growth temperature of the buffer layer is about 1000 ° C. (95) The buffer layer is made of Al a Ga 1-a N (0 ≦
a ≦ 1), wherein (91) to (9)
The laminate according to any one of 4). (96) The laminate according to any one of (91) to (94), wherein the buffer layer is made of AlN. (97) The base layer is made of titanium nitride, and the buffer layer is made of AlN.
The laminate according to any one of (94). (98) The laminate according to any one of (91) to (97), wherein the underlayer is heat-treated before forming the buffer layer. (99) The laminate according to (98), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (101) A substrate having an underlayer containing one or two selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride is prepared, and a first group III nitride compound is placed on the underlayer. Forming a buffer layer made of a semiconductor layer by a method other than the MOCVD method, and forming a second group III nitride-based compound semiconductor layer serving as an element functional portion on the buffer layer; For manufacturing a compound semiconductor device. (102) said buffer layer is Al a Ga 1-a N ( 0
≦ a ≦ 1), the production method according to (101), wherein (103) The method according to (101), wherein the buffer layer is made of AlN. (104) The underlayer is made of titanium nitride, and the buffer layer is made of AlN.
The production method according to 1). (105) The manufacturing method according to (101), wherein the buffer layer is formed by a DC magnetron sputtering method. (106) Before forming the buffer layer, the substrate having the underlayer is heat-treated.
The method according to any one of 1) to (105). (107) The method according to (106), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (108) heat-treating the buffer layer formed on the underlayer in an atmosphere of a mixed gas of hydrogen gas and ammonia gas, and thereafter forming the second group III nitride-based compound semiconductor layer. Features (101) to (10)
The production method according to any one of 7). (111) A substrate having an underlayer made of metal nitride, a buffer layer made of a first group III nitride compound semiconductor layer formed on the underlayer, and formed on the buffer layer A second group III nitride-based compound semiconductor layer serving as an element functional portion, and wherein the buffer layer is formed by a method other than the MOCVD method.
A group III nitride-based compound semiconductor device, comprising: (112) said buffer layer is Al a Ga 1-a N ( 0
≦ a ≦ 1), the device according to (111), wherein (113) The device according to (111), wherein the buffer layer is made of AlN. (114) The underlayer is made of titanium nitride, and the buffer layer is made of AlN.
The device according to 1). (115) The device according to (111), wherein the buffer layer is formed by a DC magnetron sputtering method. (116) Before the formation of the buffer layer, the substrate having the base layer is heat-treated.
The device according to any one of 1) to (115). (117) The element according to (116), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (118) heat treating the buffer layer formed on the underlayer in an atmosphere of a mixed gas of hydrogen gas and ammonia gas, and thereafter forming the second group III nitride compound semiconductor layer. Features (111) to (11)
The element according to any one of 7). (121) One or two selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride
Preparing a substrate having an underlayer containing at least one species, forming a buffer layer comprising a first group III nitride compound semiconductor layer on the metal nitride layer by a method other than the MOCVD method, the buffer Forming a second group III nitride-based compound semiconductor layer serving as an element functional portion on the layer. (122) said buffer layer is Al a Ga 1-a N ( 0
≦ a ≦ 1), the production method according to (121), wherein (123) The manufacturing method according to (121), wherein the buffer layer is made of AlN. (124) The underlayer is made of titanium nitride, and the buffer layer is made of AlN.
The production method according to 1). (125) The manufacturing method according to (121), wherein the buffer layer is formed by a DC magnetron sputtering method. (126) Before forming the buffer layer, the substrate having the underlayer is heat-treated.
The production method according to any one of 1) to (125). (127) The method according to (126), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (128) heat treating the buffer layer formed on the underlayer in an atmosphere of a mixed gas of hydrogen gas and ammonia gas, and thereafter forming the second group III nitride compound semiconductor layer. Features (121) to (12)
The production method according to any one of 7). (131) A substrate having an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride, and a first group III formed on the underlayer A buffer layer made of a nitride-based compound semiconductor layer, and a second group III nitride-based compound semiconductor layer serving as an element functional part formed on the buffer layer, wherein the buffer layer is formed by MOCVD. A laminate formed by a method other than the above. (132) said buffer layer is Al a Ga 1-a N ( 0
≦ a ≦ 1), wherein the laminate according to (131), wherein (133) The laminate according to (131), wherein the buffer layer is made of AlN. (134) The underlayer is made of titanium nitride, and the buffer layer is made of AlN.
The laminate according to 1). (135) The laminate according to (131), wherein the buffer layer is formed by a DC magnetron sputtering method. (136) Before forming the buffer layer, the substrate having the base layer is heat-treated.
The laminate according to any one of 1) to (135). (137) The laminate according to (136), wherein the heat treatment is performed in a hydrogen atmosphere or a vacuum atmosphere. (138) heat treating the buffer layer formed on the underlayer in an atmosphere of a mixed gas of hydrogen gas and ammonia gas, and thereafter forming the second group III nitride compound semiconductor layer; Features (131) to (13)
The laminate according to any one of 7).

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は窒化チタンの熱処理温度とφ(PHI)
スキャンのピーク強度との関係を示すグラフ図である。
FIG. 1 shows the heat treatment temperature and φ (PHI) of titanium nitride.
FIG. 4 is a graph showing a relationship with a scan peak intensity.

【図2】図2はサファイア基板上に形成されたTiN層
の熱処理温度とGaN結晶φ(PHI)スキャンのピー
ク強度との関係を示すグラフ図である。
FIG. 2 is a graph showing a relationship between a heat treatment temperature of a TiN layer formed on a sapphire substrate and a peak intensity of a GaN crystal φ (PHI) scan.

【図3】図3はSi(111)基板上にAlを介して形
成されたTiN層の熱処理温度とGaN結晶φ(PH
I)スキャンのピーク強度との関係を示すグラフ図であ
る。
FIG. 3 shows a heat treatment temperature of a TiN layer formed on a Si (111) substrate via Al and a GaN crystal φ (PH);
It is a graph which shows the relationship with I) the peak intensity of a scan.

【図4】図4はTiN上にバッファ層を介在させてから
GaN結晶を成長した場合のGaN結晶のX線ロッキン
グカーブである。
FIG. 4 is an X-ray rocking curve of a GaN crystal when a GaN crystal is grown after a buffer layer is interposed on TiN.

【図5】図5はTiN上に直接GaN結晶を成長させた
場合の、GaN結晶のX線ロッキングカーブである。
FIG. 5 is an X-ray rocking curve of a GaN crystal when a GaN crystal is grown directly on TiN.

【図6】図6はTiN上のバッファ層成長温度とその上
のGaN結晶φ(PHI)スキャンのピーク強度との関
係を示すグラフである。
FIG. 6 is a graph showing the relationship between the growth temperature of a buffer layer on TiN and the peak intensity of a GaN crystal φ (PHI) scan thereon.

【図7】図7は実験例1のAlN層の上にMOCVD法
で形成されたGaN層のX線ロッキングカーブを示す。
FIG. 7 shows an X-ray rocking curve of a GaN layer formed by MOCVD on the AlN layer of Experimental Example 1.

【図8】図8はこの発明の実施例の発光ダイオードの構
成を示す図である。
FIG. 8 is a diagram showing a configuration of a light emitting diode according to an embodiment of the present invention.

【図9】図9は図8の発光ダイオードの発行特性を示
す。
FIG. 9 shows emission characteristics of the light emitting diode of FIG.

【図10】図10はこの発明の他の実施例の発光ダイオ
ードの構成を示す図である。
FIG. 10 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.

【図11】図11はこの発明の他の実施例の発光ダイオ
ードの構成を示す図である。
FIG. 11 is a diagram showing a configuration of a light emitting diode according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、22、32 発光ダイオード 11、11a 基板 15 バッファ層 16、26 クラッド層 17 発光層 18、28 クラッド層 19 透光性電極 10, 22, 32 Light emitting diode 11, 11a Substrate 15 Buffer layer 16, 26 Cladding layer 17 Light emitting layer 18, 28 Cladding layer 19 Translucent electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 直樹 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 渡邉 大志 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 野杁 静代 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 浅見 慎也 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 Fターム(参考) 5F041 AA31 AA40 CA05 CA23 CA33 CA37 CA40 CA46 CA65 CA73 5F073 AA74 CA07 CB02 CB04 CB05 CB07 DA05 DA16 DA35  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Naoki Shibata 1 Ochiai Ogata, Kasuga-cho, Nishi-Kasugai-gun, Aichi Prefecture Inside Toyoda Gosei Co., Ltd. (72) Inventor Taishi Watanabe 1 Ochiai-Ogata, Kasuga-cho, Nishi-Kasugai-gun, Aichi Inside Toyoda Gosei Co., Ltd. (72) Inventor Shizuyo Nori 1 Ochiai Nagahata, Kasuga-machi, Nishi-Kasugai-gun, Aichi Prefecture Inside Toyoda Gosei Co., Ltd. (72) Inventor Shinya Asami 1 Ochiai Nagahata, Kasuga-cho, Nishi-Kasugai-gun, Aichi Prefecture Toyota Synthetic Co., Ltd. F term (reference) 5F041 AA31 AA40 CA05 CA23 CA33 CA37 CA40 CA46 CA65 CA73 5F073 AA74 CA07 CB02 CB04 CB05 CB07 DA05 DA16 DA35

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 該基板の上に形成された窒化チタン、窒化ジルコニウ
ム、窒化ハフニウム及び窒化タンタルの中から選ばれる
1種又は2種以上を含んでなる下地層と、 該下地層の上に形成されたIII族窒化物系化合物半導体
層と、を備えてなるIII族窒化物系化合物半導体素子。
1. A substrate, an underlayer containing one or more selected from titanium nitride, zirconium nitride, hafnium nitride and tantalum nitride formed on the substrate; A group III nitride compound semiconductor device comprising: a group III nitride compound semiconductor layer formed thereon.
【請求項2】 前記基板はサファイア、炭化シリコン、
窒化ガリウム、シリコン、リン化ガリウム若しくは砒化
ガリウムである、ことを特徴とする請求項1に記載の素
子。
2. The method according to claim 1, wherein the substrate is sapphire, silicon carbide,
The device according to claim 1, wherein the device is gallium nitride, silicon, gallium phosphide, or gallium arsenide.
【請求項3】 前記基板は立方晶材料からなり、その
(111)面に前記下地層が形成される、ことを特徴と
する請求項1又は2に記載の素子。
3. The device according to claim 1, wherein the substrate is made of a cubic material, and the underlayer is formed on a (111) plane.
【請求項4】 前記下地層と前記III族窒化物系化合物
半導体層との間にチタン層が介在される、ことを特徴と
する請求項1〜3のいずれかに記載の素子。
4. The device according to claim 1, wherein a titanium layer is interposed between the underlayer and the group III nitride compound semiconductor layer.
【請求項5】 前記III族窒化物系化合物半導体層の形
成前に、前記下地層は600〜1200℃で熱処理され
たものである、ことを特徴とする請求項1〜4のいずれ
かに記載の素子。
5. The method according to claim 1, wherein the underlayer is heat-treated at 600 to 1200 ° C. before the formation of the group III nitride compound semiconductor layer. Element.
【請求項6】 前記III族窒化物系化合物半導体層はバ
ッファ層である、ことを特徴とする請求項1〜5のいず
れかに記載の素子。
6. The device according to claim 1, wherein said group III nitride compound semiconductor layer is a buffer layer.
【請求項7】 前記バッファ層の上に素子機能部分を構
成する第二のIII族窒化物系化合物半導体層が形成さ
れ、 前記バッファ層は前記第二のIII族窒化物系化合物半導
体層の成長温度と実質的に同じか若しくは高温でMOC
VD法により形成されたものである、ことを特徴とする
請求項6に記載の素子。
7. A second group III nitride compound semiconductor layer forming an element function part is formed on the buffer layer, and the buffer layer is formed by growing the second group III nitride compound semiconductor layer. MOC at substantially the same or higher temperature
The device according to claim 6, wherein the device is formed by a VD method.
【請求項8】 前記バッファ層はスパッタ法、蒸着法若
しくはイオンプレーティング法により形成されたもので
ある、ことを特徴とする請求項6に記載の素子。
8. The device according to claim 6, wherein the buffer layer is formed by a sputtering method, an evaporation method, or an ion plating method.
JP23545099A 1999-03-05 1999-08-23 Group III nitride compound semiconductor device Expired - Fee Related JP3702721B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23545099A JP3702721B2 (en) 1999-03-09 1999-08-23 Group III nitride compound semiconductor device
US09/518,724 US6426512B1 (en) 1999-03-05 2000-03-03 Group III nitride compound semiconductor device
EP00104655A EP1039555A1 (en) 1999-03-05 2000-03-03 Group III nitride compound semiconductor device
US10/020,460 US6872965B2 (en) 1999-03-05 2001-12-18 Group III nitride compound semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-61155 1999-03-09
JP6115599 1999-03-09
JP23545099A JP3702721B2 (en) 1999-03-09 1999-08-23 Group III nitride compound semiconductor device

Publications (2)

Publication Number Publication Date
JP2000323753A true JP2000323753A (en) 2000-11-24
JP3702721B2 JP3702721B2 (en) 2005-10-05

Family

ID=26402192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23545099A Expired - Fee Related JP3702721B2 (en) 1999-03-05 1999-08-23 Group III nitride compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3702721B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
WO2004042783A2 (en) * 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US6875629B2 (en) 2001-06-06 2005-04-05 Toyoda Gosei Co., Ltd. III group nitride based semiconductor element and method for manufacture thereof
KR100688148B1 (en) * 2004-04-14 2007-03-02 한양대학교 산학협력단 method for manufacturing gallium nitride substrate
JP2008243872A (en) * 2007-03-26 2008-10-09 Kanagawa Acad Of Sci & Technol Semiconductor substrate, semiconductor element, light-emitting element, and electron device
JP2010500751A (en) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク. Group III-nitride light-emitting device having one or more resonant reflectors, and a growth template for the device designed to be reflective and method thereof
US7674699B2 (en) 2003-10-17 2010-03-09 Hitachi Cable, Ltd. III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US8273592B2 (en) 2006-12-20 2012-09-25 Showa Denko K.K. Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
US8865492B2 (en) 2008-02-25 2014-10-21 Lightwave Photonics, Inc. Method of forming current-injecting/tunneling light-emitting device
US8890183B2 (en) 2006-08-06 2014-11-18 Lightwave Photonics, Inc. III-Nitride light-emitting devices with reflective engineered growth templates and manufacturing method
US20150034902A1 (en) * 2012-03-14 2015-02-05 Robbie JORGENSON Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
JP2015524020A (en) * 2012-04-26 2015-08-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated PVD buffer layer for LED manufacturing
US10170303B2 (en) 2016-05-26 2019-01-01 Robbie J. Jorgenson Group IIIA nitride growth system and method
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6623998B2 (en) 1999-09-29 2003-09-23 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor device
US6875629B2 (en) 2001-06-06 2005-04-05 Toyoda Gosei Co., Ltd. III group nitride based semiconductor element and method for manufacture thereof
WO2004042783A2 (en) * 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
WO2004042783A3 (en) * 2002-05-17 2004-11-25 Univ California Hafnium nitride buffer layers for growth of gan on silicon
US6929867B2 (en) * 2002-05-17 2005-08-16 The Regents Of The University Of California Hafnium nitride buffer layers for growth of GaN on silicon
US8207054B2 (en) 2003-10-17 2012-06-26 Hitachi Cable, Ltd. Group III nitride semiconductor substrate, substrate for group III nitride semiconductor device, and methods of making same
US7674699B2 (en) 2003-10-17 2010-03-09 Hitachi Cable, Ltd. III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
KR100688148B1 (en) * 2004-04-14 2007-03-02 한양대학교 산학협력단 method for manufacturing gallium nitride substrate
US8890183B2 (en) 2006-08-06 2014-11-18 Lightwave Photonics, Inc. III-Nitride light-emitting devices with reflective engineered growth templates and manufacturing method
JP2010500751A (en) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク. Group III-nitride light-emitting device having one or more resonant reflectors, and a growth template for the device designed to be reflective and method thereof
US8273592B2 (en) 2006-12-20 2012-09-25 Showa Denko K.K. Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
JP2008243872A (en) * 2007-03-26 2008-10-09 Kanagawa Acad Of Sci & Technol Semiconductor substrate, semiconductor element, light-emitting element, and electron device
US8865492B2 (en) 2008-02-25 2014-10-21 Lightwave Photonics, Inc. Method of forming current-injecting/tunneling light-emitting device
US20150034902A1 (en) * 2012-03-14 2015-02-05 Robbie JORGENSON Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
US9608145B2 (en) 2012-03-14 2017-03-28 Robbie J. Jorgenson Materials, structures, and methods for optical and electrical III-nitride semiconductor devices
JP2015524020A (en) * 2012-04-26 2015-08-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated PVD buffer layer for LED manufacturing
US11011676B2 (en) 2012-04-26 2021-05-18 Applied Materials, Inc. PVD buffer layers for LED fabrication
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
US10170303B2 (en) 2016-05-26 2019-01-01 Robbie J. Jorgenson Group IIIA nitride growth system and method
US11651959B2 (en) 2016-05-26 2023-05-16 Robbie J. Jorgenson Method and system for group IIIA nitride growth

Also Published As

Publication number Publication date
JP3702721B2 (en) 2005-10-05

Similar Documents

Publication Publication Date Title
US6897139B2 (en) Group III nitride compound semiconductor device
JP3812368B2 (en) Group III nitride compound semiconductor device and method for manufacturing the same
JP4710139B2 (en) Group III nitride compound semiconductor device
US6426512B1 (en) Group III nitride compound semiconductor device
US6821800B2 (en) Semiconductor light-emitting device and manufacturing method thereof
JP3700492B2 (en) Group III nitride compound semiconductor device
JP3440873B2 (en) Method for manufacturing group III nitride compound semiconductor device
US8273592B2 (en) Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
TWI491064B (en) Group iii nitride semiconductor light emitting device, process for producing the same, and lamp
JP3702721B2 (en) Group III nitride compound semiconductor device
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP2008124060A (en) Group iii nitride compound semiconductor light-emitting element and manufacturing method thereof, and lamp
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP2985908B2 (en) Crystal growth method of gallium nitride based compound semiconductor
GB2419466A (en) Compound semiconductor and method for producing same
JPH08264899A (en) Manufacture of gallium nitride semiconductor
TW200832758A (en) GaN semiconductor light emitting element
JPH11195814A (en) Gan-based semiconductor element
TW200416249A (en) 3-5 Group compound semiconductor and method for preparation thereof
JP2004096133A (en) Group-iii nitride based compound semiconductor device
JPH0927640A (en) Iii-v compound semiconductor and light-emitting element
JP2006108586A (en) Manufacturing method of group iii nitride compound semiconductor light emitting element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees