JP2000307033A - Semiconductor device and ic card - Google Patents

Semiconductor device and ic card

Info

Publication number
JP2000307033A
JP2000307033A JP11485399A JP11485399A JP2000307033A JP 2000307033 A JP2000307033 A JP 2000307033A JP 11485399 A JP11485399 A JP 11485399A JP 11485399 A JP11485399 A JP 11485399A JP 2000307033 A JP2000307033 A JP 2000307033A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor device
substrate
semiconductor element
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11485399A
Other languages
Japanese (ja)
Inventor
Hiroshi Kaiya
寛 海谷
Toshiyuki Yoda
敏幸 誉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11485399A priority Critical patent/JP2000307033A/en
Publication of JP2000307033A publication Critical patent/JP2000307033A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and IC card of low-cost and precision dimension. SOLUTION: A substrate 12, a semiconductor element 14 mounted on it, a sealing resin 16 which covers the semiconductor element 14, and a sheet 18 placed on the sealing resin 16 to almost flatten the central top part of the sealing resin 16, are provided. Here, the substrate 12 comprises a side wall 20 standing to face the semiconductor element for limiting spread of the sealing resin 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びIC
カードに関する。
The present invention relates to a semiconductor device and an IC.
About the card.

【0002】[0002]

【従来の技術】ICカードは半導体装置を取り付けたカ
ード基体とからなる。カード基体は半導体装置を収納す
るための収納用凹部を有する。半導体装置は、基板と、
基板に搭載された半導体チップと、半導体チップを覆う
封止樹脂とからなるICモジュールとして構成される。
この半導体装置がカード基体の収納用凹部に配置され、
収納用凹部の壁に接着される。
2. Description of the Related Art An IC card comprises a card base on which a semiconductor device is mounted. The card base has a storage recess for storing the semiconductor device. The semiconductor device includes a substrate,
It is configured as an IC module comprising a semiconductor chip mounted on a substrate and a sealing resin covering the semiconductor chip.
This semiconductor device is arranged in a storage recess of the card base,
Adhered to the wall of the storage recess.

【0003】半導体装置はT字状の断面形状を有する。
封止樹脂の部分がT字の垂直辺に相当し、基板の部分が
T字の水平辺に相当する。半導体装置が封止樹脂の部分
を内側に向けてカード基体の収納用凹部に挿入される。
封止樹脂及び基板の内面側の部分がカード基体の収納用
凹部にぴったりと嵌まり、基板の外面がカード基体の表
面と同一面になるようになっている。基板の外面は導体
面となっている。
A semiconductor device has a T-shaped cross section.
The portion of the sealing resin corresponds to the vertical side of the T-shape, and the portion of the substrate corresponds to the horizontal side of the T-shape. The semiconductor device is inserted into the storage recess of the card base with the sealing resin portion facing inward.
The sealing resin and the portion on the inner surface side of the substrate fit exactly into the storage recess of the card base, and the outer surface of the substrate is flush with the surface of the card base. The outer surface of the substrate is a conductor surface.

【0004】ICカード用の半導体装置は比較的に小さ
いものであり、そして上記したようにカード基体の収納
用凹部にぴったりと嵌まるように形成されていなければ
ならない。特に、封止樹脂の頂部面及び周囲輪郭は収納
用凹部の壁面に適合するように形成されていなければな
らない。そのために、半導体チップを樹脂で封止すると
きに封止樹脂の最終形状が寸法精度よく得られるように
注意を払わなければならない。
[0004] A semiconductor device for an IC card is relatively small and must be formed so as to fit snugly into a storage recess of a card base as described above. In particular, the top surface and the peripheral contour of the sealing resin must be formed so as to conform to the wall surface of the storage recess. Therefore, when the semiconductor chip is sealed with the resin, care must be taken so that the final shape of the sealing resin can be obtained with high dimensional accuracy.

【0005】特開平10−250276号公報は、薄型
の半導体装置を得るために、基板の上に枠状のスペーサ
を配置し、硬化前の軟らかい封止樹脂を基板の上で枠状
のスペーサの内部に配置し、封止樹脂の上にシートを載
せ、シートの上からプレートによって封止樹脂を押圧
し、封止樹脂の周辺部を枠状のスペーサに向かって押し
出しつつ樹脂の頂部を平坦にする方法が開示されてい
る。
Japanese Unexamined Patent Publication No. Hei 10-250276 discloses that in order to obtain a thin semiconductor device, a frame-shaped spacer is disposed on a substrate, and a soft sealing resin before curing is applied to the frame-shaped spacer on the substrate. Place it inside, place the sheet on the sealing resin, press the sealing resin with a plate from above the sheet, flatten the top of the resin while extruding the peripheral part of the sealing resin toward the frame-shaped spacer A method for doing so is disclosed.

【0006】また、枠状のスペーサの代わりに、基板に
金属のダム枠を取り付けておき、硬化前の軟らかい封止
樹脂を基板の上でダム枠の内部に配置し、封止樹脂を上
から押圧して、封止樹脂の周辺部をダム枠に向かって押
し出しつつ樹脂の頂部を平坦にする方法が知られてい
る。また、半導体製品には、製品を識別するために表示
を捺印するのが一般的である。しかし、ICカード用半
導体装置のような小さいものに捺印する場合、通常は硬
化した封止樹脂の上に捺印している。
Further, instead of the frame-shaped spacer, a metal dam frame is attached to the substrate, and a soft sealing resin before curing is arranged inside the dam frame on the substrate, and the sealing resin is removed from above. There is known a method of flattening the top of the resin while pressing the peripheral portion of the sealing resin toward the dam frame by pressing. In general, a label is stamped on a semiconductor product to identify the product. However, when imprinting on a small device such as a semiconductor device for an IC card, it is usually imprinted on a cured sealing resin.

【0007】[0007]

【発明が解決しようとする課題】上記した公報に記載さ
れた半導体装置の製造方法では、枠状のスペーサとシー
ト及びプレートを使用して封止樹脂を押圧し、封止樹脂
の高さ及び周辺形状を整えるようになっている。封止樹
脂の押圧が終了したら、プレートを封止樹脂から持ち上
げ、枠状のスペーサを封止樹脂から取り外す。
In the method of manufacturing a semiconductor device described in the above-mentioned publication, the sealing resin is pressed by using a frame-shaped spacer, a sheet and a plate, and the height of the sealing resin and its surroundings are reduced. The shape is adjusted. After the pressing of the sealing resin is completed, the plate is lifted from the sealing resin, and the frame-shaped spacer is removed from the sealing resin.

【0008】しかし、硬化前の軟らかい封止樹脂は押圧
時に枠状のスペーサに接触し、接着された状態になる。
そこで、封止樹脂の押圧後に枠状のスペーサを封止樹脂
から取り外そうとしても、枠状のスペーサを封止樹脂か
ら取り外すことができない。あるいは、封止樹脂の一部
が枠状のスペーサに付着して引っ張られ、折角整えた封
止樹脂の形状が崩れる。さらに、この公報では、封止樹
脂の押圧後にシートを封止樹脂から剥がし、封止樹脂を
加熱して硬化させると記載されている。しかし、実際に
は、シートを封止樹脂から剥がすことはできない。シー
トを封止樹脂から無理に剥がすと、封止樹脂の一部がシ
ートに付着して引っ張られ、折角整えた封止樹脂の形状
が崩れる。
[0008] However, the soft sealing resin before being cured contacts the frame-shaped spacer at the time of pressing and is in a bonded state.
Therefore, even if the frame-shaped spacer is to be removed from the sealing resin after the sealing resin is pressed, the frame-shaped spacer cannot be removed from the sealing resin. Alternatively, a part of the sealing resin adheres to the frame-shaped spacer and is pulled, so that the shape of the sealing resin whose angle has been adjusted is broken. Further, this publication describes that after the sealing resin is pressed, the sheet is peeled off from the sealing resin, and the sealing resin is cured by heating. However, in practice, the sheet cannot be peeled from the sealing resin. When the sheet is forcibly peeled off from the sealing resin, a part of the sealing resin adheres to the sheet and is pulled, so that the shape of the sealing resin whose angle has been adjusted is broken.

【0009】また、枠状のスペーサの代わりに、基板に
金属のダム枠を取り付けておき、封止樹脂をダム枠を使
用して成形する場合にも、ダム枠を封止樹脂から取り外
す必要がないので、上記した問題はない。しかし、ダム
枠は高価な部品であり、ダム枠を使用すると、半導体装
置のコストが高くなる。また、硬化した封止樹脂の表面
には凹凸があり、封止樹脂の表面に表示を捺印した場
合、文字の切れやかすれにより読みにくい。また、封止
樹脂以外の部分に表示を捺印できる領域はない。
Also, in the case where a metal dam frame is attached to the substrate instead of the frame-shaped spacer and the sealing resin is formed using the dam frame, it is necessary to remove the dam frame from the sealing resin. There is no such problem. However, the dam frame is an expensive component, and using the dam frame increases the cost of the semiconductor device. Further, the surface of the cured sealing resin has irregularities, and when a display is imprinted on the surface of the sealing resin, it is difficult to read due to cut or blurred characters. Further, there is no area where the display can be stamped on a portion other than the sealing resin.

【0010】本発明の目的は、安価で寸法精度のよい半
導体装置及びICカードを提供することである。本発明
の他の目的は、表示を捺印するのに適したシートを有す
る半導体装置及びICカードを提供することである。
An object of the present invention is to provide a semiconductor device and an IC card which are inexpensive and have high dimensional accuracy. Another object of the present invention is to provide a semiconductor device and an IC card having a sheet suitable for imprinting a display.

【0011】[0011]

【課題を解決するための手段】本発明による半導体装置
は、基板と、該基板に搭載された半導体素子と、該半導
体素子を覆う封止樹脂と、該封止樹脂の中央頂部部分を
ほぼ平坦にするために該封止樹脂の上に載せられたシー
トとを備え、該基板は、絶縁層と、該絶縁層に積層され
た導体層とを含み、該半導体素子は該絶縁層に搭載さ
れ、該絶縁層はスリットを有し、該スリットの側壁は半
導体素子を向いて立っていることを特徴とするものであ
る。
A semiconductor device according to the present invention comprises a substrate, a semiconductor element mounted on the substrate, a sealing resin covering the semiconductor element, and a substantially top central portion of the sealing resin. A sheet placed on the sealing resin in order to make the substrate include an insulating layer and a conductor layer laminated on the insulating layer, and the semiconductor element is mounted on the insulating layer. The insulating layer has a slit, and the side wall of the slit stands facing the semiconductor element.

【0012】また、本発明によるICカードは、カード
基体と、上記した特徴を有する半導体装置とからなるも
のである。この構成において、半導体素子を封止樹脂で
封止するときに、プレート等の押圧用治具によってシー
トの上から封止樹脂を押圧し、封止樹脂の高さを整え、
基板の周辺部に設けられた側壁によって封止樹脂の周辺
形状を整えることができる。封止樹脂の押圧後には押圧
用治具を取り外すだけでよく、押圧用治具はシートから
簡単に取り外される。シート及び側壁は封止樹脂に付着
したままで残され、製品の一部になる。こうして、本発
明によれば、安価で寸法精度のよい半導体装置及びその
ような半導体装置を搭載したICカードを得ることがで
きる。
Further, an IC card according to the present invention comprises a card base and a semiconductor device having the above-described characteristics. In this configuration, when the semiconductor element is sealed with the sealing resin, the sealing resin is pressed from above the sheet by a pressing jig such as a plate, and the height of the sealing resin is adjusted.
The peripheral shape of the sealing resin can be adjusted by the side wall provided on the peripheral portion of the substrate. After pressing the sealing resin, it is only necessary to remove the pressing jig, and the pressing jig is easily removed from the sheet. The sheet and side walls remain attached to the sealing resin and become part of the product. Thus, according to the present invention, it is possible to obtain a semiconductor device that is inexpensive and has high dimensional accuracy and an IC card on which such a semiconductor device is mounted.

【0013】好ましくは、該スリットは該絶縁層に該半
導体素子のまわりに非連続的な環状に設けられる。該絶
縁層は該半導体素子と該スリットとの間に複数の穴を有
し、複数のワイヤが該複数の穴を通って該半導体素子と
該導体層とを接続する。好ましくは、該シートは表示を
含む。すなわち、半導体製品の識別するための表示が該
シートに捺印されている。従って、小さな半導体装置で
あっても、文字の切れやかすれのない読みやすい表示を
得ることができる。
[0013] Preferably, the slit is provided in the insulating layer in a discontinuous annular shape around the semiconductor element. The insulating layer has a plurality of holes between the semiconductor element and the slit, and a plurality of wires connect the semiconductor element and the conductor layer through the plurality of holes. Preferably, the sheet includes an indicia. That is, an indication for identifying the semiconductor product is stamped on the sheet. Therefore, even with a small semiconductor device, an easy-to-read display with no cut or blurred characters can be obtained.

【0014】好ましくは、該シートは平坦である。ある
いは、該シートは緩いテーパの部分を含む。例えば、シ
ートは円錐形状の窪みを有するように形成される。
[0014] Preferably, the sheet is flat. Alternatively, the sheet includes a loosely tapered section. For example, the sheet is formed to have a conical depression.

【0015】[0015]

【発明の実施の形態】以下本発明の実施例について図面
を参照して説明する。図1は本発明の実施例によるIC
カード50を示す平面図である。図2はICカード50
を示す断面図である。ICカード50は、カード基体5
2と、カード基体52に取り付けられた半導体装置10
とからなる。半導体装置10は概略T字状の断面形状を
有し、カード基体52も概略T字状の断面形状の収納用
凹部54を有する。収納用凹部54は、中央底壁部分5
4aと、周辺底壁部分54bとを有する。半導体装置1
0がT字の垂直辺を内側に向けてカード基体52の収納
用凹部54に挿入される。半導体装置10はカード基体
52の収納用凹部54に嵌まり、T字の水平辺の外面が
カード基体52の表面と同一面になるようになってい
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an IC according to an embodiment of the present invention.
FIG. 3 is a plan view showing a card 50. FIG. 2 shows an IC card 50.
FIG. The IC card 50 includes the card base 5
2 and the semiconductor device 10 attached to the card base 52
Consists of The semiconductor device 10 has a substantially T-shaped cross-sectional shape, and the card base 52 also has a storage recess 54 having a substantially T-shaped cross-sectional shape. The storage recess 54 is provided in the central bottom wall portion 5.
4a and a peripheral bottom wall portion 54b. Semiconductor device 1
0 is inserted into the storage recess 54 of the card base 52 with the T-shaped vertical side facing inward. The semiconductor device 10 fits into the storage recess 54 of the card base 52, and the outer surface of the T-shaped horizontal side is flush with the surface of the card base 52.

【0016】図3は本発明の実施例による半導体装置1
0を示す断面図である。図4は半導体装置10を示す斜
視図である。半導体装置10は、基板12と、基板12
に搭載された半導体素子(この場合半導体チップ)14
と、半導体素子14を覆う封止樹脂16と、封止樹脂1
6の中央頂部部分をほぼ平坦にするために封止樹脂16
の上に載せられたシート18とを備えている。シート1
8は封止樹脂16の中央頂部部分に接着されている。基
板12は封止樹脂16の広がりを制限するために半導体
素子を向いて立った側壁20を有する。
FIG. 3 shows a semiconductor device 1 according to an embodiment of the present invention.
FIG. FIG. 4 is a perspective view showing the semiconductor device 10. The semiconductor device 10 includes a substrate 12 and a substrate 12.
Element (semiconductor chip in this case) mounted on the semiconductor device 14
And a sealing resin 16 covering the semiconductor element 14 and a sealing resin 1
The sealing resin 16 is used to make the central top portion 6 substantially flat.
And a sheet 18 placed on the sheet. Sheet 1
Numeral 8 is adhered to the central top portion of the sealing resin 16. The substrate 12 has a side wall 20 that faces the semiconductor element in order to limit the spread of the sealing resin 16.

【0017】より詳細には、基板12は、ベーステープ
層(絶縁層)12aと、ベーステープ層12aに積層さ
れた導体層12bとを含む。ベーステープ層12aは例
えばポリイミドフィルムで作られ、導体層12bは銅の
薄膜で作られ、導体層12bはベーステープ層12aに
接着されている。半導体素子14はベーステープ層12
aに例えば熱硬化性樹脂で接着されている。
More specifically, the substrate 12 includes a base tape layer (insulating layer) 12a and a conductor layer 12b laminated on the base tape layer 12a. The base tape layer 12a is made of, for example, a polyimide film, the conductor layer 12b is made of a copper thin film, and the conductor layer 12b is adhered to the base tape layer 12a. The semiconductor element 14 is the base tape layer 12
a, for example, bonded with a thermosetting resin.

【0018】図5は基板12のベーステープ層12aを
示す平面図である。図6は基板12の導体層12bを示
す平面図である。図5及び図6においては、基板12の
ベーステープ層12a及び導体層12bはスプロケット
ホール12cを有する連続したTABテープ12tの一
部として示されている。個々の半導体装置10の基板1
2を形成するために、TABテープ12tは図5及び図
6に示された導体層12bの外形線に沿って切断され
る。
FIG. 5 is a plan view showing the base tape layer 12a of the substrate 12. FIG. FIG. 6 is a plan view showing the conductor layer 12b of the substrate 12. 5 and 6, the base tape layer 12a and the conductor layer 12b of the substrate 12 are shown as part of a continuous TAB tape 12t having sprocket holes 12c. Substrate 1 of individual semiconductor device 10
In order to form No. 2, the TAB tape 12t is cut along the outline of the conductor layer 12b shown in FIGS.

【0019】ベーステープ層12aは、中央に位置する
半導体素子14の搭載領域12dと、ベーステープ層1
2aの搭載領域12dとベーステープ層12aの外周縁
との間に設けられた環状のスリット12eと、搭載領域
12dとスリット12eとの間に設けられた複数の穴1
2fとを有する。スリット12eは半導体素子14の搭
載領域12dのまわりに非連続的な環状に設けられる。
図3はスリット12e及び穴12fを通る基板12の断
面を示している。
The base tape layer 12a includes a mounting region 12d for the semiconductor element 14 located at the center and the base tape layer 1a.
An annular slit 12e provided between the mounting area 12d of the base tape layer 12a and the outer peripheral edge of the base tape layer 12a, and a plurality of holes 1 provided between the mounting area 12d and the slit 12e.
2f. The slit 12 e is provided in a discontinuous annular shape around the mounting region 12 d of the semiconductor element 14.
FIG. 3 shows a cross section of the substrate 12 passing through the slit 12e and the hole 12f.

【0020】基板12の側壁20はスリット12eの側
壁20からなる。側壁20はスリット12eとともに基
板12の半導体素子14の搭載領域12dのまわりにほ
ぼ環状に延びる。ベーステープ層12aの側壁20は、
基板12の製造工程において、ベーステープ層12aの
所定の位置に金型加工によりスリット12eをあけてお
き、ベーステープ層12aとメッキからなる導体層12
bを貼り合わせることで容易に製造できる。
The side wall 20 of the substrate 12 comprises the side wall 20 of the slit 12e. The side wall 20 extends substantially annularly around the mounting region 12d of the semiconductor element 14 of the substrate 12 together with the slit 12e. The side wall 20 of the base tape layer 12a
In the manufacturing process of the substrate 12, slits 12e are opened at predetermined positions of the base tape layer 12a by die processing, and the base tape layer 12a and the conductive layer 12 formed by plating are formed.
It can be easily manufactured by bonding b.

【0021】導体層12bは線12gによって示された
絶縁部又はスリットによって区分された導体部分12h
を有する。ベーステープ層12aの複数の穴12fは導
体層12bの複数の導体部分12hにそれぞれオーバー
ラップする位置にある。図3に示されるように、ボンデ
ィングワイヤ22がベーステープ層12aの穴12fを
通って半導体素子14の電極パッドと導体層12bの導
体部分12hとを電気的に接続する。導体層12bの絶
縁部又はスリット12gはかなり狭く形成されており、
複数の導体部分12hはベーステープ層12aの下面を
ほぼ全面的に覆っている。
The conductor layer 12b has a conductor portion 12h separated by an insulating portion or a slit indicated by a line 12g.
Having. The plurality of holes 12f of the base tape layer 12a are located at positions respectively overlapping the plurality of conductor portions 12h of the conductor layer 12b. As shown in FIG. 3, the bonding wire 22 electrically connects the electrode pad of the semiconductor element 14 and the conductor portion 12h of the conductor layer 12b through the hole 12f of the base tape layer 12a. The insulating portion or slit 12g of the conductor layer 12b is formed to be considerably narrow,
The plurality of conductor portions 12h almost entirely cover the lower surface of the base tape layer 12a.

【0022】封止樹脂16は熱硬化性の樹脂で作られ、
半導体素子14及びボンディングワイヤ22を保護して
いる。封止樹脂16は中央部分が高く、周辺部分はなだ
らかにテーパーし、テーパーした周辺部分の底部は基板
12の側壁20でせき止められている。実施例において
は、スリット12eの幅は500μmであり、ベーステ
ープ層12aの厚さ(側壁20の高さ)は75μmであ
る。シート18は厚さ25μmのポリイミドフィルムで
ある。
The sealing resin 16 is made of a thermosetting resin,
The semiconductor element 14 and the bonding wires 22 are protected. The central portion of the sealing resin 16 is high, the peripheral portion is gradually tapered, and the bottom of the tapered peripheral portion is blocked by the side wall 20 of the substrate 12. In the embodiment, the width of the slit 12e is 500 μm, and the thickness of the base tape layer 12a (the height of the side wall 20) is 75 μm. The sheet 18 is a polyimide film having a thickness of 25 μm.

【0023】基板12の導体層12bが外側を向いた状
態で半導体装置10がICカード50のカード基体52
の収納用凹部54に挿入される。封止樹脂16の中央頂
部部分に取り付けられたシート18は平坦であり、且つ
所定の面積を有するので、収納用凹部54の中央底壁部
分54aにぴったりと着座する。さらに、半導体装置1
0の基板12のベーステープ層12aの側壁20よりも
外側の部分は、平坦であり、ICカード50のカード基
体52の収納用凹部54の周辺底壁部分54bにぴった
りと着座する。従って、半導体装置10の基板12の導
体層12bは外側を向き、カード基体52の表面と同一
面になる。
The semiconductor device 10 is mounted on the card base 52 of the IC card 50 with the conductor layer 12b of the substrate 12 facing outward.
Is inserted into the storage recess 54. Since the sheet 18 attached to the central top portion of the sealing resin 16 is flat and has a predetermined area, the seat 18 fits exactly on the central bottom wall portion 54a of the storage recess 54. Further, the semiconductor device 1
The portion of the base substrate 12 outside the side wall 20 of the base tape layer 12a is flat and fits perfectly on the peripheral bottom wall portion 54b of the storage recess 54 of the card base 52 of the IC card 50. Therefore, the conductor layer 12 b of the substrate 12 of the semiconductor device 10 faces outward and is flush with the surface of the card base 52.

【0024】さらに、シート18は表示24を含む。す
なわち、半導体製品の識別するための表示24がシート
18に捺印されている。従って、小さな半導体装置10
であっても、文字の切れやかすれのない読みやすい表示
24を得ることができる。図7から図9は上記した半導
体装置10の製造方法を説明する図である。図10は図
7の半導体装置の一部の拡大図である。図11は図9の
半導体装置の一部の拡大図である。
Further, the sheet 18 includes a display 24. That is, the display 24 for identifying the semiconductor product is stamped on the sheet 18. Therefore, the small semiconductor device 10
However, it is possible to obtain an easy-to-read display 24 with no cut or blurred characters. 7 to 9 are views for explaining a method of manufacturing the semiconductor device 10 described above. FIG. 10 is an enlarged view of a part of the semiconductor device of FIG. FIG. 11 is an enlarged view of a part of the semiconductor device of FIG.

【0025】図7及び図10において、半導体素子14
を基板12に搭載し、ボンディングワイヤ22で半導体
素子14と基板12の導体層12bとを電気的に接続し
た後、半導体素子14及びボンディングワイヤ22を覆
うように封止樹脂16を塗布する。封止樹脂16は未硬
化状態であり、半導体素子14の上の中央部分が高い、
山状の形状に塗布する。封止樹脂16は、その周辺部分
がスリット12eあるいは側壁20に達しないようにし
ておく。
Referring to FIG. 7 and FIG.
Is mounted on the substrate 12, and the semiconductor element 14 and the conductor layer 12 b of the substrate 12 are electrically connected by the bonding wires 22, and then the sealing resin 16 is applied so as to cover the semiconductor element 14 and the bonding wires 22. The sealing resin 16 is in an uncured state, and the central portion above the semiconductor element 14 is high.
Apply in a mountain shape. The peripheral portion of the sealing resin 16 does not reach the slit 12 e or the side wall 20.

【0026】それから、スペーサ60を基板12の外周
部に載せる。あるいは、スペーサ60を基板12が置か
れている支持台(図示せず)上に置く。封止樹脂16の
中央頂部部分がスペーサ60よりも高くなるように、封
止樹脂16を塗布しておく。スペーサ60の高さは最終
形体の封止樹脂16の高さに設定する。図8において、
シート18を封止樹脂16の中央頂部部分に載せ、表面
の平坦な例えばガラス板のような押圧用治具62によ
り、シート18の上から矢印Aの方向に封止樹脂16を
押圧する。押圧用治具62はスペーサ60に達するまで
一定量降下し、スペーサ60に達して停止する。押圧さ
れた封止樹脂16は横方向(外方向)へ広がる。
Then, the spacer 60 is placed on the outer peripheral portion of the substrate 12. Alternatively, the spacer 60 is placed on a support (not shown) on which the substrate 12 is placed. The sealing resin 16 is applied so that the central top portion of the sealing resin 16 is higher than the spacer 60. The height of the spacer 60 is set to the height of the sealing resin 16 in the final form. In FIG.
The sheet 18 is placed on the central top portion of the sealing resin 16, and the sealing resin 16 is pressed in the direction of arrow A from above the sheet 18 by a pressing jig 62 having a flat surface such as a glass plate. The pressing jig 62 descends by a certain amount until it reaches the spacer 60, and reaches the spacer 60 and stops. The pressed sealing resin 16 spreads in the lateral direction (outward direction).

【0027】横方向に広がろうとする封止樹脂16は、
基板12のベーステープ層12aの側壁20にせき止め
られ、横方向への広がりが制限されることになる。同様
に、封止樹脂16が塗布から硬化までの間に溶融して広
がる場合にも、横方向への広がりが側壁20によって制
限されることになる。その結果、封止樹脂16は側壁2
0に接着する。
The sealing resin 16 that is going to spread in the lateral direction is
It is dammed by the side wall 20 of the base tape layer 12a of the substrate 12, and the lateral spread is restricted. Similarly, when the sealing resin 16 melts and spreads from application to hardening, the lateral spread is limited by the side wall 20. As a result, the sealing resin 16 is
Glue to 0.

【0028】図9及び図11において、押圧用治具62
は矢印Bの方向に封止樹脂16から持ち上げられ、スペ
ーサ60は矢印Cに示されるように基板12から取り外
される。シート18は封止樹脂16を押圧したときに押
圧用治具62と封止樹脂16とが接着しないように封止
樹脂16と押圧用治具62との間に挟んで使用されるも
ので、押圧後は封止樹脂16に接着されて半導体装置1
0側に残ったままの状態となる。
9 and 11, the pressing jig 62
Is lifted from the sealing resin 16 in the direction of arrow B, and the spacer 60 is removed from the substrate 12 as shown by arrow C. The sheet 18 is used between the sealing resin 16 and the pressing jig 62 so that the pressing jig 62 and the sealing resin 16 do not adhere to each other when the sealing resin 16 is pressed. After pressing, the semiconductor device 1 is bonded to the sealing resin 16.
The state remains on the 0 side.

【0029】それから、封止樹脂16を硬化させること
で、所定の高さと広がりの封止樹脂16を有する半導体
装置10を得ることができる。シート18は封止樹脂1
6の表面に平坦な滑らかな表面を与え、表示24を設け
るのに適したものになる。表示24を予め捺印したシー
ト18を押圧に用いてもかまわないし、あるいは、封止
樹脂16の硬化後に、封止樹脂16の上のシート18に
表示24を捺印しても構わない。ただし、封止樹脂16
の硬化や、捺印後に熱をかける工程がある場合、耐熱性
に優れたシート材料を用いる必要がある。
Then, by curing the sealing resin 16, it is possible to obtain the semiconductor device 10 having the sealing resin 16 having a predetermined height and spread. Sheet 18 is sealing resin 1
6 is provided with a flat and smooth surface, which is suitable for providing the display 24. The sheet 18 on which the display 24 has been previously stamped may be used for pressing, or the display 24 may be stamped on the sheet 18 on the sealing resin 16 after the sealing resin 16 is cured. However, the sealing resin 16
When there is a step of applying heat after curing or stamping, it is necessary to use a sheet material having excellent heat resistance.

【0030】本発明では、封止樹脂16の硬化前に封止
樹脂16を一定量押圧し、そして、封止樹脂16の流れ
出しを止めるために基板12に側壁20を設けてある。
これにより、従来の高価なダム枠を用いることなく所定
の高さと広がりの封止樹脂を有する半導体装置10を得
ることができる。また、シート18に表示24を捺印す
るため、凹凸のある樹脂上の文字捺印と比べて、文字の
切れやかすれといった問題がなくなる。
In the present invention, a predetermined amount of the sealing resin 16 is pressed before the sealing resin 16 is cured, and the side wall 20 is provided on the substrate 12 in order to stop the flow of the sealing resin 16.
Thus, it is possible to obtain the semiconductor device 10 having the sealing resin having a predetermined height and spread without using a conventional expensive dam frame. In addition, since the display 24 is stamped on the sheet 18, there is no problem that characters are cut or blurred as compared with the case of stamping characters on a resin having unevenness.

【0031】図12は本発明の他の実施例の半導体装置
10の製造方法を示す図である。図13は図12の製造
方法により製造された半導体装置10を示す図である。
この半導体装置10は、、基板12と、基板12に搭載
された半導体素子14と、半導体素子14を覆う封止樹
脂16と、封止樹脂16の中央頂部部分をほぼ平坦にす
るために封止樹脂16の上に載せられたシート18とを
備えている。シート18は封止樹脂16の中央頂部部分
に接着されている。基板12は封止樹脂16の広がりを
制限するために半導体素子を向いて立った側壁20を有
する。
FIG. 12 shows a method of manufacturing a semiconductor device 10 according to another embodiment of the present invention. FIG. 13 is a diagram showing the semiconductor device 10 manufactured by the manufacturing method of FIG.
The semiconductor device 10 includes a substrate 12, a semiconductor element 14 mounted on the substrate 12, a sealing resin 16 covering the semiconductor element 14, and a sealing portion 16 for substantially flattening a central top portion of the sealing resin 16. And a sheet 18 placed on the resin 16. The sheet 18 is adhered to the central top portion of the sealing resin 16. The substrate 12 has a side wall 20 that faces the semiconductor element in order to limit the spread of the sealing resin 16.

【0032】この実施例では、押圧用治具62の押圧面
の中央部分がわずかに円錐状に湾曲している。従って、
この押圧用治具62で押圧されたシート18と封止樹脂
16の上部とが円錐状に窪んでいる。すなわち、シート
18は緩いテーパの部分を含む。このテーパは中央から
外側へ行くにつれて上方へ上がっている。樹脂硬化の際
にボイド(気泡)64ができると、ボイド64はシート
18づたいに上昇して封止樹脂16外へ抜けていき、封
止樹脂16内に残ることはない。従って、ボイド(気
泡)64がシート18の下に溜まり、製品の信頼性に悪
影響を及ぼすようなことがない。押圧用治具62の形状
をわずかに変形させるだけで、容易にこの形状を得るこ
とができる。
In this embodiment, the center of the pressing surface of the pressing jig 62 is slightly conically curved. Therefore,
The sheet 18 pressed by the pressing jig 62 and the upper portion of the sealing resin 16 are conically recessed. That is, the sheet 18 includes a portion having a gentle taper. The taper rises upward from the center to the outside. If voids (bubbles) 64 are formed during the curing of the resin, the voids 64 rise up along the sheet 18 and fall out of the sealing resin 16, and do not remain in the sealing resin 16. Therefore, the voids (bubbles) 64 do not accumulate under the sheet 18 and do not adversely affect the reliability of the product. This shape can be easily obtained by slightly deforming the shape of the pressing jig 62.

【0033】また、前述の例ではシート18はポリイミ
ドで作られた例を説明したが、封止樹脂16の押圧と表
示24の捺印ができれば、シート18を他の材料、例え
ばPET材、で作ってもよい。さらに、シート18はプ
ラスチックフィルムに限らず、織布や不織布でもよく、
シート18の材料を限定するものではない。さらに、図
14に示されるように、シート18を多孔質シートで作
れば、シート18を前の例のようにテーパをもった形状
にしなくても、発生したボイドがシート18から抜けて
いき、信頼性の高い半導体装置10を得ることができ
る。
In the above example, the sheet 18 is made of polyimide, but if the sealing resin 16 can be pressed and the display 24 can be stamped, the sheet 18 can be made of another material, for example, a PET material. You may. Further, the sheet 18 is not limited to a plastic film, and may be a woven fabric or a nonwoven fabric.
The material of the sheet 18 is not limited. Further, as shown in FIG. 14, if the sheet 18 is made of a porous sheet, the generated voids escape from the sheet 18 even if the sheet 18 does not have a tapered shape as in the previous example. A highly reliable semiconductor device 10 can be obtained.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
封止樹脂の上にシートを載せ、基板に封止樹脂の流れ出
しを制限するための側壁を設けたので、従来の高価なダ
ム枠を用いることなく所定の高さと広がりをもった封止
樹脂を有する半導体装置及びそのような半導体装置を含
むICカードを得ることができる。また、シートに表示
を設けることができ、明瞭な表示を有する半導体装置を
得ることができる。
As described above, according to the present invention,
Since the sheet is placed on the sealing resin and the side walls are provided on the substrate to restrict the flow of the sealing resin, the sealing resin having a predetermined height and spread can be used without using a conventional expensive dam frame. Semiconductor device and an IC card including such a semiconductor device can be obtained. Further, a display can be provided on the sheet, so that a semiconductor device having a clear display can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例によるICカードを示す平面図
である。
FIG. 1 is a plan view showing an IC card according to an embodiment of the present invention.

【図2】ICカードを示す断面図である。FIG. 2 is a sectional view showing an IC card.

【図3】本発明の実施例による半導体装置を示す断面図
である。
FIG. 3 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.

【図4】図3の半導体装置を示す斜視図である。FIG. 4 is a perspective view showing the semiconductor device of FIG. 3;

【図5】基板のベーステープ層を示す平面図である。FIG. 5 is a plan view showing a base tape layer of a substrate.

【図6】基板の導体層を示す平面図である。FIG. 6 is a plan view showing a conductor layer of the substrate.

【図7】半導体装置の製造方法の1工程を示す断面図で
ある。
FIG. 7 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device.

【図8】図7の工程の次の工程を示す断面図である。8 is a cross-sectional view showing a step that follows the step of FIG.

【図9】図8の工程の次の工程を示す断面図である。9 is a cross-sectional view showing a step that follows the step of FIG.

【図10】図7の半導体装置の一部の拡大図である。FIG. 10 is an enlarged view of a part of the semiconductor device of FIG. 7;

【図11】図9の半導体装置の一部の拡大図である。FIG. 11 is an enlarged view of a part of the semiconductor device of FIG. 9;

【図12】本発明の他の実施例による半導体装置の製造
方法を示す断面図である。
FIG. 12 is a sectional view illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention.

【図13】図12の製造方法により製造された半導体装
置を示す断面図である。
FIG. 13 is a sectional view showing a semiconductor device manufactured by the manufacturing method of FIG. 12;

【図14】シートの変形例を示す断面図である。FIG. 14 is a cross-sectional view showing a modified example of a sheet.

【符号の説明】[Explanation of symbols]

10…半導体装置 12…基板 12a…ベーステープ層 12b…導体層 12d…半導体素子の搭載領域 12e…スリット 14…半導体素子 16…封止樹脂 18…シート 20…側壁 22…ボンディングワイヤ 24…表示 50…ICカード 52…カード基体 54…収納用凹部 60…スペーサ 62…押圧用治具 DESCRIPTION OF SYMBOLS 10 ... Semiconductor device 12 ... Substrate 12a ... Base tape layer 12b ... Conductive layer 12d ... Semiconductor element mounting area 12e ... Slit 14 ... Semiconductor element 16 ... Sealing resin 18 ... Sheet 20 ... Side wall 22 ... Bonding wire 24 ... Display 50 ... IC card 52: card base 54: storage recess 60: spacer 62: pressing jig

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2C005 MA14 MA18 NB13 NB31 NB34 PA03 RA03 RA15 RA16 RA19 4M109 AA01 BA05 CA06 CA26 DA03 DB16 GA03 GA07 5B035 BA03 BA04 BB09 CA01  ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 2C005 MA14 MA18 NB13 NB31 NB34 PA03 RA03 RA15 RA16 RA19 4M109 AA01 BA05 CA06 CA26 DA03 DB16 GA03 GA07 5B035 BA03 BA04 BB09 CA01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板と、該基板に搭載された半導体素子
と、該半導体素子を覆う封止樹脂と、該封止樹脂の中央
頂部部分をほぼ平坦にするために該封止樹脂の上に載せ
られたシートとを備え、該基板は、絶縁層と、該絶縁層
に積層された導体層とを含み、該半導体素子は該絶縁層
に搭載され、該絶縁層はスリットを有し、該スリットの
側壁は半導体素子を向いて立っていることを特徴とする
半導体装置。
1. A substrate, a semiconductor element mounted on the substrate, a sealing resin covering the semiconductor element, and a sealing resin on the sealing resin to make a central top portion of the sealing resin substantially flat. A mounted sheet, the substrate includes an insulating layer, and a conductor layer laminated on the insulating layer, the semiconductor element is mounted on the insulating layer, the insulating layer has a slit, A semiconductor device characterized in that a side wall of a slit stands facing a semiconductor element.
【請求項2】 該スリットは該絶縁層に該半導体素子の
まわりに非連続的な環状に設けられることを特徴とする
請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said slit is provided in said insulating layer in a discontinuous annular shape around said semiconductor element.
【請求項3】 該絶縁層は該半導体素子と該スリットと
の間に複数の穴を有し、複数のワイヤが該複数の穴を通
って該半導体素子と該導体層とを接続することを特徴と
する請求項2に記載の半導体装置。
3. The insulating layer has a plurality of holes between the semiconductor element and the slit, and a plurality of wires connect the semiconductor element and the conductor layer through the plurality of holes. The semiconductor device according to claim 2, wherein:
【請求項4】 該シートは表示を含むことを特徴とする
請求項1に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the sheet includes a display.
【請求項5】 該シートは緩いテーパの部分を含むこと
を特徴とする請求項1に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the sheet includes a portion having a gentle taper.
【請求項6】 半導体装置と、該半導体装置を取り付け
たカード基体とからなるICカードであって、該半導体
装置は、基板と、該基板に搭載された半導体素子と、該
半導体素子を覆う封止樹脂と、該封止樹脂の中央頂部部
分をほぼ平坦にするために該封止樹脂の上に載せられた
シートとを備え、該基板は絶縁層と、該絶縁層に積層さ
れた導体層とを含み、該半導体素子は該絶縁層に搭載さ
れ、該絶縁層はスリットを有し、該スリットの側壁は半
導体素子を向いて立っていることを特徴とするICカー
ド。
6. An IC card comprising a semiconductor device and a card base on which the semiconductor device is mounted, wherein the semiconductor device comprises a substrate, a semiconductor element mounted on the substrate, and a seal covering the semiconductor element. A sealing resin, and a sheet placed on the sealing resin to substantially flatten a central top portion of the sealing resin, wherein the substrate is an insulating layer, and a conductor layer laminated on the insulating layer. Wherein the semiconductor element is mounted on the insulating layer, the insulating layer has a slit, and a side wall of the slit stands facing the semiconductor element.
JP11485399A 1999-04-22 1999-04-22 Semiconductor device and ic card Withdrawn JP2000307033A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11485399A JP2000307033A (en) 1999-04-22 1999-04-22 Semiconductor device and ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11485399A JP2000307033A (en) 1999-04-22 1999-04-22 Semiconductor device and ic card

Publications (1)

Publication Number Publication Date
JP2000307033A true JP2000307033A (en) 2000-11-02

Family

ID=14648349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11485399A Withdrawn JP2000307033A (en) 1999-04-22 1999-04-22 Semiconductor device and ic card

Country Status (1)

Country Link
JP (1) JP2000307033A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103918A1 (en) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
JP2007249599A (en) * 2006-03-16 2007-09-27 Dainippon Printing Co Ltd Ic module for ic card and method for manufacturing ic module
JP2008083804A (en) * 2006-09-26 2008-04-10 Toppan Printing Co Ltd Information recording medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103918A1 (en) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7732920B2 (en) 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US8071425B2 (en) 2005-03-28 2011-12-06 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
JP2007249599A (en) * 2006-03-16 2007-09-27 Dainippon Printing Co Ltd Ic module for ic card and method for manufacturing ic module
JP2008083804A (en) * 2006-09-26 2008-04-10 Toppan Printing Co Ltd Information recording medium

Similar Documents

Publication Publication Date Title
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
JP2560895B2 (en) IC card manufacturing method and IC card
JP5395660B2 (en) Method of manufacturing a card comprising at least one electronic module, assembly produced during the method, and intermediate product
JPH03155995A (en) Ic module and ic card using the same
US7320738B2 (en) Method for encapsulation of a chip card and module obtained thus
JP2000307033A (en) Semiconductor device and ic card
KR100782225B1 (en) Lead frame having recessed diepad and semiconductor package
US5984699A (en) Method of fabricating a semiconductor device
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JP2003318350A (en) Mounting base plate and mounting method for chip
JP2954118B2 (en) Semiconductor device and manufacturing method thereof
JPH02177553A (en) Integrated circuit device and manufacture thereof
JP3306981B2 (en) Method for applying adhesive to lead frame for semiconductor device
JP3957862B2 (en) IC module manufacturing method and IC module
JP3923661B2 (en) Semiconductor device
JPS6050346B2 (en) Manufacturing method of semiconductor device
JPH0621303A (en) Lead frame for semiconductor device and manufacture thereof
JPS6164132A (en) Semiconductor device
JPH1168016A (en) Resin-sealed semiconductor device
EP1615166A1 (en) Carrier tape for chip modules and method of manufacturing a chip card
JPS61285730A (en) Manufacture of semiconductor device and resin mold member used therefor
KR910007471B1 (en) Circuit board an manufacture thereof
JPH0546270Y2 (en)
JP3525965B2 (en) Lead frame, method of manufacturing the same, and semiconductor element package using the same
JPH11121515A (en) Mounting of semiconductor chip and semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704