JP2000306674A - Luminescent thin film and optical device - Google Patents
Luminescent thin film and optical deviceInfo
- Publication number
- JP2000306674A JP2000306674A JP11114747A JP11474799A JP2000306674A JP 2000306674 A JP2000306674 A JP 2000306674A JP 11114747 A JP11114747 A JP 11114747A JP 11474799 A JP11474799 A JP 11474799A JP 2000306674 A JP2000306674 A JP 2000306674A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- thin film
- substrate
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 230000003287 optical effect Effects 0.000 title claims description 99
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000000137 annealing Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 155
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000000843 powder Substances 0.000 claims description 33
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910052717 sulfur Inorganic materials 0.000 claims description 24
- 238000005477 sputtering target Methods 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 10
- 239000011863 silicon-based powder Substances 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052689 Holmium Inorganic materials 0.000 claims description 8
- 229910052765 Lutetium Inorganic materials 0.000 claims description 8
- 229910017028 MnSi Inorganic materials 0.000 claims description 8
- 229910052779 Neodymium Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 8
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 5
- 150000002910 rare earth metals Chemical class 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- 229910052684 Cerium Inorganic materials 0.000 claims 4
- 229910052688 Gadolinium Inorganic materials 0.000 claims 4
- 229910018250 LaSi Inorganic materials 0.000 claims 4
- 238000001704 evaporation Methods 0.000 claims 4
- 229910052746 lanthanum Inorganic materials 0.000 claims 4
- 239000000126 substance Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract 1
- 238000001552 radio frequency sputter deposition Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 78
- 238000010586 diagram Methods 0.000 description 41
- 238000004519 manufacturing process Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 27
- 230000005540 biological transmission Effects 0.000 description 25
- 238000005401 electroluminescence Methods 0.000 description 16
- 239000013081 microcrystal Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000002086 nanomaterial Substances 0.000 description 8
- 229910052788 barium Inorganic materials 0.000 description 7
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 7
- 239000005388 borosilicate glass Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 229910018251 LaSi 2 Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002294 plasma sputter deposition Methods 0.000 description 4
- 229910004283 SiO 4 Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001194 electroluminescence spectrum Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光通信、自発光表
示装置、光集積回路、発光源等に用いられる発光薄膜及
びその光デバイスに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light-emitting thin film used for optical communication, a self-luminous display device, an optical integrated circuit, a light-emitting source and the like, and an optical device thereof.
【０００２】[0002]
【従来の技術】現在のエレクトロニクス技術を支えてい
るシリコン（Ｓｉ）半導体は、間接遷移型であり、発光
効率が非常に低いため、ＯＥ（光・電気）ＩＣ及び表示
材料等に使用されている発光デバイスには、有機材料、
並びにＧａＡｓ、ＧａＮ等発光効率の高い直接遷移型の
化合物半導体が用いられている。2. Description of the Related Art Silicon (Si) semiconductors, which support the current electronics technology, are of indirect transition type and have extremely low luminous efficiency, and are therefore used for OE (optical / electrical) ICs and display materials. Organic materials,
In addition, a direct transition type compound semiconductor having high luminous efficiency, such as GaAs or GaN, is used.
【０００３】しかし、これらの材料は、（１）材料の安
定性、（２）酸化膜の質、（３）資源の豊富さ、（４）
集積回路作製技術等の点において、Ｓｉ半導体と比較し
て劣るため、室温で強く光るＳｉ半導体の出現が待望さ
れている。However, these materials are (1) material stability, (2) oxide film quality, (3) abundant resources, (4)
Since it is inferior to an Si semiconductor in terms of an integrated circuit manufacturing technique and the like, the emergence of a Si semiconductor that shines strongly at room temperature is expected.
【０００４】このような背景のもと、近年、Ｓｉ半導体
をナノ構造化することによって強い発光を実現しようと
する試みが活発になってきている。例えば、Ｓｉ／Ｇｅ
の超格子を作製し、バンドの折り返し効果を利用して、
間接遷移型半導体を直接遷移型半導体に変える方法
［Ｓ．Ｆｕｋａｔｓｕ，Ｈ．Ｙｏｓｈｉｄａ，Ａ．Ｆｕ
ｊｉｗａｒａ，Ｙ．Ｔａｋａｈａｓｈｉ，Ｙ．Ｓｈｉｒ
ａｋｉ，ａｎｄ Ｒ．Ｉｔｏ，Ａｐｐｌ．Ｐｈｙｓ．Ｌ
ｅｔｔ．６１，８０４（１９９２）．］、Ｓｉの１次元
または０次元ナノ構造を作製して、その量子効果を利用
してＳｉ半導体から発光を引き出す方法［Ｈ．Ｔａｋａ
ｇｉ，Ｈ．Ｏｇａｗａ，Ｙ．Ｙａｍａｚａｋｉ，Ａ．Ｉ
ｓｈｉｚａｋｉ，ａｎｄ Ｔ．Ｎａｋａｇｉｒｉ，Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５６，２３７９（１９９
０）．］等が報告されている。[0004] Against this background, in recent years, attempts to realize strong light emission by forming a Si semiconductor into a nanostructure have become active. For example, Si / Ge
Of the superlattice, and utilizing the folding effect of the band,
A method of changing an indirect transition semiconductor to a direct transition semiconductor [S. Fukatsu, H .; Yoshida, A .; Fu
jiwara, Y .; Takahashi, Y .; Shir
aki, and R .; Ito, Appl. Phys. L
ett. 61, 804 (1992). ], A method of producing a one-dimensional or zero-dimensional nanostructure of Si and extracting light emission from a Si semiconductor using the quantum effect [H. Taka
gi, H .; Ogawa, Y .; Yamazaki, A .; I
Shizaki, and T.S. Nakagiri, Ap
pl. Phys. Lett. 56, 2379 (199
0). ] Has been reported.
【０００５】また、近年ではＳｉ基板を電気化学的にエ
ッチングする方法でポーラスＳｉ構造を作製し、この材
料から発光を引き出す方法も注目を集めている［Ｌ．
Ｔ．Ｃａｎｈａｍ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
７，１０４６（１９９０）］。[0005] In recent years, a method of electrochemically etching a Si substrate to form a porous Si structure and extract light emission from this material has also attracted attention [L.
T. Canham, Appl. Phys. Lett. 5
7, 1046 (1990)].
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、Ｓｉ／
Ｇｅの超格子の作製においては、成長させるＳｉならび
にＧｅの格子間隔が等しくないため、Ｓｉ／Ｇｅの超格
子界面において格子のミスマッチが生じ、界面欠陥が必
然的に多く生じてしまう。ひいては、この欠陥が無輻射
センターとなり強い発光が期待できないといった問題点
を有する。However, Si /
In the production of a Ge superlattice, since lattices of Si and Ge to be grown are not equal, a lattice mismatch occurs at the Si / Ge superlattice interface, and inevitably many interface defects occur. As a result, there is a problem that this defect becomes a non-radiation center and strong light emission cannot be expected.
【０００７】Ｓｉの１次元または０次元ナノ構造を作製
して、その量子効果を利用してＳｉ半導体から発光を引
き出す方法においては、発光を引き出すために必要とす
るこれらのナノ構造の大きさは、２ｎｍから５ｎｍと非
常に小さいため、（１）これらの構造を制御性良く作製
すること（大きさをそろえること）、（２）ナノ構造で
は比表面積が膨大になるためこの表面を如何に無輻射セ
ンターを形成しないように終端するか、及び長期間にわ
たって安定な表面終端を行なうこと、（３）２ｎｍから
５ｎｍのナノ構造に電極を作製する場合、ナノ構造と電
極との接点が非常に小さいので、接点に大きな電界がか
かり寿命が極端に短くなる等の問題点を有する。In a method of producing a one-dimensional or zero-dimensional nanostructure of Si and using the quantum effect to extract light emission from a Si semiconductor, the size of the nanostructure required for extracting light emission is as follows. , Which are very small, from 2 nm to 5 nm. (1) These structures are manufactured with good controllability (uniform size), and (2) The nanostructure has a very large specific surface area. Terminate so as not to form a radiation center, and perform stable surface termination over a long period of time. (3) When forming an electrode on a nanostructure of 2 to 5 nm, the contact point between the nanostructure and the electrode is very small Therefore, there is a problem that a large electric field is applied to the contact and the life is extremely shortened.
【０００８】また、ポーラスＳｉ構造では、ポーラスな
ナノ構造表面に膨大な水素が終端しており、この水素は
容易に脱離してしまうため、その物理的ならびに化学的
性質が極端に不安定である等の問題点を有する。Further, in the porous Si structure, a huge amount of hydrogen is terminated on the surface of the porous nanostructure, and this hydrogen is easily desorbed, so that its physical and chemical properties are extremely unstable. And the like.
【０００９】ところで、蛍光体材料である、Ｅｕ、Ｃ
ｅ、Ｔｂ等は、従来より蛍光灯、Ｘ線感光体等に使用さ
れている高輝度発光体として知られている。しかしなが
ら、これらの材料とＳｉ半導体を融合させる試みはほと
んどなく、また、あったとしても、非常に費用のかかる
分子線エピタキシー並びにイオン注入技術を必要とする
（Ｐ．Ｂｅａｌｌｏｕｌ ｅｔ ａｌ．，Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．６３，１９５４（１９９３））た
め、実用化に際しては、大量生産性、価格等の点で問題
点を有する。By the way, the phosphor materials Eu, C
e, Tb, and the like are conventionally known as high-luminance luminous bodies used for fluorescent lamps, X-ray photoconductors, and the like. However, few attempts have been made to fuse these materials with Si semiconductors, and, if any, require very expensive molecular beam epitaxy and ion implantation techniques (P. Bealoul et al., Appl.
hys. Lett. 63, 1954 (1993)), there is a problem in terms of mass productivity, price, and the like in practical use.
【００１０】また、このように高価な装置を使用して、
試料を作製しているのにも関わらず、Ｓｉ上に積んだＥ
ｕをドープしたＣａ・Ｆ2 層では、電流注入で発光させ
る際に、非常に輝度が低い等の問題点を有している。Also, using such an expensive device,
Despite the preparation of the sample, E loaded on Si
The Ca-F 2 layer doped with u has problems such as extremely low brightness when emitting light by current injection.
【００１１】本発明は、上記問題点を除去し、輝度が高
く、化学的性質が安定で、価格を低減できる発光薄膜及
びその光デバイスを提供することを目的とする。It is an object of the present invention to provide a light-emitting thin film which eliminates the above problems, has high luminance, has stable chemical properties, and can be reduced in cost, and an optical device therefor.
【００１２】[0012]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕発光薄膜において、希土類金属シリサイドとＳｉ
又はＳｉ酸化物をＳｉ基板上に共にスパッタ蒸着し、ア
ニーリング処理を施して得られるようにしたものであ
る。In order to achieve the above object, the present invention provides: (1) a rare earth metal silicide and Si
Alternatively, it is obtained by sputter-depositing a Si oxide on a Si substrate and performing an annealing process.
【００１３】〔２〕発光素子において、ＥｕＳｉ2 とＳ
ｉをＳｉ基板上に共に蒸着し、その後アニーリング処理
を施した発光薄膜を有するようにしたものである。[2] In the light emitting device, EuSi 2 and S
i is co-deposited on a Si substrate, and then has a light emitting thin film subjected to an annealing process.
【００１４】〔３〕発光素子において、ＥｕＳｉ2 とＳ
ｉをＩＴＯ膜付き石英ガラス基板上に共に蒸着し、その
後アニーリング処理を施した発光薄膜を有するようにし
たものである。[3] In the light emitting device, EuSi 2 and S
i is co-evaporated on a quartz glass substrate with an ITO film, and then has a light emitting thin film subjected to an annealing treatment.
【００１５】〔４〕発光素子において、ＥｕＳｉ2 とＳ
ｉＯ2 をＳｉ基板上に共に蒸着し、その後アニーリング
処理を施した発光薄膜を有するようにしたものである。[4] In the light emitting device, EuSi 2 and S
iO 2 is co-deposited on a Si substrate, and then has a light emitting thin film subjected to an annealing process.
【００１６】〔５〕発光素子において、ＥｕＳｉ2 とＳ
ｉＯ2 をＩＴＯ膜付き石英ガラス基板上に共に蒸着し、
その後アニーリング処理を施した発光薄膜を有するよう
にしたものである。[5] In the light emitting device, EuSi 2 and S
iO 2 is co-deposited on a quartz glass substrate with an ITO film,
Thereafter, a light emitting thin film subjected to an annealing treatment is provided.
【００１７】〔６〕発光素子において、Ｅｕメタル粉末
とＳｉ粉末を１：０．０００００００１の割合から０．
０００００００１：１の割合で焼結させたスパッタリン
グターゲットを作製し、Ｓｉ基板上に共にスパッタリン
グし、その後、アニーリング処理を施した発光薄膜を有
するようにしたものである。[6] In the light emitting device, the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.0000000001 to 0.1%.
A sputtering target sintered at a ratio of 00000001: 1 is produced, is sputtered together on a Si substrate, and then has a light emitting thin film subjected to an annealing treatment.
【００１８】〔７〕発光素子において、Ｅｕメタル粉末
とＳｉ粉末を１：０．０００００００１の割合から０．
０００００００１：１の割合で焼結させたスパッタリン
グターゲットを作製し、ＩＴＯ膜付き石英ガラス基板上
に共にスパッタリングし、その後、アニーリング処理を
施した発光薄膜を有するようにしたものである。[7] In the light emitting device, the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.0000000001 to 0.1%.
A sputtering target sintered at a ratio of 00000001: 1 is produced, and is sputtered together on a quartz glass substrate with an ITO film, and then has a light emitting thin film subjected to an annealing treatment.
【００１９】〔８〕発光素子において、Ｅｕメタル粉末
とＳｉＯ2 粉末を１：０．０００００００１の割合から
０．０００００００１：１の割合で焼結させたスパッタ
リングターゲットを作製し、Ｓｉ基板上に共にスパッタ
リングし、その後、アニーリング処理を施した発光薄膜
を有するようにしたものである。[8] In a light emitting device, a sputtering target is prepared by sintering Eu metal powder and SiO 2 powder at a ratio of 1: 0.0000000001 to 0.00000001: 1, and sputtering is performed on a Si substrate. Thereafter, the light-emitting thin film has been subjected to an annealing process.
【００２０】[0020]
〔９〕発光素子において、Ｅｕメタル粉末
とＳｉＯ2 粉末を１：０．０００００００１の割合から
０．０００００００１：１の割合で焼結させたスパッタ
リングターゲットを作製し、ＩＴＯ膜付き石英ガラス基
板上に共にスパッタリングし、その後アニーリング処理
を施した発光薄膜を有するようにしたものである。[9] In the light emitting device, a sputtering target in which the Eu metal powder and the SiO 2 powder are sintered at a ratio of 1: 0.0000000001 to 0.00000001: 1 is produced, and both are formed on a quartz glass substrate with an ITO film. It has a light emitting thin film that has been sputtered and then annealed.
【００２１】〔１０〕上記〔２〕記載の発光素子におい
て、ＥｕＳｉ2 にＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳ
ｉ2 、ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ
2 、ＴｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳ
ｉ2 、ＴｍＳｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓ
ｉ、ＭｎＳｉ、を少なくとも１種類以上含んだ発光薄膜
を有するようにしたものである。[10] In the light-emitting device according to the above [2], EuSi 2 may contain LaSi 2 , CeSi 2 , PrS.
i 2 , NdSi 2 , SmSi 2 , GdSi 2 , EuSi
2 , TbSi 2 , DySi 2 , HoSi 2 , ErS
i 2 , TmSi 2 , YbSi 2 , LuSi 2 , Cr 3 S
A light emitting thin film containing at least one kind of i and MnSi is provided.
【００２２】〔１１〕上記〔３〕記載の発光素子におい
て、ＥｕＳｉ2 にＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳ
ｉ2 、ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ
2 、ＴｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳ
ｉ2 、ＴｍＳｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓ
ｉ、ＭｎＳｉ、を少なくとも１種類以上含んだ発光薄膜
を有するようにしたものである。[11] The light emitting device according to [3], wherein EuSi 2 is composed of LaSi 2 , CeSi 2 , and PrS.
i 2 , NdSi 2 , SmSi 2 , GdSi 2 , EuSi
2 , TbSi 2 , DySi 2 , HoSi 2 , ErS
i 2 , TmSi 2 , YbSi 2 , LuSi 2 , Cr 3 S
A light emitting thin film containing at least one kind of i and MnSi is provided.
【００２３】〔１２〕上記〔４〕記載の発光素子におい
て、ＥｕＳｉ2 にＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳ
ｉ2 、ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ
2 、ＴｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳ
ｉ2 、ＴｍＳｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓ
ｉ、ＭｎＳｉ、を少なくとも１種類以上含んだ発光薄膜
を有するようにしたものである。[12] The light-emitting device according to [4], wherein EuSi 2 is composed of LaSi 2 , CeSi 2 , and PrS.
i 2 , NdSi 2 , SmSi 2 , GdSi 2 , EuSi
2 , TbSi 2 , DySi 2 , HoSi 2 , ErS
i 2 , TmSi 2 , YbSi 2 , LuSi 2 , Cr 3 S
A light emitting thin film containing at least one kind of i and MnSi is provided.
【００２４】〔１３〕上記〔５〕記載の発光素子におい
て、ＥｕＳｉ2 にＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳ
ｉ2 、ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ
2 、ＴｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳ
ｉ2 、ＴｍＳｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓ
ｉ、ＭｎＳｉ、を少なくとも１種類以上含んだ発光薄膜
を有するようにしたものである。[0024] [13] In the light-emitting device according to [5], wherein, LaSi 2 to EuSi 2, CeSi 2, PrS
i 2 , NdSi 2 , SmSi 2 , GdSi 2 , EuSi
2 , TbSi 2 , DySi 2 , HoSi 2 , ErS
i 2 , TmSi 2 , YbSi 2 , LuSi 2 , Cr 3 S
A light emitting thin film containing at least one kind of i and MnSi is provided.
【００２５】〔１４〕上記〔６〕記載の発光素子におい
て、Ｅｕメタル粉末とＳｉ粉末を１：０．００００００
０１の割合から０．０００００００１：１の割合で焼結
させたスパッタリングターゲットにおいて、これをＬａ
とＳｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、Ｓｍと
Ｓｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有するようにしたも
のである。[14] The light emitting device according to the above [6], wherein the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.000000.
In a sputtering target sintered at a ratio of 0.01 to 0.00000001: 1, this is referred to as La.
And Si, Ce and Si, Pr and Si, Nd and Si, Sm and Si, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i, a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
【００２６】〔１５〕上記〔７〕記載の発光素子におい
て、Ｅｕメタル粉末とＳｉ粉末を１：０．００００００
０１の割合から０．０００００００１：１の割合で焼結
させたスパッタリングターゲットにおいて、これをＬａ
とＳｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、Ｓｍと
Ｓｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有するようにしたも
のである。[15] The light emitting device according to the above [7], wherein the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.000000.
In a sputtering target sintered at a ratio of 0.01 to 0.00000001: 1, this is referred to as La.
And Si, Ce and Si, Pr and Si, Nd and Si, Sm and Si, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i, a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
【００２７】〔１６〕上記〔８〕記載の発光素子におい
て、Ｅｕメタル粉末とＳｉ粉末を１：０．００００００
０１の割合から０．０００００００１：１の割合で焼結
させたスパッタリングターゲットにおいて、これをＬａ
とＳｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、Ｓｍと
Ｓｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有するようにしたも
のである。[16] The light emitting device according to the above [8], wherein the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.000000.
In a sputtering target sintered at a ratio of 0.01 to 0.00000001: 1, this is referred to as La.
And Si, Ce and Si, Pr and Si, Nd and Si, Sm and Si, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i, a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
【００２８】〔１７〕上記[17] The above
〔９〕記載の発光素子におい
て、Ｅｕメタル粉末とＳｉ粉末を１：０．００００００
０１の割合から０．０００００００１：１の割合で焼結
させたスパッタリングターゲットにおいて、これをＬａ
とＳｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、Ｓｍと
Ｓｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有するようにしたも
のである。[9] The light emitting device according to [9], wherein the Eu metal powder and the Si powder are mixed in a ratio of 1: 0.000000.
In a sputtering target sintered at a ratio of 0.01 to 0.00000001: 1, this is referred to as La.
And Si, Ce and Si, Pr and Si, Nd and Si, Sm and Si, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i, a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
【００２９】〔１８〕上記〔１〕から〔１７〕のいずれ
か１項に記載の発光薄膜を発光部に備え、Ｓｉ基板を共
通にするとともに、光導波路を介して水平方向に集積さ
れる受光部を具備する光結合素子を構成するようにした
ものである。[18] The light-emitting thin film according to any one of [1] to [17] is provided in a light-emitting portion, a common Si substrate is used, and a light-receiving element integrated in a horizontal direction via an optical waveguide is provided. This constitutes an optical coupling element having a portion.
【００３０】〔１９〕上記〔１〕から〔１７〕のいずれ
か１項に記載の発光薄膜を発光部に備え、この発光部に
垂直方向に集積される受光部を具備する光結合回路素子
を構成するようにしたものである。[19] An optical coupling circuit device comprising the light emitting thin film according to any one of the above [1] to [17] in a light emitting portion and a light receiving portion vertically integrated with the light emitting portion. It is configured.
【００３１】〔２０〕上記〔１〕から〔１７〕のいずれ
か１項に記載の発光薄膜を発光部に備え、Ｓｉ基板を共
通にするとともに、水平方向に集積されるスイッチング
変調素子を前記発光部に直列接続する光送信素子を構成
するようにしたものである。[20] The light-emitting thin film according to any one of [1] to [17] is provided in a light-emitting section, and a common Si substrate is used. And an optical transmission element connected in series to the section.
【００３２】〔２１〕上記〔１〕から〔１７〕のいずれ
か１項に記載の発光薄膜を発光部に備え、この発光部に
垂直方向に集積される受光部を具備する光−光変換素子
を構成するようにしたものである。[21] A light-to-light conversion element comprising the light emitting thin film according to any one of the above [1] to [17] in a light emitting portion, and a light receiving portion vertically integrated with the light emitting portion. Is constituted.
【００３３】〔２２〕上記〔１〕から〔１７〕のいずれ
か１項に記載の発光薄膜を発光部に備え、Ｓｉ基板を共
通にするとともに、水平方向に集積されるスイッチング
素子を前記発光部に直列接続する表示装置を構成するよ
うにしたものである。[22] The light-emitting thin film according to any one of [1] to [17] is provided in a light-emitting portion, and a switching element that is shared in a horizontal direction while sharing a Si substrate is provided in the light-emitting portion. And a display device connected in series to the display device.
【００３４】本発明の発光薄膜は、ＥｕＳｉ等に代表さ
れる希土類シリサイドをターゲット材料として、これを
Ｓｉ基板上に蒸着し、この蒸着された希土類金属シリサ
イド膜を真空中、または酸化雰囲気中でアニーリング処
理を施すことによって達成される。The light emitting thin film of the present invention is obtained by depositing a rare earth silicide represented by EuSi or the like as a target material on a Si substrate and annealing the deposited rare earth metal silicide film in a vacuum or an oxidizing atmosphere. This is achieved by performing a treatment.
【００３５】[0035]
【発明の実施の形態】以下、本発明の実施の形態を図を
参照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００３６】図１は本発明の第１実施例を示す発光薄膜
を有する発光素子の構成図である。FIG. 1 is a structural view of a light emitting device having a light emitting thin film according to a first embodiment of the present invention.
【００３７】まず、Ｓｉ基板１上に発光薄膜２を堆積す
る前に、自然酸化膜を除去し、界面抵抗を下げ、電流注
入を行なう際に加える電圧降下をなるべく小さくする。First, before depositing the light emitting thin film 2 on the Si substrate 1, the natural oxide film is removed, the interface resistance is reduced, and the voltage drop applied when current is injected is reduced as much as possible.
【００３８】この時、自然酸化膜の除去は、ｂａｆｆｅ
ｒｅｄ ＮＨ4 Ｆ並びに希釈ＨＦ（１〜１０％）等にＳ
ｉ基板１を５〜２０分浸透することによって行なわれ
る。発光薄膜２を堆積すべきＳｉ基板１は、なるべく低
抵抗なものが良いが、ここではｐ型３〜５Ω・ｃｍのも
のを用いた。ｐ型かｎ型の選択は、将来的に発光薄膜２
上に堆積する電極の種類によって決定する。ここでは、
将来的に堆積する電極として、ＩＴＯ（Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ）透明電極３を選択し、これがｎ型
であることから、Ｓｉ基板１をｐ型のものに選択した。At this time, the natural oxide film is removed by buffe
red NH 4 F and diluted HF (1-10%)
This is performed by penetrating the i-substrate 1 for 5 to 20 minutes. The Si substrate 1 on which the light-emitting thin film 2 is to be deposited is preferably as low as possible. Here, a p-type substrate having a resistance of 3 to 5 Ω · cm is used. The choice of p-type or n-type will be
It is determined by the type of electrode deposited on top. here,
As an electrode to be deposited in the future, ITO (Indium)
(Tin Oxide) The transparent electrode 3 was selected, and since this was an n-type, the Si substrate 1 was selected to be a p-type.
【００３９】自然酸化膜除去後、直ちにＳｉ基板１に発
光薄膜２を蒸着する。ここでは、具体的には無線周波マ
イクロ波スパッタリング法について詳述するが、膜を堆
積する方法は、この限りではなく、他にも、レーザーア
ブレーション法、電子ビーム蒸着等種々の方法で堆積可
能である。スパッタリングは、直径１００ｍｍのＳｉデ
ィスクをスパッタリングターゲットとして、この上に、
９９．９％ＥｕＳｉ2粉末を１０〜１０００ｍｇの分量
を、直径５０ｍｍ程度の円形に一様にこのＳｉディスク
上に分散させて、これをＳｉディスクと同時にスパッタ
リングすることによって行なわれた。この際ＥｕＳｉ2
は必ずしも粉体である必要はなく、通常のスパッタリン
グターゲットのように焼結したものでも、後の実施例で
述べる効果を得ることができる。また、ＥｕＳｉ2 以外
にも種々の希土類金属シリサイド粉体を混入して（例え
ばＥｕＳｉ2 、ＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳｉ2 、
ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ2 、Ｔ
ｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、Ｔｍ
Ｓｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳ
ｉ、等）スパッタリングを行なうことによって、よりス
ペクトル幅の広い白色エレクトロルミネッセンスを得る
ことができる。After the removal of the natural oxide film, the light emitting thin film 2 is deposited on the Si substrate 1 immediately. Here, the radio frequency microwave sputtering method will be specifically described in detail, but the method of depositing the film is not limited thereto, and other methods such as laser ablation method and electron beam evaporation can be used. is there. Sputtering, using a 100 mm diameter Si disk as a sputtering target,
An amount of 10-1000 mg of 99.9% EuSi 2 powder was uniformly dispersed in a circle having a diameter of about 50 mm on this Si disk, and this was sputtered simultaneously with the Si disk. At this time, EuSi 2
Does not necessarily have to be a powder, and even if it is sintered like a normal sputtering target, the effects described in the following embodiments can be obtained. Moreover, by mixing different rare earth metal silicide powder besides EuSi 2 (e.g. EuSi 2, LaSi 2, CeSi 2 , PrSi 2,
NdSi 2 , SmSi 2 , GdSi 2 , EuSi 2 , T
bSi 2 , DySi 2 , HoSi 2 , ErSi 2 , Tm
Si 2 , YbSi 2 , LuSi 2 , Cr 3 Si, MnS
i, etc.) By performing sputtering, white electroluminescence having a wider spectrum width can be obtained.
【００４０】スパッタリング条件としては、圧力０．５
ＰａのＡｒ雰囲気ガス（純度９９．９９９％）中におい
て、加えるＲＦパワーは１００Ｗ、堆積温度（Ｓｉ基板
１温度）３００℃で行なった。堆積されたＥｕＳｉ2 の
膜厚はおよそ２μｍであった。本発明者等の研究結果に
よれば、最適な膜厚は、０．０５μｍから１０μｍの範
囲である。これより薄いと発光効率が低下し、これより
厚いと膜の抵抗が大きいため、電流が流れ難くなること
になる。また、スパッタリング時に酸素をＡｒガスと同
程度加えて膜の堆積を行なうと、後に得られるエレクト
ロルミネッセンスの輝度をよりあげることが可能とな
る。As the sputtering conditions, a pressure of 0.5
In an Ar atmosphere gas of Pa (purity: 99.999%), the applied RF power was 100 W and the deposition temperature (temperature of the Si substrate 1) was 300 ° C. The film thickness of the deposited EuSi 2 was approximately 2 μm. According to the research results of the present inventors, the optimum film thickness is in the range of 0.05 μm to 10 μm. If the thickness is smaller than this, the luminous efficiency is reduced, and if the thickness is larger than this, the resistance of the film is large, so that the current hardly flows. Further, when the film is deposited by adding oxygen to the same degree as the Ar gas at the time of sputtering, the luminance of electroluminescence obtained later can be further increased.
【００４１】しかしながら、ここでは、作製方法の単純
性を採用してＡｒ雰囲気ガス中でスパッタリングを行な
った。スパッタリング処理の後、堆積した膜中、並びに
界面の欠陥を低減させるため、真空中で１０００℃、１
５分間のアニーリング処理を行なった。ここでも、アニ
ーリング時に酸素を多少加えるとエレクトロルミネッセ
ンスの輝度をより上げることが可能となる。しかしなが
ら、ここでは、作製方法の単純性および現象の再現性を
加味して真空雰囲気中でアニーリング処理を行なった。However, here, sputtering was performed in an Ar atmosphere gas by adopting the simplicity of the manufacturing method. After the sputtering process, in order to reduce defects in the deposited film and at the interface, 1000 ° C.
An annealing treatment was performed for 5 minutes. Here, it is possible to further increase the luminance of electroluminescence by adding a little oxygen during annealing. However, here, the annealing process was performed in a vacuum atmosphere in consideration of the simplicity of the manufacturing method and the reproducibility of the phenomenon.
【００４２】このようにして作製された発光薄膜２を、
Ｘ線光電子分光、Ｘ線回析で構造回析すると、化学量論
がＥｕ：０．２４、Ｓｉ：０．１５、Ｏ：０．６１であ
る膜が形成されている。これらの化学量論を有する膜と
してはＥｕＳｉＯ3 とＥｕ2ＳｉＯ4 が形成されている
と考えられる。The light emitting thin film 2 thus manufactured is
When structural diffraction is performed by X-ray photoelectron spectroscopy and X-ray diffraction, a film having a stoichiometry of Eu: 0.24, Si: 0.15, and O: 0.61 is formed. It is considered that EuSiO 3 and Eu 2 SiO 4 are formed as films having these stoichiometries.
【００４３】また、透過電子顕微鏡観察などで構造解析
すると、このような処理を施した膜は、平均粒径が９ｎ
ｍのＥｕＳｉＯ3 またはＥｕ2 ＳｉＯ4 の微粒子の集合
体になっていることが分かる。このように無酸素中でス
パッタリング並びにアニーリング処理を施しても、比表
面積が大きい微粒子が形成されているため、必然的に雰
囲気ガスを吸着し易くなり、特に酸素を取り込み易くな
る。このような理由により、膜中にかなりな量の酸素が
含まれる。この酸素は、発光輝度を上げる効果を有する
が、このように、無酸素処理でもかなりの量の酸素が含
まれるため、そのコントロールが難しい。そのため、本
願発明者等は酸素を導入して、膜を堆積並びにアニーリ
ングする過程についての記述を省いた。When the structure is analyzed by observation with a transmission electron microscope or the like, the film subjected to such a treatment has an average particle diameter of 9 n.
It can be seen that the particles are aggregates of m EuSiO 3 or Eu 2 SiO 4 fine particles. Even if sputtering and annealing are performed in the absence of oxygen as described above, fine particles having a large specific surface area are formed, so that it becomes inevitably easy to adsorb the atmospheric gas, and particularly easy to take in oxygen. For this reason, the films contain significant amounts of oxygen. Although this oxygen has the effect of increasing the emission luminance, it is difficult to control the oxygen-free treatment because it contains a considerable amount of oxygen. Therefore, the present inventors have omitted the description of the process of depositing and annealing a film by introducing oxygen.
【００４４】このようにして作製された発光薄膜２であ
るＥｕＳｉＯ3 とＥｕ2 ＳｉＯ4 膜（以下、ＥＳＯ膜と
略称する）からエレクトロルミネッセンスを得るため
に、ＩＴＯ透明電極３をＲＦスパッタリング法でおよそ
１００ｎｍ程度の厚さで発光薄膜２上に堆積した。この
ようにして、エレクトロルミネッセンスを得るために上
記過程を経て作製した発光デバイスの構造を図１に示
す。なお、図１において４はＡｌ電極であり、Ｅは直流
電源である。In order to obtain electroluminescence from the thus-produced light emitting thin film 2 of the EuSiO 3 and Eu 2 SiO 4 films (hereinafter abbreviated as ESO film), the ITO transparent electrode 3 was approximately RF-sputtered. It was deposited on the light emitting thin film 2 to a thickness of about 100 nm. FIG. 1 shows a structure of a light emitting device manufactured through the above-described process in order to obtain electroluminescence. In FIG. 1, reference numeral 4 denotes an Al electrode, and E denotes a DC power supply.
【００４５】この発光デバイスのＳｉ基板１のＡｌ電極
４側を、＋極、ＩＴＯ透明電極３側を−極にして電圧を
かけると、図２に示すような白色発光を示す。この図に
おいて、ａは図２のように扇形にパターニングされたＩ
ＴＯ膜（３）、ｂはＳｉ基板、ｃはボンデヘングワイヤ
である。このエレクトロルミネッセンスの輝度を輝度計
で測定すると、３０Ｖのバイアス電圧で１３０Ｃｄ／ｍ
2 の値を示した。この時の発光層の大きさはおよそ５ｍ
ｍ2 であり、一様な面発光を示す。この面発光の大きさ
は、蒸着するＩＴＯ透明電極３の大きさで決まってお
り、工業化を念頭に置いた場合、得られるデバイスの大
きさは、ここでは、Ｓｉ基板１の大きさで決定されてお
り、現在の段階では、直径が３０〜４０ｃｍのものが利
用できる。When a voltage is applied with the Al electrode 4 side of the Si substrate 1 of the light emitting device as the positive electrode and the ITO transparent electrode 3 side as the negative electrode, white light is emitted as shown in FIG. In this figure, a is an I-shaped pattern patterned as shown in FIG.
The TO film (3), b is a Si substrate, and c is a bonding wire. When the luminance of this electroluminescence was measured by a luminance meter, it was 130 Cd / m at a bias voltage of 30 V.
A value of 2 was shown. At this time, the size of the light emitting layer is about 5 m.
m 2 , indicating uniform surface emission. The size of the surface light emission is determined by the size of the ITO transparent electrode 3 to be vapor-deposited. In view of industrialization, the size of the obtained device is determined by the size of the Si substrate 1 here. At present, 30-40 cm diameters are available.
【００４６】また、この方法は、スパッタリング法を利
用しているので、発光薄膜２を蒸着する基板は、Ｓｉ以
外にも、ディスプレー材料等に使用されているＩＴＯ付
き石英ガラス等の利用も可能である。ＩＴＯ付き石英ガ
ラスを利用することによって、２５０ｃｍ×２５０ｃｍ
以上の面積を有する白色面発光を得ることができ、大面
積ディスプレーに好適な材料となる。高輝度化、発光電
圧の低閾値化のためには、パラメーターとして、スパッ
タリング時の酸素量、ＥｕＳｉとＳｉのスパッタリング
量の割合、発光薄膜２の厚さ、アニーリング温度並びに
時間等の最適化が必要であるが、上記に記載した条件を
大きく越えることはない。In addition, since this method uses a sputtering method, the substrate on which the light emitting thin film 2 is deposited can be quartz glass with ITO used as a display material or the like, in addition to Si. is there. 250cm x 250cm by using quartz glass with ITO
White surface light emission having the above area can be obtained, which is a material suitable for a large-area display. Optimization of parameters such as the amount of oxygen during sputtering, the ratio of the amount of sputtering of EuSi and Si, the thickness of the light-emitting thin film 2, the annealing temperature, and the time are required to increase the brightness and lower the threshold of the emission voltage. However, it does not greatly exceed the conditions described above.
【００４７】図１に示した発光デバイスが示すエレクト
ロルミネッセンスのスペクトルを図３に示す。図３にお
いて、縦軸はＥＬ強度（相対単位）、横軸は波長（ｎ
ｍ）を示している。FIG. 3 shows an electroluminescence spectrum of the light emitting device shown in FIG. In FIG. 3, the vertical axis represents EL intensity (relative unit), and the horizontal axis represents wavelength (n).
m).
【００４８】図３に示すように、発光スペクトルの帯域
は４００〜８００ｎｍのほぼ可視域全域にわたる。この
広帯域な発光スペクトルは、Ｅｕ２価イオンの（４ｆ）
６（５ｄ）→（４ｆ）７遷移によるものと考えられる。
この広帯域なスペクトル中に存在する図中に矢印で示し
たいくつかのシャープなピークは、Ｅｕ３価の５Ｄｊ→
７Ｆｊ′遷移によるものと考えられる。As shown in FIG. 3, the band of the emission spectrum covers almost the entire visible region of 400 to 800 nm. This broad-band emission spectrum is based on the (4f)
6 (5d) → (4f) 7 transition.
Some of the sharp peaks indicated by arrows in the figure existing in this broadband spectrum are Eu trivalent 5Dj →
It is thought to be due to the 7Fj 'transition.
【００４９】このように、本実施例によって作製された
発光薄膜は、大部分がＥｕの２価であるが、多少Ｅｕの
３価を含んだ構造をしている。発光の量子効率は、この
発光デバイスでは、およそ、０．１％を記録した。この
量子効率の改善については、パラメーターとして、スパ
ッタリング時の酸素量、ＥｕＳｉとＳｉのスパッタリン
グ量の割合、発光層の厚さ、アニーリング温度並びに時
間等の最適化が必要であるが、上記に記載した条件を大
きく越えることはない。As described above, the light emitting thin film manufactured according to this embodiment has a structure in which most of the light is divalent of Eu, but contains some trivalent Eu. The quantum efficiency of the emission was recorded at about 0.1% for this light emitting device. In order to improve the quantum efficiency, optimization of parameters such as the amount of oxygen during sputtering, the ratio of the amount of sputtering of EuSi and Si, the thickness of the light-emitting layer, the annealing temperature, and the time are required as parameters. It does not greatly exceed the conditions.
【００５０】図４はこの発光デバイスの電流電圧特性図
であり、縦軸は電流密度Ｊ（ｍＡ／ｃｍ2 ）、横軸は電
圧（Ｖ）である。この膜の非抵抗は電流が低い領域（１
０-6Ａ／ｃｍ2 ）で評価することができ、およそ、１０
10Ω・ｃｍと高抵抗な膜になる。この値より、ここで作
製された発光薄膜は、殆ど、絶縁体とみなすことができ
る。このような絶縁体に電流を注入すると、通常のダイ
オード特性［Ｊ＝Ｊ0ｅｘｐ（ｑＶ／ｎｋＴ）］には従
わずに、電流が電圧の１〜３乗の関数（Ｊ＝ｋＶa ）
（ａは１から３を取る）となる空間電荷制限電流とな
る。このような、空間電荷制限電流の形態で発光を示す
デバイスとしては、他にも、抵抗の高い有機薄膜に電流
を注入して発光を得る有機のエレクトロルミネッセンス
が良く知られている。FIG. 4 is a current-voltage characteristic diagram of the light-emitting device. The vertical axis represents current density J (mA / cm 2 ), and the horizontal axis represents voltage (V). The non-resistance of this film is in the low current region (1
0 -6 A / cm 2 ), which is approximately 10
It becomes a film with high resistance of 10 Ω · cm. From this value, the light-emitting thin film fabricated here can be almost regarded as an insulator. When a current is injected into such an insulating material, normal diode characteristics [J = J 0 exp (qV / nkT)] without following the 1-3 function of the square of the current-voltage (J = kV a)
(A takes 1 to 3). As such a device that emits light in the form of a space charge limited current, organic electroluminescence, which obtains light emission by injecting a current into an organic thin film having a high resistance, is well known.
【００５１】図５はこの発光デバイスの電流に対する発
光強度を示す図であり、縦軸はＥＬ強度（相対単位）、
横軸は電流密度Ｊ（ｍＡ／ｃｍ2 ）である。発光の立ち
上がりは、０．４ｍＡ／ｃｍ2 の電流密度Ｊより観測さ
れる。これより、図４の電流電圧特性から、発光は５〜
６Ｖより始まり、絶縁体にも関わらず比較的低電圧より
発光が観測される。これは、５Ｖ動作が基準となってい
る現代のエレクトロニクス技術においては非常に好適な
ものである。電流と発光強度のグラフから、エレクトロ
ルミネッセンスの強度は、電流の２乗に比例しているこ
とが分かる。これは、電子と正孔が両側の電極より注入
され励起子状態を形成し、これらの有するエネルギーが
Ｅｕ2+またはＥｕ3+に移動した結果、発光するという事
実を示している。このエレクトロルミネッセンスがほぼ
絶縁破壊を示す電圧の逆バイアス領域まで全く発光を示
さず、順バイアス領域のみで発光を示すという事実は、
このエレクトロルミネッセンスが薄膜中に形成された高
電界によるキャリアの加速及び発光センター等への衝突
によってエネルギー移動をしているのではなく、上記で
論じたようにキャリア（電子と正孔）が発光薄膜に注入
されている事実を示している。FIG. 5 is a diagram showing the light emission intensity with respect to the current of the light emitting device. The vertical axis represents the EL intensity (relative unit).
The horizontal axis is the current density J (mA / cm 2 ). The rise of light emission is observed from a current density J of 0.4 mA / cm 2 . Thus, from the current-voltage characteristics of FIG.
Starting from 6 V, light emission is observed from a relatively low voltage regardless of the insulator. This is well suited in modern electronics technology where 5V operation is the norm. From the graph of the current and the emission intensity, it can be seen that the intensity of the electroluminescence is proportional to the square of the current. This indicates the fact that electrons and holes are injected from the electrodes on both sides to form an exciton state, and the energy of these is transferred to Eu 2+ or Eu 3+ , thereby emitting light. The fact that this electroluminescence shows no light emission up to the reverse bias region of the voltage showing almost dielectric breakdown, and shows light emission only in the forward bias region,
This electroluminescence does not transfer energy by accelerating carriers due to a high electric field formed in the thin film and colliding with a light-emitting center or the like. Instead, carriers (electrons and holes) are emitted by the light-emitting thin film as discussed above. Shows the fact that it has been injected.
【００５２】図６はこの発光デバイスから得られるエレ
クトロルミネッセンスの時間応答特性を示す図であり、
縦軸の上部は電圧（Ｖ）、縦軸の下部はＥＬ（相対単
位）、横軸は時間（μｓ）である。変調には、変調周波
数１ＭＨｚ、振幅２７．５Ｖ、定常バイアス２０Ｖの正
弦波を用いた。変調する電圧波形ａに対し、エレクトロ
ルミネッセンスは面全体で変調され、図６の下部のよう
な変調波形ｂを示す。FIG. 6 is a diagram showing a time response characteristic of electroluminescence obtained from this light emitting device.
The upper part of the vertical axis is voltage (V), the lower part of the vertical axis is EL (relative unit), and the horizontal axis is time (μs). A sine wave having a modulation frequency of 1 MHz, an amplitude of 27.5 V and a steady bias of 20 V was used for the modulation. With respect to the voltage waveform a to be modulated, the electroluminescence is modulated over the entire surface, and shows a modulation waveform b as shown in the lower part of FIG.
【００５３】このように、本発明による発光デバイスは
１ＭＨｚ変調周波数でもエレクトロルミネッセンスを変
調することが可能であり、この発光デバイスの面全体を
利用して並列信号を作製すると、１０12／ｓ（テラｂｉ
ｔｓ）以上のビット数を有する信号処理を行なうことが
できる。エレクトロルミネッセンスが示す変調波形ｂは
変調を行なう電圧波形ａに対し多少のゆがみを生じる
が、これは、Ｅｕ2+ならびにＥｕ3+の蛍光寿命が、サブ
μｓ程度の緩和時定数を持つからである。変調波形ｂが
示す電圧下降時の波形のテールからＥｕ2+ならびにＥｕ
3+の緩和時定数を評価することができ、およそ０．５μ
ｓと見積もることができる。As described above, the light emitting device according to the present invention can modulate electroluminescence even at a modulation frequency of 1 MHz. When a parallel signal is produced using the entire surface of the light emitting device, it is 10 12 / s (tera). bi
ts) or more signal processing can be performed. The modulation waveform b indicated by electroluminescence slightly distorts the voltage waveform a for performing modulation, because the fluorescence lifetime of Eu 2+ and Eu 3+ has a relaxation time constant of about sub-μs. . From the tail of the waveform at the time of voltage drop indicated by the modulation waveform b, Eu 2+ and Eu
3+ relaxation time constant can be evaluated, approximately 0.5μ
s can be estimated.
【００５４】上記した発光デバイスの作製方法は、Ｅｕ
Ｓｉ2 をスパッタリングターゲットとして作製された発
光薄膜並びに発光デバイスであるが、これに限るもので
なく、以下に示すようなデバイスへの適用も可能であ
る。The method for manufacturing the light emitting device described above is based on the Eu
The light-emitting thin film and the light-emitting device manufactured using Si 2 as a sputtering target are not limited to these, and can be applied to the following devices.
【００５５】次に、本発明の第２実施例について説明す
る。Next, a second embodiment of the present invention will be described.
【００５６】図７は本発明の第２実施例を示す光結合素
子の概略構成図である。FIG. 7 is a schematic structural view of an optical coupling device showing a second embodiment of the present invention.
【００５７】図７に示すように、この光結合素子は、発
光素子と受光素子とをモノリシックに基板上に形成し、
更に発光素子から発された光を受光素子に伝送する光伝
送手段としての光導波路を備えるものである。発光素子
１１は、ｐ型単結晶Ｓｉ基板１０にＥＳＯ膜１２を形成
し、更に、その上にＩＴＯからなる透明電極１３を形成
したものである。受光素子１４は、ｐ型単結晶Ｓｉ基板
１０の表面にＥＳＯ膜またはｎ型の微結晶を含有する非
晶質ＳｉＣ（シリコンカーボン）層１５を形成したもの
である。非晶質ＳｉＣ層１５上にはＩＴＯ膜からなる透
明電極１６が形成され、ｐ型単結晶Ｓｉ基板１０の裏面
にはＡｌ層である電極１７が形成されている。また、光
導波路は、透明電極１３、１６上及び発光素子と受光素
子との間に、バリウムホウケイ酸ガラス１９で形成され
ている。なお、１８は石英ガラスである。As shown in FIG. 7, in this optical coupling element, a light emitting element and a light receiving element are monolithically formed on a substrate.
Further, the light emitting device is provided with an optical waveguide as an optical transmission means for transmitting light emitted from the light emitting element to the light receiving element. The light emitting element 11 has a structure in which an ESO film 12 is formed on a p-type single crystal Si substrate 10 and a transparent electrode 13 made of ITO is further formed thereon. The light receiving element 14 is obtained by forming an ESO film or an amorphous SiC (silicon carbon) layer 15 containing n-type microcrystals on the surface of a p-type single crystal Si substrate 10. A transparent electrode 16 made of an ITO film is formed on the amorphous SiC layer 15, and an electrode 17 which is an Al layer is formed on the back surface of the p-type single crystal Si substrate 10. The optical waveguide is formed of barium borosilicate glass 19 on the transparent electrodes 13 and 16 and between the light emitting element and the light receiving element. Reference numeral 18 denotes quartz glass.
【００５８】次に、この実施例の光結合素子の製法につ
いて説明する。Next, a method of manufacturing the optical coupling device of this embodiment will be described.
【００５９】まず、第１実施例にならって、ＥＳＯ膜１
２を形成する。その後、ｐ型単結晶Ｓｉ基板１０〔結晶
面（１００）、抵抗率０．１〜４０Ωｃｍ〕の裏面にＡ
ｌを蒸着してオーミックコンタクトをとり、Ａｌ電極１
７を形成する。First, according to the first embodiment, the ESO film 1
Form 2 Then, A is formed on the back surface of the p-type single crystal Si substrate 10 [crystal face (100), resistivity 0.1 to 40 Ωcm].
to make an ohmic contact, and an Al electrode 1
7 is formed.
【００６０】次に、受光素子１４に、ＥＳＯ膜ではな
く、非晶質ＳｉＣ膜を使用する場合には、ｎ型の微結晶
を含有する非晶質ＳｉＣ膜１５を電子サイクロトロン共
鳴プラズマＥＣＲーＣＶＤ法により堆積させる。そのよ
うな場合には、以下のような条件を用いると良好な膜を
作製することができる。Next, when an amorphous SiC film is used for the light receiving element 14 instead of an ESO film, the amorphous SiC film 15 containing n-type microcrystals is formed by electron cyclotron resonance plasma ECR-CVD. It is deposited by a method. In such a case, a favorable film can be manufactured by using the following conditions.
【００６１】すなわち、ガス圧０．００１〜０．００８
Ｔｏｒｒ、投入電力２００〜３５０Ｗ、ＳｉＨ4 ：ＣＨ
4 ：ＰＨ3 ：Ｈ2 ＝１：１〜３：０．００５〜０．０
３：１００〜２００、基板温度１５０〜３５０℃であ
る。なお、本発明者等が調べたところでは、電子サイク
ロトロン共鳴プラズマＣＶＤ法のガス圧が０．００１Ｔ
ｏｒｒ未満では、エッチング効果で下地のＳｉ基板１０
にダメージを与える。また、０．００８Ｔｏｒｒを超え
ると、プラズマが安定せず、ｎ型の微結晶を含有する非
晶質ＳｉＣ層１５が作製不可能となる。また、基板温度
が１５０℃未満では、ｎ型の微結晶を含有する非晶質Ｓ
ｉＣ層１５が作製不可能となることが分かった。That is, a gas pressure of 0.001 to 0.008
Torr, input power 200 to 350 W, SiH 4 : CH
4 : PH 3 : H 2 = 1: 1 to 3: 0.005 to 0.0
3: 100-200, substrate temperature 150-350 ° C. The present inventors have found that the gas pressure of the electron cyclotron resonance plasma CVD method is 0.001 T
If it is less than orr, the underlying Si substrate 10
Damage to. On the other hand, when the pressure exceeds 0.008 Torr, the plasma becomes unstable and the amorphous SiC layer 15 containing n-type microcrystals cannot be produced. On the other hand, when the substrate temperature is lower than 150 ° C., amorphous S containing n-type microcrystals
It was found that the iC layer 15 could not be manufactured.
【００６２】次に、電子ビーム蒸着装置を用い、ＩＴＯ
膜を堆積させた後、発光素子１１と受光素子１４との間
のＩＴＯ膜を除去することによって、ＩＴＯ透明電極１
３，１６を形成する。Next, using an electron beam evaporation apparatus, ITO
After the film is deposited, the ITO film between the light emitting element 11 and the light receiving element 14 is removed, so that the ITO transparent electrode 1 is removed.
3 and 16 are formed.
【００６３】次に、スパッタ成膜装置を用いて、石英ガ
ラス１８を約３μｍの厚さに形成した後、ＩＴＯ透明電
極１３，１６の一部が露出するようにパターニングす
る。Next, using a sputtering film forming apparatus, a quartz glass 18 is formed to a thickness of about 3 μm, and then patterned so that the ITO transparent electrodes 13 and 16 are partially exposed.
【００６４】そして、更に、その上に、スパッタ成膜装
置を用いて、バリウムホウケイ酸ガラス１９を約１μｍ
の厚さに成膜して光導波路を形成する。ここで、透明電
極１３，１６の一部を露出させるために、バリウムホウ
ケイ酸ガラス１９の両端部を除去するが、発光素子１１
が発する光を効率よく光導波路に取り入れることがで
き、且つ、受光素子１１に光を効率よく入射できるよう
に、バリウムホウケイ酸ガラス１９をパターニングする
ことが必要である。Further, the barium borosilicate glass 19 is further deposited thereon by about 1 μm using a sputtering film forming apparatus.
To form an optical waveguide. Here, in order to expose a part of the transparent electrodes 13 and 16, both ends of the barium borosilicate glass 19 are removed.
It is necessary to pattern the barium borosilicate glass 19 so that the light emitted from the barium borosilicate glass 19 can be efficiently taken into the optical waveguide and the light can be efficiently incident on the light receiving element 11.
【００６５】最後に、Ａｌ電極１７を接地し、透明電極
１３，１６を電源に接続することにより、図７に示す光
結合素子を得ることができる。図７において、Ａは電流
計、Ｅは直流電源である。Finally, by grounding the Al electrode 17 and connecting the transparent electrodes 13 and 16 to a power source, the optical coupling device shown in FIG. 7 can be obtained. In FIG. 7, A is an ammeter, and E is a DC power supply.
【００６６】次に、本実施例の光結合素子の動作につい
て説明する。Next, the operation of the optical coupling device of this embodiment will be described.
【００６７】発光素子１１に電気信号が入力されると、
ＥＳＯ膜１２で発光し、その光が光導波路に入る。光導
波路を形成しているバリウムホウケイ酸ガラス１９の屈
折率ｎ2 は１．５３で、石英ガラス１８の屈折率ｎ
1 （＝１．４５９）及び空気の屈折率ｎ（＝１）よりも
大きいため、光を光導波路内で全反射させて受光素子１
４の側に伝送することができる。そして、光導波路内を
伝送してきた光が受光素子１４の上部からＥＳＯ膜また
はｎ型の微結晶を含有する非晶質ＳｉＣ層１５に入る
と、受光素子１４で入射光に起因した起電力が発生し、
電気信号の転送が行われる。When an electric signal is input to the light emitting element 11,
Light is emitted from the ESO film 12, and the light enters the optical waveguide. The refractive index n 2 of the barium borosilicate glass 19 forming the optical waveguide is 1.53, and the refractive index n of the quartz glass 18 is
1 (= 1.459) and the refractive index n (= 1) of air, the light is totally reflected in the optical waveguide, and the light receiving element 1
4 can be transmitted. When the light transmitted through the optical waveguide enters the ESO film or the amorphous SiC layer 15 containing n-type microcrystals from above the light receiving element 14, the electromotive force caused by the incident light in the light receiving element 14 is generated. Occurs
An electric signal is transferred.
【００６８】本実施例では、発光素子１１及び受光素子
１４を単結晶Ｓｉ基板１０上に作製することができる。In this embodiment, the light emitting element 11 and the light receiving element 14 can be manufactured on the single crystal Si substrate 10.
【００６９】このため、この発光素子１１と、Ｓｉを用
いて形成した受光素子１４とをモノリシックＳｉ基板１
０上に形成することが可能になり、化合物半導体を用い
て作製した従来の光結合素子に比べて、構造が簡易で、
製造コストを安くすることができ、しかも高集積度で且
つ信頼性の高い光結合素子を得ることができる。For this reason, the light emitting element 11 and the light receiving element 14 formed using Si are connected to the monolithic Si substrate 1.
0, and has a simpler structure than a conventional optical coupling element manufactured using a compound semiconductor.
The manufacturing cost can be reduced, and a highly integrated and highly reliable optical coupling element can be obtained.
【００７０】したがって、本実施例の光結合素子は、高
い信頼性、信号転送の高速性が要求されるコンピュータ
用素子等として使用するのに好適である。Therefore, the optical coupling device of this embodiment is suitable for use as a computer device or the like that requires high reliability and high speed signal transfer.
【００７１】例えば、上記の実施例では、受光素子を構
成するｎ型半導体としてｎ型の微結晶を含有する非晶質
ＳｉＣ膜を用いた場合について説明したが、本発明はこ
れに限定されるものではなく、例えば、ｎ型の微結晶を
含有する非晶質ＳｉＣ膜の代わりにｎ型の非晶質ＳｉＣ
を用いても原理的に受光素子を実現できる。この場合、
非晶質ＳｉＣを形成するには、通常のＰＶＣＶＤ法を用
いればよいので、製法が容易であるという利点がある。
しかし、非晶質ＳｉＣのバンドギャップと導電率はバン
ドギャップ２．０ｅＶの所で、導電率１０-5Ｓ／ｃｍで
あり、微結晶を含有する非晶質ＳｉＣ膜に比べてバンド
ギャップ、導電率共に低い値を示すため、発光輝度が低
下するという欠点もある。For example, in the above embodiment, the case where an amorphous SiC film containing n-type microcrystal is used as the n-type semiconductor constituting the light receiving element has been described, but the present invention is not limited to this. For example, instead of an amorphous SiC film containing n-type microcrystals, an n-type amorphous SiC
A light-receiving element can be realized in principle even by using. in this case,
Since normal PVCVD may be used to form amorphous SiC, there is an advantage that the manufacturing method is easy.
However, the band gap and the conductivity of the amorphous SiC are 10 −5 S / cm at the band gap of 2.0 eV, and the band gap and the conductivity are lower than those of the amorphous SiC film containing microcrystals. Since both rates show low values, there is also a disadvantage that the light emission luminance is reduced.
【００７２】また、上記の実施例において、ＥＳＯ膜上
のＩＴＯ膜の代わりに、例えばＡｕ層を直接形成しても
よい。In the above embodiment, for example, an Au layer may be directly formed instead of the ITO film on the ESO film.
【００７３】更に、上記の実施例において、光結合素子
を構成する各半導体を、その伝導型が異なる半導体を用
いて形成してもよい。この場合、光結合素子を作製する
のにｎ型の基板を用いた場合には、透明電極としてＰ型
の膜を選択する必要がある。これには、例えばＧａＮ等
の膜が使用できる。Further, in the above embodiment, each semiconductor constituting the optical coupling element may be formed using semiconductors having different conduction types. In this case, when an n-type substrate is used for producing the optical coupling element, it is necessary to select a P-type film as the transparent electrode. For this, a film such as GaN can be used.
【００７４】このように、本実施例によれば、発光素子
をｐ型半導体とｎ型半導体とでＥＳＯ膜を挟んだ構成と
したことにより、発光層であるＥＳＯ膜に電子や正孔が
入り易くなり、良好な発光素子を得ることができるの
で、この発光素子と受光素子とをＳｉを用いて基板上に
モノリシックに形成することによって、従来のように化
合物半導体を用いて作製した場合に比べて、構造が簡易
で、製造コストを安くすることができ、しかも高集積度
で且つ信頼性を高めることができる。したがって、コン
ピュータ用素子等として使用するのに好適な光結合素子
を提供することができる。As described above, according to the present embodiment, since the light emitting element has the configuration in which the ESO film is sandwiched between the p-type semiconductor and the n-type semiconductor, electrons and holes enter the ESO film which is the light emitting layer. This makes it easier to obtain a good light-emitting element, and by forming the light-emitting element and the light-receiving element monolithically on a substrate using Si, compared with a conventional case using a compound semiconductor, Therefore, the structure is simple, the manufacturing cost can be reduced, and the degree of integration and reliability can be increased. Therefore, an optical coupling element suitable for use as a computer element or the like can be provided.
【００７５】次に、本発明の第３実施例について説明す
る。Next, a third embodiment of the present invention will be described.
【００７６】図８は本発明の第３実施例を示す光結合回
路素子の概略構成図である。FIG. 8 is a schematic structural view of an optical coupling circuit device showing a third embodiment of the present invention.
【００７７】図８に示すように、この実施例の光結合回
路素子２１は、ＥＳＯ膜２３で光信号を送信する光送信
素子２２を組み込んだｐ型単結晶Ｓｉ基板２４と、光送
信素子２２からの光信号を受信する受光素子２６を組み
込んだ基板２５とを、光送信素子２２、受光素子２６が
対向配置となる状態で接合したものである。As shown in FIG. 8, an optical coupling circuit element 21 of this embodiment includes a p-type single-crystal Si substrate 24 in which an optical transmission element 22 for transmitting an optical signal through an ESO film 23 is incorporated. And a substrate 25 on which a light receiving element 26 for receiving an optical signal from the light receiving element 26 is mounted, in a state where the light transmitting element 22 and the light receiving element 26 are arranged to face each other.
【００７８】光送信素子２２は、ｐ型の単結晶Ｓｉ基板
２４に形成したＥＳＯ膜２３と、このＥＳＯ膜２３上に
下部ＩＴＯ膜２８を成膜するとともに、この下部ＩＴＯ
膜２８及びｐ型単結晶Ｓｉ基板２４の一面の露出部分に
亘って透明な絶縁膜としてのＳｉＯ2 膜２９を成膜して
いる。The optical transmitting element 22 comprises an ESO film 23 formed on a p-type single crystal Si substrate 24, a lower ITO film 28 formed on the ESO film 23, and
An SiO 2 film 29 as a transparent insulating film is formed over the exposed portion of the film 28 and one surface of the p-type single crystal Si substrate 24.
【００７９】受光素子２６は、他方の単結晶Ｓｉからな
る基板２５の下面に形成したＥＳＯ又はｎ型の微結晶を
含有する非晶質ＳｉＣ層３０からなり、このｎ−μＣ−
ＳｉＣ３０及び基板２５の下面の一部に上部ＩＴＯ膜３
１を成膜するとともに、この上部ＩＴＯ膜３１及び基板
２５の下面の露出部分に亘って透明な絶縁膜としてのＳ
ｉＯ2 膜３２を成膜している。The light receiving element 26 is composed of an amorphous SiC layer 30 containing ESO or n-type microcrystal formed on the lower surface of the other substrate 25 made of single crystal Si.
An upper ITO film 3 is formed on a part of the lower surface of the SiC 30 and the substrate 25.
And a transparent insulating film S over the exposed portion of the upper ITO film 31 and the lower surface of the substrate 25.
An iO 2 film 32 is formed.
【００８０】光送信素子２２、受光素子２６は、図８に
示すように、ＳｉＯ2 膜２９，３２を介して対向配置に
接合され、且つ、ＳｉＯ2 膜２９，３２は透明な接着剤
３３により一体的に接合されている。なお、図８中、３
４はｐ型単結晶Ｓｉ基板２４の他面に設けたＡｌ電極、
３５は基板２５の他面に設けたＡｌ電極である。As shown in FIG. 8, the light transmitting element 22 and the light receiving element 26 are joined to each other via SiO 2 films 29 and 32, and the SiO 2 films 29 and 32 are bonded by a transparent adhesive 33. They are integrally joined. In FIG. 8, 3
4 is an Al electrode provided on the other surface of the p-type single crystal Si substrate 24,
Reference numeral 35 denotes an Al electrode provided on the other surface of the substrate 25.
【００８１】次に、上記した光結合回路素子の製造工程
について、図９を参照して説明する。Next, the manufacturing process of the above-described optically coupled circuit element will be described with reference to FIG.
【００８２】（１）まず、図９（ａ）に示すように、前
記実施例にならってｐ型単結晶Ｓｉ基板２４の上部にＥ
ＳＯ膜２３を形成する。その後、ｐ型単結晶Ｓｉ基板２
４の裏面にＡｌを蒸着してオーミックコンタクトを取り
Ａｌ電極３４を形成する。(1) First, as shown in FIG. 9 (a), an E layer is formed on the p-type single crystal Si
An SO film 23 is formed. Then, the p-type single crystal Si substrate 2
Al is deposited on the back surface of No. 4 to form an ohmic contact, and an Al electrode 34 is formed.
【００８３】次に、ＥＳＯ膜２３上に、下部ＩＴＯ膜２
８を成膜すると共にそのパターニングを行う。そして、
この下部ＩＴＯ膜２８及び単結晶Ｓｉ基板２４の一面の
露出部分に亘って透明な絶縁膜としてのＳｉＯ2 膜２９
をプラズマＣＶＤ又はスパッタリングにより成膜し、そ
のパターニングを行うことで、光送信素子２２側の製造
が完了する。Next, the lower ITO film 2 is formed on the ESO film 23.
8 and patterning thereof. And
The lower ITO film 28 and the SiO 2 film 29 as a transparent insulating film over the exposed portion of one surface of the single crystal Si substrate 24.
Is formed by plasma CVD or sputtering, and patterning is performed, thereby completing the manufacture of the optical transmission element 22 side.
【００８４】（２）次に、図９（ｂ）に示すように、Ａ
ｌ電極３５を設けた単結晶Ｓｉからなる基板２５の下面
に、ＥＳＯ膜またはｎ型の微結晶を含有する非晶質Ｓｉ
Ｃ層３０を成膜し、そのパターニングを行った後、この
ｎ型の微結晶を含有する非晶質ＳｉＣ層３０及び基板２
５の下面の一部に上部ＩＴＯ膜３１を成膜し、そのパタ
ーニングを行う。さらに、上部ＩＴＯ膜３１及び基板２
５の下面の露出部分に亘って透明な絶縁膜としてのＳｉ
Ｏ2 膜３２をプラズマＣＶＤ又はスパッタリングにより
成膜してそのパターニングを行うことで、受光素子２６
側の製造が完了する。(2) Next, as shown in FIG.
An amorphous silicon containing an ESO film or n-type microcrystal is formed on the lower surface of a substrate 25 made of single crystal Si provided with
After forming the C layer 30 and patterning the same, the amorphous SiC layer 30 containing the n-type microcrystal and the substrate 2
An upper ITO film 31 is formed on a part of the lower surface of 5, and is patterned. Further, the upper ITO film 31 and the substrate 2
5 as a transparent insulating film over the exposed portion of the lower surface of
By forming an O 2 film 32 by plasma CVD or sputtering and patterning the same, the light receiving element 26 is formed.
Side production is complete.
【００８５】（３）このようにして、光送信素子２２
側、受光素子２６側の各要素を形成した後、図９（ｃ）
に示すように、光送信素子２２側のＳｉＯ2 膜２９、受
光素子２６側のＳｉＯ2 膜３２を重ね合わせ、これらの
端部領域に透明な接着剤３３を充填することにより、図
８に示す光結合回路素子２１を得ることができる。(3) Thus, the optical transmitting element 22
After forming each element on the side and the light receiving element 26 side, FIG.
As shown in FIG. 8, the SiO 2 film 29 on the light transmitting element 22 side and the SiO 2 film 32 on the light receiving element 26 side are overlapped, and a transparent adhesive 33 is filled in these end regions, as shown in FIG. The optical coupling circuit element 21 can be obtained.
【００８６】図１０は光結合回路素子２１の発光試験を
行う構成を示すものであり、光送信素子２２のＡｌ電極
３４を接地し、下部ＩＴＯ膜２８にパルス発振器３６を
接続するとともに、受光素子２６側のＡｌ電極３５を接
地し、さらに、受光素子２６側の上部ＩＴＯ膜３１に電
流計３７及び直流電源Ｅを接続したものである。FIG. 10 shows a configuration for performing a light emission test of the optical coupling circuit element 21. The Al electrode 34 of the optical transmission element 22 is grounded, the pulse oscillator 36 is connected to the lower ITO film 28, and the light receiving element is connected. The Al electrode 35 on the 26 side is grounded, and the ammeter 37 and the DC power supply E are connected to the upper ITO film 31 on the light receiving element 26 side.
【００８７】このような回路構成で、パルス発振器３６
により、−１０Ｖの振幅を有するパルス電圧を光送信素
子２２に加えると、光送信素子２２から受光素子２６に
向けて光が送信され、受光素子２６に接続した電流計３
７に図１１に示す波形の電流が流れることを確認でき
た。With such a circuit configuration, the pulse oscillator 36
When a pulse voltage having an amplitude of −10 V is applied to the light transmitting element 22, light is transmitted from the light transmitting element 22 to the light receiving element 26, and the ammeter 3 connected to the light receiving element 26
7, it was confirmed that the current having the waveform shown in FIG. 11 flows.
【００８８】上述した構成の光結合回路素子２１によれ
ば、ｐ型単結晶Ｓｉ基板２４は、化合物半導体を用いた
基板に比べ、そのコストが安く、物理的な信頼性も高い
ので、ＥＳＯ膜２３を用いた構造の光送信素子２２を容
易に組み込むことができ、したがって、光結合回路素子
２１は、低コストで信頼性も良好となる。According to the optical coupling circuit device 21 having the above-described structure, the p-type single crystal Si substrate 24 is lower in cost and higher in physical reliability than a substrate using a compound semiconductor. The optical transmission element 22 having the structure using 23 can be easily incorporated. Therefore, the optical coupling circuit element 21 has low cost and high reliability.
【００８９】また、光送信素子２２としてＥＳＯ膜２３
を用いているので、簡便で優れた光信号の送信機能を発
揮させることができる。The ESO film 23 is used as the light transmitting element 22.
, A simple and excellent optical signal transmission function can be exhibited.
【００９０】このように、第３実施例によれば、低コス
トで信頼性も高く優れた光送信機能を発揮するととも
に、マルチプロセッサアーキテクチャの要請にも対応し
得る光結合回路素子を提供することができる。As described above, according to the third embodiment, it is possible to provide an optical coupling circuit element which exhibits an excellent optical transmission function at a low cost and high reliability, and can cope with a demand of a multiprocessor architecture. Can be.
【００９１】次に、本発明の第４実施例について説明す
る。Next, a fourth embodiment of the present invention will be described.
【００９２】図１２は本発明の第４実施例を示す光送信
素子の概略構成図である。FIG. 12 is a schematic structural view of an optical transmitting device showing a fourth embodiment of the present invention.
【００９３】図１２に示すように、この光送信素子４１
は、ｐ型の単結晶Ｓｉ基板４２上にＥＳＯ膜４３を用い
た光送信部４４と、この光送信部４４から送出される光
信号を入力電気信号に応じて変調するＦＥＴ４８からな
るスイッチング変調素子４５とを形成したものである。As shown in FIG. 12, this optical transmitting element 41
Is a switching modulation element including an optical transmitter 44 using an ESO film 43 on a p-type single crystal Si substrate 42 and an FET 48 for modulating an optical signal transmitted from the optical transmitter 44 in accordance with an input electric signal. 45 are formed.
【００９４】光送信部４４は、ｐ型の単結晶Ｓｉ基板４
２の一方の端部側に形成したＥＳＯ膜４３と、このＥＳ
Ｏ膜４３上に形成したＩＴＯ膜４７とを具備している。
スイッチング変調素子４５は、ｐ型単結晶Ｓｉ基板４２
上に積層構造に成膜したＦＥＴ４８により構成されてい
る。The light transmitting section 44 includes a p-type single crystal Si substrate 4.
2 and the ESO film 43 formed on one end side of this ES2.
And an ITO film 47 formed on the O film 43.
The switching modulation element 45 is a p-type single crystal Si substrate 42
It is constituted by an FET 48 formed on the laminated structure.
【００９５】次に、本実施例の光送信素子４１の製造工
程について、図１３（ａ）〜（ｄ）を参照して説明す
る。Next, the manufacturing process of the optical transmission device 41 of this embodiment will be described with reference to FIGS.
【００９６】（１）まず、図１３（ａ）に示すように、
一面にＡｌ（又はＡｕ）層４２ａを蒸着して、オーミッ
ク接触させたｐ型単結晶Ｓｉ基板４２を用意し、このｐ
型単結晶Ｓｉ基板４２の他面に絶縁層としてのＳｉＯ2
膜５１をプラズマＣＶＤ、スパッタ、熱酸化のいずれか
の方法により成膜する。次に、ＳｉＯ2 膜５１のパター
ニングを行った後、イオン注入又は拡散によりｐ型単結
晶Ｓｉ基板４２の上部に一対のｎ+ 層５２，５３を形成
するとともに、ＳｉＯ2 膜５１を貫いて一対のｎ+ 層５
２，５３に接触するＡｌ又はＣｒ又はＩＴＯ等からなる
内部電極層５４を成膜する。(1) First, as shown in FIG.
An Al (or Au) layer 42a is vapor-deposited on one surface to prepare a p-type single-crystal Si substrate 42 in ohmic contact.
SiO 2 as an insulating layer on the other surface of the single-crystal Si substrate 42
The film 51 is formed by any one of plasma CVD, sputtering, and thermal oxidation. Next, after patterning the SiO 2 film 51, a pair of n + layers 52 and 53 are formed on the p-type single crystal Si substrate 42 by ion implantation or diffusion, and a pair of n + layers 52 and 53 penetrate the SiO 2 film 51. N + layer 5
An internal electrode layer 54 made of Al, Cr, ITO, or the like in contact with the layers 2 and 53 is formed.
【００９７】（２）次に、図１３（ｂ）に示すように、
その内部電極層５４をパターニングして一対のｎ+ 層５
２，５３に接触したソース電極５５、ドレイン電極５６
及び前記ＳｉＯ2 膜５１上のゲート電極５７を形成す
る。(2) Next, as shown in FIG.
The internal electrode layer 54 is patterned to form a pair of n + layers 5.
Source electrode 55 and drain electrode 56 in contact with 2, 53
Then, a gate electrode 57 on the SiO 2 film 51 is formed.
【００９８】（３）次に、図１３（ｃ）に示すように、
前記ＳｉＯ2 膜５１をパターニングし、プラズマＣＶＤ
又はスパッタにより絶縁層としてのＳｉＯ2 膜（又はＳ
ｉ3Ｎ4 膜）５８を、ソース電極５５、ドレイン電極５
６、ゲート電極５７を覆うように成膜し、パターニング
する。単結晶Ｓｉ基板４２上の上述したスイッチング変
調素子４５の形成領域の隣にＥＳＯ膜４３を前記実施例
にならって作製する。この時、前記スイッチ素子４５の
性能を損失しないように、ＥＳＯ膜４３のアニーリング
温度を６００℃以下に低くする。また、ＥＳＯ膜４３の
堆積手法によっては、ＥＳＯ膜４３中に格子欠陥等が多
数生じ、アニーリング温度を１０００℃以上に上げなけ
ればならない必要性が生じるが、その場合には、ＥＳＯ
膜４３の作製、アニーリングプロセスをスイッチ素子４
５の作製プロセスの前段階に持ってくることも可能であ
る。(3) Next, as shown in FIG.
The SiO 2 film 51 is patterned, and plasma CVD is performed.
Alternatively, an SiO 2 film (or S 2
i 3 N 4 film) 58 is formed on the source electrode 55 and the drain electrode 5
6. A film is formed so as to cover the gate electrode 57 and is patterned. The ESO film 43 is formed on the single crystal Si substrate 42 next to the formation region of the switching modulation element 45 described above according to the above-described embodiment. At this time, the annealing temperature of the ESO film 43 is lowered to 600 ° C. or less so as not to lose the performance of the switch element 45. Also, depending on the method of depositing the ESO film 43, many lattice defects and the like are generated in the ESO film 43, and it becomes necessary to raise the annealing temperature to 1000 ° C. or higher.
The fabrication of the film 43 and the annealing process
It is also possible to bring it to the stage before the fabrication process of No. 5.
【００９９】（４）次に、図１３（ｄ）に示すように、
ＥＳＯ膜４３上に、ＩＴＯ膜４７を成膜し、これらのパ
ターニングを行うことで、光送信部４４を形成する。(4) Next, as shown in FIG.
An optical transmitter 44 is formed by forming an ITO film 47 on the ESO film 43 and patterning them.
【０１００】更に、前記ＳｉＯ2 膜５８を再度パターニ
ングし、ＳｉＯ2 膜５８にソース電極５５、ドレイン電
極５６、ゲート電極５７への上面への穴開けを行った
後、ソース電極５５に接触する金属電極６０、ドレイン
電極５６に接触する金属電極６１、ゲート電極５７へ接
触する金属電極６２を成膜する。ドレイン電極５６に接
触する金属電極６１は、前記ＩＴＯ膜４７にも接触させ
る。Further, after patterning the SiO 2 film 58 again and making holes in the upper surface of the source electrode 55, the drain electrode 56 and the gate electrode 57 in the SiO 2 film 58, the metal contacting the source electrode 55 is formed. A metal electrode 61 in contact with the electrode 60, the drain electrode 56, and a metal electrode 62 in contact with the gate electrode 57 are formed. The metal electrode 61 that contacts the drain electrode 56 also contacts the ITO film 47.
【０１０１】さらに、ｐ型単結晶Ｓｉ基板４２のＡｌ層
４２ａに電源部（直流電源）Ｅの陽極を接続するととも
に、前記ソース電極５５に接触する金属電極６０を接地
することにより、図１２に示す光送信素子４１を得るこ
とができる。Further, by connecting the anode of the power supply unit (DC power supply) E to the Al layer 42a of the p-type single-crystal Si substrate 42 and grounding the metal electrode 60 in contact with the source electrode 55, FIG. The optical transmission element 41 shown in FIG.
【０１０２】この光送信素子４１の等価回路を図１４に
示す。FIG. 14 shows an equivalent circuit of the optical transmission element 41.
【０１０３】本発明の光送信素子４１は、入力にＦＥＴ
をオンする以上の信号が入力された時に、光送信部が発
光するものである。The optical transmitting element 41 of the present invention has an
The optical transmitter emits light when a signal longer than turning on is input.
【０１０４】本実施例の光送信素子４１は一枚のｐ型単
結晶Ｓｉ基板４２上に、ＥＳＯ膜４３を用いた光送信部
４４と、この光送信部４４から送出される光信号を入力
電気信号に応じて変調するスイッチング変調素子４５と
を形成したものである。ｐ型単結晶Ｓｉからなる単結晶
Ｓｉ基板４２は、ＧａＡｓ等の化合物半導体を用いた基
板に比べ、そのコストが安く、物理的な信頼性も高いの
で、ＥＳＯ膜４３を用いた光送信部４４と、この光送信
部４４を変調する、入力信号４９によってオンオフ制御
されるスイッチング変調素子４５とを従来の半導体製造
プロセスにより容易に組み込むことができ、したがっ
て、本実施例の光送信素子４１は、低コストで信頼性も
良好となる。The optical transmitting element 41 of this embodiment is configured such that an optical transmitting section 44 using an ESO film 43 on a single p-type single crystal Si substrate 42 and an optical signal transmitted from the optical transmitting section 44 are input. A switching modulation element 45 that modulates according to an electric signal is formed. The single crystal Si substrate 42 made of p-type single crystal Si is lower in cost and higher in physical reliability than a substrate using a compound semiconductor such as GaAs, so that the optical transmitter 44 using the ESO film 43 is used. The switching modulator 45, which modulates the optical transmitter 44 and is controlled to be turned on and off by an input signal 49, can be easily incorporated into a conventional semiconductor manufacturing process. Therefore, the optical transmitter 41 of this embodiment is Low cost and good reliability.
【０１０５】また、光送信部４４としてＥＳＯ膜４３を
用いているので、簡便で優れた光送信機能を発揮させる
ことができる。Since the ESO film 43 is used as the light transmitting section 44, a simple and excellent light transmitting function can be exhibited.
【０１０６】さらに、ｐ型単結晶Ｓｉ基板４２上にスイ
ッチング変調素子４５と、光送信部４４とをモノリシッ
クに形成したので、単一のウエハ上に画素としての光送
信部４４とそのスイッチング変調素子４５とを高密度に
搭載でき、高集積度を図ることができる。Further, since the switching modulator 45 and the optical transmitter 44 are monolithically formed on the p-type single crystal Si substrate 42, the optical transmitter 44 as a pixel and the switching modulator are formed on a single wafer. 45 can be mounted at high density, and a high degree of integration can be achieved.
【０１０７】次に、前記光送信素子４１を多数マトリッ
クス状に展開して構成したより実用的な光送信素子４１
Ａについて図１５乃至図１７を参照して説明する。Next, a more practical optical transmitter 41 constructed by developing a large number of optical transmitters 41 in a matrix.
A will be described with reference to FIGS.
【０１０８】図１５、図１６に示す光送信素子４１Ａ
は、複数の光送信素子４１の各光送信部４４を一枚のｐ
型単結晶Ｓｉ基板４２上に列設する構成としたものであ
る。The optical transmitting element 41A shown in FIGS. 15 and 16
Is such that each optical transmission unit 44 of the plurality of optical transmission elements 41 is
The structure is such that it is arranged on a type single crystal Si substrate 42.
【０１０９】そして、各光送信部４４に対して各スイッ
チング変調素子４５に図１７に示すように、入力信号
を、１，１，１，０，１，０，０，１，０…，１，０，
１，０，１，０…（ＦＥＴ４５がＯＮする閾値電圧以上
が１で、それ以外は０）というように電圧信号として供
給することにより、各光送信部４４から各々変調された
光信号を受光部７０の各受光素子７１にパラレルに送る
光多重送信が可能となる。Then, as shown in FIG. 17, the input signal is applied to each switching modulation element 45 for each optical transmission section 44 as 1, 1, 1, 0, 1, 0, 0, 1, 0. , 0,
The modulated optical signals are received from the respective optical transmitters 44 by supplying them as voltage signals such as 1, 0, 1, 0... (1 is equal to or higher than the threshold voltage at which the FET 45 is turned on and 0 otherwise). Optical multiplex transmission to be transmitted to each light receiving element 71 of the unit 70 in parallel is enabled.
【０１１０】このように構成したので、この第４実施例
によれば、次のような効果を奏することができる。With the above configuration, according to the fourth embodiment, the following effects can be obtained.
【０１１１】（１）低コストで信頼性も高く優れた光送
信機能を発揮させることが可能な光送信素子を提供する
ことができる。(1) It is possible to provide an optical transmission element which can exhibit an excellent optical transmission function with high reliability at low cost.
【０１１２】（２）変調素子を、ｐ型単結晶Ｓｉの半導
体基板上に光送信部とモノリシックに形成したので、単
一のウエハ上に光送信部とその変調素子とを高密度に搭
載でき、集積度が高く実用価値の大きい光送信素子を提
供することができる。(2) Since the modulator is formed monolithically with the optical transmitter on the p-type single crystal Si semiconductor substrate, the optical transmitter and the modulator can be mounted on a single wafer at a high density. In addition, it is possible to provide an optical transmitter having a high integration degree and a large practical value.
【０１１３】次に、本発明の第５実施例について説明す
る。Next, a fifth embodiment of the present invention will be described.
【０１１４】図１８は本発明の第５実施例を示す第１の
光−光変換素子の概略構成図、図１９はその光−光変換
素子にバイアスを加えていないときのバンド図、図２０
はその光−光変換素子にバイアスを加え且つ光へ照射し
たときのバンド図である。FIG. 18 is a schematic structural view of a first light-to-light conversion device showing a fifth embodiment of the present invention, FIG. 19 is a band diagram when no bias is applied to the light-to-light conversion device, and FIG.
FIG. 4 is a band diagram when a bias is applied to the light-light conversion element and the light is irradiated with light.
【０１１５】図１８に示すように、この光−光変換素子
は、受光素子であるホトダイオード８２と発光素子８４
とを垂直方向に集積したものである。ホトダイオード８
２は、ｐ型単結晶Ｓｉ基板９２の裏面にｎ+ 型単結晶Ｓ
ｉ層９４を作製し、ｐｎ接合で形成したものである。ｎ
+ 型単結晶Ｓｉ層９４上にはＡｌ電極８６ａを形成して
いる。また、発光素子８４は、ｐ型単結晶Ｓｉ基板９２
の表面にＥＳＯ層９６を形成し、さらにその上にはＩＴ
Ｏ膜で透明電極８６ｂを形成している。この光−光変換
素子にバイアスを加えていないときのバンド図を図１９
に示す。As shown in FIG. 18, this light-to-light conversion element includes a photodiode 82 as a light receiving element and a light emitting element 84.
Are integrated in the vertical direction. Photodiode 8
2 is an n + -type single crystal S
The i-layer 94 is formed and formed by a pn junction. n
On the + type single crystal Si layer 94, an Al electrode 86a is formed. Further, the light emitting element 84 includes a p-type single crystal Si substrate 92.
An ESO layer 96 is formed on the surface of
The transparent electrode 86b is formed of an O film. FIG. 19 is a band diagram when no bias is applied to this light-light conversion element.
Shown in
【０１１６】次に、図１８に示す光−光変換素子の製法
について説明する。Next, a method of manufacturing the light-light conversion element shown in FIG. 18 will be described.
【０１１７】上記実施例にのっとって作製されたＥＳＯ
／Ｓｉの裏面にｎ+ 型単結晶Ｓｉ層９４を形成する。こ
のｎ+ 型単結晶Ｓｉ層９４はイオン注入法又は拡散法を
用いて作製する。そして、ｎ+ 型単結晶Ｓｉ層９４上に
Ａｌを蒸着してオーミックコンタクトをとり、Ａｌ電極
８６ａを形成する。ESO manufactured according to the above embodiment
An n + type single crystal Si layer 94 is formed on the back surface of / Si. This n + -type single-crystal Si layer 94 is formed by using an ion implantation method or a diffusion method. Then, Al is vapor-deposited on the n + -type single-crystal Si layer 94 to make ohmic contact, thereby forming an Al electrode 86a.
【０１１８】最後に、電子ビーム蒸着装置を用い、ＥＳ
Ｏ膜９６上にＩＴＯ膜を堆積させて透明電極８６ｂを形
成することにより、図１８に示す光−光変換素子を得る
ことができる。Finally, using an electron beam evaporation apparatus, the ES
The light-to-light conversion element shown in FIG. 18 can be obtained by depositing an ITO film on the O film 96 to form the transparent electrode 86b.
【０１１９】次に、第１の光−光変換素子の動作につい
て説明する。Next, the operation of the first light-light conversion element will be described.
【０１２０】図２０に示すように、光−光変換素子に電
圧を加えると、ホトダイオード８２は逆バイアス状態に
なり、発光素子８４は順バイアス状態になる。ホトダイ
オード８２側から光が入射すると、ｐ型単結晶Ｓｉ基板
９２で電子と正孔の対が光励起されて生成する。そし
て、これらのキャリアのうち、電子はｎ+ 型単結晶Ｓｉ
層９４に移動し、正孔はＥＳＯ層９６に移動する。ま
た、発光素子８４には順バイアスが加わるため、ＥＳＯ
膜９６には、ｎ型のＩＴＯ膜から電子が注入されるの
で、ＥＳＯ膜９６で電子と正孔が再結合して、光が放射
される。As shown in FIG. 20, when a voltage is applied to the light-to-light conversion element, the photodiode 82 enters a reverse bias state, and the light emitting element 84 enters a forward bias state. When light enters from the photodiode 82 side, a pair of electrons and holes is optically excited and generated in the p-type single crystal Si substrate 92. And among these carriers, electrons are n + -type single crystal Si.
The holes move to the layer 94 and the holes move to the ESO layer 96. Since a forward bias is applied to the light emitting element 84, the ESO
Since electrons are injected into the film 96 from the n-type ITO film, electrons and holes are recombined in the ESO film 96, and light is emitted.
【０１２１】単結晶Ｓｉのエネルギーギャップは、１．
１２ｅＶであるので、この光−光変換素子では、波長
１．１μｍの近赤外光まで感知することができる。しか
も、ＥＳＯ膜は、波長４００〜８００ｎｍの白色の光を
発光するので、この光−光変換素子では、赤外光を入射
させて可視光を放出させることができる。尚、ホトダイ
オード８２側から光が入射しない場合には、ｎ+ 型単結
晶Ｓｉ層９４とｐ型単結晶Ｓｉ基板９２が逆バイアス状
態であるため、正孔がＥＳＯ膜９６に注入されないの
で、発光しない。The energy gap of single crystal Si is as follows.
Since it is 12 eV, this light-to-light conversion element can sense even near-infrared light having a wavelength of 1.1 μm. In addition, since the ESO film emits white light having a wavelength of 400 to 800 nm, this light-to-light conversion element can emit infrared light to emit visible light. When light does not enter from the photodiode 82 side, since the n + -type single-crystal Si layer 94 and the p-type single-crystal Si substrate 92 are in a reverse bias state, holes are not injected into the ESO film 96, so do not do.
【０１２２】この発光素子と、Ｓｉを用いて形成した受
光素子とを垂直方向に集積することによって、光−光変
換素子をすべてＳｉで作製することができるので、化合
物半導体を用いて作製した従来のものに比べて、構造が
簡易で、製造コストが安く、しかも信頼性を高めること
ができ、また、幅が１２インチ以上の大きい面積のもの
であっても作ることができるという利点がある。したが
ってこの第１の光−光変換素子は、光コンピュータ用素
子や波長変換素子等として用いるのに好適である。By integrating this light-emitting element and the light-receiving element formed using Si in the vertical direction, the light-to-light conversion element can be entirely manufactured using Si. Compared with the one of the above, there are advantages that the structure is simple, the manufacturing cost is low, the reliability can be improved, and even a large area having a width of 12 inches or more can be manufactured. Therefore, the first light-light conversion element is suitable for use as an optical computer element, a wavelength conversion element, or the like.
【０１２３】次に、本発明の第５実施例の第２の光−光
変換素子について図面を参照して説明する。図２１は本
発明の第５実施例の第２の光−光変換素子の概略構成
図、図２２はこの光−光変換素子にバイアスを加えてい
ない場合のバンド図、図２３はこの光−光変換素子にバ
イアスを加えた場合のバンド図、図２４はこの光−光変
換素子にバイアスを加え且つ光を照射した場合のバンド
図である。Next, a second light-to-light conversion element according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 21 is a schematic configuration diagram of a second light-to-light conversion device according to the fifth embodiment of the present invention, FIG. 22 is a band diagram when no bias is applied to this light-to-light conversion device, and FIG. FIG. 24 is a band diagram when a bias is applied to the light-to-light conversion element and FIG. 24 is a band diagram when a bias is applied to the light-to-light conversion element and light is irradiated.
【０１２４】第２の光−光変換素子が第１の光−光変換
素子と異なる点は、受光素子としてホトトランジスタ８
２ａを用いた点である。ホトトランジスタ８２ａは、ｐ
型単結晶Ｓｉ基板９２下にｎ型単結晶Ｓｉ層９９とｐ+
型単結晶Ｓｉ層１００とを形成したｐｎｐ構造のもので
ある。その他の構成は第１の光−光変換素子と同様であ
り、第１の光−光変換素子と同様の構成を有するものに
は同一の符号を付すことによりその詳細な説明を省略す
る。The second light-to-light converter is different from the first light-to-light converter in that the phototransistor 8 is used as a light receiving element.
2a. The phototransistor 82a has p
An n-type single-crystal Si layer 99 and a p +
It has a pnp structure in which a single-crystal Si layer 100 is formed. Other configurations are the same as those of the first light-to-light conversion element, and those having the same structures as those of the first light-to-light conversion element are denoted by the same reference numerals, and detailed description thereof will be omitted.
【０１２５】この第２の光−光変換素子にバイアスを加
えていない場合のバンド図を図２２に示す。FIG. 22 shows a band diagram when no bias is applied to the second light-light conversion element.
【０１２６】第２の光−光変換素子を作製するには、上
記実施例で作製したＥＳＯ／Ｓｉのｐ型単結晶Ｓｉ基板
９２の裏面にｎ型単結晶Ｓｉ層９９をエピタキシャル成
長させて形成する。In order to manufacture the second light-to-light conversion element, an n-type single-crystal Si layer 99 is formed by epitaxial growth on the back surface of the ESO / Si p-type single-crystal Si substrate 92 manufactured in the above embodiment. .
【０１２７】そして、ｎ型単結晶Ｓｉ層９９上に拡散法
またはイオン注入法によりｐ+ 型単結晶Ｓｉ層１００を
形成することにより、ホトトランジスタ８２ａが形成さ
れる。また、ｐ+ 型単結晶Ｓｉ層１００上にＡｌを蒸着
してオーミックコンタクトをとり、Ａｌ電極８６ａを形
成する。By forming p + -type single-crystal Si layer 100 on n-type single-crystal Si layer 99 by a diffusion method or an ion implantation method, phototransistor 82a is formed. Further, Al is vapor-deposited on the p + -type single-crystal Si layer 100 to make ohmic contact, thereby forming an Al electrode 86a.
【０１２８】最後に、ＥＳＯ膜９６上に、ＩＴＯ膜で透
明電極８６ｂを形成して、図２１に示す光−光変換素子
を得ることができる。Finally, a transparent electrode 86b is formed of an ITO film on the ESO film 96 to obtain the light-light conversion element shown in FIG.
【０１２９】次に、第２の光−光変換素子の動作につい
て説明する。Next, the operation of the second light-light conversion element will be described.
【０１３０】まず、図２３に示すように、光−光変換素
子に電圧を加えると、ホトトランジスタ８２ａのｐ+ 型
単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９は順バイア
ス状態に、ｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板
９２は逆バイアス状態になる。また、発光素子８４は順
バイアス状態になる。このとき、ホトトランジスタ８２
ａでは、電圧は主にｎ型単結晶Ｓｉ層９９とｐ型単結晶
Ｓｉ基板９２との間にかかるため、ｐ+ 型単結晶Ｓｉ層
１００の正孔は、ｐ型単結晶Ｓｉ基板９２には注入され
ない。First, as shown in FIG. 23, when a voltage is applied to the light-to-light conversion element, the p + -type single-crystal Si layer 100 and the n-type single-crystal Si layer 99 of the phototransistor 82a are in a forward-biased state. The type single crystal Si layer 99 and the p type single crystal Si substrate 92 are in a reverse bias state. Further, the light emitting element 84 is in a forward bias state. At this time, the phototransistor 82
In a, since the voltage is mainly applied between the n-type single-crystal Si layer 99 and the p-type single-crystal Si substrate 92, the holes of the p + -type single-crystal Si layer 100 Is not injected.
【０１３１】そして、ホトトランジスタ８２ａ側から光
が入射すると、図２４に示すように、ｐ型単結晶Ｓｉ基
板９２で光が吸収され、電子と正孔の対が生成される。
これらのキャリアのうち、電子はｎ型単結晶Ｓｉ層９９
に移動し、そこに溜まる。このため、ｐ+ 型単結晶Ｓｉ
層１００とｎ型単結晶Ｓｉ層９９はより順バイアス状態
となり、ｐ+ 型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層
９９間の正孔に対する障壁が小さくなる。したがって、
ｐ+ 型単結晶Ｓｉ層１００の正孔は、ｎ型単結晶Ｓｉ層
９９及びｐ型単結晶Ｓｉ基板９２を通過し、ｐ型単結晶
Ｓｉ基板９２で生成された正孔と共に、ＥＳＯ膜９６に
移動する。ＥＳＯ膜９６には、ＩＴＯ膜８６ｂから電子
が注入されるため、ＥＳＯ膜９６で電子と正孔の再結合
が起こり、可視光が放射される。Then, when light is incident from the phototransistor 82a side, as shown in FIG. 24, the light is absorbed by the p-type single crystal Si substrate 92, and a pair of electrons and holes is generated.
Of these carriers, the electrons are n-type single crystal Si layer 99.
Move to and accumulate there. Therefore, the p + type single crystal Si
The layer 100 and the n-type single-crystal Si layer 99 are more forward-biased, and the barrier to holes between the p + -type single-crystal Si layer 100 and the n-type single-crystal Si layer 99 is reduced. Therefore,
The holes in the p + -type single-crystal Si layer 100 pass through the n-type single-crystal Si layer 99 and the p-type single-crystal Si substrate 92, and together with the holes generated in the p-type single-crystal Si substrate 92, the ESO film 96. Go to Since electrons are injected into the ESO film 96 from the ITO film 86b, recombination of electrons and holes occurs in the ESO film 96, and visible light is emitted.
【０１３２】第２の光−光変換素子では、受光素子とし
てホトトランジスタを用いたことにより、応答速度がホ
トダイオードを用いた場合に比べて遅くなるが、光増幅
ができ、発光輝度を増やすことができる。その他の効果
は第１の光−光変換素子と同様である。In the second light-to-light conversion element, although the response speed is slower than the case where a photodiode is used by using the phototransistor as the light receiving element, the light can be amplified and the light emission luminance can be increased. it can. Other effects are the same as those of the first light-light conversion element.
【０１３３】また、上記の各実施例において、ＩＴＯ膜
の代わりに、例えばＡｕ層を直接形成してもよい。図２
５にその光−光変換素子の概略構成図、図２６にその光
−光変換素子にバイアスを加え且つ光を照射した場合の
バンド図を示す。なお、図１８と同じ部分については、
同じ符号を付してそれらの説明は省略するが、この場合
も構造が非常に簡単になるが、発光輝度が小さくなると
いう欠点がある。In each of the above embodiments, for example, an Au layer may be directly formed instead of the ITO film. FIG.
FIG. 5 is a schematic configuration diagram of the light-light conversion element, and FIG. 26 is a band diagram when a bias is applied to the light-light conversion element and light is irradiated. In addition, about the same part as FIG.
Although the same reference numerals are given and their explanation is omitted, in this case too, the structure is very simple, but there is a drawback that the emission luminance is reduced.
【０１３４】このように、第５実施例によれば、発光素
子をｐ型半導体とｎ型半導体とででＥＳＯ膜を挟んだ構
成としたことにより、発光層であるＥＳＯ膜に電子や正
孔が入り易くなり、良好な発光素子を得ることができる
ので、この発光素子と受光素子とをＳｉを用いて垂直方
向に集積することによって、従来のように化合物半導体
で作製した場合に比べて製造コストが安く、信頼性を高
めることができ、また大きい面積のものであっても作る
ことができる。As described above, according to the fifth embodiment, the light emitting element is configured such that the ESO film is sandwiched between the p-type semiconductor and the n-type semiconductor. The light emitting element and the light receiving element can be obtained in a vertical direction by using Si, so that the light emitting element can be manufactured as compared with the conventional case using a compound semiconductor. The cost is low, the reliability can be improved, and even a large area can be manufactured.
【０１３５】したがって光コンピュータ用素子や波長変
換素子等として用いるのに好適な光−光変換素子を提供
することができる。Therefore, it is possible to provide a light-light conversion element suitable for use as an element for an optical computer, a wavelength conversion element, or the like.
【０１３６】次に、本発明の第６実施例について詳細に
説明する。Next, a sixth embodiment of the present invention will be described in detail.
【０１３７】図２７は本発明の第６実施例を示す表示装
置の断面図である。FIG. 27 is a sectional view of a display device showing a sixth embodiment of the present invention.
【０１３８】この図に示すように、この表示装置１０１
は、ｐ型の単結晶Ｓｉ基板１０２上に、ＥＳＯ膜１０３
を用いた構造の発光素子１０４と、この発光素子１０４
を選択するスイッチ素子１０５とを形成したものであ
る。発光素子１０４は、ｐ型単結晶Ｓｉ基板１０２の一
方の端部側に形成したＥＳＯ膜１０３と、このＥＳＯ膜
１０３上に形成したＩＴＯ膜１０７とを具備している。
前記スイッチ素子１０５は、単結晶Ｓｉ基板１０２上に
積層構造に成膜したトランジスタ１０８により構成され
ている。As shown in this figure, the display device 101
Is an ESO film 103 on a p-type single crystal Si substrate 102.
Light-emitting element 104 having a structure using
And a switching element 105 that selects The light emitting element 104 includes an ESO film 103 formed on one end side of the p-type single crystal Si substrate 102, and an ITO film 107 formed on the ESO film 103.
The switch element 105 is constituted by a transistor 108 formed on the single crystal Si substrate 102 in a laminated structure.
【０１３９】次いで、表示装置１０１の製造工程につい
て、図２８を参照して説明する。Next, a manufacturing process of the display device 101 will be described with reference to FIG.
【０１４０】（１）まず、図２８（ａ）に示すように、
一面にＡｌ（又はＡｕ）１０２ａを蒸着してオーミック
接触させたｐ型単結晶Ｓｉ基板１０２を用意し、このｐ
型単結晶Ｓｉ基板１０２の他面に絶縁層としてのＳｉＯ
2 膜１１１をプラズマＣＶＤ、スパッタ、熱酸化のいず
れかの方法により成膜する。次に、ＳｉＯ2 膜１１１の
パターニングを行なった後、イオン注入又は拡散により
ｐ型単結晶Ｓｉ基板１０２の上部に一対のｎ+ 層１１
２，１１３を形成するとともに、ＳｉＯ2 膜１１１を貫
いて一対のｎ+ 層１１２，１１３に接触するＡｌ又はＣ
ｒ又はＩＴＯ等からなる内部電極層１１４を成膜する。(1) First, as shown in FIG.
Al (or Au) 102a is vapor-deposited on one surface to prepare a p-type single-crystal Si substrate 102 in ohmic contact.
SiO 2 as an insulating layer on the other surface of the
The two films 111 are formed by any one of plasma CVD, sputtering, and thermal oxidation. Next, after patterning the SiO 2 film 111, a pair of n + layers 11 is formed on the p-type single crystal Si substrate 102 by ion implantation or diffusion.
2 and 113, and Al or C that penetrates the SiO 2 film 111 and contacts the pair of n + layers 112 and 113.
An internal electrode layer 114 made of r or ITO is formed.
【０１４１】（２）次に、図２８（ｂ）に示すように、
その内部電極層１１４をパターニングして、一対のｎ+
層１１２，１１３に接触したソース電極１１５、ドレイ
ン電極１１６及び前記ＳｉＯ2 膜１１１上のゲート電極
１１７を形成する。(2) Next, as shown in FIG.
The internal electrode layer 114 is patterned to form a pair of n +
A source electrode 115, a drain electrode 116 in contact with the layers 112 and 113, and a gate electrode 117 on the SiO 2 film 111 are formed.
【０１４２】（３）次に、図２８（ｃ）に示すように、
前記ＳｉＯ2 膜１１１をパターニングし、プラズマＣＶ
Ｄ又はスパッタにより、絶縁層としてのＳｉＯ2 膜（又
はＳｉ3 Ｎ4 膜）１１８をソース電極１１５、ドレイン
電極１１６、ゲート電極１１７を覆うように成膜し、パ
ターニングする。次に、単結晶Ｓｉ基板１０２上の上述
したスイッチ素子１０５の形成領域の隣にＥＳＯ膜１０
３を作製する。この時、前記スイッチ素子１０５の性能
を損失しないように、ＥＳＯ膜１０３のアニーリング温
度を６００℃以下に低くする。また、ＥＳＯ膜１０３の
堆積手法によっては、ＥＳＯ膜１０３中に格子欠陥等が
多数生じ、アニーリング温度を１０００℃以上に上げな
ければならない必要性が生じるが、その場合には、ＥＳ
Ｏ膜１０３の作製、アニーリングプロセスをスイッチ素
子の作製プロセスの前段階に持ってくることも可能であ
る。(3) Next, as shown in FIG.
The SiO 2 film 111 is patterned, and the plasma CV
By D or sputtering, an SiO 2 film (or Si 3 N 4 film) 118 as an insulating layer is formed so as to cover the source electrode 115, the drain electrode 116, and the gate electrode 117, and is patterned. Next, the ESO film 10 is formed on the single crystal Si substrate 102 next to the formation region of the switch element 105 described above.
3 is manufactured. At this time, the annealing temperature of the ESO film 103 is reduced to 600 ° C. or less so that the performance of the switch element 105 is not lost. Also, depending on the deposition method of the ESO film 103, many lattice defects and the like are generated in the ESO film 103, and it becomes necessary to raise the annealing temperature to 1000 ° C. or more.
The production and annealing process of the O film 103 can be brought to a stage before the production process of the switch element.
【０１４３】（４）次に、図２８（ｄ）に示すように、
ＥＳＯ膜１０３上に、ＩＴＯ膜１０７を成膜し、これら
のパターニングを行なうことで、発光素子１０４を形成
する。さらに、ＳｉＯ2 膜１１８を再度パターニング
し、ＳｉＯ2 膜１１８上にドレイン電極１１６、ゲート
電極１１７への上面への穴開けを行なった後、ドレイン
電極１１６に接触する金属電極１２１、ゲート電極１１
７へ接触する金属電極１２２を成膜する。ドレイン電極
１１６に接触する金属電極１２１は、前記ＩＴＯ膜１０
７にも接触させる。(4) Next, as shown in FIG.
A light-emitting element 104 is formed by forming an ITO film 107 on the ESO film 103 and patterning the ITO film 107. Further, after patterning the SiO 2 film 118 again and making holes in the upper surface of the drain electrode 116 and the gate electrode 117 on the SiO 2 film 118, the metal electrode 121 and the gate electrode 11 contacting the drain electrode 116 are formed.
7 is formed. The metal electrode 121 in contact with the drain electrode 116 is
7 as well.
【０１４４】このような製造方法により、図２７に示す
発光素子１０４、トランジスタ１０８が一画素に形成さ
れた表示装置１０１を得ることができる。この表示装置
１０１の等価回路を図２９に示す。According to such a manufacturing method, the display device 101 in which the light emitting element 104 and the transistor 108 shown in FIG. 27 are formed in one pixel can be obtained. FIG. 29 shows an equivalent circuit of the display device 101.
【０１４５】本実施例の表示装置１０１は、一枚の単結
晶Ｓｉ基板１０２上に、ＥＳＯ膜１０３を用いた構造の
発光素子１０４と、この発光素子１０４を選択するスイ
ッチ素子１０５とを形成したものである。単結晶Ｓｉか
らなるｐ型単結晶Ｓｉ基板１０２は、化合物半導体を用
いた基板に比べ、そのコストが安く、物理的な信頼性も
高いので、ＥＳＯ膜１０３を用いた構造の発光素子１０
４とこの発光素子１０４を選択するスイッチ素子１０５
とを従来の半導体製造プロセスにより容易に組み込むこ
とができる。In the display device 101 of this embodiment, a light emitting element 104 having a structure using an ESO film 103 and a switch element 105 for selecting the light emitting element 104 are formed on one single crystal Si substrate 102. Things. The p-type single-crystal Si substrate 102 made of single-crystal Si is lower in cost and higher in physical reliability than a substrate using a compound semiconductor, so that the light-emitting element 10 having a structure using the ESO film 103 is used.
4 and a switch element 105 for selecting the light emitting element 104
Can be easily incorporated by a conventional semiconductor manufacturing process.
【０１４６】したがって、本実施例の表示装置１０１
は、低コストで信頼性も良好となる。Therefore, the display device 101 of this embodiment is
Has a low cost and good reliability.
【０１４７】また、発光素子として、ＥＳＯ膜を用いて
いるので、簡便で優れた表示機能を発揮させることがで
きる。Further, since the ESO film is used as the light emitting element, a simple and excellent display function can be exhibited.
【０１４８】さらに、駆動回路を、単結晶Ｓｉ基板上に
表示装置とモノリシックに形成できるので、単一のウエ
ハ上に表示装置とそのスイッチ素子とを高密度に搭載で
きる。Further, since the driving circuit can be formed monolithically with the display device on the single crystal Si substrate, the display device and its switch elements can be mounted on a single wafer at a high density.
【０１４９】次に、上述した表示装置１０１を多数マト
リックス状に展開して構成したより実用的な表示装置１
０１Ａについて図３０、図３１、図３２を参照して説明
する。Next, a more practical display device 1 in which a large number of the display devices 101 described above are developed in a matrix form.
01A will be described with reference to FIGS. 30, 31, and 32. FIG.
【０１５０】図３０に等価的に示す表示装置１０１Ａ
は、図２８及び図２９に示した各発光素子１０４を単位
画素として、４８０行×４８０列のマトリックス状に構
成したものである。Display device 101A equivalently shown in FIG.
Is configured in a matrix of 480 rows × 480 columns using each light emitting element 104 shown in FIGS. 28 and 29 as a unit pixel.
【０１５１】そして、各発光素子２０４を選択する選択
素子２０５の各ソース電極２１５を列方向に配置したデ
ータ線…，ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲ
ート電極２２２を行方向に配置したゲート線…，ｉ−
１，ｉ，ｉ＋１，…に各々接続している。Then, each source electrode 215 of the selection element 205 for selecting each light emitting element 204 is connected to a data line..., J−1, j, j + 1,. Gate lines arranged in the directions ..., i-
1, i, i + 1,...
【０１５２】このような構成の表示装置１０１Ａにおい
て、１分間に６０枚の画像を表示しようとすると、ゲー
ト線…，ｉ−１，ｉ，ｉ＋１，…には、図示しない駆動
回路、たとえばシフトレジスタで（１／６０）×（１／
４８０）＝３４μｓｅｃのパルスを順次送ればよい。ま
た、データについては、３４μｓｅｃの間に、１，２，
…，ｊ−１，ｊ，ｊ＋１，…の各画素にデータを加える
必要があるので、３４μｓｅｃ／４８０＝７１ｎｓｅｃ
のパルスをデータ線…，ｊ−１，ｊ，ｊ＋１，…に順次
送ればよい。この場合、メモリに１ライン分ためておい
て１ライン一括して送るようにすることも可能である。When the display device 101A having such a configuration is to display 60 images per minute, the gate lines..., I-1, i, i + 1,. And (1/60) × (1 /
480) = 34 μsec. As for the data, 1, 2, 2,
.., J−1, j, j + 1,..., It is necessary to add data to each pixel, so that 34 μsec / 480 = 71 nsec
, J−1, j, j + 1,... In this case, it is also possible to store one line in the memory and send one line at a time.
【０１５３】また、各発光素子２０４の発光制御は以下
のようにして行なう。The light emission of each light emitting element 204 is controlled as follows.
【０１５４】例えば、（ｉ，ｊ）の発光素子２０４を明
らかにしようとすれば、ｉにゲートパルスが、ｊにデー
タパルスが同時に入るようにすればよい。また、ゲート
線ｉ−１にゲートパルスを送り、データ線１，３，…，
ｊ，ｊ＋２，…にデータ線を送った場合には、図３２に
示すように、（ｉ−１，１），（ｉ−１，３），…，
（ｉ−１，ｊ），（ｉ−１，ｊ＋２），…の各発光素子
２０４が発光し、これらの間の各発光素子２０４は発光
しない。For example, in order to clarify the light emitting element 204 of (i, j), a gate pulse should be input to i and a data pulse should be input to j at the same time. Also, a gate pulse is sent to the gate line i-1, and the data lines 1, 3,.
When data lines are sent to j, j + 2,..., as shown in FIG. 32, (i-1, 1), (i-1, 3),.
Each light emitting element 204 of (i-1, j), (i-1, j + 2),... Emits light, and each light emitting element 204 therebetween does not emit light.
【０１５５】図３３は、既述した構成の表示装置１０１
Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シフ
トレジスタ３３２を、データ線…，ｊ−１，ｊ，ｊ＋
１，…用に水平シフトレジスタ３３１を組み込んだ表示
装置１０１Ｂを示す。FIG. 33 shows a display device 101 having the configuration described above.
A vertical shift register 332 is used for the gate lines of A, i-1, i, i + 1,.
Shown is a display device 101B that incorporates a horizontal shift register 331 for 1,.
【０１５６】また、図３４は、記述した構成の表示装置
１０１Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂
直シフトレジスタ３３１を、データ線…，ｊ−１，ｊ，
ｊ＋１，…用にメモリ３３３を組み込んだ表示装置１０
１Ｃを示す。FIG. 34 shows a vertical shift register 331 for the gate lines..., I-1, i, i + 1,.
Display device 10 incorporating memory 333 for j + 1,.
1C is shown.
【０１５７】このような表示装置１０１Ｂ，１０１Ｃの
場合、駆動回路（垂直シフトレジスタ３３１、水平シフ
トレジスタ３３２、メモリ３３３）は１ウエハ上ではな
く外付けしワイヤボンディングにより接続してもよい
が、１つのウエハ上にモノリシックに組み込んだ方が集
積度の向上を図る上でより利点が多い。In the case of such display devices 101B and 101C, the drive circuits (vertical shift register 331, horizontal shift register 332, memory 333) may be externally connected instead of on one wafer and connected by wire bonding. It is more advantageous to integrate monolithically on one wafer in order to improve the degree of integration.
【０１５８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above-described embodiments, and various modifications are possible based on the spirit of the present invention, and they are not excluded from the scope of the present invention.
【０１５９】[0159]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下の効果を奏する。As described above, according to the present invention, the following effects can be obtained.
【０１６０】（１）低コストで信頼性も高く優れた表示
機能を発揮させることが可能な表示装置を提供すること
ができる。(1) It is possible to provide a display device which can exhibit excellent display functions with high reliability at low cost.
【０１６１】（２）駆動回路を単結晶Ｓｉの半導体基板
上に表示装置とモノリシックに形成したので、単一のウ
エハ上に表示装置と素子とその駆動回路とを高密度に搭
載でき、集積度が高く実用価値の大きい表示装置を提供
することができる。(2) Since the drive circuit is formed monolithically with the display device on a single crystal Si semiconductor substrate, the display device, the elements, and the drive circuit can be mounted on a single wafer at a high density, and the degree of integration can be improved. And a display device with high practical value can be provided.
【図１】本発明の第１実施例を示す発光薄膜を有する発
光素子の構成図である。FIG. 1 is a configuration diagram of a light emitting device having a light emitting thin film according to a first embodiment of the present invention.
【図２】本発明の第１実施例を示す発光薄膜を有する発
光素子の発光状態を示す図である。FIG. 2 is a view showing a light emitting state of a light emitting device having a light emitting thin film according to the first embodiment of the present invention.
【図３】本発明の第１実施例を示す発光薄膜を有する発
光素子のエレクトロルミネッセンスのスペクトル図であ
る。FIG. 3 is a spectrum diagram of electroluminescence of a light emitting device having a light emitting thin film according to the first embodiment of the present invention.
【図４】本発明の第１実施例を示す発光薄膜を有する発
光素子の電流電圧特性図である。FIG. 4 is a current-voltage characteristic diagram of a light emitting device having a light emitting thin film according to a first embodiment of the present invention.
【図５】本発明の第１実施例を示す発光素子の電流に対
する発光強度を示す図である。FIG. 5 is a diagram showing a light emission intensity with respect to a current of the light emitting device according to the first embodiment of the present invention.
【図６】本発明の第１実施例を示す発光素子から得られ
るエレクトロルミネッセンスの時間応答特性を示す図で
ある。FIG. 6 is a diagram showing a time response characteristic of electroluminescence obtained from the light emitting device according to the first embodiment of the present invention.
【図７】本発明の第２実施例を示す光結合素子の概略構
成図である。FIG. 7 is a schematic configuration diagram of an optical coupling device showing a second embodiment of the present invention.
【図８】本発明の第３実施例を示す光結合回路素子の概
略構成図である。FIG. 8 is a schematic configuration diagram of an optical coupling circuit device showing a third embodiment of the present invention.
【図９】本発明の第３実施例を示す光結合回路素子の製
造工程断面図である。FIG. 9 is a cross-sectional view illustrating a manufacturing process of the optically coupled circuit device according to the third embodiment of the present invention.
【図１０】本発明の第３実施例を示す光結合回路素子の
発光試験を行う構成図である。FIG. 10 is a configuration diagram illustrating a light emission test of an optically coupled circuit device according to a third embodiment of the present invention.
【図１１】本発明の第３実施例を示す光結合回路素子の
動作電流の波形を示す図である。FIG. 11 is a diagram showing a waveform of an operating current of the optically coupled circuit device according to the third embodiment of the present invention.
【図１２】本発明の第４実施例を示す光送信素子の概略
構成図である。FIG. 12 is a schematic configuration diagram of an optical transmission device according to a fourth embodiment of the present invention.
【図１３】本発明の第４実施例を示す光送信素子の製造
工程断面図である。FIG. 13 is a cross-sectional view illustrating a manufacturing process of an optical transmission device according to a fourth embodiment of the present invention.
【図１４】本発明の第４実施例を示す光送信素子の等価
回路図である。FIG. 14 is an equivalent circuit diagram of an optical transmission device showing a fourth embodiment of the present invention.
【図１５】本発明の第４実施例を示す光送信素子を多数
マトリックス状に展開して構成した回路図である。FIG. 15 is a circuit diagram in which a large number of optical transmitting elements according to a fourth embodiment of the present invention are developed in a matrix.
【図１６】本発明の第４実施例を示す複数の光送信素子
の各光送信部を一枚の単結晶Ｓｉ基板上に列設した状態
を示す図である。FIG. 16 is a view showing a state in which respective optical transmission units of a plurality of optical transmission elements according to a fourth embodiment of the present invention are arranged in a row on one single-crystal Si substrate.
【図１７】本発明の第４実施例を示す光送信素子の光送
信部に対して各スイッチング変調素子への入力信号を示
す図である。FIG. 17 is a diagram illustrating an input signal to each switching modulation element for an optical transmission unit of an optical transmission element according to a fourth embodiment of the present invention.
【図１８】本発明の第５実施例を示す第１の光−光変換
素子の概略構成図である。FIG. 18 is a schematic configuration diagram of a first light-to-light conversion element showing a fifth embodiment of the present invention.
【図１９】本発明の第５実施例を示す第１の光−光変換
素子にバイアスを加えていないときのバンド図である。FIG. 19 is a band diagram showing a fifth embodiment of the present invention when a bias is not applied to the first light-light conversion element.
【図２０】本発明の第５実施例を示す第１の光−光変換
素子にバイアスを加え且つ光へ照射したときのバンド図
である。FIG. 20 is a band diagram when a bias is applied to the first light-to-light conversion element and the light is irradiated to the first light-to-light conversion element according to the fifth embodiment of the present invention.
【図２１】本発明の第５実施例を示す第２の光−光変換
素子の概略構成図である。FIG. 21 is a schematic configuration diagram of a second light-to-light conversion element showing a fifth embodiment of the present invention.
【図２２】本発明の第５実施例を示す第２の光−光変換
素子にバイアスを加えていない場合のバンド図である。FIG. 22 is a band diagram showing a fifth example of the present invention, in which no bias is applied to the second light-to-light conversion element.
【図２３】本発明の第５実施例を示す第２の光−光変換
素子にバイアスを加えた場合のバンド図である。FIG. 23 is a band diagram showing a fifth embodiment of the present invention when a bias is applied to the second light-light conversion element.
【図２４】本発明の第５実施例を示す第２の光−光変換
素子にバイアスを加え且つ光を照射した場合のバンド図
である。FIG. 24 is a band diagram showing a fifth example of the present invention when a second light-to-light conversion element is biased and irradiated with light.
【図２５】本発明の光−光変換素子のＩＴＯ膜の代わり
に、Ａｕ層を直接形成した場合の光−光変換素子の概略
構成図である。FIG. 25 is a schematic configuration diagram of a light-to-light conversion element when an Au layer is directly formed instead of the ITO film of the light-to-light conversion element of the present invention.
【図２６】図２５に示す光−光変換素子にバイアスを加
え且つ光を照射した場合のバンド図である。26 is a band diagram in the case where a bias is applied to the light-light conversion element shown in FIG. 25 and light is irradiated.
【図２７】本発明の第６実施例を示す表示装置の断面図
である。FIG. 27 is a sectional view of a display device showing a sixth embodiment of the present invention.
【図２８】本発明の第６実施例を示す表示装置の製造工
程断面図である。FIG. 28 is a sectional view showing the manufacturing process of the display device according to the sixth embodiment of the present invention.
【図２９】本発明の第６実施例を示す表示装置の等価回
路図である。FIG. 29 is an equivalent circuit diagram of a display device showing a sixth embodiment of the present invention.
【図３０】本発明の第６実施例を示す表示装置を多数マ
トリックス状に展開して構成した表示装置を示す図であ
る。FIG. 30 is a diagram showing a display device according to a sixth embodiment of the present invention in which a large number of display devices are developed in a matrix.
【図３１】図３０に示す表示装置のゲートに印加される
パルス（その１）を示す図である。31 is a diagram showing a pulse (No. 1) applied to the gate of the display device shown in FIG.
【図３２】図３０に示す表示装置のゲートに印加される
パルス（その２）を示す図である。32 is a diagram showing a pulse (No. 2) applied to the gate of the display device shown in FIG.
【図３３】図３０に示す表示装置のゲート線に垂直シフ
トレジスタを、データ線に水平シフトレジスタを組み込
んだ表示装置を示す図である。33 is a diagram showing a display device in which a vertical shift register is incorporated in a gate line and a horizontal shift register is incorporated in a data line of the display device shown in FIG. 30.
【図３４】図３０に示す表示装置のゲート線に垂直シフ
トレジスタを、データ線にメモリを組み込んだ表示装置
を示す図である。34 is a diagram showing a display device in which a vertical shift register is incorporated in a gate line and a memory is incorporated in a data line of the display device shown in FIG. 30.
１，２５ Ｓｉ基板 ２ 発光薄膜 ３，１３，１６，８６ｂ ＩＴＯ透明電極 ４，１７ Ａｌ電極 Ｅ 直流電源 １０，２４，４２，９２，１００，１０２ ｐ型単結
晶Ｓｉ基板 １１，２６，８４，１０４，２０４ 発光素子 １２，２３，４３，９６，１０３ ＥＳＯ膜 １４，２６，７１ 受光素子 １５，３０ ＥＳＯ膜またはｎ型の微結晶を含有する
非晶質ＳｉＣ層 １８ 石英ガラス １９ バリウムホウケイ酸ガラス ２１ 光結合回路素子 ２２，４１ 光送信素子 ２８ 下部ＩＴＯ膜 ２９，３２，５１，１１１，１１８ ＳｉＯ2 膜 ３１ 上部ＩＴＯ膜 ３３ 透明な接着剤 ３４，３５ Ａｌ電極 ３６ パルス発信器 ３７ 電流計 ４２ａ，１０２ａ Ａｌ（又はＡｕ）層 ４４ 光送信部 ４５ スイッチング変調素子 ４８ ＦＥＴ ４７，１０７ ＩＴＯ膜 ５２，５３ ｎ+ 層 ５４，１１４ 内部電極層 ５５，１１５，２１５ ソース電極 ５６，１１６ ドレイン電極 ５７，１１７，２２２ ゲート電極 ５８，１１８ ＳｉＯ2 膜（又はＳｉ3 Ｎ4 膜） ６０，６１，６２，１２１，１２２ 金属電極 ７０ 受光部 ８２ ホトダイオード ８２ａ ホトトランジスタ ８６ａ Ａｌ層電極 ９４ ｎ+ 型単結晶Ｓｉ層 ９９ ｎ型単結晶Ｓｉ層 １０１，１０１Ａ，１０１Ｂ，１０１Ｃ 表示装置 １０５ スイッチ素子 １０８ トランジスタ １１２，１１３ ｎ+ 層 ２０５ 選択素子 ３３１ 垂直シフトレジスタ ３３２ 水平シフトレジスタ ３３３ メモリ1,25 Si substrate 2 Light-emitting thin film 3,13,16,86b ITO transparent electrode 4,17 Al electrode E DC power supply 10,24,42,92,100,102 p-type single crystal Si substrate 11,26,84,104 , 204 Light-emitting element 12, 23, 43, 96, 103 ESO film 14, 26, 71 Light-receiving element 15, 30 ESO film or amorphous SiC layer containing n-type microcrystal 18 quartz glass 19 barium borosilicate glass 21 Optical coupling circuit element 22, 41 Optical transmission element 28 Lower ITO film 29, 32, 51, 111, 118 SiO 2 film 31 Upper ITO film 33 Transparent adhesive 34, 35 Al electrode 36 Pulse transmitter 37 Ammeter 42a, 102a Al (or Au) layer 44 Optical transmitter 45 Switching modulator 48 FET 47, 107 ITO film 52, 53 n + Layer 54, 114 internal electrode layer 55, 115, 215 source electrode 56, 116 drain electrode 57, 117, 222 gate electrode 58, 118 SiO 2 film (or Si 3 N 4 film) 60, 61, 62, 121, 122 Metal electrode 70 Light receiving section 82 Photodiode 82a Phototransistor 86a Al layer electrode 94 n + type single crystal Si layer 99 n type single crystal Si layer 101, 101A, 101B, 101C Display device 105 switch element 108 transistor 112, 113 n + layer 205 Selection element 331 Vertical shift register 332 Horizontal shift register 333 Memory
Claims (22)
化物をＳｉ基板上に共にスパッタ蒸着し、アニーリング
処理を施した発光薄膜。1. A light emitting thin film obtained by sputter-depositing rare earth metal silicide and Si or Si oxide together on a Si substrate and performing an annealing process.
Ｓｉ基板上に共に蒸着し、アニーリング処理を施した発
光薄膜を有することを特徴とする発光素子。2. A light-emitting device comprising a light-emitting thin film obtained by co-evaporating EuSi 2 and Si on a Si substrate and performing an annealing process.
ＩＴＯ膜付き石英ガラス基板上に共に蒸着し、アニーリ
ング処理を施した発光薄膜を有することを特徴とする発
光素子。3. A light-emitting device comprising a light-emitting thin film obtained by co-evaporating EuSi 2 and Si on a quartz glass substrate provided with an ITO film and performing an annealing process.
2 をＳｉ基板上に共に蒸着し、アニーリング処理を施し
た発光薄膜を有することを特徴とする発光素子。4. In a light emitting device, EuSi 2 and SiO
2. A light emitting device comprising a light emitting thin film obtained by co-evaporating 2 on a Si substrate and performing an annealing process.
2 をＩＴＯ膜付き石英ガラス基板上に共に蒸着し、アニ
ーリング処理を施した発光薄膜を有することを特徴とす
る発光素子。5. A light-emitting device, wherein EuSi 2 and SiO
2. A light emitting device having a light emitting thin film obtained by co-evaporating 2 on a quartz glass substrate with an ITO film and performing an annealing process.
ｉ粉末を１：０．０００００００１の割合から０．００
０００００１：１の割合で焼結させたスパッタリングタ
ーゲットを作製し、Ｓｉ基板上に共にスパッタリング
し、アニーリング処理を施した発光薄膜を有することを
特徴とする発光素子。6. In a light emitting device, Eu metal powder and S
i powder in a ratio of 1: 0.0000000001 to 0.00
A light-emitting element having a light-emitting thin film produced by sputtering a sputtering target in a ratio of 00000: 1, co-sputtering on a Si substrate, and annealing.
ｉ粉末を１：０．０００００００１の割合から０．００
０００００１：１の割合で焼結させたスパッタリングタ
ーゲットを作製し、ＩＴＯ膜付き石英ガラス基板上に共
にスパッタリングし、アニーリング処理を施した発光薄
膜を有することを特徴とする発光素子。7. A light emitting device, wherein Eu metal powder and S
i powder in a ratio of 1: 0.0000000001 to 0.00
A light-emitting element having a light-emitting thin film produced by producing a sputtering target sintered at a ratio of 00000: 1, sputtered together on a quartz glass substrate with an ITO film, and subjected to an annealing treatment.
ｉＯ2 粉末を１：０．０００００００１の割合から０．
０００００００１：１の割合で焼結させたスパッタリン
グターゲットを作製し、Ｓｉ基板上に共にスパッタリン
グし、アニーリング処理を施した発光薄膜を有すること
を特徴とする発光素子。8. A light emitting device, wherein Eu metal powder and S
The iO 2 powder was added from a ratio of 1: 0.00000001 to 0.1%.
A light-emitting element having a light-emitting thin film produced by sputtering a target in a ratio of 00000001: 1, sputtered together on a Si substrate, and subjected to an annealing treatment.
ｉＯ2 粉末を１：０．０００００００１の割合から０．
０００００００１：１の割合で焼結させたスパッタリン
グターゲットを作製し、ＩＴＯ膜付き石英ガラス基板上
に共にスパッタリングし、アニーリング処理を施した発
光薄膜を有することを特徴とする発光素子。9. A light emitting device, wherein Eu metal powder and S
The iO 2 powder was added from a ratio of 1: 0.00000001 to 0.1%.
A light-emitting element having a light-emitting thin film obtained by producing a sputtering target sintered at a ratio of 00000001: 1, sputtering together on a quartz glass substrate with an ITO film, and performing an annealing treatment.
ｕＳｉ2 にＬａＳｉ 2 、ＣｅＳｉ2 、ＰｒＳｉ2 、Ｎｄ
Ｓｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ 2 、ＴｂＳ
ｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、ＴｍＳｉ
2 、ＹｂＳｉ 2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳｉ、
を少なくとも１種類以上含んだ発光薄膜を有することを
特徴とする発光素子。10. The light emitting device according to claim 2, wherein
uSiTwoLaSi Two, CeSiTwo, PrSiTwo, Nd
SiTwo, SmSiTwo, GdSiTwo, EuSi Two, TbS
iTwo, DySiTwo, HoSiTwo, ErSiTwo, TmSi
Two, YbSi Two, LuSiTwo, CrThreeSi, MnSi,
Having a light-emitting thin film containing at least one kind of
Characteristic light emitting element.
ｕＳｉ2 にＬａＳｉ 2 、ＣｅＳｉ2 、ＰｒＳｉ2 、Ｎｄ
Ｓｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ 2 、ＴｂＳ
ｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、ＴｍＳｉ
2 、ＹｂＳｉ 2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳｉ、
を少なくとも１種類以上含んだ発光薄膜を有することを
特徴とする発光素子。11. The light emitting device according to claim 3, wherein E
uSiTwoLaSi Two, CeSiTwo, PrSiTwo, Nd
SiTwo, SmSiTwo, GdSiTwo, EuSi Two, TbS
iTwo, DySiTwo, HoSiTwo, ErSiTwo, TmSi
Two, YbSi Two, LuSiTwo, CrThreeSi, MnSi,
Having a light-emitting thin film containing at least one kind of
Characteristic light emitting element.
ｕＳｉ2 にＬａＳｉ 2 、ＣｅＳｉ2 、ＰｒＳｉ2 、Ｎｄ
Ｓｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ 2 、ＴｂＳ
ｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、ＴｍＳｉ
2 、ＹｂＳｉ 2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳｉ、
を少なくとも１種類以上含んだ発光薄膜を有することを
特徴とする発光素子。12. The light emitting device according to claim 4, wherein E
uSiTwoLaSi Two, CeSiTwo, PrSiTwo, Nd
SiTwo, SmSiTwo, GdSiTwo, EuSi Two, TbS
iTwo, DySiTwo, HoSiTwo, ErSiTwo, TmSi
Two, YbSi Two, LuSiTwo, CrThreeSi, MnSi,
Having a light-emitting thin film containing at least one kind of
Characteristic light emitting element.
ｕＳｉ2 にＬａＳｉ 2 、ＣｅＳｉ2 、ＰｒＳｉ2 、Ｎｄ
Ｓｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ 2 、ＴｂＳ
ｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、ＴｍＳｉ
2 、ＹｂＳｉ 2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳｉ、
を少なくとも１種類以上含んだ発光薄膜を有することを
特徴とする発光素子。13. The light emitting device according to claim 5, wherein E
uSiTwoLaSi Two, CeSiTwo, PrSiTwo, Nd
SiTwo, SmSiTwo, GdSiTwo, EuSi Two, TbS
iTwo, DySiTwo, HoSiTwo, ErSiTwo, TmSi
Two, YbSi Two, LuSiTwo, CrThreeSi, MnSi,
Having a light-emitting thin film containing at least one kind of
Characteristic light emitting element.
ｕメタル粉末とＳｉ粉末を１：０．０００００００１の
割合から０．０００００００１：１の割合で焼結させた
スパッタリングターゲットにおいて、これをＬａとＳ
ｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、ＳｍとＳ
ｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有することを特徴と
する発光素子。14. The light emitting device according to claim 6, wherein E
In a sputtering target obtained by sintering a u-metal powder and a Si powder at a ratio of 1: 0.0000000001 to 0.00000001: 1, the sputtering target is La and S
i, Ce and Si, Pr and Si, Nd and Si, Sm and S
i, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i. A light emitting device having a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
ｕメタル粉末とＳｉ粉末を１：０．０００００００１の
割合から０．０００００００１：１の割合で焼結させた
スパッタリングターゲットにおいて、これをＬａとＳ
ｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、ＳｍとＳ
ｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有することを特徴と
する発光素子。15. The light emitting device according to claim 7, wherein
In a sputtering target obtained by sintering a u-metal powder and a Si powder at a ratio of 1: 0.0000000001 to 0.00000001: 1, the sputtering target is La and S
i, Ce and Si, Pr and Si, Nd and Si, Sm and S
i, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i. A light emitting device having a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
ｕメタル粉末とＳｉ粉末を１：０．０００００００１の
割合から０．０００００００１：１の割合で焼結させた
スパッタリングターゲットにおいて、これをＬａとＳ
ｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、ＳｍとＳ
ｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有することを特徴と
する発光素子。16. The light emitting device according to claim 8, wherein E
In a sputtering target obtained by sintering a u-metal powder and a Si powder at a ratio of 1: 0.0000000001 to 0.00000001: 1, the sputtering target is La and S
i, Ce and Si, Pr and Si, Nd and Si, Sm and S
i, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i. A light emitting device having a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
ｕメタル粉末とＳｉ粉末を１：０．０００００００１の
割合から０．０００００００１：１の割合で焼結させた
スパッタリングターゲットにおいて、これをＬａとＳ
ｉ、ＣｅとＳｉ、ＰｒとＳｉ、ＮｄとＳｉ、ＳｍとＳ
ｉ、ＧｄとＳｉ、ＥｕとＳｉ、ＴｂとＳｉ、ＤｙとＳ
ｉ、ＨｏとＳｉ、ＥｒとＳｉ、ＴｍとＳｉ、ＹｂとＳ
ｉ、ＬｕとＳｉ、ＣｒとＳｉ、ＭｎとＳｉの粉末を少な
くとも１種類以上含んだ発光薄膜を有することを特徴と
する発光素子。17. The light emitting device according to claim 9, wherein E
In a sputtering target obtained by sintering a u-metal powder and a Si powder at a ratio of 1: 0.0000000001 to 0.00000001: 1, the sputtering target is La and S
i, Ce and Si, Pr and Si, Nd and Si, Sm and S
i, Gd and Si, Eu and Si, Tb and Si, Dy and S
i, Ho and Si, Er and Si, Tm and Si, Yb and S
i. A light emitting device having a light emitting thin film containing at least one kind of powder of Lu and Si, Cr and Si, and Mn and Si.
の発光薄膜を発光部に備え、Ｓｉ基板を共通にするとと
もに、光導波路を介して水平方向に集積される受光部を
具備する光結合素子。18. A light-emitting portion comprising the light-emitting thin film according to claim 1 in a light-emitting portion, a common Si substrate, and a light-receiving portion integrated in a horizontal direction via an optical waveguide. Optical coupling element.
の発光薄膜を発光部に備え、該発光部に垂直方向に集積
される受光部を具備する光結合回路素子。19. An optically coupled circuit device, comprising: a light-emitting thin film according to claim 1 in a light-emitting portion; and a light-receiving portion vertically integrated with the light-emitting portion.
の発光薄膜を発光部に備え、Ｓｉ基板を共通にするとと
もに、水平方向に集積されるスイッチング変調素子を前
記発光部に直列接続する光送信素子。20. A light-emitting device comprising the light-emitting thin film according to claim 1 in a light-emitting portion, a common Si substrate, and a switching modulator integrated in a horizontal direction connected in series to the light-emitting portion. Optical transmitting device.
の発光薄膜を発光部に備え、該発光部に垂直方向に集積
される受光部を具備する光−光変換素子。21. A light-to-light conversion element comprising the light emitting thin film according to any one of claims 1 to 17 in a light emitting unit, and a light receiving unit vertically integrated with the light emitting unit.
の発光薄膜を発光部に備え、Ｓｉ基板を共通にするとと
もに、水平方向に集積されるスイッチング素子を前記発
光部に直列接続する表示装置。22. A light emitting unit comprising the light emitting thin film according to claim 1 in a light emitting unit, a common Si substrate, and a switching element integrated in a horizontal direction connected to the light emitting unit in series. Display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11474799A JP3637236B2 (en) | 1999-04-22 | 1999-04-22 | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11474799A JP3637236B2 (en) | 1999-04-22 | 1999-04-22 | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004344140A Division JP4163174B2 (en) | 2004-11-29 | 2004-11-29 | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306674A true JP2000306674A (en) | 2000-11-02 |
| JP3637236B2 JP3637236B2 (en) | 2005-04-13 |
Family
ID=14645670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11474799A Expired - Fee Related JP3637236B2 (en) | 1999-04-22 | 1999-04-22 | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3637236B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005307151A (en) * | 2004-03-26 | 2005-11-04 | Canon Inc | Luminescent material and method for producing the same |
| WO2008108254A1 (en) * | 2007-03-07 | 2008-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and light-emitting device |
| CN101840999A (en) * | 2010-03-25 | 2010-09-22 | 北京大学 | Silicon substrate organic electroluminescent luminescent device and preparation method thereof |
| WO2023152886A1 (en) * | 2022-02-10 | 2023-08-17 | 日本電信電話株式会社 | Method for forming phosphor film |
| US11837679B2 (en) | 2020-10-30 | 2023-12-05 | Tohoku University | Display device |
-
1999
- 1999-04-22 JP JP11474799A patent/JP3637236B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005307151A (en) * | 2004-03-26 | 2005-11-04 | Canon Inc | Luminescent material and method for producing the same |
| US7303696B2 (en) | 2004-03-26 | 2007-12-04 | Canon Kabushiki Kaisha | Light-emitting material and light-emitting element |
| US7410600B2 (en) | 2004-03-26 | 2008-08-12 | Canon Kabushiki Kaisha | Light-emitting material and light-emitting element |
| JP4566663B2 (en) * | 2004-03-26 | 2010-10-20 | キヤノン株式会社 | Luminescent material and manufacturing method thereof |
| WO2008108254A1 (en) * | 2007-03-07 | 2008-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and light-emitting device |
| CN101840999A (en) * | 2010-03-25 | 2010-09-22 | 北京大学 | Silicon substrate organic electroluminescent luminescent device and preparation method thereof |
| CN101840999B (en) * | 2010-03-25 | 2012-10-10 | 北京大学 | Silicon substrate organic electroluminescent luminescent device and preparation method thereof |
| US11837679B2 (en) | 2020-10-30 | 2023-12-05 | Tohoku University | Display device |
| WO2023152886A1 (en) * | 2022-02-10 | 2023-08-17 | 日本電信電話株式会社 | Method for forming phosphor film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3637236B2 (en) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688006B1 (en) | Method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device | |
| US5285078A (en) | Light emitting element with employment of porous silicon and optical device utilizing light emitting element | |
| US5247533A (en) | Gallium nitride group compound semiconductor laser diode | |
| US6992317B2 (en) | Full color display structures using pseudomorphic cladded quantum dot nanophosphor thin films | |
| US7638938B2 (en) | Phosphor element and display device | |
| JP3270476B2 (en) | Ohmic contacts, II-VI compound semiconductor devices, and methods of manufacturing these devices | |
| US5619058A (en) | Light emitting diode device having four discrete regions | |
| CN100511702C (en) | Organic light-emitting display device | |
| JP2001043977A (en) | Light emitting diode | |
| JPH0268968A (en) | Compound semiconductor light-emitting device | |
| CN111653652B (en) | Silicon-based erbium-doped zinc gallate film electroluminescent device and preparation method thereof | |
| CN111834420B (en) | Semiconductor mixed full-color triode light-emitting tube display device and manufacturing method | |
| US20230246115A1 (en) | The Preparation Method and Application of An Er Doped Ga2O3 Film | |
| US5291098A (en) | Light emitting device | |
| CN104124317B (en) | A kind of inorganic electroluminescence infrared light-emitting device of neodymium-doped and preparation method thereof | |
| JP3637236B2 (en) | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE MANUFACTURING METHOD | |
| JP2004200303A (en) | Light emitting diode | |
| KR20100130990A (en) | Optoelectronic light emitting structure | |
| JP4162042B2 (en) | Thin film production method | |
| JP4163174B2 (en) | LIGHT EMITTING THIN FILM AND OPTICAL DEVICE THEREOF | |
| KR100759689B1 (en) | Organic light emitting diode | |
| JP3514542B2 (en) | Brightness modulation type diamond light emitting device | |
| Zhang et al. | Voltage-controlled electroluminescence from SiO2 films containing Ge nanocrystals and its mechanism | |
| KR100719915B1 (en) | light emitting devices and manufacturing method thereof using ZnO | |
| US20090078928A1 (en) | Light-emitting element, light-emitting device, and information display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |