JP2000299853A - Device and method for decoding video - Google Patents

Device and method for decoding video

Info

Publication number
JP2000299853A
JP2000299853A JP10525599A JP10525599A JP2000299853A JP 2000299853 A JP2000299853 A JP 2000299853A JP 10525599 A JP10525599 A JP 10525599A JP 10525599 A JP10525599 A JP 10525599A JP 2000299853 A JP2000299853 A JP 2000299853A
Authority
JP
Japan
Prior art keywords
information
slice
pixels
estimating
sequence header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10525599A
Other languages
Japanese (ja)
Other versions
JP4029520B2 (en
Inventor
Ikuo Tsukagoshi
郁夫 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10525599A priority Critical patent/JP4029520B2/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to US09/719,452 priority patent/US7110663B1/en
Priority to PCT/JP2000/002406 priority patent/WO2000062550A1/en
Priority to KR1020007014148A priority patent/KR100767611B1/en
Priority to CNB008010749A priority patent/CN1140125C/en
Priority to EP00915506A priority patent/EP1089567A4/en
Publication of JP2000299853A publication Critical patent/JP2000299853A/en
Priority to US11/494,723 priority patent/US20060263069A1/en
Application granted granted Critical
Publication of JP4029520B2 publication Critical patent/JP4029520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a video decoding device capable of immediately decoding an MPEG stream by estimating a sequence header on the basis of information appearing in a picture absolutely and decoding video data by using the estimated information when the sequence header can not be detected. SOLUTION: A sequence header estimation circuit 3 uses information absolutely included in each picture and estimates information to be sent by a sequence header. When an MPEG decoder 2 can not detect the sequence header, a surface size and an aspect ratio presumed by the circuit 3 are sent to a display control circuit 4, and a display picture is set in accordance with the surface size and aspect ration estimated by the circuit 3. Thus, the circuit 3 is provided and decoding processing is performed by using the estimated surface size and aspect ratio. For this reason, reproduction can be started almost without waiting time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、特に、MPEG
(Moving Picture Experts Group)方式のビットストリ
ームをデコードするのに用いて好適なディジタル映像信
号デコード装置及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention
The present invention relates to a digital video signal decoding device and method suitable for decoding a (Moving Picture Experts Group) type bit stream.

【0002】[0002]

【従来の技術】従来、MPEG方式のストリームからデ
ィジタルビデオ信号のストリームを復号する場合、先
ず、デコード装置内の解析部において、シーケンスヘッ
ダ(Sequence_Header)を検出する処理が行なわれる。
これは、シーケンスヘッダを検出しないと、画サイズや
アスペクト比が特定できないためである。
2. Description of the Related Art Conventionally, when a digital video signal stream is decoded from an MPEG stream, first, a process of detecting a sequence header (Sequence_Header) is performed in an analysis unit in the decoding device.
This is because the image size and the aspect ratio cannot be specified without detecting the sequence header.

【0003】すなわち、MPEGストリームでは、SD
TV(Standard Definition Television)の画面やHD
TV(High Definition Television)の画面が送られる
場合がある。例えば、ディジタル衛星放送では、1つの
チャンネルで、SDTVの画面のプログラムとHDTV
の画面のプログラムとが多重化されて放送される場合が
ある。また、SDTVの画面のプログラムのチャンネル
とHDTVの画面のプログラムのチャンネルとが切り換
えられる場合がある。
That is, in an MPEG stream, SD
TV (Standard Definition Television) screen and HD
A screen of TV (High Definition Television) may be sent. For example, in a digital satellite broadcast, a program of an SDTV screen and an HDTV are used in one channel.
May be multiplexed and broadcast. In some cases, the channel of the program on the SDTV screen and the channel of the program on the HDTV screen are switched.

【0004】MPEGストリームを復号する場合には、
先ず、画サイズやアスペクト比を設定する必要がある。
MPEG方式では、最上位の階層として、シーケンス層
が定められている。1つのシーケンスでは、画サイズや
ピクチャレートが同一とされている。そして、各シーケ
ンスの先頭では、シーケンスヘッダが送られてくる。こ
のシーケンスヘッダには、画サイズやアスペクト比、ピ
クチャレート等が記述されている。
When decoding an MPEG stream,
First, it is necessary to set an image size and an aspect ratio.
In the MPEG system, a sequence layer is defined as the highest hierarchy. In one sequence, the image size and the picture rate are the same. Then, at the beginning of each sequence, a sequence header is sent. This sequence header describes an image size, an aspect ratio, a picture rate, and the like.

【0005】このため、従来では、MPEG方式のビッ
トストリームをデコードする場合には、先ず、画サイズ
やアスペクト比を設定するために、シーケンスヘッダが
検出される。そして、シーケンスヘッダから画サイズや
アスペクト比が設定された後に、最初のフィールド内又
はフレーム内符号化されたピクチャから復号が開始され
る。
For this reason, conventionally, when decoding a bit stream of the MPEG system, first, a sequence header is detected in order to set an image size and an aspect ratio. Then, after the picture size and the aspect ratio are set from the sequence header, the decoding is started from the picture coded in the first field or in the frame.

【0006】[0006]

【発明が解決しようとする課題】このように、従来で
は、MPEGストリームの復号を行なう場合には、先
ず、シーケンスヘッダが検出されて、画サイズやアスペ
クト比が設定されている。ところが、シーケンスヘッダ
を検出してからMPEGストリームの復号を行なうので
は、シーケンスヘッダを検出するのに時間がかかり、再
生が開始されるまでにかなりの待ち時間が必要になると
いう問題がある。
As described above, conventionally, when decoding an MPEG stream, first, a sequence header is detected, and an image size and an aspect ratio are set. However, when decoding the MPEG stream after detecting the sequence header, there is a problem that it takes time to detect the sequence header, and a considerable waiting time is required until the reproduction is started.

【0007】すなわち、MPEG方式のシーケンス層
は、画サイズやピクチャレートが同一となるストリーム
である。シーケンスヘッダは、最小でGOP(Gropu Of
Picture)周期に設けることができるが、シーケンスヘ
ッダの周期は決められていない。したがって、シーケン
スの長さは、最大では、1ビデオプログラムにおよぶと
いうことになる。このため、従来では、例えば、衛星放
送のチャンネルを切り換えたときには、シーケンスヘッ
ダを検出するのに時間がかかり、再生が開始されるまで
に、かなりの待ち時間が必要になる場合がある。
That is, the sequence layer of the MPEG system is a stream having the same picture size and picture rate. The sequence header has a minimum GOP (Gropu Of
Picture) cycle, but the cycle of the sequence header is not determined. Therefore, the length of the sequence extends at most to one video program. For this reason, conventionally, for example, when a satellite broadcast channel is switched, it takes a long time to detect a sequence header, and a considerable waiting time may be required before reproduction is started.

【0008】したがって、この発明の目的は、MPEG
ストリームのシーケンスヘッダ情報が検出されないとき
には、シーケンスヘッダの情報を推定してデコードか開
始させることにより、MPEGストリームを直ちにデコ
ードできるようにしたビデオ復号化装置及び方法を提供
することにある。
Accordingly, an object of the present invention is to provide an MPEG
An object of the present invention is to provide a video decoding apparatus and method capable of immediately decoding an MPEG stream by estimating sequence header information and starting decoding when sequence header information of a stream is not detected.

【0009】[0009]

【課題を解決するための手段】この発明は、シーケンス
層とGOP層とピクチャ層とスライス層とマクロブロッ
ク層とブロック層とからなる階層構造のビデオストリー
ムを復号するビデオ復号化装置において、ピクチャ内に
必ず現れる情報に基づいてシーケンスヘッダ情報を推定
するシーケンスヘッダ情報推定手段と、シーケンスヘッ
ダが検出されないときには、ヘッダ情報推定手段で推定
された情報を用いてビデオデータを復号する復号手段と
を備えるようにしたビデオ復号化装置である。
SUMMARY OF THE INVENTION The present invention relates to a video decoding apparatus for decoding a video stream having a hierarchical structure including a sequence layer, a GOP layer, a picture layer, a slice layer, a macroblock layer, and a block layer. A sequence header information estimating means for estimating sequence header information based on information which always appears in the data, and a decoding means for decoding video data using the information estimated by the header information estimating means when a sequence header is not detected. This is a video decoding device.

【0010】この発明では、シーケンスヘッダ情報推定
手段は、スライスでの情報から画面の垂直方向の画素数
を推定する垂直画素数推定手段を含んでいる。
In the present invention, the sequence header information estimating means includes a vertical pixel number estimating means for estimating the number of pixels in the vertical direction of the screen from the information in the slice.

【0011】この発明では、シーケンスヘッダ情報推定
手段は、マクロブロックでの情報から画面の水平方向の
画素数を推定する水平画素数推定手段を含んでいる。
In the present invention, the sequence header information estimating means includes a horizontal pixel number estimating means for estimating the number of pixels in the horizontal direction of the screen from information in the macroblock.

【0012】この発明では、シーケンスヘッダ情報推定
手段は、スライスでの情報から画面の垂直方向の画素数
を推定し、マクロブロックでの情報から画面の水平方向
の画素数を推定し、推定された垂直方向の画素数と水平
方向の画素数とから、画面のアスペクト比を推定するア
スペクト比推定手段を含んでいる。
In the present invention, the sequence header information estimating means estimates the number of pixels in the vertical direction of the screen from the information in the slice, and estimates the number of pixels in the horizontal direction of the screen from the information in the macroblock. An aspect ratio estimating means for estimating the aspect ratio of the screen from the number of pixels in the vertical direction and the number of pixels in the horizontal direction is included.

【0013】スライススタートコード(Slice _Start
_Code)の4バイト目は、スライスの垂直位置を示して
いる。したがって、スライススタートコード(Slice _
Start _Code)の4バイト目検出すれば、画面の垂直方
向の画素数が求められる。また、マクロブロックアドレ
スインクリメント(Macroblock_Address _Increment
)は、マクロブロックのスキップ情報を示している。
したがって、マクロブロックを復号する毎にマクロブロ
ックアドレスインクリメントを蓄積していけば、画面の
水平方向のマクロブロック数が求められる。これに、マ
クロブロックの大きさを乗算すれば、画面の水平方向の
画素数が求められる。
A slice start code (Slice_Start)
_Code) indicates the vertical position of the slice. Therefore, the slice start code (Slice_
If the fourth byte of (Start_Code) is detected, the number of pixels in the vertical direction of the screen is obtained. Also, macroblock address increment (Macroblock_Address_Increment)
) Indicates skip information of a macroblock.
Therefore, if macro block address increments are accumulated each time a macro block is decoded, the number of macro blocks in the horizontal direction of the screen can be obtained. By multiplying this by the size of the macroblock, the number of pixels in the horizontal direction of the screen can be obtained.

【0014】このようにして推定された情報を使ってM
PEGストリームの復号を行なうようにすれば、シーケ
ンスヘッダを検出しなくても、直ちに、MPEGストリ
ームの復号を行なうことができる。
Using the information estimated in this way, M
If the PEG stream is decoded, the MPEG stream can be decoded immediately without detecting the sequence header.

【0015】[0015]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1は、この発明が適用
されたMPEG復号装置の一例を示すものである。図1
において、入力端子1に、MPEG(MPEG1又はM
PEG2)ストリームが供給される。このMPEGスト
リームは、MPEGデコーダ2に供給されると共に、シ
ーケンスヘッダ推測回路3に供給される。MPEGデコ
ーダ2は、MPEG(MPEG1又はMPEG2)スト
リームの復号処理を行なうものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an example of an MPEG decoding apparatus to which the present invention is applied. FIG.
At the input terminal 1, an MPEG (MPEG1 or M
PEG2) stream is provided. This MPEG stream is supplied to the MPEG decoder 2 and also to the sequence header estimating circuit 3. The MPEG decoder 2 decodes an MPEG (MPEG1 or MPEG2) stream.

【0016】MPEGデコーダ2で、入力端子1からの
MPEGストリームが復号され、MPEGデコーダ2か
らは、ディジタルビデオデータのストリームが出力され
る。MPEGデコーダ2の出力が表示制御回路4を介し
て、ディスプレイ5に供給される。これにより、ディス
プレイ5に、入力端子1からのMPEGストリームに基
づく画面が映出される。
The MPEG decoder 2 decodes the MPEG stream from the input terminal 1 and outputs a digital video data stream from the MPEG decoder 2. The output of the MPEG decoder 2 is supplied to the display 5 via the display control circuit 4. As a result, a screen based on the MPEG stream from the input terminal 1 is displayed on the display 5.

【0017】MPEGデコーダ2でMPEGストリーム
の復号を行なう場合には、先ず、画サイズやアスペクト
比等を設定する必要がある。これらの情報は、シーケン
スヘッダ(Sequence_Header)により検出できる。とこ
ろが、シーケンスヘッダを検出するのに時間がかかる場
合がある。
When decoding an MPEG stream by the MPEG decoder 2, it is necessary to first set an image size, an aspect ratio, and the like. These pieces of information can be detected by a sequence header (Sequence_Header). However, it sometimes takes time to detect the sequence header.

【0018】そこで、シーケンスヘッダ推測回路3が設
けられる。シーケンスヘッダ推測回路3は、ピクチャ毎
に必ず含まれている情報を使って、シーケンスヘッダで
送られてくるべき情報を推測するものである。
Therefore, a sequence header estimating circuit 3 is provided. The sequence header estimation circuit 3 estimates information to be sent in the sequence header by using information always included in each picture.

【0019】すなわち、シーケンスヘッダでは、画サイ
ズやアスペクト比、フレームレイト、VBVバッファサ
イズ、量子化マトリクスの情報等が送られる。シーケン
スヘッダ推測回路3では、スライスの情報を使って、垂
直方向の画サイズが推測される。マクロブロックの情報
を使って、水平方向の画サイズが推測される。推測され
た垂直方向の画サイズと水平方向の画サイズとを使っ
て、アスペクト比が推測される。DTS/PTS等のタ
イムスタンプによって復号のタイミングを知ることによ
り、フレームレイトが推測される。シーケンスヘッダ推
測回路3の出力がMPEGデコーダ2に供給されると共
に、表示制御回路4に供給される。
That is, in the sequence header, information such as an image size, an aspect ratio, a frame rate, a VBV buffer size, and a quantization matrix are transmitted. The sequence header estimation circuit 3 estimates the vertical image size using the slice information. Using the information of the macroblock, the image size in the horizontal direction is estimated. The aspect ratio is estimated using the estimated image size in the vertical direction and the image size in the horizontal direction. The frame rate is estimated by knowing the decoding timing based on a time stamp such as DTS / PTS. The output of the sequence header estimating circuit 3 is supplied to the MPEG decoder 2 and also to the display control circuit 4.

【0020】MPEGデコーダ2でMPEGストリーム
の復号を行なう場合には、シーケンスヘッダが検出でき
れば、このシーケンスヘッダの情報を使って、画サイズ
やアスペクト比、フレームレイト、VBVバッファサイ
ズ、量子化マトリクス、プログレシブシーケンス等が設
定される。
When the MPEG decoder 2 decodes an MPEG stream, if a sequence header can be detected, the information of the sequence header is used to determine the image size, aspect ratio, frame rate, VBV buffer size, quantization matrix, progressive matrix, and so on. A sequence and the like are set.

【0021】MPEGデコーダ2でシーケンスヘッダが
検出できないときには、シーケンスヘッダ推測回路3で
推測された画サイズやアスペクト比、フレームレイト、
VBVバッファサイズ、量子化マトリクス、プログレシ
ブシーケンス等が設定される。
When the sequence header cannot be detected by the MPEG decoder 2, the picture size, aspect ratio, frame rate,
A VBV buffer size, a quantization matrix, a progressive sequence, and the like are set.

【0022】また、MPEGデコーダ2でシーケンスヘ
ッダが検出できないときには、シーケンスヘッダ推測回
路3で推測された画サイズやアスペクト比が表示制御回
路4に送られ、シーケンスヘッダ推測回路3で推測され
た画サイズやアスペクト比に応じて、表示画面が設定さ
れる。
When the sequence header cannot be detected by the MPEG decoder 2, the image size and aspect ratio estimated by the sequence header estimating circuit 3 are sent to the display control circuit 4, and the image size estimated by the sequence header estimating circuit 3 is obtained. The display screen is set according to the aspect ratio.

【0023】このように、この発明が適用されたこの発
明が適用されたMPEG復号装置では、シーケンスヘッ
ダの情報を推測するシーケンスヘッダ推測回路3が設け
られており、シーケンスヘッダが検出できないときに
は、シーケンスヘッダ推測回路3で推測された画サイズ
やアスペクト比を使って、復号処理が行なわれる。この
ため、例えば、衛星放送でチャンネルを切り換えたとき
にも、待ち時間が殆どなく、再生を開始させることがで
きる。
As described above, the MPEG decoding apparatus according to the present invention to which the present invention is applied is provided with the sequence header estimating circuit 3 for estimating information of a sequence header. The decoding process is performed using the image size and the aspect ratio estimated by the header estimation circuit 3. For this reason, for example, even when a channel is switched by satellite broadcasting, reproduction can be started with little waiting time.

【0024】次に、上述のシーケンスヘッダ推測回路3
の原理、構成について、具体的に説明する。
Next, the above-mentioned sequence header estimating circuit 3
The principle and configuration of will be described specifically.

【0025】図2に示すよう、MPEGのデータ構造
は、シーケンス層、GOP層、ピクチャ層、スライス
層、マクロブロック層、ブロック層の階層構造となって
いる。
As shown in FIG. 2, the MPEG data structure has a hierarchical structure of a sequence layer, a GOP layer, a picture layer, a slice layer, a macro block layer, and a block layer.

【0026】シーケンス層は、一連の同じ属性、例え
ば、同じ画サイズ、同じ画像レートを持つ画面のグルー
プである。GOP層は、ランダムアクセスの単位となる
画面のグループである。ピクチャ層は、1枚の画面に共
通な属性のグループである。スライス層は、1枚の画面
を細分化したグループである。マクロブロック層は、ス
ライス層を更に細分化したグループで、動きベクトル検
出等を行なうためのグループである。ブロック層はDC
T変換を行なうためのブロックそのものである。
The sequence layer is a group of screens having a series of the same attributes, for example, the same image size and the same image rate. The GOP layer is a group of screens serving as random access units. The picture layer is a group of attributes common to one screen. The slice layer is a group obtained by subdividing one screen. The macroblock layer is a group obtained by further subdividing the slice layer, and is a group for performing motion vector detection and the like. Block layer is DC
It is the block itself for performing T conversion.

【0027】シーケンスの先頭には、シーケンスヘッダ
(SH:Sequence _Header)が設けられる。このシーケン
スヘッダには、 (1)Horizontal _Size_Value :画像の水平方向の画素
数 (2)Vertical _Size_Value :画像の垂直方向の画素数 (3)Aapect _Ratio _Information :アスペクト比 (4)Frame_Rate_Code:画像の表示周期 (5)VBV_Buffer_Size:発生符号量制御用仮想バッファ
(VBV)の大きさ (6)Load _Quantization_Matrix:マクロブロック用の
量子化マトリクス (7)Progressive_Sequence:順次走査であることを示す
等が記述されている。
At the head of the sequence, a sequence header (SH: Sequence_Header) is provided. In this sequence header, (1) Horizontal_Size_Value: the number of pixels in the horizontal direction of the image (2) Vertical_Size_Value: the number of pixels in the vertical direction of the image (3) Aapect_Ratio_Information: aspect ratio (4) Frame_Rate_Code: display cycle of the image (5) VBV_Buffer_Size: Size of generated code amount control virtual buffer (VBV) (6) Load_Quantization_Matrix: Quantization matrix for macroblock (7) Progressive_Sequence: Indicates that it is sequential scanning, etc.

【0028】このうち、画像の垂直方向の画素数(Vert
ical_Size_Value )の情報は、スライスの情報から推
定できる。
Of these, the number of pixels in the vertical direction of the image (Vert
ical_Size_Value) can be estimated from the slice information.

【0029】すなわち、図3は、1ピクチャ中のスライ
スの構成を示すものである。図3に示すように、1ピク
チャは、複数のスライスに分けられる。1ピクチャでの
最上段(Bs=1)の最左端のスライスはSlice
(1,0)とされ、最上段の左から2番目のスライスは
Slice(1,1)とされる。以下、同様に、1ピク
チャでの最下段(Bs=N)の最左端のスライスはSl
ice(N,0)とされ、最下段の左から2番目のスラ
イスはSlice(N,1)とされる。
FIG. 3 shows the structure of a slice in one picture. As shown in FIG. 3, one picture is divided into a plurality of slices. The leftmost slice of the top row (Bs = 1) in one picture is Slice.
(1, 0), and the second slice from the left at the top is Slice (1, 1). Hereinafter, similarly, the leftmost slice of the bottom row (Bs = N) in one picture is Sl
ice (N, 0), and the second slice from the left at the bottom is Slice (N, 1).

【0030】このように、スライスは、水平方向には複
数存在可能であるが、必ず、ピクチャの左端で新たなス
ライスIDがスタートコードに持つスライスに切り換わ
る。このことから、スライス使えば、1ピクチャの垂直
方向のサイズを推測することができる。
As described above, a plurality of slices can exist in the horizontal direction, but the slice is always switched to a slice having a new slice ID as a start code at the left end of the picture. From this, if a slice is used, the vertical size of one picture can be estimated.

【0031】すなわち、各スライスの先頭には、スライ
ス層の開始を示す同期コードであるスライススタートコ
ード(Slice _Start _Code)が挿入されている。この
スライススタートコードは、16進数の「00 00
01 01〜AF」で示されており、コードの最後の1
バイト(4バイト目の「01〜AF」)は、スライスの
垂直位置を16進数で示している。このように、スライ
ススタートコード(Slice _Start _Code)の4バイト
目は、スライスの垂直方向の位置に対応しており、これ
は、同一のラインでは同一の数となる。
That is, a slice start code (Slice_Start_Code), which is a synchronization code indicating the start of a slice layer, is inserted at the beginning of each slice. This slice start code is represented by hexadecimal "00 00
01 01 to AF ”, and the last 1 of the code.
The byte (“01 to AF” in the fourth byte) indicates the vertical position of the slice in hexadecimal. Thus, the fourth byte of the slice start code (Slice_Start_Code) corresponds to the vertical position of the slice, which is the same number in the same line.

【0032】以上のことから、1ピクチャでの最下段で
のスライススタートコードの4バイト目を検出すれば、
画面の垂直方向の画素数が推定できることになる。
From the above, if the fourth byte of the slice start code at the bottom of one picture is detected,
The number of pixels in the vertical direction of the screen can be estimated.

【0033】図4は、上述のように、スライスの情報か
ら画面の垂直方向の画素数を推定するための構成を示す
機能ブロック図である。図4において、入力端子11に
MPEGストリームが供給される。このMPEGストリ
ーム中のピクチャスタートコード(Picture _Start _
Code)がピクチャスタートコード検出部12で検出さ
れ、スライススタートコード(Slice _Start _Code)
がスライススタートコード検出部13で検出される。
FIG. 4 is a functional block diagram showing a configuration for estimating the number of pixels in the vertical direction of the screen from slice information as described above. In FIG. 4, an MPEG stream is supplied to an input terminal 11. Picture start code (Picture_Start_) in this MPEG stream
Code) is detected by the picture start code detection unit 12, and the slice start code (Slice_Start_Code) is detected.
Is detected by the slice start code detection unit 13.

【0034】ピクチャスタートコード(Picture _Star
t _Code)は、ピクチャ層の開始を示すコードである。
スライススタートコード(Slice _Start _Code)は、
スライス層の開始を示すコードで、このスライススター
トコードの4バイト目は、垂直位置を示している。
Picture start code (Picture_Star)
t_Code) is a code indicating the start of the picture layer.
The slice start code (Slice_Start_Code) is
In the code indicating the start of the slice layer, the fourth byte of the slice start code indicates the vertical position.

【0035】スライススタートコード検出部13の出力
が4バイト目抽出部14に送られる。4バイト目抽出部
14で、スライススタートコードの4バイト目の情報が
抽出される。この4バイト目抽出部14の出力が垂直サ
イズレジスタ15に送られる。
The output of the slice start code detector 13 is sent to the fourth byte extractor 14. The fourth byte extracting unit 14 extracts the information of the fourth byte of the slice start code. The output of the fourth byte extracting unit 14 is sent to the vertical size register 15.

【0036】ピクチャスタートコード検出部12でピク
チャスタートコードが検出されることにより、1ピクチ
ャの先頭が検出できる。1ピクチャの先頭が検出された
ら、垂直サイズレジスタ15がリセットされる。そし
て、スライススタートコード検出部13でスライススタ
ートコードが検出されたかどうかが判断される。
When the picture start code is detected by the picture start code detecting section 12, the head of one picture can be detected. When the head of one picture is detected, the vertical size register 15 is reset. Then, it is determined whether the slice start code is detected by the slice start code detection unit 13.

【0037】スライススタートコード検出部13でスラ
イススタートコードが検出されたら、4バイト目抽出部
14でスライススタートコードの4バイト目の情報が抽
出され、このスライススタートコードの4バイト目の情
報がレジスタ15に供給される。そして、ピクチャスタ
ートコード検出部12で次のピクチャスタートコードが
検出されるまで、スライススタートコード検出部13で
スライススタートコードが検出されたら、4バイト目抽
出部14でスライススタートコードの4バイト目の情報
を抽出し、この値でレジスタ15を更新していく。
When the slice start code is detected by the slice start code detector 13, the fourth byte information of the slice start code is extracted by the fourth byte extractor 14, and the information of the fourth byte of the slice start code is stored in the register. 15 is supplied. When the slice start code is detected by the slice start code detection unit 13 until the next picture start code is detected by the picture start code detection unit 12, the fourth byte extraction unit 14 outputs the fourth byte of the slice start code. The information is extracted and the register 15 is updated with this value.

【0038】そして、ピクチャスタートコード検出部1
2で次のピクチャスタートコードが検出されたら、レジ
スタ15の情報が垂直方向の画素数の情報として、垂直
サイズレジスタ16に取り込まれる。
The picture start code detecting section 1
When the next picture start code is detected in step 2, the information in the register 15 is taken into the vertical size register 16 as information on the number of pixels in the vertical direction.

【0039】このように、ピクチャの先頭から最後ま
で、スライススタートコード検出部13でスライススタ
ートコードを検出していき、スライススタートコードが
検出されたら、4バイト目抽出部14でその4バイト目
の値を抽出して垂直サイズレジスタ15に取り込んでい
けば、垂直サイズレジスタ16の値から、垂直方向の画
素数の推定値が得られる。
As described above, the slice start code detection unit 13 detects the slice start code from the beginning to the end of the picture, and when the slice start code is detected, the fourth byte extraction unit 14 detects the fourth byte of the slice start code. If a value is extracted and taken into the vertical size register 15, an estimated value of the number of pixels in the vertical direction can be obtained from the value of the vertical size register 16.

【0040】画像の水平方向の画素数( Horizontal _
Size_Value )については、マクロブロックの情報から
推定できる。すなわち、図5に示すように、マクロブロ
ックは、スライスを更に区切ったものである。なお、こ
の例では、スライスSlice(1,0)に、マクロブ
ロックMB1、MB2、MB3があり、スライスSli
ce(1,1)にMB4、MB5、MB6、MB7があ
る。また、スライスSlice(1,0)のマクロブロ
ックMB2とMB3との間に、スキップされたマクロブ
ロックが存在する。
The number of pixels in the horizontal direction of the image (Horizontal_
Size_Value) can be estimated from macroblock information. That is, as shown in FIG. 5, a macroblock is obtained by further dividing a slice. In this example, slice Slice (1, 0) includes macro blocks MB1, MB2, MB3, and slice Sli
There are MB4, MB5, MB6 and MB7 in ce (1,1). A skipped macroblock exists between the macroblocks MB2 and MB3 of the slice Slice (1, 0).

【0041】マクロブロックの先頭には、マクロブロッ
クアドレスインクリメント(Macroblock_Address _In
crement )が設けられる。このマクロブロックアドレス
インクリメントは、スキップするマクロブロックを示す
VLC(可変長符号)であり、通常の隣接するマクロブ
ロックでは「1」であるが、スキップされるマクロブロ
ックが存在する場合には、スキップされたマクロブロッ
クの分だけ増加した値となる。
At the beginning of a macroblock, a macroblock address increment (Macroblock_Address_In)
crement). This macroblock address increment is a VLC (variable length code) indicating a macroblock to be skipped, and is “1” in a normal adjacent macroblock, but is skipped when a skipped macroblock exists. The value is increased by the number of macro blocks.

【0042】したがって、1スライス内でのマクロブロ
ックアドレスインクリメントの値をマクロブロック毎に
蓄積していき、水平方向に複数のスライスが存在する場
合には、各スライスにおいて蓄積されたマクロブロック
アドレスインクリメントの値を合算することで、1画面
当たりの横方向のマクロブロック数が認識できる。これ
に、マクロブロックの大きさ、すなわち、輝度信号に関
しては「16」、2つの色差信号に関しては「8」を乗
じれば、1ピクチャ当たりの水平方向の画素数が推定で
きる。
Accordingly, the value of the macroblock address increment within one slice is accumulated for each macroblock. When there are a plurality of slices in the horizontal direction, the increment of the macroblock address increment accumulated in each slice is obtained. By adding the values, the number of macroblocks in the horizontal direction per screen can be recognized. If this is multiplied by the size of the macroblock, ie, “16” for the luminance signal and “8” for the two color difference signals, the number of pixels in the horizontal direction per picture can be estimated.

【0043】図6は、上述のように、マクロブロックの
情報から画面の水平方向の画素数を推定するための構成
を示す機能ブロック図である。
FIG. 6 is a functional block diagram showing a configuration for estimating the number of pixels in the horizontal direction of the screen from the information of the macro block as described above.

【0044】図6において、入力端子21にMPEGス
トリームが供給される。このMPEGストリーム中のス
ライススタートコード(Slice _Start _Code)がスラ
イススタートコード検出部22で検出され、マクロブロ
ックアドレスインクリメント(Macroblock_Address _
Increment )がマクロブロックアドレスインクリメント
検出部23で検出される。
In FIG. 6, an MPEG stream is supplied to an input terminal 21. The slice start code (Slice_Start_Code) in this MPEG stream is detected by the slice start code detection unit 22, and the macroblock address is incremented (Macroblock_Address_).
Increment) is detected by the macroblock address increment detection unit 23.

【0045】また、水平方向の画素数を推測する場合に
は、始めのピクチャコーディングタイプ(Picture Codi
ng Type )が何であろうと、MPEGデコーダ2(図
1)で、そのピクチャのみでイントラ処理で復号が行な
われる。そして、マクロブロックの復号が行なわれる
と、マクロブロックの復号が行なわれたことを示す信号
が出力される。このマクロブロックの復号が行なわれた
ことを示す信号が入力端子22から、デコードマクロブ
ロック検出部27に供給される。
When estimating the number of pixels in the horizontal direction, the first picture coding type (Picture Codi
Regardless of what ng Type), the MPEG decoder 2 (FIG. 1) decodes only that picture by intra processing. When the macroblock is decoded, a signal indicating that the macroblock has been decoded is output. A signal indicating that the macroblock has been decoded is supplied from an input terminal 22 to a decoded macroblock detector 27.

【0046】スライスコード検出部22により、1ライ
ンの最左端のスライスが検出されると、レジスタ25、
レジスタ28A、28B、…、水平サイズレジスタ31
がクリアされる。そして、マクロブロックアドレスイン
クリメント検出部23で、マクロブロックアドレスイン
クリメント(Macroblock_Address _Increment )が検
出される。
When the slice code detector 22 detects the leftmost slice of one line, the register 25
Registers 28A, 28B,..., Horizontal size register 31
Is cleared. Then, the macroblock address increment detection unit 23 detects a macroblock address increment (Macroblock_Address_Increment).

【0047】このマクロブロックアドレスインクリメン
トは、マクロブロックのスキップ情報を示し、「1」〜
「33」に対応するインクリメント値が可変長符号で書
かれている。なお、マクロブロックアドレスインクリメ
ントが「33」以上のときには、マクロブロックエスケ
ープ(Macroblock_Escape)も参照される。
This macro block address increment indicates skip information of the macro block, and is "1" to "1".
The increment value corresponding to “33” is written in a variable length code. When the macroblock address increment is “33” or more, macroblock escape (Macroblock_Escape) is also referred to.

【0048】マクロブロックアドレスインクリメント検
出部23の出力がVLC復号部24に供給される。VL
C復号部24で、マクロブロックアドレスインクリメン
トの値が復号される。
The output of the macro block address increment detection section 23 is supplied to the VLC decoding section 24. VL
The C decoding unit 24 decodes the value of the macroblock address increment.

【0049】VLC復号部24の出力が加算器26に供
給される。加算器26には、レジスタ25の出力が供給
される。レジスタ25には、デコードマクロブロック検
出部27の出力が供給される。デコードマクロブロック
検出部27の出力から、マクロブロックの復号が行なわ
れたことが検出されると、加算器26で、今回のマクロ
ブロックアドレスインクリメントの値と、前回のマクロ
ブロックアドレスインクリメントの値とが加算され、マ
クロブロックアドレスインクリメントの値が蓄積されて
いく。これにより、同一の水平ラインの各スライスでの
マクロブロックアドレスインクリメントの蓄積値が求め
られる。
The output of the VLC decoder 24 is supplied to an adder 26. The output of the register 25 is supplied to the adder 26. The register 25 is supplied with the output of the decode macroblock detection unit 27. When it is detected from the output of the decoded macroblock detection section 27 that the decoding of the macroblock has been performed, the adder 26 calculates the value of the current macroblock address increment and the value of the previous macroblock address increment. The values are added, and the value of the macroblock address increment is accumulated. As a result, the accumulated value of the macroblock address increment in each slice of the same horizontal line is obtained.

【0050】レジスタ25の出力がレジスタ28A、2
8B、…に供給される。レジスタ28A、28B、…
は、水平方向に複数のスライスがある場合に、各スライ
スでのマクロブロックアドレスインクリメントの蓄積値
を取り込むものである。レジスタ28A、28B、…に
は、スライススタートコード検出部22の出力が供給さ
れる。このスライススタートコード検出部22の出力に
より、マクロブロックアドレスインクリメントの蓄積値
がスライス毎にレジスタ28A、28B、…に取り込ま
れる。例えば、同一の水平ラインの最初のスライスでの
マクロブロックアドレスインクリメントの蓄積値がレジ
スタ28Aに取り込まれ、同一の水平ラインの次のスラ
イスでのマクロブロックアドレスインクリメントの蓄積
値がレジスタ28Bに取り込まれていく。
The output of the register 25 is the register 28A,
8B,... Registers 28A, 28B, ...
When there are a plurality of slices in the horizontal direction, the stored value of the macroblock address increment in each slice is fetched. The output of the slice start code detection unit 22 is supplied to the registers 28A, 28B,. By the output of the slice start code detection unit 22, the accumulated value of the macro block address increment is taken into the registers 28A, 28B,. For example, the accumulated value of the macroblock address increment in the first slice of the same horizontal line is taken into the register 28A, and the accumulated value of the macroblock address increment in the next slice of the same horizontal line is taken into the register 28B. Go.

【0051】レジスタ28A、28B、…の出力が加算
器29に供給される。加算器29で、各スライスでのマ
クロブロックアドレスインクリメントの蓄積値が合算さ
れる。このように、各スライスにおいて蓄積されたマク
ロブロックアドレスインクリメントの値を合算すること
で、1画面当たりの横方向のマクロブロック数が求めら
れる。
The outputs of the registers 28A, 28B,... Are supplied to the adder 29. In the adder 29, the accumulated values of the macroblock address increment in each slice are added. As described above, the number of macroblocks in the horizontal direction per screen is obtained by summing up the macroblock address increment values accumulated in each slice.

【0052】加算器29の出力が乗算器30に供給され
る。乗算器30は、マクロブロックの数に、マクロブロ
ックの大きさを乗じて、水平方向の画素数を算出するも
のである。すなわち、乗算器30で、マクロブロック数
にマクロブロックの水平方向の大きさを乗じることによ
り、1ピクチャ当たりの水平方向の画素数が算出され
る。このようにして求められた水平方向の画素数が水平
サイズレジスタ31に供給される。
The output of the adder 29 is supplied to the multiplier 30. The multiplier 30 multiplies the number of macroblocks by the size of the macroblock to calculate the number of pixels in the horizontal direction. That is, the multiplier 30 calculates the number of pixels in the horizontal direction per picture by multiplying the number of macroblocks by the horizontal size of the macroblock. The number of pixels in the horizontal direction obtained in this manner is supplied to the horizontal size register 31.

【0053】このように、加算器26及びレジスタ25
で、1スライス内でのマクロブロックアドレスインクリ
メントの値をマクロブロック毎に蓄積していき、加算器
29で各スライスにおいて蓄積されたマクロブロックア
ドレスインクリメントの値を合算することで、1画面当
たりの横方向のマクロブロック数が算出される。乗算器
30で、これにマクロブロックの大きさが乗じられ、1
ピクチャ当たりの水平方向の画素数が求められる。
As described above, the adder 26 and the register 25
Then, the macroblock address increment value in one slice is accumulated for each macroblock, and the adder 29 adds up the macroblock address increment values accumulated in each slice, so that a horizontal picture per screen is obtained. The number of macroblocks in the direction is calculated. In a multiplier 30, this is multiplied by the size of the macroblock, and
The number of horizontal pixels per picture is determined.

【0054】アスペクト比( Aapect _Ratio _Inform
ation )については、上述のようにして求められた画像
の水平方向の画素数と垂直方向の画素数とから推測でき
る。画サイズが(720×480)なら、SDTVなの
で、アスペクト比は(4:3)と推定される。画サイズ
が(920×1080)なら、HDTVなので、(1
6:9)と推定される。
Aspect ratio (Aapect_Ratio_Inform)
ation) can be estimated from the number of pixels in the horizontal direction and the number of pixels in the vertical direction of the image obtained as described above. If the image size is (720 × 480), since it is SDTV, the aspect ratio is estimated to be (4: 3). If the image size is (920 × 1080), it is HDTV, so (1
6: 9).

【0055】画像の表示周期(Frame _Rate_Code)に
ついては、DTS/PTS等のタイムスタンプによって
復号化のタイミングを知ることにより、間接的に類推さ
れる。
The display cycle of an image (Frame_Rate_Code) is indirectly inferred by knowing the decoding timing based on a time stamp such as DTS / PTS.

【0056】なお、発生符号量制御用仮想バッファ(V
BV)の大きさ( VBV_Buffer_Size)については、考
えられるレベル・プロファイルにおいて最大のものが用
意される。同様に、復号化画像についても、通常考えら
れる該当するレベル・プロファイルにおいて最大サイズ
の容量が確保される。
The generated code amount control virtual buffer (V
As for the size (VBV_Buffer_Size) of the (BV), the largest possible level profile is prepared. Similarly, for a decoded image, a capacity of the maximum size is secured in a normally considered applicable level profile.

【0057】マクロブロック用の量子化マトリクス(Lo
ad_Quantization_Matrix)については、デフォルト値
で代用される。
The quantization matrix for the macro block (Lo
For ad_Quantization_Matrix), a default value is used instead.

【0058】プログレシブシーケンス(Progressive _
Sequence)については、毎フレーム多重化されるピクチ
ャコーディングタイプ(Picture _Coding_Type)の中
のプログレシブフレーム(Progressive _Frame )で代
用される。
The progressive sequence (Progressive__)
Sequence) is replaced by a progressive frame (Progressive_Frame) in a picture coding type (Picture_Coding_Type) that is multiplexed every frame.

【0059】なお、上述の例では、MPEG1又はMP
EG2方式のストリームをデコードする場合について説
明したが、この発明は、同様な階層構造のストリームを
デコードする場合にも、同様に適用できる。
In the above example, MPEG1 or MP1
Although the case where the stream of the EG2 system is decoded has been described, the present invention is similarly applicable to the case of decoding a stream having a similar hierarchical structure.

【0060】[0060]

【発明の効果】この発明によれば、シーケンスヘッダが
検出されないときには、スライススタートコード(Slic
e _Start _Code)の4バイト目検出して、画面の垂直
方向の画素数が推定され、マクロブロックアドレスイン
クリメント(Macroblock_Address _Increment )を蓄
積して画面の水平方向のマクロブロック数が求められ、
これにマクロブロックの大きさを乗算して、画面の水平
方向の画素数が推定される。そして、このようにして推
定された情報を使ってMPEGの復号が行なわれる。こ
れにより、シーケンスヘッダを検出しなくても、直ち
に、MPEGストリームの復号を行なうことができる。
According to the present invention, when the sequence header is not detected, the slice start code (Slic
e_Start_Code), the number of pixels in the vertical direction of the screen is estimated, the macroblock address increment (Macroblock_Address_Increment) is accumulated, and the number of macroblocks in the horizontal direction of the screen is obtained.
This is multiplied by the size of the macroblock to estimate the number of pixels in the horizontal direction of the screen. Then, MPEG decoding is performed using the information estimated in this manner. Thus, the MPEG stream can be immediately decoded without detecting the sequence header.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明が適用されたMPEGデコード装置の
一例のブロック図である。
FIG. 1 is a block diagram of an example of an MPEG decoding device to which the present invention has been applied.

【図2】MPEG方式の階層構造の説明に用いる略線図
である。
FIG. 2 is a schematic diagram used for explaining a hierarchical structure of the MPEG system.

【図3】スライスの説明に用いる略線図である。FIG. 3 is a schematic diagram used for explaining a slice.

【図4】水平方向の画サイズの推定回路の構成を示す機
能ブロック図である。
FIG. 4 is a functional block diagram illustrating a configuration of a circuit for estimating a horizontal image size.

【図5】マクロブロックの説明に用いる略線図である。FIG. 5 is a schematic diagram used for describing a macroblock.

【図6】垂直方向の画サイズの推定回路の構成を示す機
能ブロック図である。
FIG. 6 is a functional block diagram showing a configuration of a vertical image size estimation circuit.

【符号の説明】[Explanation of symbols]

2・・・MPEGデコーダ、3・・・ヘッダ推定回路、
4・・・表示制御回路、13・・・スライススタートコ
ード検出部、14・・・4バイト目抽出部、23・・・
マクロブロックアドレスインクリメント検出部
2 ... MPEG decoder, 3 ... Header estimation circuit,
4 ... display control circuit, 13 ... slice start code detection unit, 14 ... 4th byte extraction unit, 23 ...
Macro block address increment detector

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 シーケンス層とGOP層とピクチャ層と
スライス層とマクロブロック層とブロック層とからなる
階層構造のビデオストリームを復号するビデオ復号化装
置において、 ピクチャ内に必ず現れる情報に基づいてシーケンスヘッ
ダ情報を推定するシーケンスヘッダ情報推定手段と、 上記シーケンスヘッダが検出されないときには、上記ヘ
ッダ情報推定手段で推定された情報を用いてビデオデー
タを復号する復号手段とを備えるようにしたビデオ復号
化装置。
1. A video decoding apparatus for decoding a video stream having a hierarchical structure including a sequence layer, a GOP layer, a picture layer, a slice layer, a macroblock layer, and a block layer. A video decoding apparatus comprising: a sequence header information estimating unit for estimating header information; and a decoding unit for decoding video data using the information estimated by the header information estimating unit when the sequence header is not detected. .
【請求項2】 上記シーケンスヘッダ情報推定手段は、
スライスでの情報から画面の垂直方向の画素数を推定す
る垂直画素数推定手段を含む請求項1に記載のビデオ復
号化装置。
2. The sequence header information estimating means,
2. The video decoding apparatus according to claim 1, further comprising a vertical pixel number estimating unit for estimating the number of pixels in the vertical direction of the screen from information on the slice.
【請求項3】 上記シーケンスヘッダ情報推定手段は、
マクロブロックでの情報から画面の水平方向の画素数を
推定する水平画素数推定手段を含む請求項1に記載のビ
デオ復号化装置。
3. The sequence header information estimating means includes:
2. The video decoding apparatus according to claim 1, further comprising a horizontal pixel number estimating unit for estimating the number of pixels in the horizontal direction of the screen from information in the macroblock.
【請求項4】 上記シーケンスヘッダ情報推定手段は、
スライスでの情報から画面の垂直方向の画素数を推定
し、マクロブロックでの情報から画面の水平方向の画素
数を推定し、上記推定された垂直方向の画素数と水平方
向の画素数とから、画面のアスペクト比を推定するアス
ペクト比推定手段を含む請求項1に記載のビデオ復号化
装置。
4. The sequence header information estimating means includes:
The number of pixels in the vertical direction of the screen is estimated from the information in the slice, the number of pixels in the horizontal direction of the screen is estimated from the information in the macroblock, and the number of pixels in the vertical direction and the number of pixels in the horizontal direction are estimated from the estimated number of pixels in the horizontal direction. 2. The video decoding apparatus according to claim 1, further comprising aspect ratio estimating means for estimating an aspect ratio of a screen.
【請求項5】 シーケンス層とGOP層とピクチャ層と
スライス層とマクロブロック層とブロック層とからなる
階層構造のビデオストリームを復号するビデオ復号化方
法において、 ピクチャ内に必ず現れる情報に基づいてシーケンスヘッ
ダ情報を推定し、 上記シーケンスヘッダが検出されないときには、上記推
定された情報を用いてビデオデータを復号するようにし
たビデオ復号化方法。
5. A video decoding method for decoding a video stream having a hierarchical structure including a sequence layer, a GOP layer, a picture layer, a slice layer, a macroblock layer, and a block layer, wherein the sequence is based on information that always appears in a picture. A video decoding method for estimating header information and decoding video data using the estimated information when the sequence header is not detected.
【請求項6】 上記シーケンスヘッダ情報の推定は、ス
ライスでの情報から画面の垂直方向の画素数を推定する
ようにした請求項5に記載のビデオ復号化方法。
6. The video decoding method according to claim 5, wherein the estimation of the sequence header information is performed by estimating the number of pixels in a vertical direction of a screen from information in a slice.
【請求項7】 上記シーケンスヘッダ情報の推定は、マ
クロブロックでの情報から画面の水平方向の画素数を推
定するようにした請求項5に記載のビデオ復号化方法。
7. The video decoding method according to claim 5, wherein the estimation of the sequence header information is performed by estimating the number of pixels in a horizontal direction of a screen from information in a macroblock.
【請求項8】 上記シーケンスヘッダ情報の推定は、ス
ライスでの情報から画面の垂直方向の画素数を推定し、
マクロブロックでの情報から画面の水平方向の画素数を
推定し、上記推定された垂直方向の画素数と水平方向の
画素数とから、画面のアスペクト比を推定するようにし
た請求項5に記載のビデオ復号化装置。
8. The estimation of the sequence header information includes estimating the number of pixels in a vertical direction of a screen from information in a slice,
6. The screen aspect ratio according to claim 5, wherein the number of pixels in the horizontal direction of the screen is estimated from information in the macroblock, and the aspect ratio of the screen is estimated from the estimated number of pixels in the vertical direction and the number of pixels in the horizontal direction. Video decoding device.
JP10525599A 1999-04-13 1999-04-13 Video decoding apparatus and method Expired - Fee Related JP4029520B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10525599A JP4029520B2 (en) 1999-04-13 1999-04-13 Video decoding apparatus and method
PCT/JP2000/002406 WO2000062550A1 (en) 1999-04-13 2000-04-13 Video processing device and method, and medium
KR1020007014148A KR100767611B1 (en) 1999-04-13 2000-04-13 Video processing device and method, and medium
CNB008010749A CN1140125C (en) 1999-04-13 2000-04-13 Video processing device and method, and medium
US09/719,452 US7110663B1 (en) 1999-04-13 2000-04-13 Video processing apparatus and method for allocating addresses to data of macroblocks and storing the same, and medium containing a program for performing such method
EP00915506A EP1089567A4 (en) 1999-04-13 2000-04-13 Video processing device and method, and medium
US11/494,723 US20060263069A1 (en) 1999-04-13 2006-07-27 Video processing apparatus and method for allocating addresses to data of macroblocks and storing the same, and medium containing a program for performing such method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10525599A JP4029520B2 (en) 1999-04-13 1999-04-13 Video decoding apparatus and method

Publications (2)

Publication Number Publication Date
JP2000299853A true JP2000299853A (en) 2000-10-24
JP4029520B2 JP4029520B2 (en) 2008-01-09

Family

ID=14402555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10525599A Expired - Fee Related JP4029520B2 (en) 1999-04-13 1999-04-13 Video decoding apparatus and method

Country Status (1)

Country Link
JP (1) JP4029520B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035013A (en) * 2002-10-18 2004-04-29 엘지전자 주식회사 Method for decoding moving picture
US6961381B2 (en) 2001-12-10 2005-11-01 Oki Electric Industry Co., Ltd. Picture decoding device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961381B2 (en) 2001-12-10 2005-11-01 Oki Electric Industry Co., Ltd. Picture decoding device
KR20040035013A (en) * 2002-10-18 2004-04-29 엘지전자 주식회사 Method for decoding moving picture

Also Published As

Publication number Publication date
JP4029520B2 (en) 2008-01-09

Similar Documents

Publication Publication Date Title
US9641858B2 (en) Artifact-free displaying of MPEG-2 video in the progressive-refresh mode
JP4707754B2 (en) Cost reduction decoder using bitstream editing for image cropping
US6959044B1 (en) Dynamic GOP system and method for digital video encoding
JP3302939B2 (en) Video signal decompressor for independently compressed even and odd field data
KR100301826B1 (en) Video decoder
JPH08505512A (en) Channel Buffer Management in Video Decoder
WO2002039750A2 (en) Scalable mpeg-2 video decoder
JP2007221411A (en) Image encoder and image decoder, image encoding and decoding method, and program thereof
US20120099654A1 (en) Video decoding method
JP2007235191A (en) Video reproducing apparatus and video reproducing method
KR100215824B1 (en) The frame memory and image data decoding method in mpeg decoder
CN106470291A (en) Recover in the interruption in time synchronized from audio/video decoder
KR19990057101A (en) MPEG video decoding system and overflow processing method of MPEG video decoding system
KR100767611B1 (en) Video processing device and method, and medium
JP3599860B2 (en) Multi screen creation device
JP4029520B2 (en) Video decoding apparatus and method
JP2002027483A (en) Picture coding system, picture decoding system, and storage media
US20070035644A1 (en) Method of video sync protection and video sync protector thereof
WO2006059796A1 (en) Encoding device, method, and program
JP3153390B2 (en) Video decoding device
JP4383844B2 (en) Video display device and video display device control method
JP3708745B2 (en) Moving picture decoding apparatus and moving picture decoding method
JPH11220729A (en) Video encoder, video decoder and distortion detecting apparatus
JP4756594B2 (en) Image decoding apparatus and method, and computer program
JP2005184495A (en) Moving picture encoding apparatus and method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees