JP2000295283A - データ転送方法およびデータ転送制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 データ受け取り側装置のバッファ数がデータ
送出側装置数に関係なく１装置分ですみ、ＬＳＩの収容
性を改善するデータ転送方式およびその制御回路を提供
する。 【解決手段】 一のデータ送出側演算装置から送出され
た開始情報を付加したパケットを検出したときには、同
一のデータ送出側演算装置から送出される終了情報を付
加したパケットを検出するまでの複数パケットからなる
データを連続的にデータ受け取り側演算装置に転送する
ように競合調停を行う。その結果、データ送出側演算装
置数に関係なくデータ受け取り側演算装置のバッファを
１装置分だけにすることができ、ＬＳＩの収容性への影
響を少なくすることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スーパーコンピュ
ータなど複数のプロセッサ間で高速なデータ転送を行う
場合に用いられるデータ転送方法およびデータ転送制御
回路に関する。

【０００２】

【従来の技術】スーパーコンピュータのように、複数箇
所に対して高速なデータ転送を要求される装置では、高
速なシステムクロックに同期してスイッチングを行うク
ロスバスイッチが用いられる場合がある。このようなク
ロスバスイッチは、クロック毎に競合調停を行う競合調
停部と競合調停結果に基づきデータを選択するセレクタ
から構成される。競合調停を行う際の優先順位は、通
常、特開平７−８７０９４号公報、特開平６−１９５３
１３号公報、特開昭６３−６６６６２号公報などに記載
されているように、特定の入力箇所のみ優先することの
ないように複数の入力箇所の優先順位をクロック毎に変
更する方式を採ることが多い。

【０００３】次に、図５を参照して従来のデータ転送方
式を説明する。図5は、従来のデータ転送制御回路のブ
ロック図である。１５，１６，１７，１８はデータを送
出するデータ送出側演算装置である。２０，２１，２
２，２３は、それぞれデータ送出側演算装置１５，１
６，１７，１８から送出されたデータを一時的に蓄積す
る入力バッファである。３１は１クロック毎に競合調停
を行う競合調停回路であり、４０は競合調停回路３１か
らのセレクト信号により入力バッファ２０〜２３に格納
されているパケットを選択するデータセレクタ部であ
る。５０はデータセレクタ部４０から送られてきたパケ
ットを受信するデータ受け取り側演算装置である。６
０，６１，６２，６３はそれぞれデータ送出側演算装置
１５，１６，１７，１８から受信したパケットを一時的
に格納するプロセッサ対応バッファであり、７０はパケ
ットを受信するプロセッサである。８０は受信したパケ
ットをプロセッサ対応バッファ６０〜６３に振り分ける
データ振り分け回路であり、８１はプロセッサ対応バッ
ファ６０〜６３に格納されているパケットを選択するバ
ッファ選択回路である。

【０００４】次に図５、図６および図７を参照して従来
のデータ転送方式によるパケットの送出順序を説明す
る。図６は図５の入力バッファ２０〜２３の動作状態を
示す図であり、図７は図５の主要部の動作状態を示す図
である。この場合のデータは、後述する本発明の実施の
形態の説明で用いるデータと同じデータである。従来の
データ転送方式では、入力バッファ２０〜２３に格納さ
れたデータを図６（ａ），（ｂ），（ｃ）〜（ｌ）に示
すように１クロック毎にパケット単位で順次選択するよ
うに競合調停を行っている。

【０００５】そのため、図７に示すようにデータＡのパ
ケットは、クロック１におけるパケットＡ１とクロック
５におけるパケットＡ２に分割して転送される。このよ
うに、不連続で転送されてきたパケットを整列かつ連続
してデータ受け取り側演算装置５０のプロセッサ７０に
供給するために、データ受け取り側演算残装置５０にデ
ータ送出側演算装置１５〜１８に対応したプロセッサ対
応バッファ６０〜６３を設け、一つのデータを構成する
パケットが全部揃うまでプロセッサ対応バッファ６０〜
６３に保存しておき、パケットが揃った後にプロセッサ
７０にパケットを連続して送出しなければならなかっ
た。

【０００６】以上述べたように、従来のデータ転送方式
およびその制御回路においては、データ受け取り側演算
装置のプロセッサ対応バッファ数をデータ送出側演算装
置数に比例して増やす必要があり、LSIの収容性に重大
な影響を与えているという問題があった。

【０００７】

【発明が解決しようとする課題】本発明は、上記の問題
に鑑みてなされたもので、データ送出側演算装置数に関
係なく１装置分のバッファのみですみ、LSIの収容性を
改善するデータ転送方法およびデータ転送制御回路を提
供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、複数のデータ送出手段か
ら同一のデータ受信手段にそれぞれ単一パケットからな
る単一データまたは複数パケットからなる連続データを
１クロック毎に競合調停を行い転送するデータ転送方法
において、前記一のデータ送出手段から送出された開始
情報を付加したパケットを検出したときには、同一の前
記データ送出手段から送出された終了情報を付加したパ
ケットを検出するまでの複数パケットからなるデータを
連続的に前記データ受信手段に転送するように競合調停
を行うことを特徴とする。

【０００９】請求項２に記載の発明は、請求項１に記載
のデータ転送方式において、前記連続データの開始情報
および終了情報は、それぞれ連続データを構成する最初
のパケットの直前および最後のパケットの直後に送出さ
れることを特徴とする。

【００１０】請求項３に記載の発明は、複数のデータ送
出手段からクロスバスイッチ手段を介して同一のデータ
受信手段にそれぞれ単一パケットからなる単一データま
たは複数パケットからなる連続データを１クロック毎に
競合調停を行い転送するデータ転送制御回路において、
複数パケットからなる連続データの最初のパケットに開
始情報を付加し最後のパケットに終了情報を付加して送
出するデータ送出手段と、一の前記データ送出手段から
送出された前記開始情報を付加したパケットを検出した
ときには同一の前記データ送出手段から送出された前記
終了情報を付加したパケットを検出するまでの複数のパ
ケットで構成されるデータを連続的に前記データ受信手
段に転送するように競合調停を行うクロスバスイッチ手
段と、前記クロスバスイッチ手段からの前記パケットを
バッファリングして受信するデータ受信手段とを具備す
ることを特徴とする。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態による
データ転送方式およびその制御回路を図１および図２を
参照して説明する。図１は同実施の形態によるデータ転
送制御回路のブロック図である。本図はデータ送出側演
算装置が４つある場合の構成例を示す。図１において、
図５と同一部分には同一符号を付してその説明を省略す
る。１０，１１，１２，１３はデータを送出するデータ
送出側演算装置である。３０は入力バッファから送られ
てくるＳｔａｒｔ/Ｅｎｄ信号をもとに競合調停を行
い、セレクト信号およびＨｏｌｄ信号を出力する競合調
停回路である。６０はデータセレクタ部からの連続デー
タを構成する複数パケットを一時的に格納するバッファ
である。

【００１２】図２は図１における競合調停回路３０の構
成を示すブロック図である。図２において、１００，１
０１，１０２，１０３は入力されるＳｔａｒｔ/Ｅｎｄ
信号を識別し、Ｓｔａｒｔ信号を検出した場合にはそれ
ぞれ信号線１３０，１３１，１３２，１３３に有効信号
（"1"）を出力し、Ｅｎｄ信号を検出した場合にはそれ
ぞれ信号線１２０，１２１，１２２，１２３に有効信号
（"1"）を出力するＳｔａｒｔ/Ｅｎｄ信号検出回路であ
る。２００，２０１，２０２，２０３は２つの入力の一
方を選択して出力する２Ｗａｙセレクタである。３０
０，３０１，３０２，３０３は、Ｓｔａｒｔ/Ｅｎｄ信
号検出回路１００〜１０３でＥｎｄ信号が検出された際
にレジスタ４００，４０１，４０２，４０３をリセット
するための論理積回路である。レジスタ４００，４０
１，４０２，４０３は競合情報を保持する競合情報保持
レジスタである。５００は競合情報保持レジスタ４００
〜４０３から出力される競合情報を入力して論理和をと
ることにより処理中のパケットが無いことを検出する４
入力の論理和回路である。６００はパケット間で競合が
起こっている場合に予め定められた優先順位に従って最
優先のパケットを選択する固定順位式のプライオリティ
エンコーダーである。７００，７０１，７０２，７０３
は、プライオリティエンコーダー６００で選択した情報
からＨｏｌｄ信号を生成するためのインバーターであ
る。

【００１３】次に、図１、図２、図３および図４を参照
して本発明の実施形態の動作を説明する。図３は図１の
入力バッファ２０〜２３に一時的に格納されているパケ
ットの１クロック毎の状態を、図４は図１、図２の主要
部の１クロック毎の状態値を示す図である。本実施例を
説明するに当たり初期状態として、競合情報保持レジス
タ４００〜４０３の値はそれぞれ"0"であり、入力バッ
ファ２０〜２３には図３(a)に示すデータが格納されて
いるものとする。

【００１４】最初に、クロック１の状態を説明する。図
２の競合情報保持レジスタ４００〜４０３の値が初期状
態として全て"0"であるため、論理和回路５００の出力
線５１０の値は"0"となる。図１の入力バッファ２０〜
２３は、それぞれ、パケットＡ１，Ｂ１，Ｃ１，Ｄ１に
付加して送られてきたＳｔａｒｔ情報を競合調停回路３
０に送出し、パケットＡ１，Ｂ１，Ｃ１，Ｄ１の通信デ
ータ部をデータセレクト部４０に送出する。

【００１５】図２の競合調停回路３０では、入力バッフ
ァ２０〜２３に対応するＳｔａｒｔ/Ｅｎｄ信号検出回
路１００〜１０３でそれぞれＳｔａｒｔ信号を認識し、
信号線１３０〜１３３に有効信号（"1"）を出力する。
２Ｗａｙセレクタ２００〜２０３は、それぞれ、信号線
５１０の値が"0"であれば信号線１３０〜１３３の値を
選択し、信号線５１０の値が"1"であれば競合情報保持
レジスタ４００〜４０３の値を選択して出力するように
動作する。クロック１では信号線５１０の値が"0"であ
るため、２Ｗａｙセレクタ２００〜２０３は、それぞれ
信号線１３０〜１３３の値を選択する。２Ｗａｙセレク
タ２００〜２０３で選択された信号線１３０〜１３３の
各値"1"は、論理積回路３００〜３０３を経て、競合情
報保持レジスタ４００〜４０３に入力される。

【００１６】一方、プライオリティエンコーダー６００
は、２Ｗａｙセレクタ２００〜２０３からの出力の値
が"1"である信号線のうち若い番号の入力ポート（この
実施形態では若番の記号の２Ｗａｙセレクタ）に対応す
る信号線を最優先とする固定優先順位のプライオリティ
エンコーダーである。クロック１では２Ｗａｙセレクタ
２００〜２０３の出力は全て"1"であるため、プライオ
リティエンコーダー６００の４ビットの出力値は"1000"
となり、この値がセレクト信号としてデータセレクタ部
４０に出力される。同時に、プライオリティエンコーダ
ー６００の出力はインバーター７００〜７０３で"1"と"
0"が反転されて、４ｂｉｔの"0111"のＨｏｌｄ信号が生
成され、入力バッファ２０〜２３に送出される。その結
果、入力バッファ２０のみがＨｏｌｄを解除され、デー
タセレクタ部４０は、セレクト信号が"1"に対応した入
力バッファ２０に格納されているパケットＡ１を選択
し、データ受け取り側演算装置５０に出力する。このク
ロック１における主要部の状態を図３(a)、および図４
のクロック１に示す。

【００１７】次に、クロック２の状態を説明する。競合
情報保持レジスタ４００〜４０３の値がクロック１でそ
れぞれ値"1"に設定されているため、論理和回路５００
の出力線５１０の値は"1"となる。また、値が"0111"の
Ｈｏｌｄ信号により入力バッファ２１〜２３はＨｏｌｄ
され、入力バッファ２０のみがＨｏｌｄを解除されてい
るため、次のパケットＡ２に付加されたＥｎｄ信号が競
合調停回路３０に送出される。Ｓｔａｒｔ/Ｅｎｄ信号
検出回路１００ではＥｎｄ信号を検出し、信号線１２０
に有効信号（"1"）を出力する。また、Ｓｔａｒｔ/Ｅｎ
ｄ信号検出回路１０１〜１０３ではＥｎｄ信号を検出し
ないため、信号線１２１〜１２３には無効信号（"0"）
を出力する。信号線５１０の値が"1"であるため、２Ｗ
ａｙセレクタ２００〜２０３は競合情報保持レジスタ４
００〜４０３の各値"1"を選択する。また、信号線１２
０が"1"であるため論理積回路３００の出力が"0"にな
り、競合情報保持レジスタ４００に値"0"が設定され
る。その他の競合情報保持レジスタ４０１〜４０３は、
論理積回路３０１〜３０３の出力が"1"であるため、そ
れぞれ値"1"が設定される。

【００１８】一方、プライオリティエンコーダー６００
には２Ｗａｙセレクタ２００〜２０３で選択された競合
情報保持レジスタ４００〜４０３の各値"1"が入力され
るため、セレクト信号として値"1000"を出力する。同時
に、プライオリティエンコーダー６００の出力"1000"が
インバーター７００〜７０３で反転されて"0111"のＨｏ
ｌｄ信号が生成され、入力バッファ２０〜２３に送出さ
れる。その結果、データセレクタ部はセレクト信号の
値"1000"に従い入力バッファ２０にあるパケットＡ２を
選択し、データ受け取り側演算装置５０に出力する。ク
ロック２における主要部の状態を図３(b)、および図４
のクロック２に示す。

【００１９】クロック３では、競合情報保持レジスタ４
００〜４０３がクロック２でそれぞれ値"0"、"1"、"
1"、"1"に設定されているため、論理和回路５００の出
力線５１０の値は"1"となる。そのため、２Ｗａｙセレ
クタ２００〜２０３は、競合情報保持レジスタ４００〜
４０３の値"0"、"1"、"1"、"1"を選択する。そして、プ
ライオリティエンコーダー６００には値"0111"が入力さ
れるため、セレクト信号として"0100"が出力され、また
Ｈｏｌｄ信号は"1011"となる。その結果、データセレク
タ部４０は入力バッファ２１にあるパケットＢ１を選択
し、データ受け取り側演算装置５０に出力する。クロッ
ク３における主要部の状態を図３(c)、および図４のク
ロック３に示す。

【００２０】次に、クロック４の状態を説明する。競合
情報保持レジスタ４００〜４０３の値がそれぞれ"0"、"
1"、"1"、"1"であるため、論理和回路５００の出力線５
１０の値は"1"となる。そのため、２Ｗａｙセレクタ２
００〜２０３は、競合情報保持レジスタ４００〜４０３
の値"0"、"1"、"1"、"1"を選択する。また、Ｈｏｌｄ信
号の値"1011"により入力バッファ２１のみがＨｏｌｄを
解除されていて、Ｓｔａｒｔ/Ｅｎｄ信号検出回路１０
１でパケットＢ２に付加されたＥｎｄ信号が検出される
ため、信号線１２１の値が"1"となり論理積回路３０１
の出力が"0"となり競合情報保持レジスタ４０１が"0"に
設定される。一方、プライオリティエンコーダー６００
には２Ｗａｙセレクタ２００〜２０３から"0111"が入力
されるためセレクト信号として"0100"が出力され、また
Ｈｏｌｄ信号は"1011"となる。その結果、データセレク
ト部４０は入力バッファ２１にあるパケットＢ２を選択
し、データ受け取り側演算装置５０に出力する。クロッ
ク４における主要部の状態を図３(d)、および図４のク
ロック４に示す。

【００２１】同様に、クロック５では、プライオリティ
エンコーダー６００に"0011"が入力されるため、セレク
ト信号として"0010"が出力され、またＨｏｌｄ信号は"1
101"となる。その結果、データセレクト部４０は入力バ
ッファ２２にあるパケットＣ１を選択し、データ受け取
り側演算装置５０に出力する。クロック５における主要
部の状態を図３(e)、および図４のクロック５に示す。

【００２２】クロック６では、プライオリティエンコー
ダー６００に"0011"が入力されるためセレクト信号は"0
010"となり、またＨｏｌｄ信号は"1101"となる。そのた
め、データセレクト部４０は入力バッファ２２にあるパ
ケットＣ２を選択し、データ受け取り側演算装置５０に
出力する。クロック６における主要部の状態を図３
(f)、および図４のクロック６に示す。

【００２３】クロック７では、プライオリティエンコー
ダー６００に"0011"が入力されるためセレクト信号は"0
010"となり、またＨｏｌｄ信号は"1101"となる。データ
セレクト部４０は入力バッファ２２にあるパケットＣ３
を選択し、データ受け取り側演算装置５０に出力する。
クロック７における主要部の状態を図３(g)、および図
４のクロック７に示す。

【００２４】クロック８の状態を説明する。Ｓｔａｒｔ
/Ｅｎｄ信号検出回路１０２でパケットＣ４に付加され
たＥｎｄ信号が検出されるため、信号線１２２の値が"
1"となり論理積回路３０２の出力が"0"となり、競合情
報保持レジスタ４０２が"0"に設定される。一方、プラ
イオリティエンコーダー６００には値"0011"が入力され
るためセレクト信号として"0010"が出力され、またＨｏ
ｌｄ信号は"1101"となる。そして、データセレクト部４
０では入力バッファ２２にあるパケットＣ４を選択し、
データ受け取り側演算装置５０に出力する。クロック８
における主要部の状態を図３(h)、および図４のクロッ
ク８に示す。

【００２５】クロック９では、プライオリティエンコー
ダー６００には値"0001"が入力されるためセレクト信号
として"0001"が出力され、またＨｏｌｄ信号は"1110"と
なる。データセレクト部４０は入力バッファ２３にある
パケットＤ１を選択し、データ受け取り側演算装置５０
に出力する。クロック９における主要部の状態を図３
(i)、および図４のクロック９に示す。

【００２６】クロック１０では、プライオリティエンコ
ーダー６００には値"0001"が入力されるためセレクト信
号は"0001"となり、またＨｏｌｄ信号は"1110"となる。
データセレクト部４０は入力バッファ２３にあるパケッ
トＤ２を選択し、データ受け取り側演算装置５０に出力
する。クロック１０における主要部の状態を図３(j)、
および図４のクロック１０に示す。

【００２７】クロック１１では、プライオリティエンコ
ーダー６００には値"0001"が入力されるためセレクト信
号は"0001"となり、またＨｏｌｄ信号は"1110"となる。
データセレクト部４０は入力バッファ２３にあるパケッ
トＤ３を選択し、データ受け取り側演算装置５０に出力
する。クロック１１における主要部の状態を図３(k)、
および図４のクロック１１に示す。

【００２８】次に、クロック１２の状態を説明する。Ｓ
ｔａｒｔ/Ｅｎｄ信号検出回路１０３でパケットＤ４に
付加されたＥｎｄ信号が検出されるため、信号線１２３
の値が"1"となり論理積回路３０３の出力が"0"となり、
競合情報保持レジスタ４０３が"0"に設定される。一
方、プライオリティエンコーダー６００には値"0001"が
入力されるため、セレクト信号として"0001"が出力され
る。また、Ｈｏｌｄ信号は"1110"となる。その結果、デ
ータセレクト部４０は入力バッファ２３にあるパケット
Ｄ４を選択し、データ受け取り側演算装置５０に出力す
る。クロック１２における主要部の状態を図３(l)、お
よび図４のクロック１２に示す。

【００２９】クロック１３では、クロック１２で競合情
報保持レジスタ４００〜４０３の値が"0"に設定されて
いるため論理和回路５００の出力線５１０の値は"0"と
なり、２Ｗａｙセレクタ２００〜２０３は入力バッファ
２０〜２３に格納されている次のパケット群のＳｔａｒ
ｔ信号を選択し、次のパケット群の処理を継続してい
く。

【００３０】以上のような動作の結果、データセレクタ
部４０より出力されるパケットの順番を示したのが図４
(b)である。図４（ｂ）に示すように連続データを構成
するパケットが連続してデータ受け取り側演算装置５０
に転送されることとなる。

【００３１】なお、上記した本発明の実施の形態におい
て、複数のデータ送出側演算装置を一つのノードとし、
複数のノードがクロスバスイッチを介して接続されたク
ラスタと呼ばれる情報処理装置に対しても適用すること
ができる。この場合、図１のデータ送出側演算装置１０
〜１３、およびデータ受け取り側演算装置５０が、それ
ぞれノードに相当する。

【００３２】また、本実施例は最初のパケットにＳｔａ
ｒｔ信号と通信データの両方の情報があり、最後のパケ
ットにＥｎｄ信号と通信データがある場合に対して構成
されているが、最初のパケットおよび最後のパケットに
通信データが含まれず、最初のパケットはＳｔａｒｔ信
号のみ、最後のパケットはＥｎｄ信号のみの場合でも、
タイミング調整のための回路を競合調停回路３０とデー
タセレクタ部４０の間に設けることにより対応可能であ
る。

【００３３】

【発明の効果】以上説明したように、この発明によれ
ば、一のデータ送出装置から送出された開始情報を付加
したパケットを検出したときには同一のデータ送出側装
置から送出された終了情報を付加したパケットを検出す
るまでの複数パケットからなるデータを連続的にデータ
受け取り側装置に転送するように競合調停を行うため、
データ送出側装置数に関係なくデータ受け取り側装置の
バッファを１装置分だけにすることができ、ＬＳＩの収
容性への影響を少なくすることが可能となる。

【図面の簡単な説明】

【図１】 この発明の一実施形態によるデータ転送制御
回路の構成を示すブロック図である。

【図２】 図１における競合調停回路３０の構成を示す
ブロック図である。

【図３】 図１の入力バッファ２０〜２３の動作状態を
示す図である。

【図４】 図１および図２の主要部の動作状態を示す図
である。

【図５】 従来のデータ転送制御回路の構成を示すブロ
ック図である。

【図６】 図５の入力バッファ２０〜２３の動作状態を
示す図である。

【図７】 図５の主要部の動作状態を示す図である。

【符号の説明】

１０〜１３…データ送出側演算装置 １５〜１８
…データ送出側演算装置 ２０〜２３…入力バッファ ３０、３１…競合調
停回路 ４０…データセレクタ部 ５０…データ受け取り側演算
装置 ６０〜６３…プロセッサ対応バッファ（バッファ） ７０…プロセッサ ８０…データ振り分け回路 ８１…バッファ選択回路 １００〜１０３…Ｓｔａｒｔ/Ｅｎｄ信号検出回路 ２００〜２０３…２Ｗａｙセレクタ ３００〜３
０３…論理積回路 ４００〜４０３…競合情報保持レジスタ ５００…論
理和回路 ６００…プライオリティエンコーダー ７００〜７
０３…インバータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のデータ送出手段から同一のデータ
   受信手段にそれぞれ単一パケットからなる単一データま
   たは複数パケットからなる連続データを１クロック毎に
   競合調停を行い転送するデータ転送方法において、前記
   一のデータ送出手段から送出された開始情報を付加した
   パケットを検出したときには、同一の前記データ送出手
   段から送出された終了情報を付加したパケットを検出す
   るまでの複数パケットからなるデータを連続的に前記デ
   ータ受信手段に転送するように競合調停を行うことを特
   徴とするデータ転送方法。
2. 【請求項２】 前記連続データの開始情報および終了情
   報は、それぞれ連続データを構成する最初のパケットの
   直前および最後のパケットの直後に送出されることを特
   徴とする請求項１に記載のデータ転送方法。
3. 【請求項３】 複数のデータ送出手段からクロスバスイ
   ッチ手段を介して同一のデータ受信手段にそれぞれ単一
   パケットからなる単一データまたは複数パケットからな
   る連続データを１クロック毎に競合調停を行い転送する
   データ転送制御回路において、 複数パケットからなる連続データの最初のパケットに開
   始情報を付加し最後のパケットに終了情報を付加して送
   出するデータ送出手段と、 一の前記データ送出手段から送出された前記開始情報を
   付加したパケットを検出したときには同一の前記データ
   送出手段から送出された前記終了情報を付加したパケッ
   トを検出するまでの複数のパケットで構成されるデータ
   を連続的に前記データ受信手段に転送するように競合調
   停を行うクロスバスイッチ手段と、 前記クロスバスイッチ手段からの前記パケットをバッフ
   ァリングして受信するデータ受信手段と、 を具備してなるデータ転送制御回路。