JP2000293492A - データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置 - Google Patents
データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置Info
- Publication number
- JP2000293492A JP2000293492A JP11094771A JP9477199A JP2000293492A JP 2000293492 A JP2000293492 A JP 2000293492A JP 11094771 A JP11094771 A JP 11094771A JP 9477199 A JP9477199 A JP 9477199A JP 2000293492 A JP2000293492 A JP 2000293492A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- conversion
- conversion unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
- G06F21/445—Program or device authentication by mutual authentication, e.g. between devices or programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99932—Access augmentation or optimizing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99939—Privileged access
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99951—File or database maintenance
- Y10S707/99952—Coherency, e.g. same view to multiple users
- Y10S707/99954—Version management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 不正行為者が、不正な処理を行なうことがで
きない処理システムを提供する。 【解決手段】 記憶装置は、擬似乱数（キーデータｋ）
を発生させ、関数値ｇ（ｋ）を計算し、ｋおよびｇ
（ｋ）の各ビットを所定の方法で並べ替え、端末装置に
送信し、関数値ｆ（ｋ）を計算する（Ｓ４〜Ｓ１０）。
端末装置は、データを受信し（Ｓ２２）、関数値ｇ
（ｋ）を計算する（Ｓ２４）。端末装置は、受信したｇ
（ｋ）と、計算したｇ（ｋ）とを比較し、両者が異なれ
ば（Ｓ２８でＮＯ）、記憶装置へのアクセスを停止させ
（Ｓ３６）、両者が同じであれば（Ｓ２８でＹＥＳ）、
関数値ｆ（ｋ）を計算し、記憶装置へ送信する（Ｓ３０
〜Ｓ３４）。記憶装置は、計算したｆ（ｋ）と受信した
ｆ（ｋ）とを比較し（Ｓ１２）、比較結果に応じて、端
末装置からのアクセスの可否を決定する（Ｓ１４〜Ｓ１
８）。
きない処理システムを提供する。 【解決手段】 記憶装置は、擬似乱数（キーデータｋ）
を発生させ、関数値ｇ（ｋ）を計算し、ｋおよびｇ
（ｋ）の各ビットを所定の方法で並べ替え、端末装置に
送信し、関数値ｆ（ｋ）を計算する（Ｓ４〜Ｓ１０）。
端末装置は、データを受信し（Ｓ２２）、関数値ｇ
（ｋ）を計算する（Ｓ２４）。端末装置は、受信したｇ
（ｋ）と、計算したｇ（ｋ）とを比較し、両者が異なれ
ば（Ｓ２８でＮＯ）、記憶装置へのアクセスを停止させ
（Ｓ３６）、両者が同じであれば（Ｓ２８でＹＥＳ）、
関数値ｆ（ｋ）を計算し、記憶装置へ送信する（Ｓ３０
〜Ｓ３４）。記憶装置は、計算したｆ（ｋ）と受信した
ｆ（ｋ）とを比較し（Ｓ１２）、比較結果に応じて、端
末装置からのアクセスの可否を決定する（Ｓ１４〜Ｓ１
８）。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置お
よびデータアクセス装置からなる処理システム、ならび
に処理システムで用いられるデータ処理装置およびデー
タアクセス装置に関し、特に、不正なアクセスを防止す
ることができるデータ処理装置およびデータアクセス装
置からなる処理システム、ならびに処理システムで用い
られるデータ処理装置およびデータアクセス装置。
よびデータアクセス装置からなる処理システム、ならび
に処理システムで用いられるデータ処理装置およびデー
タアクセス装置に関し、特に、不正なアクセスを防止す
ることができるデータ処理装置およびデータアクセス装
置からなる処理システム、ならびに処理システムで用い
られるデータ処理装置およびデータアクセス装置。
【０００２】
【従来の技術】ノート型パーソナルコンピュータなどの
端末装置で用いられるハードディスク装置およびＰＣカ
ードＡＴＡ（Personal Computer Card Advanced Techno
logy Attachment）などは、容易に取外しが可能であ
り、しばしばデータの持運びに利用される。その反面、
第三者に記録データを盗み見されたり、改ざんされるお
それがあり、秘密情報の格納には適していない。このた
め、データの機密性を保つ機構が不可欠になる。また、
ＩＣ（Integrated Circuit）カードなどでも、データの
機密性を保つ機構は重要である。
端末装置で用いられるハードディスク装置およびＰＣカ
ードＡＴＡ（Personal Computer Card Advanced Techno
logy Attachment）などは、容易に取外しが可能であ
り、しばしばデータの持運びに利用される。その反面、
第三者に記録データを盗み見されたり、改ざんされるお
それがあり、秘密情報の格納には適していない。このた
め、データの機密性を保つ機構が不可欠になる。また、
ＩＣ（Integrated Circuit）カードなどでも、データの
機密性を保つ機構は重要である。
【０００３】特開昭６１−４３３７６号公報には、第三
者に記録データを盗み見されたり、改ざんされることを
防止するＩＣカードとデバイスとの間の相手認証方法が
開示されている。図１１を参照して、相互にデータのや
り取りを行なうＩＣカード６２およびデバイス６０の各
々は、システムに固有な関数Ｆ１およびＦ２を有してい
る。デバイス６０およびＩＣカード６２は、それぞれ乱
数ａ１およびａ２を発生し、相手側に送信する。デバイ
ス６０およびＩＣカード６２の各々は、乱数ａ１および
ａ２を引数として、関数Ｆ１およびＦ２のそれぞれの関
数値Ｆ１（ａ１，ａ２）およびＦ２（ａ１，ａ２）を計
算する。デバイス６０は、関数値Ｆ２（ａ１，ａ２）を
ＩＣカード６２に送信する。ＩＣカード６２は、受取っ
た関数値Ｆ２（ａ１，ａ２）と自身が計算した関数値Ｆ
２（ａ１，ａ２）とを比較し、両者が等しければデバイ
ス６０を正規の存在とみなす。デバイス６０を正規の存
在とみなした場合には、ＩＣカード６２は、関数値Ｆ１
（ａ１，ａ２）をデバイス６０に送信する。デバイス６
０は、受取った関数値Ｆ１（ａ１，ａ２）と自身が計算
した関数値Ｆ１（ａ１，ａ２）とを比較し、両者が等し
ければＩＣカード６２を正規の存在とみなし、ＩＣカー
ド６２に対してアクセス用コマンドを発行する。アクセ
ス用コマンドが発行された後は、デバイス６０とＩＣカ
ード６２との間で、データの送受信が自由に行われる。
このように、デバイス６０およびＩＣカード６２が、そ
れぞれ共通の関数を有し、関数値の比較を行なうことに
より、相互に正規の存在か否かを確認することができ
る。
者に記録データを盗み見されたり、改ざんされることを
防止するＩＣカードとデバイスとの間の相手認証方法が
開示されている。図１１を参照して、相互にデータのや
り取りを行なうＩＣカード６２およびデバイス６０の各
々は、システムに固有な関数Ｆ１およびＦ２を有してい
る。デバイス６０およびＩＣカード６２は、それぞれ乱
数ａ１およびａ２を発生し、相手側に送信する。デバイ
ス６０およびＩＣカード６２の各々は、乱数ａ１および
ａ２を引数として、関数Ｆ１およびＦ２のそれぞれの関
数値Ｆ１（ａ１，ａ２）およびＦ２（ａ１，ａ２）を計
算する。デバイス６０は、関数値Ｆ２（ａ１，ａ２）を
ＩＣカード６２に送信する。ＩＣカード６２は、受取っ
た関数値Ｆ２（ａ１，ａ２）と自身が計算した関数値Ｆ
２（ａ１，ａ２）とを比較し、両者が等しければデバイ
ス６０を正規の存在とみなす。デバイス６０を正規の存
在とみなした場合には、ＩＣカード６２は、関数値Ｆ１
（ａ１，ａ２）をデバイス６０に送信する。デバイス６
０は、受取った関数値Ｆ１（ａ１，ａ２）と自身が計算
した関数値Ｆ１（ａ１，ａ２）とを比較し、両者が等し
ければＩＣカード６２を正規の存在とみなし、ＩＣカー
ド６２に対してアクセス用コマンドを発行する。アクセ
ス用コマンドが発行された後は、デバイス６０とＩＣカ
ード６２との間で、データの送受信が自由に行われる。
このように、デバイス６０およびＩＣカード６２が、そ
れぞれ共通の関数を有し、関数値の比較を行なうことに
より、相互に正規の存在か否かを確認することができ
る。
【０００４】
【発明が解決しようとする課題】しかし、不正行為をす
る第三者（以下「不正行為者」という）が正規のデバイ
ス６０と正規のＩＣカード６２との間の通信データを盗
み見することができれば、乱数ａ１およびａ２ならびに
関数値Ｆ１（ａ１，ａ２）およびＦ２（ａ１，ａ２）の
値を知ることができる。このため、不正行為者は、不正
なデバイス６０を作成することにより、ＩＣカード６２
のデータを盗み見することができる。
る第三者（以下「不正行為者」という）が正規のデバイ
ス６０と正規のＩＣカード６２との間の通信データを盗
み見することができれば、乱数ａ１およびａ２ならびに
関数値Ｆ１（ａ１，ａ２）およびＦ２（ａ１，ａ２）の
値を知ることができる。このため、不正行為者は、不正
なデバイス６０を作成することにより、ＩＣカード６２
のデータを盗み見することができる。
【０００５】なお、乱数ａ１およびａ２の取り得る値が
膨大な数であり、上述のような総当たりの方法を、現実
的な時間では実行できない場合であっても、一部のデー
タを用いることにより、関数Ｆ２の形を類推することが
できる。このため、関数値Ｆ２（ａ１，ａ２）を出力す
るような偽のデバイス６０を作成することにより、ＩＣ
カード６２は、偽のデバイス６０を正規の存在とみなす
ようになる。これにより、不正行為者は、ＩＣカード６
２の記録データを盗み見することができる。
膨大な数であり、上述のような総当たりの方法を、現実
的な時間では実行できない場合であっても、一部のデー
タを用いることにより、関数Ｆ２の形を類推することが
できる。このため、関数値Ｆ２（ａ１，ａ２）を出力す
るような偽のデバイス６０を作成することにより、ＩＣ
カード６２は、偽のデバイス６０を正規の存在とみなす
ようになる。これにより、不正行為者は、ＩＣカード６
２の記録データを盗み見することができる。
【０００６】本発明は、上述の課題を解決するためにな
されたもので、その目的は、不正行為者が、不正な処理
を行なうことができない処理システムを提供することで
ある。
されたもので、その目的は、不正行為者が、不正な処理
を行なうことができない処理システムを提供することで
ある。
【０００７】本発明の他の目的は、不正行為者が、不正
な処理を行なうことができない、処理システムで用いら
れるデータ処理装置を提供することである。
な処理を行なうことができない、処理システムで用いら
れるデータ処理装置を提供することである。
【０００８】本発明のさらに他の目的は、不正行為者
が、不正な処理を行なうことができない、処理システム
で用いられるデータアクセス装置を提供することであ
る。
が、不正な処理を行なうことができない、処理システム
で用いられるデータアクセス装置を提供することであ
る。
【０００９】
【課題を解決するための手段】請求項１に記載の発明に
係る処理システムは、相互に接続されることにより、予
め定められた機能を実現するデータ処理装置およびデー
タアクセス装置を含む。データ処理装置は、データを選
択するデータ選択部と、データ選択部に接続され、選択
されたデータを、予め定められた方法に従い変換する第
１変換部と、第１変換部に接続され、変換後のデータを
データアクセス装置へ送信する第１送信部と、データア
クセス装置よりデータを受信する第１受信部と、データ
選択部に接続され、選択されたデータを、予め定められ
た方法に従い変換する第２変換部と、第１受信部および
第２変換部に接続され、第１受信部および第２変換部の
出力を比較し、比較結果に応答して、データ処理装置の
動作を決定する第１動作決定部とを含み、データアクセ
ス装置は、第１送信部に接続され、第１送信部の出力を
受信する第２受信部と、第２受信部に接続され、第２受
信部の出力を予め定められた方法に従い変換する第３変
換部と、第２受信部および第３変換部に接続され、第３
変換部の出力と、第２の受信部の出力より規定されるデ
ータとの比較を行なう第１比較部と、第２受信部に接続
され、第２受信部の出力を予め定められた方法に従い変
換する第４変換部と、第１比較部および第４変換部に接
続され、比較結果に応じて、データアクセス装置の動作
を決定し、第４変換部の出力をデータ処理装置へ送信す
る第２動作決定部とを含む。
係る処理システムは、相互に接続されることにより、予
め定められた機能を実現するデータ処理装置およびデー
タアクセス装置を含む。データ処理装置は、データを選
択するデータ選択部と、データ選択部に接続され、選択
されたデータを、予め定められた方法に従い変換する第
１変換部と、第１変換部に接続され、変換後のデータを
データアクセス装置へ送信する第１送信部と、データア
クセス装置よりデータを受信する第１受信部と、データ
選択部に接続され、選択されたデータを、予め定められ
た方法に従い変換する第２変換部と、第１受信部および
第２変換部に接続され、第１受信部および第２変換部の
出力を比較し、比較結果に応答して、データ処理装置の
動作を決定する第１動作決定部とを含み、データアクセ
ス装置は、第１送信部に接続され、第１送信部の出力を
受信する第２受信部と、第２受信部に接続され、第２受
信部の出力を予め定められた方法に従い変換する第３変
換部と、第２受信部および第３変換部に接続され、第３
変換部の出力と、第２の受信部の出力より規定されるデ
ータとの比較を行なう第１比較部と、第２受信部に接続
され、第２受信部の出力を予め定められた方法に従い変
換する第４変換部と、第１比較部および第４変換部に接
続され、比較結果に応じて、データアクセス装置の動作
を決定し、第４変換部の出力をデータ処理装置へ送信す
る第２動作決定部とを含む。
【００１０】請求項１に記載の発明によると、不正行為
者は、選択されたデータと第２動作決定部より送信され
る第４変換部の出力との関係を得ることにより、選択さ
れたデータを受信したら、そのデータに対応した第４変
換部の出力と同一のデータをデータ処理装置に送信する
ような偽のデータアクセス装置を作ろうとする。これに
より、不正行為者は、偽のデータアクセス装置と、正規
のデータ処理装置とを組合わせることにより、予め定め
られた機能を実行させることができ、たとえば、データ
処理装置が記憶装置である場合には、記憶装置に記憶さ
れたデータを盗み見したりすることができるようにな
る。しかし、選択されたデータは第１変換部にて予め変
換され、データアクセス装置に送信される。このため、
不正行為者がデータ処理装置とデータアクセス装置との
間の通信を盗み見ることができたとしても、上記選択さ
れたデータのみを取出すのは困難である。このため、不
正行為者は、処理システムに予め定められた機能を実行
させることができない。
者は、選択されたデータと第２動作決定部より送信され
る第４変換部の出力との関係を得ることにより、選択さ
れたデータを受信したら、そのデータに対応した第４変
換部の出力と同一のデータをデータ処理装置に送信する
ような偽のデータアクセス装置を作ろうとする。これに
より、不正行為者は、偽のデータアクセス装置と、正規
のデータ処理装置とを組合わせることにより、予め定め
られた機能を実行させることができ、たとえば、データ
処理装置が記憶装置である場合には、記憶装置に記憶さ
れたデータを盗み見したりすることができるようにな
る。しかし、選択されたデータは第１変換部にて予め変
換され、データアクセス装置に送信される。このため、
不正行為者がデータ処理装置とデータアクセス装置との
間の通信を盗み見ることができたとしても、上記選択さ
れたデータのみを取出すのは困難である。このため、不
正行為者は、処理システムに予め定められた機能を実行
させることができない。
【００１１】また、不正行為者は、第１変換部で変換さ
れたデータと第４変換部の出力との関係を得ることによ
り、第１変換部で変換されたデータを受信したら、その
データに対応した第４変換部の出力と同一のデータをデ
ータ処理装置に送信するような偽のデータアクセス装置
を作ろうとする。これにより、不正行為者は、偽のデー
タアクセス装置と、正規のデータ処理装置とを組合わせ
ることにより、予め定められた機能を実行させることが
できる。しかし、第１変換部で変換されたデータのビッ
ト長は、データ処理装置およびデータアクセス装置の間
の秘密事項である。このため、不正行為者は、第１変換
部で変換されたデータのビット長がわからないため、そ
の変換されたデータの取り得る数が分からない。よっ
て、不正行為者は、第１変換部で変換されたデータと第
４変換部の出力との組み合わせをいくつ抽出すればよい
か分からず、延々とデータを取りつづけることになる。
このため、不正行為者は、上記組み合わせを知ることが
困難となり、処理システムに予め定められた機能を実行
させることができない。
れたデータと第４変換部の出力との関係を得ることによ
り、第１変換部で変換されたデータを受信したら、その
データに対応した第４変換部の出力と同一のデータをデ
ータ処理装置に送信するような偽のデータアクセス装置
を作ろうとする。これにより、不正行為者は、偽のデー
タアクセス装置と、正規のデータ処理装置とを組合わせ
ることにより、予め定められた機能を実行させることが
できる。しかし、第１変換部で変換されたデータのビッ
ト長は、データ処理装置およびデータアクセス装置の間
の秘密事項である。このため、不正行為者は、第１変換
部で変換されたデータのビット長がわからないため、そ
の変換されたデータの取り得る数が分からない。よっ
て、不正行為者は、第１変換部で変換されたデータと第
４変換部の出力との組み合わせをいくつ抽出すればよい
か分からず、延々とデータを取りつづけることになる。
このため、不正行為者は、上記組み合わせを知ることが
困難となり、処理システムに予め定められた機能を実行
させることができない。
【００１２】よって、第三者は処理システムを用いて不
正な処理を行なうことができないようになる。
正な処理を行なうことができないようになる。
【００１３】請求項２に記載の発明は、請求項１に記載
の発明の構成に加えて、第１変換部は、データ選択部に
接続され、選択されたデータを予め定められた第１の方
法に従い変換する第５変換部と、データ選択部および第
５変換部に接続され、データ選択部および第５変換部の
出力を予め定められた変換方法に従い変換する第６変換
部とを含み、３変換部は、第２の受信部に接続され、第
２受信部の出力より選択されたデータを抽出し、選択さ
れたデータを第１の方法に従い変換する第７変換部を含
み、第１比較部は、第２受信部および第７変換部に接続
され、第２受信部の出力より第１の方法に従い変換され
たデータを抽出し、第７の変換部の出力との比較を行な
う第２比較部を含む。
の発明の構成に加えて、第１変換部は、データ選択部に
接続され、選択されたデータを予め定められた第１の方
法に従い変換する第５変換部と、データ選択部および第
５変換部に接続され、データ選択部および第５変換部の
出力を予め定められた変換方法に従い変換する第６変換
部とを含み、３変換部は、第２の受信部に接続され、第
２受信部の出力より選択されたデータを抽出し、選択さ
れたデータを第１の方法に従い変換する第７変換部を含
み、第１比較部は、第２受信部および第７変換部に接続
され、第２受信部の出力より第１の方法に従い変換され
たデータを抽出し、第７の変換部の出力との比較を行な
う第２比較部を含む。
【００１４】請求項３に記載の発明は、請求項２に記載
の発明の構成に加えて、第６変換部は、データ選択部お
よび第５変換部に接続され、データ選択部および第５変
換部の出力の各ビットを所定の並べ替え方法に従い並べ
替える変換並べ替え部を含む。
の発明の構成に加えて、第６変換部は、データ選択部お
よび第５変換部に接続され、データ選択部および第５変
換部の出力の各ビットを所定の並べ替え方法に従い並べ
替える変換並べ替え部を含む。
【００１５】請求項３に記載の発明は、請求項２に記載
の発明の作用、効果に加えて、データアクセス装置から
データ処理装置へ送信されるデータは、選択されたデー
タおよび選択されたデータに基づき変換されたデータの
各ビットを並べ替えたデータである。このため、不正行
為者は、並べ替えられたデータより選択されたデータを
抽出することが困難となる。よって、不正行為者は、不
正なデータアクセス装置を作成することが困難となり、
処理システムを用いて不正な処理を行なうことができな
いようになる。
の発明の作用、効果に加えて、データアクセス装置から
データ処理装置へ送信されるデータは、選択されたデー
タおよび選択されたデータに基づき変換されたデータの
各ビットを並べ替えたデータである。このため、不正行
為者は、並べ替えられたデータより選択されたデータを
抽出することが困難となる。よって、不正行為者は、不
正なデータアクセス装置を作成することが困難となり、
処理システムを用いて不正な処理を行なうことができな
いようになる。
【００１６】請求項４に記載の発明は、請求項２に記載
の発明の構成に加えて、第６変換部は、データ選択部お
よび第５変換部に接続され、データ選択部および第５変
換部の出力を暗号化する暗号化部を含み、第２受信部
は、第１送信部に接続され、第１送信部の出力を受信
し、復号化する受信復号部を含む。
の発明の構成に加えて、第６変換部は、データ選択部お
よび第５変換部に接続され、データ選択部および第５変
換部の出力を暗号化する暗号化部を含み、第２受信部
は、第１送信部に接続され、第１送信部の出力を受信
し、復号化する受信復号部を含む。
【００１７】請求項４に記載の発明は、請求項２に記載
の発明の作用、効果に加えて、データアクセス装置から
データ処理装置へ送信されるデータは、選択されたデー
タおよび選択されたデータに基づき変換されたデータを
暗号化したデータである。このため、不正行為者は、並
べ替えられたデータより選択されたデータを抽出するこ
とが困難となる。よって、不正行為者は、不正なデータ
アクセス装置を作成することが困難となり、処理システ
ムを用いて不正な処理を行なうことができないようにな
る。
の発明の作用、効果に加えて、データアクセス装置から
データ処理装置へ送信されるデータは、選択されたデー
タおよび選択されたデータに基づき変換されたデータを
暗号化したデータである。このため、不正行為者は、並
べ替えられたデータより選択されたデータを抽出するこ
とが困難となる。よって、不正行為者は、不正なデータ
アクセス装置を作成することが困難となり、処理システ
ムを用いて不正な処理を行なうことができないようにな
る。
【００１８】請求項５に記載の発明は、請求項１〜４の
いずれかに記載の発明の構成に加えて、第１動作決定部
は、第１受信部および第２変換部に接続され、予め定め
られた条件が成立するまで第１受信部および第２変換部
の出力を比較し、その比較結果に応答して、データ処理
装置の動作を決定する第３動作決定部を含む。
いずれかに記載の発明の構成に加えて、第１動作決定部
は、第１受信部および第２変換部に接続され、予め定め
られた条件が成立するまで第１受信部および第２変換部
の出力を比較し、その比較結果に応答して、データ処理
装置の動作を決定する第３動作決定部を含む。
【００１９】請求項６に記載の発明は、請求項５に記載
の発明の構成に加えて、第１変換部、第２変換部、第３
変換部および第４変換部の各々の変換方法は、変換を行
なうごとに異なる。
の発明の構成に加えて、第１変換部、第２変換部、第３
変換部および第４変換部の各々の変換方法は、変換を行
なうごとに異なる。
【００２０】請求項６に記載の発明は、請求項５に記載
の発明の作用、効果に加えて、第１変換部、第２変換
部、第３変換部および第４変換部の各々の変換方法は、
変換を行なうごとに異なる。このため、不正行為者は、
変換方法の推定がさらに困難となり、不正行為を行なう
ことが困難となる。
の発明の作用、効果に加えて、第１変換部、第２変換
部、第３変換部および第４変換部の各々の変換方法は、
変換を行なうごとに異なる。このため、不正行為者は、
変換方法の推定がさらに困難となり、不正行為を行なう
ことが困難となる。
【００２１】請求項７に記載の発明は、請求項１〜５の
いずれかに記載の発明の構成に加えて、第４変換部は、
第２受信部に接続され、第２受信部の出力より選択され
たデータを抽出し、選択されたデータを第２変換部の変
換方法と同一の変換方法に基づき変換する抽出変換部を
含む。
いずれかに記載の発明の構成に加えて、第４変換部は、
第２受信部に接続され、第２受信部の出力より選択され
たデータを抽出し、選択されたデータを第２変換部の変
換方法と同一の変換方法に基づき変換する抽出変換部を
含む。
【００２２】請求項８に記載の発明に係るデータ処理装
置は、相互に接続されることにより、予め定められた機
能を実現するデータ処理装置およびデータアクセス装置
を含む処理システムで用いられる。上記データ処理装置
は、データを選択するデータ選択部と、データ選択部に
接続され、選択されたデータを、予め定められた方法に
従い変換する第１変換部と、第１変換部に接続され、変
換後のデータをデータアクセス装置へ送信する第１送信
部と、データアクセス装置よりデータを受信する第１受
信部と、データ選択部に接続され、選択されたデータ
を、予め定められた方法に従い変換する第２変換部と、
第１受信部および第２変換部に接続され、第１受信部お
よび第２変換部の出力を比較し、比較結果に応答して、
データ処理装置の動作を決定する第１動作決定部とを含
む。
置は、相互に接続されることにより、予め定められた機
能を実現するデータ処理装置およびデータアクセス装置
を含む処理システムで用いられる。上記データ処理装置
は、データを選択するデータ選択部と、データ選択部に
接続され、選択されたデータを、予め定められた方法に
従い変換する第１変換部と、第１変換部に接続され、変
換後のデータをデータアクセス装置へ送信する第１送信
部と、データアクセス装置よりデータを受信する第１受
信部と、データ選択部に接続され、選択されたデータ
を、予め定められた方法に従い変換する第２変換部と、
第１受信部および第２変換部に接続され、第１受信部お
よび第２変換部の出力を比較し、比較結果に応答して、
データ処理装置の動作を決定する第１動作決定部とを含
む。
【００２３】請求項８に記載の発明によると、不正行為
者は、選択されたデータとデータアクセス装置より送信
されるデータとの関係を得ることにより、選択されたデ
ータを受信したら、そのデータに対応したデータアクセ
ス装置より送信されるデータと同一のデータをデータ処
理装置に送信するような偽のデータアクセス装置を作ろ
うとする。これにより、不正行為者は、偽のデータアク
セス装置と、正規のデータ処理装置とを組合わせること
により、予め定められた機能を実行させることができ、
たとえば、データ処理装置が記憶装置である場合には、
記憶装置に記憶されたデータを盗み見したりすることが
できるようになる。しかし、選択されたデータは第１変
換部にて予め変換され、データアクセス装置に送信され
る。このため、不正行為者がデータ処理装置とデータア
クセス装置との間の通信を盗み見ることができたとして
も、上記選択されたデータのみを取出すのは困難であ
る。このため、不正行為者は、処理システムに予め定め
られた機能を実行させることができない。
者は、選択されたデータとデータアクセス装置より送信
されるデータとの関係を得ることにより、選択されたデ
ータを受信したら、そのデータに対応したデータアクセ
ス装置より送信されるデータと同一のデータをデータ処
理装置に送信するような偽のデータアクセス装置を作ろ
うとする。これにより、不正行為者は、偽のデータアク
セス装置と、正規のデータ処理装置とを組合わせること
により、予め定められた機能を実行させることができ、
たとえば、データ処理装置が記憶装置である場合には、
記憶装置に記憶されたデータを盗み見したりすることが
できるようになる。しかし、選択されたデータは第１変
換部にて予め変換され、データアクセス装置に送信され
る。このため、不正行為者がデータ処理装置とデータア
クセス装置との間の通信を盗み見ることができたとして
も、上記選択されたデータのみを取出すのは困難であ
る。このため、不正行為者は、処理システムに予め定め
られた機能を実行させることができない。
【００２４】また、不正行為者は、第１変換部で変換さ
れたデータとデータアクセス装置より送信されるデータ
との関係を得ることにより、第１変換部で変換されたデ
ータを受信したら、そのデータに対応したデータアクセ
ス装置より送信されるデータと同一のデータをデータ処
理装置に送信するような偽のデータアクセス装置を作ろ
うとする。これにより、不正行為者は、偽のデータアク
セス装置と、正規のデータ処理装置とを組合わせること
により、予め定められた機能を実行させることができ
る。しかし、第１変換部で変換されたデータのビット長
は、データ処理装置およびデータアクセス装置の間の秘
密事項である。このため、不正行為者は、第１変換部で
変換されたデータのビット長がわからないため、その変
換されたデータの取り得る数が分からない。よって、不
正行為者は、第１変換部で変換されたデータとデータア
クセス装置より送信されるデータとの組み合わせをいく
つ抽出すればよいか分からず、延々とデータを取りつづ
けることになる。このため、不正行為者は、上記組み合
わせを知ることが困難となり、処理システムに予め定め
られた機能を実行させることができない。
れたデータとデータアクセス装置より送信されるデータ
との関係を得ることにより、第１変換部で変換されたデ
ータを受信したら、そのデータに対応したデータアクセ
ス装置より送信されるデータと同一のデータをデータ処
理装置に送信するような偽のデータアクセス装置を作ろ
うとする。これにより、不正行為者は、偽のデータアク
セス装置と、正規のデータ処理装置とを組合わせること
により、予め定められた機能を実行させることができ
る。しかし、第１変換部で変換されたデータのビット長
は、データ処理装置およびデータアクセス装置の間の秘
密事項である。このため、不正行為者は、第１変換部で
変換されたデータのビット長がわからないため、その変
換されたデータの取り得る数が分からない。よって、不
正行為者は、第１変換部で変換されたデータとデータア
クセス装置より送信されるデータとの組み合わせをいく
つ抽出すればよいか分からず、延々とデータを取りつづ
けることになる。このため、不正行為者は、上記組み合
わせを知ることが困難となり、処理システムに予め定め
られた機能を実行させることができない。
【００２５】請求項９に記載の発明は、請求項８に記載
の発明の構成に加えて、第１変換部は、データ選択部に
接続され、選択されたデータを予め定められた第１の方
法に従い変換する第３変換部と、データ選択部および第
３変換部に接続され、データ選択部および第３変換部の
出力を予め定められた変換方法に従い変換する第４変換
部とを含む。
の発明の構成に加えて、第１変換部は、データ選択部に
接続され、選択されたデータを予め定められた第１の方
法に従い変換する第３変換部と、データ選択部および第
３変換部に接続され、データ選択部および第３変換部の
出力を予め定められた変換方法に従い変換する第４変換
部とを含む。
【００２６】請求項１０に記載の発明は、請求項９に記
載の発明の構成に加えて、第４変換部は、データ選択部
および第３変換部に接続され、データ選択部および第３
変換部の出力の各ビットを所定の並べ替え方法に従い並
べ替える変換並べ替え部を含む。
載の発明の構成に加えて、第４変換部は、データ選択部
および第３変換部に接続され、データ選択部および第３
変換部の出力の各ビットを所定の並べ替え方法に従い並
べ替える変換並べ替え部を含む。
【００２７】請求項１０に記載の発明は、請求項９に記
載の発明の作用、効果に加えて、データアクセス装置か
らデータ処理装置へ送信されるデータは、選択されたデ
ータおよび選択されたデータに基づき変換されたデータ
の各ビットを並べ替えたデータである。このため、不正
行為者は、並べ替えられたデータより選択されたデータ
を抽出することが困難となる。よって、不正行為者は、
不正なデータアクセス装置を作成することが困難とな
り、処理システムを用いて不正な処理を行なうことがで
きないようになる。
載の発明の作用、効果に加えて、データアクセス装置か
らデータ処理装置へ送信されるデータは、選択されたデ
ータおよび選択されたデータに基づき変換されたデータ
の各ビットを並べ替えたデータである。このため、不正
行為者は、並べ替えられたデータより選択されたデータ
を抽出することが困難となる。よって、不正行為者は、
不正なデータアクセス装置を作成することが困難とな
り、処理システムを用いて不正な処理を行なうことがで
きないようになる。
【００２８】請求項１１に記載の発明は、請求項９に記
載の発明の構成に加えて、第４変換部は、データ選択部
および第３変換部に接続され、データ選択部および第３
変換部の出力を暗号化する暗号化部を含む。
載の発明の構成に加えて、第４変換部は、データ選択部
および第３変換部に接続され、データ選択部および第３
変換部の出力を暗号化する暗号化部を含む。
【００２９】請求項１１に記載の発明は、請求項９に記
載の発明の作用、効果に加えて、データアクセス装置か
らデータ処理装置へ送信されるデータは、選択されたデ
ータおよび選択されたデータに基づき変換されたデータ
を暗号化したデータである。このため、不正行為者は、
並べ替えられたデータより選択されたデータを抽出する
ことが困難となる。よって、不正行為者は、不正なデー
タアクセス装置を作成することが困難となり、処理シス
テムを用いて不正な処理を行なうことができないように
なる。
載の発明の作用、効果に加えて、データアクセス装置か
らデータ処理装置へ送信されるデータは、選択されたデ
ータおよび選択されたデータに基づき変換されたデータ
を暗号化したデータである。このため、不正行為者は、
並べ替えられたデータより選択されたデータを抽出する
ことが困難となる。よって、不正行為者は、不正なデー
タアクセス装置を作成することが困難となり、処理シス
テムを用いて不正な処理を行なうことができないように
なる。
【００３０】請求項１２に記載の発明は、請求項８〜１
１のいずれかに記載の発明の構成に加えて、第１動作決
定部は、第１受信部および第２変換部に接続され、予め
定められた条件が成立するまで第１受信部および第２変
換部の出力を比較し、その比較結果に応答して、データ
処理装置の動作を決定する第２動作決定部を含む。
１のいずれかに記載の発明の構成に加えて、第１動作決
定部は、第１受信部および第２変換部に接続され、予め
定められた条件が成立するまで第１受信部および第２変
換部の出力を比較し、その比較結果に応答して、データ
処理装置の動作を決定する第２動作決定部を含む。
【００３１】請求項１３に記載の発明は、請求項１２に
記載の発明の構成に加えて、第１変換部および第２変換
部の各々の変換方法の各々は、変換を行なうごとに異な
る。
記載の発明の構成に加えて、第１変換部および第２変換
部の各々の変換方法の各々は、変換を行なうごとに異な
る。
【００３２】請求項１３に記載の発明は、請求項１２に
記載の発明の作用、効果に加えて、第１変換部および第
２変換部の各々の変換方法は、変換を行なうごとに異な
る。このため、不正行為者は、変換方法の推定がさらに
困難となり、不正行為を行なうことが困難となる。
記載の発明の作用、効果に加えて、第１変換部および第
２変換部の各々の変換方法は、変換を行なうごとに異な
る。このため、不正行為者は、変換方法の推定がさらに
困難となり、不正行為を行なうことが困難となる。
【００３３】請求項１４に記載の発明に係るデータアク
セス装置は、データを選択するデータ選択部と、データ
選択部に接続され、選択されたデータを、予め定められ
た方法に従い変換する第１変換部と、第１変換部に接続
され、変換後のデータをデータアクセス装置へ送信する
第１送信部と、データアクセス装置よりデータを受信す
る第１受信部と、データ選択部に接続され、選択された
データを、予め定められた方法に従い変換する第２変換
部と、第１受信部および第２変換部に接続され、第１受
信部および第２変換部の出力を比較し、比較結果に応答
して、データ処理装置の動作を決定する第１動作決定部
とを含むデータ処理装置と、データ処理装置と相互に接
続されることにより、予め定められた機能を実現するデ
ータアクセス装置とを含む処理システムで用いられる。
上記データアクセス装置は、第１送信部に接続され、第
１送信部の出力を受信する第２受信部と、第２受信部に
接続され、第２受信部の出力を予め定められた方法に従
い変換する第３変換部と、第２受信部および第３変換部
に接続され、第３変換部の出力と、第２の受信部の出力
より規定されるデータとの比較を行なう第１比較部と、
第２受信部に接続され、第２受信部の出力を予め定めら
れた方法に従い変換する第４変換部と、第１比較部およ
び第４変換部に接続され、比較結果に応じて、データア
クセス装置の動作を決定し、第４変換部の出力をデータ
処理装置へ送信する第２動作決定部とを含む。
セス装置は、データを選択するデータ選択部と、データ
選択部に接続され、選択されたデータを、予め定められ
た方法に従い変換する第１変換部と、第１変換部に接続
され、変換後のデータをデータアクセス装置へ送信する
第１送信部と、データアクセス装置よりデータを受信す
る第１受信部と、データ選択部に接続され、選択された
データを、予め定められた方法に従い変換する第２変換
部と、第１受信部および第２変換部に接続され、第１受
信部および第２変換部の出力を比較し、比較結果に応答
して、データ処理装置の動作を決定する第１動作決定部
とを含むデータ処理装置と、データ処理装置と相互に接
続されることにより、予め定められた機能を実現するデ
ータアクセス装置とを含む処理システムで用いられる。
上記データアクセス装置は、第１送信部に接続され、第
１送信部の出力を受信する第２受信部と、第２受信部に
接続され、第２受信部の出力を予め定められた方法に従
い変換する第３変換部と、第２受信部および第３変換部
に接続され、第３変換部の出力と、第２の受信部の出力
より規定されるデータとの比較を行なう第１比較部と、
第２受信部に接続され、第２受信部の出力を予め定めら
れた方法に従い変換する第４変換部と、第１比較部およ
び第４変換部に接続され、比較結果に応じて、データア
クセス装置の動作を決定し、第４変換部の出力をデータ
処理装置へ送信する第２動作決定部とを含む。
【００３４】請求項１４に記載の発明によると、不正行
為者は、選択されたデータと第２動作決定部より送信さ
れる第４変換部の出力との関係を得ることにより、選択
されたデータを受信したら、そのデータに対応した第４
変換部の出力と同一のデータをデータ処理装置に送信す
るような偽のデータアクセス装置を作ろうとする。これ
により、不正行為者は、偽のデータアクセス装置と、正
規のデータ処理装置とを組合わせることにより、予め定
められた機能を実行させることができ、たとえば、デー
タ処理装置が記憶装置である場合には、記憶装置に記憶
されたデータを盗み見したりすることができるようにな
る。しかし、選択されたデータは第１変換部にて予め変
換され、データアクセス装置に送信される。このため、
不正行為者がデータ処理装置とデータアクセス装置との
間の通信を盗み見ることができたとしても、上記選択さ
れたデータのみを取出すのは困難である。このため、不
正行為者は、処理システムに予め定められた機能を実行
させることができない。
為者は、選択されたデータと第２動作決定部より送信さ
れる第４変換部の出力との関係を得ることにより、選択
されたデータを受信したら、そのデータに対応した第４
変換部の出力と同一のデータをデータ処理装置に送信す
るような偽のデータアクセス装置を作ろうとする。これ
により、不正行為者は、偽のデータアクセス装置と、正
規のデータ処理装置とを組合わせることにより、予め定
められた機能を実行させることができ、たとえば、デー
タ処理装置が記憶装置である場合には、記憶装置に記憶
されたデータを盗み見したりすることができるようにな
る。しかし、選択されたデータは第１変換部にて予め変
換され、データアクセス装置に送信される。このため、
不正行為者がデータ処理装置とデータアクセス装置との
間の通信を盗み見ることができたとしても、上記選択さ
れたデータのみを取出すのは困難である。このため、不
正行為者は、処理システムに予め定められた機能を実行
させることができない。
【００３５】また、不正行為者は、第１変換部で変換さ
れたデータと第４変換部の出力との関係を得ることによ
り、第１変換部で変換されたデータを受信したら、その
データに対応した第４変換部の出力と同一のデータをデ
ータ処理装置に送信するような偽のデータアクセス装置
を作ろうとする。これにより、不正行為者は、偽のデー
タアクセス装置と、正規のデータ処理装置とを組合わせ
ることにより、予め定められた機能を実行させることが
できる。しかし、第１変換部で変換されたデータのビッ
ト長は、データ処理装置およびデータアクセス装置の間
の秘密事項である。このため、不正行為者は、第１変換
部で変換されたデータのビット長がわからないため、そ
の変換されたデータの取り得る数が分からない。よっ
て、不正行為者は、第１変換部で変換されたデータと第
４変換部の出力との組み合わせをいくつ抽出すればよい
か分からず、延々とデータを取りつづけることになる。
このため、不正行為者は、上記組み合わせを知ることが
困難となり、処理システムに予め定められた機能を実行
させることができない。
れたデータと第４変換部の出力との関係を得ることによ
り、第１変換部で変換されたデータを受信したら、その
データに対応した第４変換部の出力と同一のデータをデ
ータ処理装置に送信するような偽のデータアクセス装置
を作ろうとする。これにより、不正行為者は、偽のデー
タアクセス装置と、正規のデータ処理装置とを組合わせ
ることにより、予め定められた機能を実行させることが
できる。しかし、第１変換部で変換されたデータのビッ
ト長は、データ処理装置およびデータアクセス装置の間
の秘密事項である。このため、不正行為者は、第１変換
部で変換されたデータのビット長がわからないため、そ
の変換されたデータの取り得る数が分からない。よっ
て、不正行為者は、第１変換部で変換されたデータと第
４変換部の出力との組み合わせをいくつ抽出すればよい
か分からず、延々とデータを取りつづけることになる。
このため、不正行為者は、上記組み合わせを知ることが
困難となり、処理システムに予め定められた機能を実行
させることができない。
【００３６】よって、第三者は処理システムを用いて不
正な処理を行なうことができないようになる。
正な処理を行なうことができないようになる。
【００３７】請求項１５に記載の発明は、請求項１４に
記載の発明の構成に加えて、第１変換部は、データ選択
部に接続され、選択されたデータを予め定められた第１
の方法に従い変換する第５変換部と、データ選択部およ
び第５変換部に接続され、データ選択部および第５変換
部の出力を予め定められた変換方法に従い変換する第６
変換部とを含み、３変換部は、第２の受信部に接続さ
れ、第２受信部の出力より選択されたデータを抽出し、
選択されたデータを第１の方法に従い変換する第７変換
部を含み、第１比較部は、第２受信部および第７変換部
に接続され、第２受信部の出力より第１の方法に従い変
換されたデータを抽出し、第７の変換部の出力との比較
を行なう第２比較部を含む。
記載の発明の構成に加えて、第１変換部は、データ選択
部に接続され、選択されたデータを予め定められた第１
の方法に従い変換する第５変換部と、データ選択部およ
び第５変換部に接続され、データ選択部および第５変換
部の出力を予め定められた変換方法に従い変換する第６
変換部とを含み、３変換部は、第２の受信部に接続さ
れ、第２受信部の出力より選択されたデータを抽出し、
選択されたデータを第１の方法に従い変換する第７変換
部を含み、第１比較部は、第２受信部および第７変換部
に接続され、第２受信部の出力より第１の方法に従い変
換されたデータを抽出し、第７の変換部の出力との比較
を行なう第２比較部を含む。
【００３８】請求項１６に記載の発明は、請求項１５に
記載の発明の構成に加えて、第６変換部は、データ選択
部および第５変換部に接続され、データ選択部および第
５変換部の出力を暗号化する暗号化部を含み、第２受信
部は、データ処理装置に接続され、データ処理装置より
出力される暗号化されたデータを受信し、受信したデー
タを復号化する受信復号部を含む。
記載の発明の構成に加えて、第６変換部は、データ選択
部および第５変換部に接続され、データ選択部および第
５変換部の出力を暗号化する暗号化部を含み、第２受信
部は、データ処理装置に接続され、データ処理装置より
出力される暗号化されたデータを受信し、受信したデー
タを復号化する受信復号部を含む。
【００３９】請求項１６に記載の発明は、請求項１５に
記載の発明の作用、効果に加えて、データアクセス装置
からデータ処理装置へ送信されるデータは、選択された
データおよび選択されたデータに基づき変換されたデー
タを暗号化したデータである。このため、不正行為者
は、並べ替えられたデータより選択されたデータを抽出
することが困難となる。よって、不正行為者は、不正な
データアクセス装置を作成することが困難となり、処理
システムを用いて不正な処理を行なうことができないよ
うになる。
記載の発明の作用、効果に加えて、データアクセス装置
からデータ処理装置へ送信されるデータは、選択された
データおよび選択されたデータに基づき変換されたデー
タを暗号化したデータである。このため、不正行為者
は、並べ替えられたデータより選択されたデータを抽出
することが困難となる。よって、不正行為者は、不正な
データアクセス装置を作成することが困難となり、処理
システムを用いて不正な処理を行なうことができないよ
うになる。
【００４０】
【発明の実施の形態】［実施の形態１］図１を参照し
て、実施の形態１に係るカード型記憶システム８は、後
述するカード型データ記憶装置１０との間でデータの読
書きを行なうための端末装置４０と、端末装置４０の内
部に装着され、データを記憶するためのカード型データ
記憶装置１０とを含む。
て、実施の形態１に係るカード型記憶システム８は、後
述するカード型データ記憶装置１０との間でデータの読
書きを行なうための端末装置４０と、端末装置４０の内
部に装着され、データを記憶するためのカード型データ
記憶装置１０とを含む。
【００４１】図２を参照して、カード型データ記憶装置
１０は、データを記憶するためのメモリブロック１８
と、端末装置４０より送信されるアドレスデータを入力
として受けるアドレスデコーダ２０と、端末装置４０お
よびアドレスデコーダ２０に接続され、端末装置４０よ
り発行されたコマンドを受けるコマンドレジスタ２４
と、コマンドレジスタ２４にコマンドが書込まれた時点
で割込み信号を出力するためのコマンド制御ブロック２
２と、端末装置４０およびアドレスデコーダ２０に接続
され、端末装置４０より出力された変数の値を受ける変
数レジスタ２６と、端末装置４０およびメモリブロック
１８に接続され、メモリブロック１８に書込むデータお
よびメモリブロック１８より読み出されたデータを保持
するためのデータレジスタ３０と、メモリブロック１８
に接続され、メモリ制御信号をメモリブロック１８に対
して送信し、メモリブロック１８との間のデータの読書
きを制御するためのデータ転送制御ブロック２８と、コ
マンド制御ブロック２２、コマンドレジスタ２４、変数
レジスタ２６、データ転送制御ブロック２８およびパワ
ーオンリセット回路１２（後述）に接続され、コマンド
レジスタ２４および変数レジスタ２６に保持されたデー
タ、コマンド制御ブロック２２より出力される割込み信
号およびパワーオンリセット回路１２より出力されるリ
セット信号に応答して動作し、データ転送制御ブロック
２８を制御するためのＣＰＵ（Central Processing Uni
t）ブロック１４と、ＣＰＵブロック１４で実行される
プログラムおよび各種データを記憶するためのＲＡＭ
（Random Access Memory）１６およびＲＯＭ（Read Onl
y Memory）１７と、カード型データ記憶装置１０の各部
に電源が投入された時点でリセット信号を出力するため
のパワーオンリセット回路１２と、ＣＰＵブロック１
４、ＲＡＭ１６、ＲＯＭ１７、コマンドレジスタ２４、
変数レジスタ２６およびデータ転送制御ブロック２８を
相互に接続するためのＣＰＵバスとを含む。
１０は、データを記憶するためのメモリブロック１８
と、端末装置４０より送信されるアドレスデータを入力
として受けるアドレスデコーダ２０と、端末装置４０お
よびアドレスデコーダ２０に接続され、端末装置４０よ
り発行されたコマンドを受けるコマンドレジスタ２４
と、コマンドレジスタ２４にコマンドが書込まれた時点
で割込み信号を出力するためのコマンド制御ブロック２
２と、端末装置４０およびアドレスデコーダ２０に接続
され、端末装置４０より出力された変数の値を受ける変
数レジスタ２６と、端末装置４０およびメモリブロック
１８に接続され、メモリブロック１８に書込むデータお
よびメモリブロック１８より読み出されたデータを保持
するためのデータレジスタ３０と、メモリブロック１８
に接続され、メモリ制御信号をメモリブロック１８に対
して送信し、メモリブロック１８との間のデータの読書
きを制御するためのデータ転送制御ブロック２８と、コ
マンド制御ブロック２２、コマンドレジスタ２４、変数
レジスタ２６、データ転送制御ブロック２８およびパワ
ーオンリセット回路１２（後述）に接続され、コマンド
レジスタ２４および変数レジスタ２６に保持されたデー
タ、コマンド制御ブロック２２より出力される割込み信
号およびパワーオンリセット回路１２より出力されるリ
セット信号に応答して動作し、データ転送制御ブロック
２８を制御するためのＣＰＵ（Central Processing Uni
t）ブロック１４と、ＣＰＵブロック１４で実行される
プログラムおよび各種データを記憶するためのＲＡＭ
（Random Access Memory）１６およびＲＯＭ（Read Onl
y Memory）１７と、カード型データ記憶装置１０の各部
に電源が投入された時点でリセット信号を出力するため
のパワーオンリセット回路１２と、ＣＰＵブロック１
４、ＲＡＭ１６、ＲＯＭ１７、コマンドレジスタ２４、
変数レジスタ２６およびデータ転送制御ブロック２８を
相互に接続するためのＣＰＵバスとを含む。
【００４２】図３を参照して、端末装置４０は、カード
型データ記憶装置１０との間でデータの送受信を行なう
ためのＩ／Ｏ（Input/Output）インタフェース４２と、
データ送受信のための処理を行なうＣＰＵ４４と、ＣＰ
Ｕ４４で実行されるプログラムおよび各種データを記憶
するためのＲＯＭ４６およびＲＡＭ４８と、Ｉ／Ｏイン
タフェース４２、ＣＰＵ４４、ＲＯＭ４６およびＲＡＭ
４８を相互に接続するためのバスとを含む。
型データ記憶装置１０との間でデータの送受信を行なう
ためのＩ／Ｏ（Input/Output）インタフェース４２と、
データ送受信のための処理を行なうＣＰＵ４４と、ＣＰ
Ｕ４４で実行されるプログラムおよび各種データを記憶
するためのＲＯＭ４６およびＲＡＭ４８と、Ｉ／Ｏイン
タフェース４２、ＣＰＵ４４、ＲＯＭ４６およびＲＡＭ
４８を相互に接続するためのバスとを含む。
【００４３】カード型データ記憶装置１０および端末装
置４０間では、データ転送のためのコネクションが確立
された後、データの送受信が自由に行われる。
置４０間では、データ転送のためのコネクションが確立
された後、データの送受信が自由に行われる。
【００４４】図４を参照して、カード型データ記憶装置
１０および端末装置４０間でのコネクション確立処理に
ついて説明する。
１０および端末装置４０間でのコネクション確立処理に
ついて説明する。
【００４５】カード型データ記憶装置１０が端末装置４
０に装着されると、端末装置４０からカード型データ記
憶装置１０に電源が供給され、パワーオンリセット回路
１２よりリセット信号が出力される（Ｓ２）。ＣＰＵブ
ロック１４は、パワーオンリセット回路１２より出力さ
れるリセット信号に応答して、擬似乱数を発生させる
（Ｓ４）。ここで、発生させた擬似乱数をキーデータｋ
とする。ＣＰＵブロック１４は、キーデータｋを引数と
し、予め定められた関数ｇの値ｇ（ｋ）を計算する（Ｓ
６）。ＣＰＵブロック１４は、キーデータｋおよび値ｇ
（ｋ）の各ビットを予め定められた並べ替え方法に従い
並べ替え、変数レジスタ２６に書込む（Ｓ８）。それと
ともに、ＣＰＵブロック１４は、ステータスレジスタ
（図示せず）に、変数レジスタ２６にデータを書込んだ
ことを示すフラグをセットする。ステータスレジスタに
フラグがセットされると、図示しない信号線よりレディ
信号が出力される。ここで、変数レジスタ２６に書込ま
れるキーデータｋおよび値ｇ（ｋ）のそれぞれのビット
長、ならびに各ビットの並べ替え方法は、カード型デー
タ記憶装置１０および端末装置４０の間の秘密事項とな
っており、第三者には明示されていないものとする。Ｃ
ＰＵブロック１４は、キーデータｋを引数とし、予め定
められた関数ｆの値ｆ（ｋ）を計算する（Ｓ１０）。
０に装着されると、端末装置４０からカード型データ記
憶装置１０に電源が供給され、パワーオンリセット回路
１２よりリセット信号が出力される（Ｓ２）。ＣＰＵブ
ロック１４は、パワーオンリセット回路１２より出力さ
れるリセット信号に応答して、擬似乱数を発生させる
（Ｓ４）。ここで、発生させた擬似乱数をキーデータｋ
とする。ＣＰＵブロック１４は、キーデータｋを引数と
し、予め定められた関数ｇの値ｇ（ｋ）を計算する（Ｓ
６）。ＣＰＵブロック１４は、キーデータｋおよび値ｇ
（ｋ）の各ビットを予め定められた並べ替え方法に従い
並べ替え、変数レジスタ２６に書込む（Ｓ８）。それと
ともに、ＣＰＵブロック１４は、ステータスレジスタ
（図示せず）に、変数レジスタ２６にデータを書込んだ
ことを示すフラグをセットする。ステータスレジスタに
フラグがセットされると、図示しない信号線よりレディ
信号が出力される。ここで、変数レジスタ２６に書込ま
れるキーデータｋおよび値ｇ（ｋ）のそれぞれのビット
長、ならびに各ビットの並べ替え方法は、カード型デー
タ記憶装置１０および端末装置４０の間の秘密事項とな
っており、第三者には明示されていないものとする。Ｃ
ＰＵブロック１４は、キーデータｋを引数とし、予め定
められた関数ｆの値ｆ（ｋ）を計算する（Ｓ１０）。
【００４６】一方、端末装置４０のＣＰＵ４４はＩ／Ｏ
インタフェース４２を介してレディ信号を受信し、Ｓ８
の処理で変数レジスタ２６にデータが書込まれたことを
知る。データが変数レジスタ２６に書込まれると、端末
装置４０のＣＰＵ４４は、Ｉ／Ｏインタフェース４２を
介してそのデータを読込む（Ｓ２２）。ＣＰＵ４４は、
読込んだデータよりキーデータｋおよび値ｇ（ｋ）を抽
出し、キーデータｋを引数として、Ｓ６の処理で用いら
れたのと同一の関数ｇの値ｇ（ｋ）を計算する（Ｓ２
４）。ＣＰＵ４４は、変数レジスタ２６より読込んだ値
ｇ（ｋ）と、自身が計算した値ｇ（ｋ）とを比較する
（Ｓ２６）。両者が異なれば（Ｓ２８でＮＯ）、ＣＰＵ
４４は、カード型データ記憶装置１０へのアクセスを停
止させる（Ｓ３６）。両者が同じであれば（Ｓ２８でＹ
ＥＳ）、ＣＰＵ４４は、キーデータｋを引数として、Ｓ
１２の処理で用いられたのと同一の関数ｆの値ｆ（ｋ）
を計算する（Ｓ３０）。ＣＰＵ４４は、値ｆ（ｋ）を変
数レジスタ２６に書込み（Ｓ３２）、コマンドレジスタ
２４にロック解除のコマンドを書込む（Ｓ３４）。
インタフェース４２を介してレディ信号を受信し、Ｓ８
の処理で変数レジスタ２６にデータが書込まれたことを
知る。データが変数レジスタ２６に書込まれると、端末
装置４０のＣＰＵ４４は、Ｉ／Ｏインタフェース４２を
介してそのデータを読込む（Ｓ２２）。ＣＰＵ４４は、
読込んだデータよりキーデータｋおよび値ｇ（ｋ）を抽
出し、キーデータｋを引数として、Ｓ６の処理で用いら
れたのと同一の関数ｇの値ｇ（ｋ）を計算する（Ｓ２
４）。ＣＰＵ４４は、変数レジスタ２６より読込んだ値
ｇ（ｋ）と、自身が計算した値ｇ（ｋ）とを比較する
（Ｓ２６）。両者が異なれば（Ｓ２８でＮＯ）、ＣＰＵ
４４は、カード型データ記憶装置１０へのアクセスを停
止させる（Ｓ３６）。両者が同じであれば（Ｓ２８でＹ
ＥＳ）、ＣＰＵ４４は、キーデータｋを引数として、Ｓ
１２の処理で用いられたのと同一の関数ｆの値ｆ（ｋ）
を計算する（Ｓ３０）。ＣＰＵ４４は、値ｆ（ｋ）を変
数レジスタ２６に書込み（Ｓ３２）、コマンドレジスタ
２４にロック解除のコマンドを書込む（Ｓ３４）。
【００４７】コマンドレジスタ２４にロック解除のコマ
ンドが書込まれると、コマンド制御ブロック２２は割込
み信号を発生する。割込み信号に応答して、ＣＰＵブロ
ック１４は、自身が計算した値ｆ（ｋ）と、変数レジス
タ２６に書込まれた値ｆ（ｋ）とを比較する（Ｓ１
２）。両者が一致すれば（Ｓ１４でＹＥＳ）、ＣＰＵブ
ロック１４は、以降の処理での端末装置４０からのアク
セスを許可する（Ｓ１６）。両者が一致しなければ（Ｓ
１４でＮＯ）、ＣＰＵブロック１４は、以降の処理での
端末装置４０からのアクセスを禁止し、ロック状態とす
る（Ｓ１８）。すなわち、端末装置４０からのアクセス
があったとしても、無視する。
ンドが書込まれると、コマンド制御ブロック２２は割込
み信号を発生する。割込み信号に応答して、ＣＰＵブロ
ック１４は、自身が計算した値ｆ（ｋ）と、変数レジス
タ２６に書込まれた値ｆ（ｋ）とを比較する（Ｓ１
２）。両者が一致すれば（Ｓ１４でＹＥＳ）、ＣＰＵブ
ロック１４は、以降の処理での端末装置４０からのアク
セスを許可する（Ｓ１６）。両者が一致しなければ（Ｓ
１４でＮＯ）、ＣＰＵブロック１４は、以降の処理での
端末装置４０からのアクセスを禁止し、ロック状態とす
る（Ｓ１８）。すなわち、端末装置４０からのアクセス
があったとしても、無視する。
【００４８】Ｓ１６の処理により、端末装置４０からの
アクセスが許可された後においては、以下の処理に従
い、カード型データ記憶装置１０と端末装置４０との間
でデータのやり取りが自由に行われる。すなわち、端末
装置４０から変数レジスタ２６にパラメータがセットさ
れ、コマンドレジスタ２４にコマンドが書込まれると、
コマンド制御ブロック２２からＣＰＵブロック１４に対
して割込み信号が発行される。割込み信号に応答して、
ＣＰＵブロック１４は処理を開始する。
アクセスが許可された後においては、以下の処理に従
い、カード型データ記憶装置１０と端末装置４０との間
でデータのやり取りが自由に行われる。すなわち、端末
装置４０から変数レジスタ２６にパラメータがセットさ
れ、コマンドレジスタ２４にコマンドが書込まれると、
コマンド制御ブロック２２からＣＰＵブロック１４に対
して割込み信号が発行される。割込み信号に応答して、
ＣＰＵブロック１４は処理を開始する。
【００４９】たとえば、コマンドレジスタ２４に書込ま
れたコマンドがデータ転送系のコマンドの場合には、Ｃ
ＰＵブロック１４は、データ転送制御ブロック２８がデ
ータの転送を行なうようにデータ転送制御ブロック２８
を制御する。データ転送制御ブロック２８は、メモリ制
御信号をメモリブロック１８に与え、メモリブロック１
８とデータレジスタ３０との間でデータの読書きを行な
う。端末装置４０は、データレジスタ３０を介してメモ
リブロック１８との間でデータの読書きを行なう。
れたコマンドがデータ転送系のコマンドの場合には、Ｃ
ＰＵブロック１４は、データ転送制御ブロック２８がデ
ータの転送を行なうようにデータ転送制御ブロック２８
を制御する。データ転送制御ブロック２８は、メモリ制
御信号をメモリブロック１８に与え、メモリブロック１
８とデータレジスタ３０との間でデータの読書きを行な
う。端末装置４０は、データレジスタ３０を介してメモ
リブロック１８との間でデータの読書きを行なう。
【００５０】上述した関数ｆおよびｇは、算術関数また
はその組み合わせである。または、関数ｆおよびｇは、
キーデータｋに対するビット演算であってもよい。たと
えば、キーデータｋはＮビットのデータであるとし、キ
ーデータｋのｉビット目の値をｋｉとする。また、関数
ｆの値ｆ（ｋ）はＭビットのデータであるとし、値ｆ
（ｋ）のｉビット目の値をｙｉとすると、値ｆ（ｋ）
は、以下のような式（１）に基づき算出されても良い。
はその組み合わせである。または、関数ｆおよびｇは、
キーデータｋに対するビット演算であってもよい。たと
えば、キーデータｋはＮビットのデータであるとし、キ
ーデータｋのｉビット目の値をｋｉとする。また、関数
ｆの値ｆ（ｋ）はＭビットのデータであるとし、値ｆ
（ｋ）のｉビット目の値をｙｉとすると、値ｆ（ｋ）
は、以下のような式（１）に基づき算出されても良い。
【００５１】
【数１】
【００５２】以上説明したカード型記憶システム８で
は、不正行為者が、正規のカード型データ記憶装置１０
と、正規の端末装置４０との間の通信を盗み見できたと
しても、カード型データ記憶装置１０から端末装置４０
へ送信されるデータは、キーデータｋおよび値ｇ（ｋ）
の各ビットが並べ替えられたデータである。しかも、キ
ーデータｋおよび値ｇ（ｋ）のビット長ならびに各ビッ
トの並べ替え方法は公開されていない。このため、不正
行為者は、キーデータｋを得ることができず、これにと
もない、キーデータｋと関数ｆの値ｆ（ｋ）との関係を
知ることができない。よって、不正行為者は、キーデー
タｋを受信したら、それに対する関数ｆの値ｆ（ｋ）を
送信するような偽の端末装置４０を作成することができ
ず、カード型データ記憶装置１０のメモリブロック１８
に記憶されたデータを盗み見することはできない。
は、不正行為者が、正規のカード型データ記憶装置１０
と、正規の端末装置４０との間の通信を盗み見できたと
しても、カード型データ記憶装置１０から端末装置４０
へ送信されるデータは、キーデータｋおよび値ｇ（ｋ）
の各ビットが並べ替えられたデータである。しかも、キ
ーデータｋおよび値ｇ（ｋ）のビット長ならびに各ビッ
トの並べ替え方法は公開されていない。このため、不正
行為者は、キーデータｋを得ることができず、これにと
もない、キーデータｋと関数ｆの値ｆ（ｋ）との関係を
知ることができない。よって、不正行為者は、キーデー
タｋを受信したら、それに対する関数ｆの値ｆ（ｋ）を
送信するような偽の端末装置４０を作成することができ
ず、カード型データ記憶装置１０のメモリブロック１８
に記憶されたデータを盗み見することはできない。
【００５３】また、不正行為者が、キーデータｋおよび
値ｇ（ｋ）の各ビットが並べ替えられたデータと値ｆ
（ｋ）との関係を調べようとしても、上記並べ替えられ
たデータのビット長がわからないため、上記並べ替えら
れたデータの取り得る値の数がわからない。よって、不
正行為者は、上記並べ替えられたデータと値ｆ（ｋ）と
の組み合わせをいくつ抽出すればよいかがわからず、延
々とデータを取りつづけることになる。このため、不正
行為者は、関数ｆの形を知ることができない。
値ｇ（ｋ）の各ビットが並べ替えられたデータと値ｆ
（ｋ）との関係を調べようとしても、上記並べ替えられ
たデータのビット長がわからないため、上記並べ替えら
れたデータの取り得る値の数がわからない。よって、不
正行為者は、上記並べ替えられたデータと値ｆ（ｋ）と
の組み合わせをいくつ抽出すればよいかがわからず、延
々とデータを取りつづけることになる。このため、不正
行為者は、関数ｆの形を知ることができない。
【００５４】さらに、不正行為者が、いくつかの上記並
べ替えられたデータおよび値ｆ（ｋ）より、関数ｆの形
を類推しようと考えた場合であっても、その類推は困難
である。なぜならば、上記並べ替えられたデータのビッ
ト数をＬビットとし、キーデータｋのビット数をＭビッ
トとした場合（Ｌ＞Ｍ）、上記並べ替えられたデータは
２のＬ乗個の値を取ることができるにもかかわらず、実
際に取ることができる値は２のＭ乗個である。このた
め、上記並べ替えられたデータには、実際に取ることの
ない値（特異点）が多くなり、関数ｆの形を類推するこ
とは困難である。
べ替えられたデータおよび値ｆ（ｋ）より、関数ｆの形
を類推しようと考えた場合であっても、その類推は困難
である。なぜならば、上記並べ替えられたデータのビッ
ト数をＬビットとし、キーデータｋのビット数をＭビッ
トとした場合（Ｌ＞Ｍ）、上記並べ替えられたデータは
２のＬ乗個の値を取ることができるにもかかわらず、実
際に取ることができる値は２のＭ乗個である。このた
め、上記並べ替えられたデータには、実際に取ることの
ない値（特異点）が多くなり、関数ｆの形を類推するこ
とは困難である。
【００５５】よって、本実施の形態のカード型記憶シス
テム８によれば、第三者はカード型データ記憶装置１０
に記憶されたデータの盗み見を容易に行なうことができ
ず、データの機密性を高くすることができる。
テム８によれば、第三者はカード型データ記憶装置１０
に記憶されたデータの盗み見を容易に行なうことができ
ず、データの機密性を高くすることができる。
【００５６】［実施の形態２］図５を参照して、実施の
形態２に係るカード型記憶システム７２は、後述するカ
ード型データ記憶装置７４との間でデータの読書きを行
なうための端末装置７６と、端末装置７６の内部に装着
され、データを記憶するためのカード型データ記憶装置
７４とを含む。
形態２に係るカード型記憶システム７２は、後述するカ
ード型データ記憶装置７４との間でデータの読書きを行
なうための端末装置７６と、端末装置７６の内部に装着
され、データを記憶するためのカード型データ記憶装置
７４とを含む。
【００５７】カード型データ記憶装置７２および端末装
置７６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
置７６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
【００５８】図６を参照して、カード型データ記憶装置
７４および端末装置７６間でのコネクション確立処理に
ついて説明する。
７４および端末装置７６間でのコネクション確立処理に
ついて説明する。
【００５９】カード型データ記憶装置７４は、Ｓ２〜Ｓ
６の処理を行なう。これらの処理は、図４を参照して説
明したものと同様であるため、説明は繰返さない。Ｓ６
の処理の後、カード型データ記憶装置７４のＣＰＵブロ
ック１４は、キーデータｋおよび値ｇ（ｋ）からなる平
文Ｐを、鍵ｓを用いた暗号関数Ｆｓを用いて暗号化し、
暗号文Ｃを得る（Ｓ７）。ＣＰＵブロック１４は、暗号
文Ｃを変数レジスタ２６に書込む（Ｓ９）。Ｓ９の処理
の後、カード型データ記憶装置７４は、Ｓ１０〜Ｓ１６
の処理を行なう。これらの処理は、図４を参照して説明
したものと同様であるため、説明は繰返さない。
６の処理を行なう。これらの処理は、図４を参照して説
明したものと同様であるため、説明は繰返さない。Ｓ６
の処理の後、カード型データ記憶装置７４のＣＰＵブロ
ック１４は、キーデータｋおよび値ｇ（ｋ）からなる平
文Ｐを、鍵ｓを用いた暗号関数Ｆｓを用いて暗号化し、
暗号文Ｃを得る（Ｓ７）。ＣＰＵブロック１４は、暗号
文Ｃを変数レジスタ２６に書込む（Ｓ９）。Ｓ９の処理
の後、カード型データ記憶装置７４は、Ｓ１０〜Ｓ１６
の処理を行なう。これらの処理は、図４を参照して説明
したものと同様であるため、説明は繰返さない。
【００６０】一方、Ｓ９の処理で変数レジスタ２６に暗
号文Ｃが書込まれると、端末装置７６のＣＰＵ４４は、
Ｉ／Ｏインタフェース４２を介して暗号文Ｃを読込む
（Ｓ２１）。ＣＰＵ４４は、読込んだ暗号文Ｃを、Ｓ７
の処理で用いられたものと同一の鍵ｓを用いた解読関数
Ｇｓにより解読し、キーデータｋおよび値ｇ（ｋ）から
なる平文Ｐを取得する（Ｓ２３）。なお、解読関数Ｇｓ
は、暗号関数Ｆｓの逆関数である。その後、端末装置７
６ではＳ２４〜Ｓ３６の処理が行なわれるが、これらの
処理は、図４を参照して説明したものと同様であるた
め、説明は繰返さない。
号文Ｃが書込まれると、端末装置７６のＣＰＵ４４は、
Ｉ／Ｏインタフェース４２を介して暗号文Ｃを読込む
（Ｓ２１）。ＣＰＵ４４は、読込んだ暗号文Ｃを、Ｓ７
の処理で用いられたものと同一の鍵ｓを用いた解読関数
Ｇｓにより解読し、キーデータｋおよび値ｇ（ｋ）から
なる平文Ｐを取得する（Ｓ２３）。なお、解読関数Ｇｓ
は、暗号関数Ｆｓの逆関数である。その後、端末装置７
６ではＳ２４〜Ｓ３６の処理が行なわれるが、これらの
処理は、図４を参照して説明したものと同様であるた
め、説明は繰返さない。
【００６１】以上説明したカード型記憶システム７２で
は、不正行為者が、正規のカード型データ記憶装置７４
と、正規の端末装置７６との間の通信を盗み見できたと
しても、カード型データ記憶装置７４の変数レジスタ２
６に書込まれるキーデータｋおよび値ｇ（ｋ）は暗号化
されている。このため、不正行為者は、キーデータｋを
得ることができず、これにともない、キーデータｋと関
数ｆの値ｆ（ｋ）との関係を知ることができない。よっ
て、不正な端末装置７６を作成することができず、カー
ド型データ記憶装置７４のメモリブロック１８に記憶さ
れたデータも盗み見されることはない。
は、不正行為者が、正規のカード型データ記憶装置７４
と、正規の端末装置７６との間の通信を盗み見できたと
しても、カード型データ記憶装置７４の変数レジスタ２
６に書込まれるキーデータｋおよび値ｇ（ｋ）は暗号化
されている。このため、不正行為者は、キーデータｋを
得ることができず、これにともない、キーデータｋと関
数ｆの値ｆ（ｋ）との関係を知ることができない。よっ
て、不正な端末装置７６を作成することができず、カー
ド型データ記憶装置７４のメモリブロック１８に記憶さ
れたデータも盗み見されることはない。
【００６２】また、キーデータｋ、値ｇ（ｋ）および暗
号化されたデータのそれぞれのビット長はいずれも公開
されていない。このため、不正行為者が、暗号化された
データと値ｆ（ｋ）との関係を調べようとしても、上記
暗号化されたデータのビット長がわからないため、上記
暗号化されたデータの取り得る値の数がわからない。よ
って、不正行為者は、上記暗号化されたデータと値ｆ
（ｋ）との組み合わせをいくつ抽出すればよいかがわか
らず、延々とデータを取りつづけることになる。このた
め、不正行為者は、関数ｆの形を知ることができない。
号化されたデータのそれぞれのビット長はいずれも公開
されていない。このため、不正行為者が、暗号化された
データと値ｆ（ｋ）との関係を調べようとしても、上記
暗号化されたデータのビット長がわからないため、上記
暗号化されたデータの取り得る値の数がわからない。よ
って、不正行為者は、上記暗号化されたデータと値ｆ
（ｋ）との組み合わせをいくつ抽出すればよいかがわか
らず、延々とデータを取りつづけることになる。このた
め、不正行為者は、関数ｆの形を知ることができない。
【００６３】よって、本実施の形態のカード型記憶シス
テム７２によれば、第三者はカード型データ記憶装置７
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
テム７２によれば、第三者はカード型データ記憶装置７
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
【００６４】［実施の形態３］図７を参照して、実施の
形態３に係るカード型記憶システム８２は、後述するカ
ード型データ記憶装置８４との間でデータの読書きを行
なうための端末装置８６と、端末装置８６の内部に装着
され、データを記憶するためのカード型データ記憶装置
８４とを含む。
形態３に係るカード型記憶システム８２は、後述するカ
ード型データ記憶装置８４との間でデータの読書きを行
なうための端末装置８６と、端末装置８６の内部に装着
され、データを記憶するためのカード型データ記憶装置
８４とを含む。
【００６５】カード型データ記憶装置８２および端末装
置８６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
置８６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
【００６６】図８を参照して、カード型データ記憶装置
８４および端末装置８６間でのコネクション確立処理に
ついて説明する。
８４および端末装置８６間でのコネクション確立処理に
ついて説明する。
【００６７】カード型データ記憶装置８４が端末装置８
６に装着されると、端末装置８６からカード型データ記
憶装置８４に電源が供給され、パワーオンリセット回路
１２よりリセット信号が出力される（Ｓ２）。ＣＰＵブ
ロック１４は、パワーオンリセット回路１２より出力さ
れるリセット信号に応答して、カウンタｉを０に設定す
る（Ｓ４２）。なお、カウンタｉは、ＲＡＭ１６に設け
られているものとする。ＣＰＵブロック１４は、擬似乱
数を発生させる（Ｓ４４）。ここで、ｉ番目に発生した
擬似乱数をキーデータｋｉとする。ＣＰＵブロック１４
は、キーデータｋｉを引数とし、予め定められた関数ｇ
ｉの値ｇｉ（ｋｉ）を計算する（Ｓ４６）。なお、関数
ｇｉは、カウンタｉの値ごとに設けられている。ＣＰＵ
ブロック１４は、キーデータｋｉおよび値ｇｉ（ｋｉ）
の各ビットを予め定められた並べ替え方法に従い並べ替
え、変数レジスタ２６に書込む（Ｓ４８）。それととも
に、ＣＰＵブロック１４は、ステータスレジスタ（図示
せず）に、変数レジスタ２６にデータを書込んだことを
示すフラグをセットする。ステータスレジスタにフラグ
がセットされると、図示しない信号線よりレディ信号が
出力される。ここで、変数レジスタ２６に書込まれるキ
ーデータｋｉおよび値ｇｉ（ｋｉ）のそれぞれのビット
長、ならびに各ビットの並べ替え方法は、カード型デー
タ記憶装置８４および端末装置８６の間の秘密事項とな
っており、第三者には明示されていないものとする。Ｃ
ＰＵブロック１４は、キーデータｋｉを引数とし、予め
定められた関数ｆｉの値ｆｉ（ｋｉ）を計算する（Ｓ５
０）。関数ｆｉは、カウンタｉの値ごとに設けられてい
る。
６に装着されると、端末装置８６からカード型データ記
憶装置８４に電源が供給され、パワーオンリセット回路
１２よりリセット信号が出力される（Ｓ２）。ＣＰＵブ
ロック１４は、パワーオンリセット回路１２より出力さ
れるリセット信号に応答して、カウンタｉを０に設定す
る（Ｓ４２）。なお、カウンタｉは、ＲＡＭ１６に設け
られているものとする。ＣＰＵブロック１４は、擬似乱
数を発生させる（Ｓ４４）。ここで、ｉ番目に発生した
擬似乱数をキーデータｋｉとする。ＣＰＵブロック１４
は、キーデータｋｉを引数とし、予め定められた関数ｇ
ｉの値ｇｉ（ｋｉ）を計算する（Ｓ４６）。なお、関数
ｇｉは、カウンタｉの値ごとに設けられている。ＣＰＵ
ブロック１４は、キーデータｋｉおよび値ｇｉ（ｋｉ）
の各ビットを予め定められた並べ替え方法に従い並べ替
え、変数レジスタ２６に書込む（Ｓ４８）。それととも
に、ＣＰＵブロック１４は、ステータスレジスタ（図示
せず）に、変数レジスタ２６にデータを書込んだことを
示すフラグをセットする。ステータスレジスタにフラグ
がセットされると、図示しない信号線よりレディ信号が
出力される。ここで、変数レジスタ２６に書込まれるキ
ーデータｋｉおよび値ｇｉ（ｋｉ）のそれぞれのビット
長、ならびに各ビットの並べ替え方法は、カード型デー
タ記憶装置８４および端末装置８６の間の秘密事項とな
っており、第三者には明示されていないものとする。Ｃ
ＰＵブロック１４は、キーデータｋｉを引数とし、予め
定められた関数ｆｉの値ｆｉ（ｋｉ）を計算する（Ｓ５
０）。関数ｆｉは、カウンタｉの値ごとに設けられてい
る。
【００６８】一方、端末装置８６のＣＰＵ４４はレディ
信号を受信し、Ｓ４８の処理で変数レジスタ２６にキー
データｋｉおよび値ｇｉ（ｋｉ）が書込まれたことを知
る。これらのデータが変数レジスタ２６に書込まれる
と、端末装置８６のＣＰＵ４４は、Ｉ／Ｏインタフェー
ス４２を介してこれらのデータを読込む（Ｓ６２）。Ｃ
ＰＵ４４は、読込んだキーデータｋｉを引数として、Ｓ
４６の処理で用いられたのと同一の関数ｇｉの値ｇｉ
（ｋ）を計算する（Ｓ６４）。なお、端末装置８６のＲ
ＡＭ４８には、カード型データ記憶装置８４と同様カウ
ンタｉが設けられている。ＲＡＭ４８に設けられたカウ
ンタｉは、ＣＰＵ４４がＩ／Ｏインタフェース４２を介
してデータを読込んだときに１つインクリメントされ
る。また、カウンタｉは、カード型データ記憶装置８４
が端末装置８６に装着された時点で０にリセットされて
いるものとする。ＣＰＵ４４は、変数レジスタ２６より
読込んだ値ｇｉ（ｋｉ）と、自身が計算した値ｇｉ（ｋ
ｉ）とを比較する（Ｓ６６）。両者が異なれば（Ｓ６８
でＮＯ）、ＣＰＵ４４は、カード型データ記憶装置８４
へのアクセスを停止させる（Ｓ３６）。両者が同じであ
れば（Ｓ６８でＹＥＳ）、ＣＰＵ４４は、キーデータｋ
ｉを引数として、Ｓ５０の処理で用いられたのと同一の
関数ｆｉの値ｆｉ（ｋｉ）を計算する（Ｓ７０）。ＣＰ
Ｕ４４は、値ｆｉ（ｋｉ）を変数レジスタ２６に書込み
（Ｓ７２）、コマンドレジスタ２４にロック解除のコマ
ンドを書込む（Ｓ３４）。
信号を受信し、Ｓ４８の処理で変数レジスタ２６にキー
データｋｉおよび値ｇｉ（ｋｉ）が書込まれたことを知
る。これらのデータが変数レジスタ２６に書込まれる
と、端末装置８６のＣＰＵ４４は、Ｉ／Ｏインタフェー
ス４２を介してこれらのデータを読込む（Ｓ６２）。Ｃ
ＰＵ４４は、読込んだキーデータｋｉを引数として、Ｓ
４６の処理で用いられたのと同一の関数ｇｉの値ｇｉ
（ｋ）を計算する（Ｓ６４）。なお、端末装置８６のＲ
ＡＭ４８には、カード型データ記憶装置８４と同様カウ
ンタｉが設けられている。ＲＡＭ４８に設けられたカウ
ンタｉは、ＣＰＵ４４がＩ／Ｏインタフェース４２を介
してデータを読込んだときに１つインクリメントされ
る。また、カウンタｉは、カード型データ記憶装置８４
が端末装置８６に装着された時点で０にリセットされて
いるものとする。ＣＰＵ４４は、変数レジスタ２６より
読込んだ値ｇｉ（ｋｉ）と、自身が計算した値ｇｉ（ｋ
ｉ）とを比較する（Ｓ６６）。両者が異なれば（Ｓ６８
でＮＯ）、ＣＰＵ４４は、カード型データ記憶装置８４
へのアクセスを停止させる（Ｓ３６）。両者が同じであ
れば（Ｓ６８でＹＥＳ）、ＣＰＵ４４は、キーデータｋ
ｉを引数として、Ｓ５０の処理で用いられたのと同一の
関数ｆｉの値ｆｉ（ｋｉ）を計算する（Ｓ７０）。ＣＰ
Ｕ４４は、値ｆｉ（ｋｉ）を変数レジスタ２６に書込み
（Ｓ７２）、コマンドレジスタ２４にロック解除のコマ
ンドを書込む（Ｓ３４）。
【００６９】コマンドレジスタ２４にロック解除のコマ
ンドが書込まれると、コマンド制御ブロック２２は割込
み信号を発生する。割込み信号に応答して、ＣＰＵブロ
ック１４は、自身が計算した値ｆｉ（ｋｉ）と、変数レ
ジスタ２６に書込まれた値ｆｉ（ｋｉ）とを比較する
（Ｓ５２）。両者が一致しなければ（Ｓ５４でＮＯ）、
ＣＰＵブロック１４は、以降の処理での端末装置８６か
らのアクセスを禁止し、ロック状態とする（Ｓ１８）。
すなわち、以降の処理で端末装置８６からのアクセスが
あったとしても、無視する。両者が一致すれば（Ｓ５４
でＹＥＳ）、ＣＰＵブロック１４は、カウンタｉを１つ
インクリメントする（Ｓ５６）。ＣＰＵブロック１４
は、カウンタｉが予め定められた値ｉｍａｘに到達した
か否かを判断する（Ｓ５８）。カウンタｉが値ｉｍａｘ
に到達していなければ（Ｓ５８でＮＯ）、インクリメン
トされたカウンタｉに対してＳ４４以降の処理を繰り返
す。カウンタｉが値ｉｍａｘに到達していれば、すなわ
ち、カード型データ記憶装置８４と端末装置８６との間
で、値ｇｉ（ｋｉ）および値ｆｉ（ｋｉ）の照合がｉｍ
ａｘ回行われており、そのいずれもが成功していれば、
カード型データ記憶装置８４は、以降の処理での端末装
置８６からのアクセスを許可する（Ｓ１６）。
ンドが書込まれると、コマンド制御ブロック２２は割込
み信号を発生する。割込み信号に応答して、ＣＰＵブロ
ック１４は、自身が計算した値ｆｉ（ｋｉ）と、変数レ
ジスタ２６に書込まれた値ｆｉ（ｋｉ）とを比較する
（Ｓ５２）。両者が一致しなければ（Ｓ５４でＮＯ）、
ＣＰＵブロック１４は、以降の処理での端末装置８６か
らのアクセスを禁止し、ロック状態とする（Ｓ１８）。
すなわち、以降の処理で端末装置８６からのアクセスが
あったとしても、無視する。両者が一致すれば（Ｓ５４
でＹＥＳ）、ＣＰＵブロック１４は、カウンタｉを１つ
インクリメントする（Ｓ５６）。ＣＰＵブロック１４
は、カウンタｉが予め定められた値ｉｍａｘに到達した
か否かを判断する（Ｓ５８）。カウンタｉが値ｉｍａｘ
に到達していなければ（Ｓ５８でＮＯ）、インクリメン
トされたカウンタｉに対してＳ４４以降の処理を繰り返
す。カウンタｉが値ｉｍａｘに到達していれば、すなわ
ち、カード型データ記憶装置８４と端末装置８６との間
で、値ｇｉ（ｋｉ）および値ｆｉ（ｋｉ）の照合がｉｍ
ａｘ回行われており、そのいずれもが成功していれば、
カード型データ記憶装置８４は、以降の処理での端末装
置８６からのアクセスを許可する（Ｓ１６）。
【００７０】以上説明したカード型記憶システム８２で
は、実施の形態１に係るカード型記憶システム８の作
用、効果に加えて、値ｇｉ（ｋｉ）および値ｆｉ（ｋ
ｉ）の照合が複数回行われる。また、キーコードｋｉな
らびに関数ｇｉおよびｆｉは、毎回異なるものが用いら
れる。このため、不正行為者が偽の端末装置８６を作成
し、カード型データ記憶装置８４に記憶されたデータを
盗み見することは極めて困難となる。
は、実施の形態１に係るカード型記憶システム８の作
用、効果に加えて、値ｇｉ（ｋｉ）および値ｆｉ（ｋ
ｉ）の照合が複数回行われる。また、キーコードｋｉな
らびに関数ｇｉおよびｆｉは、毎回異なるものが用いら
れる。このため、不正行為者が偽の端末装置８６を作成
し、カード型データ記憶装置８４に記憶されたデータを
盗み見することは極めて困難となる。
【００７１】よって、本実施の形態のカード型記憶シス
テム８２によれば、第三者はカード型データ記憶装置８
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
テム８２によれば、第三者はカード型データ記憶装置８
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
【００７２】［実施の形態４］図９を参照して、実施の
形態４に係るカード型記憶システム９２は、後述するカ
ード型データ記憶装置９４との間でデータの読書きを行
なうための端末装置９６と、端末装置９６の内部に装着
され、データを記憶するためのカード型データ記憶装置
９４とを含む。
形態４に係るカード型記憶システム９２は、後述するカ
ード型データ記憶装置９４との間でデータの読書きを行
なうための端末装置９６と、端末装置９６の内部に装着
され、データを記憶するためのカード型データ記憶装置
９４とを含む。
【００７３】カード型データ記憶装置９２および端末装
置９６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
置９６のハードウェア構成は、図２および図３を参照し
て説明したカード型データ記憶装置１０および端末装置
４０のハードウェア構成とそれぞれ同様である。このた
め、これらの説明は繰返さない。
【００７４】図１０を参照して、カード型データ記憶装
置９４および端末装置９６間でのコネクション確立処理
について説明する。
置９４および端末装置９６間でのコネクション確立処理
について説明する。
【００７５】カード型データ記憶装置９４は、Ｓ２およ
びＳ４２〜Ｓ４６の処理を行なう。これらの処理は、図
８を参照して説明したものと同様であるため、説明は繰
返さない。Ｓ４６の処理の後、カード型データ記憶装置
９４のＣＰＵブロック１４は、キーデータｋｉおよび値
ｇｉ（ｋｉ）からなる平文Ｐｉを、鍵ｓを用いた暗号関
数Ｆｓを用いて暗号化し、暗号文Ｃｉを得る（Ｓ４
７）。ＣＰＵブロック１４は、暗号文Ｃｉを変数レジス
タ２６に書込む（Ｓ４９）。Ｓ４９の処理の後、カード
型データ記憶装置９４は、Ｓ５０〜Ｓ５８およびＳ１６
〜Ｓ１８の処理を行なう。これらの処理は、図８を参照
して説明したものと同様であるため、説明は繰返さな
い。
びＳ４２〜Ｓ４６の処理を行なう。これらの処理は、図
８を参照して説明したものと同様であるため、説明は繰
返さない。Ｓ４６の処理の後、カード型データ記憶装置
９４のＣＰＵブロック１４は、キーデータｋｉおよび値
ｇｉ（ｋｉ）からなる平文Ｐｉを、鍵ｓを用いた暗号関
数Ｆｓを用いて暗号化し、暗号文Ｃｉを得る（Ｓ４
７）。ＣＰＵブロック１４は、暗号文Ｃｉを変数レジス
タ２６に書込む（Ｓ４９）。Ｓ４９の処理の後、カード
型データ記憶装置９４は、Ｓ５０〜Ｓ５８およびＳ１６
〜Ｓ１８の処理を行なう。これらの処理は、図８を参照
して説明したものと同様であるため、説明は繰返さな
い。
【００７６】一方、Ｓ４９の処理で変数レジスタ２６に
暗号文Ｃｉが書込まれると、端末装置９６のＣＰＵ４４
は、Ｉ／Ｏインタフェース４２を介して暗号文Ｃｉを読
込む（Ｓ６１）。ＣＰＵ４４は、読込んだ暗号文Ｃｉ
を、Ｓ４７の処理で用いられたものと同一の鍵ｓを用い
た解読関数Ｇｓにより解読し、キーデータｋｉおよび値
ｇｉ（ｋｉ）からなる平文Ｐを取得する（Ｓ６３）。な
お、解読関数Ｇｓは、暗号関数Ｆｓの逆関数である。そ
の後、端末装置９６ではＳ６４〜Ｓ７２およびＳ３４〜
Ｓ３６の処理が行なわれるが、これらの処理は、図８を
参照して説明したものと同様であるため、説明は繰返さ
ない。
暗号文Ｃｉが書込まれると、端末装置９６のＣＰＵ４４
は、Ｉ／Ｏインタフェース４２を介して暗号文Ｃｉを読
込む（Ｓ６１）。ＣＰＵ４４は、読込んだ暗号文Ｃｉ
を、Ｓ４７の処理で用いられたものと同一の鍵ｓを用い
た解読関数Ｇｓにより解読し、キーデータｋｉおよび値
ｇｉ（ｋｉ）からなる平文Ｐを取得する（Ｓ６３）。な
お、解読関数Ｇｓは、暗号関数Ｆｓの逆関数である。そ
の後、端末装置９６ではＳ６４〜Ｓ７２およびＳ３４〜
Ｓ３６の処理が行なわれるが、これらの処理は、図８を
参照して説明したものと同様であるため、説明は繰返さ
ない。
【００７７】上説説明したカード型記憶システム９２で
は、実施の形態２に係るカード型記憶システム７２の作
用、効果に加えて、値ｇｉ（ｋｉ）および値ｆｉ（ｋ
ｉ）の照合が複数回行われる。また、キーコードｋｉな
らびに関数ｇｉおよびｆｉは、毎回異なるものが用いら
れる。このため、不正行為者が偽の端末装置９６を作成
し、カード型データ記憶装置９４に記憶されたデータを
盗み見することは極めて困難となる。
は、実施の形態２に係るカード型記憶システム７２の作
用、効果に加えて、値ｇｉ（ｋｉ）および値ｆｉ（ｋ
ｉ）の照合が複数回行われる。また、キーコードｋｉな
らびに関数ｇｉおよびｆｉは、毎回異なるものが用いら
れる。このため、不正行為者が偽の端末装置９６を作成
し、カード型データ記憶装置９４に記憶されたデータを
盗み見することは極めて困難となる。
【００７８】よって、本実施の形態のカード型記憶シス
テム９２によれば、第三者はカード型データ記憶装置９
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
テム９２によれば、第三者はカード型データ記憶装置９
４に記憶されたデータの盗み見を容易に行なうことがで
きず、データの機密性を高くすることができる。
【００７９】上述の実施形態ではカード型データ記憶装
置および端末装置からなるカード型記憶システムに関し
て説明を行なったが、相互に接続されることにより、予
め定められた機能を実現する複数の処理装置からなるシ
ステムであれば、上記の構成には限定されない。
置および端末装置からなるカード型記憶システムに関し
て説明を行なったが、相互に接続されることにより、予
め定められた機能を実現する複数の処理装置からなるシ
ステムであれば、上記の構成には限定されない。
【００８０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００８１】
【発明の効果】請求項１〜７に記載の発明によると、第
三者が不正な処理を行なうことができない処理システム
を提供することができる。
三者が不正な処理を行なうことができない処理システム
を提供することができる。
【００８２】請求項８〜１３に記載の発明によると、第
三者が不正な処理を行なうことができない処理システム
で用いられるデータ処理装置を提供することができる。
三者が不正な処理を行なうことができない処理システム
で用いられるデータ処理装置を提供することができる。
【００８３】請求項１４〜１６に記載の発明によると、
第三者が不正な処理を行なうことができない処理システ
ムで用いられるデータアクセス装置を提供することがで
きる。
第三者が不正な処理を行なうことができない処理システ
ムで用いられるデータアクセス装置を提供することがで
きる。
【図１】 実施の形態１に係るカード型記憶システム８
の模式図である。
の模式図である。
【図２】 実施の形態１に係るカード型データ記憶装置
１０の構成を示すブロック図である。
１０の構成を示すブロック図である。
【図３】 実施の形態１に係る端末装置４０の構成を示
すブロック図である。
すブロック図である。
【図４】 実施の形態１に係るカード型データ記憶装置
１０および端末装置４０間でのコネクション確立処理の
フローチャートである。
１０および端末装置４０間でのコネクション確立処理の
フローチャートである。
【図５】 実施の形態２に係るカード型記憶システム７
２の模式図である。
２の模式図である。
【図６】 実施の形態２に係るカード型データ記憶装置
７４および端末装置７６間でのコネクション確立処理の
フローチャートである。
７４および端末装置７６間でのコネクション確立処理の
フローチャートである。
【図７】 実施の形態３に係るカード型記憶システム８
２の模式図である。
２の模式図である。
【図８】 実施の形態３に係るカード型データ記憶装置
８４および端末装置８６間でのコネクション確立処理の
フローチャートである。
８４および端末装置８６間でのコネクション確立処理の
フローチャートである。
【図９】 実施の形態４に係るカード型記憶システム９
２の模式図である。
２の模式図である。
【図１０】 実施の形態４に係るカード型データ記憶装
置９４および端末装置９６間でのコネクション確立処理
のフローチャートである。
置９４および端末装置９６間でのコネクション確立処理
のフローチャートである。
【図１１】 従来のＩＣカード６２とデバイス６０との
間の相手認証方法を説明するための図である。
間の相手認証方法を説明するための図である。
８，７２，８２，９２ カード型記憶システム、１０，
７４，８４，９４ カード型データ記憶装置、１２ パ
ワーオンリセット回路、１４ ＣＰＵブロック、１６
ＲＡＭ、１７ ＲＯＭ、１８ メモリブロック、２０
アドレスデコーダ、２２ コマンド制御ブロック、２４
コマンドレジスタ、２６ 変数レジスタ、２８ デー
タ転送制御ブロック、３０ データレジスタ、４０，７
６，８６，９６ 端末装置、４２ Ｉ／Ｏインタフェー
ス、４４ ＣＰＵ、４６ ＲＯＭ、４８ ＲＡＭ。
７４，８４，９４ カード型データ記憶装置、１２ パ
ワーオンリセット回路、１４ ＣＰＵブロック、１６
ＲＡＭ、１７ ＲＯＭ、１８ メモリブロック、２０
アドレスデコーダ、２２ コマンド制御ブロック、２４
コマンドレジスタ、２６ 変数レジスタ、２８ デー
タ転送制御ブロック、３０ データレジスタ、４０，７
６，８６，９６ 端末装置、４２ Ｉ／Ｏインタフェー
ス、４４ ＣＰＵ、４６ ＲＯＭ、４８ ＲＡＭ。
Claims (16)
- 【請求項１】 相互に接続されることにより、予め定め
られた機能を実現するデータ処理装置およびデータアク
セス装置を含む処理システムであって、 前記データ処理装置は、 データを選択するデータ選択部と、 前記データ選択部に接続され、選択されたデータを、予
め定められた方法に従い変換する第１変換部と、 前記第１変換部に接続され、変換後のデータを前記デー
タアクセス装置へ送信する第１送信部と、 前記データアクセス装置よりデータを受信する第１受信
部と、 前記データ選択部に接続され、前記選択されたデータ
を、予め定められた方法に従い変換する第２変換部と、 前記第１受信部および前記第２変換部に接続され、前記
第１受信部および前記第２変換部の出力を比較し、比較
結果に応答して、前記データ処理装置の動作を決定する
第１動作決定部とを含み、 前記データアクセス装置は、 前記第１送信部に接続され、前記第１送信部の出力を受
信する第２受信部と、 前記第２受信部に接続され、前記第２受信部の出力を予
め定められた方法に従い変換する第３変換部と、 前記第２受信部および前記第３変換部に接続され、前記
第３変換部の出力と、前記第２の受信部の出力より規定
されるデータとの比較を行なう第１比較部と、 前記第２受信部に接続され、前記第２受信部の出力を予
め定められた方法に従い変換する第４変換部と、 前記第１比較部および前記第４変換部に接続され、比較
結果に応じて、前記データアクセス装置の動作を決定
し、前記第４変換部の出力を前記データ処理装置へ送信
する第２動作決定部とを含む、処理システム。 - 【請求項２】 前記第１変換部は、前記データ選択部に
接続され、前記選択されたデータを予め定められた第１
の方法に従い変換する第５変換部と、 前記データ選択部および前記第５変換部に接続され、前
記データ選択部および前記第５変換部の出力を予め定め
られた変換方法に従い変換する第６変換部とを含み、 前記３変換部は、前記第２の受信部に接続され、前記第
２受信部の出力より前記選択されたデータを抽出し、前
記選択されたデータを前記第１の方法に従い変換する第
７変換部を含み、 前記第１比較部は、前記第２受信部および前記第７変換
部に接続され、前記第２受信部の出力より前記第１の方
法に従い変換されたデータを抽出し、前記第７の変換部
の出力との比較を行なう第２比較部を含む、請求項１に
記載の処理システム。 - 【請求項３】 前記第６変換部は、前記データ選択部お
よび前記第５変換部に接続され、前記データ選択部およ
び前記第５変換部の出力の各ビットを所定の並べ替え方
法に従い並べ替える変換並べ替え部を含む、請求項２に
記載の処理システム。 - 【請求項４】 前記第６変換部は、前記データ選択部お
よび前記第５変換部に接続され、前記データ選択部およ
び前記第５変換部の出力を暗号化する暗号化部を含み、 前記第２受信部は、前記第１送信部に接続され、前記第
１送信部の出力を受信し、復号化する受信復号部を含
む、請求項２に記載の処理システム。 - 【請求項５】 前記第１動作決定部は、前記第１受信部
および前記第２変換部に接続され、予め定められた条件
が成立するまで前記第１受信部および前記第２変換部の
出力を比較し、その比較結果に応答して、前記データ処
理装置の動作を決定する第３動作決定部を含む、請求項
１〜４のいずれかに記載の処理システム。 - 【請求項６】 前記第１変換部、前記第２変換部、前記
第３変換部および前記第４変換部の各々の変換方法は、
変換を行なうごとに異なる、請求項５に記載の処理シス
テム。 - 【請求項７】 前記第４変換部は、前記第２受信部に接
続され、前記第２受信部の出力より前記選択されたデー
タを抽出し、前記選択されたデータを前記第２変換部の
変換方法と同一の変換方法に基づき変換する抽出変換部
を含む、請求項１〜５のいずれかに記載の処理システ
ム。 - 【請求項８】 相互に接続されることにより、予め定め
られた機能を実現するデータ処理装置およびデータアク
セス装置を含む処理システムで用いられるデータ処理装
置であって、 データを選択するデータ選択部と、 前記データ選択部に接続され、選択されたデータを、予
め定められた方法に従い変換する第１変換部と、 前記第１変換部に接続され、変換後のデータを前記デー
タアクセス装置へ送信する第１送信部と、 前記データアクセス装置よりデータを受信する第１受信
部と、 前記データ選択部に接続され、前記選択されたデータ
を、予め定められた方法に従い変換する第２変換部と、 前記第１受信部および前記第２変換部に接続され、前記
第１受信部および前記第２変換部の出力を比較し、比較
結果に応答して、前記データ処理装置の動作を決定する
第１動作決定部とを含む、データ処理装置。 - 【請求項９】 前記第１変換部は、前記データ選択部に
接続され、前記選択されたデータを予め定められた第１
の方法に従い変換する第３変換部と、 前記データ選択部および前記第３変換部に接続され、前
記データ選択部および前記第３変換部の出力を予め定め
られた変換方法に従い変換する第４変換部とを含む、請
求項８に記載のデータ処理装置。 - 【請求項１０】 前記第４変換部は、前記データ選択部
および前記第３変換部に接続され、前記データ選択部お
よび前記第３変換部の出力の各ビットを所定の並べ替え
方法に従い並べ替える変換並べ替え部を含む、請求項９
に記載のデータ処理装置。 - 【請求項１１】 前記第４変換部は、前記データ選択部
および前記第３変換部に接続され、前記データ選択部お
よび前記第３変換部の出力を暗号化する暗号化部を含
む、請求項９に記載のデータ処理装置。 - 【請求項１２】 前記第１動作決定部は、前記第１受信
部および前記第２変換部に接続され、予め定められた条
件が成立するまで前記第１受信部および前記第２変換部
の出力を比較し、その比較結果に応答して、前記データ
処理装置の動作を決定する第２動作決定部を含む、請求
項８〜１１のいずれかに記載のデータ処理装置。 - 【請求項１３】 前記第１変換部および前記第２変換部
の各々の変換方法の各々は、変換を行なうごとに異な
る、請求項１２に記載のデータ処理装置。 - 【請求項１４】 データを選択するデータ選択部と、前
記データ選択部に接続され、選択されたデータを、予め
定められた方法に従い変換する第１変換部と、前記第１
変換部に接続され、変換後のデータをデータアクセス装
置へ送信する第１送信部と、前記データアクセス装置よ
りデータを受信する第１受信部と、前記データ選択部に
接続され、前記選択されたデータを、予め定められた方
法に従い変換する第２変換部と、前記第１受信部および
前記第２変換部に接続され、前記第１受信部および前記
第２変換部の出力を比較し、比較結果に応答して、前記
データ処理装置の動作を決定する第１動作決定部とを含
むデータ処理装置と、 前記データ処理装置と相互に接続されることにより、予
め定められた機能を実現するデータアクセス装置とを含
む処理システムで用いられるデータアクセス装置であっ
て、 前記第１送信部に接続され、前記第１送信部の出力を受
信する第２受信部と、 前記第２受信部に接続され、前記第２受信部の出力を予
め定められた方法に従い変換する第３変換部と、 前記第２受信部および前記第３変換部に接続され、前記
第３変換部の出力と、前記第２の受信部の出力より規定
されるデータとの比較を行なう第１比較部と、 前記第２受信部に接続され、前記第２受信部の出力を予
め定められた方法に従い変換する第４変換部と、 前記第１比較部および前記第４変換部に接続され、比較
結果に応じて、前記データアクセス装置の動作を決定
し、前記第４変換部の出力を前記データ処理装置へ送信
する第２動作決定部とを含む、データアクセス装置。 - 【請求項１５】 前記第１変換部は、前記データ選択部
に接続され、前記選択されたデータを予め定められた第
１の方法に従い変換する第５変換部と、 前記データ選択部および前記第５変換部に接続され、前
記データ選択部および前記第５変換部の出力を予め定め
られた変換方法に従い変換する第６変換部とを含み、 前記３変換部は、前記第２の受信部に接続され、前記第
２受信部の出力より前記選択されたデータを抽出し、前
記選択されたデータを前記第１の方法に従い変換する第
７変換部を含み、 前記第１比較部は、前記第２受信部および前記第７変換
部に接続され、前記第２受信部の出力より前記第１の方
法に従い変換されたデータを抽出し、前記第７の変換部
の出力との比較を行なう第２比較部を含む、請求項１４
に記載のデータアクセス装置。 - 【請求項１６】 前記第６変換部は、前記データ選択部
および前記第５変換部に接続され、前記データ選択部お
よび前記第５変換部の出力を暗号化する暗号化部を含
み、 前記第２受信部は、前記データ処理装置に接続され、前
記データ処理装置より出力される暗号化されたデータを
受信し、受信したデータを復号化する受信復号部を含
む、請求項１５に記載のデータアクセス装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094771A JP2000293492A (ja) | 1999-04-01 | 1999-04-01 | データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置 |
| US09/400,186 US6477547B1 (en) | 1999-04-01 | 1999-09-21 | Processing system comprised of data processing device and data access device each converting data and mutually communicating the converted data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094771A JP2000293492A (ja) | 1999-04-01 | 1999-04-01 | データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293492A true JP2000293492A (ja) | 2000-10-20 |
Family
ID=14119369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094771A Withdrawn JP2000293492A (ja) | 1999-04-01 | 1999-04-01 | データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6477547B1 (ja) |
| JP (1) | JP2000293492A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507118A (ja) | 2007-12-18 | 2011-03-03 | ジェムアルト エスアー | 携帯電子装置のメモリゾーンへのアクセス等の通信を許可する方法、対応する電子装置及びシステム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8266691B2 (en) * | 2007-04-13 | 2012-09-11 | Microsoft Corporation | Renewable integrity rooted system |
| US20090136038A1 (en) * | 2007-11-27 | 2009-05-28 | Ememory Technology Inc. | Apparatus for receiving encrypted digital data and cryptographic key storage unit thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143376A (ja) | 1984-08-07 | 1986-03-01 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｃカ−ドとデバイス間の相手認証方法 |
| US5559887A (en) * | 1994-09-30 | 1996-09-24 | Electronic Payment Service | Collection of value from stored value systems |
| US5544086A (en) * | 1994-09-30 | 1996-08-06 | Electronic Payment Services, Inc. | Information consolidation within a transaction network |
-
1999
- 1999-04-01 JP JP11094771A patent/JP2000293492A/ja not_active Withdrawn
- 1999-09-21 US US09/400,186 patent/US6477547B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507118A (ja) | 2007-12-18 | 2011-03-03 | ジェムアルト エスアー | 携帯電子装置のメモリゾーンへのアクセス等の通信を許可する方法、対応する電子装置及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6477547B1 (en) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517354C (zh) | 安全获取绑定密钥的计算机实现的方法和安全绑定系统 | |
| RU2399087C2 (ru) | Безопасное хранение данных с защитой целостности | |
| US7961915B2 (en) | System and method for authenticated and privacy preserving biometric identification systems | |
| US7502467B2 (en) | System and method for authentication seed distribution | |
| US6976162B1 (en) | Platform and method for establishing provable identities while maintaining privacy | |
| EP0005179B1 (en) | Authenticating the identity of a user of an information system | |
| JP4638990B2 (ja) | 暗号鍵情報の安全な配布と保護 | |
| EP0809379B1 (en) | Authentication apparatus according to the challenge-response principle | |
| EP0529261B1 (en) | A hybrid public key algorithm/data encryption algorithm key distribution method based on control vectors | |
| JP2552061B2 (ja) | 公開キー暗号システムにおいてネットワーク安全保証ポリシーが狂わないようにする方法及び装置 | |
| US20060195402A1 (en) | Secure data transmission using undiscoverable or black data | |
| US8995653B2 (en) | Generating a secret key from an asymmetric private key | |
| KR20200012845A (ko) | 점진적 키 암호화 알고리즘 | |
| EP1379930B1 (en) | Security method for transferring shared keys | |
| JP3917679B2 (ja) | 低帯域幅暗号モジュールを持つ高帯域幅暗号システム | |
| CN101765996A (zh) | 远程认证和交易签名 | |
| Oren et al. | A low-resource public-key identification scheme for RFID tags and sensor nodes | |
| JP4107420B2 (ja) | 安全なバイオメトリック認証／識別方法、バイオメトリックデータ入力モジュールおよび検証モジュール | |
| JPH10224345A (ja) | チップカード用暗号鍵認証方法および証明書 | |
| JP2003143131A (ja) | 電子情報管理装置、携帯情報端末装置、管理サーバ装置及びプログラム | |
| JP2003152716A (ja) | 可変認証情報を用いる資格認証方法 | |
| EP2168303B1 (en) | Method of authentication and electronic device for performing the authentication | |
| JP2000293492A (ja) | データ処理装置およびデータアクセス装置からなる処理システム、ならびに処理システムで用いられるデータ処理装置およびデータアクセス装置 | |
| JPH0231290A (ja) | Ｉｃカード装置 | |
| JP2008520145A (ja) | 汎用鍵導出関数サポートのための安全インタフェース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |